[go: up one dir, main page]

JP2019140348A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2019140348A
JP2019140348A JP2018025062A JP2018025062A JP2019140348A JP 2019140348 A JP2019140348 A JP 2019140348A JP 2018025062 A JP2018025062 A JP 2018025062A JP 2018025062 A JP2018025062 A JP 2018025062A JP 2019140348 A JP2019140348 A JP 2019140348A
Authority
JP
Japan
Prior art keywords
adjacent
diode
transistor
temperature sensing
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018025062A
Other languages
English (en)
Other versions
JP7073773B2 (ja
Inventor
正裕 田岡
Masahiro Taoka
正裕 田岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2018025062A priority Critical patent/JP7073773B2/ja
Priority to US16/208,377 priority patent/US11404564B2/en
Publication of JP2019140348A publication Critical patent/JP2019140348A/ja
Application granted granted Critical
Publication of JP7073773B2 publication Critical patent/JP7073773B2/ja
Priority to US17/867,694 priority patent/US20220352360A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/01—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using semiconducting elements having PN junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/133—Emitter regions of BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/137—Collector regions of BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/117—Recessed field plates, e.g. trench field plates or buried field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/231—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/519—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their top-view geometrical layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
    • H10D84/611—Combinations of BJTs and one or more of diodes, resistors or capacitors
    • H10D84/613—Combinations of vertical BJTs and one or more of diodes, resistors or capacitors
    • H10D84/617—Combinations of vertical BJTs and only diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/10—Integrated device layouts
    • H10D89/105—Integrated device layouts adapted for thermal considerations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】トランジスタ部およびダイオード部を備える半導体装置であって、温度センス部を備える半導体装置を提供する。
【解決手段】トランジスタ部およびダイオード部を備える半導体装置であって、温度センス部と、温度センス部に隣接する隣接トランジスタ部と、温度センス部に隣接する隣接ダイオード部と、温度センス部に隣接しない第１の非隣接ダイオード部とを備え、第１の非隣接ダイオード部は、上面視で、隣接ダイオード部と異なるパターンを有する半導体装置を提供する。
【選択図】図１

Description

本発明は、半導体装置に関する。
従来、トランジスタ部およびダイオード部を有する半導体装置において、温度センス部を設けることが知られている（例えば、特許文献１および２参照）。
特許文献１ 特開２０１６−０１２６４７号公報
特許文献２ 特開２００８−２３５４０５号公報
半導体装置においては、半導体装置の温度の検出精度を向上させることが好ましい。
本発明の第１の態様においては、トランジスタ部およびダイオード部を備える半導体装置であって、温度センス部と、温度センス部に隣接する隣接トランジスタ部と、温度センス部に隣接する隣接ダイオード部と、温度センス部に隣接しない第１の非隣接ダイオード部とを備えてよい。第１の非隣接ダイオード部は、上面視で、隣接ダイオード部と異なるパターンを有してよい。
温度センス部は、長手および短手を有し、短手の辺において、隣接トランジスタ部および隣接ダイオード部の一方にのみ隣接していてよい。
トランジスタ部は、温度センス部に隣接しない非隣接トランジスタ部を有してよい。隣接ダイオード部および隣接トランジスタ部は、温度センス部の長手の辺に隣接し、長手方向に配列されていてよい。
半導体装置は、温度センス部に隣接しない第２の非隣接ダイオード部を更に備えてよい。第２の非隣接ダイオード部および非隣接トランジスタ部は、長手方向に配列された隣接ダイオード部と隣接トランジスタ部とは逆の順番で、温度センス部と反対側において長手方向に配列されていてよい。
第２の非隣接ダイオード部は、上面視で、隣接ダイオード部と同一のパターンを有してよい。
隣接トランジスタ部および隣接ダイオード部は、トランジスタ部が有するトレンチ部の延伸方向に長手方向を有してよい。
隣接ダイオード部は、温度センス部の長手方向と直交する方向に長手方向を有してよい。第１の非隣接ダイオード部は、温度センス部の長手方向と平行な方向に長手方向を有してよい。
隣接ダイオード部および隣接トランジスタ部の少なくとも一方は、温度センス部の一辺において、２箇所で隣接していてよい。
なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
実施例１に係る半導体装置１００の上面図の一例を示す。 比較例に係る半導体装置５００の上面図の一例を示す。 実施例２に係る半導体装置１００の上面図の一例を示す。 実施例２の半導体装置１００における領域Ａの拡大図の一例を示す。 ゲートトレンチ部４０がダイオード部８０を貫通する場合の一例である。 トランジスタ部７０に設けられたゲートトレンチ部４０の一例を示す。 温度センス部９０の断面の一例を示す。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
本明細書においては、半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は重力方向、または、半導体装置の実装時における基板等への取り付け方向に限定されない。本明細書において、半導体基板の上面側からの視点を「上面視」と称する。
本明細書では、Ｘ軸、Ｙ軸およびＺ軸の直交座標軸を用いて技術的事項を説明する場合がある。本明細書では、半導体基板の上面と平行な面をＸＹ面とし、半導体基板の深さ方向をＺ軸とする。
各実施例においては、第１導電型をＮ型、第２導電型をＰ型とした例を示しているが、第１導電型をＰ型、第２導電型をＮ型としてもよい。この場合、各実施例における基板、層、領域等の導電型は、それぞれ逆の極性となる。また、ＮまたはＰは、それぞれ電子または正孔が多数キャリアであることを意味する。ＮまたはＰに記載した＋または−について、＋はそれが記載されていないものよりもキャリア濃度が高く、−はそれが記載されていないものよりもキャリア濃度が低いことを意味する。
本明細書においてドーピング濃度とは、ドナーまたはアクセプタ化した不純物の濃度を指す。本明細書において、ドナーおよびアクセプタの濃度差をドーピング濃度とする場合がある。また、ドーピングされた領域におけるドーピング濃度分布がピークを有する場合、当該ピーク値を当該ドーピング領域におけるドーピング濃度としてよい。ドーピングされた領域におけるドーピング濃度がほぼ均一な場合等においては、当該ドーピング領域におけるドーピング濃度の平均値をドーピング濃度としてよい。
図１は、実施例１に係る半導体装置１００の上面図の一例を示す。半導体装置１００は、トランジスタ部７０およびダイオード部８０を備える半導体チップである。半導体装置１００は、温度センス部９０を備え、ＩＰＭ（Ｉｎｔｅｌｌｉｇｅｎｔ Ｐｏｗｅｒ Ｍｏｄｕｌｅ）等のモジュールに搭載されてよい。
トランジスタ部７０は、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等のトランジスタを含む。ダイオード部８０は、還流ダイオード（ＦＷＤ：Ｆｒｅｅ Ｗｈｅｅｌ Ｄｉｏｄｅ）等のダイオードを含む。本例の半導体装置１００は、トランジスタ部７０およびダイオード部８０を同一のチップに有する逆導通ＩＧＢＴ（ＲＣ−ＩＧＢＴ：Ｒｅｖｅｒｓｅ Ｃｏｎｄｕｃｔｉｎｇ ＩＧＢＴ）である。
半導体基板１０は、シリコン基板であってよく、炭化シリコン基板であってよく、窒化ガリウム等の窒化物半導体基板等であってもよい。本例の半導体基板１０は、シリコン基板である。半導体基板１０は、活性領域１１０および外周領域１２０を有する。
トランジスタ部７０は、半導体基板１０の下面側に設けられたコレクタ領域を半導体基板１０の上面に投影した領域である。コレクタ領域は、第２導電型を有する。コレクタ領域は、一例としてＰ＋型である。
ダイオード部８０は、半導体基板１０の下面側に設けられたカソード領域を半導体基板１０の上面に投影した領域である。カソード領域は、第１導電型を有する。本例のカソード領域は、一例としてＮ＋型である。
トランジスタ部７０およびダイオード部８０は、ＸＹ平面内において交互に周期的に配列されてよい。本例のトランジスタ部７０およびダイオード部８０は、トランジスタ部およびダイオード部を複数有する。トランジスタ部７０およびダイオード部８０の間の領域において、半導体基板１０の上方には、ゲート金属層５０が設けられてよい。
なお、本例のトランジスタ部７０およびダイオード部８０は、Ｙ軸方向に延伸するトレンチ部を有する。但し、トランジスタ部７０およびダイオード部８０は、Ｘ軸方向に延伸するトレンチ部を有していてもよい。
活性領域１１０は、トランジスタ部７０およびダイオード部８０を有する。活性領域１１０は、半導体装置１００をオン状態に制御した場合に、半導体基板１０の上面と下面との間で主電流が流れる領域である。即ち、半導体基板１０の上面から下面、または下面から上面に、半導体基板１０の内部を深さ方向に電流が流れる領域である。本明細書では、トランジスタ部７０およびダイオード部８０をそれぞれ素子部または素子領域と称する。
なお、上面視において、２つの素子部に挟まれた領域も活性領域１１０とする。本例では、素子部に挟まれてゲート金属層５０が設けられている領域も活性領域１１０に含めている。
ゲート金属層５０は、アルミニウム、アルミニウム‐シリコン合金、またはアルミニウム‐シリコン−銅合金で形成されてよい。ゲート金属層５０は、トランジスタ部７０のゲート導電部と電気的に接続され、トランジスタ部７０にゲート電圧を供給する。ゲート金属層５０は、上面視で、活性領域１１０の外周を囲うように設けられる。ゲート金属層５０は、外周領域１２０に設けられるゲートパッド１２２と電気的に接続される。ゲート金属層５０は、半導体基板１０の外周端に沿って設けられてよい。また、ゲート金属層５０は、上面視で、温度センス部９０の周囲や、トランジスタ部７０およびダイオード部８０の間に設けられてよい。
外周領域１２０は、上面視において、活性領域１１０と半導体基板１０の外周端との間の領域である。外周領域１２０は、上面視において、活性領域１１０を囲んで設けられる。外周領域１２０には、半導体装置１００と外部の装置とをワイヤ等で接続するための１つ以上の金属のパッドが配置されてよい。なお、外周領域１２０は、エッジ終端構造部を有してよい。エッジ終端構造部は、半導体基板１０の上面側の電界集中を緩和する。例えば、エッジ終端構造部は、ガードリング、フィールドプレート、リサーフおよびこれらを組み合わせた構造を有する。外周領域１２０には、ゲートパッド１２２と、温度測定用パッド１２４と、電流センスパッド１２６と、ケルビンパッド１２８とが設けられる。
ゲートパッド１２２は、トランジスタ部７０のゲート導電部と電気的に接続される。温度測定用パッド１２４は、温度センス部９０と電気的に接続される。電流センスパッド１２６は、電源と負荷、またはグランドと負荷との間に配置された電流センス素子に流れる電流を検出する。ケルビンパッド１２８は、活性領域１１０の上方に設けられたエミッタ電極と電気的に接続される。
温度センス部９０は、活性領域１１０の上方に設けられる。温度センス部９０は、活性領域１１０の温度を検知する。温度センス部９０は、単結晶または多結晶のシリコンで形成されるｐｎ型温度センスダイオードであってよい。温度センス部９０は、半導体装置１００の温度を検出して、半導体チップを過熱から保護するために用いられる。温度センス部９０は、定電流源に接続される。半導体装置１００の温度が変化すると、温度センス部９０に流れる電流の順方向電圧が変化する。半導体装置１００は、順方向電圧の変化に基づいて、温度を検出することができる。温度センス部９０は、Ｙ軸方向に長手方向を有し、Ｘ軸方向に短手方向を有するが、これに限られない。
本例の温度センス部９０は、上面視で、活性領域１１０の中央付近に設けられる。温度センス部９０は、トランジスタ部７０およびダイオード部８０のいずれの領域に設けられてもよい。即ち、温度センス部９０が設けられた半導体基板１０の下面側には、第２導電型のコレクタ領域が設けられても第１導電型のカソード領域が設けられてもよい。温度センス部９０は、トランジスタ部７０およびダイオード部８０に隣接して設けられる。
本明細書において、トランジスタ部７０が温度センス部９０と隣接するとは、トランジスタ部７０と温度センス部９０との間に、ダイオード部８０が設けられていないことを指す。また、ダイオード部８０が温度センス部９０と隣接するとは、ダイオード部８０と温度センス部９０との間に、トランジスタ部７０が設けられていないことを指す。温度センス部９０は、各辺毎にトランジスタ部７０又はダイオード部８０のいずれかと隣接していてもよい。温度センス部９０は、１辺において、トランジスタ部７０およびダイオード部８０の両方と隣接していてもよい。
温度センス部９０には、温度センス配線（不図示）が電気的に接続される。温度センス配線は、上面視で、活性領域１１０の上方に設けられる。また、温度センス配線は、外周領域１２０まで、延伸して設けられる。本例の温度センス配線は、温度センス部９０からＹ軸方向に延伸して設けられる。温度センス配線は、外周領域１２０に設けられた温度測定用パッド１２４と接続される。温度測定用パッド１２４から流れる電流は、温度センス配線を流れ、温度センス部９０に流れる。
トランジスタ部７０は、少なくとも一部が温度センス部９０と隣接して設けられる。本例のトランジスタ部７０は、長手および短手を有する。トランジスタ部７０は、隣接トランジスタ部７１および非隣接トランジスタ部７３を含む。即ち、トランジスタ部７０は、Ｙ軸方向に長手方向を有する。
隣接トランジスタ部７１は、温度センス部９０と隣接して設けられる。隣接トランジスタ部７１は、温度センス部９０の長手方向と平行な方向に長手方向を有する。隣接トランジスタ部７１は、トランジスタ部７０が有するトレンチ部の延伸方向に長手方向を有する。即ち、隣接トランジスタ部７１は、Ｙ軸方向に長手方向を有する。
非隣接トランジスタ部７３は、温度センス部９０と隣接しない。非隣接トランジスタ部７３は、温度センス部９０の長手方向と平行な方向に長手方向を有する。即ち、非隣接トランジスタ部７３は、Ｙ軸方向に長手方向を有する。非隣接トランジスタ部７３は、非隣接トランジスタ部７３ａおよび非隣接トランジスタ部７３ｂを含む。
非隣接トランジスタ部７３ａは、上面視で、隣接トランジスタ部７１と異なるパターンを有する。本明細書において、パターンとは、上面視における、トランジスタ部７０およびダイオード部８０の外周の形状を指す。本例の非隣接トランジスタ部７３ａは、Ｙ軸方向に長手を有し、Ｘ軸方向に短手を有する。非隣接トランジスタ部７３ａは、長手方向および短手方向の長さが隣接トランジスタ部７１と相違する。非隣接トランジスタ部７３ａは、第１の非隣接トランジスタ部の一例である。
非隣接トランジスタ部７３ｂは、上面視で、非隣接トランジスタ部７３ａと異なるパターンを有する。非隣接トランジスタ部７３ｂは、上面視で、隣接トランジスタ部７１と同一のパターンを有する。本例の非隣接トランジスタ部７３ｂは、Ｙ軸方向に長手を有し、Ｘ軸方向に短手を有する。非隣接トランジスタ部７３ｂは、長手方向および短手方向の長さが隣接トランジスタ部７１と同一である。非隣接トランジスタ部７３ｂは、第２の非隣接トランジスタ部の一例である。
隣接ダイオード部８１は、温度センス部９０に隣接する。本例の隣接ダイオード部８１は、長手および短手を有する。隣接ダイオード部８１は、トランジスタ部７０が有するトレンチ部の延伸方向に長手方向を有する。本例の隣接トランジスタ部７１および隣接ダイオード部８１は、Ｘ軸方向の幅が等しい。但し、隣接トランジスタ部７１および隣接ダイオード部８１の幅は異なっていてもよい。隣接トランジスタ部７１の面積は、隣接ダイオード部８１の面積よりも大きくてよい。
非隣接ダイオード部８３は、温度センス部９０に隣接しない。本例の非隣接ダイオード部８３は、長手および短手を有する。非隣接ダイオード部８３は、トランジスタ部７０が有するトレンチ部の延伸方向に長手方向を有する。非隣接ダイオード部８３は、非隣接ダイオード部８３ａおよび非隣接ダイオード部８３ｂを含む。
非隣接ダイオード部８３ａは、上面視で、隣接ダイオード部８１と異なるパターンを有する。本明細書において、パターンとは、上面視における、トランジスタ部７０およびダイオード部８０の外周の形状を指す。本例の非隣接ダイオード部８３ａは、Ｙ軸方向に長手を有し、Ｘ軸方向に短手を有する。非隣接ダイオード部８３ａは、長手方向および短手方向の長さが隣接ダイオード部８１と相違する。非隣接ダイオード部８３ａは、第１の非隣接ダイオード部の一例である。なお、非隣接ダイオード部８３ａのＸ軸方向における幅は、非隣接トランジスタ部７３ａよりも狭い。
非隣接ダイオード部８３ｂは、上面視で、非隣接ダイオード部８３ａと異なるパターンを有する。非隣接ダイオード部８３ｂは、上面視で、隣接ダイオード部８１と同一のパターンを有する。本例の非隣接ダイオード部８３ｂは、Ｙ軸方向に長手を有し、Ｘ軸方向に短手を有する。非隣接ダイオード部８３ｂは、長手方向および短手方向の長さが隣接ダイオード部８１と同一である。非隣接ダイオード部８３ｂは、第２の非隣接ダイオード部の一例である。
温度センス部９０は、長手および短手を有する。温度センス部９０の短手の辺は、トランジスタ部７０および隣接ダイオード部８１の一方にのみ隣接している。本例では、温度センス部９０のＹ軸方向の正側において、隣接トランジスタ部７１と隣接し、隣接ダイオード部８１と隣接していない。但し、温度センス部９０は、短手の辺において、トランジスタ部７０およびダイオード部８０の両方と隣接していてもよい。
一方、温度センス部９０の長手の辺は、隣接トランジスタ部７１および隣接ダイオード部８１と隣接している。本例では、温度センス部９０のＸ軸方向の正側および負側において、隣接トランジスタ部７１および隣接ダイオード部８１と隣接している。隣接トランジスタ部７１および隣接ダイオード部８１は、長手方向に配列されている。温度センス部９０の長手方向においては、複数の隣接トランジスタ部７１および複数の隣接ダイオード部８１が、それぞれ繰り返し配列されていてもよい。
隣接ダイオード部８１の長手は、非隣接ダイオード部８３の長手よりも短い。これにより、温度センス部９０の長手の辺において、隣接トランジスタ部７１および隣接ダイオード部８１が温度センス部９０と隣接しやすくなる。
また、非隣接トランジスタ部７３ｂおよび非隣接ダイオード部８３ｂは、Ｙ軸方向に配列されている。非隣接トランジスタ部７３ｂおよび非隣接ダイオード部８３ｂは、長手方向に配列された隣接トランジスタ部７１および隣接ダイオード部８１とは逆の順番で、温度センス部９０と反対側において、長手方向に配列されている。即ち、非隣接トランジスタ部７３ｂは、非隣接ダイオード部８３ｂよりも、Ｙ軸方向の負側に設けられてよい。
本例の半導体装置１００は、温度センス部９０をトランジスタ部７０およびダイオード部８０と隣接させることにより、トランジスタ部７０の通電時における温度およびダイオード部８０の通電時における温度の双方を正確に検出することができる。すなわち、トランジスタ部７０の通電時における温度およびダイオード部８０の通電時における温度の検出精度を向上させることができる。これにより、半導体装置１００の保護動作の精度が向上する。
温度センス部９０と隣接するトランジスタ部７０とダイオード部８０との比率は、温度センス部９０が検出する温度と、半導体装置１００の最大温度との差分を考慮して決定されてよい。温度センス部９０と隣接するトランジスタ部７０の比率が増えると、トランジスタ部７０の発熱の影響を受けやすくなる。一方、温度センス部９０と隣接するダイオード部８０の比率が増えると、ダイオード部８０の発熱の影響を受けやすくなる。
ここで、チップサイズが小さくなることにより、ダイオード部８０の面積がトランジスタ部７０の面積よりも小さくなる場合がある。この場合、半導体装置１００は、ダイオード部８０の発熱の影響が大きくなる。そのため、半導体装置１００は、温度センス部９０と隣接するダイオード部８０の比率を、トランジスタ部７０よりも大きくしてよい。これにより、温度センス部９０は、半導体装置１００のチップ最大温度を正確に検出しやすくなる。
以上の通り、半導体装置１００は、温度センス部９０に隣接する隣接ダイオード部８１を備えるので、ダイオード部８０の通電時のチップ過熱保護機能の検出と、チップ最大温度とのずれを低減することができる。これにより、半導体装置１００は、チップ保護動作の精度を向上できる。
図２は、比較例に係る半導体装置５００の上面図の一例を示す。本例の半導体装置５００は、トランジスタ部５７０およびダイオード部５８０を備える。トランジスタ部５７０およびダイオード部５８０は、パターンおよび位置が実施例１に係るトランジスタ部７０およびダイオード部８０と相違する。
温度センス部５９０は、トランジスタ部５７０と隣接するが、ダイオード部５８０とは隣接していない。そのため、温度センス部５９０は、トランジスタ部５７０の発熱の影響を受けやすくなる。ダイオード部５８０が導通して発熱する場合、ダイオード部５８０の発熱に起因する温度の検出精度が悪化する。特に、ダイオード部５８０が発熱してチップ最大温度となる場合、温度センス部５９０は、チップ最大温度を正確に検出することができない。これにより、半導体装置５００の保護動作の精度が悪化する。
図３は、実施例２に係る半導体装置１００の上面図の一例を示す。本例の半導体装置１００は、トランジスタ部７０およびダイオード部８０の配置が実施例１に係る半導体装置１００と相違する。
隣接トランジスタ部７１は、温度センス部９０の長手方向と直交する方向に長手方向を有する。本例の温度センス部９０の長手方向は、Ｙ軸方向である。よって、隣接トランジスタ部７１の長手方向は、Ｘ軸方向である。隣接トランジスタ部７１は、温度センス部９０と隣接している。隣接トランジスタ部７１と温度センス部９０との間には、ゲート金属層５０が設けられてよい。
非隣接トランジスタ部７３ａは、トランジスタ部７０が有するトレンチ部の延伸方向に長手方向を有する。本例のトランジスタ部７０のトレンチ部は、Ｙ軸方向に延伸している。非隣接トランジスタ部７３ａの長手方向は、Ｙ軸方向である。非隣接トランジスタ部７３ａの長手方向は、温度センス部９０の長手方向と同一である。非隣接トランジスタ部７３ａは、温度センス部９０と隣接していない。本例の非隣接トランジスタ部７３ａは、上面視で、隣接トランジスタ部７１と異なるパターンを有する。
非隣接トランジスタ部７３ｂは、Ｘ軸方向に長手方向を有する。即ち、温度センス部９０の長手方向と直交する方向に長手方向を有する。また、非隣接トランジスタ部７３ｂは、そのトレンチ部の配列方向が長手方向となる。非隣接トランジスタ部７３ｂは、非隣接トランジスタ部７３ａと異なるパターンを有する。また、本例の非隣接トランジスタ部７３ｂは、上面視で、隣接トランジスタ部７１と異なるパターンを有するが、これに限られない。本例では、非隣接トランジスタ部７３ｂは、外周領域１２０と非隣接ダイオード部８３ｂとの間に配置されており、そのＹ軸方向の幅が隣接トランジスタ部７１よりも狭い。
隣接ダイオード部８１は、トランジスタ部７０が有するトレンチ部の配列方向に長手方向を有する。本例のトランジスタ部７０のトレンチ部は、Ｘ軸方向に配列されている。隣接ダイオード部８１は、温度センス部９０の長手方向と直交する方向に長手方向を有する。即ち、隣接ダイオード部８１は、Ｘ軸方向に長手方向を有する。
非隣接ダイオード部８３ａは、トランジスタ部７０が有するトレンチ部の延伸方向に長手方向を有する。非隣接ダイオード部８３ａは、温度センス部９０の長手方向と平行な方向に長手方向を有する。即ち、非隣接ダイオード部８３は、Ｙ軸方向に長手方向を有する。なお、非隣接ダイオード部８３ａのＸ軸方向における幅は、非隣接トランジスタ部７３ａよりも狭い。
非隣接ダイオード部８３ｂは、トランジスタ部７０が有するトレンチ部の配列方向に長手方向を有する。非隣接ダイオード部８３ｂは、温度センス部９０の長手方向と直交する方向に長手方向を有する。即ち、非隣接ダイオード部８３ｂは、Ｘ軸方向に長手方向を有する。非隣接ダイオード部８３ｂは、非隣接ダイオード部８３ａと異なるパターンを有する。本例の非隣接ダイオード部８３ｂは、上面視で、隣接ダイオード部８１と同一のパターンを有するが、これに限られない。
隣接トランジスタ部７１および隣接ダイオード部８１の少なくとも一方は、温度センス部９０の一辺の２箇所で隣接している。本例では、隣接トランジスタ部７１が温度センス部９０の長手の辺の２箇所で隣接している。これにより、温度センス部９０は、トランジスタ部７０およびダイオード部８０の両方の発熱の影響を受ける。よって、温度センス部９０は、トランジスタ部７０およびダイオード部８０の一方が発熱する場合であっても、半導体装置１００の保護動作の精度が悪化しにくくなる。
例えば、温度センス部９０は、隣接トランジスタ部７１および隣接ダイオード部８１と隣接する境界の長さが同一となるように配置されてよい。温度センス部９０と隣接トランジスタ部７１との境界の長さは、温度センス部９０と隣接ダイオード部８１との境界の長さと同一であってよい。また、温度センス部９０と隣接トランジスタ部７１との境界の長さと、温度センス部９０と隣接ダイオード部８１との境界の長さとの比は、１：３であっても、１：２であっても、２：１であっても、３：１であってもよい。温度センス部９０と、トランジスタ部７０およびダイオード部８０との境界は、半導体装置１００におけるトランジスタ部７０およびダイオード部８０の面積や用途に応じて適宜変更されてよい。
なお、トランジスタ部７０、ダイオード部８０および温度センス部９０の長手方向や短手方向は、適宜入れ替えられてよい。また、本例の半導体装置１００の配置は、実施例１に係る半導体装置１００の配置と適宜組み合わせて用いられてよい。
図４は、実施例２の半導体装置１００における領域Ａの拡大図の一例を示す。同図は、図３の領域Ａの拡大図を示している。なお、本例の半導体装置１００の構成は、他のいずれの実施例と組み合わせて用いられてもよい。
半導体装置１００は、半導体基板１０の上面側において、エミッタ領域１２と、ベース領域１４と、コンタクト領域１５と、ウェル領域１７とを有する。半導体基板１０には、ダミートレンチ部３０と、ゲートトレンチ部４０と、エミッタトレンチ部６０とが設けられている。半導体装置１００は、半導体基板１０の上方において、エミッタ電極５２およびゲート金属層５０を有する。
ゲートトレンチ部４０は、所定の配列方向（本例ではＸ軸方向）に沿って所定の間隔で配列される。本例のゲートトレンチ部４０は、半導体基板１０の上面に平行であって配列方向と垂直な延伸方向（本例ではＹ軸方向）に沿って延伸する。ゲートトレンチ部４０は、Ｙ軸方向の負側の端部において、ゲート金属層５０と接続されている。
ダミートレンチ部３０は、ゲートトレンチ部４０と同様に、所定の配列方向（本例ではＸ軸方向）に沿って所定の間隔で配列される。本例のダミートレンチ部３０は、半導体基板１０の上面に平行であって配列方向と垂直な延伸方向（本例ではＹ軸方向）に沿って延伸する。本例のダミートレンチ部３０は、ゲートトレンチ部４０と同様に、半導体基板１０の上面においてＵ字形状を有してよい。
エミッタトレンチ部６０は、半導体基板１０の上面において、Ｙ軸方向の正側にＵ字形状を有する。また、エミッタトレンチ部６０は、Ｙ軸方向の負側においても、Ｕ字形状を有していてもよい。エミッタトレンチ部６０は、コンタクトホール５７を介してエミッタ電極５２と電気的に接続されたエミッタ導電部を有してよい。
エミッタ電極５２は、金属を含む材料で形成される。例えば、エミッタ電極５２の少なくとも一部の領域は、アルミニウム、アルミニウム‐シリコン合金、又はアルミニウム‐シリコン−銅合金で形成されてよい。ゲート金属層５０の少なくとも一部の領域は、アルミニウム、アルミニウム‐シリコン合金、又はアルミニウム‐シリコン−銅合金で形成されてよい。エミッタ電極５２は、アルミニウム等で形成された領域の下層にチタンやチタン化合物等で形成されたバリアメタルを有してよい。なお、半導体基板１０の上方には、ゲート金属層が設けられてもよい。
エミッタ電極５２は、層間絶縁膜を挟んで、半導体基板１０の上方に設けられる。層間絶縁膜は、省略されている。層間絶縁膜には、コンタクトホール５４、コンタクトホール５５、コンタクトホール５６およびコンタクトホール５７が貫通して設けられている。
コンタクトホール５４は、トランジスタ部７０およびダイオード部８０に設けられる。コンタクトホール５４は、エミッタ電極５２と半導体基板１０の上面とを電気的に接続する。例えば、コンタクトホール５４は、トランジスタ部７０において、半導体基板１０の上面に設けられたエミッタ領域１２およびコンタクト領域１５と、エミッタ電極５２とを電気的に接続する。また、コンタクトホール５４は、ダイオード部８０において、半導体基板１０の上面に設けられたベース領域１４とエミッタ電極５２とを電気的に接続する。
コンタクトホール５５は、ゲート金属層５０の下方に設けられる。コンタクトホール５５は、ゲート金属層５０とゲートランナ４５とを接続する。コンタクトホール５５の内部には、タングステン等で形成されたプラグが形成されてもよい。
コンタクトホール５６は、トランジスタ部７０に設けられる。コンタクトホール５６は、ダミートレンチ部３０のダミー導電部とエミッタ電極５２とを電気的に接続する。
コンタクトホール５７は、ダイオード部８０に設けられる。コンタクトホール５７は、エミッタトレンチ部６０のエミッタ導電部と、エミッタ電極５２とを電気的に接続する。
ゲートランナ４５は、ゲート金属層５０とトランジスタ部７０のゲートトレンチ部４０とを接続する。ゲートランナ４５は、半導体基板１０の上面において、ゲートトレンチ部４０内のゲート導電部と接続される。ゲートランナ４５は、ダミートレンチ部３０内のダミー導電部とは接続されない。例えば、ゲートランナ４５は、不純物がドープされたポリシリコン等で形成される。
本例のゲートランナ４５は、コンタクトホール５５の下方から、ゲートトレンチ部４０の先端部まで形成される。ゲートランナ４５と半導体基板１０の上面との間には、酸化膜等の絶縁膜が形成される。ゲートトレンチ部４０の先端部において、ゲート導電部は半導体基板１０の上面に露出している。ゲートトレンチ部４０は、ゲート導電部の当該露出した部分にて、ゲートランナ４５と接触する。
ベース領域１４は、トランジスタ部７０およびダイオード部８０において、半導体基板１０の上面側に設けられた第２導電型の領域である。ベース領域１４は、一例としてＰ−型である。
エミッタ領域１２は、半導体基板１０の上面において、ダミートレンチ部３０およびゲートトレンチ部４０の少なくとも一方と接して設けられる。エミッタ領域１２は、トランジスタ部７０の２本のトレンチ部の一方から他方まで、Ｘ軸方向に設けられている。エミッタ領域１２は、コンタクトホール５４の下方にも設けられている。上面視でコンタクトホール５４と重なるエミッタ領域１２の境界が破線で示されている。
また、エミッタ領域１２は、ダミートレンチ部３０と接してよく、接しなくてもよい。本例においては、エミッタ領域１２がダミートレンチ部３０と接する。本例のエミッタ領域１２は第１導電型である。本例のエミッタ領域１２は、一例としてＮ＋型である。
コンタクト領域１５は、ベース領域１４よりもドーピング濃度の高い第２導電型の領域である。本例のコンタクト領域１５は、一例としてＰ＋型である。本例のコンタクト領域１５は、半導体基板１０の上面に設けられる。コンタクト領域１５は、ゲートトレンチ部４０と接してよく、接しなくてもよい。また、コンタクト領域１５は、ダミートレンチ部３０と接してよく、接しなくてもよい。本例においては、コンタクト領域１５が、ダミートレンチ部３０およびゲートトレンチ部４０と接する。コンタクト領域１５は、コンタクトホール５４の下方にも設けられている。上面視でコンタクトホール５４と重なるコンタクト領域１５の境界が破線で示されている。
本例のように、トランジスタ部７０が温度センス部９０と隣接して設けられる場合であっても、トランジスタ部７０と温度センス部９０との間にはゲート金属層５０が設けられてよい。但し、トランジスタ部７０が発熱している場合に、温度センス部９０が検出する温度と、半導体装置１００の最大温度との差分が設計範囲内となるように、トランジスタ部７０と温度センス部９０との間が十分に小さいことが好ましい。
また、ダイオード部８０が温度センス部９０と隣接して設けられる場合であっても、ダイオード部８０と温度センス部９０との間にはゲート金属層５０が設けられてよい。但し、ダイオード部８０が発熱している場合に、温度センス部９０が検出する温度と、半導体装置１００の最大温度との差分が設計範囲内となるように、ダイオード部８０と温度センス部９０との間が十分に小さいことが好ましい。
図５は、ゲートトレンチ部４０がダイオード部８０を貫通する場合の一例である。なお、本例の半導体装置１００の構成は、他のいずれの実施例と組み合わせて用いられてもよい。
ゲートトレンチ部４０は、トランジスタ部７０からダイオード部８０を貫通して設けられる。本例のゲートトレンチ部４０は、Ｙ軸方向にダイオード部８０を貫通して設けられる。ゲートトレンチ部４０は、ダイオード部８０を貫通することにより、トランジスタ部７０とダイオード部８０との間にゲート金属層５０を設ける必要がない。そのため、ゲート金属層５０の配線の自由度が向上する。ゲート金属層５０の配線の自由度が向上すると、隣接トランジスタ部７１および隣接ダイオード部８１の配置の自由度も向上することができる。例えば、ゲートトレンチ部４０は、ダイオード部８０がＸ軸方向に長手を有する場合であっても、ダイオード部８０を超えてゲート金属層５０に接続することができる。
なお、トランジスタ部７０とダイオード部８０との間には、ウェル領域１７が設けられている。また、トランジスタ部７０とダイオード部８０との間には、ゲート金属層５０が設けられていない。そのため、エミッタ電極５２は、トランジスタ部７０からダイオード部８０まで延伸して設けられている。
図６は、トランジスタ部７０に設けられたゲートトレンチ部４０の一例を示す。なお、本例の半導体装置１００の構成は、他のいずれの実施例と組み合わせて用いられてもよい。
ゲートトレンチ部４０は、トランジスタ部７０の内部をＸ軸方向に貫通している。これにより、ゲートトレンチ部４０は、近傍のゲート金属層５０に接続される。ゲートトレンチ部４０の配線の自由度が向上することにより、トランジスタ部７０およびダイオード部８０の配置の自由度を向上することができる。例えば、ゲートトレンチ部４０は、活性領域１１０の外周に設けられたゲート金属層５０に接続される。また、ゲートトレンチ部４０は、温度センス部９０の周囲に設けられたゲート金属層５０に接続されてもよい。
なお、本例では、ゲートトレンチ部４０がトランジスタ部７０の内部をＸ軸方向に貫通する場合について示したが、ゲートトレンチ部４０がダイオード部８０の内部をＸ軸方向に貫通してもよい。本例は、図５で示したように、ゲートトレンチ部４０がトランジスタ部７０およびダイオード部８０をＹ軸方向に貫通する実施例と組み合わせて用いられてもよい。
図７は、温度センス部９０の断面の一例を示す。同図は、特に温度センス部９０が形成された領域の近傍の断面について示している。
温度センス部９０は、半導体装置１００の温度を検出するためのＰＮダイオードを有する。温度センス部９０は、ＰＮダイオードの電流−電圧特性が温度に応じて変化することを利用して、半導体装置１００の温度を検出する。温度センス部９０は、絶縁膜９６を介して半導体基板１０の上方に配置されている。また、温度センス部９０は、ウェル領域１７の上方に形成されている。本例の温度センス部９０は、第１導電型領域９１、第２導電型領域９２、第１接続部９３、第２接続部９４および絶縁膜９５を備える。
第１導電型領域９１および第２導電型領域９２は、ＰＮダイオードを構成する。例えば、第１導電型領域９１はＮ型半導体で形成され、第２導電型領域９２はＰ型半導体で形成される。第１導電型領域９１および第２導電型領域９２は、絶縁膜９６上に設けられる。
第１接続部９３は、第１導電型領域９１と電気的に接続される。第２接続部９４は、第２導電型領域９２と電気的に接続される。第１接続部９３および第２接続部９４は、温度センス配線により温度測定用パッド１２４と電気的に接続されている。
絶縁膜９５は、第１導電型領域９１および第２導電型領域９２の上面に設けられる。また、絶縁膜９５は、絶縁膜９６の上面に設けられる。絶縁膜９５は、第１接続部９３を第１導電型領域９１と電気的に接続するための開口を有する。絶縁膜９５は、第２接続部９４を第２導電型領域９２と電気的に接続するための開口を有する。
ドリフト領域１８は、半導体基板１０に設けられた第１導電型の領域である。本例のドリフト領域１８は、一例としてＮ−型である。ドリフト領域１８は、半導体基板１０において他のドーピング領域が形成されずに残存した領域であってよい。即ち、ドリフト領域１８のドーピング濃度は半導体基板１０のドーピング濃度であってよい。
コレクタ領域２２は、半導体基板１０の下面側に設けられる第２導電型の領域である。コレクタ領域２２は、一例としてＰ＋型である。コレクタ領域２２は、ドリフト領域１８の下面側に設けられる。
コレクタ電極２４は、半導体基板１０の下面２３に形成される。コレクタ電極２４は、金属等の導電材料で形成される。
本例の温度センス部９０は、対応する半導体基板１０の下面側にウェル領域１７を有する。温度センス部９０の下方には、トランジスタ部７０およびダイオード部８０等の素子領域が設けられてもよい。本例の温度センス部９０の下方には、コレクタ領域２２が設けられている。即ち、温度センス部９０は、トランジスタ部７０に設けられている。
また、温度センス部９０は、ダイオード部８０に設けられてもよい。この場合、温度センス部９０の下方には、コレクタ領域２２の代わりに第１導電型のカソード領域が設けられる。例えば、カソード領域は、Ｎ＋型の導電型を有する。なお、温度センス部９０の下方には、トランジスタ部７０とダイオード部８０との境界が設けられてよい。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１０・・・半導体基板、１２・・・エミッタ領域、１４・・・ベース領域、１５・・・コンタクト領域、１７・・・ウェル領域、１８・・・ドリフト領域、２２・・・コレクタ領域、２３・・・下面、２４・・・コレクタ電極、３０・・・ダミートレンチ部、４０・・・ゲートトレンチ部、４５・・・ゲートランナ、５０・・・ゲート金属層、５２・・・エミッタ電極、５４・・・コンタクトホール、５５・・・コンタクトホール、５６・・・コンタクトホール、５７・・・コンタクトホール、６０・・・エミッタトレンチ部、７０・・・トランジスタ部、７１・・・隣接トランジスタ部、７３・・・非隣接トランジスタ部、８０・・・ダイオード部、８１・・・隣接ダイオード部、８３・・・非隣接ダイオード部、９０・・・温度センス部、９１・・・第１導電型領域、９２・・・第２導電型領域、９３・・・第１接続部、９４・・・第２接続部、９５・・・絶縁膜、９６・・・絶縁膜、１００・・・半導体装置、１１０・・・活性領域、１２０・・・外周領域、１２２・・・ゲートパッド、１２４・・・温度測定用パッド、１２６・・・電流センスパッド、１２８・・・ケルビンパッド、５００・・・半導体装置、５７０・・・トランジスタ部、５８０・・・ダイオード部、５９０・・・温度センス部

Claims (8)

  1. トランジスタ部およびダイオード部を備える半導体装置であって、
    温度センス部と、
    前記温度センス部に隣接する隣接トランジスタ部と、
    前記温度センス部に隣接する隣接ダイオード部と、
    前記温度センス部に隣接しない第１の非隣接ダイオード部と
    を備え、
    前記第１の非隣接ダイオード部は、上面視で、前記隣接ダイオード部と異なるパターンを有する
    半導体装置。
  2. 前記温度センス部は、長手および短手を有し、前記短手の辺において、前記隣接トランジスタ部および前記隣接ダイオード部の一方にのみ隣接している
    請求項１に記載の半導体装置。
  3. 前記トランジスタ部は、前記温度センス部に隣接しない非隣接トランジスタ部を有し、
    前記隣接ダイオード部および前記隣接トランジスタ部は、前記温度センス部の長手の辺に隣接し、前記長手方向に配列されている
    請求項１又は２に記載の半導体装置。
  4. 前記温度センス部に隣接しない第２の非隣接ダイオード部を更に備え、
    前記第２の非隣接ダイオード部および前記非隣接トランジスタ部は、前記長手方向に配列された前記隣接ダイオード部と前記隣接トランジスタ部とは逆の順番で、前記温度センス部と反対側において前記長手方向に配列されている
    請求項３に記載の半導体装置。
  5. 前記第２の非隣接ダイオード部は、上面視で、前記隣接ダイオード部と同一のパターンを有する
    請求項４に記載の半導体装置。
  6. 前記隣接トランジスタ部および前記隣接ダイオード部は、前記トランジスタ部が有するトレンチ部の延伸方向に長手方向を有する
    請求項１から４のいずれか一項に記載の半導体装置。
  7. 前記隣接ダイオード部は、前記温度センス部の長手方向と直交する方向に長手方向を有し、
    前記第１の非隣接ダイオード部は、前記温度センス部の長手方向と平行な方向に長手方向を有する
    請求項１から５のいずれか一項に記載の半導体装置。
  8. 前記隣接ダイオード部および前記隣接トランジスタ部の少なくとも一方は、前記温度センス部の一辺において、２箇所で隣接している
    請求項７に記載の半導体装置。
JP2018025062A 2018-02-15 2018-02-15 半導体装置 Active JP7073773B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018025062A JP7073773B2 (ja) 2018-02-15 2018-02-15 半導体装置
US16/208,377 US11404564B2 (en) 2018-02-15 2018-12-03 Integrated circuit having a transistor, a diode, and a temperature sensor
US17/867,694 US20220352360A1 (en) 2018-02-15 2022-07-19 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018025062A JP7073773B2 (ja) 2018-02-15 2018-02-15 半導体装置

Publications (2)

Publication Number Publication Date
JP2019140348A true JP2019140348A (ja) 2019-08-22
JP7073773B2 JP7073773B2 (ja) 2022-05-24

Family

ID=67540288

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018025062A Active JP7073773B2 (ja) 2018-02-15 2018-02-15 半導体装置

Country Status (2)

Country Link
US (2) US11404564B2 (ja)
JP (1) JP7073773B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022183441A (ja) * 2021-05-31 2022-12-13 セイコーエプソン株式会社 集積回路装置
WO2024202987A1 (ja) * 2023-03-31 2024-10-03 ローム株式会社 半導体装置
US12550348B2 (en) 2020-10-16 2026-02-10 Fuji Electric Co., Ltd. Semiconductor device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7001104B2 (ja) * 2017-12-14 2022-01-19 富士電機株式会社 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008235405A (ja) * 2007-03-19 2008-10-02 Denso Corp 半導体装置
JP2016012647A (ja) * 2014-06-27 2016-01-21 トヨタ自動車株式会社 半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3982842B2 (ja) * 1993-08-18 2007-09-26 株式会社ルネサステクノロジ 半導体装置
CN105103284B (zh) * 2013-09-11 2017-11-14 富士电机株式会社 半导体装置
DE112014007266B4 (de) * 2014-12-17 2024-05-29 Mitsubishi Electric Corporation Halbleitervorrichtung
US10529839B2 (en) * 2015-05-15 2020-01-07 Fuji Electric Co., Ltd. Semiconductor device
JP6878848B2 (ja) 2016-02-16 2021-06-02 富士電機株式会社 半導体装置
CN107086217B (zh) 2016-02-16 2023-05-16 富士电机株式会社 半导体装置
US10396189B2 (en) * 2017-05-30 2019-08-27 Fuji Electric Co., Ltd. Semiconductor device
JP6835243B2 (ja) * 2017-10-18 2021-02-24 富士電機株式会社 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008235405A (ja) * 2007-03-19 2008-10-02 Denso Corp 半導体装置
JP2016012647A (ja) * 2014-06-27 2016-01-21 トヨタ自動車株式会社 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12550348B2 (en) 2020-10-16 2026-02-10 Fuji Electric Co., Ltd. Semiconductor device
JP2022183441A (ja) * 2021-05-31 2022-12-13 セイコーエプソン株式会社 集積回路装置
JP7725873B2 (ja) 2021-05-31 2025-08-20 セイコーエプソン株式会社 集積回路装置
WO2024202987A1 (ja) * 2023-03-31 2024-10-03 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
US20190252532A1 (en) 2019-08-15
US11404564B2 (en) 2022-08-02
JP7073773B2 (ja) 2022-05-24
US20220352360A1 (en) 2022-11-03

Similar Documents

Publication Publication Date Title
CN113474886B (zh) 半导体装置
JPWO2019116696A1 (ja) 半導体装置
US20220352360A1 (en) Semiconductor device
JP7613570B2 (ja) 半導体装置
JP2009188178A (ja) 半導体装置
JP2019145613A (ja) 半導体装置
US10777549B2 (en) Semiconductor device
US12426352B2 (en) Semiconductor device and method for fabricating semiconductor device
JP6954449B2 (ja) 半導体装置
US20260013164A1 (en) Semiconductor device
US20210280712A1 (en) Semiconductor device
JP7024891B2 (ja) 半導体装置
JP7613569B2 (ja) 半導体装置
KR102153550B1 (ko) 전력 반도체 소자
JP6048126B2 (ja) 半導体装置及び半導体装置の製造方法
JP7099017B2 (ja) 半導体装置
US20240332173A1 (en) Semiconductor device
US20230019632A1 (en) Semiconductor device
WO2024166460A1 (ja) 半導体装置
JP2025187739A (ja) 半導体装置
WO2024262142A1 (ja) 半導体装置および半導体装置の製造方法
JPWO2020129444A1 (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220412

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220425

R150 Certificate of patent or registration of utility model

Ref document number: 7073773

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250