JP2019036708A - 積層セラミックコンデンサおよびその製造方法 - Google Patents

Abstract

【課題】 誘電体層の比誘電率の低下を抑制することができる積層セラミックコンデンサおよびその製造方法を提供する。【解決手段】 積層セラミックコンデンサは、セラミックを主成分とする誘電体層と、金属を主成分とする内部電極層と、が交互に積層された積層構造を備え、前記誘電体層と前記内部電極層との界面に、平均径が１５０ｎｍ以下の二次相が存在し、前記内部電極層に、セラミックを主成分とする粒子が存在することを特徴とする。【選択図】 図３

Description

本発明は、積層セラミックコンデンサおよびその製造方法に関する。

近年、スマートフォンや携帯電話などの電子機器の小型化に伴い、搭載される電子部品の小型化が急速に進んでいる。例えば、積層セラミックコンデンサにおいては、所定の特性を確保しつつ、チップサイズを小さくするために、誘電体層及び内部電極層の薄層化が求められている。積層セラミックコンデンサにおいて、所望の性能を得るために、二次相を制御する技術が開示されている（例えば、特許文献１，２参照）。

特開２０１４−１２３６９８号公報 国際公開第ＷＯ２０１３／０１８７８９号

ところで、内部電極層を薄層化しようとすると、高連続率を維持することが困難となる。そこで、共材を内部電極層に添加することで、内部電極層の収縮を遅延させることが考えられる。しかしながら、焼成の過程で共材が誘電体層に拡散し、比誘電率を低下させるおそれがある。特許文献１，２の技術では、この課題の解決については開示されていない。

本発明は、上記課題に鑑みなされたものであり、誘電体層の比誘電率の低下を抑制することができる積層セラミックコンデンサおよびその製造方法を提供することを目的とする。

本発明に係る積層セラミックコンデンサは、セラミックを主成分とする誘電体層と、金属を主成分とする内部電極層と、が交互に積層された積層構造を備え、前記誘電体層と前記内部電極層との界面に、平均径が１５０ｎｍ以下の二次相が存在し、前記内部電極層に、セラミックを主成分とする粒子が存在することを特徴とする。

上記積層セラミックコンデンサにおいて、前記二次相の平均径は、二次相の長径を２００個測定した値の平均値としてもよい。

上記積層セラミックコンデンサにおいて、前記誘電体層と前記内部電極層との積層方向における断面において、前記二次相の合計面積は、前記誘電体層の合計面積に対して０．８％以上５．１％以下としてもよい。

上記積層セラミックコンデンサにおいて、前記二次相の平均径を前記誘電体層の主成分セラミックの平均粒径の３５％以下としてもよい。

上記積層セラミックコンデンサにおいて、前記誘電体層の主成分セラミックの平均粒径は、誘電体層の主成分セラミックの長径を２００個測定した値の平均値としてもよい。

上記積層セラミックコンデンサにおいて、前記二次相は、Ｓｉを含んでいてもよい。

上記積層セラミックコンデンサにおいて、前記誘電体層と前記内部電極層との積層方向における前記内部電極層の断面において、前記粒子が存在する面積比率を１０％以上としてもよい。

上記積層セラミックコンデンサにおいて、前記内部電極層の主成分金属をニッケルとしてもよい。

上記積層セラミックコンデンサにおいて、前記粒子の主成分セラミックをチタン酸バリウムとしてもよい。

上記積層セラミックコンデンサにおいて、前記誘電体層の主成分セラミックをチタン酸バリウムとしてもよい。

本発明に係る積層セラミックコンデンサの製造方法は、セラミック粉末およびＳｉ原料を含むグリーンシート上に、平均粒径が１００ｎｍ以下で粒径分布の標準偏差が１．５以下の金属粉末を主成分とし、平均粒径が１０ｎｍ以下で粒度分布の標準偏差が５以下のセラミック粉末を共材として含む金属導電ペーストのパターンを配置する第１工程と、前記第１工程によって得られた積層単位を複数積層して得られたセラミック積層体を焼成することで、前記金属粉末の焼結によって内部電極層を形成し、前記グリーンシートのセラミック粉末の焼結によって誘電体層を形成する第２工程と、を含み、前記第２工程において、前記誘電体層と前記内部電極層との界面に平均径が１５０ｎｍ以下の二次相を形成し、前記内部電極層にセラミックを主成分とする粒子を形成することを特徴とする。

上記積層セラミックコンデンサの製造方法において、前記第１工程において、前記セラミック粉末の主成分セラミックを１００ｍｏｌとした場合に、前記Ｓｉ原料をＳｉＯ_２換算で０．３ｍｏｌ以上２．１ｍｏｌ以下添加してもよい。

上記積層セラミックコンデンサの製造方法において、前記Ｓｉ原料の比表面積を２００ｍ^２／ｇ以上としてもよい。

上記積層セラミックコンデンサの製造方法において、前記第２工程において、室温から最高温度までの平均昇温速度を３０℃／分以上８０℃／分以下としてもよい。

上記積層セラミックコンデンサの製造方法において、前記第２工程において、前記誘電体層と前記内部電極層との積層方向における前記内部電極層の断面において、前記粒子が存在する面積比率が１０％以上となるように、前記セラミック積層体を焼成してもよい。

本発明によれば、誘電体層の比誘電率の低下を抑制することができる積層セラミックコンデンサおよびその製造方法を提供することができる。

積層セラミックコンデンサの部分断面斜視図である。 連続率を表す図である。 二次相を例示する図である。 （ａ）は結晶粒径が大きい場合の内部電極層を例示する図であり、（ｂ）は結晶粒径が小さい場合の内部電極層を例示する図である。 積層セラミックコンデンサの製造方法のフローを例示する図である。 （ａ）は実施例１〜７および比較例１〜４における内部電極形成用導電ペーストの主成分金属の粒度分布を示す図であり、（ｂ）は実施例１〜７および比較例１〜４における内部電極形成用導電ペーストの共材の粒度分布を示す図である。 誘電体層と内部電極層との積層方向における断面のＳＥＭ写真を描いた図である。 実施例および比較例の結果を示す図である。

以下、図面を参照しつつ、実施形態について説明する。

（実施形態）
図１は、実施形態に係る積層セラミックコンデンサ１００の部分断面斜視図である。図１で例示するように、積層セラミックコンデンサ１００は、直方体形状を有する積層チップ１０と、積層チップ１０のいずれかの対向する２端面に設けられた外部電極２０ａ，２０ｂとを備える。なお、積層チップ１０の当該２端面以外の４面のうち、積層方向の上面および下面以外の２面を側面と称する。外部電極２０ａ，２０ｂは、積層チップ１０の積層方向の上面、下面および２側面に延在している。ただし、外部電極２０ａ，２０ｂは、互いに離間している。

積層チップ１０は、誘電体として機能するセラミック材料を主成分とする誘電体層１１と、卑金属材料等の金属材料を主成分とする内部電極層１２とが、交互に積層された構成を有する。各内部電極層１２の端縁は、積層チップ１０の外部電極２０ａが設けられた端面と、外部電極２０ｂが設けられた端面とに、交互に露出している。それにより、各内部電極層１２は、外部電極２０ａと外部電極２０ｂとに、交互に導通している。その結果、積層セラミックコンデンサ１００は、複数の誘電体層１１が内部電極層１２を介して積層された構成を有する。また、誘電体層１１と内部電極層１２との積層体において、積層方向の最外層には内部電極層１２が配置され、当該積層体の上面および下面は、カバー層１３によって覆われている。カバー層１３は、セラミック材料を主成分とする。例えば、カバー層１３の材料は、誘電体層１１とセラミック材料の主成分が同じである。

積層セラミックコンデンサ１００のサイズは、例えば、長さ０．２ｍｍ、幅０．１２５ｍｍ、高さ０．１２５ｍｍであり、または長さ０．４ｍｍ、幅０．２ｍｍ、高さ０．２ｍｍ、または長さ０．６ｍｍ、幅０．３ｍｍ、高さ０．３ｍｍであり、または長さ１．０ｍｍ、幅０．５ｍｍ、高さ０．５ｍｍであり、または長さ３．２ｍｍ、幅１．６ｍｍ、高さ１．６ｍｍであり、または長さ４．５ｍｍ、幅３．２ｍｍ、高さ２．５ｍｍであるが、これらのサイズに限定されるものではない。

内部電極層１２は、Ｎｉ（ニッケル），Ｃｕ（銅），Ｓｎ（スズ）等の卑金属を主成分とする。内部電極層１２として、Ｐｔ（白金），Ｐｄ（パラジウム），Ａｇ（銀），Ａｕ（金）などの貴金属やこれらを含む合金を主成分として用いてもよい。内部電極層１２の厚さは、例えば、０．５μｍ以下であり、０．３μｍ以下とすることが好ましい。誘電体層１１は、例えば、一般式ＡＢＯ_３で表されるペロブスカイト構造を有するセラミック材料を主成分とする。なお、当該ペロブスカイト構造は、化学量論組成から外れたＡＢＯ_３−αを含む。例えば、当該セラミック材料として、ＢａＴｉＯ_３（チタン酸バリウム），ＣａＺｒＯ_３（ジルコン酸カルシウム），ＣａＴｉＯ_３（チタン酸カルシウム），ＳｒＴｉＯ_３（チタン酸ストロンチウム），ペロブスカイト構造を形成するＢａ_{１-ｘ−ｙ}Ｃａ_ｘＳｒ_ｙＴｉ_１−ｚＺｒ_ｚＯ_３(０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１)等を用いることができる。

積層セラミックコンデンサ１００の小型大容量化のために、誘電体層１１および内部電極層１２の薄層化が求められている。しかしながら、内部電極層１２を薄層化しようとすると、高連続率を維持することが困難となる。これは、以下の理由による。内部電極層１２を金属粉末の焼成によって得る場合、焼結が進むと表面エネルギーを最小にしようとするために球状化する。誘電体層１１の主成分セラミックよりも内部電極層１２の金属成分の焼結が進みやすいため、誘電体層１１の主成分セラミックが焼結するまで温度を上げると、内部電極層１２の金属成分は過焼結となり、球状化しようとする。この場合、切れるキッカケ（欠陥）があれば、当該欠陥を基点に内部電極層１２が切れ、連続率が低下する。誘電体層１１および内部電極層１２の薄層化が進むと、連続率はさらに低下するおそれがある。

図２は、連続率を表す図である。図２で例示するように、ある内部電極層１２における長さＬ０の観察領域において、その金属部分の長さＬ１，Ｌ２，・・・，Ｌｎを測定して合計し、金属部分の割合であるΣＬｎ／Ｌ０をその層の連続率と定義することができる。

そこで、セラミックを主成分とする共材を内部電極層１２に添加することで、内部電極層１２の収縮を遅延させることが考えられる。内部電極層１２の薄層化の観点から、内部電極層１２を構成する主成分金属および共材として粒度分布のシャープな小径材料を含む高分散な金属導電ペーストを焼成することが考えられる。しかしながら、微細な共材の比誘電率は低いため、当該微細な共材が誘電体層１１に拡散すると、積層セラミックコンデンサ１００の静電容量が低下するおそれがある。そこで、比誘電率の低い微細な共材を内部電極層１２から誘電体層１１に拡散させないことが望まれる。

本実施形態においては、図３で例示するように、生成される二次相のうち少なくともいずれかを、誘電体層１１と内部電極層１２との界面に配置する。二次相とは、誘電体層１１の主成分セラミックの結晶と異なり、内部電極層１２の主成分金属の結晶とも異なる組成を有する相のことである。例えば、二次相は、Ｓｉ（シリコン）の酸化物を含む相である。以下、誘電体層１１と内部電極層１２との界面に配置された二次相を二次相１４と称する。

誘電体層１１と内部電極層１２との界面に二次相１４が位置することで、共材が誘電体層１１に拡散することが抑制される。二次相１４の径が小さいと、誘電体層１１と内部電極層１２との界面に二次相１４を分散して配置することができ、共材の拡散がより抑制される。そこで、本実施形態においては、二次相１４の平均粒を１５０ｎｍ以下とする。これにより、共材として用いた比誘電率の低い誘電体が誘電体層１１に拡散することが抑制され、内部電極層１２に残存するため、誘電体層１１の比誘電率を下げることなく、連続率の高い内部電極層１２が得られ、良好なバイアス特性が得られる。薄層化、多積層化しても焼成後のクラックが起こりにくく、信頼性の向上に寄与できる。

なお、誘電体層１１と内部電極層１２との界面において、二次相１４が少ないと、共材の拡散を十分に抑制できないおそれがある。そこで、誘電体層１１と内部電極層１２との積層方向における断面において、二次相１４の合計面積を誘電体層１１の合計面積に対して、０．７％以上とすることが好ましい。これにより、共材の拡散を十分に抑制できるようになる。なお、二次相１４の合計面積は、誘電体層１１の合計面積に対して、０．８％以上であることがより好ましく、０．９％以上であることがさらに好ましい。

一方、誘電体層１１と内部電極層１２との界面における二次相１４が多すぎると、低誘電率な二次相の比率が高くなることにより、誘電体層１１の比誘電率が低下するおそれがある。そこで、誘電体層１１と内部電極層１２との積層方向における断面において二次相１４の合計面積を誘電体層１１の合計面積に対して５．４％以下とすることが好ましい。これにより、低誘電率な二次相の比率が高くなり過ぎず、誘電体層１１の比誘電率低下が抑制される。なお、二次相１４の合計面積は、誘電体層１１の合計面積に対して、５．１％以下であることが好ましく、５．０％以下であることがより好ましい。

また、誘電体層１１の主成分セラミックの粒径との関係で二次相１４の径が大きいと、誘電体層１１と内部電極層１２との界面に配置できる二次相１４の数が少なくなるため、クラックが発生するおそれがある。そこで、二次相１４の平均径は、誘電体層１１の主成分セラミックの平均粒径の３５％以下であることが好ましい。これにより、誘電体層１１と内部電極層１２との界面に配置できる二次相１４の数が多くなり、クラックの発生が抑制される。なお、二次相１４の平均径は、誘電体層１１の主成分セラミックの平均粒径の３２％以下であることが好ましく、３０％以下であることがより好ましい。

また、内部電極層１２の結晶粒径は、小さいことが好ましい。図４（ａ）は、結晶粒径が大きい場合の内部電極層１２を例示する図である。図４（ｂ）は、結晶粒径が小さい場合の内部電極層１２を例示する図である。図４（ａ）および図４（ｂ）で例示するように、結晶粒１５が小さくなると、内部電極層１２に共材が残存しやすくなる。例えば、結晶粒１５が小さくなるにつれて結晶粒界１７の数が多くなり、当該結晶粒界１７に共材が残存することで、内部電極層１２全体におけるセラミックを主成分とする粒子１６が多く存在すると考えられる。粒子１６は、焼成後の共材の形態である。具体的には、内部電極層１２の結晶粒径を小さくすることで、誘電体層１１と内部電極層１２との積層方向における内部電極層１２の断面において、粒子１６が存在する面積比率を１０％以上とすることが好ましい。例えば、当該断面は、誘電体層１１と内部電極層１２との積層方向と、外部電極２０ａと外部電極２０ｂとの対向方向とがなす平面での断面である。この構成では、共材の残存量が多くなる。それにより、誘電体層１１への共材の拡散が抑制され、誘電体層１１の比誘電率の低下が抑制される。また、焼結時における内部電極層１２の金属成分の過焼結が抑制され、内部電極層１２の切れが抑制される。その結果、内部電極層１２の連続率低下を抑制することができる。なお、上記面積比率は、１５％以上とすることが好ましい。なお、上記の面積比率は、内部電極層１２の断面のＳＥＭ画像などを用いて、内部電極層１２の全体の面積とセラミックを主成分とする粒子１６の面積とから求めることができる。

なお、共材が誘電体層１１に拡散せずに内部電極層１２に十分に残存する場合、内部電極層１２内で共材が集まるようになる。より具体的には、内部電極層１２の中央部付近の共材が周囲の共材を集めて粒成長していくと考えられる。その結果、内部電極層１２の厚み方向の中央部分に残存するようになる。この場合、内部電極層１２の厚み方向において、上下５％ずつに粒子１６が存在しなくなる。したがって、内部電極層１２の厚み方向において、上下５％ずつの領域に粒子１６が存在しないことが好ましい。

続いて、積層セラミックコンデンサ１００の製造方法について説明する。図５は、積層セラミックコンデンサ１００の製造方法のフローを例示する図である。

（原料粉末作製工程）
まず、図５で例示するように、誘電体層１１を形成するための誘電体材料を用意する。誘電体層１１に含まれるＡサイト元素およびＢサイト元素は、通常はＡＢＯ_３の粒子の焼結体の形で誘電体層１１に含まれる。例えば、ＢａＴｉＯ_３は、ペロブスカイト構造を有する正方晶化合物であって、高い誘電率を示す。このＢａＴｉＯ_３は、一般的に、二酸化チタンなどのチタン原料と炭酸バリウムなどのバリウム原料とを反応させてチタン酸バリウムを合成することで得ることができる。誘電体層１１を構成するセラミックの合成方法としては、従来種々の方法が知られており、例えば固相法、ゾル−ゲル法、水熱法等が知られている。本実施形態においては、これらのいずれも採用することができる。

得られたセラミック粉末に、目的に応じて所定の添加化合物を添加する。添加化合物としては、Ｍｎ（マンガン），Ｖ（バナジウム），Ｃｒ（クロム），希土類元素(Ｙ（イットリウム）,Ｓｍ（サマリウム），Ｅｕ（ユウロピウム），Ｇｄ（ガドリニウム），Ｔｂ（テルビウム），Ｄｙ（ジスプロシウム）,Ｈｏ（ホロミウム）,Ｅｒ(エルビウム)，Ｔｍ（ツリウム）およびＹｂ（イッテルビウム）)の酸化物、並びに、Ｃｏ（コバルト），Ｎｉ，Ｚｎ（亜鉛），Ｌｉ（リチウム），Ｂ（ホウ素），Ｎａ（ナトリウム），Ｋ（カリウム）およびＳｉ（シリコン）の酸化物もしくはガラスが挙げられる。これらの添加化合物のうち、Ｓｉ，Ｍｎ，Ｖ，Ｎｉ，Ｚｎ，Ｌｉ，Ｂ，Ｙ，Ｄｙ，Ｈｏ，およびＹｂ、並びに、セラミック粉末に含まれるＢａの一部が二次相を形成するための二次相成分となり、焼成後に二次相１４を形成する。

本実施形態においては、好ましくは、まず誘電体層１１を構成するセラミックの粒子に添加化合物を含む化合物を混合して８２０〜１１５０℃で仮焼を行う。続いて、得られたセラミック粒子を添加化合物とともに湿式混合し、乾燥および粉砕してセラミック粉末を調製する。例えば、セラミック粉末の平均粒径は、誘電体層１１の薄層化の観点から、好ましくは５０〜３００ｎｍである。例えば、上記のようにして得られたセラミック粉末について、必要に応じて粉砕処理して粒径を調節し、あるいは分級処理と組み合わせることで粒径を整えてもよい。

（積層工程）
次に、得られた誘電体材料に、ポリビニルブチラール（ＰＶＢ）樹脂等のバインダと、エタノール、トルエン等の有機溶剤と、フタル酸ジオクチル（ＤＯＰ）等の可塑剤とを加えて湿式混合する。得られたスラリーを使用して、例えばダイコータ法やドクターブレード法により、基材上に例えば厚み０．８μｍ以下の帯状の誘電体グリーンシートを塗工して乾燥させる。

次に、誘電体グリーンシートの表面に、有機バインダを含む内部電極形成用の金属導電ペーストをスクリーン印刷、グラビア印刷等により印刷することで、極性の異なる一対の外部電極に交互に引き出される内部電極層パターンを配置する。金属導電ペーストの金属材料には、例えば、平均粒径が１００ｎｍ以下のものを用いる。また、粒径の標準偏差は、１５以下とする。これにより、シャープな粒度分布が得られる。平均粒径は、１００ｎｍ以下であることが好ましく、７０ｎｍ以下であることがより好ましい。粒径の標準偏差は、１５以下であることが好ましく、１２以下であることがより好ましい。また、累積粒度分布の傾きは、８以上であることが好ましい。なお、累積粒度分布の傾きは、累積粒度分布を対数プロットしＤ２０とＤ８０間の傾き（＝１／（ｌｏｇＤ８０−ｌｏｇＤ２０）と定義することができる。

また、金属導電ペーストには、共材としてセラミック粒子を添加する。セラミック粒子の主成分セラミックは、特に限定するものではないが、誘電体層１１の主成分セラミックと同じであることが好ましい。例えば、チタン酸バリウムを均一に分散させてもよい。共材には、例えば平均粒径が１０ｎｍ以下のものを用いる。また、粒径の標準偏差は、５以下とする。これにより、シャープな粒度分布が得られる。平均粒径は、１５ｎｍ以下であることが好ましく、１０ｎｍ以下であることがより好ましい。粒径の標準偏差は、５以下であることが好ましく、３以下であることがより好ましい。また、累積粒度分布の傾きは、７以上であることが好ましい。なお、累積粒度分布の傾きは、累積粒度分布を対数プロットしＤ２０とＤ８０間の傾き（＝１／（ｌｏｇＤ８０−ｌｏｇＤ２０））と定義することができる。

その後、内部電極層パターンが印刷された誘電体グリーンシートを所定の大きさに打ち抜いて、打ち抜かれた誘電体グリーンシートを、基材を剥離した状態で、内部電極層１２と誘電体層１１とが互い違いになるように、かつ内部電極層１２が誘電体層１１の長さ方向両端面に端縁が交互に露出して極性の異なる一対の外部電極２０ａ，２０ｂに交互に引き出されるように、所定層数（例えば１００〜５００層）だけ積層する。積層した誘電体グリーンシートの上下にカバー層１３となるカバーシートを圧着させ、所定チップ寸法（例えば１．０ｍｍ×０．５ｍｍ）にカットし、その後に外部電極２０ａ，２０ｂの下地層となる金属導電ペーストを、カットした積層体の両端面にディップ法等で塗布して乾燥させる。これにより、積層セラミックコンデンサ１００の成型体が得られる。

（焼成工程）
このようにして得られた成型体を、２５０〜５００℃のＮ_２雰囲気中で脱バインダ処理した後に、酸素分圧１０^−５〜１０^−８ａｔｍの還元雰囲気中で１１００〜１３００℃で１０分〜２時間焼成することで、各化合物が焼結して粒成長する。このようにして、積層セラミックコンデンサ１００が得られる。なお、Ｓｉ原料と焼成条件を調整することで、誘電体層１１と内部電極層１２との界面に二次相１４を形成することができる。例えば、Ｓｉ原料であるＳｉＯ_２に比表面積が２００ｍ^２／ｇ以上の微粒子を用い、１０００℃から最高温度までの昇温速度を緩やかにすることで、二次相１４を誘電体層１１と内部電極層１２との界面に形成することができる。また、焼成条件を調整することで、誘電体層１１と内部電極層１２との界面に形成される二次相１４の平均径を１５０ｎｍ以下に調整することができる。例えば、最高温度を低くすることで、二次相１４の平均径を１５０ｎｍ以下の小さい値とすることができる。

また、焼成条件を調整することで、内部電極層１２に残存する共材の残存量を調整することができる。具体的には、焼成工程において昇温速度を大きくすることで、共材が金属導電ペーストから吐き出される前に主成分金属が焼結するため、共材が内部電極層１２に残存しやすくなる。例えば、内部電極層１２における共材の残存量を多くする観点から、焼成工程において室温から最高温度までの平均昇温速度は、３０℃／分以上とすることが好ましく、４５℃／分以上とすることがより好ましい。なお、平均昇温速度が大きすぎると、成型体に残留する有機成分の排出が十分に行われず、焼成工程中にクラックが発生するなどの不具合が生じるおそれがある。あるいは、成型体の焼結に内外差が発生することで緻密化が不十分となり、静電容量が低下するなどの不具合が生じるおそれがある。そこで、平均昇温速度を、８０℃／分以下とすることが好ましく、６５℃／分以下とすることがより好ましい。

（再酸化処理工程）
その後、Ｎ_２ガス雰囲気中で６００℃〜１０００℃で再酸化処理を行ってもよい。

（めっき処理工程）
その後、めっき処理により、外部電極２０ａ，２０ｂの下地層に、Ｃｕ，Ｎｉ，Ｓｎ等の金属コーティングを行う。

本実施形態に係る積層セラミックコンデンサの製造方法によれば、内部電極層１２を構成する主成分金属および共材として粒度分布のシャープな小径材料を用いることで、高分散な金属導電ペーストが作製される。また、部分的に大きい材料が混入することが抑制される。このような金属導電ペーストを用いることで、焼結過程において誘電体層１１への共材の拡散が抑制され、共材が内部電極層１２内に残存するようになる。また、本実施形態に係る積層セラミックコンデンサの製造方法によれば、誘電体層１１と内部電極層１２との界面に、平均径が１５０ｎｍ以下の二次相１４を形成することができる。二次相１４の平均径を１５０ｎｍ以下の小さい値とすることで、二次相１４を分散して形成することができる。それにより、共材が誘電体層１１に拡散することが抑制される。これにより、共材として用いた比誘電率の低い誘電体を内部電極層１２に残存させられるため、誘電体層１１の比誘電率を下げることなく、連続率の高い内部電極層１２が得られ、良好なバイアス特性が得られる。薄層化、多積層化しても焼成後のクラックが起こりにくく、信頼性の向上に寄与できる。

なお、誘電体材料に添加するＳｉ原料の粒径を小さくすることで、焼成後に得られる二次相１４の平均径を小さくすることができる。例えば、Ｓｉ原料の比表面積を２００ｍ^２／ｇ以上とすることで、二次相１４の平均径を１５０ｎｍ以下に調整することができる。

誘電体材料へのＳｉ原料の添加量が少ないと、誘電体層１１と内部電極層１２との界面における二次相１４が少なくなり、共材の拡散を十分に抑制することができないおそれがある。そこで、誘電体材料へのＳｉ原料の添加量に下限を設けることが好ましい。具体的には、誘電体材料の主成分セラミックを１００ｍｏｌとした場合に、Ｓｉ原料の添加量をＳｉＯ_２換算で０．３ｍｏｌ以上とすることが好ましい。この場合、例えば、誘電体層１１と内部電極層１２との積層方向における断面において、二次相１４の合計面積を誘電体層１１の合計面積に対して、０．９％以上とすることができるようになる。なお、誘電体材料の主成分セラミックを１００ｍｏｌとした場合に、Ｓｉ原料の添加量をＳｉＯ_２換算で０．４ｍｏｌ以上とすることがより好ましい。

一方、誘電体材料へのＳｉ原料の添加量が多いと、誘電体層１１と内部電極層１２との界面における二次相１４が多くなり、低誘電率な二次相の比率が高まることで、誘電体層１１の比誘電率が低下するおそれがある。そこで、誘電体材料へのＳｉ原料の添加量に上限を設けることが好ましい。具体的には、誘電体材料の主成分セラミックを１００ｍｏｌとした場合に、Ｓｉ原料の添加量をＳｉＯ_２換算で２．１ｍｏｌ以下とすることが好ましい。この場合、例えば、誘電体層１１と内部電極層１２との積層方向における断面において二次相１４の合計面積を誘電体層１１の合計面積に対して５．１％以下とすることができるようになる。なお、誘電体材料の主成分セラミックを１００ｍｏｌとした場合に、Ｓｉ原料の添加量をＳｉＯ_２換算で２．０ｍｏｌ以下とすることがより好ましく、１．０ｍｏｌ以下とすることがさらに好ましい。

また、誘電体層１１の主成分セラミックの粒径との関係で二次相１４の径が大きいと、内部電極層１２と誘電体層１１との界面に配置できる二次相１４の数が少なくなるおそれがあり、クラックが発生するおそれがある。そこで、二次相１４の平均径は、誘電体層１１の主成分セラミックの平均粒径の３５％以下であることが好ましい。これにより、内部電極層１２と誘電体層１１との界面に配置できる二次相１４の数が多くなり、クラックの発生が抑制される。なお、二次相１４の平均径は、誘電体層１１の主成分セラミックの平均粒径の３０％以下であることが好ましい。

また、焼成後の誘電体層１１と内部電極層１２との積層方向における内部電極層１２の断面において、セラミックを主成分とする粒子１６が存在する面積比率を１０％以上とすることが好ましい。内部電極層１２内に共材が残存すると、焼結時における内部電極層１２の金属成分の過焼結が抑制され、内部電極層１２の切れが抑制される。その結果、内部電極層１２の連続率低下を抑制することができる。なお、上記面積比率は、１５％以上とすることがより好ましい。また、内部電極層１２の厚み方向において、上下５％ずつの領域にセラミックを主成分とする粒子１６が存在しないことが好ましい。

以下、実施形態に係る積層セラミックコンデンサを作製し、特性について調べた。

平均粒径が１００ｎｍ（比表面積１０ｍ^２／ｇ）のチタン酸バリウム粉末に必要な添加物を添加し、ボールミルで十分に湿式混合粉砕して誘電体材料を得た。実施例１では、チタン酸バリウムを１００ｍｏｌとした場合に、Ｓｉ原料の添加量をＳｉＯ_２換算で０．３ｍｏｌとした。実施例２では、チタン酸バリウムを１００ｍｏｌとした場合に、Ｓｉ原料の添加量をＳｉＯ_２換算で０．４ｍｏｌとした。実施例３では、チタン酸バリウムを１００ｍｏｌとした場合に、Ｓｉ原料の添加量をＳｉＯ_２換算で０．７ｍｏｌとした。実施例４では、チタン酸バリウムを１００ｍｏｌとした場合に、Ｓｉ原料の添加量をＳｉＯ_２換算で２．０ｍｏｌとした。実施例５では、チタン酸バリウムを１００ｍｏｌとした場合に、Ｓｉ原料の添加量をＳｉＯ_２換算で２．１ｍｏｌとした。実施例６では、チタン酸バリウムを１００ｍｏｌとした場合に、Ｓｉ原料の添加量をＳｉＯ_２換算で０．７ｍｏｌとした。実施例７では、チタン酸バリウムを１００ｍｏｌとした場合に、Ｓｉ原料の添加量をＳｉＯ_２換算で０．４ｍｏｌとした。Ｓｉ原料としては、２００ｍ^２／ｇ以上の比表面積を有する非多孔性ＳｉＯ_２を用いた。

比較例１では、チタン酸バリウムを１００ｍｏｌとした場合に、Ｓｉ原料の添加量をＳｉＯ_２換算で２．５ｍｏｌとした。比較例２，３では、チタン酸バリウムを１００ｍｏｌとした場合に、Ｓｉ原料の添加量をＳｉＯ_２換算で０．４ｍｏｌとした。比較例４では、チタン酸バリウムを１００ｍｏｌとした場合に、Ｓｉ原料の添加量をＳｉＯ_２換算で０．２ｍｏｌとした。比較例１，４では、Ｓｉ原料として、２００ｍ^２／ｇ以上の比表面積を有する非多孔性ＳｉＯ_２を用いた。比較例２，３では、Ｓｉ原料として、約５０ｍ^２／ｇの比表面積を有する非多孔性ＳｉＯ_２を用いた。

誘電体材料に有機バインダおよび溶剤を加えてドクターブレード法にて誘電体グリーンシートを作製した。誘電体グリーンシートの塗工厚みを０．８μｍとし、有機バインダとしてポリビニルブチラール（ＰＶＢ）等を用い、溶剤としてエタノール、トルエン酸等を加えた。その他、可塑剤などを加えた。

次に、内部電極層１２の主成分金属（Ｎｉ）の粉末を（Ｎｉ固形分で５０ｗｔ％）と、共材（チタン酸バリウム）を１０部と、バインダ（エチルセルロース）を５部と、溶剤と、必要に応じてその他助剤とを含んでいる内部電極形成用導電ペーストを遊星ボールミルで作製した。表１に示すように、実施例１〜６および比較例１〜４では、主成分金属の粉末には、平均粒径が７０ｎｍ（比表面積１０ｍ^２／ｇ）、粒径の標準偏差が１２、累積粒度分布の傾きが８のものを用いた。共材には、平均粒径が８．６ｎｍ（比表面積１１０ｍ^２／ｇ）、粒径の標準偏差が２．７、累積粒度分布の傾きが７のものを用いた。実施例７では、主成分金属の粉末には、平均粒径が１２０ｎｍ（比表面積６ｍ^２／ｇ）、粒径の標準偏差が３３、累積粒度分布の傾きが６のものを用いた。共材には、平均粒径が２９ｎｍ（比表面積４０ｍ^２／ｇ）、粒径の標準偏差が８．７、累積粒度分布の傾きが５のものを用いた。

誘電体シートに内部電極形成用導電ペーストをスクリーン印刷した。内部電極形成用導電ペーストを印刷したシートを２５０枚重ね、その上下にカバーシートをそれぞれ積層した。その後、熱圧着によりセラミック積層体を得て、所定の形状に切断した。

得られたセラミック積層体をＮ_２雰囲気中で脱バインダした後に、セラミック積層体の両端面から各側面にかけて、Ｎｉを主成分とする金属フィラー、共材、バインダ、溶剤などを含む金属ペーストを塗布し、乾燥させた。その後、還元雰囲気中で１１００℃〜１３００℃で１０分〜２時間、金属ペーストをセラミック積層体と同時に焼成して焼結体を得た。室温から最高温度までの平均昇温速度は、実施例１〜７および比較例１〜３では５５℃／分とし、比較例４では３０℃／分とした。なお、実施例１〜５，７および比較例１と比較して、実施例６では最高温度を１００℃程度低い条件で、比較例２では最高温度を５０℃程度低い条件で、比較例３および比較例４では最高温度を１００℃程度低い条件で焼成した。

得られた焼結体の形状寸法は、長さ０．６ｍｍ、幅０．３ｍｍ、高さ０．３ｍｍであった。焼結体をＮ_２雰囲気下８００℃の条件で再酸化処理を行った後、メッキ処理して下地層の表面にＣｕめっき層、Ｎｉめっき層およびＳｎめっき層を形成し、積層セラミックコンデンサ１００を得た。

（分析）
図６（ａ）は、実施例１〜７および比較例１〜４における内部電極形成用導電ペーストの主成分金属の粒度分布を示す図である。図６（ａ）において、「実施例１等」が実施例１〜６および比較例１〜４に対応している。図６（ａ）に示すように、実施例１〜６および比較例１〜４においては、平均粒径が小さく、粒度分布がシャープな金属粉末を用いていることがわかる。また、実施例７においては、平均粒径が大きく、粒度分布がブロードな金属粉末を用いていることがわかる。図６（ｂ）は、実施例１〜７および比較例１〜４における内部電極形成用導電ペーストの共材の粒度分布を示す図である。図６（ｂ）において、「実施例１等」が実施例１〜６および比較例１〜４に対応している。図６（ｂ）に示すように、実施例１〜６および比較例１〜４においては、平均粒径が小さく、粒度分布がシャープな共材を用いていることがわかる。また、実施例７においては、平均粒径が大きく、粒度分布がブロードな共材を用いていることがわかる。

図７は、実施例２について、幅方向中央部での、誘電体層１１と内部電極層１２との積層方向における断面のＳＥＭ（走査型電子顕微鏡）写真を描いた図である。図７の結果から、誘電体層１１と内部電極層１２との界面に、二次相１４が形成されていることがわかる。なお、二次相１４をＥＤＳ（エネルギー分散型ｘ線分析）により分析したところ、Ｓｉが含まれていることを確認した。また、図７の結果から、二次相１４の平均径を計測した。具体的には、ＳＥＭ画像で観測された複数の二次相１４からランダムに選んだ２００個の長径を計測して平均した数値を二次相１４の平均径とした。結果を図８に示す。なお、図７の実施例２以外の測定結果は、それぞれのサンプルについて同様に測定したものである。

図８に示すように、実施例１〜７のいずれにおいても、比誘電率が目標とする２５００以上となった。これは、誘電体層１１と内部電極層１２との界面に、平均径が１５０ｎｍ以下の二次相１４が形成されたからであると考えられる。これに対して、比較例１，３では、比誘電率が２５００を下回った。これは、二次相１４の平均径が１５０ｎｍを上回ったことで、二次相１４が分散せず、共材の拡散が抑制されなかったからであると考えられる。比較例２，４では、焼成によりクラックが発生し、比誘電率の計測ができなかった。これは、二次相１４の平均径が１５０ｎｍを上回ったことで二次相１４が分散しなかったからであると考えられる。また、二次相１４の平均径が誘電体層１１の主成分セラミックの平均粒径の３５％を上回ったことで、誘電体層１１と内部電極層１２との界面に配置できる二次相１４の数が少なくなったからであると考えられる。なお、誘電体層１１の主成分セラミックの平均粒径は、ＳＥＭ画像で観測された複数の主成分セラミック粒子からランダムに選んだ２００個の長径を計測して平均した数値とした。

なお、実施例１と比較して、実施例２〜４では、比誘電率が高くなった。これは、誘電体層１１と内部電極層１２との積層方向における断面において、二次相１４の合計面積を誘電体層１１の合計面積に対して０．９％以上となったために、共材の拡散を十分に抑制できたからであると考えられる。二次相１４の合計面積については、図７のように観察される上記断面のＳＥＭ写真の視野を倍率調整して１２．６μｍ×８．３５μｍとする矩形領域において、観察されるすべての二次相１４の粒子について、それぞれの長径を直径とする円と見なしてその面積を求め、それらを加算した値を二次相１４の合計面積とした。また、上記ＳＥＭ写真の同じ視野の矩形領域において、誘電体層１１と内部電極層１２との境界に直線を外挿し、この直線と上記矩形領域の外周とで囲まれる誘電体層１１の面積を算出し、上記矩形領域内のすべての誘電体層１１の面積を加算したものを誘電体層１１の合計面積とした。こうして得られた二次相１４の合計面積と誘電体層１１の合計面積とから、両者の比率を算出することができる。この比率は、１製品当たり異なる３つの矩形領域からそれぞれ得られた３つの比率の平均値とすることができる。なお、上記矩形領域は、内部電極層１２が交差して容量値を発生する断面領域のうち積層方向、内部電極層１２の伸張方向にそれぞれ３分割したときの中央の範囲から選定する。

また、実施例２および実施例７について、誘電体層１１と内部電極層１２との積層方向における内部電極層１２の断面において、セラミックを主成分とする粒子１６が存在する面積比率を計測した。具体的には、ＳＥＭ画像から得られるＳＥＭ写真の視野を１２．６μｍ×８．３５μｍとする矩形領域とし、粒子１６のそれぞれの長径を計測し、長径を直径とする円と見なして粒子１６の面積を算出し、上記矩形領域内のすべての粒子１６の面積を合計する。また、誘電体層１１と内部電極層１２との境界に直線を外挿し、この直線と上記矩形領域の外周とで囲まれる内部電極層１２の面積を算出し、上記矩形領域内のすべての内部電極層１２の面積を加算したものを内部電極層１２の総面積とした。内部電極層１２の総面積（粒子１６を含む）に対する粒子１６の合計面積を算出することで、面積比率を算出した。この面積比率は、１製品当たり異なる３つの矩形領域からそれぞれ得られた３つの比率の平均値をとってもよい。なお、上記矩形領域は、内部電極層１２が交差して容量値を発生する断面領域のうち積層方向、内部電極層１２の伸張方向にそれぞれ３分割したときの中央の範囲から選定する。図８に示すように、実施例２では面積比率が１６．２であり、実施例７では８．７であった。これは、内部電極形成用の金属導電ペーストの金属材料および共材として粒度分布のシャープな小径材料を用いたことで焼結過程において共材が内部電極層１２内に残存して誘電体層１１への拡散が抑制されたからであると考えられる。また、実施例７と比較して、実施例２では、比誘電率が高くなっている。これは、粒子１６が存在する面積比率を１０％以上とすることで、内部電極層１２における共材の残存量が多くなり、誘電体層１１への共材の拡散が抑制され、誘電体層１１の比誘電率の低下が抑制されたからであると考えられる。なお、得られたＳＥＭ写真を用いて、図２で説明した連続率を測定した。実施例１〜６においては連続率が１００％、実施例７では連続率が９６％と非常に高い連続率となった。連続率の測定は、具体的には、製品断面で観察される１０層の内部電極層１２についてその伸長方向の全域について複数のＳＥＭ写真に写し、これらの写真を貼り合わせてつなげ１０層の内部電極層１２を写真で把握する。次に、内部電極層のＬ０、Ｌ１、Ｌ２・・・を測定して１層ごとに連続率を算出し、得られた１０層分の連続率を平均して求めることができる。なお、これまでに述べたＳＥＭ画像の倍率は製品の仕様や測定目的によって例えば５０００倍から５００００倍の範囲で選択すればよい。

以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

１０ 積層チップ
１１ 誘電体層
１２ 内部電極層
１３ カバー層
２０ａ，２０ｂ 外部電極
１００ 積層セラミックコンデンサ

Claims (15)

1. セラミックを主成分とする誘電体層と、金属を主成分とする内部電極層と、が交互に積層された積層構造を備え、
   前記誘電体層と前記内部電極層との界面に、平均径が１５０ｎｍ以下の二次相が存在し、
   前記内部電極層に、セラミックを主成分とする粒子が存在することを特徴とする積層セラミックコンデンサ。
2. 前記二次相の平均径は、二次相の長径を２００個測定した値の平均値であることを特徴とする請求項１の積層セラミックコンデンサ。
3. 前記誘電体層と前記内部電極層との積層方向における断面において、前記二次相の合計面積は、前記誘電体層の合計面積に対して０．８％以上５．１％以下であることを特徴とする請求項１または２に記載の積層セラミックコンデンサ。
4. 前記二次相の平均径は、前記誘電体層の主成分セラミックの平均粒径の３５％以下であることを特徴とする請求項１〜３のいずれか一項に記載の積層セラミックコンデンサ。
5. 前記誘電体層の主成分セラミックの平均粒径は、誘電体層の主成分セラミックの長径を２００個測定した値の平均値であることを特徴とする請求項４の積層セラミックコンデンサ。
6. 前記二次相は、Ｓｉを含むことを特徴とする請求項１〜５のいずれか一項に記載の積層セラミックコンデンサ。
7. 前記誘電体層と前記内部電極層との積層方向における前記内部電極層の断面において、前記粒子が存在する面積比率が１０％以上であることを特徴とする請求項１〜６のいずれか一項に記載の積層セラミックコンデンサ。
8. 前記内部電極層の主成分金属は、ニッケルであることを特徴とする請求項１〜７のいずれか一項に記載の積層セラミックコンデンサ。
9. 前記粒子の主成分セラミックは、チタン酸バリウムであることを特徴とする請求項１〜８のいずれか一項に記載の積層セラミックコンデンサ。
10. 前記誘電体層の主成分セラミックは、チタン酸バリウムであることを特徴とする請求項１〜９のいずれか一項に記載の積層セラミックコンデンサ。
11. セラミック粉末およびＳｉ原料を含むグリーンシート上に、平均粒径が１００ｎｍ以下で粒径分布の標準偏差が１．５以下の金属粉末を主成分とし、平均粒径が１０ｎｍ以下で粒度分布の標準偏差が５以下のセラミック粉末を共材として含む金属導電ペーストのパターンを配置する第１工程と、
    前記第１工程によって得られた積層単位を複数積層して得られたセラミック積層体を焼成することで、前記金属粉末の焼結によって内部電極層を形成し、前記グリーンシートのセラミック粉末の焼結によって誘電体層を形成する第２工程と、を含み、
    前記第２工程において、前記誘電体層と前記内部電極層との界面に平均径が１５０ｎｍ以下の二次相を形成し、前記内部電極層にセラミックを主成分とする粒子を形成することを特徴とする積層セラミックコンデンサの製造方法。
12. 前記第１工程において、前記セラミック粉末の主成分セラミックを１００ｍｏｌとした場合に、前記Ｓｉ原料をＳｉＯ_２換算で０．３ｍｏｌ以上２．１ｍｏｌ以下添加することを特徴とする請求項１１記載の積層セラミックコンデンサの製造方法。
13. 前記Ｓｉ原料の比表面積を２００ｍ^２／ｇ以上とすることを特徴とする請求項１１または１２に記載の積層セラミックコンデンサの製造方法。
14. 前記第２工程において、室温から最高温度までの平均昇温速度を３０℃／分以上８０℃／分以下とすることを特徴とする請求項１１〜１３のいずれか一項に記載の積層セラミックコンデンサの製造方法。
15. 前記第２工程において、前記誘電体層と前記内部電極層との積層方向における前記内部電極層の断面において、前記粒子が存在する面積比率が１０％以上となるように、前記セラミック積層体を焼成することを特徴とする請求項１１〜１４のいずれか一項に記載の積層セラミックコンデンサの製造方法。

Images