JP2019035709A - Manufacturing method of mems detection element, and mems detection element - Google Patents
Manufacturing method of mems detection element, and mems detection element Download PDFInfo
- Publication number
- JP2019035709A JP2019035709A JP2017158525A JP2017158525A JP2019035709A JP 2019035709 A JP2019035709 A JP 2019035709A JP 2017158525 A JP2017158525 A JP 2017158525A JP 2017158525 A JP2017158525 A JP 2017158525A JP 2019035709 A JP2019035709 A JP 2019035709A
- Authority
- JP
- Japan
- Prior art keywords
- detection element
- cavity
- hole
- mems detection
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Micromachines (AREA)
- Pressure Sensors (AREA)
Abstract
【課題】 検出精度を高めることが可能なＭＥＭＳ検出素子の製造方法およびＭＥＭＳ検出素子を提供すること。【解決手段】 本発明のＭＥＭＳ検出素子の製造方法は、半導体を含む基板材料に、主面から凹む複数の穴部を形成する穴部形成工程と、前記複数の穴部の底側部分同士を連結する処理と、前記複数の穴部の開口側部分を塞ぐ処理と、を含み、前記基板材料内に空洞部を形成する空洞部形成工程と、前記主面から前記空洞部に到達する区画用貫通孔を形成する区画用貫通孔形成工程と、前記区画用貫通孔に充填された区画部および前記空洞部の内面を覆う空洞部被覆部を有する酸化膜を形成する酸化膜形成工程と、前記主面から前記酸化膜の前記空洞部被覆部に到達するスリットを形成するスリット形成工程と、前記酸化膜のうち少なくとも前記スリットと前記空洞部との間に介在する前記空洞部被覆部を除去する酸化膜除去工程と、を備える。【選択図】 図１３PROBLEM TO BE SOLVED: To provide a method for manufacturing a MEMS detecting element and a MEMS detecting element capable of improving the detection accuracy. A method for manufacturing a MEMS detection element of the present invention comprises a hole forming step of forming a plurality of holes recessed from a main surface in a substrate material containing a semiconductor, and bottom portions of the plurality of holes. For a cavity forming step of forming a cavity in the substrate material and a section reaching the cavity from the main surface, including a process of connecting and a process of closing the opening side portion of the plurality of holes. A partitioning through hole forming step of forming a through hole, an oxide film forming step of forming an oxide film having a partition portion filled in the partitioning through hole and a cavity covering portion covering the inner surface of the cavity portion, and the above-mentioned The slit forming step of forming a slit reaching the cavity covering portion of the oxide film from the main surface, and removing the cavity covering portion interposed between at least the slit and the cavity portion of the oxide film. It comprises an oxide film removing step. [Selection diagram] FIG. 13
Description
本発明は、ＭＥＭＳ検出素子の製造方法およびＭＥＭＳ検出素子に関する。 The present invention relates to a method for manufacturing a MEMS detection element and a MEMS detection element.
ＭＥＭＳ技術を用いた様々な用途モジュールが種々に提案されている。特許文献１には、従来のＭＥＭＳ検出素子の一例が開示されている。同文献に開示されたＭＥＭＳ検出素子Ａ１は、加速度を検出するための素子であり、半導体からなる基板に空洞部が形成されている。当該基板は、固定電極部および可動電極部を有する。固定電極部および可動電極部は、平面視において前記空洞部と重なる位置に設けられており、互いに対面する部分を有する。固定電極部には、固定電極用配線が接続され、可動電極部とには、可動電極用配線が接続されている。加速度の変化によって可動電極部が固定電極部に対して相対的に移動すると、固定電極部と可動電極部との間の静電容量が変化する。この静電容量の変化を検出することにより、加速度を検出することができる。
Various application modules using MEMS technology have been proposed.
ＭＥＭＳ検出素子においては、空洞部の構成や、固定電極部および可動電極部の構成によって、検出精度が左右される。このため、空洞部や固定電極部および可動電極部を所望の形状や大きさに形成することが重要である。 In the MEMS detection element, the detection accuracy depends on the configuration of the hollow portion and the configuration of the fixed electrode portion and the movable electrode portion. For this reason, it is important to form a cavity part, a fixed electrode part, and a movable electrode part in a desired shape and size.
本発明は、上記した事情のもとで考え出されたものであって、検出精度を高めることが可能なＭＥＭＳ検出素子の製造方法およびＭＥＭＳ検出素子を提供することをその課題とする。 The present invention has been conceived under the circumstances described above, and it is an object of the present invention to provide a method for manufacturing a MEMS detection element and a MEMS detection element capable of increasing detection accuracy.
本発明の第１の側面によって提供されるＭＥＭＳ検出素子の製造方法は、半導体を含む基板材料に、主面から凹む複数の穴部を形成する穴部形成工程と、前記複数の穴部の底側部分同士を連結する処理と、前記複数の穴部の開口側部分を塞ぐ処理と、を含み、前記基板材料内に空洞部を形成する空洞部形成工程と、前記主面から前記空洞部に到達する区画用貫通孔を形成する区画用貫通孔形成工程と、前記区画用貫通孔に充填された区画部および前記空洞部の内面を覆う空洞部被覆部を有する酸化膜を形成する酸化膜形成工程と、前記主面から前記酸化膜の前記空洞部被覆部に到達するスリットを形成するスリット形成工程と、前記酸化膜のうち少なくとも前記スリットと前記空洞部との間に介在する前記空洞部被覆部を除去する酸化膜除去工程と、を備えることを特徴としている。 According to a first aspect of the present invention, there is provided a method of manufacturing a MEMS detection element comprising: a hole forming step of forming a plurality of holes recessed from a main surface in a substrate material including a semiconductor; and a bottom of the plurality of holes. A cavity forming step of forming a cavity in the substrate material, and a process of connecting the side parts to each other, and a process of closing the opening side parts of the plurality of holes, and from the main surface to the cavity A partition through-hole forming step for forming a partition through-hole to reach, and an oxide film formation for forming an oxide film having a partition filled in the partition through-hole and a cavity covering portion covering the inner surface of the cavity A slit forming step of forming a slit reaching the cavity covering portion of the oxide film from the main surface, and the cavity covering covering at least between the slit and the cavity of the oxide film Oxide film removal to remove parts It is characterized by comprising a degree, the.
本発明の好ましい実施の形態においては、前記スリット形成工程においては、互いの少なくとも一部同士の間に前記区画部が介在する、可動電極部および当該可動電極部を支持する固定電極部を、前記基板材料に形成する。 In a preferred embodiment of the present invention, in the slit forming step, the movable electrode portion and the fixed electrode portion supporting the movable electrode portion, in which the partition portion is interposed between at least a part of each other, Form on the substrate material.
本発明の好ましい実施の形態においては、前記酸化膜形成工程の後、前記スリット形成工程の前に、前記酸化膜に前記可動電極部の一部を露出させる配線用貫通孔を形成する配線用貫通孔形成工程をさらに備える。 In a preferred embodiment of the present invention, after the oxide film forming step and before the slit forming step, a wiring through hole for forming a wiring through hole exposing a part of the movable electrode portion in the oxide film is formed. A hole forming step is further provided.
本発明の好ましい実施の形態においては、前記配線用貫通孔形成工程の後、前記スリット形成工程の前に、前記配線用貫通孔を通じて前記可動電極部に接続され且つ平面視において前記固定電極部と重なる位置に延びる可動電極用配線を形成する可動電極用配線形成工程をさらに備える。 In a preferred embodiment of the present invention, after the wiring through hole forming step and before the slit forming step, the fixed electrode portion is connected to the movable electrode portion through the wiring through hole and in plan view. It further includes a movable electrode wiring forming step of forming a movable electrode wiring extending to the overlapping position.
本発明の好ましい実施の形態においては、空洞部形成工程は、還元性雰囲気中の熱処理を用いて前記基板材料の前記半導体を部分的に移動させることにより、前記複数の穴部の底側部分同士を連結する処理と、前記複数の穴部の開口側部分を塞ぐ処理と、を一括して行う。 In a preferred embodiment of the present invention, in the cavity portion forming step, the semiconductor portions of the substrate material are partially moved using heat treatment in a reducing atmosphere, so that the bottom side portions of the plurality of hole portions are connected to each other. And a process of closing the opening side portions of the plurality of holes are collectively performed.
本発明の好ましい実施の形態においては、前記穴部形成工程においては、厚さ方向奥側に向かうほど前記厚さ方向と直角である断面積が大となるような深掘りエッチングにより前記複数の穴部を形成し、前記空洞部形成工程においては、前記深掘りエッチングを継続することで、隣り合う前記穴部どうしを繋げることにより前記複数の穴部の底側部分同士を連結する処理を行った後に、前記複数の穴部の開口側部分を塞ぐ処理を行う。 In a preferred embodiment of the present invention, in the hole forming step, the plurality of holes are formed by deep etching such that a cross-sectional area perpendicular to the thickness direction increases toward the depth direction in the depth direction. In the hollow portion forming step, a process of connecting the bottom side portions of the plurality of hole portions by connecting the adjacent hole portions was performed by continuing the deep etching. Later, a process of closing the opening side portions of the plurality of holes is performed.
本発明の好ましい実施の形態においては、前記空洞部形成工程の後、区画用貫通孔形成工程の前に、前記主面に半導体層を積層させる半導体積層工程をさらに備える。 In a preferred embodiment of the present invention, a semiconductor lamination step of laminating a semiconductor layer on the main surface is further provided after the cavity portion forming step and before the partitioning through hole forming step.
本発明の好ましい実施の形態においては、前記半導体積層工程においては、前記基板材料と同一材料の半導体をエピタキシャル成長によって積層させる。 In a preferred embodiment of the present invention, in the semiconductor stacking step, a semiconductor made of the same material as the substrate material is stacked by epitaxial growth.
本発明の好ましい実施の形態においては、前記基板材料は、導電性を有する半導体材料からなる。 In a preferred embodiment of the present invention, the substrate material is made of a conductive semiconductor material.
本発明の好ましい実施の形態においては、前記半導体材料は、Ｓｉである。 In a preferred embodiment of the present invention, the semiconductor material is Si.
本発明の好ましい実施の形態においては、前記酸化膜除去工程においては、前記酸化膜の前記空洞部被覆部のすべてを除去する。 In a preferred embodiment of the present invention, in the oxide film removing step, all of the cavity covering portion of the oxide film is removed.
本発明の第２の側面によって提供されるＭＥＭＳ検出素子は、厚さ方向視において互いに重なる可動電極部および空洞部と、前記可動電極部を支持する固定電極部と、前記可動電極部と前記固定電極部との少なくとも一部同士の間に介在する絶縁材料からなる区画部と、を有する半導体材料からなる基板を備えるＭＥＭＳ検出素子であって、前記可動電極部と前記固定電極部とは、互い対面する部分が絶縁材料によって覆われていない前記半導体材料からなることを特徴としている。 The MEMS detection element provided by the second aspect of the present invention includes a movable electrode portion and a cavity portion that overlap each other in the thickness direction, a fixed electrode portion that supports the movable electrode portion, and the movable electrode portion and the fixed portion. A MEMS detection element comprising a substrate made of a semiconductor material having a partition portion made of an insulating material interposed between at least a part of the electrode portion and the electrode portion, wherein the movable electrode portion and the fixed electrode portion are The facing portion is made of the semiconductor material not covered with an insulating material.
本発明の好ましい実施の形態においては、前記区画部は、前記基板の主面と前記空洞部とに到達している。 In a preferred embodiment of the present invention, the partition part reaches the main surface of the substrate and the cavity part.
本発明の好ましい実施の形態においては、前記半導体は、Ｓｉである。 In a preferred embodiment of the present invention, the semiconductor is Si.
本発明の好ましい実施の形態においては、前記可動電極部のうち前記空洞部に面する部分は、絶縁材料によって覆われていない前記半導体材料からなる。 In a preferred embodiment of the present invention, a portion of the movable electrode portion that faces the cavity is made of the semiconductor material that is not covered with an insulating material.
本発明の好ましい実施の形態においては、前記空洞部の内面は、そのすべてが絶縁材料によって覆われていない前記半導体材料からなる。 In a preferred embodiment of the present invention, the inner surface of the cavity is made of the semiconductor material that is not entirely covered with an insulating material.
本発明の好ましい実施の形態においては、前記区画部は、ＳｉＯ2からなる。 In a preferred embodiment of the present invention, the partition portion is made of SiO 2.
本発明の好ましい実施の形態においては、前記可動電極部と前記固定電極部とは、前記厚さ方向と直角である方向において互いに対面する部分を有する。 In a preferred embodiment of the present invention, the movable electrode portion and the fixed electrode portion have portions facing each other in a direction perpendicular to the thickness direction.
本発明によれば、検出精度を高めることができる。 According to the present invention, detection accuracy can be increased.
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。 Other features and advantages of the present invention will become more apparent from the detailed description given below with reference to the accompanying drawings.
以下、本発明の好ましい実施の形態につき、図面を参照して具体的に説明する。 Hereinafter, preferred embodiments of the present invention will be specifically described with reference to the drawings.
＜第１実施形態＞
図１〜図１４は、本発明の第１実施形態に係るＭＥＭＳ検出素子の製造方法およびＭＥＭＳ検出素子を示している。なお、これらの図において、ｚ方向は、基板材料１０（基板１）の厚さ方向であり、ｘ方向およびｙ方向は、ｚ方向に対して直角である方向である。以降の説明においては、ｙ方向の加速度を検出する機能を具備するＭＥＭＳ検出素子Ａ１およびその製造方法について説明するが、本発明に係るＭＥＭＳ検出素子の検出方向は特に限定されない。また、本発明に係る１つのＭＥＭＳ検出素子が、２方向以上の加速度を検出する構成であってもよい。また、以下に述べる加速度の検出原理は一例であり、加速度をはじめとする所定の物理量を適切に検出しうる種々の検出原理を採用することができる。たとえば、本発明に係るＭＥＭＳ検出素子は、ジャイロセンサーとして用いられるものであってもよい。
<First Embodiment>
FIGS. 1-14 has shown the manufacturing method and MEMS detection element of the MEMS detection element which concern on 1st Embodiment of this invention. In these drawings, the z direction is the thickness direction of the substrate material 10 (substrate 1), and the x direction and the y direction are directions perpendicular to the z direction. In the following description, the MEMS detection element A1 having a function of detecting acceleration in the y direction and the manufacturing method thereof will be described, but the detection direction of the MEMS detection element according to the present invention is not particularly limited. Moreover, the structure which detects the acceleration of two or more directions may be sufficient as one MEMS detection element which concerns on this invention. The acceleration detection principle described below is merely an example, and various detection principles that can appropriately detect a predetermined physical quantity including acceleration can be employed. For example, the MEMS detection element according to the present invention may be used as a gyro sensor.
まず、図１に示すように基板材料１０を用意する。基板材料１０は、後述するＭＥＭＳ検出素子Ａ１の基板１を形成するための材料であり、たとえば複数の基板１を形成可能なウエハである。以降の図においては、基板材料１０のうち１つの基板１に対応する領域が示されている。基板材料１０は、導電性を有する半導体からなり、本実施形態においては、導電性を有するＳｉからなる。基板材料１０の厚さは、たとえば６２５μｍまたは７２５μｍ程度である。基板材料１０は、主面１０１および裏面１０２を有している。主面１０１と裏面１０２とは、ｚ方向において互いに反対側を向く平滑な面である。
First, as shown in FIG. 1, a
＜穴部形成工程＞
次に、図２および図３に示すように、穴部形成工程を行う。図２は、基板材料１０の要部平面図であり、図３は、図２のＩＩＩ−ＩＩＩ線に沿う要部断面図である。基板材料１０の主面１０１にボッシュ法等の深掘りエッチングを施す。これにより、複数の穴部１３を形成する。複数の穴部１３の配置は特に限定されず、本実施形態においては、図２に示すように、平面視矩形状の領域にマトリクス状に形成されている。また、本実施形態においては、図３に示すように、穴部１３のｚ方向に直角である断面積が、ｚ方向において略均一となるように深掘りエッチング（ボッシュ法等）を行う。
<Hole formation process>
Next, as shown in FIGS. 2 and 3, a hole forming process is performed. 2 is a plan view of a main part of the
＜空洞部形成工程＞
次に、図４に示すように、空洞部形成工程を行う。空洞部形成工程は、複数の穴部１３の底側部分同士を連結する処理と、複数の穴部１３の開口側部分を塞ぐ処理と、を含む。本実施形態においては、還元性雰囲気中の熱処理を用いる。具体的には、たとえば、水素アニール用いて基板材料１０の半導体を部分的に移動させることにより、複数の穴部１３の底側部分同士を連結する処理と、複数の穴部１３の開口側部分を塞ぐ処理と、を一括して行う。この水素アニールは、たとえば、減圧下の水素雰囲気において基板材料１０を１，０００℃〜１，２００℃に加熱し、この状態を所定時間保持することによって行う。これにより、複数の穴部１３の底側部分同士が連結された空洞部１４が形成される。また、複数の穴部１３の開口側部分が連結されることにより、これらの開口部分を塞ぐ主板部１５が形成される。主板部１５は、図中上面が主面１０１の一部を構成し、図中下面が空洞部１４の内面の一部を構成する。また、本実施形態においては、空洞部形成工程が完了した状態で、空洞部１４は、主板部１５によって密閉されている。ただし、たとえば一部の穴部１３が残存することにより、空洞部１４は、密閉されていない構成であってもよい。空洞部形成工程を経て形成される空洞部１４および主板部１５のｚ方向寸法の一例を挙げると、空洞部１４のｚ方向寸法（深さ）が２〜６μｍ程度であり、主板部１５のｚ方向寸法（厚さ）が１〜５μｍ程度である。
<Cavity formation process>
Next, as shown in FIG. 4, a cavity forming step is performed. The cavity forming step includes a process of connecting the bottom side parts of the plurality of
＜半導体積層工程＞
次に、図５に示すように、半導体積層工程を行う。半導体積層工程は、たとえばエピタキシャル成長によって、基板材料１０と同一材料の半導体を主面１０１上に積層する。本実施形態においては、導電性を有するＳｉが主面１０１上に積層される。これにより、基板材料１０のｚ方向寸法が増大される。以降の説明においては、半導体積層工程によって基板材料１０（主板部１５）のｚ方向寸法が増大し、積層されたＳｉの外面によって主面１０１が構成されていると定義する。半導体積層工程を経た主板部１５は、ｚ方向寸法（厚さ）が１５μｍ〜３０μｍ程度に増大する。
<Semiconductor lamination process>
Next, as shown in FIG. 5, a semiconductor lamination process is performed. In the semiconductor lamination process, a semiconductor made of the same material as the
＜区画用貫通孔形成工程＞
次いで、図６に示すように、区画用貫通孔形成工程を行う。区画用貫通孔形成工程においては、主板部１５に主面１０１から空洞部１４に至る区画用貫通孔１５１を形成する。区画用貫通孔１５１の形成は、たとえば深掘りエッチング（ボッシュ法等）を用いて行う。なお、区画用貫通孔１５１のｚ方向視形状は特に限定されず、本実施形態においては、後述の可動電極部１２が保持される形態を意図してｚ方向視矩形状が採用されている。なお、後述の固定電極部１１の構成によっては、区画用貫通孔形成工程において、区画用貫通孔１５１とは別に、固定電極部１１の構成に用いられる複数の区画用貫通孔を形成しておいてもよい。
<Partition through-hole forming step>
Next, as shown in FIG. 6, a partitioning through hole forming step is performed. In the partition through hole forming step, a partition through
＜酸化膜形成工程＞
次いで、図７に示すように酸化膜形成工程を行う。酸化膜形成工程においては、酸化雰囲気において基板材料１０を所定温度に加熱し、所定時間保持する。これにより、基板材料１０を構成するＳｉが酸化され、ＳｉＯ2からなる酸化膜２が形成される。なお、酸化膜２を形成する手法はこれに限定されず、たとえばＣＶＤ等の従来公知の成膜手法を適宜採用してもよい。本実施形態においては、酸化膜２は、主面部２１、区画部２２および空洞部被覆部２３を有する。また、後述の固定電極部１１の構成によっては、前述の固定電極部１１用の区画用貫通孔に区画部２４（図７において図示略）を形成しておいてもよい。主面部２１は、主面１０１を構成するＳｉが酸化することにより形成された部分であり、主面１０１を覆っている。空洞部被覆部２３は、空洞部１４の内面を構成するＳｉが酸化されることにより形成された部分であり、空洞部１４の内面のすべてを覆っている。区画部２２は、区画用貫通孔１５１の内面を構成するＳｉが酸化することによって形成された部分であり、区画用貫通孔１５１を塞いでいる。
<Oxide film formation process>
Next, an oxide film forming step is performed as shown in FIG. In the oxide film forming step, the
＜配線用貫通孔形成工程＞
次いで、図８に示すように、配線用貫通孔形成工程を行う。配線用貫通孔形成工程は、酸化膜２を構成するＳｉＯ2を選択的に除去しうるエッチング等を所定部分に施すことにより行う。これにより、酸化膜２の主面部２１に配線用貫通孔２１１が形成される。配線用貫通孔２１１は、主面部２１のうちｚ方向視において区画部２２（区画用貫通孔１５１）よりも図中ｘ方向右方に位置する部分であって、好ましくは区画部２２に隣接する部分に設けられている。また、本実施形態においては、配線用貫通孔形成工程において、酸化膜２に電極用開口２１２を形成している。電極用開口２１２は、後述の固定電極部１１および可動電極部１２のうちコンデンサを構成する部分を酸化膜２から露出させる開口である。
<Wiring through hole forming process>
Next, as shown in FIG. 8, a wiring through hole forming step is performed. The wiring through-hole forming step is performed by applying etching or the like that can selectively remove SiO 2 constituting the
＜可動電極用配線形成工程＞
次いで、可動電極用配線形成工程を行う。可動電極用配線形成工程は、めっきおよびパターニング等を用いることにより、酸化膜２の主面部２１上に配線３を形成する。配線３を構成する金属は特に限定されず、本実施形態においては、たとえばアルミニウムが用いられる。配線３は、可動電極用配線３２を有している。可動電極用配線３２は、主面部２１の配線用貫通孔２１１を通じて主板部１５に接している部分である。また。本実施形態においては、可動電極用配線形成工程におけるめっきやパターニング等によって、後述の固定電極用配線３１を形成してもよい。この場合、配線３は、固定電極用配線３１および可動電極用配線３２を有するものとなる。固定電極用配線３１は、後述の可動電極部１２に対して絶縁され、後述の固定電極部１１に接続される部分である。そして、本実施形態においては、保護膜４を形成する。保護膜４は、配線３を部分的に覆うことにより、配線３を保護するためのものである。保護膜４は、たとえばシリコンの酸化膜や窒化膜等からなる。また、保護膜４は、酸化膜２の電極用開口２１２を露出させている。
<Moving electrode wiring formation process>
Next, a movable electrode wiring forming step is performed. In the movable electrode wiring formation step, the
＜スリット形成工程＞
次に、図１０〜図１２に示すように、スリット形成工程を行う。図１０は、スリット形成工程によって得られる基板材料１０を模式的に示す要部平面図である。図１１は、図１０のＸＩ−ＸＩ線に沿う要部断面図であり、図１２は、図１０のＸＩＩ−ＸＩＩ線に沿う要部断面図である。スリット形成工程においては、たとえば、深掘りエッチング（ボッシュ法等）を用いて主面１０１から主板部１５を貫通して酸化膜２の空洞部被覆部２３に到達するスリット１９を形成する。スリット１９の形状等は特に限定されず、ＭＥＭＳ検出素子Ａ１が加速度を適切に検出しうる形状等であればよい。本実施形態においては、図１０に模式的に示されたように、基板材料１０が固定電極部１１および可動電極部１２を有するものとなるようにスリット１９を形成する。
<Slit formation process>
Next, as shown in FIGS. 10 to 12, a slit forming step is performed. FIG. 10 is a plan view of an essential part schematically showing the
固定電極部１１は、ＭＥＭＳ検出素子Ａ１が設置される環境において、固定部分であると認識される部分である。可動電極部１２は、加速度の変化に応じて固定電極部１１に対して相対的に移動する部分である。可動電極部１２は、酸化膜２の区画部２２のみを介して固定電極部１１に支持されている。すなわち、スリット形成工程においては、主板部１５のうち区画部２２のｙ方向両側に位置する部分を除去することにより、区画部２２のｙ方向両面がｚ方向全長にわたって露出している。このような構成により、可動電極部１２は、固定電極部１１に対して区画部２２によって絶縁されている。図示された例においては、可動電極部１２は、複数の可動側枝部１２１を有するものとして形成されている。複数の可動側枝部１２１は、ｚ方向視において各々がｘ方向に延びており、ｙ方向に離間配置されている。
The fixed
一方、固定電極部１１は、基板材料１０のうち区画部２２によって可動電極部１２と絶縁された部分である。なお、前述の複数の区画部２４が形成されている場合、固定電極部１１は、複数の固定側枝部１１１を有するものとして形成される。複数の固定側枝部１１１は、複数の区画部２４のみによって支持されている。すなわち、複数の固定側枝部１１１は、複数の区画部２４によって各々が絶縁されている。複数の固定側枝部１１１は、各々がｘ方向に延びており、ｙ方向に離間配置されている。
On the other hand, the fixed
図１０〜図１２は、加速度を検出しうる構成例を製造する一過程を模式的に示している。図示された模式例においては、固定電極部１１が複数の固定側枝部１１１を有しており、可動電極部１２が複数の可動側枝部１２１を有している。また、可動電極用配線３２を形成する可動電極用配線形成工程において、配線３が固定電極用配線３１と可動電極用配線３２とを有するものとして形成されている。固定電極用配線３１は、配線３のうち固定電極部１１に接続されるものである。
10 to 12 schematically show a process of manufacturing a configuration example capable of detecting acceleration. In the illustrated schematic example, the fixed
図示された模式例においては、固定電極用配線３１は、第１系統３１１と第２系統３１２とを有する。第１系統３１１および第２系統３１２は、各々が別系統の導通経路をなしている。後述のＭＥＭＳ検出素子Ａ１において、あるいは外部の制御部によって、固定電極用配線３１に接続される電極が、第１系統３１１および第２系統３１２のいずれか一方に選択的に適宜接続される。また、複数の固定側枝部１１１は、複数の第１系統枝部１１１１と複数の第２系統枝部１１１２とを有する。複数の第１系統枝部１１１１は、固定電極用配線３１の第１系統３１１に接続されている。複数の第２系統枝部１１１２は、固定電極用配線３１の第２系統３１２に接続されている。一方、複数の可動側枝部１２１は、配線３の可動電極用配線３２に接続されている。
In the illustrated schematic example, the fixed
図１０および図１２に示すように、図示された模式例においては、互いに隣り合う１つの第１系統枝部１１１１と１つの第２系統枝部１１１２とが、互いに隣り合う２つの可動側枝部１２１の間に配置されている。また、ある可動側枝部１２１は、第１系統枝部１１１１と第２系統枝部１１１２との間に配置されている。
As shown in FIGS. 10 and 12, in the illustrated schematic example, one
＜酸化膜除去工程＞
次に、図１３および図１４に示すように酸化膜除去工程を行う。酸化膜除去工程では、たとえば酸化膜２を構成するＳｉＯ2を選択的に除去しうるエッチング等によって、酸化膜２の空洞部被覆部２３のうち、少なくとも複数の固定側枝部１１１および複数の可動側枝部１２１の図中下面に接する部分を除去する。図示された例においては、すべての空洞部被覆部２３が除去されている。
<Oxide film removal process>
Next, an oxide film removing step is performed as shown in FIGS. In the oxide film removal step, at least a plurality of fixed
この後は、たとえば、基板材料１０の主面１０１側にたとえば基板材料１０と同じ材料および厚さの蓋材料を設ける工程、基板材料１０および前記蓋材料を研削することにより薄肉化する工程、および基板材料１０および前記蓋材料を複数の個片に分割する切断工程を経ることにより、ＭＥＭＳ検出素子Ａ１が得られる。
Thereafter, for example, a step of providing a lid material having the same material and thickness as the
ＭＥＭＳ検出素子Ａ１は、基板１、酸化膜２、配線３および保護膜４を有する。基板１は、上述した固定電極部１１、可動電極部１２および空洞部１４を有する。固定電極部１１は、上述した複数の固定側枝部１１１を有しており、複数の固定側枝部１１１は、上述した複数の第１系統枝部１１１１および複数の第２系統枝部１１１２を含む。可動電極部１２は、上述した複数の可動側枝部１２１を有する。
The MEMS detection element A1 includes a
本実施形態においては、固定側枝部１１１および固定電極部１１２のｙ方向を向く面が、酸化膜２等の絶縁材料に覆われておらず、半導体であるＳｉからなる。さらに、固定側枝部１１１および固定電極部１１２のｘ方向を向く面およびｚ方向下方を向く面が、酸化膜２等の絶縁材料に覆われておらず、半導体であるＳｉからなる。また、本実施形態においては、空洞部１４の内面のすべてが酸化膜２等の絶縁材料に覆われておらず、半導体であるＳｉからなる。
In the present embodiment, the surfaces facing the y direction of the fixed
複数の第１系統枝部１１１１および複数の第２系統枝部１１１２と複数の可動側枝部１２１との相対的な配置は、図１０〜図１２を参照して説明した通りである。複数の第１系統枝部１１１１は、固定電極用配線３１の第１系統３１１に接続されており、複数の第２系統枝部１１１２は、固定電極用配線３１の第２系統３１２に接続されている。複数の可動側枝部１２１は、可動電極用配線３２に接続されている。複数の第１系統枝部１１１１と複数の可動側枝部１２１との間には、各々が静電容量を有するコンデンサ（第１コンデンサ）が形成された格好となっている。また、複数の第２系統枝部１１１２と複数の可動側枝部１２１との間には、各々が静電容量を有するコンデンサ（第２コンデンサ）が形成された格好となっている。
The relative arrangement of the plurality of
図１０から理解されるように、ＭＥＭＳ検出素子Ａ１の可動電極部１２が固定電極部１１に対してｙ方向図中下方に移動するような加速度が生じると、隣り合う第１系統枝部１１１１と可動側枝部１２１との距離が増大し、隣り合う第２系統枝部１１１２と可動側枝部１２１との距離が縮小する。このため、第１系統枝部１１１１および可動側枝部１２１からなる第１コンデンサの静電容量が小さくなり、第２系統枝部１１１２および可動側枝部１２１からなる第２コンデンサの静電容量が大きくなる。たとえば、第１コンデンサと第２コンデンサの静電容量の差分を、固定電極用配線３１の第１系統３１１および第２系統３１２と可動電極用配線３２とを用いて電気的に検出することにより、ｙ方向の加速度を検出することができる。
As understood from FIG. 10, when acceleration occurs such that the
次に、ＭＥＭＳ検出素子Ａ１の作用について説明する。 Next, the operation of the MEMS detection element A1 will be described.
空洞部１４を形成する手法として、図３に示した穴部形成工程の後に、複数の穴部１３の内側面を酸化膜によって保護し、複数の穴部１３の底部に等方エッチングを施すことにより、複数の穴部１３の底部同士が連結された空洞部１４を得る手法が想定される。しかし、複数の穴部１３に等方エッチングを施すことによって得られた空洞部１４は、比較的凹凸形状となりやすい。また、空洞部１４の形成に伴い、固定電極部１１の固定側枝部１１１や可動電極部１２の可動側枝部１２１の下面が、凹凸形状となりやすい。このため、固定電極部１１の固定側枝部１１１や可動電極部１２の可動側枝部１２１に、空洞部１４の凹凸状部分が意図せず接触することが懸念される。また、固定側枝部１１１や可動側枝部１２１に空洞部１４の凹凸状部分が近接すると、上述した静電容量が不当に変化してしまうおそれがある。さらに、固定電極部１１の固定側枝部１１１や可動電極部１２の可動側枝部１２１の下面が凹凸形状であると、静電容量のバラツキの原因となることが懸念される。本実施形態によれば、等方エッチングを用いることなく水素アニールによって空洞部１４および主板部１５を形成する。これにより、空洞部１４に凹凸状部分が生じることを回避することが可能である。したがって、ＭＥＭＳ検出素子Ａ１の検出精度を高めることができる。
As a method of forming the
本実施形態と異なり、固定側枝部１１１および固定電極部１１２のうち互いに対面する部分が酸化膜２を構成するＳｉＯ2等によって覆われていると、この表面にＯＨ基が結合し易い。このようなＯＨ基が結合した表面を有する固定側枝部１１１と固定電極部１１２とがＭＥＭＳ検出素子Ａ１の作動中に仮に接触すると、大気中の水分を取り込んで固定側枝部１１１に固定電極部１１２が固定されてしまうおそれがある。このようなことでは、ＭＥＭＳ検出素子Ａ１による加速度検出が適切に行えない。本実施形態においては、ＭＥＭＳ検出素子Ａ１の固定側枝部１１１と固定電極部１１２とは、互いに対面する部分が、酸化膜２等の絶縁材料によって覆われていない半導体であるＳｉからなる。このため、表面にＯＨ基が結合することを抑制可能であり、固定側枝部１１１に固定電極部１１２が固定されてしまうことを回避することができる。また、固定側枝部１１１と固定電極部１１２や空洞部１４を覆う絶縁材料を有さないことは、当該部分に意図しない帯電が生じることを防止するのに好ましい。
Unlike the present embodiment, if the portions of the fixed
本実施形態においては、酸化膜除去工程において、図１１および図１２に示す空洞部被覆部２３のすべてが除去される。このため、固定側枝部１１１および可動側枝部１２１の作動に、酸化膜２を構成するＳｉＯ2が影響を及ぼすことを防止することができる。なお、固定側枝部１１１および可動側枝部１２１の作動をより向上させるために、所定領域に撥水処理を施してもよい。
In the present embodiment, in the oxide film removing step, all of the
図５に示す半導体積層工程を行うことにより、固定側枝部１１１と可動側枝部１２１とのｚ方向寸法を増大させることが可能である。これにより、ＭＥＭＳ検出素子Ａ１の検出精度を高めることができる。また、本実施形態と異なり基板材料１０に代えてＳＯＩ（Silicon on Insulator）基板材料を用いてＭＥＭＳ検出素子Ａ１を形成する場合と比較して、製造コストを低減可能であるという利点がある。
By performing the semiconductor lamination process shown in FIG. 5, it is possible to increase the z-direction dimensions of the fixed
図１１および図１２に示すように、スリット形成工程においては、空洞部被覆部２３のｚ方向上面を、スリット１９を形成するためのエッチングストッパに用いている。これにより、スリット１９の深さを均一化することが可能であり、複数の固定側枝部１１１および複数の可動側枝部１２１のｚ方向寸法のバラツキを抑制することが可能である。これは、ＭＥＭＳ検出素子Ａ１の検出精度の向上に好ましい。
As shown in FIGS. 11 and 12, in the slit forming step, the upper surface in the z direction of the
図１５〜図２２は、本発明の他の実施形態を示している。なお、これらの図において、上記実施形態と同一または類似の要素には、上記実施形態と同一の符号を付している。 15 to 22 show another embodiment of the present invention. In these drawings, the same or similar elements as those in the above embodiment are denoted by the same reference numerals as those in the above embodiment.
＜第２実施形態＞
図１５および図１６は、本発明の第２実施形態に係るＭＥＭＳ検出素子の製造方法を示している。図１５は、本実施形態の穴部形成工程を示している。本実施形態の穴部形成工程は、ｚ方向奥側に向かうほどｚ方向と直角である断面積が大となるような深掘りエッチング（ボッシュ法等）によって、複数の穴部１３を形成する。この深掘りエッチングを継続することにより、図１６に示すように、複数の穴部１３の底側部分同士が連結される。これが、空洞部形成工程における、複数の穴部１３の底側部分同士を連結する処理である。そして、図１６に示す基板材料１０に対して、たとえば水素アニールを施すことにより、複数の穴部１３の開口側部分を塞ぐ処理を行い、空洞部１４および主板部１５を形成する。この後は、上述した実施形態と同様の工程を経ることにより、本実施形態のＭＥＭＳ検出素子が得られる。
Second Embodiment
15 and 16 show a method for manufacturing a MEMS detecting element according to the second embodiment of the present invention. FIG. 15 shows the hole forming process of this embodiment. In the hole forming process of the present embodiment, the plurality of
このような実施形態によってもＭＥＭＳ検出素子の検出精度を高めることができる。また、本実施形態から理解されるように、本発明のＭＥＭＳ検出素子の製造方法の各手法は、本発明が意図する構成および効果が実現し得るものであれば、様々な手法を採用することができる。 Such an embodiment can also improve the detection accuracy of the MEMS detection element. Further, as can be understood from the present embodiment, various methods for manufacturing the MEMS detection element according to the present invention may be adopted as long as the configuration and effects intended by the present invention can be realized. Can do.
＜第３実施形態＞
図１７〜図２２は、本発明の第３実施形態に係るＭＥＭＳ検出素子の製造方法を示している。
<Third Embodiment>
17 to 22 show a method for manufacturing a MEMS detection element according to the third embodiment of the present invention.
本実施形態においては、まず、図１７に示すように、基板材料１０に深掘りエッチング等によって複数の穴部１３を形成する。
In the present embodiment, first, as shown in FIG. 17, a plurality of
次いで、図１８に示すように保護膜１３１を形成する。保護膜１３１は、たとえばＳｉＯ2からなる膜である。保護膜１３１の形成は、熱酸化処理やＣＶＤ等を適宜用いればよい。これにより、基板材料１０の主面１０１および複数の穴部１３の内面全体を覆う保護膜１３１を形成する。
Next, a
次いで、図１９に示すように、保護膜１３１の一部を削除する。より具体的には、保護膜１３１のうち複数の穴部１３の底部を覆う部分のみを、たとえばドライエッチング等によって除去する。これにより、複数の穴部１３の底部が保護膜１３１から露出した状態となる。
Next, as shown in FIG. 19, a part of the
次いで、保護膜１３１を残存させ且つ基板材料１０を選択的に除去する等方エッチングを行う。これにより、複数の穴部１３の底部のそれぞれから複数の空間が生じる。そして、これらの空間が互いに繋がることにより、図２０に示す連結空洞部１４０が形成される。連結空洞部１４０は、複数の穴部１３の底部側に繋がっている。
Next, isotropic etching is performed to leave the
次いで、図２１に示すように、保護膜１３１を除去する。そして、水素アニール等の還元性雰囲気中の熱処理を用いて基板材料１０の半導体を部分的に移動させることにより、図２２に示すように、空洞部１４および主板部１５が得られる。この後は、たとえば、図５〜図１２を参照して説明した工程を適宜実行することにより、本実施形態のＭＥＭＳ検出素子が得られる。
Next, as shown in FIG. 21, the
このような実施形態によってもＭＥＭＳ検出素子の検出精度を高めることができる。また、図２０に示す等方エッチングにより、連結空洞部１４０の内面が凹凸形状になった場合であっても、この後に水素アニール等の還元性雰囲気中の熱処理を施すことにより、図２２に示すように、空洞部１４の内面をより平滑に仕上げることができる。
Such an embodiment can also improve the detection accuracy of the MEMS detection element. In addition, even when the inner surface of the
本発明に係るＭＥＭＳ検出素子の製造方法およびＭＥＭＳ検出素子は、上述した実施形態に限定されるものではない。本発明に係るＭＥＭＳ検出素子の製造方法およびＭＥＭＳ検出素子の具体的な構成は、種々に設計変更自在である。 The method for manufacturing a MEMS detection element and the MEMS detection element according to the present invention are not limited to the above-described embodiments. Various changes can be made to the design of the MEMS detection element manufacturing method and the specific configuration of the MEMS detection element according to the present invention.
Ａ１ ：ＭＥＭＳ検出素子
１ ：基板
２ ：酸化膜
３ ：配線
４ ：保護膜
１０ ：基板材料
１１ ：固定電極部
１２ ：可動電極部
１３ ：穴部
１４ ：空洞部
１５ ：主板部
１９ ：スリット
２１ ：主面部
２２ ：区画部
２３ ：空洞部被覆部
２４ ：区画部
３１ ：固定電極用配線
３２ ：可動電極用配線
１０１ ：主面
１０２ ：裏面
１１１ ：固定側枝部
１１２ ：固定電極部
１３１ ：保護膜１３１
１２１ ：可動側枝部
１５１ ：区画用貫通孔
２１１ ：配線用貫通孔
２１２ ：電極用開口
３１１ ：第１系統
３１２ ：第２系統
１１１１ ：第１系統枝部
１１１２ ：第２系統枝部
A1: MEMS detection element 1: Substrate 2: Oxide film 3: Wiring 4: Protection film 10: Substrate material 11: Fixed electrode part 12: Movable electrode part 13: Hole part 14: Cavity part 15: Main plate part 19: Slit 21: Main surface portion 22: Partition portion 23: Cavity portion covering portion 24: Partition portion 31: Fixed electrode wiring 32: Movable electrode wiring 101: Main surface 102: Back surface 111: Fixed side branch portion 112: Fixed electrode portion 131:
121: movable side branch 151: partitioning through hole 211: wiring through hole 212: electrode opening 311: first system 312: second system 1111: first system branch 1112: second system branch
Claims (18)
前記複数の穴部の底側部分同士を連結する処理と、前記複数の穴部の開口側部分を塞ぐ処理と、を含み、前記基板材料内に空洞部を形成する空洞部形成工程と、
前記主面から前記空洞部に到達する区画用貫通孔を形成する区画用貫通孔形成工程と、
前記区画用貫通孔に充填された区画部および前記空洞部の内面を覆う空洞部被覆部を有する酸化膜を形成する酸化膜形成工程と、
前記主面から前記酸化膜の前記空洞部被覆部に到達するスリットを形成するスリット形成工程と、
前記酸化膜のうち少なくとも前記スリットと前記空洞部との間に介在する前記空洞部被覆部を除去する酸化膜除去工程と、
を備えることを特徴とする、ＭＥＭＳ検出素子の製造方法。 A hole forming step for forming a plurality of holes recessed from the main surface in a substrate material including a semiconductor;
A process of connecting the bottom side parts of the plurality of hole parts, and a process of closing the opening side parts of the plurality of hole parts, and forming a cavity part in the substrate material,
A partitioning through hole forming step for forming a partitioning through hole reaching the cavity from the main surface;
An oxide film forming step of forming an oxide film having a partition portion filled in the partition through-hole and a cavity portion covering portion covering an inner surface of the cavity portion;
A slit forming step of forming a slit reaching the cavity covering portion of the oxide film from the main surface;
An oxide film removing step of removing at least the cavity covering portion interposed between the slit and the cavity portion of the oxide film;
A method for manufacturing a MEMS detection element, comprising:
前記空洞部形成工程においては、前記深掘りエッチングを継続することで、隣り合う前記穴部どうしを繋げることにより前記複数の穴部の底側部分同士を連結する処理を行った後に、前記複数の穴部の開口側部分を塞ぐ処理を行う、請求項１ないし４のいずれかに記載のＭＥＭＳ検出素子の製造方法。 In the hole forming step, the plurality of holes are formed by deep etching such that a cross-sectional area perpendicular to the thickness direction increases toward the depth direction in the depth direction,
In the cavity forming step, the deep etching is continued to connect the bottom portions of the plurality of hole portions by connecting the adjacent hole portions, and then the plurality of the plurality of hole portions are connected. The manufacturing method of the MEMS detection element in any one of Claim 1 thru | or 4 which performs the process which plugs up the opening side part of a hole.
前記可動電極部と前記固定電極部とは、互い対面する部分が絶縁材料によって覆われていない前記半導体材料からなることを特徴とする、ＭＥＭＳ検出素子。 A movable electrode portion and a cavity portion that overlap each other in a thickness direction view, a fixed electrode portion that supports the movable electrode portion, and an insulating material that is interposed between at least a part of the movable electrode portion and the fixed electrode portion. A MEMS detection element comprising a substrate made of a semiconductor material having a partition part,
The MEMS detection element according to claim 1, wherein the movable electrode portion and the fixed electrode portion are made of the semiconductor material whose portions facing each other are not covered with an insulating material.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017158525A JP6892353B2 (en) | 2017-08-21 | 2017-08-21 | Manufacturing method of MEMS detection element and MEMS detection element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017158525A JP6892353B2 (en) | 2017-08-21 | 2017-08-21 | Manufacturing method of MEMS detection element and MEMS detection element |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019035709A true JP2019035709A (en) | 2019-03-07 |
| JP6892353B2 JP6892353B2 (en) | 2021-06-23 |
Family
ID=65637405
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017158525A Expired - Fee Related JP6892353B2 (en) | 2017-08-21 | 2017-08-21 | Manufacturing method of MEMS detection element and MEMS detection element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6892353B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020203389A (en) * | 2019-06-14 | 2020-12-24 | ローム株式会社 | Thermal print head and thermal print head manufacturing method |
| JP2022548625A (en) * | 2019-09-18 | 2022-11-21 | 無錫華潤上華科技有限公司 | MEMS microphone and manufacturing method thereof |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002231966A (en) * | 2001-02-05 | 2002-08-16 | Denso Corp | Semiconductor dynamic quantity sensor and method of manufacturing the same |
| US20070141809A1 (en) * | 2004-04-20 | 2007-06-21 | Stmicroelectronics S.R.L. | Process for the singulation of integrated devices in thin semiconductor chips |
| US20080029817A1 (en) * | 2006-07-17 | 2008-02-07 | Stmicroelectronics S.R.L | Process for manufacturing a semiconductor wafer having SOI-insulated wells and semiconductor wafer thereby manufactured |
| JP2010199133A (en) * | 2009-02-23 | 2010-09-09 | Yamaha Corp | Method of manufacturing mems, and mems |
| JP2015205387A (en) * | 2014-04-23 | 2015-11-19 | 株式会社デンソー | Physical quantity sensor and manufacturing method of the same |
| JP2016057306A (en) * | 2015-10-23 | 2016-04-21 | 富士電機株式会社 | Manufacturing method for semiconductor substrate |
-
2017
- 2017-08-21 JP JP2017158525A patent/JP6892353B2/en not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002231966A (en) * | 2001-02-05 | 2002-08-16 | Denso Corp | Semiconductor dynamic quantity sensor and method of manufacturing the same |
| US20070141809A1 (en) * | 2004-04-20 | 2007-06-21 | Stmicroelectronics S.R.L. | Process for the singulation of integrated devices in thin semiconductor chips |
| US20080029817A1 (en) * | 2006-07-17 | 2008-02-07 | Stmicroelectronics S.R.L | Process for manufacturing a semiconductor wafer having SOI-insulated wells and semiconductor wafer thereby manufactured |
| JP2010199133A (en) * | 2009-02-23 | 2010-09-09 | Yamaha Corp | Method of manufacturing mems, and mems |
| JP2015205387A (en) * | 2014-04-23 | 2015-11-19 | 株式会社デンソー | Physical quantity sensor and manufacturing method of the same |
| JP2016057306A (en) * | 2015-10-23 | 2016-04-21 | 富士電機株式会社 | Manufacturing method for semiconductor substrate |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020203389A (en) * | 2019-06-14 | 2020-12-24 | ローム株式会社 | Thermal print head and thermal print head manufacturing method |
| JP2022548625A (en) * | 2019-09-18 | 2022-11-21 | 無錫華潤上華科技有限公司 | MEMS microphone and manufacturing method thereof |
| US12022270B2 (en) | 2019-09-18 | 2024-06-25 | Csmc Technologies Fab2 Co., Ltd. | MEMS microphone and preparation method therefor |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6892353B2 (en) | 2021-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5115618B2 (en) | Semiconductor device | |
| JP5090603B2 (en) | Micromechanical structural element and corresponding manufacturing method | |
| CN103508410B (en) | Method for manufacturing the component with electric plating through hole | |
| JP2015527211A5 (en) | ||
| TW201526237A (en) | Semiconductor device and method of manufacturing semiconductor device | |
| US10054609B2 (en) | Semiconductor device and method for manufacturing same | |
| TW202031586A (en) | Sensor device and method for producing a sensor device | |
| US8878314B2 (en) | MEMS package or sensor package with intra-cap electrical via and method thereof | |
| JPH11195704A5 (en) | ||
| JP2019035709A (en) | Manufacturing method of mems detection element, and mems detection element | |
| US8991262B2 (en) | Capacitive pressure sensor, manufacturing method thereof, and pressure sensor package | |
| US9550669B2 (en) | Vertical pressure sensitive structure | |
| JP2009270961A (en) | Mems sensor and its method for manufacturign | |
| JP6070435B2 (en) | Fabry-Perot filter, Fabry-Perot interferometer including the same, and manufacturing method of Fabry-Perot filter | |
| TW201423073A (en) | Capacitive pressure sensor and method | |
| JP6897703B2 (en) | Manufacturing method of semiconductor devices | |
| JP6306684B2 (en) | Manufacturing method of composite structure | |
| JP5617801B2 (en) | Semiconductor device and manufacturing method thereof | |
| US7495301B2 (en) | Thin film accelerometer | |
| US12503361B2 (en) | MEMS sensor and method of manufacturing MEMS sensor | |
| JP4783914B2 (en) | Semiconductor dynamic quantity sensor and manufacturing method of semiconductor dynamic quantity sensor | |
| TW201540649A (en) | Layer structure for a micromechanical component | |
| WO2019208578A1 (en) | Method for manufacturing semiconductor device | |
| CN107924954A (en) | Trench capacitor and the method for manufacture groove capacitor | |
| JP3991419B2 (en) | Manufacturing method of micro device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200710 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210428 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210525 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210527 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6892353 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |