JP2019033297A - サイドバイサイド半導体パッケージ - Google Patents

Abstract

【課題】サイドバイサイド半導体パッケージ及びその形成方法を提供する。【解決手段】サイドバイサイドダイ構成のための半導体パッケージは、空洞を有する基板と、空洞内に位置付けられており、第１のダイおよび第２のダイのアクティブ面に向き合っているアクティブ面を有し、第１のダイおよび第２のダイに部分的に水平方向に重なり合って、第１のダイと第２のダイとの間の相互接続を可能にする、ブリッジインターポーザと、第１のダイおよび第２のダイの裏面に取り付けられており、第１のダイおよび第２のダイのためのヒートパスおよび蓄熱を提供する、熱素子とを含むことができる。【選択図】図４

Description

本開示は、一般に、半導体パッケージに関し、より詳細には、限定はしないが、スプリットダイ半導体パッケージに関する。

半導体パッケージは、対象とする用途に基づいて、多くの種類で流通している。スプリットダイ半導体パッケージは、衝撃に対する保護をもたらし、外部回路からパッケージへの接続に使用される接点ピンまたはリードを保持する、２つの半導体ダイを収容するケーシングである。スプリットダイアーキテクチャは、ラインアンドスペースが非常に精細な（Ｌ／Ｓが一般的に１／１、２／２）ダイツーダイ（Ｄ２Ｄ）相互接続を必要とする。これらの精細なラインアンドスペースパラメータは、達成するのに費用がかかり、精細なＬ／Ｓ配線と整合するためのダイの正確な配置に対する要件に問題が生じる。従来のスプリットダイ半導体パッケージは、ブリッジのように機能するシリコンインターポーザ、または、精細なラインアンドスペースパラメータを有する複数の再配線層（ＲＤＬ）を有する埋込みウェハレベルパッケージ（ｅＷＬＰ）のいずれかを必要とする。しかしながら、従来のインターポーザは、パッケージの高さを増大させ、これは望ましいことではなく、埋め込まれた複数のＲＤＬは複雑であり、製造するのに費用がかかることに加えて、大量製造には適していない。

したがって、本明細書で提供する改善された方法および装置を含む、従来の方法を改善する方法に対する長年にわたる産業界のニーズが存在する。

本教示を特徴付ける発明性がある特徴は、さらなる特徴および利点とともに、詳細な説明および添付の図からより十分に理解される。図面の各々は例示および説明のみのために与えられ、本教示を限定しない。

以下は、本明細書で開示する装置および方法に関連する１つまたは複数の態様および／または例に関する簡略化された概要を提示する。したがって、以下の概要は、すべての企図される態様および／または例に関する広範囲にわたる概説と見なされるべきではなく、また、以下の概要は、すべての企図される態様および／もしくは例に関する主要もしくは重要な要素を識別するか、または任意の特定の態様および／もしくは例に関連付けられた範囲を定めると見なされるべきでもない。したがって、以下の概要は、以下に提示される詳細な説明に先立って、本明細書で開示する装置および方法に関する１つまたは複数の態様および／または例に関する特定の概念を簡略化された形で提示することが唯一の目的である。

本開示のいくつかの例は、サイドバイサイド半導体パッケージのためのシステム、装置、および方法であって、アクティブ面および裏面を有する第１のダイと、アクティブ面および裏面を有する第２のダイであり、第２のダイは第１のダイに水平方向に隣接して第１のダイから離間されている、第２のダイと、アクティブ面および裏面を有するブリッジインターポーザであり、ブリッジインターポーザのアクティブ面は第１のダイおよび第２のダイのアクティブ面に向き合っており、第１のダイおよび第２のダイに水平方向に部分的に重なり合っており、ブリッジインターポーザは、第１のダイと第２のダイとの間の相互接続を可能にする、ブリッジインターポーザと、内部に空洞を有し、ブリッジインターポーザの裏面に取り付けられている第１の基板であり、そうすることによって、ブリッジインターポーザが第１の基板の空洞内に位置付けられる、第１の基板と、第１のダイの裏面および第２のダイの裏面に取り付けられている熱素子であり、熱素子は第１のダイおよび第２のダイのためのヒートパスおよび蓄熱を提供する、熱素子とを含む、サイドバイサイド半導体パッケージのためのシステム、装置、および方法を対象とする。

本明細書で開示する装置および方法に関連する他の特徴および利点は、添付の図面および詳細な説明に基づいて、当業者には明らかになるであろう。

以下の詳細な説明を参照しながら、本開示を限定するためではなく単に例示するために提示される添付の図面とともに検討すれば、本開示の態様およびその付随する利点の多くがよりよく理解されるようになるので、それらに関するより完全な諒解が容易に得られるであろう。

本開示のいくつかの例による例示的なプロセッサを示す図である。 本開示のいくつかの例による例示的なユーザ機器（ＵＥ）を示す図である。 本開示のいくつかの例による例示的なパッケージオンパッケージ（ＰｏＰ）半導体パッケージを示す図である。 本開示のいくつかの例による例示的な独立型半導体パッケージを示す図である。 本開示のいくつかの例によるＰｏＰ半導体パッケージを製造するための例示的な部分プロセスフローを示す図である。 本開示のいくつかの例によるＰｏＰ半導体パッケージを製造するための例示的な部分プロセスフローを示す図である。 本開示のいくつかの例によるＰｏＰ半導体パッケージを製造するための例示的な部分プロセスフローを示す図である。 本開示のいくつかの例によるＰｏＰ半導体パッケージを製造するための例示的な部分プロセスフローを示す図である。 本開示のいくつかの例によるＰｏＰ半導体パッケージを製造するための例示的な部分プロセスフローを示す図である。 本開示のいくつかの例によるＰｏＰ半導体パッケージを製造するための例示的な部分プロセスフローを示す図である。 本開示のいくつかの例によるＰｏＰ半導体パッケージを製造するための例示的な部分プロセスフローを示す図である。 本開示のいくつかの例によるＰｏＰ半導体パッケージを製造するための例示的な部分プロセスフローを示す図である。 本開示のいくつかの例によるＰｏＰ半導体パッケージを製造するための例示的な部分プロセスフローを示す図である。 本開示のいくつかの例によるＰｏＰ半導体パッケージを製造するための例示的な部分プロセスフローを示す図である。 本開示のいくつかの例によるＰｏＰ半導体パッケージを製造するための例示的な部分プロセスフローを示す図である。 本開示のいくつかの例による独立型半導体パッケージを製造するための例示的な部分プロセスフローを示す図である。 本開示のいくつかの例による独立型半導体パッケージを製造するための例示的な部分プロセスフローを示す図である。 本開示のいくつかの例による独立型半導体パッケージを製造するための例示的な部分プロセスフローを示す図である。 本開示のいくつかの例による独立型半導体パッケージを製造するための例示的な部分プロセスフローを示す図である。 本開示のいくつかの例による半導体基板を製造するための例示的な部分プロセスフローを示す図である。 本開示のいくつかの例による半導体基板を製造するための例示的な部分プロセスフローを示す図である。 本開示のいくつかの例による半導体基板を製造するための例示的な部分プロセスフローを示す図である。 本開示のいくつかの例による半導体基板を製造するための例示的な部分プロセスフローを示す図である。 本開示のいくつかの例による半導体基板を製造するための例示的な部分プロセスフローを示す図である。 本開示のいくつかの例による半導体基板を製造するための例示的な部分プロセスフローを示す図である。 本開示のいくつかの例による半導体基板を製造するための例示的な部分プロセスフローを示す図である。 本開示のいくつかの例による半導体基板を製造するための例示的な部分プロセスフローを示す図である。 本開示のいくつかの例による半導体基板を製造するための例示的な部分プロセスフローを示す図である。 本開示のいくつかの例による半導体基板を製造するための例示的な部分プロセスフローを示す図である。 本開示のいくつかの例による半導体基板を製造するための例示的な部分プロセスフローを示す図である。 本開示のいくつかの例による半導体基板を製造するための例示的な部分プロセスフローを示す図である。

慣例に従って、図面に示される特徴は、一定の縮尺で描かれていない場合がある。したがって、示された特徴の寸法は、図を明快にするために、任意に拡大または縮小されている場合がある。慣例に従って、図面のうちのいくつかは、明快にするために簡略化されている。したがって、図面は、特定の装置または方法のすべての構成要素を示すとは限らない。さらに、同様の参照番号は、本明細書および図を通して同様の特徴を示す。

スプリットダイ半導体パッケージの相互接続のための方法、装置、およびシステムが提供される。いくつかの例では、スプリットダイ半導体パッケージは、２／２またはそれ以上の精細なＬ／Ｓを有し、基板空洞内に位置付けられているブリッジインターポーザと、パッケージ内でダイの裏面に取り付けられている熱素子とを含む。ＰｏＰパッケージのいくつかの例では、スプリットダイは、第２の基板の基板空洞内にも位置付けられている。ブリッジインターポーザをパッケージ基板の空洞内に配置することによって、および、該当する場合、ダイを別のパッケージ基板空洞内に配置することによって、パッケージの全体的な高さ寸法が低減される。第２の基板内に埋め込まれている熱素子が加わることによって、高さを増大させることなく、放熱機能がもたらされる。加えて、自己整合はんだリフロープロセスを使用して基板にダイが取り付けられる前に精細なＬ／Ｓのブリッジインターポーザをスプリットダイに接続することによって、ダイが基板に取り付けられた後にＬ／Ｓが精細なダイをブリッジインターポーザに接続することに関連する配置問題が回避される。

本開示に関する具体例を示すために、以下の説明および関連する図面において様々な態様が開示される。代替的な例は、本開示を読んだときに当業者に明らかになり、本開示の範囲または趣旨を逸脱することなく構築され、実践されてもよい。加えて、本明細書で開示される態様および例の関連する詳細を不明瞭にしないように、よく知られている要素は詳細には説明されず、または省略される場合がある。

「例示的」という語は、本明細書では「例、事例、または例示としての役割を果たすこと」を意味するために使用される。「例示的」として本明細書に記載されるいずれの詳細事項も、必ずしも他の例よりも好ましいか、または有利であると解釈されるべきでない。同様に、「例」という用語は、すべての例が説明する特徴、利点または動作モードを含むことを必要としない。本明細書において「一例では」、「例」、「１つの特徴では」、および／または「特徴」という用語を使用する場合、必ずしも同じ特徴および／または例を指すとは限らない。さらに、特定の特徴および／または構造は、１つもしくは複数の他の特徴および／または構造と組み合わせることができる。その上、本明細書で説明する装置の少なくとも一部分は、本明細書で説明する方法の少なくとも一部分を実行するように構成することができる。

本明細書で使用される用語は、特定の例を説明することのみを目的とし、本開示の例を限定することは意図されない。本明細書で使用される単数形「ａ」、「ａｎ」、および「ｔｈｅ」は、文脈が別段に明確に示さない限り複数形を含むことを意図する。本明細書で使用するとき、「備える（ｃｏｍｐｒｉｓｅｓ）」、「備えている（ｃｏｍｐｒｉｓｉｎｇ）」、「含む（ｉｎｃｌｕｄｅｓ）」、および／または「含んでいる（ｉｎｃｌｕｄｉｎｇ）」という用語は、述べられた特徴、整数、ステップ、動作、要素、および／または構成要素の存在を明示するが、１つまたは複数の他の特徴、整数、ステップ、動作、要素、構成要素、および／またはそれらのグループの存在または追加を排除するものではないことがさらに理解されよう。

「接続される」、「結合される」という用語、またはそれらのいかなる変形形態も、要素間の直接的または間接的な任意の接続または結合を意味し、仲介要素を介して互いに「接続」または「結合」される２つの要素間の仲介要素の存在を含むことができることに留意されたい。要素間の結合および／または接続は、物理的、論理的、またはそれらの組合せであってもよい。本明細書で使用する要素は、たとえば、１つまたは複数のワイヤ、ケーブル、および／またはプリントされた電気接続部を使用することによって、ならびに電磁エネルギーを使用することによって互いに「接続」または「結合」できる。電磁エネルギーは、無線周波数領域、マイクロ波領域、および／または光学的（可視と不可視の両方の）領域の波長を有することができる。これらは、いくつかの非限定的かつ非網羅的な例である。

「信号」という用語は、データ信号、オーディオ信号、ビデオ信号、マルチメディア信号、アナログ信号、および／またはデジタル信号などの任意の信号を含むことができることを理解されたい。多種多様な技術および技法のうちのいずれかを使用して情報および信号を表すことができる。たとえば、本明細書で説明するデータ、命令、処理ステップ、コマンド、情報、信号、ビット、および／もしくはシンボルは、電圧、電流、電磁波、磁場および／もしくは磁性粒子、光場および／もしくは光学粒子、またはそれらの任意の組合せによって表すことができる。

本明細書における「第１の」、「第２の」などの呼称を使用する要素へのあらゆる参照は、これらの要素の数量および／または順序を限定するものではない。むしろ、これらの呼称は、２つ以上の要素、および／または要素の実例を区別する都合のよい方法として使用されている。したがって、第１および第２の要素への参照は、２つの要素のみを使用することができること、または第１の要素が第２の要素に必ず先行しなければならないことを意味しない。また、別段に記載されていない限り、一組の要素は、１つまたは複数の要素を備えることができる。加えて、明細書または特許請求の範囲で使用される「Ａ、Ｂ、またはＣのうちの少なくとも１つ」という形態の用語は、「ＡもしくはＢもしくはＣまたはこれらの要素の任意の組合せ」と解釈できる。

さらに、多くの例について、たとえば、コンピューティングデバイスの要素によって実行されるべきアクションのシーケンスの観点から説明する。本明細書において説明される様々なアクションは、特定の回路（たとえば、特定用途向け集積回路（ＡＳＩＣ））によって実行することも、あるいは１つまたは複数のプロセッサによって実行されるプログラム命令によって実行することも、あるいはその両方の組合せによって実行することも可能であることが認識されよう。加えて、本明細書で説明するこれらの一連のアクションは、実行されると、関連するプロセッサに本明細書で説明する機能を実行させる、対応するコンピュータ命令のセットを記憶した任意の形態のコンピュータ可読記憶媒体において完全に具現化されるものと見なすことができる。したがって、本開示の様々な態様は、すべてが特許請求される主題の範囲内のものであると考えられるいくつかの異なる形態において具現化されてもよい。加えて、本明細書で説明する例ごとに、任意のそのような例の対応する形態は、本明細書では、たとえば、説明するアクションを実行する「ように構成された論理」として記載される場合がある。

本明細書では、特定の特徴について説明するために特定の用語が使用される。「モバイルデバイス」という用語は、限定はしないが、モバイルフォン、モバイル通信デバイス、ページャ、携帯情報端末、個人情報マネージャ、モバイルハンドヘルドコンピュータ、ラップトップコンピュータ、ワイヤレスデバイス、ワイヤレスモデム、および／または通常個人によって持ち運ばれ、かつ／もしくは通信機能（たとえば、ワイヤレス、セルラー、赤外線、短距離無線など）を有する他のタイプの携帯型電子デバイスについて説明することができる。さらに、「ユーザ機器」（ＵＥ）、「モバイル端末」、「モバイルデバイス」、および「ワイヤレスデバイス」という用語は、互換性のある場合がある。

図１は、改善されたデータ伸長の特徴を組み込むように構成された、ＡＳＩＣ２０８（下記参照）などの例示的なプロセッサ１０の機能ブロック図を示す。プロセッサ１０は、制御論理１４に従って、命令実行パイプライン１２において命令を実行する。制御論理１４は、プログラムカウンタ（ＰＣ）１５を維持し、また、１つまたは複数のステータスレジスタ１６中のビットをセットおよびクリアして、たとえば、現在の命令セット動作モード、算術演算の結果に関する情報、および論理比較（０、繰上り、等しい、等しくない）などを示す。いくつかの例では、パイプライン１２は、複数の並列パイプラインを含むスーパースカラ設計であってもよい。パイプライン１２はまた、実行ユニットと呼ばれることもある。汎用レジスタ（ＧＰＲ）ファイル２０は、パイプライン１２によってアクセス可能な、メモリ階層の最上部を構成する汎用レジスタ２４のリストを構成する。

プロセッサ１０は、異なる命令セット動作モードにおける少なくとも２つの命令セットからの命令を実行するが、さらに、デバッグ回路１８も備える。デバッグ回路１８は、各命令の実行時に、少なくとも所定のターゲット命令セット動作モードを現在の命令セット動作モードと比較し、この２つの間の一致を示す指示を提供するように動作する。デバッグ回路１８については、以下においてより詳細に説明する。

パイプライン１２は、命令側変換索引バッファ（ＩＴＬＢ）２８によって管理されるメモリアドレス変換および許可を用いて、命令キャッシュ（Ｉキャッシュ）２６から命令をフェッチする。主変換索引バッファ（ＴＬＢ：Ｔｒａｎｓｌａｔｉｏｎ Ｌｏｏｋａｓｉｄｅ Ｂｕｆｆｅｒ）３２によって管理されるメモリアドレス変換および許可を用いて、データキャッシュ（Ｄキャッシュ）３０からデータがアクセスされる。様々な例において、ＩＴＬＢ２８は、ＴＬＢ３２の一部のコピーを含んでよい。別法として、ＩＴＬＢ２８とＴＬＢ３２とは一体化されてもよい。同様に、プロセッサ１０の様々な例で、Ｉキャッシュ２６とＤキャッシュ３０とは、一体化または統合されてもよい。さらに、Ｉキャッシュ２６およびＤキャッシュ３０がＬ１キャッシュとされてもよい。Ｉキャッシュ２６および／またはＤキャッシュ３０中でのミスは、メモリインターフェース３４による、メイン（オフチップ）メモリ３８、４０へのアクセスを引き起こす。メモリインターフェース３４は、１つまたは複数のメモリデバイス３８、４０への共有バスを実現するバス配線４２へのマスタ入力であってもよく、メモリデバイス３８、４０は、本開示のいくつかの例による改善されたデータ伸長を組み込むことができる。追加のマスタデバイス（図示せず）を、追加的にバス配線４２に接続してもよい。

プロセッサ１０は、入出力（Ｉ／Ｏ）インターフェース４４を備えてよい。Ｉ／Ｏインターフェース４４は、周辺バス上のマスタデバイスであってもよく、Ｉ／Ｏインターフェース４４は、周辺バスを越えてバス４６を介して様々な周辺デバイス４８、５０にアクセスしてもよい。プロセッサ１０の多くの変形が可能であることが当業者には認識されよう。たとえば、プロセッサ１０は、Ｉキャッシュ２６とＤキャッシュ３０のいずれかまたは両方に関して第２のレベルの（Ｌ２）キャッシュを含んでもよい。加えて、プロセッサ１０中に描かれた機能ブロックの１つまたは複数が、特定の例から省略されてもよい。ＪＴＡＧコントローラ、命令プリデコーダ、分岐先アドレスキャッシュなど、プロセッサ１０中に存在する場合がある他の機能ブロックは、本開示の説明と密接な関係はなく、明確にするためにこれらについては省略する。

図２を参照すると、システム１００は、セルラー電話機などのＵＥ２００（ここではワイヤレスデバイス）を含む。ＵＥ２００は、プラットフォーム２０２を有し、プラットフォーム２０２は、無線アクセスネットワーク（ＲＡＮ）から送信され、最終的には、コアネットワーク、インターネット、および／または他のリモートサーバおよびネットワークから得られる場合があるソフトウェアアプリケーション、データ、および／またはコマンドを受信し実行することができる。プラットフォーム２０２はトランシーバ２０６を備えてよく、トランシーバ２０６は、特定用途向け集積回路（「ＡＳＩＣ」２０８）、または、他のプロセッサ、マイクロプロセッサ、論理回路、もしくは他のデータ処理デバイスに、動作可能に結合される。ＡＳＩＣ２０８または他のプロセッサは、ワイヤレスデバイスのメモリ２１２中の任意の常駐プログラムとインターフェースするアプリケーションプログラミングインターフェース（「ＡＰＩ」）２１０レイヤを実行する。メモリ２１２は、読取り専用メモリもしくはランダムアクセスメモリ（ＲＡＭおよびＲＯＭ）、ＥＥＰＲＯＭ、フラッシュカード、または、コンピュータプラットフォームにとって一般的な任意のメモリによって構成することができる。プラットフォーム２０２はまた、メモリ２１２中で積極的には使用されないアプリケーションを保持することのできるローカルデータベース２１４を含むことができる。ローカルデータベース２１４は、通常はフラッシュメモリセルだが、磁気媒体、ＥＥＰＲＯＭ、光学媒体、テープ、ソフトまたはハードディスクなど、当技術分野で知られている任意の２次記憶デバイスとすることができる。内部プラットフォーム２０２の構成要素はまた、当技術分野で知られているように、構成要素の中でもとりわけ、アンテナ２２２、ディスプレイ２２４、プッシュツートークボタン２２８、およびキーパッド２２６など、外部デバイスに動作可能に結合されてもよい。

したがって、本開示の一例は、本明細書において説明する機能を実施する能力を含むＵＥを含むことができる。当業者によって理解されるように、様々な論理要素は、本明細書において開示する機能を達成するために、個別の要素、プロセッサ上で実行されるソフトウェアモジュール、またはソフトウェアとハードウェアとの任意の組合せにおいて具現化することができる。たとえば、ＡＳＩＣ２０８、メモリ２１２、ＡＰＩ２１０、およびローカルデータベース２１４をすべて協調的に用いて、本明細書で開示する様々な機能をロード、記憶および実行することができ、したがって、これらの機能を実行する論理を様々な要素に分散させてもよい。代替的に、機能は１つの個別の構成要素に組み込むことができる。したがって、図２のＵＥ２００の特徴は、単に例示にすぎないものと見なされ、本開示は、示された特徴または構成に限定されない。

ＵＥ２００とＲＡＮとの間のワイヤレス通信は、符号分割多元接続（ＣＤＭＡ）、Ｗ−ＣＤＭＡ、時分割多元接続（ＴＤＭＡ）、周波数分割多元接続（ＦＤＭＡ）、直交周波数分割多重（ＯＦＤＭ）、グローバルシステムフォーモバイルコミュニケーションズ（ＧＳＭ（登録商標））、３ＧＰＰロングタームエボリューション（ＬＴＥ）、または、ワイヤレス通信ネットワークもしくはデータ通信ネットワーク中で使用できる他のプロトコルなど、種々の技術に基づくことができる。したがって、本明細書において提供する例示は、本開示の例を限定することを意図するものではなく、本開示の例の態様の説明を助けるためのものにすぎない。

図３は、本開示のいくつかの例による例示的なパッケージオンパッケージ（ＰｏＰ）半導体パッケージを示す。図３に示すように、半導体パッケージ３００は、アクティブ面３１１および裏面３１２を有する第１のダイ３１０と、アクティブ面３２１および裏面３２２を有する第２のダイ３２０と、アクティブ面３３１および裏面３３２を有するブリッジインターポーザ３３０と、空洞３４１を有する第１の基板３４０と、空洞３５１を有する第２の基板３５０と、熱素子または層３６０とを含むことができる。第２のダイ３２０は、第１のダイ３１０に水平方向に隣接し、第１のダイ３１０から離間され得る。熱素子３６０は、第１のダイの裏面３１２および第２のダイの裏面３２２に熱的に結合することができる。熱素子３６０は、熱界面材料層３６１を通じて第１のダイ３１０に熱的に結合することができる。熱素子３６０、第１のダイ３１０、および第２のダイ３２０は、第２の基板の空洞３５１内に位置付けることができる。代替的に、熱素子３６０は、第２の基板の空洞３５１の底面において第２の基板３５０内に埋め込まれてもよく、第１のダイ３１０および第２のダイ３２０は、第２の基板の空洞３５１内にあってもよい。熱素子３６０は、半導体パッケージ３００、特に、第１のダイ３１０および第２のダイ３２０のためのヒートパス、放熱、および蓄熱を提供する。

ブリッジインターポーザ３３０は、ブリッジインターポーザのアクティブ面３３１が第１のダイのアクティブ面３１１および第２のダイのアクティブ面３２１に向き合っており、ブリッジインターポーザの裏面３３２が第１の基板３４０に向き合っている状態で、第１の基板の空洞３４１内に位置付けることができる。ブリッジインターポーザ３３０は、部分的に、水平方向において第１のダイ３１０および第２のダイ３２０の縁部に重なり合っており、第１のダイ３１０および第２のダイ３２０のわずかに下に離間されている。ブリッジインターポーザは、第１のダイ３１０と第２のダイ３２０との間で信号をルーティングするための経路、配線、または相互接続を、表面またはその中に含むことができる。これらの相互接続は、１／１または２／２のような非常に精細なＬ／Ｓパラメータを有することができる。半導体パッケージ３００は、第１のダイ３１０、第２のダイ３２０、およびブリッジインターポーザ３３０を封入し、第１の基板の空洞３４１、第２の基板の空洞３５１、および、第１の基板３４０と第２の基板３５０との間の空間における空き空間を充填する成形材料を含んでもよく、または、含まなくてもよい。ブリッジインターポーザのアクティブ面３３１、第１のダイのアクティブ面３１１、および第２のダイのアクティブ面３２１は、ダイまたはインターポーザと外部要素との間の外部接続を可能にするバンプを含んでもよい。

図４は、本開示のいくつかの例による例示的な独立型半導体パッケージを示す。図４に示すように、半導体パッケージ４００は、アクティブ面４１１および裏面４１２を有する第１のダイ４１０と、アクティブ面４２１および裏面４２２を有する第２のダイ４２０と、アクティブ面４３１および裏面４３２を有するブリッジインターポーザ４３０と、空洞４４１を有する基板４４０と、基板４４０を通じて水平方向に延伸する埋込みガラスファイバ４４２と、熱素子または層４６０とを含むことができる。第２のダイ４２０は、第１のダイ４１０に水平方向に隣接し、第１のダイ４１０から離間され得る。熱素子４６０は、第１のダイの裏面４１２および第２のダイの裏面４２２に熱的に結合することができる。熱素子４６０は、熱界面材料層４６１を通じて第１のダイ４１０に熱的に結合することができる。熱素子４６０は、半導体パッケージ４００、特に、第１のダイ４１０および第２のダイ４２０のためのヒートパス、放熱、および蓄熱を提供する。

ブリッジインターポーザ４３０は、ブリッジインターポーザのアクティブ面４３１が第１のダイのアクティブ面４１１および第２のダイのアクティブ面４２１に向き合っており、ブリッジインターポーザの裏面４３２が基板４４０に向き合っている状態で、第１の基板の空洞４４１内に位置付けることができる。ブリッジインターポーザ４３０は、部分的に、水平方向において第１のダイ４１０および第２のダイ４２０の縁部に重なり合っており、第１のダイ４１０および第２のダイ４２０のわずかに下に離間されている。ブリッジインターポーザは、第１のダイ４１０と第２のダイ４２０との間で信号をルーティングするための経路、配線、または相互接続を、表面またはその中に含むことができる。これらの相互接続は、１／１または２／２のような非常に精細なＬ／Ｓパラメータを有することができる。半導体パッケージ４００は、第１のダイ４１０、第２のダイ４２０、およびブリッジインターポーザ４３０を封入し、基板の空洞４４１および基板４４０と熱素子４６０との間の空間における空き空間を充填する成形材料４６２を含んでもよく、または、含まなくてもよい。ブリッジインターポーザのアクティブ面４３１、第１のダイのアクティブ面４１１、および第２のダイのアクティブ面４２１は、ダイまたはインターポーザと外部要素との間の外部接続を可能にするバンプを含んでもよい。

図５Ａ〜図５Ｋは、本開示のいくつかの例によるＰｏＰ半導体パッケージを製造するための例示的な部分プロセスフローを示す。部分プロセスフローは、図５Ａに示すように、キャリア５００、アクティブ面５１１および裏面５１２を有する第１のダイ５１０、ならびにアクティブ面５２１および裏面５２２を有する第２のダイ５２０で始まる。第１のダイのアクティブ面５１１は、第１のダイ５１３の外部の経路およびデバイスに接続するための外部接続点または導電性バンプ５１３を含むことができる。第２のダイのアクティブ面５２１は、第２のダイ５２３の外部の経路およびデバイスに接続するための外部接続点または導電性バンプ５２３を含むことができる。図５Ｂに示すように、プロセスは、裏面５１２および５２２がキャリア５００の表面に取り付けられている状態で、第１のダイ５１０および第２のダイ５２０をキャリア５００上に配置することによって継続する。図５Ｃに示すように、プロセスは、アクティブ面５３１と、裏面５３２と、第１のダイ５１３の外部の経路およびデバイスに接続するための、アクティブ面５３１上の外部接続点または導電性バンプ５３３とを有するブリッジインターポーザ５３０を加えることによって継続する。ブリッジインターポーザ５３０は、１／１マイクロメートルおよび２／２マイクロメートルのような非常に精細なＬ／Ｓ特性を有する内部または表面配線または経路（図示せず）を含むことができる。図５Ｄに示すように、バンプ５３３をバンプ５１３およびバンプ５２３に取り付けることによって、ブリッジインターポーザ５３０が第１のダイ５１０および第２のダイ５２０に取り付けられる。これは、そのような精細Ｌ／Ｓ構成要素を取り上げ配置することと通常関連付けられる配置精度問題を回避するために、精細なバンプ５３３をバンプ５１３および５２３と自己整合させる、はんだリフロープロセスによって達成することができる。アクティブ面５３１は、アクティブ面５１１および５２１に向き合い、これらと部分的に重なり合う。

図５Ｅに示すように、プロセスは、ブリッジインターポーザの接着層５３４を、ブリッジインターポーザ５３０の裏面５３２に取り付けることによって継続する。接着層５３４は、ブリッジインターポーザ５３０が、基板のような別の構成要素に固定して取り付けられることを可能にする、種々の材料のものであってもよい。図５Ｆに示すように、プロセスは、水平方向において中心に位置する空洞５４１を有する第１の基板５４０と、基板５４０を通じて水平方向に延伸するガラスファイバ５４２と、第１の基板５４０の外部の経路およびデバイスに接続するための複数の外部接続点または導電性バンプ５４３とを加えることによって継続する。図５Ｇに示すように、バンプ５４３をバンプ５１３およびバンプ５２３に取り付けることによってブリッジインターポーザ５３０が空洞５４１内で第１のダイ５１０および第２のダイ５２０に対して位置付けられるように、第１の基板５４０が接着層５３４を通じてブリッジインターポーザ５３０に取り付けられる。これは、そのような精細Ｌ／Ｓ構成要素を取り上げ配置することと通常関連付けられる配置精度問題を回避するために、精細なバンプ５４３をバンプ５１３および５２３と自己整合させる、はんだリフロープロセスによって達成することができる。図５Ｈに示すように、プロセスは、キャリア５００を除去し、残りのパッケージの向きを変えることによって継続する。ただし、向きを変えることは任意選択である。

図５Ｉに示すように、プロセスは、熱界面材料５６１をダイの裏面５１２および５２２に施与することによって継続する。熱界面材料５６１は、接着剤として、また、熱を第１のダイ５１０および第２のダイ５２０から外方に伝達するための熱導体として機能する。図５Ｊに示すように、プロセスは、空洞５５１を有する第２の基板５５０と、第２の基板５５０内にまたは空洞５５１の底面においてもしくはその付近に埋め込まれている熱素子または層５６０とを加えることによって継続する。熱素子５６０は、パッケージのためのヒートパス、蓄熱、および放熱機構を提供し、この目的に適した材料から構成することができる。図５Ｋに示すように、部分プロセスは、第２の基板５５０を第１の基板５４０に取り付けることによって終わる。熱素子５６０は、ダイ５１０および５２０が空洞５５１内で中心に位置するように、裏面５１２および５２２上で熱界面材料５６１に取り付けられる。第１の基板５４０は、第１の基板５４０および第２の基板５５０の外縁上のはんだボールを通じて第２の基板５５０に接続され、それによって、これらの基板の離間ならびに関連するバイア、接続点、およびはんだボールを通じた電気経路がもたらされる。加えて、所望される場合は、封入または充填材料によって空き空間を充填することができる（図示せず）。この二重空洞構造によって、ＰｏＰ半導体パッケージの従来の手法と比較してパッケージ高さが低減する。

図６Ａ〜図６Ｄは、本開示のいくつかの例による独立型半導体パッケージを製造するための例示的な部分プロセスフローを示す。部分プロセスフローは、図５Ａ〜図５Ｄに関連して説明したものと同様に開始する。したがって、それらのプロセスステップは、本明細書のこの部分では省略する。図６Ａに示すように、プロセスは、ブリッジインターポーザの接着層６３４を、ブリッジインターポーザ６３０の裏面６３２に取り付けることによって継続する。接着層６３４は、ブリッジインターポーザ６３０が、基板のような別の構成要素に固定して取り付けられることを可能にする、種々の材料のものであってもよい。図６Ｂに示すように、プロセスは、水平方向において中心に位置する空洞６４１を有する基板６４０と、基板６４０を通じて水平方向に延伸するガラスファイバ６４２と、基板６４０の外部の経路およびデバイスに接続するための複数の外部接続点または導電性バンプ６４３とを加えることによって継続する。図６Ｃに示すように、バンプ６４３をバンプ６１３およびバンプ６２３に取り付けることによってブリッジインターポーザ６３０が空洞６４１内で第１のダイ６１０および第２のダイ６２０に対して位置付けられるように、基板６４０が接着層６３４を通じてブリッジインターポーザ６３０に取り付けられる。これは、そのような精細Ｌ／Ｓ構成要素を取り上げ配置することと通常関連付けられる配置精度問題を回避するために、精細なバンプ６４３をバンプ６１３および６２３と自己整合させる、はんだリフロープロセスによって達成することができる。封入材料または成形材料６６２が施与されて、キャリア６００と基板６４０との間の空き空間が充填される。図６Ｄに示すように、プロセスは、キャリア６００を除去し、これは任意選択であるが、残りのパッケージの向きを変え、熱界面材料６６１をダイ６１０および６２０の裏面６１２および６２２に施与し、熱素子または層６６０を熱界面材料６６１に加えることによって継続する。熱界面材料６６１は、接着剤として、また、熱を第１のダイ６１０および第２のダイ６２０から外方に伝達するための熱導体として機能する。熱素子６６０は、パッケージのためのヒートパス、蓄熱、および放熱機構を提供し、この目的に適した材料から構成することができる。

図７Ａ〜図７Ｌは、本開示のいくつかの例による半導体基板を製造するための例示的な部分プロセスフローを示す。図７Ａに示すように、部分プロセスフローは、シード層７０１を有するキャリア７００によって開始する。図７Ｂに示すように、キャリア７００上に銅めっき７１０が形成される。後の空洞の領域または位置に銅めっき７１０が形成される。図７Ｃおよび図７Ｄに示すように、銅めっきされたキャリア７００は、プリプレグ層７２０および別のシード層７３０を用いてラミネート加工される。プリプレグ７２０は、埋め込まれたガラス構造部または同様のタイプの層を充填された樹脂層とすることができる。埋め込まれたガラス構造部は、プリプレグ層７２０の中心線からガラス構造部がオフセットされるように埋め込まれる場合がある。代替的には、プリプレグ層は、埋め込まれたガラス構造部が最初に内部に埋め込まれた層からオフセットされていない場合でも、埋め込まれたガラス構造部が複合プリプレグ層の中心線からオフセットされるように構成することができる。埋め込まれたガラス構造部は、プリプレグ層７２０にわたって連続的か、またはほぼ連続的である場合がある。代替構成では、ガラス構造部が中心に置かれる場合があり、中心のガラス構造部にダメージを与えることなく空洞が形成される場合がある。キャリア７００、プリプレグ７２０、およびシード層７３０は、図示するように１つの複合構造部を形成するために互いにラミネート加工される。図７Ｃおよび図７Ｄには、複合構造部の上部層および下部層が示されているが、望ましい場合には、一方の側の上だけに複合構造部が形成され得る。

図７Ｅに示すように、複合構造部からキャリア７００が分離され、別々の基板７４０および７４５を形成する。基板のさらなる処理について１つの基板のみに関して説明するが、さらなる処理は、両方の基板に適用され得ることを理解されたい。図７Ｆに示すように、基板７４０からキャリア７００を分離した後、基板７４０内に接続点７４１が形成され、基板７４０は、複合リソグラフィ／Ｃｕめっき層７５０でコーティングされる。めっき層７５０は、リソグラフィ樹脂および銅めっきから構成することができる。図７Ｇに示すように、めっき層７５０は基板７４０の様々な部分を露出させるためにむき出しにされる。露出された部分は、所望のパターンを実現するために必要に応じて配置され得る。図７Ｈに示すように、露出された銅層を含む基板７４０が、さらにエッチングされ、シード層７６０を除去するが、銅部分７７０および銅めっき７１０を保持する。図７Ｉおよび図７Ｊに示すように、このエッチング処理に続いて、後の空洞または銅めっき７１０の位置を除いて、基板７４０上にマスク層７８０が形成される。空洞７９０を形成するために基板７４０に別のエッチング処理が適用される。このエッチング処理では、基板７４０のマスク部分は、エッチングから保護され、露光された銅めっき７１０のみがエッチング除去される。図７Ｋに示すように、空洞７９０を形成した後、基板７４０から銅めっき７１０が除去される。図７Ｌに示すように、マスク層７８０が除去される。次に、基板７４０に、３段階処理が適用される。３段階処理では、ＳＲコーティングが適用され、露出され、次いで現像される。この３段階処理の後、表面仕上げなどのさらなる処理のために基板７４０の構造部が準備される場合がある。

本出願に記述されるか、例示されるか、または図示されるもののいずれも、任意の構成要素、ステップ、特徴、利益、利点、または均等物が特許請求の範囲に記載されているかどうかにかかわらず、それらの構成要素、ステップ、特徴、利益、利点、または均等物を公衆に献呈することを意図していない。

当業者は、情報および信号が、様々な異なる技術および技法のいずれを使用しても表現され得ることを諒解する。たとえば、上の説明全体にわたって参照される場合があるデータ、命令、コマンド、情報、信号、ビット、シンボル、およびチップは、電圧、電流、電磁波、磁場もしくは磁性粒子、光場もしくは光学粒子、またはそれらの任意の組合せによって表現され得る。

さらに、本明細書に開示される例に関連して記載される、様々な例示の論理ブロック、モジュール、回路、およびアルゴリズムステップは、電子ハードウェア、コンピュータソフトウェアまたは両方の組合せとして実装できることが、当業者には諒解されよう。ハードウェアおよびソフトウェアのこの互換性を明確に示すために、種々の例示的な構成要素、ブロック、モジュール、回路、およびステップについて、上記では概してそれらの機能に関して説明した。そのような機能がハードウェアとして実現されるのか、それともソフトウェアとして実現されるのかは、特定の適用例および全体的なシステムに課された設計制約によって決まる。当業者は、上述の機能を特定の適用例ごとに様々な方法で実現してもよいが、そのような実施態様の決定は、本開示の範囲からの逸脱を引き起こすものと解釈されるべきではない。

本明細書で開示した例に関連して説明した方法、シーケンス、および／またはアルゴリズムは、ハードウェア、プロセッサによって実行されるソフトウェアモジュール、またはその２つの組合せにおいて直接具現化されてもよい。ソフトウェアモジュールは、ＲＡＭメモリ、フラッシュメモリ、ＲＯＭメモリ、ＥＰＲＯＭメモリ、ＥＥＰＲＯＭメモリ、レジスタ、ハードディスク、リムーバブルディスク、ＣＤ−ＲＯＭ、または当技術分野において知られている任意の他の形態の記憶媒体内に存在してもよい。例示的な記憶媒体は、プロセッサが記憶媒体から情報を読み取ること、および記憶媒体に情報を書き込むことができるようにプロセッサに結合される。代替として、記憶媒体は、プロセッサと一体である場合がある。

本明細書で開示する態様に関して説明する様々な例示的な論理ブロック、モジュール、および回路は、汎用プロセッサ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）もしくは他のプログラマブル論理デバイス、個別ゲートもしくはトランジスタ論理、個別ハードウェア構成要素、または本明細書で説明する機能を実行するように設計されたそれらの任意の組合せを用いて実装または実行されてもよい。汎用プロセッサはマイクロプロセッサであってもよいが、代替では、プロセッサは、任意の従来のプロセッサ、コントローラ、マイクロコントローラまたは状態マシンであってもよい。プロセッサは、コンピューティングデバイスの組合せ（たとえば、ＤＳＰとマイクロプロセッサの組合せ、複数のマイクロプロセッサ、ＤＳＰコアと連携する１つもしくは複数のマイクロプロセッサ、または任意の他のそのような構成）として実装される場合もある。

デバイスに関していくつかの態様について説明してきたが、これらの態様が対応する方法の説明も構成し、したがって、デバイスのブロックまたは構成要素が対応する方法ステップまたは方法ステップの特徴としても理解されるべきであることは言うまでもない。それと同様に、方法ステップに関してまたは方法ステップとして説明した態様は、対応するブロックまたは対応するデバイスの詳細もしくは特徴の説明も構成する。方法ステップのいくつかまたはすべては、たとえば、マイクロプロセッサ、プログラマブルコンピュータ、または電子回路などのハードウェア装置によって（またはハードウェア装置を使用して）実行することができる。いくつかの例では、最も重要な方法ステップのうちのいくつかまたは複数は、そのような装置によって実行することができる。

上述の例は、本開示の原理の例示を構成しているにすぎない。本明細書で説明した構成および詳細の変更および改変が他の当業者に明らかになることは言うまでもない。したがって、本開示は、本説明に基づいて提示された具体的な詳細と、本明細書の例の説明とによってではなく、添付の特許請求の範囲の保護範囲によってのみ限定されるものとする。

上記の発明を実施するための形態では、各例において様々な特徴が互いにグループ化されることがわかる。この開示様式は、特許請求された例が、それぞれの請求項に明示的に述べられたものよりも多い特徴を必要とするものとして理解されるべきでない。むしろ、実際には、発明性がある内容は、開示された個々の例のすべての特徴よりも少ない場合がある。したがって、以下の特許請求の範囲は、これによって本説明に組み込まれたものと見なされるべきであり、各請求項は単独で別個の例として存在することができる。各請求項は単独で別個の例として存在することができるが、従属請求項は、特許請求の範囲内で１つまたは複数の請求項との具体的な組合せを参照することができる一方で、他の例は、前記従属請求項と任意の他の従属請求項の主題との組合せ、または任意の特徴と他の従属請求項および独立請求項との組合せを包含するか、または含むことが可能であることに留意されたい。そのような組合せは、具体的な組合せが意図されていないことが明示的に表されない限り、本明細書で提案される。さらに、請求項の特徴は、前記請求項が独立請求項に直接従属していなくとも、任意の他の独立請求項に含まれることが可能であることも意図される。

本説明または特許請求の範囲に開示された方法は、本方法のそれぞれのステップまたは動作を実行するための手段を含むデバイスによって実行することが可能であることにさらに留意されたい。

さらに、いくつかの例では、個々のステップ／アクションは、複数のサブステップに再分割されるか、または複数のサブステップを含むことができる。そのようなサブステップは、個々のステップの開示に含まれ、個々のステップの開示の一部分となることが可能である。

上記の開示は本開示の例を示すが、添付の特許請求の範囲によって定義される本開示の範囲から逸脱することなく、本明細書で様々な変形および変更を施すことが可能であることに留意されたい。本明細書に記載の本開示の例による方法クレームの機能、ステップ、および／またはアクションは、任意の特定の順序で実行される必要はない。さらに、本開示の要素は、単数形において説明または特許請求がなされる場合があるが、単数形に限定することが明示的に述べられていない限り、複数形が企図される。

１０ プロセッサ
１２ 命令実行パイプライン
１４ 制御論理
１５ プログラムカウンタ
１６ ステータスレジスタ
１８ デバッグ回路
２０ 汎用レジスタファイル
２４ 汎用レジスタ
２６ 命令キャッシュ
２８ 命令側変換索引バッファ
３０ データキャッシュ
３２ 主変換索引バッファ
３４ メモリインターフェース
３８ メインメモリ
４０ メインメモリ
４２ バス配線
４４ 入出力インターフェース
４６ バス
４８ 周辺デバイス
５０ 周辺デバイス
１００ システム
２００ ＵＥ
２０２ プラットフォーム
２０６ トランシーバ
２０８ ＡＳＩＣ
２１０ アプリケーションプログラミングインターフェース
２１２ メモリ
２１４ ローカルデータベース
２２２ アンテナ
２２４ ディスプレイ
２２６ キーパッド
２２８ プッシュツートークボタン
３００ 半導体パッケージ
３１０ 第１のダイ
３１１ アクティブ面
３１２ 裏面
３２０ 第２のダイ
３２１ アクティブ面
３２２ 裏面
３３０ ブリッジインターポーザ
３３１ アクティブ面
３３２ 裏面
３４０ 第１の基板
３４１ 空洞
３５０ 第２の基板
３５１ 空洞
３６０ 熱素子または層
３６１ 熱界面材料層
４００ 半導体パッケージ
４１０ 第１のダイ
４１１ アクティブ面
４１２ 裏面
４２０ 第２のダイ
４２１ アクティブ面
４２２ 裏面
４３０ ブリッジインターポーザ
４３１ アクティブ面
４３２ 裏面
４４０ 基板
４４１ 空洞
４４２ 埋込みガラスファイバ
４６０ 熱素子または層
４６１ 熱界面材料層
４６２ 成形材料
５００ キャリア
５１０ 第１のダイ
５１１ アクティブ面
５１２ 裏面
５１３ 外部接続点または導電性バンプ
５２０ 第２のダイ
５２１ アクティブ面
５２２ 裏面
５２３ 外部接続点または導電性バンプ
５３０ ブリッジインターポーザ
５３１ アクティブ面
５３２ 裏面
５３３ 外部接続点または導電性バンプ
５４０ 第１の基板
５４１ 空洞
５４２ ガラスファイバ
５４３ 外部接続点または導電性バンプ
５５０ 第２の基板
５５１ 空洞
５６０ 熱素子または層
５６１ 熱界面材料
６００ キャリア
６１０ 第１のダイ
６１２ 裏面
６１３ バンプ
６２０ 第２のダイ
６２２ 裏面
６２３ バンプ
６３０ ブリッジインターポーザ
６３２ 裏面
６３４ ブリッジインターポーザの接着層
６４０ 基板
６４１ 空洞
６４２ ガラスファイバ
６４３ バンプ
６６０ 熱素子または層
６６１ 熱界面材料
６６２ 封入材料または成形材料
７００ キャリア
７１０ 銅めっき
７２０ プリプレグ層
７３０ 別のシード層
７４０ 基板
７４１ 接続点
７４５ 基板
７５０ 複合リソグラフィ／Ｃｕめっき層
７６０ シード層
７７０ 銅部分
７８０ マスク層
７９０ 空洞

Claims (27)

1. アクティブ面および裏面を有する第１のダイと、
   アクティブ面および裏面を有する第２のダイであって、前記第２のダイは前記第１のダイに水平方向に隣接して前記第１のダイから離間されている、第２のダイと、
   アクティブ面および裏面を有するブリッジインターポーザであって、前記ブリッジインターポーザのアクティブ面は前記第１のダイおよび前記第２のダイの前記アクティブ面に向き合っており、前記第１のダイおよび前記第２のダイに水平方向に部分的に重なり合っており、前記ブリッジインターポーザは、前記第１のダイと前記第２のダイとの間の相互接続を可能にする、ブリッジインターポーザと、
   内部に空洞を有し、前記ブリッジインターポーザの前記裏面に取り付けられている第１の基板であって、そうすることによって、前記ブリッジインターポーザが前記第１の基板の空洞内に位置付けられる、第１の基板と、
   前記第１のダイの前記裏面および前記第２のダイの前記裏面に取り付けられている熱素子であって、前記熱素子は前記第１のダイおよび前記第２のダイのためのヒートパスおよび蓄熱を提供する、熱素子と
   を備える、サイドバイサイド半導体パッケージ。
2. 前記熱素子と前記第１のダイの裏面および前記第２のダイの裏面との間に位置付けられている熱界面材料層をさらに備える、請求項１に記載の半導体パッケージ。
3. 前記ブリッジインターポーザの裏面上のブリッジインターポーザ接着層をさらに備え、前記ブリッジインターポーザ接着層は、前記ブリッジインターポーザを前記空洞に取り付け、前記ブリッジインターポーザによって占有されていない前記空洞内を充填する、請求項２に記載の半導体パッケージ。
4. 前記ブリッジインターポーザは、２／２またはそれよりも小さいラインアンドスペースパラメータを有する配線経路を有する、請求項３に記載の半導体パッケージ。
5. 前記ブリッジインターポーザのアクティブ面、前記第１のダイのアクティブ面、および前記第２のダイのアクティブ面上の複数の接続点をさらに備える、請求項４に記載の半導体パッケージ。
6. 前記複数のブリッジインターポーザ接続点は、前記第１のダイと前記第２のダイとの間の信号経路を提供するために、前記複数の第１のダイ接続点の一部分および前記複数の第２のダイ接続点の一部分に結合されている、請求項５に記載の半導体パッケージ。
7. 前記複数の接続点は、２／２またはそれよりも小さいラインアンドスペースパラメータを有する、請求項６に記載の半導体パッケージ。
8. 前記半導体パッケージは、モバイルフォン、モバイル通信デバイス、ページャ、携帯情報端末、個人情報マネージャ、モバイルハンドヘルドコンピュータ、ラップトップコンピュータ、ワイヤレスデバイス、またはワイヤレスモデムのうちの１つに組み込まれる、請求項７に記載の半導体パッケージ。
9. アクティブ面および裏面を有する第１のダイと、
   アクティブ面および裏面を有する第２のダイであって、前記第２のダイは前記第１のダイに水平方向に隣接して前記第１のダイから離間されている、第２のダイと、
   アクティブ面および裏面を有するブリッジインターポーザであって、前記ブリッジインターポーザのアクティブ面は前記第１のダイおよび前記第２のダイの前記アクティブ面に向き合っており、前記第１のダイおよび前記第２のダイに水平方向に部分的に重なり合っており、前記ブリッジインターポーザは、前記第１のダイと前記第２のダイとの間の相互接続を可能にする、ブリッジインターポーザと、
   内部に空洞を有し、前記ブリッジインターポーザの前記裏面に取り付けられている第１の基板であって、そうすることによって、前記ブリッジインターポーザが前記第１の基板の空洞内に位置付けられる、第１の基板と、
   内部に空洞を有し、前記第１のダイの前記裏面および前記第２のダイの前記裏面に取り付けられている第２の基板であって、そうすることによって、前記第１のダイおよび前記第２のダイが前記第２の基板の空洞内に位置付けられる、第２の基板と、
   前記第１のダイの前記裏面および前記第２のダイの前記裏面に取り付けられている熱素子であって、前記熱素子は前記第１のダイおよび前記第２のダイのためのヒートパスおよび蓄熱を提供する、熱素子と
   を備える、サイドバイサイド半導体パッケージ。
10. 前記熱素子と前記第１のダイの裏面および前記第２のダイの裏面との間に位置付けられている熱界面材料層をさらに備える、請求項９に記載の半導体パッケージ。
11. 前記ブリッジインターポーザの裏面上のブリッジインターポーザ接着層をさらに備え、前記ブリッジインターポーザ接着層は、前記ブリッジインターポーザを前記空洞に取り付け、前記ブリッジインターポーザによって占有されていない前記空洞内を充填する、請求項１０に記載の半導体パッケージ。
12. 前記ブリッジインターポーザは、２／２マイクロメートルまたはそれよりも小さいラインアンドスペースパラメータを有する配線経路を有する、請求項１１に記載の半導体パッケージ。
13. 前記ブリッジインターポーザのアクティブ面、前記第１のダイのアクティブ面、および前記第２のダイのアクティブ面上の複数の接続点をさらに備える、請求項１２に記載の半導体パッケージ。
14. 前記複数のブリッジインターポーザ接続点は、前記第１のダイと前記第２のダイとの間の信号経路を提供するために、前記複数の第１のダイ接続点の一部分および前記複数の第２のダイ接続点の一部分に結合されている、請求項１３に記載の半導体パッケージ。
15. 前記複数の接続点は、２／２マイクロメートルまたはそれよりも小さいラインアンドスペースパラメータを有する、請求項１４に記載の半導体パッケージ。
16. 前記第１のダイの裏面上の第１のダイ接着層と、前記第２のダイの裏面上の第２のダイ接着層とをさらに備える、請求項１５に記載の半導体パッケージ。
17. 前記半導体パッケージは、モバイルフォン、モバイル通信デバイス、ページャ、携帯情報端末、個人情報マネージャ、モバイルハンドヘルドコンピュータ、ラップトップコンピュータ、ワイヤレスデバイス、またはワイヤレスモデムのうちの１つに組み込まれる、請求項１６に記載の半導体パッケージ。
18. アクティブ面および裏面を有する第１のダイをキャリアに取り付けるステップであって、前記第１のダイは、前記第１のダイの前記裏面によって前記キャリアに取り付けられる、ステップと、
    アクティブ面および裏面を有する第２のダイを、前記第１のダイに水平方向に隣接して、前記第１のダイから離間して前記キャリアに取り付けるステップであって、前記第２のダイは、前記第２のダイの前記裏面によって前記キャリアに取り付けられる、ステップと、
    アクティブ面および裏面を有するブリッジインターポーザを、前記第１のダイの前記アクティブ面および前記第２のダイの前記アクティブ面に取り付けるステップであって、前記ブリッジインターポーザは、前記ブリッジインターポーザの前記裏面によって前記第１のダイおよび前記第２のダイに取り付けられる、ステップと、
    空洞を有する第１の基板を、前記ブリッジインターポーザの前記裏面に取り付けるステップであって、そうすることによって、前記ブリッジインターポーザが前記第１の基板の空洞内に位置付けられる、ステップと、
    前記キャリアを除去するステップと、
    熱素子を、前記第１のダイの前記裏面および前記第２のダイの前記裏面に取り付けるステップと
    を含む、サイドバイサイド半導体パッケージを形成する方法。
19. 前記熱素子を取り付ける前に、前記第１のダイの前記裏面および前記第２のダイの前記裏面に熱界面材料を施与するステップをさらに含む、請求項１８に記載の方法。
20. 前記ブリッジインターポーザを前記第１の基板に取り付ける前に、前記ブリッジインターポーザの前記裏面に接着層を施与するステップをさらに含む、請求項１９に記載の方法。
21. 前記ブリッジインターポーザは、２／２マイクロメートルまたはそれよりも小さいラインアンドスペースパラメータを有する配線経路を有する、請求項２０に記載の方法。
22. モバイルフォン、モバイル通信デバイス、ページャ、携帯情報端末、個人情報マネージャ、モバイルハンドヘルドコンピュータ、ラップトップコンピュータ、ワイヤレスデバイス、またはワイヤレスモデムのうちの１つに前記半導体パッケージを組み込むステップをさらに含む、請求項２１に記載の方法。
23. アクティブ面および裏面を有する第１のダイをキャリアに取り付けるステップであって、前記第１のダイは、前記第１のダイの前記裏面によって前記キャリアに取り付けられる、ステップと、
    アクティブ面および裏面を有する第２のダイを、前記第１のダイに水平方向に隣接して、前記第１のダイから離間して前記キャリアに取り付けるステップであって、前記第２のダイは、前記第２のダイの前記裏面によって前記キャリアに取り付けられる、ステップと、
    アクティブ面および裏面を有するブリッジインターポーザを、前記第１のダイの前記アクティブ面および前記第２のダイの前記アクティブ面に取り付けるステップであって、前記ブリッジインターポーザは、前記ブリッジインターポーザの前記裏面によって前記第１のダイおよび前記第２のダイに取り付けられる、ステップと、
    空洞を有する第１の基板を、前記ブリッジインターポーザの前記裏面に取り付けるステップであって、そうすることによって、前記ブリッジインターポーザが前記第１の基板の空洞内に位置付けられる、ステップと、
    前記キャリアを除去するステップと、
    空洞を有する第２の基板および熱素子を、前記第１のダイの前記裏面および前記第２のダイの前記裏面に取り付けるステップであって、そうすることによって、前記第１のダイおよび前記第２のダイが前記空洞内に位置付けられ、前記熱素子に熱的に結合される、ステップと
    を含む、サイドバイサイド半導体パッケージを形成する方法。
24. 前記第２の基板を取り付ける前に、前記第１のダイの前記裏面および前記第２のダイの前記裏面に熱界面材料を施与するステップをさらに含む、請求項２３に記載の方法。
25. 前記ブリッジインターポーザを前記第１の基板に取り付ける前に、前記ブリッジインターポーザの前記裏面に接着層を施与するステップをさらに含む、請求項２４に記載の方法。
26. 前記ブリッジインターポーザは、２／２マイクロメートルまたはそれよりも小さいラインアンドスペースパラメータを有する配線経路を有する、請求項２５に記載の方法。
27. モバイルフォン、モバイル通信デバイス、ページャ、携帯情報端末、個人情報マネージャ、モバイルハンドヘルドコンピュータ、ラップトップコンピュータ、ワイヤレスデバイス、またはワイヤレスモデムのうちの１つに前記半導体パッケージを組み込むステップをさらに含む、請求項２６に記載の方法。