JP2019030042A - 電力変換装置 - Google Patents

Abstract

【課題】昇圧率の拡大およびスイッチング素子の損失の低減を図るとともに、インバータ回路の出力が不安定化を抑制する。【解決手段】本発明に係る電力変換装置１００は、３相電圧指令を２相変調変換して生成した２相変調変換電圧指令が最小または最大となった相で昇圧ゲート動作を行うとともに、Ｚソース昇圧回路２のリアクトル１３を流れる電流ＩＬ、リアクトル最小電流値ＩＬ＿ｌｉｍ＿ｍｉｎおよびリアクトル最大電流値ＩＬ＿ｌｉｍ＿ｍａｘに基づき定まる短絡デューティ制限係数Ｌｉｍ＿Ｄｕを用いて、短絡デューティＤｕを制限した制限短絡デューティを用いてゲート信号を生成する。【選択図】図２

Description

本発明は、Ｚソース昇圧回路を備える電力変換装置に関する。

図１１は、従来のＺソース昇圧回路を備える電力変換装置の回路構成例を示す図である（例えば、特許文献１参照）。

図１１に示す電力変換装置は、直流電源１と、Ｚソース昇圧回路２と、インバータ回路３とを備える。

Ｚソース昇圧回路２は、直流電源１の正極側にアノードが接続されたダイオード１１と、ダイオード１１のカソードに一端が接続されたリアクトル１２と、直流電源１の負極側に一端が接続されたリアクトル１３と、一端がリアクトル１２の一端（入力側）に接続され、他端がリアクトル１３の他端（出力側）に接続されたコンデンサ１４と、一端がリアクトル１２の他端（出力側）に接続され、他端がリアクトル１３の一端に接続されたコンデンサ１５とを備える。Ｚソース昇圧回路２の出力（リアクトル１２，１３の他端）にインバータ回路３が接続される。Ｚソース昇圧回路２は、直流電源１の出力直流電圧を昇圧して、インバータ回路３に出力する。

インバータ回路３は、スイッチング素子１６〜２１と、スイッチング素子１６〜２１それぞれに逆並列接続されるフリーホイールダイオード２２〜２７とを備える。スイッチング素子１６，１７は直列接続し、インバータ回路３のＵ相アームを構成する。スイッチング素子１８，１９は直列接続し、インバータ回路３のＶ相アームを構成する。スイッチング素子２０，２１は直列接続し、インバータ回路３のＷ相アームを構成する。各相（Ｕ相、Ｖ相、Ｗ相）の位相が互いに１２０度ずつずれるようにスイッチング素子１６〜２１のオン・オフを制御することにより、Ｚソース昇圧回路２の出力直流電圧が交流（３相交流電圧）に変換される。インバータ回路３は、生成した３相交流電圧を、インバータ回路３の出力（スイッチング素子１６，１７の接続点、スイッチング素子１８，１９の接続点およびスイッチング素子２０，２１の接続点）に接続されたモータ４に出力する。

Ｚソース昇圧回路２は、インバータ回路３のＵ相、Ｖ相、Ｗ相のいずれかの相の上下のスイッチング素子が同時にオンして短絡動作になると、コンデンサ１４，１５の放電と、リアクトル１２，１３の充電とが行われる。次に、同時にオンしたスイッチング素子の一方がオフすると、リアクトル１２，１３の放電と、コンデンサ１４，１５の充電とが行われる。この結果、インバータ回路３に出力される電圧が上昇する。

非特許文献１には、上述した短絡動作を、スイッチング素子がオンからオフに、または、オフからオンにスイッチングする際に行う技術が開示されている。

また、特許文献２には、アーム短絡による出力電圧の低下を抑えるために、ゼロ電圧ベクトル期間中に短絡動作を行う技術が開示されている。

米国特許出願公開第２００３／０２３１５１８号公報 特開２００９−１４１９８９号公報

IEEE TRANSACTIONS ON INDUSTRY APPLICATIONS, VOL.39, NO.2, MARCH/APRILL 2003 P504〜510

１キャリア周期において、電圧指令の絶対値がキャリアの絶対値より大きくなり、スイッチング素子が常時オンまたはオフとなる場合がある。この場合、非特許文献１に開示されている技術では、スイッチング素子のオンからオフへのスイッチング、または、オフからオンへのスイッチングが行われず、短絡動作を行うことができない。そのため、非特許文献１に開示されている技術では、電圧指令の絶対値がキャリアの絶対値より大きくならないように、電圧指令を制限する必要がある。

また、特許文献２に開示されている技術では、ゼロ電圧ベクトル期間の長さによっては、スイッチング素子の最小オン時間制限や最小オフ時間制限により、スイッチング素子を短絡させる期間の長さが制限されるために、短絡動作を行うことができないことがある。そのため、特許文献２に開示されている技術では、Ｚソース昇圧回路２による昇圧電圧値に制限がある。

また、非特許文献１および特許文献２に開示されている技術では、昇圧動作のための短絡動作により、スイッチング素子１６〜２１の損失が増大し温度が上昇するために、インバータ回路３の出力可能容量が減少する。

また、Ｚソース昇圧回路２のリアクトル１３に流れる電流が不連続になると、インバータ回路３の出力電圧が不安定になる。

本発明の目的は、上述した課題を解決し、昇圧率の拡大およびスイッチング素子の損失の低減を図るとともに、インバータ回路の出力の不安定化を抑制することができる電力変換装置を提供することにある。

上記課題を解決するため、本発明に係る電力変換装置は、一端が直流電源の正極側に接続された第１のリアクトルと、一端が前記直流電源の負極側に接続された第２のリアクトルと、一端が前記第１のリアクトルの一端に接続され、他端が前記第２のリアクトルの他端に接続された第１のコンデンサと、一端が前記第２のリアクトルの他端に接続され、他端が前記第１のリアクトルの一端に接続された第２のコンデンサとを有するＺソース昇圧回路と、複数のスイッチング素子を有し、前記Ｚソース昇圧回路の出力である前記第１のリアクトルの他端および前記第２のリアクトルの他端に接続され、前記複数のスイッチング素子のスイッチングにより前記Ｚソース昇圧回路の出力直流電圧を３相交流電圧に変換して交流電動機に出力するインバータ回路と、前記インバータ回路の出力電圧を指示する３相電圧指令を演算するとともに、有効電力指令を演算する３相電圧指令演算部と、前記交流電動機の回転角度に基づき、前記３相電圧指令演算部により演算された３相電圧指令を２相変調変換して、２相変調変換電圧指令を生成するとともに、前記２相変調変換電圧指令の状態を示す２相変調状態信号を生成する２相変調変換部と、前記２相変調変換部により生成された２相変調変換電圧指令および所定のキャリア信号に基づき、基本ゲート信号を生成する基本ゲート信号生成部と、前記第１のコンデンサの電圧と、前記第１のコンデンサの電圧の指令値とに基づき、前記Ｚソース昇圧回路の出力を短絡する時間である短絡デューティを演算する短絡デューティ演算部と、前記３相電圧指令演算部により演算された有効電力指令と、前記直流電源の電源電圧と、前記交流電動機の最大負荷電力とに基づき、前記第２のリアクトルに流す電流の最小値であるリアクトル最小電流値および前記第２のリアクトルに流す電流の最大値であるリアクトル最大電流値を演算する電流制限値演算部と、前記電流制限値演算部により演算されたリアクトル最小電流値およびリアクトル最大電流値と、前記第２のリアクトルに流れる電流とに基づき、前記短絡デューティの制限係数を演算する短絡デューティ制限係数演算部と、前記短絡デューティ演算部により演算された短絡デューティを、前記短絡デューティ制限係数演算部により演算された制限係数で制限した制限短絡デューティと、キャリア信号とに基づき、昇圧用ゲート信号を生成する昇圧用ゲート信号生成部と、前記２相変調変換部により生成された２相変調状態信号、および、前記昇圧用ゲート信号生成部により生成された昇圧用ゲート信号に基づき、前記スイッチング素子毎の昇圧用ゲート信号を生成するスイッチング素子別昇圧用ゲート信号生成部と、前記２相変調変換電圧指令が下限値または上限値となる相で昇圧ゲート動作が行われるように、前記基本ゲート信号生成部により生成された基本ゲート信号、および、前記スイッチング素子別昇圧用ゲート信号生成部により生成された前記スイッチング素子毎の昇圧用ゲート信号に基づき、前記スイッチング素子毎のゲート信号を生成する最終ゲート信号生成部と、を備える。

また、本発明に係る電力変換装置において、前記基本ゲート信号生成部が用いるキャリア信号と前記昇圧用ゲート信号生成部が用いるキャリア信号とが異なることが望ましい。

また、本発明に係る電力変換装置において、前記スイッチング素子別昇圧用ゲート信号生成部は、同じ相を構成する複数のスイッチング素子のうち、１個以上のスイッチング素子分の昇圧用ゲート信号を生成することが望ましい。

本発明に係る電力変換装置によれば、昇圧率の拡大およびスイッチング素子の損失の低減を図るとともに、インバータ回路の出力の不安定化を抑制することができる。

本発明の一実施形態に係る電力変換装置の構成例を示す図である。 図１に示す制御部の構成例を示す図である。 図２に示す短絡デューティ制限係数演算部が生成する短絡デューティ制限係数の特性を示す図である。 図２に示す３相電圧指令演算部の構成例を示す図である。 図２に示す３相電圧指令演算部が出力する３相電圧指令の一例を示す図である。 図２に示す２相変調変換部が出力する２相変調変換電圧指令および２相変調状態信号の一例を示す図である。 図２に示す基本ゲート信号生成部が出力する基本ゲート信号の一例を示す図である。 図２に示す昇圧用ゲート信号生成部が出力する昇圧用ゲート信号の一例を示す図である。 図２に示すスイッチング素子別昇圧用ゲート信号生成部が出力するスイッチング素子別昇圧用ゲート信号の一例を示す図である。 図２に示す最終ゲート信号生成部が出力するゲート信号の一例を示す図である。 従来の電力変換装置の構成例を示す図である。

以下、本発明の実施の形態について説明する。

図１は、本発明の一実施形態に係る電力変換装置１００の構成例を示す図である。

図１に示す電力変換装置１００は、直流電源１と、Ｚソース昇圧回路２と、インバータ回路３と、電圧センサ５，１０と、電流センサ６，７，９と、回転角度センサ８と、制御部３１とを備える。

Ｚソース昇圧回路２は、ダイオード１１と、リアクトル１２，１３と、コンデンサ１４，１５とを備える。

ダイオード１１は、アノードが直流電源１の正極側に接続される。リアクトル１２（第１のリアクトル）は、一端がダイオード１１のカソードに接続てる。すなわち、リアクトル１２は、ダイオード１１を介して、直流電源１の正極側に接続される。リアクトル１３（第２のリアクトル）は、一端が直流電源１の負極側に接続される。

コンデンサ１４（第１のコンデンサ）は、一端がリアクトル１２の一端（入力側）に接続され、他端がリアクトル１３の他端（出力側）に接続される。コンデンサ１５（第２のコンデンサ）は、一端がリアクトル１３の一端（入力側）に接続され、他端がリアクトル１２の他端（出力側）に接続される。Ｚソース昇圧回路２の出力（リアクトル１２の他端およびリアクトル１３の他端）にインバータ回路３が接続される。

インバータ回路３は、スイッチング素子１６〜２１と、スイッチング素子１６〜２１それぞれに逆並列接続されるフリーホイールダイオード２２〜２７とを備える。スイッチング素子１６，１７は直列接続し、インバータ回路３のＵ相アームを構成する。スイッチング素子１８，１９は直列接続し、インバータ回路３のＶ相アームを構成する。スイッチング素子２０，２１は直列接続し、インバータ回路３のＷ相アームを構成する。また、スイッチング素子１６，１７の接続点、スイッチング素子１８，１９の接続点およびスイッチング素子２０，２１の接続点には、モータ４（交流電動機）が接続される。各相（Ｕ相、Ｖ相、Ｗ相）の位相が互いに１２０度ずつずれるようにスイッチング素子１６〜２１のオン・オフを制御することにより、Ｚソース昇圧回路２の出力直流電圧が交流（３相交流電圧）に変換され、モータ４に出力される。

インバータ回路３のＵ相、Ｖ相、Ｗ相のいずれかの相の上下のスイッチング素子が同時にオンして短絡動作になると、コンデンサ１４，１５の放電と、リアクトル１２，１３の充電とが行われる。次に、同時にオンしたスイッチング素子の一方がオフすると、リアクトル１２，１３の放電と、コンデンサ１４，１５の充電とが行われる。この結果、インバータ回路３に出力される電圧が上昇する。

電圧センサ５は、コンデンサ１４に印加される電圧Ｖｃを検出し、検出結果を制御部３１に出力する。

電流センサ６，７は、モータ４に流れるモータ電流Ｉｕ，Ｉｗを検出し、検出結果を制御部３１に出力する。

回転角度センサ８は、モータ４の回転角度θを検出し、検出結果を制御部３１に出力する。

電流センサ９は、リアクトル１３を流れる電流ＩＬを検出し、検出結果を制御部３１に出力する。

電圧センサ１０は、直流電源１の電源電圧Ｖｅを検出し、検出結果を制御部３１に出力する。

制御部３１は、電圧センサ５により検出された電圧Ｖｃ、電流センサ６，７により検出されたモータ電流Ｉｕ，Ｉｗ、回転角度センサ８により検出されたθ、電流センサ９により検出された電流ＩＬ、電圧センサ１０により検出された電源電圧Ｖｅなどに基づき、スイッチング素子１６〜２１それぞれのオン・オフを制御するゲート信号Ｇｕｐ，Ｇｕｎ，Ｇｖｐ，Ｇｖｎ，Ｇｗｐ，Ｇｗｎを生成し、スイッチング素子１６〜２１に出力する。

図２は、制御部３１の構成例を示す図である。

図２に示す制御部３１は、３相電圧指令演算部３２と、２相変調変換部３３と、基本ゲート信号生成部３４と、減算器３５と、短絡デューティ演算部３６と、昇圧用ゲート信号生成部３７と、スイッチング素子別昇圧用ゲート信号生成部３８と、最終ゲート信号生成部３９と、電流制限値演算部５１と、短絡デューティ制限係数演算部５２と、乗算器５３とを備える。

３相電圧指令演算部３２は、電流センサ６，７により検出されたモータ電流Ｉｕ，Ｉｗと、回転角度センサ８により検出された回転角度θと、外部より入力されるモータ４の出力トルクを指示するモータトルク指令とに基づき、インバータ回路３の出力電圧を指示する３相電圧指令Ｖｕ^＊，Ｖｖ^＊，Ｖｗ^＊を生成し、２相変調変換部３３に出力する。また、３相電圧指令演算部３２は、有効電力指令Ｐ^＊を演算し、電流制限値演算部５１を出力する。なお、有効電力指令Ｐ^＊の詳細については後述する。

２相変調変換部３３は、回転角度センサ８により検出された回転角度θに基づき、３相電圧指令演算部３２により生成された３相電圧指令Ｖｕ^＊，Ｖｖ^＊，Ｖｗ^＊に対する２相変調変換を行い、２相変調変換電圧指令Ｖｕ^＊＊，Ｖｖ^＊＊，Ｖｗ^＊＊を生成する。２相変調変換部３３は、生成した２相変調変換電圧指令Ｖｕ^＊＊，Ｖｖ^＊＊，Ｖｗ^＊＊を基本ゲート信号生成部３４に出力する。また、２相変調変換部３３は、２相変調変換電圧指令Ｖｕ^＊＊，Ｖｖ^＊＊，Ｖｗ^＊＊の状態を示す２相変調状態信号Ｖｕ^＊＊ｍｉｎ，Ｖｕ^＊＊ｍａｘ，Ｖｖ^＊＊ｍｉｎ，Ｖｖ^＊＊ｍａｘ，Ｖｗ^＊＊ｍｉｎ，Ｖｗ^＊＊ｍａｘを生成する。具体的には、２相変調変換部３３は、２相変調変換電圧指令Ｖｕ^＊＊，Ｖｖ^＊＊，Ｖｗ^＊＊が電圧下限値となったときに、２相変調状態信号Ｖｕ^＊＊ｍｉｎ，Ｖｖ^＊＊ｍｉｎ，Ｖｗ^＊＊ｍｉｎをハイレベルとし、２相変調変換電圧指令Ｖｕ^＊＊，Ｖｖ^＊＊，Ｖｗ^＊＊が電圧上限値となったときに、２相変調状態信号Ｖｕ^＊＊ｍａｘ，Ｖｖ^＊＊ｍａｘ，Ｖｗ^＊＊ｍａｘをハイレベルとする。２相変調変換部３３は、生成した２相変調状態信号Ｖｕ^＊＊ｍｉｎ，Ｖｕ^＊＊ｍａｘ，Ｖｖ^＊＊ｍｉｎ，Ｖｖ^＊＊ｍａｘ，Ｖｗ^＊＊ｍｉｎ，Ｖｗ^＊＊ｍａｘをスイッチング素子別昇圧用ゲート信号生成部３８に出力する。

基本ゲート信号生成部３４は、２相変調変換部３３により生成された３相電圧指令Ｖｕ^＊，Ｖｖ^＊，Ｖｗ^＊と、所定のキャリア信号ａとに基づき、基本ゲート信号Ｇｕｐ０，Ｇｕｎ０，Ｇｖｐ０，Ｇｖｎ０，Ｇｗｐ０，Ｇｗｎ０を生成し、最終ゲート信号生成部３９に出力する。

減算器３５は、コンデンサ１４の両端の電圧を指示する直流電圧指令Ｖｃ^＊（指令値）から電圧センサ５により検出された電圧Ｖｃを減算し、偏差ΔＶｃを短絡デューティ演算部３６に出力する。

短絡デューティ演算部３６は、減算器３５により生成された偏差ΔＶｃに基づき、昇圧に必要な短絡時間である短絡デューティＤｕを演算する。短絡デューティ演算部３６は、演算した短絡デューティＤｕを乗算器５３に出力する。

昇圧用ゲート信号生成部３７は、後述する乗算器５３から出力される制限短絡デューティＤｕ＿ｌｉｍと、所定のキャリア信号ａとに基づき、昇圧用ゲート信号Ｇｚを生成する。昇圧用ゲート信号生成部３７は、例えば、キャリア信号ａを三角波とし、制限短絡デューティＤｕ＿ｌｉｍとキャリア信号ａとを比較する三角波比較方式により、昇圧用ゲート信号Ｇｚを生成する。

スイッチング素子別昇圧用ゲート信号生成部３８は、インバータ回路３を構成するスイッチング素子１６〜２１それぞれに対応する論理積演算器を備えている。スイッチング素子別昇圧用ゲート信号生成部３８は、各論理演算器により、２相変調変換部３３により生成された２相変調状態信号Ｖｕ^＊＊ｍｉｎ，Ｖｕ^＊＊ｍａｘ，Ｖｖ^＊＊ｍｉｎ，Ｖｖ^＊＊ｍａｘ，Ｖｗ^＊＊ｍｉｎ，Ｖｗ^＊＊ｍａｘそれぞれと昇圧用ゲート信号生成部３７により生成された昇圧用ゲート信号Ｇｚとの論理積を演算する。スイッチング素子別昇圧用ゲート信号生成部３８は、各論理積演算器の演算結果を、スイッチング素子別昇圧用ゲート信号Ｇｚｕｐ，Ｇｚｕｎ，Ｇｚｖｐ，Ｇｚｖｎ，Ｇｚｗｐ，Ｇｚｗｎとして最終ゲート信号生成部３９に出力する。

最終ゲート信号生成部３９は、インバータ回路３を構成するスイッチング素子１６〜２１それぞれに対応する論理和演算器を備えている。最終ゲート信号生成部３９は、スイッチング素子別昇圧用ゲート信号生成部３８により生成されたスイッチング素子別昇圧用ゲート信号Ｇｚｕｐ，Ｇｚｕｎ，Ｇｚｖｐ，Ｇｚｖｎ，Ｇｚｗｐ，Ｇｚｗｎと、基本ゲート信号生成部３４により生成された基本ゲート信号Ｇｕｐ０，Ｇｕｎ０，Ｇｖｐ０，Ｇｖｎ０，Ｇｗｐ０，Ｇｗｎ０との論理和を演算する。最終ゲート信号生成部３９は、各論理和演算器の演算結果を、ゲート信号Ｇｕｐ，Ｇｕｎ，Ｇｖｐ，Ｇｖｎ，Ｇｗｐ，Ｇｗｎとして、スイッチング素子１６〜２１に出力する。

電流制限値演算部５１は、３相電圧指令演算部３２により演算された有効電力指令Ｐ^＊と、電圧センサ１０により検出された電源電圧Ｖｅと、外部から入力された負荷最大電力Ｐｍａｘとに基づき、以下に示す式（１）〜（３）に従い、リアクトル１３に流れる電流の最小値を示すリアクトル最小電流値ＩＬ＿ｌｉｍ＿ｍｉｎと、リアクトル１３に流れる電流の最大値を示すリアクトル最大電流値ＩＬ＿ｌｉｍ＿ｍａｘとを演算する。

式（１）〜（３）において、Ｋ１，Ｋ２は定数である。電流制限値演算部５１は、演算したリアクトル最小電流値ＩＬ＿ｌｉｍ＿ｍｉｎおよびリアクトル最大電流値ＩＬ＿ｌｉｍ＿ｍａｘを短絡デューティ制限係数演算部５２に出力する。

短絡デューティ制限係数演算部５２は、電流制限値演算部５１により演算されたリアクトル最小電流値ＩＬ＿ｌｉｍ＿ｍｉｎおよびリアクトル最大電流値ＩＬ＿ｌｉｍ＿ｍａｘと、電流センサ９により検出された電流ＩＬとに基づき、以下の式（４），（５）に従い、短絡デューティＤｕを制限するための短絡デューティ制限係数Ｌｉｍ＿Ｄｕを演算する。

図３は、短絡デューティ制限係数Ｌｉｍ＿Ｄｕの特性を示す図である。

図３に示すように、電流ＩＬがリアクトル最小電流値ＩＬ＿ｌｉｍ＿ｍｉｎより小さい場合には、短絡デューティ制限係数Ｌｉｍ＿Ｄｕは１となる。また、電流ＩＬがリアクトル最小電流値ＩＬ＿ｌｉｍ＿ｍｉｎ以上であり、リアクトル最大電流値ＩＬ＿ｌｉｍ＿ｍａｘより小さい場合には、短絡デューティ制限係数Ｌｉｍ＿Ｄｕは、電流ＩＬが大きい程、１から０の間で小さな値となる。また、電流ＩＬがリアクトル最大電流値ＩＬ＿ｌｉｍ＿ｍａｘ以上である場合には、短絡デューティ制限係数Ｌｉｍ＿Ｄｕは０となる。

図２を再び参照すると、短絡デューティ制限係数演算部５２は、演算した短絡デューティ制限係数Ｌｉｍ＿Ｄｕを乗算器５３に出力する。

乗算器５３は、短絡デューティ演算部３６により演算された短絡デューティＤｕと、短絡デューティ制限係数演算部５２により演算された短絡デューティ制限係数Ｌｉｍ＿Ｄｕとを乗算し、制限短絡デューティＤｕ＿ｌｉｍとして昇圧用ゲート信号生成部３７に出力する。

図４は、３相電圧指令演算部３２の構成例を示す図である。

図４に示す３相電圧指令演算部３２は、３相−ｄｑ座標変換部４１と、電流指令生成部４２と、減算器４３，４４と、ＰＩ制御部４５，４６と、ｄｑ座標−３相変換部４７と、有効電力指令演算部４８とを備える。

３相−ｄｑ座標変換部４１は、回転角度センサ８により検出されたモータ４の回転角度θに基づき、電流センサ６，７により検出されたモータ電流Ｉｕ，Ｉｗを、ｄｑ座標系の電流Ｉｄ，Ｉｑに変換する。３相−ｄｑ座標変換部４１は、電流Ｉｄを減算器４３に出力し、電流Ｉｑを減算器４４に出力する。

電流指令生成部４２は、外部から入力されるモータトルク指令に基づき、モータ４に流れる電流を指示するｄｑ座標系の電流指令Ｉｄ^＊，Ｉｑ^＊を生成する。電流指令生成部４２は、生成した電流指令Ｉｄ^＊を減算器４３および有効電力指令演算部４８に出力し、生成した電流指令Ｉｑ^＊を減算器４４および有効電力指令演算部４８に出力する。

減算器４３は、電流指令生成部４２により生成された電流指令Ｉｄ^＊から３相−ｄｑ座標変換部４１により生成された電流Ｉｄを減算し、偏差ΔＩｄをＰＩ制御部４５に出力する。減算器４４は、電流指令生成部４２により生成された電流指令Ｉｑ^＊から３相−ｄｑ座標変換部４１により生成された電流Ｉｑを減算し、偏差ΔＩｑをＰＩ制御部４６に出力する。

ＰＩ制御部４５は、減算器４３から出力された偏差ΔＩｄに基づき、ＰＩ演算を行い、電圧指令Ｖｄ^＊を生成する。ＰＩ制御部４５は、生成した電圧指令Ｖｄ^＊をｄｑ座標−３相変換部４７および有効電力指令演算部４８に出力する。ＰＩ制御部４６は、減算器４４から出力された偏差ΔＩｑに基づき、ＰＩ演算を行い、電圧指令Ｖｑ^＊を生成する。ＰＩ制御部４６は、生成した電圧指令Ｖｑ^＊をｄｑ座標−３相変換部４７および有効電力指令演算部４８に出力する。

ｄｑ座標−３相変換部４７は、モータ４の回転角度θに基づき、ＰＩ制御部４５から出力された電圧指令Ｖｄ^＊およびＰＩ制御部４６から出力された電圧指令Ｖｑ^＊を、３相座標系の電圧指令である３相電圧指令Ｖｕ^＊，Ｖｖ^＊，Ｖｗ^＊に変換し、２相変調変換部３３に出力する。

有効電力指令演算部４８は、電流指令生成部４２により生成された電流指令Ｉｄ^＊，Ｉｑ^＊と、ＰＩ制御部４５，４６により生成された電圧指令Ｖｄ^＊，Ｖｑ^＊に基づき、以下の式（６）に従い、有効電力指令Ｐ^＊を演算し、電流制限値演算部５１に出力する。

次に、本実施形態に係る電力変換装置１００の動作について説明する。

図５は、３相電圧指令演算部３２が出力する３相電圧指令Ｖｕ^＊，Ｖｖ^＊，Ｖｗ^＊を示す図である。

図５に示すように、３相電圧指令演算部３２は、各相の位相がずれた３相電圧指令Ｖｕ^＊，Ｖｖ^＊，Ｖｗ^＊を２相変調変換部３３に出力する。

図６は、２相変調変換部３３が出力する２相変調変換電圧指令Ｖｕ^＊＊，Ｖｖ^＊＊，Ｖｗ^＊＊、および、２相変調状態信号Ｖｕ^＊＊ｍｉｎ，Ｖｕ^＊＊ｍａｘ，Ｖｖ^＊＊ｍｉｎ，Ｖｖ^＊＊ｍａｘ，Ｖｗ^＊＊ｍｉｎ，Ｖｗ^＊＊ｍａｘを示す図である。

図６に示すように、２相変調変換部３３は、３相電圧指令Ｖｕ^＊，Ｖｖ^＊，Ｖｗ^＊を２相変調変換して、Ｕ相、Ｖ相、Ｗ相のいずれかが常に、下限値または上限値となるような２相変調変換電圧指令Ｖｕ^＊＊，Ｖｖ^＊＊，Ｖｗ^＊＊を生成する。また、２相変調変換部３３は、２相変調変換電圧指令Ｖｕ^＊＊が下限値である場合には、２相変調状態信号Ｖｕ^＊＊ｍｉｎをハイレベルとし、２相変調変換電圧指令Ｖｕ^＊＊が上限値である場合には、２相変調状態信号Ｖｕ^＊＊ｍａｘをハイレベルとし、２相変調変換電圧指令Ｖｖ^＊＊が下限値である場合には、２相変調状態信号Ｖｖ^＊＊ｍｉｎをハイレベルとし、２相変調変換電圧指令Ｖｖ^＊＊が上限値である場合には、２相変調状態信号Ｖｖ^＊＊ｍａｘをハイレベルとし、２相変調変換電圧指令Ｖｗ^＊＊が下限値である場合には、２相変調状態信号Ｖｗ^＊＊ｍｉｎをハイレベルとし、２相変調変換電圧指令Ｖｗ^＊＊が上限値である場合には、２相変調状態信号Ｖｗ^＊＊ｍａｘをハイレベルとする。

図７は、基本ゲート信号生成部３４が出力する基本ゲート信号の一例を示す図である。なお、図７においては、Ｕ相を構成する上側のスイッチング素子１６に対応する基本ゲート信号Ｇｕｐ０およびＵ相を構成する下側のスイッチング素子１７に対応する基本ゲート信号Ｇｕｎ０を示している。

基本ゲート信号生成部３４は、２相変調変換電圧指令Ｖｕ^＊＊が下限値になったときに、基本ゲート信号Ｇｕｐ０をオフ固定とし、基本ゲート信号Ｇｕｎ０をオン固定とする。また、基本ゲート信号生成部３４は、２相変調変換電圧指令Ｖｕ^＊＊が上限値になったときに、基本ゲート信号Ｇｕｐ０をオン固定とし、基本ゲート信号Ｇｕｎ０をオフ固定とする。

図８は、昇圧用ゲート信号生成部３７が出力する昇圧用ゲート信号Ｇｚの一例を示す図である。

昇圧用ゲート信号生成部３７は、キャリア信号ａに基づき、昇圧用ゲート信号Ｇｚのキャリア周波数を決定し、乗算器５３から出力される制限短絡デューティＤｕ＿ｌｉｍに基づき、昇圧用ゲート信号Ｇｚのデューティ比を決定する。

図９は、スイッチング素子別昇圧用ゲート信号生成部３８が出力するスイッチング素子別昇圧用ゲート信号の一例を示す図である。図９においては、Ｕ相アームを構成するスイッチング素子１６に対応するスイッチング素子別昇圧用ゲート信号ＧｚｕｐおよびＵ相アームを構成するスイッチング素子１７に対応するスイッチング素子別昇圧用ゲート信号Ｇｚｕｎを示している。

図９に示すように、スイッチング素子別昇圧用ゲート信号生成部３８は、図６に示す２相変調状態信号Ｖｕ^＊＊ｍｉｎがハイレベルであり、かつ、図８に示す昇圧用ゲート信号Ｇｚがハイレベルである場合には、スイッチング素子別昇圧用ゲート信号Ｇｚｕｐをハイレベルとし、他の場合には、ローレベルとする。また、スイッチング素子別昇圧用ゲート信号生成部３８は、図６に示す２相変調状態信号Ｖｕ^＊＊ｍａｘがハイレベルであり、かつ、図８に示す昇圧用ゲート信号Ｇｚがハイレベルである場合には、スイッチング素子別昇圧用ゲート信号Ｇｚｕｎをハイレベルとし、他の場合には、ローレベルとする。

図１０は、最終ゲート信号生成部３９が出力するゲート信号の一例を示す図である。図１０においては、Ｕ相アームを構成するスイッチング素子１６に対応するゲート信号ＧｕｐおよびＵ相アームを構成するスイッチング素子１７に対応するゲート信号Ｇｕｎを示している。

図１０に示すように、最終ゲート信号生成部３９は、図７に示す基本ゲート信号Ｇｕｐ０がハイレベルの場合、および、図９に示すスイッチング素子別昇圧用ゲート信号Ｇｚｕｐがハイレベルの場合には、ゲート信号Ｇｕｐをハイレベルとする。また、最終ゲート信号生成部３９は、図７に示す基本ゲート信号Ｇｕｎ０がハイレベルの場合、および、図９に示すスイッチング素子別昇圧用ゲート信号Ｇｚｕｎがハイレベルの場合には、ゲート信号Ｇｕｎをハイレベルとする。

本実施形態においては、３相電圧指令Ｖｕ^＊，Ｖｖ^＊，Ｖｗ^＊を２相変調変換し、Ｕ相、Ｖ相、Ｗ相のいずれかが常に、下限値または上限値となるような２相変調変換電圧指令Ｖｕ^＊＊，Ｖｖ^＊＊，Ｖｗ^＊＊を生成する。そして、下限値または上限値となる相に対応するスイッチング素子を短絡させることで、Ｚソース昇圧回路２の出力を昇圧する昇圧ゲート動作を行う。そのため、常にいずれかの相に対応するスイッチング素子を用いて昇圧ゲート動作を行うことができるため、昇圧率の拡大を図ることができる。また、インバータ回路３を構成するスイッチング素子の１つのオンまたはオフが継続されるので、スイッチング損失の低減を図ることができる。

さらに、本実施形態においては、図３に示す短絡デューティ制限係数Ｌｉｍ＿Ｄｕを生成し、その短絡デューティ制限係数Ｌｉｍ＿Ｄｕに基づき短絡デューティＤｕを制限した制限短絡デューティＤｕ＿ｌｉｍを用いて昇圧用ゲート信号Ｇｚを生成する。そのため、リアクトル１３に流れる電流ＩＬがリアクトル最小電流値ＩＬ＿ｌｉｍ＿ｍｉｎより小さい場合には、短絡デューティ制限係数Ｌｉｍ＿Ｄｕが１となり、短絡デューティＤｕがそのまま制限短絡デューティＤｕ＿ｌｉｍとして用いられて、昇圧用ゲート信号Ｇｚが生成される。電流ＩＬがリアクトル最小電流値ＩＬ＿ｌｉｍ＿ｍｉｎ以上となると、電流ＩＬが大きい程、短絡デューティ制限係数Ｌｉｍ＿Ｄｕが小さくなり、制限短絡デューティＤｕ＿ｌｉｍも小さくなる。そして、電流ＩＬがリアクトル最大電流値ＩＬ＿ｌｉｍ＿ｍａｘ以上となると、短絡デューティ制限係数Ｌｉｍ＿Ｄｕがゼロとなり、制限短絡デューティＤｕ＿ｌｉｍもゼロとなる。この場合、基本ゲート信号Ｇｕｐ０，Ｇｕｎ０，Ｇｖｐ０，Ｇｖｎ０，Ｇｗｐ０，Ｇｗｎ０に応じて生成されたゲート信号Ｇｕｐ，Ｇｕｎ，Ｇｖｐ，Ｇｖｎ，Ｇｗｐ，Ｇｗｎに基づき、インバータ回路３のスイッチング素子１６〜２１が制御される。

そのため、本実施形態に係る電力変換装置１００は、リアクトル１３に常に一定以上の電流が流れる連続モード（ＣＣＭ：Ｃｏｎｔｉｎｕｏｕｓ Ｃｕｒｒｅｎｔ Ｍｏｄｅ）で動作することができる。電力変換装置１００が連続モードで動作することで、Ｚソース昇圧回路２のコンデンサ１４の電圧（コンデンサ電圧）を安定化し、インバータ回路３の出力の不安定化を抑制することができる。

このように本実施形態によれば、電力変換装置１００は、直流電源１の出力直流電圧を昇圧して出力するＺソース昇圧回路２と、Ｚソース昇圧回路２の出力直流電圧を３相交流電圧に変換してモータ４（交流電動機）に出力するインバータ回路３と、３相電圧指令Ｖｕ^＊，Ｖｖ^＊，Ｖｗ^＊を演算するとともに、有効電力指令Ｐ^＊を演算する３相電圧指令演算部３２と、モータ４の回転角度θに基づき、３相電圧指令Ｖｕ^＊，Ｖｖ^＊，Ｖｗ^＊を２相変調変換して、２相変調変換電圧指令Ｖｕ^＊＊，Ｖｖ^＊＊，Ｖｗ^＊＊を生成するとともに、２相変調変換電圧指令Ｖｕ^＊＊，Ｖｖ^＊＊，Ｖｗ^＊＊の状態を示す２相変調状態信号Ｖｕ^＊＊ｍｉｎ，Ｖｕ^＊＊ｍａｘ，Ｖｖ^＊＊ｍｉｎ，Ｖｖ^＊＊ｍａｘ，Ｖｗ^＊＊ｍｉｎ，Ｖｗ^＊＊ｍａｘを生成する２相変調変換部３３と、２相変調変換電圧指令Ｖｕ^＊＊，Ｖｖ^＊＊，Ｖｗ^＊＊および所定のキャリア信号に基づき、基本ゲート信号Ｇｕｐ０，Ｇｕｎ０，Ｇｖｐ０，Ｇｖｎ０，Ｇｗｐ０，Ｇｗｎ０を生成する基本ゲート信号生成部３４と、Ｚソース昇圧回路２のコンデンサ１４の電圧Ｖｃと、直流電圧指令Ｖｃ^＊とに基づき、短絡デューティＤｕを演算する短絡デューティ演算部３６と、有効電力指令Ｐ^＊と、直流電源１の電源電圧Ｖｅと、モータ４の最大負荷電力とに基づき、Ｚソース昇圧回路２のリアクトル１３に流す電流の最小値であるリアクトル最小電流値ＩＬ＿ｌｉｍ＿ｍｉｎおよびリアクトル１３に流す電流の最大値であるリアクトル最大電流値ＩＬ＿ｌｉｍ＿ｍａｘを演算する電流制限値演算部５１と、リアクトル最小電流値ＩＬ＿ｌｉｍ＿ｍｉｎおよびリアクトル最大電流値ＩＬ＿ｌｉｍ＿ｍａｘと、リアクトル１３に流れる電流ＩＬとに基づき、短絡デューティ制限係数Ｌｉｍ＿Ｄｕを演算する短絡デューティ制限係数演算部５２と、短絡デューティＤｕを短絡デューティ制限係数Ｌｉｍ＿Ｄｕで制限した制限短絡デューティＤｕ＿ｌｉｍと、キャリア信号とに基づき、昇圧用ゲート信号Ｇｚを生成する昇圧用ゲート信号生成部３７と、２相変調状態信号Ｖｕ^＊＊ｍｉｎ，Ｖｕ^＊＊ｍａｘ，Ｖｖ^＊＊ｍｉｎ，Ｖｖ^＊＊ｍａｘ，Ｖｗ^＊＊ｍｉｎ，Ｖｗ^＊＊ｍａｘ、および、昇圧用ゲート信号Ｇｚに基づき、スイッチング素子別昇圧用ゲート信号Ｇｚｕｐ，Ｇｚｕｎ，Ｇｚｖｐ，Ｇｚｖｎ，Ｇｚｗｐ，Ｇｚｗｎを生成するスイッチング素子別昇圧用ゲート信号生成部３８と、２相変調変換電圧指令Ｖｕ^＊＊，Ｖｖ^＊＊，Ｖｗ^＊＊が下限値または上限値となる相で昇圧ゲート動作が行われるように、基本ゲート信号Ｇｕｐ０，Ｇｕｎ０，Ｇｖｐ０，Ｇｖｎ０，Ｇｗｐ０，Ｇｗｎ０、および、スイッチング素子毎の昇圧用ゲート信号Ｇｚｕｐ，Ｇｚｕｎ，Ｇｚｖｐ，Ｇｚｖｎ，Ｇｚｗｐ，Ｇｚｗｎに基づき、スイッチング素子毎のゲート信号を生成する最終ゲート信号生成部３９と、を備える。

３相電圧指令Ｖｕ^＊，Ｖｖ^＊，Ｖｗ^＊を２相変調変換して得られる２相変調変換電圧指令Ｖｕ^＊＊，Ｖｖ^＊＊，Ｖｗ^＊＊が下限値または上限値となる相に対応するスイッチング素子を短絡させて昇圧ゲート動作を行うことで、常にいずれかの相に対応するスイッチング素子を用いて昇圧ゲート動作を行うことができる。そのため、昇圧率の拡大を図ることができる。また、インバータ回路３を構成するスイッチング素子の１つのオンまたはオフが継続されるので、スイッチング損失の低減を図ることができる。

また、リアクトル最小電流値ＩＬ＿ｌｉｍ＿ｍｉｎおよびリアクトル最大電流値ＩＬ＿ｌｉｍ＿ｍａｘと、リアクトル１３を流れる電流ＩＬとに基づき短絡デューティ制限係数Ｌｉｍ＿Ｄｕを決定し、その短絡デューティ制限係数Ｌｉｍ＿Ｄｕにより短絡デューティＤｕを制限することで、電力変換装置１００は、リアクトル１３に常に一定以上の電流が流れる連続モードで動作することができる。電力変換装置１００が連続モードで動作することで、Ｚソース昇圧回路２のコンデンサ１４の電圧（コンデンサ電圧）を安定化し、インバータ回路３の出力の不安定化を抑制することができる。

なお、本実施形態においては、基本ゲート信号生成部３４と昇圧用ゲート信号生成部３７とが同じキャリア信号ａを用いる例を説明したが、これに限られるものではなく、基本ゲート信号生成部３４と昇圧用ゲート信号生成部３７とは、異なるキャリア信号（例えば、周波数が異なるキャリア信号）を用いてもよい。こうすることで、スイッチング損失をさらに低減することができる。

また、スイッチング素子別昇圧用ゲート信号生成部３８は、Ｕ相、Ｖ相、Ｗ相の各相を構成する複数（２個）のスイッチング素子のうち、１個以上のスイッチング素子分の昇圧用ゲート信号を生成するようにしてもよい。例えば、スイッチング素子別昇圧用ゲート信号生成部３８は、Ｕ相を構成するスイッチング素子１６，１７のうち、スイッチング素子１６分の昇圧用ゲート信号Ｇｚｕｐを生成し、Ｖ相を構成するスイッチング素子１８，１９分の昇圧用ゲート信号Ｇｚｖｐ，Ｇｚｖｎを生成し、Ｗ相を構成するスイッチング素子２０，２１のうち、スイッチング素子２１分の昇圧用ゲート信号Ｇｚｗｎを生成するようにしてもよい。こうすることで、スイッチング損失をさらに低減することができる。

本発明を図面および実施形態に基づき説明してきたが、当業者であれば本開示に基づき種々の変形または修正を行うことが容易であることに注意されたい。したがって、これらの変形または修正は本発明の範囲に含まれることに留意されたい。例えば、各ブロックなどに含まれる機能などは論理的に矛盾しないように再配置可能であり、複数のブロックを１つに組み合わせたり、或いは分割したりすることが可能である。

１ 直流電源
２ Ｚソース昇圧回路
３ インバータ回路
４ モータ
５，１０ 電圧センサ
６，７，９ 電流センサ
８ 回転角度センサ
１１ ダイオード
１２，１３ リアクトル
１４，１５ コンデンサ
１６〜２１ スイッチング素子
２２〜２７ フリーホイールダイオード
３１ 制御部
３２ ３相電圧指令演算部
３３ ２相変調変換部
３４ 基本ゲート信号生成部
３５ 減算器
３６ 短絡デューティ演算部
３７ 昇圧用ゲート信号生成部
３８ スイッチング素子別昇圧用ゲート信号生成部
３９ 最終ゲート信号生成部
５１ 電流制限値演算部
５２ 短絡デューティ制限係数演算部
５３ 乗算器
４１ ３相−ｄｑ座標変換部
４２ 電流指令生成部
４３，４４ 減算器
４５，４６ ＰＩ制御部
４７ ｄｑ座標−３相変換部
４８ 有効電力指令演算部

Claims (3)

1. 一端が直流電源の正極側に接続された第１のリアクトルと、一端が前記直流電源の負極側に接続された第２のリアクトルと、一端が前記第１のリアクトルの一端に接続され、他端が前記第２のリアクトルの他端に接続された第１のコンデンサと、一端が前記第２のリアクトルの他端に接続され、他端が前記第１のリアクトルの一端に接続された第２のコンデンサとを有するＺソース昇圧回路と、
   複数のスイッチング素子を有し、前記Ｚソース昇圧回路の出力である前記第１のリアクトルの他端および前記第２のリアクトルの他端に接続され、前記複数のスイッチング素子のスイッチングにより前記Ｚソース昇圧回路の出力直流電圧を３相交流電圧に変換して交流電動機に出力するインバータ回路と、
   前記インバータ回路の出力電圧を指示する３相電圧指令を演算するとともに、有効電力指令を演算する３相電圧指令演算部と、
   前記交流電動機の回転角度に基づき、前記３相電圧指令演算部により演算された３相電圧指令を２相変調変換して、２相変調変換電圧指令を生成するとともに、前記２相変調変換電圧指令の状態を示す２相変調状態信号を生成する２相変調変換部と、
   前記２相変調変換部により生成された２相変調変換電圧指令および所定のキャリア信号に基づき、基本ゲート信号を生成する基本ゲート信号生成部と、
   前記第１のコンデンサの電圧と、前記第１のコンデンサの電圧の指令値とに基づき、前記Ｚソース昇圧回路の出力を短絡する時間である短絡デューティを演算する短絡デューティ演算部と、
   前記３相電圧指令演算部により演算された有効電力指令と、前記直流電源の電源電圧と、前記交流電動機の最大負荷電力とに基づき、前記第２のリアクトルに流す電流の最小値であるリアクトル最小電流値および前記第２のリアクトルに流す電流の最大値であるリアクトル最大電流値を演算する電流制限値演算部と、
   前記電流制限値演算部により演算されたリアクトル最小電流値およびリアクトル最大電流値と、前記第２のリアクトルに流れる電流とに基づき、前記短絡デューティの制限係数を演算する短絡デューティ制限係数演算部と、
   前記短絡デューティ演算部により演算された短絡デューティを、前記短絡デューティ制限係数演算部により演算された制限係数で制限した制限短絡デューティと、キャリア信号とに基づき、昇圧用ゲート信号を生成する昇圧用ゲート信号生成部と、
   前記２相変調変換部により生成された２相変調状態信号、および、前記昇圧用ゲート信号生成部により生成された昇圧用ゲート信号に基づき、前記スイッチング素子毎の昇圧用ゲート信号を生成するスイッチング素子別昇圧用ゲート信号生成部と、
   前記２相変調変換電圧指令が下限値または上限値となる相で昇圧ゲート動作が行われるように、前記基本ゲート信号生成部により生成された基本ゲート信号、および、前記スイッチング素子別昇圧用ゲート信号生成部により生成された前記スイッチング素子毎の昇圧用ゲート信号に基づき、前記スイッチング素子毎のゲート信号を生成する最終ゲート信号生成部と、を備えることを特徴とする電力変換装置。
2. 請求項１に記載の電力変換装置において、
   前記基本ゲート信号生成部が用いるキャリア信号と前記昇圧用ゲート信号生成部が用いるキャリア信号とが異なることを特徴とする電力変換装置。
3. 請求項１または２に記載の電力変換装置において、
   前記スイッチング素子別昇圧用ゲート信号生成部は、同じ相を構成する複数のスイッチング素子のうち、１個以上のスイッチング素子分の昇圧用ゲート信号を生成することを特徴とする電力変換装置。

Images