[go: up one dir, main page]

JP2019009633A - 半導体装置および電子制御ユニット - Google Patents

半導体装置および電子制御ユニット Download PDF

Info

Publication number
JP2019009633A
JP2019009633A JP2017124075A JP2017124075A JP2019009633A JP 2019009633 A JP2019009633 A JP 2019009633A JP 2017124075 A JP2017124075 A JP 2017124075A JP 2017124075 A JP2017124075 A JP 2017124075A JP 2019009633 A JP2019009633 A JP 2019009633A
Authority
JP
Japan
Prior art keywords
temperature
circuit
signal
current
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017124075A
Other languages
English (en)
Inventor
英俊 種村
Hidetoshi Tanemura
英俊 種村
聖 上村
Sei Kamimura
聖 上村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2017124075A priority Critical patent/JP2019009633A/ja
Priority to US15/968,275 priority patent/US20180375506A1/en
Priority to CN201810556517.7A priority patent/CN109120248A/zh
Publication of JP2019009633A publication Critical patent/JP2019009633A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B47/00—Circuit arrangements for operating light sources in general, i.e. where the type of light source is not relevant
    • H05B47/10—Controlling the light source
    • H05B47/105—Controlling the light source in response to determined parameters
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/01—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using semiconducting elements having PN junctions
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/005—Testing of electric installations on transport means
    • G01R31/006—Testing of electric installations on transport means on road vehicles, e.g. automobiles or trucks
    • G01R31/007—Testing of electric installations on transport means on road vehicles, e.g. automobiles or trucks using microprocessors or computers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • G01R31/2628—Circuits therefor for testing field effect transistors, i.e. FET's for measuring thermal properties thereof
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
    • H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K2017/0806—Modifications for protecting switching circuit against overcurrent or overvoltage against excessive temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0027—Measuring means of, e.g. currents through or voltages across the switch
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B39/00—Circuit arrangements or apparatus for operating incandescent light sources
    • H05B39/04—Controlling
    • H05B39/041—Controlling the light-intensity of the source
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/63—Vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Combustion & Propulsion (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)
  • Measuring Temperature Or Quantity Of Heat (AREA)

Abstract

【課題】温度に対する安全性と、駆動能力の制限とのバランスを向上させることが可能な半導体装置および電子制御ユニットを提供する。【解決手段】ホットセンサは、出力トランジスタＱｄの温度を検出し、コールドセンサは、出力トランジスタＱｄから離れた位置の温度を検出する。温度検知回路ＤＡＤＴは、ホットセンサの温度が基準温度よりも上昇した場合に過温度検知信号ＡＴｏをアサートし、ホットセンサとコールドセンサの温度差が基準温度差よりも大きい場合に温度差検知信号ＤＴｏをアサートする。電流制限回路ＩＬＭＴは、コールドセンサの温度に対して負の温度特性で連続的に変化する制限電流値信号を生成し、過温度検知信号ＡＴｏがアサートされた際に、出力トランジスタＱｄの駆動電流を制限電流値信号の信号レベルに応じた電流値に制限する。【選択図】図３

Description

本発明は、半導体装置および電子制御ユニットに関し、例えば、温度保護機能を搭載した半導体装置に関する。
特許文献１には、出力トランジスタの温度と周囲温度との温度差が所定の基準温度差を超えた場合や、出力トランジスタの温度が所定の基準温度を超えた場合に、出力トランジスタに流れる電流を制限する方式が示される。
特開２０１６−７２９３５号公報
例えば、車両装置等の電子制御ユニット（ＥＣＵ：Electronic Control Unit）は、通常、ＩＰＤ（インテリジェントパワーデバイス）と呼ばれる半導体装置を搭載している。ＩＰＤは、負荷を駆動する出力トランジスタと、当該出力トランジスタの各種保護機能とが一体化された構成となっている。その保護機能の一つとして、例えば、特許文献１に示されるような温度保護機能が挙げられる。
ＩＰＤでは、近年、チップサイズの縮小が進む一方で多種類の負荷を駆動することが求められる。このため、負荷駆動の際の電力密度が増加し、温度保護機能が発動し易い状況となってきている。温度保護機能が発動すると、通常、負荷の駆動能力を制限するような制御が行われる。この際には、周囲温度に応じて駆動能力の制限量が急激に変化する場合がある。その結果、駆動能力の過剰な制限が生じ、多種類の負荷を十分に駆動できないような事態を招く恐れがある。
後述する実施の形態は、このようなことを鑑みてなされたものであり、その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
一実施の形態による半導体装置は、出力トランジスタと、ホットセンサと、コールドセンサと、温度検知回路と、電流制限回路とを有する。出力トランジスタは、外部の負荷に駆動電流を供給する。ホットセンサは、出力トランジスタの温度を検出し、コールドセンサは、出力トランジスタから離れた位置の温度を検出する。温度検知回路は、ホットセンサの温度が基準温度よりも上昇した場合に過温度検知信号をアサートし、ホットセンサとコールドセンサの温度差が基準温度差よりも大きい場合に温度差検知信号をアサートする。電流制限回路は、コールドセンサの温度に対して負の温度特性で連続的に変化する制限電流値信号を生成し、過温度検知信号がアサートされた際に、出力トランジスタの駆動電流を制限電流値信号の信号レベルに応じた電流値に制限する。
前記一実施の形態によれば、温度に対する安全性と、駆動能力の制限とのバランスを向上させることが可能になる。
本発明の実施の形態１による電子制御ユニットを適用した車両装置の構成例を示す概略図である。 本発明の実施の形態１による電子制御ユニットの構成例を示す概略図である。 本発明の実施の形態１による半導体装置の構成例を示す概略図である。 図３における電流制限回路の動作例を示す図である。 図３における電流制限回路周りの詳細な構成例を示す回路図である。 図５の電流制限回路において、制限電流値信号と周囲温度との関係の一例を示す図である。 図３の半導体装置における過温度検知時の模式的な動作例を示す波形図である。 本発明の実施の形態２による半導体装置において、図３における電流制限回路の詳細な構成例を示す回路図である。 （ａ）は、図８におけるバンドギャップリファレンス回路の基本的な構成例を示す回路図であり、（ｂ）は、（ａ）の動作例を示す補足図である。 本発明の比較例となる半導体装置の構成例を示す概略図である。 図１０における温度検知回路の構成例を示す回路図である。 図１０における温度差検知電流制限回路の構成例を示す回路図である。 図１１におけるホットセンサおよびコールドセンサの配置構成例を示す図である。 （ａ）は、図１０の半導体装置における温度差検知時の模式的な動作例を示す波形図であり、（ｂ）は、図１０の半導体装置における過温度検知時の模式的な動作例を示す波形図である。 図１０の半導体装置において、温度差検知動作および過温度検知動作と周囲温度との関係の一例を示す説明図である。 図１０および図１５の半導体装置において、制限電流値と周囲温度との関係の一例を示す説明図である。 負荷となるライトを駆動する際の理想的な駆動電流の時間的変化の一例を示す波形図である。 （ａ）は、図１０の半導体装置を用いてライトを駆動する場合で、周囲温度が境界温度よりも低い場合のホット温度の時間的変化の一例を示す波形図であり、（ｂ）は、（ａ）に伴う駆動電流の時間的変化の一例を示す波形図である。 （ａ）は、図１０の半導体装置によってライトを駆動する場合で、周囲温度が境界温度よりも高い場合のホット温度の時間的変化の一例を示す波形図であり、（ｂ）は、（ａ）に伴う駆動電流の時間的変化の一例を示す波形図である。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらは互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
また、実施の形態の各機能ブロックを構成する回路素子は、特に制限されないが、公知のＣＭＯＳ（相補型ＭＯＳトランジスタ）等の集積回路技術によって、単結晶シリコンのような半導体基板上に形成される。明細書では、ｎチャネル型のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）をｎＭＯＳトランジスタと称し、ｐチャネル型のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）をｐＭＯＳトランジスタと称す。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
（実施の形態１）
《電子制御ユニットの概略》
図１は、本発明の実施の形態１による電子制御ユニットを適用した車両装置の構成例を示す概略図である。図１に示されるように、車両装置（代表的には自動車）に搭載される電子制御ユニットは、エンジン制御、ワイパー制御、エアバック制御、ステアリング制御、サンルーフ制御、ライト制御、ブレーキ制御、ミラー制御、ウィンドウ制御、ドア制御等の様々な制御を行う。
図２は、本発明の実施の形態１による電子制御ユニットの構成例を示す概略図である。図２に示す電子制御ユニットＥＣＵは、例えば、図１に示したライト制御を担っている。当該電子制御ユニットＥＣＵは、配線基板上に、半導体装置ＤＥＶ、マイクロコントローラＭＣＵ、電源装置ＰＩＣ、コンデンサＣ１，Ｃ２およびツェナーダイオードＺＤ等が実装された構成となっている。
マイクロコントローラＭＣＵは、例えば、ＣＰＵ（Central Processing Unit）およびメモリと、ＡＤＣ（Analog to Digital Converter）等の各種アナログ周辺回路と、通信インタフェース等の各種ディジタル周辺回路とを備え、ユーザに応じた所定の機能を実現する。半導体装置ＤＥＶは、ＩＰＤであり、マイクロコントローラＭＣＵからの指示（ここでは外部入力信号ＩＮ）に応じて負荷ＬＤ（ここではライト）を駆動する。また、半導体装置ＤＥＶは、各種保護回路の状態や、自己診断結果ＤＩＡＧ等を、適宜、マイクロコントローラＭＣＵへ出力する。
電子制御ユニットＥＣＵは、外部のバッテリＢＡＴから、０Ｖの接地電源電圧ＧＮＤを基準として例えば１２Ｖ程度等の電源電圧Ｖｃｃが供給される。コンデンサＣ１は、当該電源電圧Ｖｃｃを保持し、ツェナーダイオードＺＤは、当該電源電圧Ｖｃｃの電圧レベルを制限する。電源装置ＰＩＣは、電源電圧Ｖｃｃから５Ｖ等の内部電源電圧Ｖｄｄを生成し、コンデンサＣ２は、当該内部電源電圧Ｖｄｄを保持する。マイクロコントローラＭＣＵは、内部電源電圧Ｖｄｄで動作する。
ここで、半導体装置ＤＥＶは、実際には、複数のライトを制御する場合があり、場合によっては、ヘッドライト、フォグライト等、複数種類のライトを制御する場合がある。このように、制御対象が増えると、負荷駆動に伴い半導体装置ＤＥＶの温度は、より上昇し易くなる。したがって、半導体装置ＤＥＶには、このような温度上昇に対して安全性を確保することと、安全性を確保できる範囲内で負荷の駆動能力を最大限に確保することとが求められる。
《半導体装置（比較例）の構成および動作》
ここで、実施の形態１の半導体装置の説明に先立ち、その前提として検討した半導体装置について説明する。図１０は、本発明の比較例となる半導体装置の構成例を示す概略図である。図１０に示す半導体装置ＤＥＶ’は、出力トランジスタＱｄと、ドライバＤＲＶと、論理回路ＬＧＣ’と、温度検知回路ＤＡＤＴと、温度差検知電流制限回路ＤＴＩＬと、過温度検知電流制限回路ＡＴＩＬとを備える。
出力トランジスタＱｄは、電源電圧Ｖｃｃと出力ノードＮｏｕｔとの間を電流経路（ソース・ドレイン経路）とするｎＭＯＳトランジスタ等であり、出力ノードＮｏｕｔに電力信号Ｐｏｕｔ（例えば駆動電流）を供給することで負荷（図示せず）を駆動する。ドライバＤＲＶは、出力トランジスタＱｄに所定のゲート電圧Ｖｇを印加することで、出力トランジスタＱｄをオンまたはオフに駆動する。論理回路ＬＧＣ’は、各種保護機能が発動していない期間では、外部入力信号ＩＮのアサートに応じてドライバＤＲＶを介して出力トランジスタＱｄをオンに制御する。
温度検知回路ＤＡＤＴは、後述するホットセンサによって出力トランジスタＱｄの温度（明細書ではホット温度と呼ぶ）を監視し、後述するコールドセンサによって周囲温度（明細書ではコールド温度と呼ぶ）を監視する。温度検知回路ＤＡＤＴは、ホット温度が予め定めた基準温度よりも上昇した場合に過温度検知信号ＡＴｏをアサートし、その後、ホット温度が所定のヒステリシス温度だけ低下した場合に過温度検知信号ＡＴｏをネゲートする。また、温度検知回路ＤＡＤＴは、ホット温度とコールド温度の温度差が予め定めた基準温度差よりも大きい場合に温度差検知信号ＤＴｏをアサートし、その後、当該温度差が所定のヒステリシス温度だけ小さくなった場合に温度差検知信号ＤＴｏをネゲートする。
論理回路ＬＧＣ’は、過温度検知信号ＡＴｏおよび温度差検知信号ＤＴｏのアサートレベルをそれぞれラッチし、過温度ラッチ信号Ｓａｔおよび温度差ラッチ信号Ｓｄｔをそれぞれアサートする。論理回路ＬＧＣ’は、過温度検知信号ＡＴｏのアサートが一旦生じると、その後の過温度検知信号ＡＴｏのレベルに関わらず、例えば、外部入力信号ＩＮがネゲートされるまで過温度ラッチ信号Ｓａｔのアサートレベルを維持する。温度差検知信号ＤＴｏに関しても同様である。
温度差検知電流制限回路ＤＴＩＬは、過温度ラッチ信号Ｓａｔまたは温度差ラッチ信号Ｓｄｔの一方がアサートされた場合に、出力トランジスタＱｄのゲート電圧Ｖｇを下げることで出力トランジスタＱｄの駆動電流を制限する。過温度検知電流制限回路ＡＴＩＬは、過温度ラッチ信号Ｓａｔがアサートされた場合に、出力トランジスタＱｄのゲート電圧Ｖｇを下げることで出力トランジスタＱｄの駆動電流を制限する。すなわち、過温度ラッチ信号Ｓａｔがアサートされた場合には、温度差検知電流制限回路ＤＴＩＬと過温度検知電流制限回路ＡＴＩＬの両方によって電流制限が行われ、駆動電流は、温度差ラッチ信号Ｓｄｔがアサートされた場合よりも更に制限される。
また、論理回路ＬＧＣ’は、外部入力信号ＩＮがアサートレベルの場合、過温度検知信号ＡＴｏの反転信号をドライバＤＲＶへ出力することで、ホット温度が所定の基準温度に制限されるように出力トランジスタＱｄのオン・オフを制御する。同様に、論理回路ＬＧＣ’は、外部入力信号ＩＮがアサートレベルの場合、温度差検知信号ＤＴｏの反転信号をドライバＤＲＶへ出力することで、温度差が所定の基準温度差に制限されるように出力トランジスタＱｄのオン・オフを制御する。この出力トランジスタＱｄをオンに制御する際の駆動電流は、前述したように、過温度ラッチ信号Ｓａｔおよび温度差ラッチ信号Ｓｄｔの状態に応じて定められる。
図１１は、図１０における温度検知回路の構成例を示す回路図である。図１３は、図１１におけるホットセンサおよびコールドセンサの配置構成例を示す図である。図１１に示す温度検知回路ＤＡＤＴは、ダイオードＤｃｄ，Ｄｈｔと、定電流源ＩＳ１〜ＩＳ３と、比較回路ＣＭＰ１，ＣＭＰ２と、抵抗素子Ｒ１〜Ｒ４と、スイッチＳＷ１，ＳＷ２とを備える。ダイオードＤｃｄは、定電流源ＩＳ１からの定電流が供給されることで、コールドセンサとして機能する。ダイオードＤｈｔは、定電流源ＩＳ２からの定電流が供給されることで、ホットセンサとして機能する。
図１３に示すように、半導体装置ＤＥＶ’を構成する半導体チップＣＨＰ１は、例えば、チップの全体領域の中の偏った領域となる出力トランジスタＱｄの形成領域ＡＲ＿Ｑｄと、その残りの領域となる制御回路の形成領域ＡＲ＿ＣＴＬとを備える。出力トランジスタＱｄの形成領域ＡＲ＿Ｑｄには、中心部にホットセンサ（すなわちダイオードＤｈｔ）が配置される。制御回路の形成領域ＡＲ＿ＣＴＬには、出力トランジスタＱｄの形成領域ＡＲ＿Ｑｄから十分に離れた位置にコールドセンサ（すなわちダイオードＤｃｄ）が配置される。
ここで、ホットセンサの温度は、出力トランジスタＱｄに流れる電流が大きくなるにつれて上昇する。この際に、ホットセンサの配置箇所となる中心部は、特に出力トランジスタＱｄの発熱が集中し易い箇所となる。一方、コールドセンサは、出力トランジスタＱｄから離れた位置の温度を検出するため、出力トランジスタＱｄの発熱が伝達されるのにある程度の時間を要する。
出力トランジスタＱｄは、並列に結合される複数の単位ＭＯＳトランジスタＱｄ’によって構成される。この例では、８個の単位ＭＯＳトランジスタＱｄ’が示されるが、実際には、更に多数の単位ＭＯＳトランジスタＱｄ’が設けられる。単位ＭＯＳトランジスタＱｄ’は、ここでは、主面側をソース、裏面側をドレインとする縦型のｎＭＯＳトランジスタで構成される。
裏面側には、ｎ＋型のドレイン拡散層ＤＲ（ｎ＋）が配置され、その上部にｎ−型のドリフト層ＤＲＦ（ｎ−）が配置される。ドレイン拡散層ＤＲ（ｎ＋）は、電源電圧Ｖｃｃに結合される。一方、主面側には、チャネル形成領域となるｐ−型のウェルＰＷＬ（ｐ−）が配置され、その中にｎ＋型のソース拡散層ＳＯ（ｎ＋）が形成される。また、ウェルＰＷＬ（ｐ−）には、ウェル給電用となるｐ＋型の拡散層ＤＦ（ｐ＋）が形成される。当該拡散層ＤＦ（ｐ＋）およびソース拡散層ＳＯ（ｎ＋）は、共に、出力ノードＮｏｕｔに結合される。
主面側において、ソース拡散層ＳＯ（ｎ＋）およびウェルＰＷＬ（ｐ−）に隣接する箇所には、ゲート絶縁膜ＧＯＸおよびゲート層ＧＴを含んだトレンチ溝が形成される。ゲート層ＧＴに所定の正電圧を印加すると、ウェルＰＷＬ（ｐ−）にｎチャネルが形成され、ソース拡散層ＳＯ（ｎ＋）は、ｎチャネルを介してドリフト層ＤＲＦ（ｎ−）およびドレイン拡散層ＤＲ（ｎ＋）と導通する。
ホットセンサ（ダイオードＤｈｔ）は、主面側に配置されるｐｎ接合ダイオードで構成される。具体的には、主面側において、絶縁用のウェルＰＷＬ（ｐ−）が配置され、その中にｎ型のウェルＮＷＬ（ｎ）が配置される。ウェルＮＷＬ（ｎ）の中には、ｐ＋型の拡散層ＤＦ（ｐ＋）とｎ＋型の拡散層ＤＦ（ｎ＋）とが形成される。当該拡散層ＤＦ（ｐ＋）は、アノード配線Ｌｈ１に結合され、当該拡散層ＤＦ（ｎ＋）は、カソード配線Ｌｈ２に結合される。
一方、制御回路の形成領域ＡＲ＿ＣＴＬには、適宜、ｐＭＯＳトランジスタＭＰおよびｎＭＯＳトランジスタＭＮが配置される。ｐＭＯＳトランジスタＭＰは、主面側にソースおよびドレインとなる２個の拡散層ＤＦ（ｐ＋）を設け、その間にゲート絶縁膜ＧＯＸを介してゲート層ＧＴを設けたような構成となる。ｎＭＯＳトランジスタＭＮは、主面側にｐ−型のウェルＰＷＬ（ｐ−）を設け、その中に、ソースおよびドレインとなる２個の拡散層ＤＦ（ｎ＋）を設け、その間にゲート絶縁膜ＧＯＸを介してゲート層ＧＴを設けたような構成となる。さらに、制御回路の形成領域ＡＲ＿ＣＴＬには、ホットセンサと同様の構造を備えるコールドセンサ（ダイオードＤｃｄ）が配置される。ダイオードＤｃｄの拡散層ＤＦ（ｐ＋）は、アノード配線Ｌｃ１に結合され、ダイオードＤｃｄの拡散層ＤＦ（ｎ＋）は、カソード配線Ｌｃ２に結合される。
なお、図示は省略されているが、より詳細には、主面側において、出力トランジスタＱｄの形成領域ＡＲ＿Ｑｄには、当該領域の全面に広がるソース電極が配置され、当該ソース電極に出力ノードＮｏｕｔが結合される。また、アノード配線Ｌｈ１およびカソード配線Ｌｈ２は、このソース電極の一部に隙間を設けることで、制御回路の形成領域ＡＲ＿ＣＴＬに向けて引き出される。
図１１に戻り、比較回路ＣＭＰ１は、正極入力ノード（＋）に電圧Ｖ＿Ｃが印加され、負極入力ノード（−）に電圧Ｖ＿Ｈが印加され、比較結果として温度差検知信号ＤＴｏを出力する。電圧Ｖ＿Ｃは、ダイオードＤｃｄのアノードからの出力電圧であり、負の温度特性を備える。抵抗素子Ｒ２とスイッチＳＷ１は直列に結合され、この直列回路と抵抗素子Ｒ１は並列に結合される。当該並列回路は、比較回路ＣＭＰ１の負極入力ノード（−）と、ダイオードＤｈｔのアノードとの間に設けられる。電圧Ｖ＿Ｈは、当該並列回路とダイオードＤｈｔの直列回路によって生成され、負の温度特性を備える。また、スイッチＳＷ１は、温度差検知信号ＤＴｏのアサート期間でオンに制御される。
比較回路ＣＭＰ２は、正極入力ノード（＋）に電圧Ｖ＿Ｒが印加され、負極入力ノード（−）に電圧Ｖ＿Ｓが印加され、比較結果として過温度検知信号ＡＴｏを出力する。電圧Ｖ＿Ｓは、ダイオードＤｈｔのアノードからの出力電圧であり、負の温度特性を備える。抵抗素子Ｒ４とスイッチＳＷ２は直列に結合され、この直列回路と抵抗素子Ｒ３は並列に結合される。電圧Ｖ＿Ｒは、当該並列回路によって生成され、実質的に温度依存性を備えない。また、スイッチＳＷ２は、過温度検知信号ＡＴｏのネゲート期間でオンに制御される。
このような構成において、初期状態では、電圧Ｖ＿Ｈ≧電圧Ｖ＿Ｃとなるように調整されている。この状態では、比較回路ＣＭＰ１は、温度差検知信号ＤＴｏを‘Ｌ’レベル（ネゲートレベル）に制御し、スイッチＳＷ１はオフとなり、図１０の出力トランジスタＱｄはオンとなる。負荷ＬＤの駆動に伴い、出力トランジスタＱｄの温度（すなわちホット温度）は上昇し、ホット温度とコールド温度の温度差は拡大し、電圧Ｖ＿Ｈは、電圧Ｖ＿Ｃよりも大きい傾きで低下する。電圧Ｖ＿Ｈ＜電圧Ｖ＿Ｃとなるまで温度差が拡大すると（すなわち、温度差が基準温度差よりも大きくなると）、比較回路ＣＭＰ１は、温度差検知信号ＤＴｏを‘Ｈ’レベル（アサートレベル）に制御する。
温度差検知信号ＤＴｏがアサートされると、スイッチＳＷ１はオフからオンに切り替わり、これに伴い、電圧Ｖ＿Ｈは瞬間的に低下する。この電圧Ｖ＿Ｈの低下分はヒステリシス電圧となり、当該電圧に対応する温度はヒステリシス温度となる。一方、温度差検知信号ＤＴｏのアサートに伴い、出力トランジスタＱｄはオフとなる。その結果、ホット温度は低下し、ホット温度とコールド温度の温度差は縮小し、電圧Ｖ＿Ｈは上昇する。電圧Ｖ＿Ｈ≧電圧Ｖ＿Ｃとなるまで温度差が縮小すると（すなわち、温度差がヒステリシス温度だけ小さくなると）、比較回路ＣＭＰ１は、温度差検知信号ＤＴｏを‘Ｌ’レベル（ネゲートレベル）に制御する。これにより、初期状態に戻る。
また、初期状態では、電圧Ｖ＿Ｓ≧電圧Ｖ＿Ｒとなるように調整されている。この状態では、比較回路ＣＭＰ２は、過温度検知信号ＡＴｏを‘Ｌ’レベル（ネゲートレベル）に制御し、スイッチＳＷ２はオンとなり、出力トランジスタＱｄはオンとなる。負荷ＬＤの駆動に伴い、ホット温度は上昇し、電圧Ｖ＿Ｓは低下する。電圧Ｖ＿Ｓ＜電圧Ｖ＿Ｒとなるまでホット温度が上昇すると（すなわち、ホット温度が基準温度よりも上昇すると）、比較回路ＣＭＰ２は、過温度検知信号ＡＴｏを‘Ｈ’レベル（アサートレベル）に制御する。
過温度検知信号ＡＴｏがアサートされると、スイッチＳＷ２はオンからオフに切り替わり、これに伴い、電圧Ｖ＿Ｒは瞬間的に上昇する。この電圧Ｖ＿Ｒの上昇分はヒステリシス電圧となり、当該電圧に対応する温度はヒステリシス温度となる。一方、過温度検知信号ＡＴｏのアサートに伴い、出力トランジスタＱｄはオフとなる。その結果、ホット温度は低下し、電圧Ｖ＿Ｓは上昇する。電圧Ｖ＿Ｓ≧電圧Ｖ＿Ｒとなるまでホット温度が低下すると（すなわち、ホット温度がヒステリシス温度だけ低下すると）、比較回路ＣＭＰ２は、過温度検知信号ＡＴｏを‘Ｌ’レベル（ネゲートレベル）に制御する。これにより、初期状態に戻る。
このようにヒステリシス特性を持たせることで、出力トランジスタＱｄは、温度差検知信号ＤＴｏまたは過温度検知信号ＡＴｏのアサートに応じて電力供給動作を停止したのち、温度が十分に低下してから電力供給動作を再開する。その結果、出力トランジスタＱｄの十分な保護が図れる。
図１２は、図１０における温度差検知電流制限回路の構成例を示す回路図である。図１２に示す温度差検知電流制限回路ＤＴＩＬは、センストランジスタＱｓと、ｎＭＯＳトランジスタＭＮ１，ＭＮ２と、センス抵抗素子Ｒｓとを備える。センストランジスタＱｓは、出力トランジスタＱｄの１／ｎ（例えば数千分の１等）のトランジスタサイズを備え、出力トランジスタＱｄと同じゲート電圧Ｖｇで駆動される。センス抵抗素子Ｒｓは、センストランジスタＱｓに流れる電流をセンス電圧に変換する。その結果、出力トランジスタＱｄに流れる電流が大きくなるほど、センス電圧は大きくなる。
ｎＭＯＳトランジスタＭＮ２は、センス電圧によって制御される。その結果、ｎＭＯＳトランジスタＭＮ２のオン抵抗は、出力トランジスタＱｄに流れる電流が大きくなるほど小さくなる。ｎＭＯＳトランジスタＭＮ１は、温度差ラッチ信号Ｓｄｔまたは過温度ラッチ信号Ｓａｔがアサートレベルの場合に、オンに制御される。これにより、温度差ラッチ信号Ｓｄｔまたは過温度ラッチ信号Ｓａｔがアサートレベルの場合、出力トランジスタＱｄのゲート電荷がｎＭＯＳトランジスタＭＮ１，ＭＮ２を介して放電するため、出力トランジスタＱｄの駆動電流は制限される。図示は省略するが、図１０の過温度検知電流制限回路ＡＴＩＬも、温度差検知電流制限回路ＤＴＩＬと同様の構成を備える。
図１４（ａ）は、図１０の半導体装置における温度差検知時の模式的な動作例を示す波形図であり、図１４（ｂ）は、図１０の半導体装置における過温度検知時の模式的な動作例を示す波形図である。図１４（ａ）に示されるように、出力トランジスタＱｄのゲート電圧Ｖｇは、外部入力信号ＩＮの‘Ｈ’レベルおよび温度差検知信号ＤＴｏの‘Ｌ’レベルに応じてオンレベルに制御される（タイミングｔ１１）。これに応じて、ホット温度Ｔｈとコールド温度Ｔｃの温度差は拡大し、基準温度差Ｔｄｒｅｆより大きくなると、温度差検知信号ＤＴｏは‘Ｈ’レベルとなり、ゲート電圧Ｖｇは、オフレベルに制御される（タイミングｔ１２）。
その結果、ホット温度Ｔｈとコールド温度Ｔｃの温度差は縮小し、ヒステリシス温度ΔＴｈｙｓ１だけ小さくなると、温度差検知信号ＤＴｏは‘Ｌ’レベルとなり、ゲート電圧Ｖｇは、再びオンレベルに制御される（タイミングｔ１３）。この際のゲート電圧Ｖｇのオンレベルは、温度差検知電流制限回路ＤＴＩＬの動作に伴い、タイミングｔ１１の場合よりも低い電圧値ＶＬ１に制限される。これにより、出力トランジスタＱｄの駆動電流も制限される。
図１４（ｂ）においても同様に、出力トランジスタＱｄのゲート電圧Ｖｇは、外部入力信号ＩＮの‘Ｈ’レベルおよび過温度検知信号ＡＴｏの‘Ｌ’レベルに応じてオンレベルに制御される（タイミングｔ２１）。これに応じて、ホット温度Ｔｈは上昇し、基準温度Ｔｈｒｅｆより大きくなると、過温度検知信号ＡＴｏは‘Ｈ’レベルとなり、ゲート電圧Ｖｇは、オフレベルに制御される（タイミングｔ２２）。
その結果、ホット温度Ｔｈは低下し、ヒステリシス温度ΔＴｈｙｓ２だけ低下すると、過温度検知信号ＡＴｏは‘Ｌ’レベルとなり、ゲート電圧Ｖｇは、再びオンレベルに制御される（タイミングｔ２３）。この際のゲート電圧Ｖｇのオンレベルは、温度差検知電流制限回路ＤＴＩＬと過温度検知電流制限回路ＡＴＩＬの動作に伴い、タイミングｔ２１の場合よりも低く、かつ、図１４（ａ）の電圧値ＶＬ１よりも低い電圧値ＶＬ２に制限される。これにより、出力トランジスタＱｄの駆動電流も、図１４（ａ）の場合よりも更に制限される。
《温度差検知動作および過温度検知動作と周囲温度との関係》
図１５は、図１０の半導体装置において、温度差検知動作および過温度検知動作と周囲温度との関係の一例を示す説明図である。図１５の例では、温度差検知動作の際の基準温度差Ｔｄｒｅｆおよびヒステリシス温度ΔＴｈｙｓ１は、それぞれ、６０℃および３０℃となっており、過温度検知動作の際の基準温度Ｔｈｒｅｆおよびヒステリシス温度ΔＴｈｙｓ２は、それぞれ、１８０℃および１５℃となっている。
例えば、周囲温度（すなわちコールド温度Ｔｃ）が１００℃の場合、温度差検知信号ＤＴｏは、ホット温度Ｔｈが１６０℃の時にアサートされ、ホット温度Ｔｈが１３０℃に低下するとネゲートされる。また、コールド温度Ｔｃが１５０℃の場合、過温度検知信号ＡＴｏは、ホット温度Ｔｈが１８０℃の時にアサートされ、ホット温度Ｔｈが１６５℃に低下するとネゲートされる。
このような温度設定の場合、１２０℃を境界温度として、コールド温度Ｔｃが境界温度よりも低い場合には、温度差検知動作が行われる。すなわち、この場合、温度差検知信号ＤＴｏがアサートされるのはホット温度Ｔｈが１８０℃未満の時である。そして、温度差検知信号ＤＴｏがアサートされると、図１４（ａ）に示したように、温度差が６０℃を超えないように（言い換えれば、ホット温度Ｔｈが１８０℃未満を保つように）制御動作が行われる。その結果、実質的に、過温度検知動作は行われないことになる。
一方、コールド温度Ｔｃが境界温度（１２０℃）よりも高い場合には、過温度検知動作が行われる。すなわち、この場合、過温度検知信号ＡＴｏがアサートされるのは温度差が６０℃未満の時である。そして、過温度検知信号ＡＴｏがアサートされると、図１４（ｂ）に示したように、ホット温度が１８０℃を超えないように（言い換えれば、温度差が６０℃未満を保つように）制御動作が行われる。その結果、実質的に、温度差検知動作は行われないことになる。
図１６は、図１０および図１５の半導体装置において、制限電流値と周囲温度との関係の一例を示す説明図である。図１６に示されるように、コールド温度Ｔｃが境界温度（１２０℃）よりも低い範囲で温度差検知信号ＤＴｏがアサートされた場合、出力トランジスタＱｄの駆動電流は、電流値ＩＬ１に制限される。一方、コールド温度Ｔｃが境界温度（１２０℃）よりも高い範囲で過温度検知信号ＡＴｏがアサートされた場合、出力トランジスタＱｄの駆動電流は、電流値ＩＬ１よりも小さい電流値ＩＬ２に制限される。なお、電流値ＩＬ１，ＩＬ２は、それぞれ、図１４（ａ）および図１４（ｂ）における電圧値ＶＬ１，ＶＬ２に対応する電流値である。
《半導体装置（比較例）の問題点》
図１７は、負荷となるライトを駆動する際の理想的な駆動電流の時間的変化の一例を示す波形図である。図１７に示されるように、負荷ＬＤとなるライトを駆動する場合、駆動初期では、ライト内のフィラメントの抵抗が非常に小さいため、ライトには非常に大きな駆動電流が流れる。その後、駆動電流によってフィラメントの温度が上昇すると、フィラメントの抵抗値が大きくなるため、ライトに流れる駆動電流は小さくなる。
図１８（ａ）は、図１０の半導体装置を用いてライトを駆動する場合で、周囲温度が境界温度よりも低い場合のホット温度の時間的変化の一例を示す波形図であり、図１８（ｂ）は、図１８（ａ）に伴う駆動電流の時間的変化の一例を示す波形図である。図１９（ａ）は、図１０の半導体装置によってライトを駆動する場合で、周囲温度が境界温度よりも高い場合のホット温度の時間的変化の一例を示す波形図であり、図１９（ｂ）は、図１９（ａ）に伴う駆動電流の時間的変化の一例を示す波形図である。
前述したように、駆動初期ではフィラメントの温度が急激に上昇する。このため、コールド温度Ｔｃに応じて、温度差検知信号ＤＴｏまたは過温度検知信号ＡＴｏの一方がアサートされる可能性が高い。図１８（ａ）の例では、コールド温度Ｔｃが境界温度（１２０℃）よりも低いため、温度差検知信号ＤＴｏがアサートされている。これに伴い、駆動電流は図１６の電流値ＩＬ１に制限される。電流値ＩＬ１は、ライトを駆動するのに十分な大きさであり、その結果、図１８（ｂ）において、ライトは安定した点灯状態となる。
一方、図１９（ａ）の例では、コールド温度Ｔｃが境界温度（１２０℃）よりも高いため、過温度検知信号ＡＴｏがアサートされている。これに伴い、駆動電流は図１６の電流値ＩＬ２に制限される。電流値ＩＬ２は、ライトを駆動するのに不十分な大きさであり、その結果、図１９（ｂ）において、ライトは不点灯状態となる。
このように、図１０の構成例を用いた場合、コールド温度Ｔｃが境界温度（１２０℃）よりも低い温度（例えば１１９℃）か高い温度（例えば１２１℃）かに応じて、駆動能力（ここでは駆動電流）の制限量が急激に変化する。その結果、コールド温度Ｔｃが数℃程度違っただけで、負荷駆動の状態（ライトの点灯状態）に大きな差異が生じてしまう。そこで、例えば、電流値ＩＬ２を大きくすることが考えられる。ただし、そうすると、例えば、図１４（ｂ）のようなヒステリシス制御において特にコールド温度Ｔｃが高い場合、出力トランジスタＱｄの温度が、オーバシュート等によって過剰に上昇する恐れがある。その結果、出力トランジスタＱｄの安全性が低下する恐れがある。
《半導体装置（実施の形態１）の構成および動作》
図３は、本発明の実施の形態１による半導体装置の構成例を示す概略図である。図４は、図３における電流制限回路の動作例を示す図である。図３に示す半導体装置ＤＥＶは、出力トランジスタＱｄと、ドライバＤＲＶと、論理回路ＬＧＣと、温度検知回路ＤＡＤＴと、電流制限回路ＩＬＭＴとを備える。出力トランジスタＱｄ、ドライバＤＲＶおよび温度検知回路ＤＡＤＴの構成および動作に関しては、図１０の場合と同様である。
電流制限回路ＩＬＭＴは、図１６の場合のような２個の離散値と異なり、図４に示されるように、コールド温度Ｔｃに対して負の温度特性で連続的に変化する制限電流値信号（図５で述べるＶ＿Ｘ）を生成する。詳細には、電流制限回路ＩＬＭＴは、コールド温度Ｔｃが境界温度（１２０℃）よりも高い温度範囲において当該負の温度特性で連続的に変化する制限電流値信号（Ｖ＿Ｘ）を生成し、境界温度よりも低い温度範囲においてコールド温度Ｔｃに対して一定の信号レベルとなる制限電流値信号（Ｖ＿Ｘ）を生成する。
電流制限回路ＩＬＭＴは、過温度検知信号ＡＴｏがアサートされた際（詳細には過温度ラッチ信号Ｓａｔがアサートされた際）に、出力トランジスタＱｄの駆動電流を当該制限電流値信号（Ｖ＿Ｘ）の信号レベルに応じた電流値に制限する。同様に、電流制限回路ＩＬＭＴは、温度差検知信号ＤＴｏがアサートされた際（詳細には温度差ラッチ信号Ｓｄｔがアサートされた際）に、出力トランジスタＱｄの駆動電流を当該制限電流値信号（Ｖ＿Ｘ）の信号レベルに応じた電流値に制限する。図４において、駆動電流は、例えば、コールド温度が１４０℃の場合には電流値ＩＬ３に制限され、１００℃の場合には電流値ＩＬ１に制限される。
この電流制限に際し、電流制限回路ＩＬＭＴは、例えば、出力トランジスタＱｄのオン・オフを制御するオンオフ制御信号Ｓｏｎｆを生成する。論理回路ＬＧＣは、ドライバ制御信号Ｓｄｖを用いてドライバＤＲＶを介して出力トランジスタＱｄのオン・オフを制御する。ドライバ制御信号Ｓｄｖは、図１０の場合と同様に、温度差検知信号ＤＴｏや過温度検知信号ＡＴｏに基づいて生成され、これに加えて、オンオフ制御信号Ｓｏｎｆに基づいて生成される。具体的には、温度差検知信号ＤＴｏや過温度検知信号ＡＴｏに基づき出力トランジスタＱｄがオンに制御される期間の駆動電流が、オンオフ制御信号Ｓｏｎｆのデューティに基づき制限される。
《電流制限回路周りの詳細》
図５は、図３における電流制限回路周りの詳細な構成例を示す回路図である。図５において、電流制限回路ＩＬＭＴは、電圧生成回路ＶＧＥＮ１０，ＶＧＥＮ１１と、比較回路ＣＭＰ１０，ＣＭＰ１１と、選択回路ＳＥＬ１０と、電流センス回路ＩＳＥＮと、ナンドゲートＮＤ１０と、オアゲートＯＲ１０とを備える。また、論理回路ＬＧＣは、ラッチ回路ＬＴ１，ＬＴ２と、アンドゲートＡＤ１０とを備える。
電流制限回路ＩＬＭＴにおいて、電圧生成回路ＶＧＥＮ１０は、定電流源ＩＳ１０からの定電流が供給される抵抗素子Ｒｒｅｆを備え、境界温度（１２０℃）に対応する一定の電圧Ｖ＿Ｒを生成する。電圧生成回路ＶＧＥＮ１１は、定電流源ＩＳ１からの定電流が供給されるダイオードＤｃｄを備え、コールド温度Ｔｃに対して負の温度特性で連続的に変化する電圧Ｖ＿Ｃを生成する。
比較回路ＣＭＰ１０は、電圧生成回路ＶＧＥＮ１０からの電圧Ｖ＿Ｒと電圧生成回路ＶＧＥＮ１１からの電圧Ｖ＿Ｃとを比較する。すなわち、比較回路ＣＭＰ１０は、コールド温度Ｔｃが境界温度（１２０℃）よりも高いか低いかを判定する。なお、この例では、電圧生成回路ＶＧＥＮ１１は、図１１の温度検知回路ＤＡＤＴ内のコールドセンサと共用化される。これによって、回路規模の低減が図れ、さらに、比較回路ＣＭＰ１０によるコールド温度と境界温度との比較を高精度に行うことが可能になる。ただし、場合によっては、それぞれの定電流値を最適化するため、電圧生成回路ＶＧＥＮ１１と温度検知回路ＤＡＤＴとで個別にダイオードＤｃｄを設けることも可能である。この場合、例えば、図１３に示したダイオードＤｃｄの形成領域に、２個のダイオードＤｃｄを近接して形成すればよい。
選択回路ＳＥＬ１０は、インバータ回路ＩＶ１０，ＩＶ１１と、スイッチＳＷ１０，ＳＷ１１とを備え、比較回路ＣＭＰ１０の比較結果に応じて、電圧生成回路ＶＧＥＮ１０からの電圧Ｖ＿Ｒか電圧生成回路ＶＧＥＮ１１からの電圧Ｖ＿Ｃの一方を制限電流値信号Ｖ＿Ｘとして出力する。この例では、電圧Ｖ＿Ｃ≧電圧Ｖ＿Ｒの場合（すなわち、コールド温度Ｔｃが境界温度以下の場合）、スイッチＳＷ１１がオンに制御され、電圧Ｖ＿Ｒが制限電流値信号Ｖ＿Ｘとして出力される。一方、電圧Ｖ＿Ｃ＜電圧Ｖ＿Ｒの場合（すなわち、コールド温度Ｔｃが境界温度より高い場合）、スイッチＳＷ１０がオンに制御され、電圧Ｖ＿Ｃが制限電流値信号Ｖ＿Ｘとして出力される。
電流センス回路ＩＳＥＮは、センストランジスタＱｓｅｎとセンス抵抗素子Ｒｓｅｎとを備え、出力トランジスタＱｄに流れる駆動電流を検出し、当該駆動電流の大きさに比例するセンス電圧Ｖｓｅｎを生成する。センストランジスタＱｓｅｎは、出力トランジスタＱｄの１／ｎ（例えば数千分の１等）のトランジスタサイズを備え、出力トランジスタＱｄと同じゲート電圧Ｖｇで駆動される。センストランジスタＱｓｅｎは、例えば、図１３における多数の単位ＭＯＳトランジスタＱｄ’の一部を用いて構成される。
また、負荷ＬＤを抵抗素子とみなすと、センストランジスタＱｓｅｎのソース電圧は、センス抵抗素子Ｒｓｅｎに伴い出力トランジスタＱｄのソース電圧に追従して変動する。これにより、出力トランジスタＱｄとセンストランジスタＱｓｅｎは、実質的に、カレントミラー回路を構成することになる。センス抵抗素子Ｒｓｅｎは、センストランジスタＱｓに流れる電流をセンス電圧Ｖｓｅｎに変換する。
比較回路ＣＭＰ１１は、電流センス回路ＩＳＥＮからのセンス電圧Ｖｓｅｎと、制限電流値信号Ｖ＿Ｘとを比較し、当該比較結果によって出力トランジスタＱｄのオン・オフを制御する。具体的には、比較回路ＣＭＰ１１は、センス電圧Ｖｓｅｎ＜制限電流値信号Ｖ＿Ｘの場合（すなわち、駆動電流が制限電流値よりも小さい場合）には、‘Ｌ’レベルを出力することで出力トランジスタＱｄをオンに制御する。一方、比較回路ＣＭＰ１１は、センス電圧Ｖｓｅｎ≧制限電流値信号Ｖ＿Ｘの場合（すなわち、駆動電流が制限電流値以上の場合）には、‘Ｈ’レベルを出力することで出力トランジスタＱｄをオフに制御する。
この際に、詳細には、比較回路ＣＭＰ１１の出力信号は、ナンドゲートＮＤ１０を介してオンオフ制御信号Ｓｏｎｆとなり、論理回路ＬＧＣ内のアンドゲートＡＤ１０を介してドライバ制御信号Ｓｄｖとなる。詳細に説明すると、まず、図１０等で述べたように、論理回路ＬＧＣは、温度差検知信号ＤＴｏおよび過温度検知信号ＡＴｏのアサートレベルをそれぞれラッチ回路ＬＴ１，ＬＴ２を用いてラッチし、温度差ラッチ信号Ｓｄｔおよび過温度ラッチ信号Ｓａｔをそれぞれアサートレベル（‘Ｈ’レベル）に制御する。オアゲートＯＲ１０は、温度差ラッチ信号Ｓｄｔまたは過温度ラッチ信号Ｓａｔの一方がアサートレベルの場合に、‘Ｈ’レベルを出力する。この場合、ナンドゲートＮＤ１０は、比較回路ＣＭＰ１１の出力信号を反転させてオンオフ制御信号Ｓｏｎｆとして出力する。
すなわち、オンオフ制御信号Ｓｏｎｆは、温度差ラッチ信号Ｓｄｔまたは過温度ラッチ信号Ｓａｔの一方がアサートレベルの場合で、駆動電流が制限電流値よりも小さい場合には‘Ｈ’レベルとなり、駆動電流が制限電流値以上の場合には‘Ｌ’レベルとなる。一方、オンオフ制御信号Ｓｏｎｆは、温度差ラッチ信号Ｓｄｔまたは過温度ラッチ信号Ｓａｔが共にネゲートレベルの場合には、‘Ｈ’レベル固定となる。
アンドゲートＡＤ１０は、オンオフ制御信号Ｓｏｎｆと、温度差検知信号の反転信号（／ＤＴｏ）と、過温度検知信号の反転信号（／ＡＴｏ）とのアンド演算結果によってドライバ制御信号Ｓｄｖを出力する。その結果、ドライバ制御信号Ｓｄｖは、温度差検知信号ＤＴｏまたは過温度検知信号ＡＴｏの少なくとも一方がアサートされている期間では、‘Ｌ’レベルとなり、出力トランジスタＱｄはオフに制御される。一方、ドライバ制御信号Ｓｄｖは、温度差検知信号ＤＴｏと過温度検知信号ＡＴｏが共にネゲートされている期間では、オンオフ制御信号Ｓｏｎｆに等しくなり、出力トランジスタＱｄは、オンオフ制御信号Ｓｏｎｆの‘Ｈ’レベル／‘Ｌ’レベルに応じてオン／オフに制御される。なお、温度差ラッチ信号Ｓｄｔおよび過温度ラッチ信号Ｓａｔが共にネゲートレベルの場合、出力トランジスタＱｄは、オンオフ制御信号Ｓｏｎｆの‘Ｈ’レベル固定に伴い、電流制限されずにオン固定となる。
図６は、図５の電流制限回路において、制限電流値信号と周囲温度との関係の一例を示す図である。図６に示すように、制限電流値信号Ｖ＿Ｘの電圧レベルは、周囲温度（コールド温度Ｔｃ）が境界温度（１２０℃）よりも低い場合には、電圧Ｖ＿Ｒに基づく一定値となる。この一定値は、温度差検知信号ＤＴｏがアサートされた場合の駆動電流を制限する。一方、制限電流値信号Ｖ＿Ｘの電圧レベルは、コールド温度Ｔｃが境界温度（１２０℃）よりも高い場合には、電圧Ｖ＿Ｃに基づき、負の温度特性で連続的に変化する値となる。この値は、過温度検知信号ＡＴｏがアサートされた場合の駆動電流を制限する。
図７は、図３の半導体装置における過温度検知時の模式的な動作例を示す波形図である。図７の示す波形は、図１４（ｂ）に示した波形とほぼ同様である。ただし、図１４（ｂ）では、タイミングｔ２３において、ゲート電圧Ｖｇを電圧値ＶＬ２に制限することで電流制限が行われていたが、図７では、オンオフ制御信号Ｓｏｎｆに基づきゲート電圧Ｖｇをスイッチング制御することで、電流制限が行われる。この場合、コールド温度Ｔｃに応じて、オンオフ制御信号Ｓｏｎｆにおけるオン期間とオフ期間の比率が変動することになり、その結果定まるゲート電圧Ｖｇの平均値ＶＬＡは、図６に示したような制限電流値信号Ｖ＿Ｘの特性ラインに従うことになる。なお、温度差検知時の動作も、当該過温度検知時の動作と同様である。
《実施の形態１の主要な効果》
以上、実施の形態１の方式を用いることで、代表的には、温度に対する安全性と、駆動能力の制限とのバランスを向上させることが可能になる。具体的に説明すると、過温度検知時の駆動電流は、図１６の場合のように周囲温度に関わらず一定の低い電流値ＩＬ２に制限されるのではなく、図４のように周囲温度の上昇に応じて電流値ＩＬ２に向けて連続的に制限される。その結果、図１８および図１９で述べたような、コールド温度Ｔｃの僅かな違いで、負荷駆動の状態（ライトの点灯状態）に大きな差異が生じるような事態を回避できる。
また、電流値ＩＬ２は、コールド温度Ｔｃが１８０℃の時に必要とされる制限値であるが、当該制限値は、実際上、コールド温度Ｔｃが低くなるほど緩和することができる。これは、例えば、図７のようなヒステリシス制御において、コールド温度Ｔｃが低くなるほど、出力トランジスタＱｄの温度変化にオーバシュート等が生じ難くなり、その結果、駆動電流の制限値を緩和しても、安全性を確保できるためである。そこで、図４のように周囲温度の低下に応じて駆動電流の制限を連続的に緩和することで、安全性を確保できる範囲内で負荷の駆動能力を最大限に確保することができる。例えば、駆動電流の制限を段階的に緩和するよりも、負荷の駆動能力をより高く確保することができる。その結果、ＩＰＤにおいて、多種類の負荷を十分に駆動することも可能になる。
なお、電流制限回路ＩＬＭＴは、必ずしも図５のような回路方式に限定されず、別の回路方式を用いることも可能である。例えば、図１２のような回路を用いて、ｎＭＯＳトランジスタＭＮ１のゲート電圧を、図６の逆極性の電圧（すなわち、境界温度以上で正の温度特性を備える電圧）で制御するような方式であってもよい。ただし、消費電力や、電流制限の高精度化や、設計の容易性等の観点からは、図５のような回路方式が望ましい。
（実施の形態２）
《電流制限回路周りの詳細》
図８は、本発明の実施の形態２による半導体装置において、図３における電流制限回路の詳細な構成例を示す回路図である。図８に示す電流制限回路ＩＬＭＴ２は、図５の構成例と比較して、電圧生成回路ＶＧＥＮ２０，ＶＧＥＮ２１の構成が異なっている。電圧生成回路ＶＧＥＮ２０は、バンドギャップリファレンス回路ＢＧＲｒを備え、電圧生成回路ＶＧＥＮ２１は、バンドギャップリファレンス回路ＢＧＲｃを備える。バンドギャップリファレンス回路ＢＧＲｒ，ＢＧＲｃは、例えば、図１３に示したダイオードＤｃｄ（コールドセンサ）に近接して配置される。
図９（ａ）は、図８におけるバンドギャップリファレンス回路の基本的な構成例を示す回路図であり、図９（ｂ）は、図９（ａ）の動作例を示す補足図である。図９（ａ）に示すバンドギャップリファレンス回路ＢＧＲは、抵抗素子Ｒ２１と、それに直列に結合されるダイオードＤ２１と、抵抗素子Ｒ２２と、それに直列に結合されるダイオードＤ２２およびバンドギャップ抵抗素子Ｒｂｇｒと、アンプ回路ＡＭＰとを備える。抵抗素子Ｒ２１と抵抗素子Ｒ２２の抵抗値は同一であり、ダイオードＤ２２は、ダイオードＤ２１のｍ倍の素子サイズを備える。
アンプ回路ＡＭＰは、負帰還構成となっており、正極入力ノード（＋）と負極入力ノード（−）の電圧が等しくなるように制御する。これにより、ダイオードＤ２１に流れる電流と、ダイオードＤ２２に流れる電流は等しくなる。その結果、バンドギャップ抵抗素子Ｒｂｇｒの両端には、ダイオードＤ２１とダイオードＤ２２の順方向電圧の差分値であるΔＶｂｇｒ（＝ＶＴ×ｌｎ（ｍ））（ＶＴは熱電圧）が生じる。また、抵抗素子Ｒ２２に流れる電流は、“ΔＶｂｇｒ／Ｒｂｇｒ”であるため、出力電圧Ｖｂｇｒは、ダイオードＤ２２の順方向電圧をＶＦ２２として、“ΔＶｂｇｒ＋ＶＦ２２＋（ΔＶｂｇｒ／Ｒｂｇｒ）×Ｒ２２＝ＶＦ２２＋ΔＶｂｇｒ×（１＋Ｒ２２／Ｒｂｇｒ）”となる。
“ＶＦ２２”は負の温度特性を備え、“ΔＶｂｇｒ×（１＋Ｒ２２／Ｒｂｇｒ）”は正の温度特性を備える。したがって、図９（ｂ）に示されるように、“Ｒ２２／Ｒｂｇｒ”の値を調整することで、出力電圧Ｖｂｇｒにおける温度特性の感度を任意に設定することが可能になる。図８において、バンドギャップリファレンス回路ＢＧＲｒの出力電圧Ｖｂｇｒ（すなわち電圧Ｖ＿Ｒ）は、例えば、温度に依らず一定値か、または、負の温度特性を備える。一方、バンドギャップリファレンス回路ＢＧＲｃの出力電圧Ｖｂｇｒ（すなわち電圧Ｖ＿Ｃ）は、バンドギャップリファレンス回路ＢＧＲｒよりも感度が大きい負の温度特性を備える。
《実施の形態２の主要な効果》
以上、実施の形態２の方式を用いることで、実施の形態１の場合と同様の効果が得られる。さらに、実施の形態１の方式と比較して、電流制限の高精度化が図れる場合がある。具体的に説明すると、図５のダイオードＤｃｄは、通常、温度に応じて０．４Ｖ〜０．７Ｖの電圧を生成する。一方、バンドギャップリファレンス回路ＢＧＲｃは、ダイオードＤｃｄと比較して、製造ばらつきに強く、かつダイオードＤｃｄよりも低い電圧Ｖ＿Ｃを生成することができる。電圧Ｖ＿Ｃの低電圧化が図れると、センス電圧Ｖｓｅｎの低電圧化（センス抵抗素子Ｒｓｅｎの低抵抗化）が可能となる。その結果、カレントミラー回路（Ｑｓｅｎ，Ｑｄ）による電流検出精度が高まり、電流制限の高精度化が図れる。さらに、、バンドギャップリファレンス回路ＢＧＲｃが製造ばらつきに強いため、電流制限に際してのばらつきも小さくできる。これによっても、電流制限の高精度化が図れる。
このように電流制限を高精度化できることで、温度に対する安全性と、駆動能力の制限とのバランスを更に向上させることが可能になる。なお、バンドギャップリファレンス回路は、図９（ａ）の回路に限らず、一般的に知られている様々な回路であってもよい。また、ここでは、バンドギャップリファレンス回路ＢＧＲｒを備えた電圧生成回路ＶＧＥＮ２０を用いたが、代わりに、図５の場合と同様に、抵抗素子Ｒｒｅｆを備えた電圧生成回路ＶＧＥＮ１０を用いることも可能である。ただし、抵抗素子Ｒｒｅｆは、厳密には、若干の温度特性を有し、また、製造ばらつきも大きくなり得るため、この観点では、電圧生成回路ＶＧＥＮ２０を用いる方が望ましい。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。例えば、前述した実施の形態は、本発明を分かり易く説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施の形態の構成の一部を他の実施の形態の構成に置き換えることが可能であり、また、ある実施の形態の構成に他の実施の形態の構成を加えることも可能である。また、各実施の形態の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
例えば、実施の形態の半導体装置は、図２のような電子制御ユニットＥＣＵに限らず、様々な種類の負荷に電力を供給する装置として広く適用可能である。
ＡＴｏ 過温度検知信号
ＢＧＲ バンドギャップリファレンス回路
ＣＭＰ 比較回路
ＤＡＤＴ 温度検知回路
ＤＥＶ 半導体装置
ＤＲＶ ドライバ
ＤＴｏ 温度差検知信号
Ｄｃｄ ダイオード（コールドセンサ）
Ｄｈｔ ダイオード（ホットセンサ）
ＥＣＵ 電子制御ユニット
ＩＬＭＴ 電流制限回路
ＩＳ 定電流源
ＩＳＥＮ 電流センス回路
ＬＤ 負荷
ＬＧＣ 論理回路
ＭＣＵ マイクロコントローラ
ＭＮ ｎＭＯＳトランジスタ
Ｑｄ 出力トランジスタ
Ｑｓｅｎ センストランジスタ
Ｒ 抵抗素子
ＳＥＬ 選択回路
Ｓｏｎｆ オンオフ制御信号
Ｔｃ コールド温度
Ｔｄｒｅｆ 基準温度差
Ｔｈ ホット温度
Ｔｈｒｅｆ 基準温度
ＶＧＥＮ 電圧生成回路
ΔＴｈｙｓ ヒステリシス温度

Claims (15)

  1. 外部の負荷に駆動電流を供給する出力トランジスタと、
    前記出力トランジスタの温度を検出するホットセンサと、
    前記出力トランジスタから離れた位置の温度を検出するコールドセンサと、
    前記ホットセンサの温度が予め定めた基準温度よりも上昇した場合に過温度検知信号をアサートし、前記ホットセンサと前記コールドセンサの温度差が予め定めた基準温度差よりも大きい場合に温度差検知信号をアサートする温度検知回路と、
    前記コールドセンサの温度に対して負の温度特性で連続的に変化する制限電流値信号を生成し、前記過温度検知信号がアサートされた際に、前記出力トランジスタの駆動電流を前記制限電流値信号の信号レベルに応じた電流値に制限する電流制限回路と、
    を有する、
    半導体装置。
  2. 請求項１記載の半導体装置において、
    前記温度検知回路は、前記過温度検知信号をアサートしたのち、前記ホットセンサの温度が第１のヒステリシス温度だけ低下した場合に前記過温度検知信号をネゲートし、前記温度差検知信号をアサートしたのち、前記温度差が第２のヒステリシス温度だけ小さくなった場合に前記温度差検知信号をネゲートし、
    前記半導体装置は、さらに、前記過温度検知信号を用いて前記ホットセンサの温度が前記基準温度に制限されるように前記出力トランジスタのオン・オフを制御し、前記温度差検知信号を用いて前記温度差が前記基準温度差に制限されるように前記出力トランジスタのオン・オフを制御する論理回路を備え、
    前記過温度検知信号は、前記コールドセンサの温度が境界温度よりも高い場合にアサートされ、
    前記温度差検知信号は、前記コールドセンサの温度が前記境界温度よりも低い場合にアサートされ、
    前記制限電流値信号は、前記コールドセンサの温度が前記境界温度よりも高い温度範囲において前記コールドセンサの温度に対して負の温度特性で連続的に変化する、
    半導体装置。
  3. 請求項２記載の半導体装置において、さらに、
    前記制限電流値信号は、前記コールドセンサの温度が前記境界温度よりも低い温度範囲において前記コールドセンサの温度に対して一定の信号レベルとなり、
    前記電流制限回路は、前記温度差検知信号がアサートされた際に、前記出力トランジスタの駆動電流を前記制限電流値信号の信号レベルに応じた電流値に制限する、
    半導体装置。
  4. 請求項１記載の半導体装置において、
    前記コールドセンサは、定電流が供給されるダイオードであり、
    前記電流制限回路は、前記コールドセンサの出力電圧によって前記制限電流値信号を生成する、
    半導体装置。
  5. 請求項１記載の半導体装置において、
    前記電流制限回路は、バンドギャップリファレンス回路によって前記制限電流値信号を生成する、
    半導体装置。
  6. 請求項１記載の半導体装置において、
    前記電流制限回路は、
    前記出力トランジスタに流れる駆動電流を検出し、当該駆動電流の大きさに比例する電圧信号を生成する電流センス回路と、
    前記電流センス回路からの前記電圧信号と、前記制限電流値信号とを比較し、当該比較結果によって前記出力トランジスタのオン・オフを制御する第１の比較回路と、
    を有する、
    半導体装置。
  7. 請求項３記載の半導体装置において、
    前記電流制限回路は、
    前記境界温度に対応する一定の電圧信号を生成する第１の電圧生成回路と、
    前記コールドセンサの温度に対して負の温度特性を備える電圧信号を生成する第２の電圧生成回路と、
    前記第１の電圧生成回路からの前記電圧信号と前記第２の電圧生成回路からの前記電圧信号とを比較する第２の比較回路と、
    前記第２の比較回路の比較結果に応じて、前記第１の電圧生成回路からの前記電圧信号か前記第２の電圧生成回路からの前記電圧信号の一方を前記制限電流値信号として出力する選択回路と、
    を有する、
    半導体装置。
  8. 請求項７記載の半導体装置において、
    前記電流制限回路は、
    前記出力トランジスタに流れる駆動電流を検出し、当該駆動電流の大きさに比例する電圧信号を生成する電流センス回路と、
    前記電流センス回路からの前記電圧信号と、前記選択回路からの前記制限電流値信号とを比較し、当該比較結果によって前記出力トランジスタのオン・オフを制御する第１の比較回路と、
    を有する、
    半導体装置。
  9. 請求項７記載の半導体装置において、
    前記第１の電圧生成回路は、定電流が供給される抵抗素子を備える、
    半導体装置。
  10. ユーザに応じた所定の機能を実現するマイクロコントローラと、
    前記マイクロコントローラからの指示に応じて外部の負荷を駆動する半導体装置と、
    前記マイクロコントローラおよび前記半導体装置が実装される配線基板と、
    を備える電子制御ユニットであって、
    前記半導体装置は、
    前記負荷に駆動電流を供給する出力トランジスタと、
    前記出力トランジスタの温度を検出するホットセンサと、
    前記出力トランジスタから離れた位置の温度を検出するコールドセンサと、
    前記ホットセンサの温度が予め定めた基準温度よりも上昇した場合に過温度検知信号をアサートし、前記ホットセンサと前記コールドセンサの温度差が予め定めた基準温度差よりも大きい場合に温度差検知信号をアサートする温度検知回路と、
    前記コールドセンサの温度に対して負の温度特性で連続的に変化する制限電流値信号を生成し、前記過温度検知信号がアサートされた際に、前記出力トランジスタの駆動電流を前記制限電流値信号の信号レベルに応じた電流値に制限する電流制限回路と、
    を有する、
    電子制御ユニット。
  11. 請求項１０記載の電子制御ユニットにおいて、
    前記温度検知回路は、前記過温度検知信号をアサートしたのち、前記ホットセンサの温度が第１のヒステリシス温度だけ低下した場合に前記過温度検知信号をネゲートし、前記温度差検知信号をアサートしたのち、前記温度差が第２のヒステリシス温度だけ小さくなった場合に前記温度差検知信号をネゲートし、
    前記半導体装置は、さらに、前記過温度検知信号を用いて前記ホットセンサの温度が前記基準温度に制限されるように前記出力トランジスタのオン・オフを制御し、前記温度差検知信号を用いて前記温度差が前記基準温度差に制限されるように前記出力トランジスタのオン・オフを制御する論理回路を備え、
    前記過温度検知信号は、前記コールドセンサの温度が境界温度よりも高い場合にアサートされ、
    前記温度差検知信号は、前記コールドセンサの温度が前記境界温度よりも低い場合にアサートされ、
    前記制限電流値信号は、前記コールドセンサの温度が前記境界温度よりも高い温度範囲において前記コールドセンサの温度に対して負の温度特性で連続的に変化する、
    電子制御ユニット。
  12. 請求項１１記載の電子制御ユニットにおいて、さらに、
    前記制限電流値信号は、前記コールドセンサの温度が前記境界温度よりも低い温度範囲において前記コールドセンサの温度に対して一定の信号レベルとなり、
    前記電流制限回路は、前記温度差検知信号がアサートされた際に、前記出力トランジスタの駆動電流を前記制限電流値信号の信号レベルに応じた電流値に制限する、
    電子制御ユニット。
  13. 請求項１０記載の電子制御ユニットにおいて、
    前記コールドセンサは、定電流が供給されるダイオードであり、
    前記電流制限回路は、前記コールドセンサの出力電圧によって前記制限電流値信号を生成する、
    電子制御ユニット。
  14. 請求項１０記載の電子制御ユニットにおいて、
    前記電流制限回路は、バンドギャップリファレンス回路によって前記制限電流値信号を生成する、
    電子制御ユニット。
  15. 請求項１０記載の電子制御ユニットにおいて、
    前記負荷は、車両用のライトである、
    電子制御ユニット。
JP2017124075A 2017-06-26 2017-06-26 半導体装置および電子制御ユニット Pending JP2019009633A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017124075A JP2019009633A (ja) 2017-06-26 2017-06-26 半導体装置および電子制御ユニット
US15/968,275 US20180375506A1 (en) 2017-06-26 2018-05-01 Semiconductor device and electronic control unit
CN201810556517.7A CN109120248A (zh) 2017-06-26 2018-05-31 半导体器件和电子控制单元

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017124075A JP2019009633A (ja) 2017-06-26 2017-06-26 半導体装置および電子制御ユニット

Publications (1)

Publication Number Publication Date
JP2019009633A true JP2019009633A (ja) 2019-01-17

Family

ID=64692808

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017124075A Pending JP2019009633A (ja) 2017-06-26 2017-06-26 半導体装置および電子制御ユニット

Country Status (3)

Country Link
US (1) US20180375506A1 (ja)
JP (1) JP2019009633A (ja)
CN (1) CN109120248A (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6411847B2 (ja) * 2014-10-02 2018-10-24 ルネサスエレクトロニクス株式会社 半導体装置、それを備えた車載用電子装置及び自動車
EP3481161B1 (en) * 2017-11-02 2025-09-10 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with transistor components arranged side by side
JP7006492B2 (ja) * 2018-04-27 2022-01-24 株式会社デンソー ワイパ装置
US11545418B2 (en) * 2018-10-24 2023-01-03 Texas Instruments Incorporated Thermal capacity control for relative temperature-based thermal shutdown
WO2020141558A1 (en) * 2019-01-04 2020-07-09 Hero MotoCorp Limited Lighting circuitry of vehicle
JP7328008B2 (ja) * 2019-05-29 2023-08-16 ローム株式会社 半導体装置
US11428583B2 (en) * 2019-08-23 2022-08-30 Taiwan Semiconductor Manufacturing Co., Ltd. Temperature sensor based on different wire temperature coefficient of resistance (TCR)
CN113054961A (zh) * 2021-03-19 2021-06-29 上海瞻芯电子科技有限公司 驱动电路、设备、电源及驱动方法
CN116231580B (zh) * 2023-04-17 2023-10-13 苏州纳芯微电子股份有限公司 自适应温差短路保护电路及驱动装置

Also Published As

Publication number Publication date
US20180375506A1 (en) 2018-12-27
CN109120248A (zh) 2019-01-01

Similar Documents

Publication Publication Date Title
JP2019009633A (ja) 半導体装置および電子制御ユニット
JP7198028B2 (ja) ドライバ装置
JP5862434B2 (ja) パワートランジスタの駆動回路
TWI450069B (zh) 具有較高溫度係數之與絕對溫度成正比的電流產生電路以及包含該電路的顯示裝置及其方法
US12149248B2 (en) Ultra-low energy per cycle oscillator topology
US7554869B2 (en) Semiconductor memory device having internal circuits responsive to temperature data and method thereof
TWI671983B (zh) 電壓調節器及動態洩流電路
KR100907893B1 (ko) 기준 전압 발생 회로를 위한 기동 회로
JP5353548B2 (ja) バンドギャップレファレンス回路
JP7292286B2 (ja) 温度過昇保護回路
TWI818034B (zh) 逆流防止電路以及電源電路
US7135898B2 (en) Power-on reset circuit with supply voltage and temperature immunity, ultra-low DC leakage current, and fast power crash reaction
CN108107344B (zh) 一种适用于igbt驱动芯片的过热保护电路
US7719344B1 (en) Stabilization component for a substrate potential regulation circuit
JP5309637B2 (ja) 充電制御用半導体集積回路
US20200412242A1 (en) Power supply system with current compensation
TW591367B (en) Regulator and related method capable of performing pre-charging
US6548994B2 (en) Reference voltage generator tolerant to temperature variations
US20240275282A1 (en) Circuit and method for start-up of reference circuits in devices with a plurality of supply voltages
JP5009083B2 (ja) スイッチング電源回路
CN113615059B (zh) 对功率转换器的低输出电压的检测
US8988134B2 (en) System and method for operating low power circuits at high temperatures
JP2005122753A (ja) 温度検知回路および加熱保護回路、ならびにこれらの回路を組み込んだ各種電子機器
US10691151B2 (en) Devices and methods for dynamic overvoltage protection in regulators
US20120081151A1 (en) Delay circuit and inverter for semiconductor integrated device