JP2019008187A - 表示装置、および表示装置の製造方法 - Google Patents

Abstract

【課題】発光素子の透光性電極の特性を精密に管理するための方法、およびこの方法を実現可能な表示装置とその製造方法を提供する。【解決手段】表示装置１００は、基板１０２上に位置し、画素電極を有し、マトリクス状に配置された複数の画素１０４；基板上に位置し、画素を挟む第１の配線１２０＿１と第２の配線１２０＿２；第１の配線と第２の配線の少なくとも一部をそれぞれ覆う第１のコンタクト電極１２２＿１と第２のコンタクト電極１２２＿２；および、複数の画素電極、第１のコンタクト電極、および第２のコンタクト電極の上に位置し、画素電極、第１のコンタクト電極、および第２のコンタクト電極と重なり、複数の画素に共有される対向電極１２４を有する。第１の配線と第２の配線は互いに離間し、それぞれ第１のコンタクト電極と第２のコンタクト電極を介して対向電極と電気的に接続される。【選択図】図３

Description

本発明は、表示装置とその製造方法に関する。例えば、有機発光素子を有する表示装置とその製造方法、ならびに表示装置の製造管理方法に関する。

表示装置の一例として、有機ＥＬ（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置が挙げられる。有機ＥＬ表示装置は、基板上に形成された複数の画素の各々に表示素子として有機発光素子（以下、発光素子）を有している。発光素子は一対の電極（陰極、陽極）間に発光性有機化合物を含む層（以下、電界発光層、あるいはＥＬ層）を有しており、電極間に電流を供給することで駆動される。

通常、一対の電極の一方は可視光を透過するように、他方は可視光を反射するように発光素子が構成される。可視光を透過する電極として、例えばインジウム−スズ酸化物（ＩＴＯ）やインジウム−亜鉛酸化物（ＩＺＯ）などの導電性酸化物を含む電極、あるいは可視光が透過できる程度の膜厚を有する金属薄膜を含む電極が使用される。例えば特許文献１や２に開示されているように、このような透光性電極を基板と反対側に位置する電極（対向電極、あるいは上部電極）として使用することで、いわゆるトップエミッション型の発光素子を作製することができる。これらの文献においては、基板上において、発光素子に共通に設けられる対向電極以外の導電層を介して、対向電極用の二つ以上の電位供給端子が互いに電気的に接続される。すなわち、対向電極を含まない導電経路が二つの電位供給端子間に存在する。このため、これらの文献に開示される表示装置では、基板上で対向電極の膜厚を簡単に検査することができず、さらに、２つの対向電極用の電位供給端子の両端の抵抗から膜厚を測定することができない。

特開２００１−１０２１６９号公報 特開２００９−１１７０７９号公報

本発明に係る実施形態の一つは、発光素子の透光性電極の特性や構造を精密に管理するための方法、およびこの方法を実現可能な表示装置とその製造方法を提供することを一つの目的とする。

本発明の実施形態の一つは表示装置である。この表示装置は、基板上に位置し、画素電極を有し、マトリクス状に配置された複数の画素；基板上に位置し、複数の画素を挟む第１の配線と第２の配線；第１の配線と第２の配線の少なくとも一部をそれぞれ覆う第１のコンタクト電極と第２のコンタクト電極；および、複数の画素電極、第１のコンタクト電極、および第２のコンタクト電極の上に位置し、画素電極、第１のコンタクト電極、および第２のコンタクト電極と重なり、複数の画素に共有される対向電極を有する。第１の配線と第２の配線は互いに離間し、それぞれ第１のコンタクト電極と第２のコンタクト電極を介して対向電極と電気的に接続される。

本発明の実施形態の一つは表示装置の製造方法である。この製造方法は、互いに離間する第１の配線と第２の配線を基板上に形成すること、第１の配線と第２の配線の少なくとも一部をそれぞれ覆う第１のコンタクト電極と第２のコンタクト電極を形成すること、第１の配線と第２の配線の間に位置するように画素電極を基板上に形成すること、画素電極上にＥＬ層を形成すること、第１のコンタクト電極、第２のコンタクト電極、およびＥＬ層との上に位置し、第１のコンタクト電極、第２のコンタクト電極、およびＥＬ層と重なるように、かつ、第１のコンタクト電極と第２のコンタクト電極を介して第１の配線と第２の配線と電気的に接続されるように対向電極を形成すること、および第１の配線と第２の配線間の抵抗を測定することを含む。

一実施形態に係る表示装置の模式的上面図。 一実施形態に係る表示装置の模式的上面図。 一実施形態に係る表示装置の模式的上面図。 一実施形態に係る表示装置の画素の等価回路の一例。 一実施形態に係る表示装置の模式的断面図。 一実施形態に係る表示装置の模式的断面図。 一実施形態に係る表示装置の製造方法を示す模式的断面図。 一実施形態に係る表示装置の製造方法を示す模式的断面図。 一実施形態に係る表示装置の製造方法を示す模式的断面図。 一実施形態に係る表示装置の製造方法を示す模式的断面図。 一実施形態に係る表示装置の製造管理方法のフローチャート。 一実施形態に係る表示装置の模式的上面図。 一実施形態に係る表示装置の模式的上面図。 一実施形態に係る表示装置の模式的上面図。 一実施形態に係る表示装置の模式的断面図。 一実施形態に係る表示装置の製造方法を示す模式的断面図。 一実施形態に係る表示装置の製造方法を示す模式的断面図。 一実施形態に係る表示装置の製造方法を示す模式的断面図と上面図。 一実施形態に係る表示装置の製造方法を示す模式的断面図と上面図。 一実施形態に係る表示装置の模式的上面図。 一実施形態に係る表示装置の模式的断面図。

以下、本発明の各実施形態について、図面等を参照しつつ説明する。但し、本発明は、その要旨を逸脱しない範囲において様々な態様で実施することができ、以下に例示する実施形態の記載内容に限定して解釈されるものではない。

図面は、説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。本明細書と各図において、既出の図に関して説明したものと同様の機能を備えた要素には、同一の符号を付して、重複する説明を省略することがある。

本明細書と請求項において、ある一つの膜を加工して複数の膜を形成した場合、これら複数の膜は異なる機能、役割を有することがある。しかしながら、これら複数の膜は同一の工程で同一層として形成された膜に由来し、同一の材料を有する。したがって、これら複数の膜は同一層に存在しているものと定義する。

本明細書および請求項において、ある構造体の上に他の構造体を配置する態様を表現するにあたり、単に「上に」と表記する場合、特に断りの無い限りは、ある構造体に接するように、直上に他の構造体を配置する場合と、ある構造体の上方に、さらに別の構造体を介して他の構造体を配置する場合との両方を含むものとする。

本明細書において、類似する複数の構成要素をそれぞれ区別して指す場合、符号の後にアンダーバーと自然数を用いて表記する。これらを互いに区別せずに全体、あるいはそのうちの任意に選択される複数を表記する場合には、符号のみを用いる。

＜第１実施形態＞
本実施形態では、本発明の実施形態の一つである表示装置１００の構造、製造方法、および製造管理方法を説明する。
［１．全体構造］

図１に示すように、表示装置１００はマザーガラス（ＭＧ）と呼ばれる大型の基板１０２を利用して製造される。一枚のマザーガラス上に複数の表示装置１００の基板１０２が作製され、その後、各表示素子や回路などが形成された状態で個々の基板１０２へ分断される。

一つの表示装置１００の上面模式図を図２に示す。表示装置１００はマザーガラスを分断して得られる基板１０２を有し、その上にパターニングされた種々の絶縁膜、半導体膜、導電膜を有する。これらの絶縁膜、半導体膜、導電膜により、複数の画素１０４や画素１０４を駆動するための駆動回路（ゲート側駆動回路１０８、ソース側駆動回路１１０）が形成される。複数の画素１０４は周期的に配置され、これらによって表示領域１０６が定義される。後述するように、各画素１０４には表示素子が設けられる。以下、表示素子として発光素子１４０が画素１０４に形成された例を用いて説明する。詳細は後述するが、発光素子１４０は、画素電極１８０と対向電極１２４、およびこれらに挟持されるＥＬ層１８２を基本構成として有し、ＥＬ層１８２からの発光は対向電極１２４から取り出すことができる。

ゲート側駆動回路１０８やソース側駆動回路１１０は、表示領域１０６を取り囲む領域（周辺領域）に配置される。表示領域１０６やゲート側駆動回路１０８、ソース側駆動回路１１０からはパターニングされた導電膜で形成される種々の配線が基板１０２の一辺へ延び、配線は基板１０２の端部付近で露出されて映像信号端子１１６、電源端子１１８、１１９を形成する。これらの端子はフレキシブル印刷回路（ＦＰＣ）基板などのコネクタ１１４と電気的に接続される。ここで示した例では、コネクタ１１４上に、半導体基板上に形成された集積回路を有する駆動ＩＣ１１２が搭載される。外部回路（図示しない）から供給される映像信号は駆動ＩＣ１１２によって変換されて表示用信号が生成され、表示用信号がコネクタ１１４、映像信号端子１１６を通してゲート側駆動回路１０８やソース側駆動回路１１０へ与えられる。一方、画素１０４内の発光素子１４０へ供給される電源がコネクタ１１４、電源端子１１８、１１９を介して表示装置１００に与えられる。電源端子１１９には高電位（ＰＶＤＤ）が供給され、電源端子１１８にはＰＶＤＤよりも低い電位ＰＶＳＳが供給される。電源端子１１８は少なくとも二つ（１１８＿１、１１８＿２）が設けられる。これらの表示用信号や電位に基づいて各画素１０４が制御、駆動され、映像が表示領域１０６に表示される。

図３（Ａ）に、電源端子１１８＿１、１１８＿２を含む二つの配線１２０（第１の配線１２０＿１、第２の配線１２０＿２）、および発光素子１４０の対向電極１２４の配置を示す。図３（Ｂ）は図３（Ａ）における点線で囲った領域の拡大図である。第１の配線１２０＿１、第２の配線１２０＿２は基板１０２上に設けられ、基板１０２の辺（ここでは長辺）に対して平行に、画素１０４を含む表示領域１０６を挟むように配置される。第１の配線１２０＿１と第２の配線１２０＿２は互いに離間し、直接接しない。対向電極１２４は複数の画素１０４に共有される。

第１の配線１２０＿１と第２の配線１２０＿２の上にはそれぞれコンタクト電極１２２が少なくとも一つ設けられる。図３（Ａ）に示した例では、二つのコンタクト電極（第１のコンタクト電極１２２＿１と第３のコンタクト電極１２２＿３）が第１の配線１２０＿１の一部を覆うように、二つのコンタクト電極（第２のコンタクト電極１２２＿２と第４のコンタクト電極１２２＿４）が第２の配線１２０＿２の一部を覆うように設けられる。第１の配線１２０＿１は、第１のコンタクト電極１２２＿１と第３のコンタクト電極１２２＿３と電気的に接続される。同様に、第２の配線１２０＿２は、第２のコンタクト電極１２２＿２と第４のコンタクト電極１２２＿４と電気的に接続される。

第１のコンタクト電極１２２＿１と第３のコンタクト電極１２２＿３間には、導電経路が二つ存在する。一つは対向電極１２４を経由せずに第１の配線１２０＿１を経由する経路であり、他方は対向電極１２４を経由する導電経路である。ここで、後述するように、第１の配線１２０＿１や第２の配線１２０＿２、およびコンタクト電極１２２は、対向電極１２４と比較して導電率が高い。したがって、第１のコンタクト電極１２２＿１と第３のコンタクト電極１２２＿３間における最大導電率を有する導電経路に対向電極１２４は含まれない。同様に、第２のコンタクト電極１２２＿２と第４のコンタクト電極１２２＿４間にも二つの導電経路が存在し、一方は対向電極１２４を経由せずに第２の配線１２０＿２を経由する経路であり、他方は対向電極１２４を経由する導電経路である。したがって、第２のコンタクト電極１２２＿２と第４のコンタクト電極１２２＿４間における最大導電率を有する導電経路に対向電極１２４は含まれない。

また、第１のコンタクト電極１２２＿１と第３のコンタクト電極１２２＿３は、第２のコンタクト電極１２２＿２と第４のコンタクト電極１２２＿４と電気的に接続されるが、その導電経路には対向電極１２４が含まれ、対向電極１２４を含まない導電経路は存在しない。したがって、電源端子１１８間も第１の配線１２０＿１、第２の配線１２０＿２、およびコンタクト電極１２２を介して電気的に接続されるが、電源端子１１８間の導電経路には対向電極１２４が含まれ、対向電極１２４を含まない導電経路は存在しない。このため、電源端子１１８間の抵抗値（あるいは導電率）には、対向電極１２４の抵抗が反映され、電源端子１１８＿１と１１８＿２間の抵抗値を測定することで、抵抗として支配的に振る舞う対向電極１２４の抵抗値を測定することができる。

対向電極１２４は、コンタクト電極１２２の少なくとも一部を覆うように形成される。対向電極１２４は、第１のコンタクト電極１２２＿１、第３のコンタクト電極１２２＿３と接続され、これらを介して第１の配線１２０＿１と電気的に接続される。同様に、対向電極１２４は、第２のコンタクト電極１２２＿２、第４のコンタクト電極１２２＿４と接続され、これらを介して第２の配線１２０＿２と電気的に接続される。したがって、電源端子１１８＿１、１１８＿２から供給されるＰＶＳＳは、コンタクト電極１２２を経由して対向電極１２４に与えられる。

図３（Ａ）に示した例では、第１のコンタクト電極１２２＿１と第３のコンタクト電極１２２＿３の間の領域では、対向電極１２４は第１の配線１２０＿１と離間する。同様に、第２のコンタクト電極１２２＿２と第４のコンタクト電極１２２＿４の間の領域では、対向電極１２４は第２の配線１２０＿２と離間する。したがって、ＰＶＳＳは対向電極１２４の四か所から供給される。ここで示した例では、表示装置１００の対向電極１２４はほぼ四角形の形状を有しているため、対向電極１２４の四つの角からＰＶＳＳが供給される。後述するように、配線１２０は対向電極１２４と比較して十分低い抵抗を有するように形成される。したがって、対向電極１２４のシート抵抗が高い場合でも、対向電極１２４の全体にわたってほぼ均一な電位（ＰＶＳＳ）を供給することができ、表示品質の低下を防止することができる。なお、コンタクト電極１２２の数には制約は無く、５つ以上のコンタクト電極１２２を設けてもよい。

上述したように、第１の配線１２０＿１と第２の配線１２０＿２は互いに離間するものの、第１の配線１２０＿１と第２の配線１２０＿２は、対向電極１２４を介して電気的に接続される。また、第１の配線１２０＿１と第２の配線１２０＿２は、対向電極１２４と比較して十分に低い抵抗を有する。したがって、第１の配線１２０＿１と第２の配線１２０＿２を結ぶ導電経路には対向電極１２４が含まれる。より具体的には、この導電経路は、対向電極１２４の表示領域１０６と重なる領域を含む。第１の配線１２０＿１と第２の配線１２０＿２はそれぞれ電源端子１１８＿１、１１８＿２を含むことを考慮すると、電源端子１１８＿１、１１８＿２を結ぶ導電経路には、対向電極１２４の表示領域１０６と重なる領域が含まれ、対向電極１２４を含まない導電経路は存在しない。

［２．画素の構造］
２−１．画素回路
各画素１０４には、パターニングされた種々の絶縁膜や半導体膜、導電膜によって発光素子１４０を含む画素回路が形成される。画素回路の構成は任意に選択することができ、一例を等価回路として図４に示す。

図４に示した画素回路は、発光素子１４０に加え、駆動トランジスタ１３０、第１のスイッチングトランジスタ１３２、第２のスイッチングトランジスタ１３４、保持容量１３６、付加容量１３８を含む。発光素子１４０、駆動トランジスタ１３０、第２のスイッチングトランジスタ１３４は、高電位電源線１４２と配線１２０との間で直列に接続される。高電位電源線１４２には、電源端子１１９を経由して供給されるＰＶＤＤが与えられる。

本実施形態では、駆動トランジスタ１３０はｎチャネル型とし、高電位電源線１４２側の入出力端子をドレイン、発光素子１４０側の入出力端子をソースとする。駆動トランジスタ１３０のドレインは第２のスイッチングトランジスタ１３４を介して高電位電源線１４２と電気的に接続され、ソースが発光素子１４０の画素電極１８０と電気的に接続される。

駆動トランジスタ１３０のゲートは、第１のスイッチングトランジスタ１３２を介して第１の信号線ＶＳＬと電気的に接続される。第１のスイッチングトランジスタ１３２は、そのゲートに接続される第１の走査信号線ＳＬＡに与えられる走査信号ＳＧによって動作（オン／オフ）が制御される。第１のスイッチングトランジスタ１３２がオンのとき、第１の信号線ＶＳＬの電位が駆動トランジスタ１３０のゲートに与えられる。第１の信号線ＶＳＬには、初期化信号Ｖｉｎｉと表示信号Ｖｓｉｇが所定のタイミングで与えられる。初期化信号Ｖｉｎｉは一定レベルの初期化電位を与える信号である。第１のスイッチングトランジスタ１３２は、第１の信号線ＶＳＬに同期して、所定のタイミングでオン／オフが制御され、駆動トランジスタ１３０のゲートに初期化信号Ｖｉｎｉ、または表示信号Ｖｓｉｇに基づく電位を与える。

駆動トランジスタ１３０のドレインには、第２の信号線ＶＲＳが電気的に接続される。第２の信号線ＶＲＳには、リセットトランジスタ１４６を介してリセット電位Ｖｒｓｔが与えられる。リセットトランジスタ１４６は、リセット信号Ｖｒｓｔを印加するタイミングが第３の信号線ＳＬＣに与えられるリセット信号ＲＧによって制御される。

駆動トランジスタ１３０のソースとゲートとの間には、保持容量１３６が設けられる。付加容量１３８の一方の端子は駆動トランジスタ１３０のソースに接続され、他方の端子が高電位電源線１４２に接続される。付加容量１３８は、他方の端子が配線１２０に接続されるように設けてもよい。保持容量１３６と付加容量１３８は、表示信号Ｖｓｉｇを駆動トランジスタ１３０のゲートに与えるとき、表示信号Ｖｓｉｇに応じたゲート−ソース間電圧Ｖｇｓを確保するために設けられる。

ソース側駆動回路１１０は、第１の信号線ＶＳＬに初期化信号Ｖｉｎｉ、または表示信号Ｖｓｉｇを出力する。一方、ゲート側駆動回路１０８は第１の走査信号線ＳＬＡに走査信号ＳＧを出力し、第２の走査信号線ＳＬＢに走査信号ＢＧを出力し、第３の信号線ＳＬＣにリセット信号ＲＧを出力する。

２−２．断面構造
画素１０４の構造を断面構造を用いて説明する。図５（Ａ）は隣接する二つの画素１０４の画素回路のうち、駆動トランジスタ１３０、保持容量１３６、付加容量１３８、発光素子１４０の断面構造が示されている。

画素回路に含まれる各素子はアンダーコート１５０を介し、基板１０２上に設けられる。駆動トランジスタ１３０は、半導体膜１５２、ゲート絶縁膜１５４、ゲート電極１５６、ドレイン電極１６０、ソース電極１６２を含む。ゲート絶縁膜１５４は、半導体膜１５２を覆うように設けられる。ゲート電極１５６は、ゲート絶縁膜１５４を介して半導体膜１５２の少なくとも一部と交差するように配置され、半導体膜１５２とゲート電極１５６が重なる領域にチャネルが形成される。半導体膜１５２はさらに、チャネルを挟持するドレイン領域１５２ａ、ソース領域１５２ｂを有する。

ゲート絶縁膜１５４を介し、ゲート電極１５６と同一の層に存在する容量電極１６４がソース領域１５２ｂと重なるように設けられる。ゲート電極１５６、容量電極１６４の上には層間絶縁膜１５８が設けられる。層間絶縁膜１５８とゲート絶縁膜１５４には、ドレイン領域１５２ａ、ソース領域１５２ｂに達する開口が形成され、この開口を覆うようにドレイン電極１６０、ソース電極１６２が配置される。ソース電極１６２の一部は、層間絶縁膜１５８を介してソース領域１５２ｂの一部と容量電極１６４と重なり、ソース領域１５２ｂの一部、ゲート絶縁膜１５４、容量電極１６４、層間絶縁膜１５８、およびソース電極１６２の一部によって保持容量１３６が形成される。

駆動トランジスタ１３０や保持容量１３６の上にはさらに平坦化膜１６６が設けられる。平坦化膜１６６には、ソース電極１６２に達する開口が設けられ、この開口と平坦化膜１６６の上面の一部を覆う接続電極１６８がソース電極１６２と接するように設けられる。平坦化膜１６６上にはさらに付加容量電極１７０が設けられる。接続電極１６８や付加容量電極１７０は同時に形成することができ、同一の層に存在することができる。接続電極１６８と付加容量電極１７０を覆うように絶縁膜１７２が形成される。絶縁膜１７２は、平坦化膜１６６に設けられた開口では接続電極１６８の一部を覆わず、接続電極１６８の底面を露出する。これにより、接続電極１６８を介し、その上に設けられる画素電極１８０とソース電極１６２間の電気的接続が可能となる。絶縁膜１７２には、その上に設けられる隔壁１７６と平坦化膜１６６の接触を許容するための開口１７４を設けてもよい。開口１７４を通して平坦化膜１６６中の不純物を除去することができ、これによって画素回路や発光素子１４０の信頼性を向上させることができる。なお、接続電極１６８や開口１７４の形成は任意である。

絶縁膜１７２上には、接続電極１６８と付加容量電極１７０を覆うように、画素電極１８０が設けられる。絶縁膜１７２は付加容量電極１７０と画素電極１８０によって挟持され、この構造によって付加容量１３８が構築される。画素電極１８０は、付加容量１３８と発光素子１４０によって共有される。

画素電極１８０の断面の一例を図５（Ｂ）に示す。画素電極１８０は、可視光に対して透過性を示す導電性材料、あるいは銀やアルミニウムなどの金属、これらの金属から選択される一つ、あるいは複数を含有する合金を含むことができる。画素電極１８０は単層構造、積層構造のいずれを有してもよい。積層構造を有する場合、例えば図５（Ｂ）に示すように、第１の導電層１８０ａ、第１の導電層１８０ａ上の第２の導電層１８０ｂ、および第２の導電層１８０ｂ上の第３の導電層１８０ｃが順に積層された構造を採用することができる。

第１の導電層１８０ａは可視光に対して透過性を有し、例えばＩＴＯやＩＺＯなどの導電性酸化物を含むことができる。第１の導電層１８０ａは第２の導電層１８０ｂと絶縁膜１７２とをより強固に密着させる機能を有する。第２の導電層１８０ｂは可視光に対する反射率が高いことが好ましく、例えば０価の銀やアルミニウム、マグネシウム、あるいはこれらから選択される金属を含有する合金を含むことができる。第２の導電層１８０ｂの厚さは、１００ｎｍ以上２００ｎｍ、１２０ｎｍ以上１６０ｎｍ、あるいは１２０ｎｍ以上１４０ｎｍ、典型的には１３０ｎｍとすることができる。このような厚さは可視光の透過を許容しないため、第２の導電層１８０ｂは高い反射率を示す。このため、発光素子１４０から得られる発光が効率よく反射し、対向基板１２６を通して取り出すことが可能となる。さらに、このような厚さで第２の導電層１８０ｂを形成することで、十分に低い電気抵抗を得ることができる。第３の導電層１８０ｃは可視光に対して透過性を有し、典型的にはＩＴＯやＩＺＯなどの導電性酸化物を含むことができる。ＩＴＯやＩＺＯは仕事関数が比較的大きいため、画素電極１８０を陽極として機能させる場合、効率よくＥＬ層１８２へホールを注入することができる。

画素電極１８０の上には、画素電極１８０の端部を覆う隔壁１７６が設けられる。画素電極１８０、隔壁１７６を覆うようにＥＬ層１８２、およびその上の対向電極１２４が設けられる。本明細書と請求項においてＥＬ層１８２とは、画素電極１８０と対向電極１２４の間に設けられる層全体を指す。

ＥＬ層１８２は複数の層から構成することができ、例えばキャリア注入層、キャリア輸送層、発光層、キャリアブロック層、励起子ブロック層など、種々の機能層を組み合わせて形成される。ＥＬ層１８２の構造は、すべての画素１０４間で同一でも良く、隣接する画素１０４間で構造が異なるようにＥＬ層１８２を形成してもよい。例えば発光層の構造や材料を隣接する画素１０４間で異なるようにＥＬ層１８２を形成することで、隣接する画素から異なる発光を得ることができる。すべての画素１０４において同一のＥＬ層１８２を用いる場合には、図示しないカラーフィルタを設けることで、複数の発光色を得ることが可能となる。図５では、代表的な機能層としてホール輸送層１８４、発光層１８６、電子輸送層１８８が示されている。

発光素子１４０を保護するための保護膜（以下、パッシベーション膜）２００が発光素子１４０上に配置される。パッシベーション膜２００の構造は任意に選択することができるが、図５（Ａ）に示すように、無機化合物を含む第１の層２０２、有機化合物を含む第２の層２０４、および無機化合物を含む第３の層２０６を含む積層構造を適用することができる。

パッシベーション膜２００上には樹脂を含む膜（以下、樹脂膜）２１０が設けられ、さらに接着層２１２を介して対向基板１２６が基板１０２上に固定される。

［３．対向電極、配線、およびコンタクト電極］
対向電極１２４、配線１２０、およびコンタクト電極１２２間の接続構造を図３（Ｂ）の鎖線Ａ−Ａ´に沿った断面模式図（図６（Ａ））を用いて説明する。図６（Ａ）は、表示領域１０６から周辺領域に至る部分に相当し、画素１０４の一部、ゲート側駆動回路１０８、配線１２０、および電源端子１１８の断面を模式的に示す。

ゲート側駆動回路１０８にはトランジスタを複数含む種々の回路（バッファ回路、ラッチ回路など）を有する。これらのトランジスタは、画素回路中のトランジスタと同一の工程で形成される。配線１２０（ここでは第２の配線１２０＿２）はトランジスタのソース電極やドレイン電極（例えば駆動トランジスタ１３０のドレイン電極１６０、ソース電極１６２）と同一の工程で形成することで、これらと同一の層内に存在することができる。配線１２０は層間絶縁膜１５８上に設けられ、その一部が表示領域１０６から延在する平坦化膜１６６によって覆われる。配線１２０が平坦化膜１６６から露出された部分は絶縁膜１７２によって覆われる。ただし基板１０２の端部側では、配線１２０の一部は絶縁膜１７２から露出し、電源端子１１８を形成する。図示していないが、配線１２０は画素回路中のトランジスタのゲート電極と同一の工程で形成してもよい。

配線１２０と重なる平坦化膜１６６には配線１２０に達する開口が設けられ、この開口を覆うようにコンタクト電極１２２が配置される。図６（Ａ）に示すように、コンタクト電極１２２は二つの導電膜を含むことができる。具体的には、コンタクト電極１２２は、配線１２０と接する下部電極１２２ａと、下部電極１２２ａ上に形成される上部電極１２２ｂを含むことができる。絶縁膜１７２は開口内で下部電極１２２ａの一部を露出し、これにより、上部電極１２２ｂと下部電極１２２ａの電気的接続が行われる。換言すると、上部電極１２２ｂは絶縁膜１７２を介し、下部電極１２２ａと電気的に接続される。

平坦化膜１６６に開口を設ける際、この開口と基板１０２の端部の間で平坦化膜１６６の一部を同時に除去し、ダム１６７を形成してもよい。ダム１６７と基板１０２の端部の間では、平坦化膜１６６が存在しないことが好ましい。パッシベーション膜２００の第２の層２０４は、後述するように液体の原料を用いて形成される。このため、ダム１６７を設けることで、原料がダム１６７を乗り越えず、その結果、第２の層２０４を表示領域１０６やコンタクト電極１２２上に選択的に配置することができる。

下部電極１２２ａは、画素１０４内の接続電極１６８や付加容量電極１７０と同一層内に存在することができる。この場合、下部電極１２２ａや接続電極１６８、付加容量電極１７０は同一の組成を有することができる。一方、上部電極１２２ｂは画素電極１８０と同一の層内に存在することができる。したがって、例えば画素電極１８０が図５（Ｂ）に示した三層構造を有する場合、上部電極１２２ｂも同様の三層構造を有する。なお、電源端子１１８において、配線１２０が絶縁膜１７２から露出する部分は、下部電極１２２ａと同一の層内に存在する保護電極１２２ｃで覆うことができる。これにより、電源端子１１８内の配線１２０表面の酸化を防ぐことができる。

隔壁１７６は上部電極１２２ｂの端部を覆い、対向電極１２４は表示領域１０６から隔壁１７６上を延在して上部電極１２２ｂの上に重なる。これにより、対向電極１２４はコンタクト電極１２２を介し、配線１２０と電気的に接続される。

画素１０４と同様、コンタクト電極１２２と重なる対向電極１２４上にパッシベーション膜２００が配置され、その上には樹脂膜２１０が形成される。後述するように、樹脂膜２１０はパッシベーション膜２００の第１の層２０２や第３の層２０６のパターニングに用いられる。

接着層２１２は樹脂膜２１０の上面と側面と重なるように設けられ、これを用いて基板１０２上に対向基板１２６が固定される。対向基板１２６は、映像信号端子１１６や電源端子１１８、１１９と重ならないように設けられる。

上述したように、コンタクト電極１２２は下部電極１２２ａと上部電極１２２ｂを含むよう構成することができるが、必ずしも二つの電極を含む必要は無い。例えば図６（Ｂ）に示すように、接続電極１６８と同一層に存在する下部電極１２２ａを配線１２０に接するように平坦化膜１６６内の開口に設け、下部電極１２２ａと対向電極１２４が直接接するようにコンタクト電極１２２を構成してもよい。

［４．製造方法、および製造管理方法］
以下、表示装置１００の製造方法、および製造管理方法を図７（Ａ）から図１１を用いて説明する。図７（Ａ）から図１０にはそれぞれ三つの断面が描かれているが、これらは左から順に、画素１０４の断面、コンタクト電極１２２を中心とする領域の断面、および電源端子１１８を中心とする領域の断面に相当する。

４−１．画素回路
上述したように、表示装置１００は図１に示したマザーガラス上に複数形成される。まず、図７（Ａ）に示すように、マザーガラスである基板１０２上にアンダーコート１５０、半導体膜１５２、ゲート絶縁膜１５４、ゲート電極１５６、および容量電極１６４を形成する。半導体膜１５２は適宜ドーピングされ、ドレイン領域１５２ａやソース領域１５２ｂが形成される。引き続き、ゲート電極１５６、容量電極１６４上に層間絶縁膜１５８を形成する（図７（Ａ））。その後、層間絶縁膜１５８とゲート絶縁膜１５４に対してエッチングを行い、ドレイン領域１５２ａやソース領域１５２ｂに達する開口を形成する。ここまでの工程は公知の方法と材料を用いて行うことができるため、詳細は割愛する。

次に、これらの開口を覆うようにドレイン電極１６０、ソース電極１６２を形成するとともに、配線１２０を形成する（図７（Ｂ））。これにより、駆動トランジスタ１３０を含む画素回路内のトランジスタ、および保持容量１３６が形成される。ドレイン電極１６０、ソース電極１６２、配線１２０は、アルミニウムや銅、モリブデン、チタン、タングステン、タンタルなどの金属や合金を含むことができ、単層構造、あるいは積層構造を有するよう、スパッタリング法や化学気相堆積（ＣＶＤ）法を適用して形成される。このため、ドレイン電極１６０、ソース電極１６２、配線１２０は十分に低い抵抗を示す。

次に平坦化膜１６６を形成する（図７（Ｃ））。平坦化膜１６６はエポキシ樹脂やアクリル樹脂、ポリアミドなどの高分子を含み、スピンコート法やインクジェット法、印刷法などの湿式成膜法によって基板１０２のほぼ全面に塗布した後、硬化することで形成される。図示していないが、平坦化膜１６６の形成前に、酸化ケイ素や窒化ケイ素などのケイ素含有無機化合物を含む絶縁膜をドレイン電極１６０やソース電極１６２上に形成してもよい。ケイ素含有無機化合物を含む層はスパッタリング法やＣＶＤ法によって形成される。

次に平坦化膜１６６に対してエッチングを行い、ソース電極１６２に達する開口、コンタクト電極１２２を形成するための開口を形成する（図７（Ｃ））。同時に、電源端子１１８が設けられる領域の平坦化膜１６６も除去される。

引き続き、平坦化膜１６６に形成された開口を覆うように、接続電極１６８、下部電極１２２ａ、保護電極１２２ｃを形成するとともに、平坦化膜１６６上に付加容量電極１７０を形成する（図８（Ａ））。これらは導電性酸化物を含むターゲットを用い、スパッタリング法によって形成すればよい。これにより、ソース電極１６２や配線１２０表面が引き続くプロセス中に酸化されることを防ぐことができる。この後、ケイ素含有無機化合物を含む絶縁膜１７２を付加容量電極１７０を覆うようにＣＶＤ法などを適用することによって形成する。接続電極１６８や下部電極１２２ａの底面、保護電極１２２ｃの上面を露出するよう、絶縁膜１７２に対してパターニングが行われる。

次に、画素電極１８０を形成するとともに、上部電極１２２ｂを形成する（図８（Ｂ））。画素電極１８０と上部電極１２２ｂは、それぞれソース電極１６２、配線１２０に達する開口を覆うように設けられる。その結果、画素電極１８０は接続電極１６８を介してソース電極１６２と、上部電極１２２ｂは下部電極１２２ａを介して配線１２０と電気的に接続される。画素電極１８０は付加容量電極１７０と重なるように設けられ、これらに挟持される絶縁膜１７２とともに付加容量１３８を与える。画素電極１８０や上部電極１２２ｂは、例えば、ＩＺＯやＩＴＯを含む第１の導電層１８０ａをスパッタリング法を用いて形成し、銀やアルミニウムなどの金属を含む第２の導電層１８０ｂをＣＶＤ法や蒸着法で形成し、導電性酸化物を含む第３の導電層１８０ｃをスパッタリング法を用いて形成することで作製することができる（図５（Ｂ）参照）。これにより、画素電極１８０に対して可視光を反射する能力が付与される。

その後、画素電極１８０や上部電極１２２ｂの端部を覆うように隔壁１７６を形成する（図８（Ｂ））。隔壁１７６は、平坦化膜１６６と同様の手法で形成することができる。隔壁１７６の形成後、発光素子１４０のＥＬ層１８２を形成する（図９（Ａ））。ＥＬ層１８２は蒸着法、インクジェット法、印刷法、スピンコート法などによって形成される。

引き続き対向電極１２４を蒸着法、スパッタリング法などによって形成する。対向電極１２４は、可視光を一部透過し、一部反射するように形成される。具体的には、銀やマグネシウム、あるいはこれらの合金を含む金属膜を、可視光が透過可能な厚さ（例えば数ｎｍから５０ｎｍの範囲）で形成する。金属膜の上に、ＩＴＯやＩＺＯなどの導電性酸化物を含む膜を積層しても良い。このように対向電極１２４を形成することで、いわゆるトップエミッション型の発光素子１４０が形成される。

この時、対向電極１２４はＥＬ層１８２と上部電極１２２ｂを覆うように形成する（図９（Ａ））。対向電極１２４はＥＬ層１８２を完全に覆ってもよい。これにより、対向電極１２４はコンタクト電極１２２を介して配線１２０と電気的に接続される。以上の工程により、画素回路が形成される。

４−２．対向電極の厚さの見積もり
上述したように、発光素子１４０はトップエミッション型の発光素子として形成することができ、画素電極１８０は可視光を反射する電極として、対向電極１２４は半反射半透過電極として機能する。この構造により発光素子１４０内に共振構造が形成され、ＥＬ層１８２から得られる光は画素電極１８０と対向電極１２４間で反射を繰り返し互いに干渉する。したがって、発光素子１４０の光学距離を適切に調整することで発光を共振、増幅することができ、発光効率の向上と発光色の調整（光学調整）が可能となる。

しかしながら、共振器内の光学干渉は、対向電極１２４の反射率や透過率によって大きな影響を受ける。また、対向電極１２４は０価の金属を含み、かつ、可視光を透過できるように形成されるため、その厚さが比較的小さい。したがって、厚のマージンが小さく、このため、対向電極１２４の作製条件の変化に伴って対向電極１２４の厚さが変化すると、これに起因して発光素子１４０の特性が大きく変化し、表示装置１００の特性ばらつきが大きくなる。

そこで本実施形態では、対向電極１２４の形成後、第１の配線１２０＿１と第２の配線１２０＿２間の抵抗（または導電率）を測定し、その測定値から対向電極１２４の厚さを見積もることで製造管理を行う。

より具体的な方法を図１１のフローに示す。まず、表示装置１００の対向電極１２４を形成するチャンバー内で、マザーガラス上に対向電極１２４を直接形成する（ステップ２２０）。この時のマザーガラスをＱＣ基板と呼ぶ。この時の成膜条件は、表示装置１００の対向電極１２４のそれと同一とする。その後、得られた対向電極１２４の厚さを分光エリプソメーターなどを用いて測定し（ステップ２２２）、採用された成膜条件が表示装置１００の対向電極１２４の形成条件に適合するかどうかを判断する。得られた厚さから、成膜条件が適切であるか否かを判断し、不適切であると判断した場合には表示装置１００の製造は行わず、成膜条件の調整を行う（ステップ２２４）。調整後、再度ＱＣ基板上に対向電極１２４の形成、厚さの測定を行う。調整が完了するまでこれらのステップを繰り返す。

対向電極１２４の形成条件の調整が終了した場合、すなわち、対向電極１２４の厚さが規定の範囲を満たした場合には、上述した方法に従い、新たにマザーガラスを用いて表示装置１００の作製を開始する（ステップ２２６）。一枚のマザーガラス上に対向電極１２４まで形成した後、二つの電源端子１１８＿１、１１８＿２を用いて第１の配線１２０＿１と第２の配線１２０＿２間の抵抗を測定する（ステップ２２８）。上述したように、電源端子１１８＿１、１１８＿２を結ぶ導電経路は対向電極１２４を含む。また、対向電極１２４と比較し、配線１２０の抵抗は十分に低い。したがって、電源端子１１８＿１と１１８＿２の間の抵抗は、対向電極１２４の抵抗（シート抵抗）が反映される。対向電極１２４の面積や形状、第１の配線１２０＿１と第２の配線１２０＿２間の距離は固定されるため、対向電極１２４の抵抗は厚さで決まる。したがって、得られる抵抗値により、対向電極１２４の厚さを非破壊的に、短時間で、かつ容易に見積もることができる。本実施形態の表示装置１００は、先に示した引用文献のように、二つの電源端子１１８間は対向電極１２４以外の層も介して接続されているような構造を持たない。すなわち、二つの電源端子１１８間間には対向電極１２４を含まないの導電経路は存在せず、電源端子１１８間の抵抗値には、対向電極１２４の抵抗値が反映される。よって二つの電源端子１１８の間の抵抗を測ることで、抵抗として支配的に振る舞う対向電極１２４の抵抗値を測ることができる。

得られた抵抗値に基づいて見積もられた対向電極１２４の厚さが規定の範囲である場合、測定結果は対向電極１２４の形成条件に大きな変化が生じていないことを意味しており、引き続き新たなマザーガラスを用いて表示装置１００を製造する。抵抗測定は短時間で行うことができるため、一枚のマザーガラスを処理するたびに対向電極１２４の厚さを確認し、その結果を速やかにフィードバックすることができる。したがって、量産を継続した状態でマザーガラスごとに品質管理を行うことができる。

これに対し、抵抗値に基づいて対向電極１２４の厚さが規定の厚さから逸脱したと判定された場合、対向電極１２４の形成条件が変化したと判断することができる。したがって、新たなマザーガラスを用いた表示装置１００の製造を保留し、即座に成膜条件の調整（ステップ２２４）を行うことができる。このため、不良品の混入を防止することができる。

従来の製造管理方法では、対向電極１２４の厚さを測定するためには、分断後の表示装置１００をサンプリング・分解する必要がある。この方法は破壊的測定方法であり、かつ、測定に長い時間が要求される。このため、複数枚のマザーガラスを工程に投入した後に測定を行うことになり、対向電極１２４の形成条件の変化に速やかに対応することができず、このことは大量の不良品を生み出す原因の一つとなっている。

これに対して、本実施形態で述べた表示装置１００とそれを用いる製造管理方法では、非破壊的手法によって対向電極１２４の厚さを短時間で見積もることができるため、緻密な製造管理が達成でき、高いレベルで品質管理された表示装置を効率よく量産することができる。

４−３．パッシベーション膜
対向電極１２４の抵抗を測定した後、パッシベーション膜２００を対向電極１２４上に形成する（図９（Ｂ））。パッシベーション膜２００が三層構造を有する場合、例えばケイ素含有無機化合物を含む第１の層２０２をＣＶＤ法によって形成し、引き続いてアクリル樹脂やエポキシ樹脂などの高分子を含む第２の層２０４を形成する。第２の層２０４は、原料となるオリゴマーを湿式成膜法、あるいは蒸着法、スプレー法などによって塗布し、その後重合することで形成される。引き続き、第３の層２０６をＣＶＤ法によって形成する。この時、図９（Ｂ）に示すように、第１の層２０２と第３の層２０６は、画素１０４のみならず、配線１２０上の絶縁膜１７２や保護電極１２２ｃを覆うように形成される。

引き続き、樹脂膜２１０を形成する（図１０）。樹脂膜２１０もエポキシ樹脂やアクリル樹脂などの樹脂を含み、原料となるオリゴマーを湿式成膜法、あるいは蒸着法、スプレー法などによって塗布し、その後重合することで形成される。樹脂膜２１０は、第１の層２０２と第３の層２０６のパターニングのためのマスクとして機能する。具体的には、図１０に示すように、電源端子１１８を覆わないように、かつ、コンタクト電極１２２と重なるように樹脂膜２１０を形成する。その後、樹脂膜２１０をマスクとして用いたエッチングによって第１の層２０２と第３の層２０６を除去し、保護電極１２２ｃを露出して電源端子１１８を形成する。

なお、パッシベーション膜２００の第１の層２０２と第３の層２０６は、シャドーマスクを用いたＣＶＤ法で形成してもよい。この場合、第１の層２０２と第３の層２０６は電源端子１１８、１１９や映像信号端子１１６上には形成されず、対向電極１２４やコンタクト電極１２２を選択的に覆うように配置される。したがって、樹脂膜２１０の形成とその後のエッチングを省略することができる。

この後、接着層２１２を塗布し、対向基板１２６を基板１０２上に設置し、接着層２１２を固化することで対向基板１２６が固定される、その後個々の表示装置１００への分断が行われる。

本実施形態では、パッシベーション膜２００を形成する前に対向電極１２４の抵抗測定を行う例を示したが、抵抗測定はパッシベーション膜２００、および電源端子１１８を形成した後に行ってもよい。また、配線１２０はドレイン電極１６０やソース電極１６２と同時に形成せず、付加容量電極１７０、あるいは画素電極１８０と同時に形成してもよい。

＜第２実施形態＞
本実施形態では、表示装置１００と構造が異なる表示装置に関して説明を行う。第１実施形態と同一、あるいは類似する構造に関しては説明を省略することがある。

本実施形態に係る表示装置２４０、２５０は、図１２（Ａ）、図１２（Ｂ）に示すように、第１の配線１２０＿１、第２の配線１２０＿２のそれぞれに単一のコンタクト電極１２２が接続されている点で表示装置１００と異なる。表示装置２４０のように、コンタクト電極１２２は対向電極１２４の頂点とその近傍のみと接してもよく（図１２（Ａ））、表示装置２５０のように、対向電極１２４の一つの辺（ここでは長辺）の全体と接してもよい。これらの表示装置２４０、２５０においても、電源端子１１８＿１、１１８＿２を結ぶ導電経路には、対向電極１２４のうち表示領域１０６と重なる領域が含まれ、対向電極１２４を含まない導電経路は存在しない。したがって、電源端子１１８＿１、１１８＿２間の抵抗を測定することにより、対向電極１２４の厚さを容易に、かつ短時間で見積もることができる。

＜第３実施形態＞
本実施形態では、第１、第２実施形態で述べた表示装置と構造が異なる表示装置に関して説明を行う。第１、第２実施形態と同一、あるいは類似する構造に関しては説明を省略することがある。

本実施形態に係る表示装置２６０は、図１３（Ａ）に示すように、第１の配線１２０＿１と第２の配線１２０＿２のそれぞれが、基板の、電源端子１１８や映像信号端子１１６が設けられていない辺と表示領域１０６の間にも延伸する点、および第１の配線１２０＿１と第２の配線１２０＿２がスイッチ１２８によって接続されている点で表示装置１００と異なる。スイッチ１２８としてはトランジスタを用いることができ、図示しない配線から与えられる電位によってスイッチ１２８のオン／オフが制御される。

スイッチ１２８の数は一つに限られない。例えば図１３（Ｂ）に示す表示装置２７０は、第１の配線１２０＿１と第２の配線１２０＿２を接続するスイッチ１２８＿２に加え、第１のコンタクト電極１２２＿１と第３のコンタクト電極１２２＿３との間に設けられるスイッチ１２８＿１、第２のコンタクト電極１２２＿２と第４のコンタクト電極１２２＿４との間に設けられるスイッチ１２８＿３を有する。スイッチ１２８＿１は第１のコンタクト電極１２２＿１と第３のコンタクト電極１２２＿３の間において第１の配線１２０＿１の接続、切断を制御する。スイッチ１２８＿３は第２のコンタクト電極１２２＿２と第４のコンタクト電極１２２＿４の間において第２の配線１２０＿２の接続、切断を制御する。このような構造を有する表示装置２７０では、例えばスイッチ１２８＿１、１２８＿２をオンに、スイッチ１２８＿３をオフにすることで、矢印２７２、２７４、２７６に沿った三つの方向における対向電極１２４の厚さが反映された抵抗値を得ることができる。したがって、対向電極１２４全体の厚さの平均、あるいはそれに近い値を得ることができる。

スイッチ１２８＿１、１２８＿３をオンに、スイッチ１２８＿２をオフにした場合には、表示装置１００と同様の構成となり、主に基板の二つの短辺に近い領域における対向電極１２４の厚さ情報を得ることができる。一方、全てのスイッチ１２８＿１から１２８＿３をオフにした場合には、映像信号端子１１６が設けられた辺に近い領域で、矢印２７４に沿った方向における対向電極１２４の厚さ情報を得ることができる。このように、スイッチ１２８の操作により、対向電極１２４の局所的な厚さ、あるいは全体の厚さの平均的な値など、様々な情報を抽出することが可能となる。本実施形態の表示装置は、先に示した引用文献のように、２つの電源端子１１８間は対向電極１２４以外の層も介して接続されているような構造を有するが、スイッチ１２８の存在によりその層を介して電流が流れるのが防がれる。すなわち、スイッチ１２８をオフにすることよって、二つの電源端子１１８間において、対向電極１２４を含まない導電経路を排除することができる。このため、電源端子１１８間の抵抗値には、対向電極１２４の抵抗値が反映され、二つの電源端子１１８の間の抵抗を測ることで対向電極１２４の抵抗値を測ることができる。

＜第４実施形態＞
本実施形態では、第１から第３実施形態で述べた表示装置と構造が異なる表示装置２８０とその製造方法、および表示装置２８０を用いて対向電極１２４の厚さを測定する方法に関して説明を行う。第１から第３実施形態と同一、あるいは類似する内容に関しては説明を省略することがある。

図１４（Ａ）とその拡大図（図１４（Ｂ））に示すように、表示装置２８０は、電源端子１１８の端部が基板１０２の端部と一致する点で表示装置１００と異なる。より具体的には、図１４（Ｂ）の鎖線Ｂ−Ｂ´に沿った模式的断面図（図１５）に示すように、電源端子１１８の端部は、基板１０２の辺のうち、映像信号端子１１６に近い側の辺の端部まで到達する。したがって、配線１２０の側面や保護電極１２２ｃの側面、および基板１０２の側面は同一平面上に存在することができる。

表示装置２８０の製造は、以下のように行うことができる。まず、第１実施形態と同様に、マザーガラスである基板１０２上に配線１２０までを形成する（図１６（Ａ））。この時、基板１０２の端部と配線１２０の端部が一致するように形成してもよく、あるいは第１実施形態と同様、基板１０２の端部と配線１２０の端部が離間するように形成してもよい（図７（Ｂ）参照）。

引き続き、第１実施形態と同様、下部電極１２２ａと保護電極１２２ｃまでを形成する（図１５（Ｂ））。保護電極１２２ｃは、その端部と基板１０２の端部が一致するように形成してもよく、あるいは第１実施形態と同様、保護電極１２２ｃの端部と基板１０２の端部が離間するように形成してもよい（図８（Ａ）参照）。

この後、絶縁膜１７２を形成し、電源端子１１８の表示領域１０６に近い側の端部の位置を確定する（図１６（Ｃ））。引き続き、対向電極１２４までを形成し、パッシベーション膜２００を配置し（図１７（Ａ））、樹脂膜２１０を利用して保護電極１２２ｃ上に形成される第１の層２０２と第３の層２０６を除去して保護電極１２２ｃを露出させる（図１７（Ｂ））。

この後、抵抗の測定を行う。測定は第１実施形態と同様に行い、必要に応じて対向電極１２４の形成条件を調整する。

この後、図１８（Ａ）に示すように対向基板１２６を接着層２１２を用いて固定する。この時の上面模式図を図１８（Ｂ）に示す。こののち、図１８（Ｂ）に示した鎖線に沿って基板１０２を分断する。すなわち、配線１２０と保護電極１２２ｃを分断すると同時に基板１０２を分断する（図１９（Ａ））。これに伴い、分断前の電源端子１１８の面積は減少する（図１９（Ｂ））。対向基板１２６も電源端子１１８が対向基板１２６から露出するよう分断され、これにより、個々の表示装置１００が得られる。

本実施形態で述べた表示装置１００の製造方法では、配線１２０や保護電極１２２ｃの分断前の電源端子１１８を用いて抵抗の測定を行う。したがって、抵抗測定のために広い面積の電源端子１１８を提供できるため、より正確、簡便に、かつ再現性良く抵抗の測定が可能となる。なお、図１４（Ｃ）に示すように、電源端子１１８の基板１０２の端部側の幅は、表示領域１０６に近い側の幅よりも小さくてもよい。この場合、幅の狭い領域を分断するように基板１０２の分断が行われるため、より容易に基板１０２を分断することができる。

＜第５実施形態＞
本実施形態では、第１から第４実施形態で述べた表示装置と構造が異なる表示装置２９０、およびこれを用いる製造管理方法を説明を行う。第１から第４実施形態と同一、あるいは類似する内容に関しては説明を省略することがある。

図２０（Ａ）とその拡大図（図２０（Ｂ））に示すように、表示装置２９０は、絶縁膜１７２に配線１２０と重なる開口１７３を有している点で、表示装置１００と異なる。表示装置２９０では、この開口を利用して抵抗測定を行うことができる。より具体的には、図２０（Ｂ）の鎖線Ｃ−Ｃ´に沿った模式的断面図（図２１）に示すように、絶縁膜１７２は、電源端子１１８とコンタクト電極１２２間において、配線１２０と重なる開口１７３を有し、開口１７３において配線１２０が接着層２１２と接する。

このような構造を有する表示装置２９０では、電源端子１１８とともに開口１７３で露出した配線１２０を用いて表示装置２９０の検査を行うことができる。例えば電源端子１１８を利用して表示装置１００の表示検査を行いつつ、抵抗測定を行うことができる。また、電源端子１１８を利用した抵抗の測定と異なり、保護電極１２２ｃの影響を排除することができるため、より精密な抵抗測定が可能となる。

本発明の実施形態として上述した各実施形態は、相互に矛盾しない限りにおいて、適宜組み合わせて実施することができる。また、各実施形態の表示装置を基にして、当業者が適宜構成要素の追加、削除もしくは設計変更を行ったもの、または、工程の追加、省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。

本明細書においては、開示例として主にＥＬ表示装置の場合を例示したが、他の適用例として、その他の自発光型表示装置、液晶表示装置、あるいは電気泳動素子などを有する電子ペーパ型表示装置など、あらゆるフラットパネル型の表示装置が挙げられる。また、中小型から大型まで、特に限定することなく適用が可能である。

上述した各実施形態の態様によりもたらされる作用効果とは異なる他の作用効果であっても、本明細書の記載から明らかなもの、または、当業者において容易に予測し得るものについては、当然に本発明によりもたらされるものと解される。

１００：表示装置、１０２：基板、１０４：画素、１０６：表示領域、１０８：ゲート側駆動回路、１１０：ソース側駆動回路、１１２：駆動ＩＣ、１１４：コネクタ、１１６：映像信号端子、１１８：電源端子、１１９：電源端子、１２０：配線、１２０＿１：第１の配線、１２０＿２：第２の配線、１２２＿１：第１のコンタクト電極、１２２＿２：第２のコンタクト電極、１２２＿３：第３のコンタクト電極、１２２＿４：第４のコンタクト電極、１２２：コンタクト電極、１２２ａ：下部電極、１２２ｂ：上部電極、１２２ｃ：保護電極、１２４：対向電極、１２６：対向基板、１２８：スイッチ、１３０：駆動トランジスタ、１３２：第１のスイッチングトランジスタ、１３４：第２のスイッチングトランジスタ、１３６：保持容量、１３８：付加容量、１４０：発光素子、１４２：高電位電源線、１４６：リセットトランジスタ、１５０：アンダーコート、１５２：半導体膜、１５２ａ：ドレイン領域、１５２ｂ：ソース領域、１５４：ゲート絶縁膜、１５６：ゲート電極、１５８：層間絶縁膜、１６０：ドレイン電極、１６２：ソース電極、１６４：容量電極、１６６：平坦化膜、１６８：接続電極、１７０：付加容量電極、１７２：絶縁膜、１７３：開口、１７４：開口、１７６：隔壁、１８０：画素電極、１８０ａ：第１の導電層、１８０ｂ：第２の導電層、１８０ｃ：第３の導電層、１８２：ＥＬ層、１８４：ホール輸送層、１８６：発光層、１８８：電子輸送層、２００：パッシベーション膜、２０２：第１の層、２０４：第２の層、２０６：第３の層、２１０：樹脂膜、２１２：接着層、２２０：ステップ、２２２：ステップ、２２４：ステップ、２２６：ステップ、２２８：ステップ、２４０：表示装置、２７２：矢印、２７４：矢印、２７６：矢印、２５０：表示装置、２６０：表示装置、２７０：表示装置、２８０：表示装置、２９０：表示装置

Claims (19)

1. 基板上に位置し、画素電極を有するマトリクス状に配置された複数の画素と、
   前記基板上に位置し、前記複数の画素を挟む第１の配線と第２の配線と、
   前記第１の配線と第２の配線の少なくとも一部をそれぞれ覆う第１のコンタクト電極と第２のコンタクト電極と、
   前記複数の画素電極、前記第１のコンタクト電極、および前記第２のコンタクト電極の上に位置し、前記画素電極、前記第１のコンタクト電極、および前記第２のコンタクト電極と重なり、前記複数の画素に共有される対向電極を有し、
   前記第１の配線と前記第２の配線は互いに離間し、それぞれ前記第１のコンタクト電極と前記第２のコンタクト電極を介して前記対向電極と電気的に接続される表示装置。
2. 前記第１の配線と前記第２の配線を結ぶ導電経路は、前記対向電極を含む、請求項１に記載の表示装置。
3. 前記第１の配線を覆い、前記対向電極に覆われる第３のコンタクト電極と、
   前記第２の配線を覆い、前記対向電極に覆われる第４のコンタクト電極をさらに有し、
   前記第１の配線と前記第２の配線は、前記第３のコンタクト電極と前記第４のコンタクト電極を介して前記対向電極と電気的に接続される、請求項１に記載の表示装置。
4. 前記第１のコンタクト電極と前記第３のコンタクト電極の間の領域、および前記第２のコンタクト電極と前記第４のコンタクト電極の間の領域において、前記対向電極は前記第１の配線と前記第２の配線と離間する、請求項３に記載の表示装置。
5. 前記画素は、
   トランジスタと、
   トランジスタ上の平坦化膜と、
   前記平坦化膜と前記画素電極の間の絶縁膜を有し、
   前記第１のコンタクト電極と前記第２のコンタクト電極の各々は、
   下部電極と、
   前記下部電極上に位置し、前記絶縁膜を介して前記下部電極と電気的に接続される上部電極を有する、請求項１に記載の表示装置。
6. 前記上部電極は、前記画素電極と同一層に存在する、請求項５に記載の表示装置。
7. 前記画素は、前記トランジスタと前記画素電極を電気的に接続する接続電極を有し、
   前記下部電極は、前記接続電極と同一層に存在する、請求項５に記載の表示装置。
8. 前記画素上の対向基板と、
   前記対向電極と前記対向基板の間の接着層をさらに有し、
   前記絶縁膜は、前記第１の配線と前記第２の配線と重なる開口を有し、
   前記接着層は、前記開口において前記第１の配線と前記第２の配線と接する、請求項５に記載の表示装置。
9. 前記第１の配線と前記第２の配線は、コネクタと電気的に接続されるように構成される端子を含む、請求項１に記載の表示装置。
10. 互いに離間する第１の配線と第２の配線を基板上に形成すること、
    前記第１の配線と前記第２の配線の少なくとも一部をそれぞれ覆う第１のコンタクト電極と第２のコンタクト電極を形成すること、
    前記第１の配線と前記第２の配線の間に位置するように画素電極を前記基板上に形成すること、
    前記画素電極上にＥＬ層を形成すること、
    前記第１のコンタクト電極、前記第２のコンタクト電極、および前記ＥＬ層との上に位置し、前記第１のコンタクト電極、前記第２のコンタクト電極、および前記ＥＬ層と重なるように、かつ、前記第１のコンタクト電極と前記第２のコンタクト電極を介して前記第１の配線と前記第２の配線と電気的に接続されるように対向電極を形成すること、および
    前記第１の配線と前記第２の配線間の抵抗を測定することを含む、表示装置の製造方法。
11. 前記第１の配線と前記第２の配線を結ぶ導電経路が前記対向電極を含むように、前記第１の配線、前記第２の配線、および前記対向電極が形成される、請求項１０に記載の製造方法。
12. 前記第１の配線と前記第２の配線の少なくとも一部をそれぞれ覆うように、第３のコンタクト電極と第４のコンタクト電極を形成することを含み、
    前記対向電極は、それぞれ前記第３のコンタクト電極と前記第４のコンタクト電極を介して前記第１の配線と前記第２の配線と電気的に接続される、請求項１０に記載の製造方法。
13. 前記第１のコンタクト電極と前記第３のコンタクト電極の間の領域、および前記第２のコンタクト電極と前記第４のコンタクト電極の間の領域において、前記対向電極は前記第１の配線と前記第２の配線と離間する、請求項１２に記載の製造方法。
14. 前記画素電極の形成前に、トランジスタ、前記トランジスタ上の平坦化膜、および前記平坦化膜上の絶縁膜を形成することをさらに含み、
    前記第１のコンタクト電極と前記第２のコンタクト電極の各々は、
    下部電極を形成し、
    前記絶縁膜を介し、前記下部電極と電気的に接続される上部電極を前記下部電極上に形成することで形成される、請求項１０に記載の製造方法。
15. 前記上部電極は、前記画素電極と同一層に存在する、請求項１４に記載の製造方法。
16. 前記トランジスタと前記画素電極を電気的に接続する接続電極を形成することをさらに含み、
    前記下部電極は、前記接続電極と同一層に存在する、請求項１４に記載の製造方法。
17. 前記第１の配線と前記第２の配線と重なる開口を前記絶縁膜に形成すること、および
    前記対向電極上に接着層を用いて対向電極を固定することをさらに含み、
    前記接着層は、前記開口において前記第１の配線と前記第２の配線と接する、請求項１４に記載の製造方法。
18. 前記第１の配線と前記第２の配線にコネクタを電気的に接続することをさらに含む、請求項１０に記載の製造方法。
19. 前記対向電極上にパッシベーション膜を形成することをさらに含む、請求項１０に記載の製造方法。