JP2019004095A - Sample substrate processing method and sample substrate transfer method - Google Patents
Sample substrate processing method and sample substrate transfer method Download PDFInfo
- Publication number
- JP2019004095A JP2019004095A JP2017119392A JP2017119392A JP2019004095A JP 2019004095 A JP2019004095 A JP 2019004095A JP 2017119392 A JP2017119392 A JP 2017119392A JP 2017119392 A JP2017119392 A JP 2017119392A JP 2019004095 A JP2019004095 A JP 2019004095A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- sample substrate
- sample
- processing
- resist layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
【課題】真空処理装置の内部を汚損させることなく、かつ簡易な方法で低コストに、任意の形状の試料基板に対して処理を行うことが可能な試料基板の処理方法を提供する。【解決手段】支持基板を載置する基板ステージを備えた真空処理装置を用いて、試料基板の処理を行う試料基板の処理方法であって、前記支持基板の一主面にフォトレジストを塗布してレジスト層を形成するレジスト層形成工程と、前記レジスト層を介して前記支持基板に前記試料基板を貼着する貼着工程と、前記試料基板を貼着した前記支持基板を前記基板ステージに載置する載置工程と、前記ウェハ処理装置を用いて前記試料基板に対して処理を行う試料基板処理工程と、前記試料基板を前記レジスト層から剥離させる剥離工程と、を備えたことを特徴とする。【選択図】図3A sample substrate processing method capable of processing a sample substrate of any shape in a simple manner at low cost without contaminating the inside of a vacuum processing apparatus is provided. Kind Code: A1 A sample substrate processing method for processing a sample substrate by using a vacuum processing apparatus having a substrate stage on which a support substrate is placed, wherein a photoresist is applied to one main surface of the support substrate. a resist layer forming step of forming a resist layer using the resist layer; a bonding step of bonding the sample substrate to the supporting substrate via the resist layer; a sample substrate processing step of processing the sample substrate using the wafer processing apparatus; and a stripping step of stripping the sample substrate from the resist layer. do. [Selection drawing] Fig. 3
Description
この発明は、試料基板を真空処理装置に導入して処理を行う試料基板の処理方法、及び試料基板の搬送方法に関する。 The present invention relates to a sample substrate processing method for performing processing by introducing a sample substrate into a vacuum processing apparatus, and a sample substrate transport method.
炭化珪素(SiC)は、シリコン(Si)に比べて絶縁破壊電界が1桁大きく、また、バンドギャップが3倍大きく、さらに、熱伝導率が3倍程度高い等の特性を有する。そのため、炭化珪素(SiC)は、パワーデバイス、高周波デバイス、高温動作デバイス等への応用が期待されている。 Silicon carbide (SiC) has characteristics such as a dielectric breakdown electric field that is an order of magnitude larger than silicon (Si), a band gap that is three times larger, and a thermal conductivity that is about three times higher. Therefore, silicon carbide (SiC) is expected to be applied to power devices, high frequency devices, high temperature operation devices, and the like.
こうした炭化珪素(SiC)などの半導体基板を真空処理装置を用いて半導体プロセスで処理(加工)する際に、被処理物が通常のウェハサイズと異なる小片のサンプルなどの場合、通常のウェハサイズの被処理物を載置する構成のステージに直接導入することができない。 When a semiconductor substrate such as silicon carbide (SiC) is processed (processed) in a semiconductor process using a vacuum processing apparatus, if the object to be processed is a small sample that differs from the normal wafer size, the normal wafer size It cannot be directly introduced into a stage configured to place an object to be processed.
このため、従来、通常のウェハサイズと異なる小片のサンプルを真空処理装置のステージに導入する際には、粘着テープを用いてSiウェハの一主面側に小片のサンプルを貼り付けてから真空処理装置に導入する方法が考えられる。
また、Siウェハの一主面側に真空オイルを塗布し、この真空オイルを接着層として用いて小片のサンプルを貼り付ける方法も考えられる。
更に、小片のサンプルが動かないように支持することが可能な専用のトレイなどを用いて真空処理装置に導入する方法も考えられる。
For this reason, conventionally, when a small sample different from the normal wafer size is introduced into the stage of the vacuum processing apparatus, the small sample is pasted on one main surface side of the Si wafer using an adhesive tape, and then the vacuum processing is performed. A method of introducing into the apparatus is conceivable.
A method of applying vacuum oil to one main surface side of the Si wafer and attaching a small sample using the vacuum oil as an adhesive layer is also conceivable.
Furthermore, a method of introducing the sample into the vacuum processing apparatus using a dedicated tray or the like that can support the small sample so as not to move is also conceivable.
しかしながら、粘着テープを用いてSiウェハに小片のサンプルを貼り付ける方法では、真空処理装置によってサンプルに半導体プロセスなどの処理を行うと、粘着テープの成分が真空処理装置内に放出されてステージを汚損させ、また、粘着テープが収縮するなどして加工後にSiウェハから小片のサンプルを剥離させることが困難になるという課題があった。
また、真空オイルを接着層として用いた場合、真空オイルの流動性が高いためにSiウェハのエッジ部分から真空オイルが漏れだし、真空処理装置内を汚損させる懸念がある。
However, in the method of attaching a small sample to an Si wafer using an adhesive tape, if the sample is processed by a vacuum processing device, such as a semiconductor process, the components of the adhesive tape are released into the vacuum processing device and the stage is soiled. In addition, there is a problem that it is difficult to peel a small sample from the Si wafer after processing due to shrinkage of the adhesive tape.
Further, when vacuum oil is used as the adhesive layer, there is a concern that the vacuum oil leaks from the edge portion of the Si wafer due to the high fluidity of the vacuum oil, causing the inside of the vacuum processing apparatus to become dirty.
また、小片のサンプルに適合した専用のトレイを用いる場合、用いる素材としてSiやSiCに限られるため、こうした素材を用いてサンプルの形状ごとに専用のトレイを作成することはコストが高く現実的ではない。また、専用のトレイの厚みが厚い場合、搬送に特別な機構が必要になり、また、熱伝導性が低くなるので温度差によってサンプルに形成したパターンが崩れたりするなどの課題がある。一方で専用のトレイの厚みが薄い場合、半導体プロセスのドライエッチングによってトレイ自体もエッチングされるため、破損しやすいという課題がある。 In addition, when using a dedicated tray suitable for a small sample, the material used is limited to Si or SiC. Therefore, it is costly and realistic to create a dedicated tray for each sample shape using such a material. Absent. In addition, when the thickness of the dedicated tray is thick, a special mechanism is required for conveyance, and since the thermal conductivity is low, there is a problem that the pattern formed on the sample is broken due to a temperature difference. On the other hand, when the thickness of the dedicated tray is thin, the tray itself is also etched by dry etching of the semiconductor process.
このため、例えば、特許文献1では、粘着テープなどの樹脂シートからの成分の放出を抑制するために、樹脂シートに載置された加工後のウェハが真空処理装置から搬出された後、真空処理装置内にプラズマを発生させて、加工時に飛散した樹脂シートの成分を除去する方法が開示されている。 For this reason, for example, in Patent Document 1, in order to suppress the release of components from a resin sheet such as an adhesive tape, a vacuum processing is performed after a processed wafer placed on the resin sheet is unloaded from the vacuum processing apparatus. A method is disclosed in which plasma is generated in the apparatus to remove components of the resin sheet scattered during processing.
しかしながら、特許文献1に開示された発明は、ウェハに樹脂シートを貼り付けた構成であるものの、樹脂シートを介してサンプルウェハを固定するものでは無い。真空処理装置内を汚損させずに、かつ低コストで様々な形状のサンプルウェハに対して半導体プロセスなどの処理を行う方法が望まれている。 However, although the invention disclosed in Patent Document 1 has a configuration in which a resin sheet is attached to a wafer, the sample wafer is not fixed through the resin sheet. There is a demand for a method for performing processing such as a semiconductor process on sample wafers of various shapes at low cost without polluting the inside of the vacuum processing apparatus.
本発明は、前述した状況に鑑みてなされたものであって、真空処理装置の内部を汚損させることなく、かつ簡易な方法で低コストに、任意の形状の試料基板に対して処理を行うことが可能な試料基板の処理方法、及び試料基板の搬送方法を提供することを目的とする。 The present invention has been made in view of the above-described situation, and performs processing on a sample substrate of an arbitrary shape at a low cost by a simple method without fouling the inside of the vacuum processing apparatus. It is an object of the present invention to provide a method for processing a sample substrate and a method for transporting the sample substrate.
すなわち、本発明の試料基板の処理方法は、以下の構成を有する。
支持基板を載置する基板ステージを備えた真空処理装置を用いて、試料基板の処理を行う試料基板の処理方法であって、前記支持基板の一主面にフォトレジストを塗布してレジスト層を形成するレジスト層形成工程と、前記レジスト層を介して前記支持基板に前記試料基板を貼着する貼着工程と、前記試料基板を貼着した前記支持基板を前記基板ステージに載置する載置工程と、前記ウェハ処理装置を用いて前記試料基板に対して処理を行う試料基板処理工程と、前記試料基板を前記レジスト層から剥離させる剥離工程と、を備えたことを特徴とする。
That is, the sample substrate processing method of the present invention has the following configuration.
A sample substrate processing method for processing a sample substrate using a vacuum processing apparatus provided with a substrate stage on which a support substrate is placed, wherein a photoresist layer is applied to one main surface of the support substrate by applying a photoresist. A resist layer forming step to be formed; an attaching step for attaching the sample substrate to the support substrate via the resist layer; and a placement for placing the support substrate on which the sample substrate is attached on the substrate stage And a sample substrate processing step of processing the sample substrate using the wafer processing apparatus, and a peeling step of peeling the sample substrate from the resist layer.
本発明の試料基板の処理方法によれば、真空処理装置の基板ステージが支持可能な基板形状とは異なる任意の形状の試料基板に対して加工処理を行う際に、基板ステージが支持可能な基板形状である支持基板に、フォトレジストからなるレジスト層を介して試料基板を貼着することによって、真空処理装置の内部を汚損することなく、試料基板に対して加工処理(真空処理)行うことが可能になる。 According to the sample substrate processing method of the present invention, when processing a sample substrate having an arbitrary shape different from the substrate shape that can be supported by the substrate stage of the vacuum processing apparatus, the substrate that can be supported by the substrate stage. By sticking a sample substrate to a support substrate having a shape via a resist layer made of a photoresist, the sample substrate can be processed (vacuum processing) without fouling the inside of the vacuum processing apparatus. It becomes possible.
また、こうした本発明の試料基板の処理方法は、半導体プロセスとして多用されるフォトレジストを、支持基板と試料基板との間に形成するだけなので、簡易な工程で低コストに試料基板を支持基板に貼着させることができる。 In addition, since the sample substrate processing method of the present invention merely forms a photoresist, which is frequently used as a semiconductor process, between the support substrate and the sample substrate, the sample substrate can be used as a support substrate at a low cost with a simple process. Can be attached.
また、本発明は、前記貼着工程と前記載置工程との間に前記試料基板を貼着した前記支持基板を加熱する加熱工程をさらに備えたことを特徴とする。 The present invention is further characterized by further comprising a heating step of heating the support substrate to which the sample substrate has been attached between the attaching step and the placing step.
また、本発明は、前記試料基板処理工程は、前記試料基板に向けて電子ビームまたは集束イオンビームを照射してドライエッチングを行う工程であることを特徴とする。 In the invention, the sample substrate processing step is a step of performing dry etching by irradiating an electron beam or a focused ion beam toward the sample substrate.
また、本発明は、前記剥離工程は、アッシング処理、SPM処理、有機洗浄処理のうち、少なくともいずれか1つを用いて前記支持基板から前記試料基板を剥離させることを特徴とする。 Further, the present invention is characterized in that in the peeling step, the sample substrate is peeled from the support substrate using at least one of ashing, SPM, and organic cleaning.
また、本発明は、前記貼着工程では、前記支持基板に形成された結晶方位を示すマークを利用して、前記支持基板の結晶方位と前記試料基板の結晶方位とが合致するように貼着させることを特徴とする。 Further, the present invention uses the mark indicating the crystal orientation formed on the support substrate in the attaching step so that the crystal orientation of the support substrate matches the crystal orientation of the sample substrate. It is characterized by making it.
また、本発明は、前記試料基板は前記支持基板よりも小さいことを特徴とする。 Further, the invention is characterized in that the sample substrate is smaller than the support substrate.
また、本発明は、前記試料基板は不定形であることを特徴とする。 Further, the invention is characterized in that the sample substrate is indefinite.
また、本発明の試料基板の搬送方法は、以下の構成を有する。
支持基板を載置する基板ステージを備えた真空処理装置を用いて、試料基板の処理を行う際の試料基板の搬送方法であって、前記支持基板の一主面にフォトレジストを塗布してレジスト層を形成するレジスト層形成工程と、前記レジスト層を介して前記支持基板に前記試料基板を貼着する貼着工程と、前記支持基板に前記試料基板を貼着した状態で前記試料基板を搬送する搬送工程と、を備えたことを特徴とする。
The sample substrate transport method of the present invention has the following configuration.
A method for transporting a sample substrate when processing a sample substrate using a vacuum processing apparatus having a substrate stage on which a support substrate is placed, wherein a resist is applied by applying a photoresist to one main surface of the support substrate. A resist layer forming step for forming a layer; an attaching step for attaching the sample substrate to the support substrate via the resist layer; and transporting the sample substrate with the sample substrate attached to the support substrate And a transporting process.
本発明によれば、真空処理装置の内部を汚損させることなく、かつ簡易な方法で低コストに、任意の形状の試料基板に対して処理を行うことが可能な試料基板の処理方法、及び試料基板の搬送方法を提供することが可能になる。 ADVANTAGE OF THE INVENTION According to this invention, the processing method of the sample substrate which can process with respect to the sample substrate of arbitrary shapes, without polluting the inside of a vacuum processing apparatus, and a simple method at low cost, and a sample It becomes possible to provide a substrate transport method.
以下、図面を参照して、本発明の一実施形態の試料基板の処理方法、及び試料基板の搬送方法について説明する。なお、以下に示す各実施形態は、発明の趣旨をより良く理解させるために具体的に説明するものであり、特に指定のない限り、本発明を限定するものではない。また、以下の説明で用いる図面は、本発明の特徴をわかりやすくするために、便宜上、要部となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。 Hereinafter, a sample substrate processing method and a sample substrate transport method according to an embodiment of the present invention will be described with reference to the drawings. Each embodiment described below is specifically described for better understanding of the gist of the invention, and does not limit the present invention unless otherwise specified. In addition, in the drawings used in the following description, in order to make the features of the present invention easier to understand, there is a case where a main part is shown in an enlarged manner for convenience, and the dimensional ratio of each component is the same as the actual one. Not necessarily.
(試料基板の搬送方法)
図1は、本発明の試料基板の搬送方法を段階的に示した斜視図である。
本発明の試料基板(サンプル基板)の搬送方法によって、試料基板(サンプル基板)を搬送する際には、まず、搬送を行う搬送装置の搬送トレイに載置可能な形状の支持基板11を用意する(図1(a)参照)。支持基板11は、半導体ウェハ、例えば、SiウェハやSiCウェハが用いられる。本実施形態では、Siウェハを用いている。こうした支持基板11は、結晶方位を合わせるためのオリエンテーション・フラット(オリフラ)やノッチなどのマーク11sが形成されている。
(Sample substrate transfer method)
FIG. 1 is a perspective view showing the sample substrate transport method of the present invention step by step.
When a sample substrate (sample substrate) is transferred by the sample substrate (sample substrate) transfer method of the present invention, first, a
次に、図1(b)に示すように、支持基板11の一主面11a側にレジスト層12を形成する(レジスト層形成工程)。レジスト層12の形成に用いるフォトレジスト(感光性樹脂)は、ネガ型でもポジ型でもよい。また、フォトレジスト(感光性樹脂)は、感光光源として半導体レーザー、メタルハライドランプ、高圧水銀灯(g線,h線,i線) エキシマレーザー、極端紫外線源、電子線源などの電磁波によって反応する物であればよい。用いるフォトレジストの粘度は、塗布方法に応じて最適な粘度のものを選択する。
Next, as shown in FIG. 1B, a
こうしたレジスト層形成工程において支持基板11の一主面11a側にフォトレジスト(感光性樹脂)を塗布する方法としては、スピンコート、スリットコートなどの方法を用いることができる。本実施形態では、スピンコートによって支持基板11の一主面11a側に均一な厚みのレジスト層12を形成している。
As a method of applying a photoresist (photosensitive resin) to the one
次に、図1(c)に示すように、支持基板11の一主面11a側に形成したレジスト層12を介して、支持基板11に試料基板(サンプル基板)13を貼着させる(貼着工程)。本実施形態では、試料基板13は、支持基板11よりも小さい形状、例えば円板を4分割した形状(小片)のSiC基板である。こうした試料基板(サンプル基板)13を支持基板11に貼着させる際には、試料基板13の貼着面13a側にも少量のフォトレジストを塗布しておくことも好ましい。
Next, as shown in FIG.1 (c), the sample board | substrate (sample board | substrate) 13 is stuck on the
また、試料基板(サンプル基板)13を支持基板11に貼着させる際には、試料基板(サンプル基板)13の結晶方位が容易に分かるように、支持基板11のマーク11sに合わせて試料基板(サンプル基板)13をレジスト層12に押し付けることが好ましい。例えば、支持基板11の結晶方位と試料基板13の結晶方位とが合致するように貼着させる。支持基板11のマーク11sに合わせて試料基板(サンプル基板)13を固定することにより、搬送装置を用いて搬送を行った後に、例えば真空処理装置で処理を行う際に、真空容器中で支持基板11のマークを利用して、試料基板(サンプル基板)13を所定の方向に合わせてセットすることができる。
When the sample substrate (sample substrate) 13 is attached to the
そして、この貼着工程S2を経た、支持基板11の一主面11a側に形成したレジスト層12を介して試料基板(サンプル基板)13を貼着させたものを、搬送装置の搬送トレイに載置して搬送する(搬送工程)。これによって、支持基板11の搬送に最適化された搬送トレイをそのまま用いて、支持基板11とは形状の異なる、例えば不定形の試料基板(サンプル基板)13を容易に搬送することができ、試料基板(サンプル基板)13の形状に合わせた別な搬送トレイなどを用意する必要が無い。
And what stuck the sample board | substrate (sample board | substrate) 13 through the resist
(試料基板の処理方法)
図2は、本発明の試料基板の処理方法を段階的に示した断面図である。また、図3は、本発明の試料基板の処理方法を段階的に示したフローチャートである。
以下、試料基板(サンプル基板)13の処理方法として、SiC基板(試料基板)の表面の一部をドライエッチングで除去する処理である場合について説明する。試料基板(サンプル基板)13には、予め、表面に酸化膜とドライエッチングで除去する部分に対応するパターンが除去されたレジスト膜が形成されている。
(Sample substrate processing method)
FIG. 2 is a cross-sectional view showing the sample substrate processing method of the present invention step by step. FIG. 3 is a flowchart showing the sample substrate processing method of the present invention step by step.
Hereinafter, a case where the processing method of the sample substrate (sample substrate) 13 is a process of removing a part of the surface of the SiC substrate (sample substrate) by dry etching will be described. On the sample substrate (sample substrate) 13, a resist film from which a pattern corresponding to a portion to be removed by an oxide film and dry etching is previously removed is formed on the surface.
試料基板(サンプル基板)13の作成は、公知の技術で作製することができる。すなわち、SiC基板の表面にプラズマCVDなどを使ってSiO2等の酸化膜を形成する。この場合は全面に酸化膜を形成するので、酸化膜形成装置中の位置精度は問われないため、通常の方法で行うことができる。さらに、フォトリソグラフィー技術を用い、レジスト塗布、露光、現像・リンス、ポストベークにより、ドライエッチングで除去する部分のレジストが除去されたレジスト膜を、酸化膜上に形成する。 The sample substrate (sample substrate) 13 can be produced by a known technique. That is, an oxide film such as SiO 2 is formed on the surface of the SiC substrate using plasma CVD or the like. In this case, since the oxide film is formed on the entire surface, the positional accuracy in the oxide film forming apparatus is not questioned, so that the normal method can be used. Further, using a photolithography technique, a resist film from which a portion of the resist to be removed by dry etching is removed by resist coating, exposure, development / rinsing, and post-baking is formed on the oxide film.
次に、図2(a)に示すように、支持基板11に支持基板11の一主面11a側にレジスト層12を形成する(レジスト層形成工程S1)。このレジスト層形成工程S1の詳細は、前述した試料基板の搬送方法におけるレジスト層形成工程と同様である。
次に、図2(b)に示すように、レジスト層12が塗布され支持基板11の上に、酸化膜14とレジスト膜15とが予め形成された試料基板(サンプル基板)13を、レジスト層12を介して貼り付ける(貼着工程S2)。この貼着工程S2の詳細は、前述した試料基板の搬送方法における貼着工程と同様である。こうした貼着工程S2においては、試料基板の搬送方法で説明したように、支持基板11のマークに合わせて試料基板(サンプル基板)13を固定することが好ましい。
Next, as shown in FIG. 2A, a resist
Next, as shown in FIG. 2B, a sample substrate (sample substrate) 13 on which a resist
次に、試料基板(サンプル基板)13と支持基板11とをレジスト層12を介して貼着した被処理体Mに対して加熱処理(プリベーキング)を行う(加熱工程S3)。ここでいうプリベーキングとは、塗布されたレジストから溶媒を除去するために行なう熱処理で、熱処理温度は、感光性材料が熱分解しない程度の低温で行う。なお、本発明の試料基板の処理方法では、こうした加熱工程S3を省略することもできる。
Next, a heat treatment (pre-baking) is performed on the object M to which the sample substrate (sample substrate) 13 and the
この加熱工程S3における加熱温度および加熱時間は、使用したレジストのデータシート等で示されるプリベーキングの推奨条件合わせて設定すればよい。これにより、レジスト膜中の揮発成分を除去して、真空処理装置内で処理する時のアウトガスを抑制することにより汚染を防止できる。また、レジスト層12の粘度が向上する為、試料基板(サンプル基板)13をより強固に支持基板11に固定することができる。
The heating temperature and heating time in this heating step S3 may be set in accordance with the recommended pre-baking conditions indicated on the resist data sheet used. Accordingly, contamination can be prevented by removing volatile components from the resist film and suppressing outgas during processing in the vacuum processing apparatus. Further, since the viscosity of the resist
次に、図2(c)に示すように、加熱工程S3を行った被処理体Mを真空処理装置20のステージ(基板ステージ)21に載置する(載置工程S4)。ステージ(基板ステージ)21は、例えば、支持基板11を位置ズレすることなく支持できる形状に形成されている。
Next, as shown in FIG.2 (c), the to-be-processed object M which performed heating process S3 is mounted in the stage (substrate stage) 21 of the vacuum processing apparatus 20 (mounting process S4). The stage (substrate stage) 21 is formed in a shape that can support the
そして、この真空処理装置20内で電子ビームや集束イオンビームを試料基板(サンプル基板)13に向けて照射し、試料基板(サンプル基板)13に対してエッチングレジスト層15をマスクとして半導体プロセスに基づく加工処理、例えばドライエッチングを行う(試料基板加工工程S5)。
Then, an electron beam or a focused ion beam is irradiated toward the sample substrate (sample substrate) 13 in the
試料基板加工工程S5においては、真空環境での使用を想定したフォトレジストを用いたレジスト層12によって、試料基板(サンプル基板)13を支持基板11に貼着しているので、粘着テープなどのように、樹脂成分が離脱して真空処理装置20内に拡散して汚損させたり、レジスト層12が真空中で収縮して試料基板(サンプル基板)13や支持基板11に固着してしまうこともない。また、レジスト層12を構成するフォトレジストは、オイルなどと比較して粘度が高いため、試料基板加工工程S5においてレジスト層12がステージ(基板ステージ)21から流出したりすることもない。
In the sample substrate processing step S5, since the sample substrate (sample substrate) 13 is adhered to the
次に、図2(d)に示すように、レジスト層12を剥離させて支持基板11と試料基板(サンプル基板)13とを分離させる(剥離工程S6)。この剥離工程では、アッシング処理、SPM処理、有機洗浄処理のうち、少なくともいずれか1つ、またはこれらを組み合わせて、支持基板11の一主面11a側および試料基板13の貼着面13a側からレジスト層12を剥離させる。特に、SPM処理、有機洗浄処理及びこれらの一つを含む組み合わせ処理が、試料基板(サンプル基板)13と支持基板11の接着部分の除去を速く確実に行うことができるので好ましい。
Next, as shown in FIG. 2D, the resist
剥離工程S6の一例であるアッシング処理は、オゾン、酸素などのガスを導入し、紫外線などの光をガスまたはウエーハに照射し、ガスとフォトレジストとの化学反応によりフォトレジストを剥離する光励起アッシングや、酸素ガスを高周波などによりプラズマ化させ、そのプラズマを利用してフォトレジストを剥離するプラズマアッシングなどを用いることができる。 The ashing process, which is an example of the peeling process S6, includes photo-excited ashing in which a gas such as ozone and oxygen is introduced, light such as ultraviolet rays is irradiated to the gas or wafer, and the photoresist is peeled off by a chemical reaction between the gas and the photoresist. Alternatively, plasma ashing or the like in which oxygen gas is turned into plasma by high frequency and the like, and the photoresist is stripped using the plasma can be used.
また、剥離工程S6の一例であるSPM処理は、硫酸と過酸化水素水を混合し、更に加熱することによって、フォトレジスト、および金属不純物などの残渣を除去するものであ る。
更に、剥離工程S6の一例である有機洗浄処理は、フォトレジストを溶解可能な有機溶媒を用いて、フォトレジストを溶解除去するものである。
Further, the SPM treatment as an example of the peeling step S6 is to remove residues such as photoresist and metal impurities by mixing sulfuric acid and hydrogen peroxide solution and further heating.
Furthermore, the organic cleaning process as an example of the peeling step S6 is to dissolve and remove the photoresist using an organic solvent capable of dissolving the photoresist.
以上の各工程を経て、試料基板(サンプル基板)13に対して、半導体プロセスに基づく加工処理、例えばドライエッチングを行った、加工後の試料基板(サンプル基板)13Aを得ることができる。
なお、剥離工程S6により、通常は試料基板(サンプル基板)13の表面のレジスト層15も同時に除去される。そのため、図2(d)に示したように、試料基板(サンプル基板)13は、酸化膜14だけがSiC基板に着いた状態で剥離される。残った酸化膜14は、例えば、フッ酸処理などで除去すればよい。
Through the above steps, a processed sample substrate (sample substrate) 13A obtained by performing processing based on a semiconductor process, for example, dry etching, on the sample substrate (sample substrate) 13 can be obtained.
Note that the resist
以上のように、本発明の試料基板の処理方法によれば、真空処理装置20のステージ(基板ステージ)21が支持可能な基板形状よりも小さい形状の試料基板(サンプル基板)13に対して、半導体プロセスに基づく加工処理を行う際に、ステージ(基板ステージ)21が支持可能な基板形状である支持基板11に、フォトレジストからなるレジスト層12を介して試料基板(サンプル基板)13を貼着することによって、真空処理装置20を汚損することなく、試料基板(サンプル基板)13に対して半導体プロセスに基づく加工処理(真空処理)行うことが可能になる。
As described above, according to the sample substrate processing method of the present invention, with respect to the sample substrate (sample substrate) 13 having a shape smaller than the substrate shape that the stage (substrate stage) 21 of the
また、こうした本発明の試料基板の処理方法は、半導体プロセスとして多用されるフォトレジストを、支持基板11と試料基板(サンプル基板)13との間に形成するだけなので、簡易な工程で低コストに試料基板(サンプル基板)13を支持基板11に貼着させることができる。
In addition, in the sample substrate processing method of the present invention, a photoresist frequently used as a semiconductor process is simply formed between the
以上、本発明の一実施形態を説明したが、この実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。 Although one embodiment of the present invention has been described above, this embodiment is presented as an example and is not intended to limit the scope of the invention. These embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the spirit of the invention. These embodiments and their modifications are included in the scope and gist of the invention, and are also included in the invention described in the claims and the equivalents thereof.
11…支持基板
12…レジスト層
13…試料基板(サンプル基板)
20…真空処理装置
DESCRIPTION OF
20 ... Vacuum processing equipment
Claims (8)
前記支持基板の一主面にフォトレジストを塗布してレジスト層を形成するレジスト層形成工程と、
前記レジスト層を介して前記支持基板に前記試料基板を貼着する貼着工程と、
前記試料基板を貼着した前記支持基板を前記基板ステージに載置する載置工程と、
前記ウェハ処理装置を用いて前記試料基板に対して処理を行う試料基板処理工程と、
前記試料基板を前記レジスト層から剥離させる剥離工程と、
を備えたことを特徴とする試料基板の処理方法。 A sample substrate processing method for processing a sample substrate using a vacuum processing apparatus including a substrate stage on which a support substrate is placed,
A resist layer forming step of forming a resist layer by applying a photoresist to one main surface of the support substrate;
An attaching step of attaching the sample substrate to the support substrate through the resist layer;
A placing step of placing the support substrate on which the sample substrate is adhered on the substrate stage;
A sample substrate processing step of processing the sample substrate using the wafer processing apparatus;
A peeling step of peeling the sample substrate from the resist layer;
A method for processing a sample substrate, comprising:
前記支持基板の一主面にフォトレジストを塗布してレジスト層を形成するレジスト層形成工程と、
前記レジスト層を介して前記支持基板に前記試料基板を貼着する貼着工程と、
前記支持基板に前記試料基板を貼着した状態で前記試料基板を搬送する搬送工程と、
を備えたことを特徴とする試料基板の搬送方法。 Using a vacuum processing apparatus provided with a substrate stage on which a support substrate is placed, a sample substrate transport method when processing a sample substrate,
A resist layer forming step of forming a resist layer by applying a photoresist to one main surface of the support substrate;
An attaching step of attaching the sample substrate to the support substrate through the resist layer;
A transporting step of transporting the sample substrate in a state where the sample substrate is adhered to the support substrate;
A method for transporting a sample substrate, comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017119392A JP2019004095A (en) | 2017-06-19 | 2017-06-19 | Sample substrate processing method and sample substrate transfer method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017119392A JP2019004095A (en) | 2017-06-19 | 2017-06-19 | Sample substrate processing method and sample substrate transfer method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2019004095A true JP2019004095A (en) | 2019-01-10 |
Family
ID=65006269
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017119392A Pending JP2019004095A (en) | 2017-06-19 | 2017-06-19 | Sample substrate processing method and sample substrate transfer method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2019004095A (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008235723A (en) * | 2007-03-22 | 2008-10-02 | Zycube:Kk | Wafer body structure and manufacturing method thereof |
| JP2016031974A (en) * | 2014-07-28 | 2016-03-07 | セイコーエプソン株式会社 | Substrate processing method, substrate product manufacturing method, and substrate processing apparatus |
-
2017
- 2017-06-19 JP JP2017119392A patent/JP2019004095A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008235723A (en) * | 2007-03-22 | 2008-10-02 | Zycube:Kk | Wafer body structure and manufacturing method thereof |
| JP2016031974A (en) * | 2014-07-28 | 2016-03-07 | セイコーエプソン株式会社 | Substrate processing method, substrate product manufacturing method, and substrate processing apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5743450B2 (en) | Reticle chuck cleaner | |
| US9223220B2 (en) | Photo resist baking in lithography process | |
| JP5690596B2 (en) | Focus ring and substrate processing apparatus having the focus ring | |
| CN101978478B (en) | Method for processing substrate, method for manufacturing semiconductor chip, and method for manufacturing semiconductor chip with resin adhesive layer | |
| JP2019125723A (en) | Method for manufacturing device chip | |
| JP6035468B2 (en) | Semiconductor-on-diamond wafer handle and manufacturing method | |
| JP6441181B2 (en) | Imprint template, method for manufacturing the same, and method for manufacturing a semiconductor device | |
| JP5589243B2 (en) | Manufacturing method of semiconductor device | |
| CN107180754A (en) | Method of plasma processing | |
| CN112490174A (en) | Chip device transfer method | |
| JP2020035907A (en) | Substrate processing method and semiconductor device manufacturing method | |
| WO2020012777A1 (en) | Substrate processing device and substrate processing method | |
| CN115698852A (en) | Protective film frame, protective film, exposure original plate with protective film, exposure method, manufacturing method of semiconductor, and manufacturing method of liquid crystal display panel | |
| JP6485702B2 (en) | Plasma processing method and electronic component manufacturing method | |
| JP2003173951A (en) | Method of manufacturing mask for electron beam lithography and mask blank for electron beam lithography | |
| JP7170261B2 (en) | Element chip manufacturing method | |
| JP6524564B2 (en) | Method of manufacturing element chip and substrate heating apparatus | |
| JP2019004095A (en) | Sample substrate processing method and sample substrate transfer method | |
| US11127583B2 (en) | Method of treating semiconductor substrate | |
| CN101369517A (en) | Single Wafer Cleaning Process | |
| JP2006165136A (en) | Etching method | |
| CN112925169B (en) | Method for preparing photoetching pattern on surface of substrate | |
| TWI906300B (en) | Protective film, exposure original with protective film, exposure method, semiconductor manufacturing method and liquid crystal display panel manufacturing method | |
| US20050153477A1 (en) | Fabricating a semiconductor device using fully cured bisbenzocyclobutene | |
| KR101317160B1 (en) | Plasma etching apparatus, plasma etching system and method of etching a substrate using the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20181102 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200311 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210113 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210126 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20210803 |