JP2019095469A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2019095469A JP2019095469A JP2017221820A JP2017221820A JP2019095469A JP 2019095469 A JP2019095469 A JP 2019095469A JP 2017221820 A JP2017221820 A JP 2017221820A JP 2017221820 A JP2017221820 A JP 2017221820A JP 2019095469 A JP2019095469 A JP 2019095469A
- Authority
- JP
- Japan
- Prior art keywords
- optical element
- layer
- semiconductor device
- wiring layer
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H10W74/01—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F77/00—Constructional details of devices covered by this subclass
- H10F77/93—Interconnections
- H10F77/933—Interconnections for devices having potential barriers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/85—Packages
- H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
-
- H10P72/74—
-
- H10W70/09—
-
- H10W70/093—
-
- H10W74/016—
-
- H10W74/117—
-
- H10W90/00—
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
- G02B6/4206—Optical features
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4246—Bidirectionally operating package structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/85—Packages
- H10H20/852—Encapsulations
- H10H20/853—Encapsulations characterised by their shape
-
- H10P72/7424—
-
- H10W70/60—
-
- H10W70/611—
-
- H10W70/6528—
-
- H10W70/685—
-
- H10W72/0198—
-
- H10W72/07207—
-
- H10W72/241—
-
- H10W72/9413—
-
- H10W74/019—
-
- H10W74/142—
-
- H10W90/10—
-
- H10W90/701—
-
- H10W90/724—
-
- H10W99/00—
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Light Receiving Elements (AREA)
- Optical Couplings Of Light Guides (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
- Manufacturing & Machinery (AREA)
Abstract
Description
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
図1(a)〜図1(c)は、第1実施形態に係る半導体装置を例示する模式図である。 図1(a)は、図1(c)のA1−A2線断面図である。図1(b)は、図1(c)の矢印AAから見た平面図である。図1(c)は、斜視図である。
また、例えば、図12に示すように、光素子20の光入出力面(光出力または光入力)に光コネクタフェルール70に保持された光ファイバ80を配置して光結合を行う場合などに、光ファイバを光素子20に近接させても光入出力面に光ファイバが接触しないように構成可能となる。この例では、光ファイバ80は、UV樹脂81、クラッド82、及びコア83を含む。フェルール70と光ファイバ80との間には、接着剤71が設けられている。光素子20は、結晶レンズ26Aを含む。結晶レンズ26Aの屈折率は、例えば、3.2〜3.5である。配線層50と光素子20の間には、発光部/受光部90が設けられている。
また、上記において、光ファイバと光素子20を近接して固定した場合に、使用環境の変化(例えば、温度変化や外力による応力変化)により光ファイバ先端が熱膨張や応力により迫り出すようなことがあっても、予め第1樹脂部面40aと第1光素子面20aのクリアランスによりこれを吸収するように構成することが可能であり、光ファイバおよび光素子20の破損を防止可能となる。
また、光素子20の光入出力面に無反射コートに代わるSWS(Sub-Wavelength Structure)の凹凸部をエッチング形成した場合や、光素子とは別の材料によるSWC(Subwavelength Structure Coating)の凹凸部を形成した場合など、光ファイバなどの接触により光素子20表面の凹凸部に異物が入り込んで無反射コートの効果が喪失することを防止できる。
また、図12に示すように、光素子20の光入出力面にレンズなどの光学素子を形成して光結合を行う場合に、光素子20と光ファイバの距離をレンズ焦点に合せた間隔に設定することが可能となる。
また、光素子20の表面に回折レンズやフレネルレンズなどを形成した場合においても同様にレンズ焦点に合せた距離調整機構として利用可能であり、回折レンズやフレネルレンズの凹凸部に光ファイバなどの接触により異物が入り込んでレンズ機能が喪失することを防止することもできる。
また、図8に示すように、光素子20に例えばクラッドを露出した光ファイバ素線を挿入、保持する凹部を設ける場合、上記同様に光ファイバ素線の挿入前に意図しない物体の接触により凹部に異物が入り込むことを防止することができる。この場合、光ファイバは例えばコア径50μm、クラッド径125μmのGI(Graded Index)ファイバ(マルチモードファイバ)とし、光素子20の光素子基板21の凹部底面から配線層側表面に形成される能動部(発光部又は受光部または光変調部)までの距離は、例えば50μm以下として光ファイバとの光結合を確保する。
以下、第2実施形態として、上記の半導体装置110の製造方法の例について説明する。
図2(a)〜図2(g)は、第2実施形態に係る半導体装置の製造方法を例示する模式的断面図である。
図3(a)〜図3(d)は、第2実施形態に係る半導体装置の別の製造方法を例示する模式的断面図である。
図4〜図8は、第1実施形態に係る別の半導体装置を例示する模式的断面図である。
図4に示すように、半導体装置111においては、電気素子10の少なくとも一部は、第1方向(Z軸方向)において、樹脂部40と重ならない。半導体装置111におけるこれ以外の構成は、半導体装置110と同様である。
図9(a)〜(f)、図10(a)〜(e)、及び、図11(a)〜(e)は、第2実施形態に係る半導体装置の別の製造方法を例示する模式的断面図である。
本発明の実施形態によれば、半導体装置の製造方法は、光素子と、前記光素子に設けられた第1層と、を含む第1構造体と、電気素子と、を樹脂材料層で覆い、前記樹脂材料層の一部を除去して、前記第1層を露出させ、前記第1層を除去することを含む。前記樹脂材料層で覆うことは、前記第1構造体及び前記電気素子を支持体に固定した状態で、行われる。前記樹脂材料層で覆うことの後に、前記支持体を除去する。前記支持体の除去により露出した前記第1構造体及び前記電気素子に配線層を形成する。前記配線層の形成の後に、前記第1層の露出が実施される。
本発明の実施形態によれば、半導体装置の製造方法は、光素子と、前記光素子に設けられた第1層と、を含む第1構造体と、電気素子と、を樹脂材料層で覆い、前記樹脂材料層の一部を除去して、前記第1層を露出させ、前記第1層を除去することを含む。前記樹脂材料層で覆うことは、前記第1構造体及び前記電気素子を配線層が形成された支持体に固定した状態で、行われる。前記樹脂材料層で覆うことの後に、前記支持体を除去して配線層を露出させる。前記支持体の除去の後に、前記第1層の露出が実施される。
本発明の実施形態によれば、半導体装置の製造方法は、光素子と、前記光素子に設けられた第1層と、を含む第1構造体と、電気素子と、を樹脂材料層で覆い、前記樹脂材料層の一部を除去して、前記第1層を露出させ、前記第1層を除去することを含む。前記樹脂材料層で覆うことは、前記第1構造体及び前記電気素子を配線層が形成された支持体に固定した状態で、行われる。前記樹脂材料層で覆うことの後に、前記第1層の露出が実施され、前記第1層の露出の後に、前記支持体を除去して配線層の露出が実施される。
本発明の実施形態によれば、半導体装置の製造方法は、光素子と、前記光素子に設けられた第1層と、を含む第1構造体と、電気素子と、を樹脂材料層で覆い、前記樹脂材料層の一部を除去して、前記第1層を露出させ、前記第1層を除去することを含む。前記第1構造体は、凹部が形成された前記光素子と、前記第1層とを含む。
Claims (22)
- 配線層と、
電気素子であって、前記配線層から前記電気素子に向かう方向が第1方向である、前記電気素子と、
光素子であって、前記配線層から前記光素子に向かう方向が前記第1方向に沿い、前記電気素子から前記光素子に向かう第2方向が前記第1方向と交差した、前記光素子と、
前記電気素子と前記光素子との間の第1部分領域を含む樹脂部と、
を備え、
前記光素子の少なくとも一部は、前記第1方向において前記樹脂部と重ならず、
前記第1部分領域は、第1樹脂部面、及び、前記第1樹脂部面とは反対の第2樹脂部面を含み、前記第2樹脂部面は、前記配線層に対面し、
前記光素子は、第1光素子面、及び、前記第1光素子面とは反対の第2光素子面を含み、前記第2光素子面は、前記配線層に対面し、
前記配線層と前記第1樹脂部面との間の前記第1方向に沿った距離は、前記配線層と前記第1光素子面との間の前記第1方向に沿った距離よりも長い、半導体装置。 - 前記光素子は、第1光素子面、及び、前記第1光素子面とは反対の第2光素子面と、を含み、前記第2光素子面は、前記配線層に対面し、
前記光素子は、前記第1光素子面に凹部を有する、請求項1記載の半導体装置。 - 前記凹部の底面が、前記光素子の前記第2光素子面から前記第1方向に50μm以内にある、請求項2記載の半導体装置。
- レンズをさらに備え、
前記第1方向において、前記レンズと前記配線層との間に前記光素子の前記第2光素子面が位置した、請求項1〜3のいずれか1つに記載の半導体装置。 - 前記光素子は、
反射防止層と、
前記反射防止層と前記配線層との間に設けられた透明層と、
を含み、
前記反射防止層の屈折率は、前記透明層の屈折率よりも低く、1より大きい、請求項1〜4のいずれか1つに記載の半導体装置。 - 前記光素子は、光を放出可能であり、
前記光素子は、
反射防止層と、
前記反射防止層と前記配線層との間に設けられた透明層と、
を含み、
前記光のピーク波長における前記反射防止層の屈折率は、前記ピーク波長における前記透明層の屈折率よりも低く、1より大きい、請求項1〜4のいずれか1つに記載の半導体装置。 - 前記光素子は、光を吸収可能であり、
前記光素子は、
反射防止層と、
前記反射防止層と前記配線層との間に設けられた透明層と、
を含み、
前記光素子が吸収する光のピーク波長における前記反射防止層の屈折率は、前記ピーク波長における前記透明層の屈折率よりも低く、1より大きい、請求項1〜4のいずれか1つに記載の半導体装置。 - 前記光素子は、第1光素子面、及び、前記第1光素子面とは反対の第2光素子面と、を含み、前記第2光素子面は、前記配線層に対面し、
前記第1素子部面は、複数の凹凸を含み、
前記複数の凹凸が前記光素子の発光ピーク波長または受光ピーク波長より短い周期で配列される、請求項1記載の半導体装置。 - 前記光素子は、第1光素子面、及び、前記第1光素子面とは反対の第2光素子面と、を含み、前記第2光素子面は、前記配線層に対面し、
前記第1素子部面は、複数の凹凸を含み、
前記複数の凹凸が前記光素子の発光ピーク波長または受光ピーク波長に対する回折レンズまたはフレネルレンズである、請求項1記載の半導体装置。 - 前記第1方向において、前記樹脂部の一部と前記配線層との間に前記電気素子が位置した、請求項1〜9のいずれか1つに記載の半導体装置。
- 前記樹脂部は、第2〜第7部分領域をさらに含み、
前記第2方向において、前記第2部分領域と前記第1部分領域との間に前記光素子が位置し、
前記第2方向において、前記第1部分領域と前記第3部分領域との間に前記電気素子が位置し、
前記第1方向及び前記第2方向を含む平面と交差する第3方向において、前記第4部分領域と前記第5部分領域との間に前記光素子が位置し、
前記第3方向において、前記第6部分領域と前記第7部分領域との間に前記電気素子が位置した、請求項1〜10のいずれか1つに記載の半導体装置。 - 前記樹脂部は、
複数の粒子と、
前記複数の粒子の少なくとも一部の周りに設けられた樹脂材料部と、
を含む、請求項1〜11のいずれか1つに記載の半導体装置。 - 前記配線層は、前記光素子と前記電気素子とを電気的に接続する導電層を含む、請求項1〜12のいずれか1つに記載の半導体装置。
- 第1接続部をさらに含み、
前記配線層は、前記第1接続部と電気的に接続された導電層を含み、
前記配線層は、前記第1方向において前記第1接続部と前記光素子との間、及び、前記第1方向において前記第1接続部と前記電気素子との間の少なくともいずれかに位置した、請求項1〜12のいずれか1つに記載の半導体装置。 - 前記電気素子は、増幅回路、論理回路、記憶回路、及びスイッチング回路の少なくともいずれかを含む、請求項1〜14のいずれか1つに記載の半導体装置。
- 前記光素子は、発光素子、光変調器、及び受光素子の少なくともいずれかを含む、請求項1〜15のいずれか1つに記載の半導体装置。
- 光素子と、前記光素子に設けられた第1層と、を含む第1構造体と、電気素子と、を樹脂材料層で覆い、
前記樹脂材料層の一部を除去して、前記第1層を露出させ、
前記第1層を除去する、半導体装置の製造方法。 - 前記光素子の前記第1層を設けた面に、前記樹脂材料層の少なくとも一部が残る、請求項17記載の半導体装置の製造方法。
- 前記樹脂材料層で覆うことは、前記第1構造体及び前記電気素子を支持体に固定した状態で、行われ、
前記樹脂材料層で覆うことの後に、前記支持体を除去し、
前記支持体の除去により露出した前記第1構造体及び前記電気素子に配線層を形成し、
前記配線層の形成の後に、前記第1層の露出が実施される、請求項17または18に記載の半導体装置の製造方法。 - 前記樹脂材料層で覆うことは、前記第1構造体及び前記電気素子を配線層が形成された支持体に固定した状態で、行われ、
前記樹脂材料層で覆うことの後に、前記支持体を除去して配線層を露出させ、
前記支持体の除去の後に、前記第1層の露出が実施される、請求項17または18に記載の半導体装置の製造方法。 - 前記樹脂材料層で覆うことは、前記第1構造体及び前記電気素子を配線層が形成された支持体に固定した状態で、行われ、
前記樹脂材料層で覆うことの後に、前記第1層の露出が実施され、前記第1層の露出の後に、前記支持体を除去して配線層の露出が実施される、請求項17または18に記載の半導体装置の製造方法。 - 前記第1構造体は、凹部が形成された前記光素子と、前記第1層とを含む、請求項17〜20のいずれか1つに記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017221820A JP6581641B2 (ja) | 2017-11-17 | 2017-11-17 | 半導体装置の製造方法 |
| US15/904,201 US10396060B2 (en) | 2017-11-17 | 2018-02-23 | Semiconductor device and method for manufacturing same |
| JP2019124222A JP6972067B2 (ja) | 2017-11-17 | 2019-07-03 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017221820A JP6581641B2 (ja) | 2017-11-17 | 2017-11-17 | 半導体装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019124222A Division JP6972067B2 (ja) | 2017-11-17 | 2019-07-03 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019095469A true JP2019095469A (ja) | 2019-06-20 |
| JP6581641B2 JP6581641B2 (ja) | 2019-09-25 |
Family
ID=66533274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017221820A Active JP6581641B2 (ja) | 2017-11-17 | 2017-11-17 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US10396060B2 (ja) |
| JP (1) | JP6581641B2 (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004319555A (ja) * | 2003-04-11 | 2004-11-11 | Ricoh Co Ltd | 光電変換素子パッケージ、その作製方法及び光コネクタ |
| JP2009016707A (ja) * | 2007-07-09 | 2009-01-22 | Toshiba Corp | 半導体受光素子およびその製造方法 |
| US20090200562A1 (en) * | 2008-02-13 | 2009-08-13 | Eu Poh Leng | Integrated circuit die, integrated circuit package, and packaging method |
| JP2010072350A (ja) * | 2008-09-18 | 2010-04-02 | Ricoh Co Ltd | 光学面に微細パターンを有するプラスチック光学素子 |
| JP2017152588A (ja) * | 2016-02-25 | 2017-08-31 | Shマテリアル株式会社 | 半導体素子搭載用基板、半導体装置及び光半導体装置、並びにそれらの製造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5446623A (en) | 1977-09-16 | 1979-04-12 | Sabateo Supootsu Geemuzu Ltd | Pieces for sports game |
| JP2004165191A (ja) | 2002-11-08 | 2004-06-10 | Oki Electric Ind Co Ltd | 半導体装置、半導体装置の製造方法及びカメラシステム |
| JP5005603B2 (ja) | 2008-04-03 | 2012-08-22 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
| JP5446623B2 (ja) | 2009-09-07 | 2014-03-19 | 大日本印刷株式会社 | センサ素子モジュール |
| US9018725B2 (en) * | 2011-09-02 | 2015-04-28 | Optiz, Inc. | Stepped package for image sensor and method of making same |
| JP5895467B2 (ja) | 2011-11-18 | 2016-03-30 | 富士通株式会社 | 電子装置及びその製造方法 |
| US9559274B2 (en) * | 2014-10-17 | 2017-01-31 | Nichia Corporation | Light emitting device and resin composition |
| JP2017102208A (ja) | 2015-11-30 | 2017-06-08 | 株式会社東芝 | 光デバイスおよび光結合モジュール |
-
2017
- 2017-11-17 JP JP2017221820A patent/JP6581641B2/ja active Active
-
2018
- 2018-02-23 US US15/904,201 patent/US10396060B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004319555A (ja) * | 2003-04-11 | 2004-11-11 | Ricoh Co Ltd | 光電変換素子パッケージ、その作製方法及び光コネクタ |
| JP2009016707A (ja) * | 2007-07-09 | 2009-01-22 | Toshiba Corp | 半導体受光素子およびその製造方法 |
| US20090200562A1 (en) * | 2008-02-13 | 2009-08-13 | Eu Poh Leng | Integrated circuit die, integrated circuit package, and packaging method |
| JP2010072350A (ja) * | 2008-09-18 | 2010-04-02 | Ricoh Co Ltd | 光学面に微細パターンを有するプラスチック光学素子 |
| JP2017152588A (ja) * | 2016-02-25 | 2017-08-31 | Shマテリアル株式会社 | 半導体素子搭載用基板、半導体装置及び光半導体装置、並びにそれらの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US10396060B2 (en) | 2019-08-27 |
| US20190157252A1 (en) | 2019-05-23 |
| JP6581641B2 (ja) | 2019-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9541715B2 (en) | Optical module, manufacturing method of optical module, and optical device | |
| CN110388576B (zh) | 一种光模块 | |
| CN105723527B (zh) | 用于制造光电子的半导体器件的方法和光电子的半导体器件 | |
| CN111352192B (zh) | 一种光模块 | |
| CN101652691B (zh) | 光学组件 | |
| CN101088173A (zh) | 带有多个光学元的高亮度led封装 | |
| JP6770361B2 (ja) | 光配線モジュール、光トランシーバ、及び光接続方法 | |
| JP2008518474A (ja) | 複合光学素子を有する高輝度ledパッケージ | |
| JP2015522854A (ja) | 回折光学部材を有する光学アセンブリ | |
| CN101088176A (zh) | 高亮度led封装 | |
| JP6507725B2 (ja) | 光通信装置、光通信モジュール、及び光通信装置の製造方法 | |
| JP6972067B2 (ja) | 半導体装置 | |
| JP2017102208A (ja) | 光デバイスおよび光結合モジュール | |
| JP2009031633A (ja) | 光伝送基板とその製造方法、光伝送装置、複合光伝送基板および光電気混載基板 | |
| JP2019095469A (ja) | 半導体装置及びその製造方法 | |
| JP6423161B2 (ja) | 光集積回路装置 | |
| TW201502621A (zh) | 光通訊裝置 | |
| JP2004251976A (ja) | 光モジュール | |
| CN115524785B (zh) | 光耦合结构及其制备方法、光学组件 | |
| JP6551008B2 (ja) | 光モジュール、光学装置 | |
| US9939580B2 (en) | Optical component alignment using inverted carrier member | |
| JP4337918B2 (ja) | 光電子回路基板 | |
| CN108270147B (zh) | 一种激光装置及其出光方法 | |
| CN112817099A (zh) | 硅光子封装结构 | |
| JP2015191054A (ja) | 光導波路型モジュール装置および製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171117 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180419 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181018 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181022 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181212 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20190417 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190703 |
|
| C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20190703 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20190710 |
|
| C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20190711 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190802 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190830 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 6581641 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |