JP2019091911A - 半導体装置および製造方法 - Google Patents
半導体装置および製造方法 Download PDFInfo
- Publication number
- JP2019091911A JP2019091911A JP2019011510A JP2019011510A JP2019091911A JP 2019091911 A JP2019091911 A JP 2019091911A JP 2019011510 A JP2019011510 A JP 2019011510A JP 2019011510 A JP2019011510 A JP 2019011510A JP 2019091911 A JP2019091911 A JP 2019091911A
- Authority
- JP
- Japan
- Prior art keywords
- field plate
- semiconductor substrate
- side wall
- semiconductor device
- inclination
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/111—Field plates
- H10D64/112—Field plates comprising multiple field plate segments
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/01—Manufacture or treatment
- H10D12/031—Manufacture or treatment of IGBTs
- H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/411—Insulated-gate bipolar transistors [IGBT]
- H10D12/441—Vertical IGBTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
- H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
- H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
- H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
- H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]
- H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
-
- H10P50/267—
-
- H10P50/71—
-
- H10P50/73—
Landscapes
- Electrodes Of Semiconductors (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
Abstract
Description
特許文献1 特開2010−251404号公報
Claims (14)
- 半導体基板と、
前記半導体基板の上面の上方に形成された金属電極と
を備え、
前記金属電極の側壁は、
前記半導体基板と接触する下側部分と、
前記下側部分よりも上方に形成され、前記半導体基板の上面に対する傾きが前記下側部分よりも小さい上側部分と
を有する半導体装置。 - 前記半導体基板に形成された活性領域を更に備え、
前記金属電極は、前記半導体基板の上面において前記活性領域よりも外側に形成されたフィールドプレートである
請求項1に記載の半導体装置。 - 前記フィールドプレートの側壁の前記上側部分は上側に凸の形状である
請求項2に記載の半導体装置。 - 前記フィールドプレートの側壁の前記下側部分の、前記半導体基板の上面に対する傾きが90度以下、60度以上である
請求項2または3に記載の半導体装置。 - 前記フィールドプレートの側壁は、前記下側部分と前記上側部分との間に配置された、前記半導体基板の上面に対する傾きが不連続に変化する特異点を有する
請求項2から4のいずれか一項に記載の半導体装置。 - 前記特異点は、前記フィールドプレートの下面からの高さが、前記フィールドプレートの厚みの2割以上、8割以下の範囲となるように配置される
請求項5に記載の半導体装置。 - 前記半導体基板の上面の上方には、同一の厚みの第1のフィールドプレートおよび第2のフィールドプレートが形成され、
前記第1のフィールドプレートの下端および前記第2のフィールドプレートの下端の距離は、前記フィールドプレートの厚みより小さい
請求項2から6のいずれか一項に記載の半導体装置。 - 前記半導体基板の上面の上方に形成され、一部の領域の上方に前記フィールドプレートが形成された絶縁膜を更に備え、
前記フィールドプレートで覆われていない前記絶縁膜の領域に窪みが形成されている
請求項2から7のいずれか一項に記載の半導体装置。 - 前記絶縁膜の窪みの側壁の前記半導体基板の上面に対する傾きは、前記フィールドプレートの前記下側部分の前記半導体基板の上面に対する傾きよりも小さい
請求項8に記載の半導体装置。 - 前記半導体基板の上面には、第1のフィールドプレートおよび第2のフィールドプレートが形成され、
それぞれの前記フィールドプレートの下方には第1導電型のガードリングが形成され、
それぞれの前記ガードリングの間には第2導電型の領域が形成され、
前記第1のフィールドプレートおよび前記第2のフィールドプレートにおいて対向する側壁のうち、前記第2導電型の領域の中央により近い前記側壁の前記上側部分は、他方の前記側壁の前記上側部分よりも、前記半導体基板の上面に対する傾きが大きい
請求項5または6に記載の半導体装置。 - 前記第1のフィールドプレートおよび前記第2のフィールドプレートにおいて対向する側壁のうち、前記第2導電型の領域の中央により近い前記側壁の前記特異点は、他方の前記側壁の前記特異点よりも上方に配置される
請求項10に記載の半導体装置。 - 半導体装置の製造方法であって、
半導体基板の上面の上方に金属電極を形成する電極形成段階を備え、
前記電極形成段階において、前記金属電極の側壁に、前記半導体基板と接触する下側部分と、前記下側部分よりも上側に配置され、前記半導体基板の上面に対する傾きが前記下側部分よりも小さい上側部分とを形成する製造方法。 - 前記電極形成段階は、
前記金属電極を形成すべき領域に金属膜を形成する金属膜形成段階と、
前記金属膜の上方に、パターニングされたレジスト膜を形成するレジスト膜形成段階と、
形成すべき前記金属電極の側壁の形状に応じて、前記レジスト膜の側壁の形状を整形する整形段階と、
側壁形状を整形した前記レジスト膜を用いて前記金属膜をドライエッチングするエッチング段階と
を有する請求項12に記載の製造方法。 - 前記整形段階では、形成すべき前記金属電極の側壁の形状に応じた条件で、前記レジスト膜を加熱する
請求項13に記載の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016050098 | 2016-03-14 | ||
| JP2016050098 | 2016-03-14 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018505928A Division JP6504313B2 (ja) | 2016-03-14 | 2017-03-13 | 半導体装置および製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019091911A true JP2019091911A (ja) | 2019-06-13 |
| JP6729727B2 JP6729727B2 (ja) | 2020-07-22 |
Family
ID=59850773
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018505928A Active JP6504313B2 (ja) | 2016-03-14 | 2017-03-13 | 半導体装置および製造方法 |
| JP2019011510A Active JP6729727B2 (ja) | 2016-03-14 | 2019-01-25 | 半導体装置および製造方法 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018505928A Active JP6504313B2 (ja) | 2016-03-14 | 2017-03-13 | 半導体装置および製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US10388740B2 (ja) |
| JP (2) | JP6504313B2 (ja) |
| CN (1) | CN107949915B (ja) |
| DE (1) | DE112017000081B4 (ja) |
| WO (1) | WO2017159640A1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE112017000081B4 (de) * | 2016-03-14 | 2022-12-29 | Fuji Electric Co., Ltd. | Halbleitervorrichtung und Herstellungsverfahren |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0242727A (ja) * | 1988-08-03 | 1990-02-13 | Matsushita Electric Ind Co Ltd | 電極配線形成方法 |
| JPH0888346A (ja) * | 1994-09-20 | 1996-04-02 | Hitachi Ltd | 半導体装置及びそれを使った電力変換装置 |
| JP2012004466A (ja) * | 2010-06-21 | 2012-01-05 | Hitachi Ltd | 半導体装置 |
| JP2013055214A (ja) * | 2011-09-05 | 2013-03-21 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2014072360A (ja) * | 2012-09-28 | 2014-04-21 | Fujitsu Ltd | 化合物半導体装置及びその製造方法 |
| JP2015213110A (ja) * | 2014-05-01 | 2015-11-26 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| JP6504313B2 (ja) * | 2016-03-14 | 2019-04-24 | 富士電機株式会社 | 半導体装置および製造方法 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62136066A (ja) | 1985-12-09 | 1987-06-19 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| TW336351B (en) * | 1997-10-08 | 1998-07-11 | Winbond Electronics Corp | Metal wire structure and process for producing the same |
| US6573550B2 (en) * | 2000-01-28 | 2003-06-03 | General Electronics Applications, Inc. | Semiconductor with high-voltage components and low-voltage components on a shared die |
| JP4667756B2 (ja) * | 2004-03-03 | 2011-04-13 | 三菱電機株式会社 | 半導体装置 |
| JP4863665B2 (ja) * | 2005-07-15 | 2012-01-25 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| US8008734B2 (en) * | 2007-01-11 | 2011-08-30 | Fuji Electric Co., Ltd. | Power semiconductor device |
| US7859021B2 (en) * | 2007-08-29 | 2010-12-28 | Sanken Electric Co., Ltd. | Field-effect semiconductor device |
| JP5377940B2 (ja) * | 2007-12-03 | 2013-12-25 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP5378045B2 (ja) | 2009-04-13 | 2013-12-25 | 株式会社日立製作所 | 半導体装置 |
| US8390000B2 (en) * | 2009-08-28 | 2013-03-05 | Transphorm Inc. | Semiconductor devices with field plates |
| US8476691B1 (en) * | 2010-02-18 | 2013-07-02 | Microsemi Corporation | High reliability-high voltage junction termination with charge dissipation layer |
| EP2698822B1 (en) * | 2011-08-05 | 2019-11-27 | Fuji Electric Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| JP5999748B2 (ja) * | 2011-08-12 | 2016-09-28 | ルネサスエレクトロニクス株式会社 | パワーmosfet、igbtおよびパワーダイオード |
| US8530978B1 (en) * | 2011-12-06 | 2013-09-10 | Hrl Laboratories, Llc | High current high voltage GaN field effect transistors and method of fabricating same |
| JP2013131569A (ja) | 2011-12-20 | 2013-07-04 | Toyota Motor Corp | 半導体装置 |
| DE112013002516T5 (de) * | 2012-05-15 | 2015-02-19 | Fuji Electric Co., Ltd. | Halbleitervorrichtung |
| US9024324B2 (en) * | 2012-09-05 | 2015-05-05 | Freescale Semiconductor, Inc. | GaN dual field plate device with single field plate metal |
| JP2015195288A (ja) * | 2014-03-31 | 2015-11-05 | 住友電工デバイス・イノベーション株式会社 | 半導体装置及び半導体装置の製造方法 |
-
2017
- 2017-03-13 DE DE112017000081.5T patent/DE112017000081B4/de active Active
- 2017-03-13 WO PCT/JP2017/010047 patent/WO2017159640A1/ja not_active Ceased
- 2017-03-13 JP JP2018505928A patent/JP6504313B2/ja active Active
- 2017-03-13 CN CN201780002977.9A patent/CN107949915B/zh active Active
-
2018
- 2018-02-20 US US15/900,648 patent/US10388740B2/en active Active
-
2019
- 2019-01-25 JP JP2019011510A patent/JP6729727B2/ja active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0242727A (ja) * | 1988-08-03 | 1990-02-13 | Matsushita Electric Ind Co Ltd | 電極配線形成方法 |
| JPH0888346A (ja) * | 1994-09-20 | 1996-04-02 | Hitachi Ltd | 半導体装置及びそれを使った電力変換装置 |
| JP2012004466A (ja) * | 2010-06-21 | 2012-01-05 | Hitachi Ltd | 半導体装置 |
| JP2013055214A (ja) * | 2011-09-05 | 2013-03-21 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2014072360A (ja) * | 2012-09-28 | 2014-04-21 | Fujitsu Ltd | 化合物半導体装置及びその製造方法 |
| JP2015213110A (ja) * | 2014-05-01 | 2015-11-26 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| JP6504313B2 (ja) * | 2016-03-14 | 2019-04-24 | 富士電機株式会社 | 半導体装置および製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107949915B (zh) | 2021-04-27 |
| CN107949915A (zh) | 2018-04-20 |
| US20180190779A1 (en) | 2018-07-05 |
| DE112017000081B4 (de) | 2022-12-29 |
| JPWO2017159640A1 (ja) | 2018-06-14 |
| WO2017159640A1 (ja) | 2017-09-21 |
| JP6729727B2 (ja) | 2020-07-22 |
| JP6504313B2 (ja) | 2019-04-24 |
| US10388740B2 (en) | 2019-08-20 |
| DE112017000081T5 (de) | 2018-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11710784B2 (en) | Semiconductor device with interlayer dielectric film | |
| JP6885101B2 (ja) | 半導体装置 | |
| US10431681B2 (en) | Semiconductor devices and a method for forming a semiconductor device | |
| US9437695B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP2019165182A (ja) | 半導体装置 | |
| CN105977230A (zh) | 半导体装置 | |
| JP2022140659A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP6504313B2 (ja) | 半導体装置および製造方法 | |
| JP5729317B2 (ja) | 半導体装置およびその製造方法 | |
| TWI802305B (zh) | 半導體結構以及埋入式場板結構的製造方法 | |
| US11688688B2 (en) | Memory device including a landing pad with increased thickness of a conductive film in the landing area | |
| CN209515676U (zh) | 半导体器件及芯片 | |
| TWI838718B (zh) | 溝槽式功率半導體裝置及其製造方法 | |
| CN111180341A (zh) | 屏蔽栅场效应晶体管及其形成方法 | |
| JP2013131569A (ja) | 半導体装置 | |
| TW202320336A (zh) | 半導體結構 | |
| CN102779850B (zh) | 沟渠式金属氧化物半导体结构及其形成方法 | |
| US20250318222A1 (en) | Semiconductor device and method of manufacturing the same | |
| CN112635568B (zh) | 功率mosfet及其制造方法和电子设备 | |
| CN109935635A (zh) | 半导体器件及其形成方法、芯片 | |
| TW202401574A (zh) | 溝槽式閘極場效電晶體 | |
| CN118431257A (zh) | 半导体装置和在沟槽中加工电绝缘结构的方法 | |
| JP2022126086A (ja) | 半導体装置および半導体装置の製造方法 | |
| CN116403965A (zh) | 腔体形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190125 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A132 Effective date: 20200310 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200422 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200602 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200615 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6729727 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |