JP2019086628A - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP2019086628A JP2019086628A JP2017213985A JP2017213985A JP2019086628A JP 2019086628 A JP2019086628 A JP 2019086628A JP 2017213985 A JP2017213985 A JP 2017213985A JP 2017213985 A JP2017213985 A JP 2017213985A JP 2019086628 A JP2019086628 A JP 2019086628A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- panel
- display device
- metal layer
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13452—Conductors connecting driver circuitry and terminals of panels
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
- H10D30/6723—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having light shields
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/441—Interconnections, e.g. scanning lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
-
- H10W46/00—
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0404—Matrix technologies
- G09G2300/0413—Details of dummy pixels or dummy lines in flat panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- H10W46/401—
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
Abstract
【課題】狭額縁化を実現する。【解決手段】絶縁基板と、絶縁基板を覆う第1層間膜と、第1層間膜上に配置される複数の端子部とを備え、第1層間膜は、半導体または遮光性の材料によって形成されるパターンとパターンを覆う第1絶縁膜を有し、パターンは、複数の端子部のうちの2つである第1端子と第2端子の直下に位置する、表示装置。【選択図】 図4
Description
本発明の実施形態は、表示装置に関する。
近年、画像や映像を表示するための表示領域が大きな表示装置が好まれる傾向にある。一般的に、表示装置の大きさが大きくなれば、表示領域の大きさもまた大きくなるが、表示装置の大きさを変えずに、表示領域の大きさを大きくする場合、表示領域の周辺に配置される額縁(非表示領域)を狭額縁にする必要がある。つまり、表示装置の狭額縁化の要求が高まってきている。
本実施形態の目的は、狭額縁化を実現可能な表示装置を提供することにある。
―実施形態によれば
絶縁基板と、前記絶縁基板を覆う第1層間膜と、前記第1層間膜上に配置される複数の端子部とを具備し、前記第1層間膜は、半導体または遮光性の材料によって形成されるパターンと前記パターンを覆う第1絶縁膜を有し、前記パターンは、前記複数の端子部のうちの2つである第1端子と第2端子の直下に位置する、表示装置が提供される。
絶縁基板と、前記絶縁基板を覆う第1層間膜と、前記第1層間膜上に配置される複数の端子部とを具備し、前記第1層間膜は、半導体または遮光性の材料によって形成されるパターンと前記パターンを覆う第1絶縁膜を有し、前記パターンは、前記複数の端子部のうちの2つである第1端子と第2端子の直下に位置する、表示装置が提供される。
一実施形態によれば、
表示領域において第1方向に延出する走査線と、非表示領域に配置される第1端子と、前記非表示領域に配置され、前記第1端子と前記第1方向で隣接する第2端子と、前記第1端子から引き出される第1配線と、前記第2端子から引き出される第2配線とを具備し、前記第2配線は、前記第1端子に重畳する、表示装置が提供される。
表示領域において第1方向に延出する走査線と、非表示領域に配置される第1端子と、前記非表示領域に配置され、前記第1端子と前記第1方向で隣接する第2端子と、前記第1端子から引き出される第1配線と、前記第2端子から引き出される第2配線とを具備し、前記第2配線は、前記第1端子に重畳する、表示装置が提供される。
一実施形態によれば、
非表示領域に配置される端子群と、前記非表示領域に配置されるパネルIDとを具備し、前記パネルIDは、前記端子群の少なくとも一部と重畳する、表示装置が提供される。
非表示領域に配置される端子群と、前記非表示領域に配置されるパネルIDとを具備し、前記パネルIDは、前記端子群の少なくとも一部と重畳する、表示装置が提供される。
以下、本実施形態について、図面を参照しながら説明する。なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。
図1は、本実施形態の表示装置DSPの外観を示す平面図である。ここでは、互いに交差する第1方向X及び第2方向Yによって規定されるX−Y平面における表示装置DSPの平面図を示している。図中の第3方向Zは、第1方向X及び第2方向Yと交差する方向である。一例では、第1方向X、第2方向Y、及び、第3方向Zは、互いに直交しているが、90度以外の角度で互いに交差していても良い。本明細書において、第3方向Zを示す矢印の先端に向かう方向を上方(あるいは、単に上)と称し、矢印の先端から逆に向かう方向を下方(あるいは、単に下)と称する。また、第3方向Zを示す矢印の先端側に表示装置DSPを観察する観察位置があるものとし、この観察位置からX−Y平面に向かって見ることを平面視という。
本実施形態においては、表示装置の一例として、液晶表示装置について説明する。なお、本実施形態にて開示する主要な構成は、有機エレクトロルミネッセンス表示素子等を有する自発光型の表示装置、電気泳動素子等を有する電子ペーパ型の表示装置、MEMS(Micro Electro Mechanical Systems)を応用した表示装置、或いはエレクトロクロミズムを応用した表示装置等にも適用可能である。
表示装置DSPは、表示パネルPNL等を備えている。表示パネルPNLは、例えば、液晶表示パネルであり、第1基板SUB1と、第2基板SUB2と、液晶層(後述する液晶層LC)と、を備えている。第2基板SUB2は、第1基板SUB1に対向している。表示パネルPNLは、画像を表示する表示領域DA、及び、表示領域DAを囲む額縁状の非表示領域NDAを備えている。非表示領域NDAは、ICチップやフレキシブルプリント回路基板等の信号源が実装される実装領域MAを含んでいる。
表示パネルPNLの外観に着目すると、第1基板SUB1は、第1方向Xに沿って延出した一対の短辺SS11及びSS12と、第2方向Yに沿って延出した一対の長辺LS11及びLS12と、4つのラウンド部R11乃至R14と、を有している。第2基板SUB2は、短辺SS11と重なる短辺SS21と、長辺LS11及びLS12とそれぞれ重なる長辺LS21及びLS22と、ラウンド部R11及びR12とそれぞれ重なるラウンド部R21及びR22と、ラウンド部R23及びR24と、短辺SS22と、を有している。短辺SS22は、短辺SS12とは重なっていない。より詳細には、ラウンド部R23は短辺SS22と長辺LS21とをつなぎ、ラウンド部R24は短辺SS22と長辺LS22とをつなぎ、ラウンド部R23はラウンド部R13と一部重なるように湾曲し、ラウンド部R24はラウンド部R14と一部重なるように湾曲している。実装領域MAは、第1基板SUB1において短辺SS12と短辺SS22との間に位置している。
表示領域DAは、第1方向Xに沿って延出した一対の短辺SS1及びSS2と、第2方向Yに沿って延出した一対の長辺LS1及びLS2と、4つのラウンド部R1乃至R4と、を有している。短辺SS1及びSS2、及び、長辺LS1及びLS2は、隣り合うラウンド部をつなぐ直線部に相当する。より詳細には、表示領域DAの境界を示すラウンド部Rと、第1基板SUB1及び第2基板SUB2のラウンド部Rを、それぞれ定義する曲率半径は対応するラウンド部Rでそれぞれ一致しても良いし、それぞれ異なった曲率半径であっても良い。
また、実装領域MAの幅、すなわち短辺SS12と短辺SS22との第2方向Yに沿った間隔は、非表示領域NDAの長辺側の幅、すなわち長辺LS1と長辺LS11との第1方向Xに沿った間隔(あるいは長辺LS2と長辺LS12との間隔)と比較して同程度もしくはそれ以下の幅となっている。また、非表示領域NDAの短辺側の幅、ここでは、短辺SS1と短辺SS11との第2方向Yに沿った間隔は、非表示領域NDAの長辺側の幅と同等である。
本実施形態の表示パネルPNLは、第1基板SUB1の背面側からの光を選択的に透過させることで画像を表示する透過表示機能を備えた透過型、第2基板SUB2の前面側からの光を選択的に反射させることで画像を表示する反射表示機能を備えた反射型、あるいは、透過表示機能及び反射表示機能を備えた半透過型のいずれであっても良い。
図2は、図1に示した表示パネルPNLに信号源が実装された一構成例を示す平面図である。
図示した例では、表示装置DSPは、表示パネルPNLの実装領域MAに実装されたフレキシブルプリント回路基板Fと、フレキシブルプリント回路基板Fに実装されたICチップCPと、を備えている。ICチップCPは、例えば、画像表示に必要な信号を出力するディスプレイドライバDDを内蔵している。図中において、ICチップCPは一点鎖線で示し、ディスプレイドライバDDは点線で示し、いわゆるCOF(Chip on Film)の構造となっている。ここでのディスプレイドライバDDは、後述する信号線駆動回路SD、走査線駆動回路GD、及び、共通電極駆動回路CDの少なくとも一部を含むものである。なお、図示した例に限らず、ICチップCPは、実装領域MAに実装されている、いわゆるCOG(Chip on Glass)の構造であっても良い。
図示した例では、表示装置DSPは、表示パネルPNLの実装領域MAに実装されたフレキシブルプリント回路基板Fと、フレキシブルプリント回路基板Fに実装されたICチップCPと、を備えている。ICチップCPは、例えば、画像表示に必要な信号を出力するディスプレイドライバDDを内蔵している。図中において、ICチップCPは一点鎖線で示し、ディスプレイドライバDDは点線で示し、いわゆるCOF(Chip on Film)の構造となっている。ここでのディスプレイドライバDDは、後述する信号線駆動回路SD、走査線駆動回路GD、及び、共通電極駆動回路CDの少なくとも一部を含むものである。なお、図示した例に限らず、ICチップCPは、実装領域MAに実装されている、いわゆるCOG(Chip on Glass)の構造であっても良い。
図3は、図1に示した表示パネルPNLの一例としての基本構成及び等価回路を示す図であり、図1に示したようなラウンド部Rについては省略している。表示パネルPNLは、表示領域DAにおいて、複数の画素PXを備えている。複数の画素PXは、マトリクス状に配置されている。また、表示パネルPNLは、表示領域DAにおいて、複数本の走査線G(G1〜Gn)、複数本の信号線S(S1〜Sm)、共通電極CE等を備えている。走査線Gは、各々第1方向Xに延出し、第2方向Yに間隔を置いて並んでいる。信号線Sは、各々第2方向Yに延出し、第1方向Xに間隔を置いて並んでいる。なお、走査線G及び信号線Sは、必ずしも直線的に延出していなくても良く、それらの一部が屈曲していても良い。それら一部が屈曲した走査線G及び信号線Sであっても第1方向X及び第2方向Yに延出するものとする。共通電極CEは、複数の画素PXに亘って配置されている。
走査線Gは、走査線駆動回路GDに接続されている。信号線Sは、信号線駆動回路SDに接続されている。共通電極CEは、共通電極駆動回路CDに接続されている。信号線駆動回路SD、走査線駆動回路GD、及び、共通電極駆動回路CDは、非表示領域NDAにおいて、第1基板SUB1上に形成されても良いし、これらの一部或いは全部が図2に示したICチップCPに内蔵されていても良い。一例では、走査線駆動回路GDは、図1に点線で示したように、長辺LS1と長辺LS11との間、及び、長辺LS2と長辺LS12との間に設けられる。但し、各駆動回路のレイアウトは、図示した例に限られるものではない。
各画素PXは、スイッチング素子SW、画素電極PE、共通電極CE、液晶層LC等を備えている。スイッチング素子SWは、例えば薄膜トランジスタ(TFT)によって構成され、走査線G及び信号線Sと電気的に接続されている。走査線Gは、第1方向Xに並んだ画素PXの各々におけるスイッチング素子SWと接続されている。信号線Sは、第2方向Yに並んだ画素PXの各々におけるスイッチング素子SWと接続されている。画素電極PEは、スイッチング素子SWと電気的に接続されている。画素電極PEの各々は、共通電極CEと対向し、画素電極PEと共通電極CEとの間に生じる電界によって液晶層LCを駆動している。保持容量CSは、例えば、共通電極CEと同電位の電極、及び、画素電極PEと同電位の電極の間に形成される。
なお、表示パネルPNLの詳細な構成については説明を省略するが、基板主面の法線に沿った縦電界を利用する表示モード、或いは、基板主面の法線に対して斜め方向に傾斜した傾斜電界を利用する表示モードでは、画素電極PEが第1基板SUB1に備えられる一方で、共通電極CEが第2基板SUB2に備えられる。また、基板主面に沿った横電界を利用する表示モードでは、画素電極PE及び共通電極CEの双方が第1基板SUB1に備えられている。さらには、表示パネルPNLは、上記の縦電界、横電界、及び、傾斜電界を適宜組み合わせて利用する表示モードに対応した構成を有していても良い。なお、ここでの基板主面とは、第1方向X及び第2方向Yによって規定されるX−Y平面に相当する。
図4は、実装領域MA近辺を拡大した拡大図である。
実装領域MAには、フレキシブルプリント回路基板Fから走査線駆動回路GDと信号線駆動回路SDに信号や電圧を供給するために、多数のパッド(端子)PDが形成されている。多数のパッドPDは、第1方向Xに沿って並ぶように形成され、1のパッドPDと、当該1のパッドPDに隣接する別のパッドPDとには所定の間隔が設けられる。多数のパッドPDのうち、図中左側に位置する第1パッド群PDG1は、引出配線L1により一方の走査線駆動回路GDに接続されている。同様に、多数のパッドPDのうち、図中中央に位置する第2パッド群PDG2は、引出配線L2により信号線駆動回路SDに接続されている。さらに、多数のパッドPDのうち、図中右側に位置する第3パッド群PDG3は、引出配線L3により第1パッド群PDG1が接続する走査線駆動回路GDとは異なる走査線駆動回路GDに接続されている。
実装領域MAには、フレキシブルプリント回路基板Fから走査線駆動回路GDと信号線駆動回路SDに信号や電圧を供給するために、多数のパッド(端子)PDが形成されている。多数のパッドPDは、第1方向Xに沿って並ぶように形成され、1のパッドPDと、当該1のパッドPDに隣接する別のパッドPDとには所定の間隔が設けられる。多数のパッドPDのうち、図中左側に位置する第1パッド群PDG1は、引出配線L1により一方の走査線駆動回路GDに接続されている。同様に、多数のパッドPDのうち、図中中央に位置する第2パッド群PDG2は、引出配線L2により信号線駆動回路SDに接続されている。さらに、多数のパッドPDのうち、図中右側に位置する第3パッド群PDG3は、引出配線L3により第1パッド群PDG1が接続する走査線駆動回路GDとは異なる走査線駆動回路GDに接続されている。
引出配線L1は、第1パッド群PDG1に含まれる多数のパッドPDのガラス端側から各々引き出される。同様に、引出配線L3は、第3パッド群PDG3に含まれる多数のパッドPDのガラス端側から各々引き出される。一方で、引出配線L2は、第2パッド群PDG2に含まれる多数のパッドPDの反ガラス端側から各々引き出される。
図中左側の最も外側に位置するパッドPDから引き出される引出配線L1を除いた引出配線L1は、自身が引き出されるパッドPDから見て、引出方向(図中左方向)に隣接する(位置する)他のパッドPDに重畳する。なお、図中左側の最も外側に位置するパッドPDから引き出される引出配線L1は、他のパッドPDに重畳しない。同様に、図中右側の最も外側に位置するパッドPDから引き出される引出配線L3を除いた引出配線L3は、自身が引き出されるパッドPDから見て、引出方向(図中右方向)に隣接する(位置する)他のパッドPDに重畳する。なお、図中右側の最も外側に位置するパッドPDから引き出される引出配線L3は、他のパッドPDに重畳しない。一方で、引出配線L2は、自身が引き出されるパッドPD以外の他のパッドPDに重畳しない。
なお、図4では、各引出配線L1が平行になるように第1パッド群PDG1から引き出されている場合を例示しているが、これに限定されず、各引出配線L1は平行に引き出されなくても良い。同様に、各引出配線L3もまた、平行に引き出されなくても良い。
ここで、図5を参照して、走査線駆動回路GDに接続する引出配線Lの一般的な引き出し方と本実施形態における引き出し方との違いについて説明する。図5は、引出配線Lの引き出し方の違いを説明するための図である。
走査線駆動回路GDに接続する引出配線Lは、一般的には、図5の点線にて示されるように、パッドPDの上端から引き出される。このとき、引出配線Lは、所定以上の傾きをもって引き出す必要がある。これは、引出配線Lの傾きが所定以下、つまり、緩やかになり過ぎると、引出配線Lの線幅が細くなり、抵抗が大きくなってしまうという不都合を招くためである。このため、引出配線Lは所定以上の傾きをもって引き出す必要があり、この都合上、引出配線Lを走査線駆動回路GDに向けて引き出すためには第2方向Yに所定の長さ(高さ)を有したスペースが必要になってくる。これによれば、表示パネルPNLの額縁を一定以上小さくすることができない(換言すると、表示領域を拡張することができない)という不都合が生じてしまう。
走査線駆動回路GDに接続する引出配線Lは、一般的には、図5の点線にて示されるように、パッドPDの上端から引き出される。このとき、引出配線Lは、所定以上の傾きをもって引き出す必要がある。これは、引出配線Lの傾きが所定以下、つまり、緩やかになり過ぎると、引出配線Lの線幅が細くなり、抵抗が大きくなってしまうという不都合を招くためである。このため、引出配線Lは所定以上の傾きをもって引き出す必要があり、この都合上、引出配線Lを走査線駆動回路GDに向けて引き出すためには第2方向Yに所定の長さ(高さ)を有したスペースが必要になってくる。これによれば、表示パネルPNLの額縁を一定以上小さくすることができない(換言すると、表示領域を拡張することができない)という不都合が生じてしまう。
これに対し、本実施形態に係る引出配線Lは、図5の実線にて示されるように、パッドPDの下端から引き出されている。つまり、引出配線Lを走査線駆動回路GDに向けて引き出すために必要な第2方向Yへの高さ(スペース)を、パッドPDの下端から取ることができ、引出配線Lの引き出し位置をパッドPDの上端からパッドPDの下端に下げた分だけ、表示領域DAを拡張することが可能となる。具体的には、高さH分だけ表示領域DAを拡張することが可能となる。これによれば、表示パネルPNLの狭額縁化を実現させることが可能となる。
なお、詳細については後述するが、表示パネルPNLの個体識別番号もしくは個体識別マークであるパネルID100が、第2パッド群PDG2に重畳するようにして形成される。
図6は、図4の一点鎖線にて囲まれる領域を含む、すなわち、パッドPDの一つを拡大した図であり、例えば第1パッド群PDG1に関するものである。図7は、図6に示したパッドPDをA−B線で切断した場合の断面構造を示す図である。
パッドPDは、第1パッド部pd1と、第2パッド部pd2とを積層した積層体によって構成されている。パッドPDは、第1絶縁基板10、第1絶縁膜11、第2絶縁膜12、第1金属層GL1、第3絶縁膜13より上に形成されている。
パッドPDは、第1パッド部pd1と、第2パッド部pd2とを積層した積層体によって構成されている。パッドPDは、第1絶縁基板10、第1絶縁膜11、第2絶縁膜12、第1金属層GL1、第3絶縁膜13より上に形成されている。
第1絶縁基板10は、例えば、光透過性を有するガラス基板や可撓性を有する樹脂基板等によって形成されている。なお、上記ガラス端とは、例えば第1絶縁基板10がガラス基板であった場合の第1絶縁基板の基板端を指す用語であり、単に基板端と称しても良い。また、第1絶縁基板10が樹脂基板である場合、その端部は樹脂端と称されても良いし、単に基板端と称されても良い。この第1絶縁基板10の上には、第1絶縁膜11が位置している。第1絶縁膜11は、単層構造であっても多層構造であっても良く、例えば、シリコン窒化物膜(SiN)とシリコン酸化物膜(SiO2)とによって形成されている。この第1絶縁膜11の上には、第2絶縁膜12が位置している。第2絶縁膜12は、例えば、シリコン酸化物膜(SiO2(TEOS))によって形成されている。
第1金属層GL1は、第2絶縁膜12の上に位置している。第1金属層GL1は、フレキシブルプリント回路基板Fからの信号を供給するための引出配線L(この場合引出配線L1)と一体的あるいは連続的に形成されている。第1金属層GL1は、引出配線L以外にも、例えば表示領域DAにおける画素PXの走査線Gを形成するものであり、引出配線Lと走査線Gは同じ金属層であり、例えばモリブデン(Mo)やタングステン(W)等の遮光性の金属材料や、これら遮光性の金属材料を組み合わせた合金によって形成され、また同じ製造過程にて形成されている。
第3絶縁膜13は、第1金属層GL1を覆うように形成され、この第3絶縁膜13には、第1金属層GL1、つまり引出配線Lまで貫通するコンタクトホールCHが形成されている。第3絶縁膜13は、例えば、シリコン窒化物膜(SiN)とシリコン酸化物膜(SiO2)とによって形成されている。
パッドPDを構成する第1パッド部pd1は、第3絶縁膜13の上に島状に形成されると共に、コンタクトホールCHで、引出配線L1と一体的に(連続的に)形成される第1金属層GL1にコンタクトしている。第1パッド部pd1は引出配線Lを示す第1金属層に対して第2金属層とも表現できる。第1パッド部pd1の外形は、第1金属層GLとコンタクトするためのコンタクトホールCHよりも大きく形成される。第1パッド部pd1は、例えば表示領域DAにおける画素PXの信号線Sと同じ金属層であり、例えば窒化チタン(TiN)やチタン(Ti)、アルミニウム(AL)等の遮光性の金属材料や、これら遮光性の金属材料を組み合わせた合金によって形成されている。この第1パッド部pd1は、フレキシブルプリント回路基板Fと電気的に接続される。
第3絶縁膜13の上には、第1透明導電膜CE、第4絶縁膜14、第2透明導電膜PEが順に積層している。第4絶縁膜14には、第3絶縁膜13に形成されるコンタクトホールと同様に、第1パッド部pd1まで貫通するコンタクトホールCHが形成され、第1透明導電膜CEと第2透明導電膜PEとによって構成される第2パッド部pd2は、このコンタクトホールCHで第1パッド部pd1とコンタクトしている。第2パッド部pd2の外形は、第1パッド部pd1とコンタクトするためのコンタクトホールCHよりも大きく形成される。第2パッド部pd2を構成する第1透明導電膜CEは、例えば表示領域DAにおける画素PXの共通電極CEを形成する透明導電膜と同じ材料、同じ製造工程で形成されるものであり、第2透明導電膜PEは、例えば、表示領域DAにおける画素PXの画素電極PEを形成する透明導電膜と同じ材料、同じ製造工程で形成されるものである。なお、画素PXの層構造によっては第1透明導電膜が画素電極PEと同じ製造工程にて形成されるものとなり、第2透明導電膜が共通電極CEと同じ製造工程にて形成されるものとなる構造であっても良い。第1透明導電膜CE及び第2透明導電膜PEは、例えばインジウム・ティン・オキサイド(ITO)やインジウム・ジンク・オキサイド(IZO)等の透明導電膜によって形成されている。第4絶縁膜14は、例えば、シリコン窒化物膜(SiN)によって形成されている。
なお、図6及び図7では、パッドPDが第2金属層としての第1パッド部pd1と、第1透明導電膜CE及び第2透明導電膜PEを含む第2パッド部pd2とによって構成される場合を例示したが、パッドPDの構成はこれに限定されず、例えば、金属層からなる第3金属層としての第3パッド部pd3をさらに含む構成であっても良い。この場合の構成を図8及び図9に示す。
図8は、図6とは異なるパッドPDの一つを拡大した図であり、例えば第2パッド群PDG2に関するものである。図9は、図8に示したパッドPDをC−D線で切断した場合の断面構造を示す図である。図8及び図9に示す構成は、第3金属層としての第3パッド部pd3をさらに含む点で図6及び図7に示した構成と相違する。また、図8に示すパッドPDは、第2パッド群PDG2に関するものであるので、パッドPDのガラス端側(引出配線L2の引出方向とは反対側)にパネルID100が配置されている点でも図6に示した構成と相違する。但し、パネルID100の詳細については後述するため、ここではその詳しい説明は省略する。
第3パッド部pd3は、第1パッド部pd1上に位置し、第2パッド部pd2を構成する第1透明導電膜CEによって覆われている。つまり、第3パッド部pd3の外形は、第1パッド部pd1より大きく、第2パッド部pd2より小さい。この第3パッド部pd3は、例えば走査線G(第1金属層GL)や信号線S(第2金属層)と異なる層に形成された金属層であり、例えば窒化チタン(TiN)やチタン(Ti)、アルミニウム(AL)、モリブデン(Mo)等の遮光性の金属材料や、これら遮光性の金属材料を組み合わせた合金によって形成されている。なお、第3パッド部pd3が、第1パッド部pd1と第2パッド部pd2との間に形成されていること以外は、図6及び図7に示した構成と同様であるため、その他の構成の詳細な説明はここでは省略する。同様に図6及び図7に示した構造においても第1パッド部pd1と第2パッド部pd2との間に第3パッド部pd3が形成される構造であっても良い。
第3パッド部pd3は、第1パッド部pd1上に位置し、第2パッド部pd2を構成する第1透明導電膜CEによって覆われている。つまり、第3パッド部pd3の外形は、第1パッド部pd1より大きく、第2パッド部pd2より小さい。この第3パッド部pd3は、例えば走査線G(第1金属層GL)や信号線S(第2金属層)と異なる層に形成された金属層であり、例えば窒化チタン(TiN)やチタン(Ti)、アルミニウム(AL)、モリブデン(Mo)等の遮光性の金属材料や、これら遮光性の金属材料を組み合わせた合金によって形成されている。なお、第3パッド部pd3が、第1パッド部pd1と第2パッド部pd2との間に形成されていること以外は、図6及び図7に示した構成と同様であるため、その他の構成の詳細な説明はここでは省略する。同様に図6及び図7に示した構造においても第1パッド部pd1と第2パッド部pd2との間に第3パッド部pd3が形成される構造であっても良い。
また、本実施形態に係る表示パネルPNLにおいては、図10に示すように、第1基板SUB1の実装領域MAのうち、多数のパッドPDが形成されるパッド形成領域PDRを除いた領域に、有機平坦化膜HRCが形成されている。より詳しくは、有機平坦化膜HRCは、実装領域MAのうちのパッド形成領域PDRを除いた領域に形成され、この領域は、パッドPDの辺のうち、第2方向Yの辺の中央部分まで延在している。なお、有機平坦化膜HRCの上には、第4絶縁膜14が形成され、一例では有機平坦化膜HRCは第3絶縁膜13と第4絶縁膜14に挟まれている。例えば図8及び図9にて説明した第3パッド部pd3の第3金属層はパッド形成領域PDR外においてはこの有機平坦化膜HRC上に形成され、引出配線Lと有機平坦化膜HRCに形成されたコンタクトホールを介して接続される引継配線として形成されるものであっても良い。
図11は、図4に示したパネルID100近辺を拡大した図であり、図12は、図11に示したパネルID100をE−F線で切断した場合の断面構造を示す図である。なお、図11に示すパネルID100の模様(パターン)は一例であり、黒の模様部分には半導体層(後述する半導体層SC)があり、白の模様部分には半導体層がないことを示すものではない。
パネルID100は、第1金属層GL1と第1パッド部pd1とがコンタクトするためのコンタクトホールCHがパッド上端(反ガラス端側若しくは反基板端側)に形成される第2パッド群PDG2の下層に形成される。換言すると、パネルID100は、引出配線LがパッドPDの上端(反基板端側)から引き出されるパッド群の下層に形成される。
パネルID100は、第1金属層GL1と第1パッド部pd1とがコンタクトするためのコンタクトホールCHがパッド上端(反ガラス端側若しくは反基板端側)に形成される第2パッド群PDG2の下層に形成される。換言すると、パネルID100は、引出配線LがパッドPDの上端(反基板端側)から引き出されるパッド群の下層に形成される。
パネルID100は、第1金属層GLよりも下層に位置する半導体層SCによって構成される。パネルID100は、上記したように表示パネルPNLの個体識別番号もしくは個体識別マークであり、TFTガラス面(裏面)から読取可能なものである。
パネルID100を構成する半導体層SCは、第1絶縁膜11の上に島状に形成され、第2絶縁膜12によって覆われている。半導体層SCは、例えば、多結晶シリコン(P−Si)、アモルファスシリコン(a−Si)等によって形成される。パネルID100は、パネルID100を構成する複数の半導体層SCの模様(パターン)に応じて、表示パネルPNLの個体識別番号もしくは個体識別マークを表す。
第2絶縁膜12の上、つまり、引出配線L2と一体的に(連続的に)形成される第1金属層GL1と同層には、第1金属層GL2がベタで、かつ第1金属層GL1とは離間して形成されている。第1金属層GL2の外形は、パネルID100の外形よりも大きい。この第1金属層GL2は、例えば、第1金属層GL1と同一の金属材料によって形成され、上記した金属材料等が適用可能である。
第1金属層GL2がパネルID100を構成する半導体層SCより上方にベタで形成され、かつ外形がパネルID100の外形よりも大きくなるように形成されることで、第1金属層GL2は、TFTガラス面からパネルID100を読み取る際の背景として機能する。
第1金属層GL2がパネルID100を構成する半導体層SCより上方にベタで形成され、かつ外形がパネルID100の外形よりも大きくなるように形成されることで、第1金属層GL2は、TFTガラス面からパネルID100を読み取る際の背景として機能する。
第1金属層GL2の上には、第3絶縁膜13が位置し、その上には第1パッド部pd1が島状に形成されている。第1パッド部pd1の上には、第1透明導電膜CE、第4絶縁膜14、第2透明導電膜PEが順に積層されている。
パネルID100が第2パッド群PDG2の下層に形成されることで、次のような利点を得ることができる。
まず、図13を参照して、パネルID100の一般的な配置について説明する。図13は、パネルID100の一般的な配置例を示す図である。なお、図中のAMはアライメントマークであり、このアライメントマークAMはフレキシブルプリント回路基板Fを貼り合わせる際の位置調整に使用される。
パネルID100は、一般的に、多数のパッドPDの横に設けられる専用のスペースSPに配置されている。つまり、パネルID100を配置するための専用のスペースSPを非表示領域NDAに設ける必要があり、この都合上、表示パネルPNLの額縁を一定以上小さくすることができない(換言すると、表示領域を拡張することができない)という不都合が生じてしまう。また近年、表示パネルPNLの角部を丸める等、表示パネルPNLの形状を四角形とは異なる形状にする異形化の需要が高まってきているが、パネルID100を配置するための専用のスペースSPは、異形化に際して邪魔になる恐れがある。
まず、図13を参照して、パネルID100の一般的な配置について説明する。図13は、パネルID100の一般的な配置例を示す図である。なお、図中のAMはアライメントマークであり、このアライメントマークAMはフレキシブルプリント回路基板Fを貼り合わせる際の位置調整に使用される。
パネルID100は、一般的に、多数のパッドPDの横に設けられる専用のスペースSPに配置されている。つまり、パネルID100を配置するための専用のスペースSPを非表示領域NDAに設ける必要があり、この都合上、表示パネルPNLの額縁を一定以上小さくすることができない(換言すると、表示領域を拡張することができない)という不都合が生じてしまう。また近年、表示パネルPNLの角部を丸める等、表示パネルPNLの形状を四角形とは異なる形状にする異形化の需要が高まってきているが、パネルID100を配置するための専用のスペースSPは、異形化に際して邪魔になる恐れがある。
これに対し、本実施形態に係る表示パネルPNLは、第2パッド群PDG2の下層にパネルID100を配置し、パネルID100を配置するための専用のスペースSPを設ける必要がないため、この専用のスペースSPの分だけ表示領域DAを拡張することが可能となる。つまり、表示パネルPNLの狭額縁化を実現させることが可能となる。
また、表示パネルPNLの異形化に際しても、パネルID100は、フレキシブルプリント回路基板Fを実装するために必ず配置される多数のパッドPDの下層(この場合第2パッド群PDG2の下層)に配置されるため、表示パネルPNLの形状の自由度を高めることが可能である。
また、表示パネルPNLの異形化に際しても、パネルID100は、フレキシブルプリント回路基板Fを実装するために必ず配置される多数のパッドPDの下層(この場合第2パッド群PDG2の下層)に配置されるため、表示パネルPNLの形状の自由度を高めることが可能である。
なお、本実施形態では、図11及び図12に示したように、第1金属層GL2が、パネルID100を構成する半導体層SCよりも上にベタで形成され、かつ外形がパネルID100の外形よりも大きくなるように形成されることで、第1金属層GL2がパネルID100を読み取る際の背景として機能する場合を例示したが、これに限定されず、パネルID100を読み取る際に背景として機能するものは第1金属層GL2でなくても良い。
図14は、図11とは異なる、パネルID100近辺を拡大した図であり、図15は、図14に示したパネルID100をG−H線で切断した場合の断面構造を示す図である。図14及び図15に示す構成は、第1金属層GL2が配置されずに、パッドPD間に1以上のダミーパターンDPが形成される点で図11及び図12に示した構成と相違する。
なお、図11同様、図14に示すパネルID100の模様(パターン)は一例であり、黒の模様部分には半導体層SCがあり、白の模様部分には半導体層SCがないことを示すものではない。
なお、図11同様、図14に示すパネルID100の模様(パターン)は一例であり、黒の模様部分には半導体層SCがあり、白の模様部分には半導体層SCがないことを示すものではない。
パネルID100を構成する半導体層SCは、図11及び図12に示した構成と同様に、第1絶縁膜11の上に島状に形成され、第2絶縁膜12によって覆われている。第2絶縁膜12の上には、第3絶縁膜13が位置している。第3絶縁膜13の上には、第1パッド部pd1が島状に形成されると共に、第1パッド部pd1間には、1以上のダミーパターンDPが形成されている。なお、図14及び図15では、2本のダミーパターンDPが形成されている場合を例示したが、ダミーパターンDPの本数は1以上であれば良い。但し、ショートのリスクを避ける観点によれば、ダミーパターンDPは、図14及び図15に示すように、複数本形成される方が好ましい。
ダミーパターンDPは、例えば、第1パッド部pd1と同一の金属材料によって形成され、上記した金属材料等が適用可能である。また、ダミーパターンDPの第1方向Xの長さ(幅)は表示領域DAに延びる信号線Sの線幅に比べて太い。さらに、第1パッド部pd1及びダミーパターンDP間の長さ、及び2つのダミーパターンDP間の長さは、半導体層SCの第1方向Xの長さ(幅)の最小値(換言すると1ドット)よりも十分に小さい。
第1パッド部pd1の上には、第1透明導電膜CE、第4絶縁膜14、第2透明導電膜PEが順に積層し、ダミーパターンDPもまた、第4絶縁膜14によって覆われている。
図14及び図15に示したように、パッドPD間に1以上のダミーパターンDPが形成されることで、パッドPD間に存在する1以上のスリットがパネルID100を構成する半導体層SCの幅の最小値よりも十分に小さくなり、かつパターン密度が一定になる(換言すると、スリットが占める割合を少なくすることができる)ため、図11及び図12に示した第1金属層GL2の代わりに、パッドPD及びダミーパターンDPを、パネルID100を読み取る際の背景として機能させることが可能となる。
なお、本実施形態では、パネルID100が半導体層SCによって構成される場合を例示したが、これに限定されず、パネルID100は半導体層SCよりも下層に配置される下側遮光層USによって構成されても良い。この場合の構成を図16に示す。
下側遮光層USは、第1絶縁基板10の上に島状に形成され、第1絶縁膜11によって覆われている。この下側遮光層USは、黒色樹脂や遮光性の金属等によって形成される。図16に示すように、下側遮光層USによってパネルID100を構成する場合、第1金属層GL2を形成せずに、半導体層SCが背景としてベタで形成されても良い。
もしくは、下側遮光層USによってパネルID100を構成する場合、ここでは図示しないが、半導体層SCを形成せずに、第1金属層GL2が背景としてベタで形成されても良い。さらには、半導体層SCや第1金属層GL2を形成せずに、パッドPD間にダミーパターンDPを形成することで、パッドPD及びダミーパターンDPを背景として機能させても良い。
本実施形態では、引出配線Lと、引出配線Lと一体的に(連続的に)形成される第1金属層GL1とパネルID100を引出配線パターンや識別マークパターンのように、パターンと総称し、パッドPDの下層に形成される場合を例示したが、パッドPDの下層に形成されるパターンはこれに限定されず、例えば、位置調整用のアライメントマークや、バーコード、数字やアルファベット等がパッドPDの下層に形成されても良い。
なお、上記したように、第1金属層GL1、引出配線L及びパネルID100を第1パターンと総称する場合、パネルID100の背景として機能する第1金属層GL2やダミーパターンDPを各々第2パターンと呼称しても良い。
なお、上記したように、第1金属層GL1、引出配線L及びパネルID100を第1パターンと総称する場合、パネルID100の背景として機能する第1金属層GL2やダミーパターンDPを各々第2パターンと呼称しても良い。
以上説明したように、本実施形態によれば、狭額縁化を実現可能な表示装置を提供することができる。
なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
100…パネルID、GD…走査線駆動回路、SD…信号線駆動回路、L1〜L3…引出配線、PD…パッド、PDG1〜PDG3…第1〜第3パッド群、MA…実装領域。
Claims (11)
- 絶縁基板と、
前記絶縁基板を覆う第1層間膜と、
前記第1層間膜上に配置される複数の端子部と
を具備し、
前記第1層間膜は、半導体または遮光性の材料によって形成されるパターンと前記パターンを覆う第1絶縁膜を有し、
前記パターンは、前記複数の端子部のうちの2つである第1端子と第2端子の直下に位置する、表示装置。 - 前記パターンは、遮光性の金属配線であり、前記第1絶縁膜に形成されるコンタクトホールを介して前記第1端子と接続され、前記第2端子の直下に位置し、前記第2端子とは前記第1絶縁膜により絶縁されている、請求項1に記載の表示装置。
- 前記パターンは、半導体により形成された識別マークであり、前記第1絶縁膜によって前記複数の端子部からフローティング状態にある、請求項1に記載の表示装置。
- 表示領域において第1方向に延出する走査線と、
非表示領域に配置される第1端子と、
前記非表示領域に配置され、前記第1端子と前記第1方向で隣接する第2端子と、
前記第1端子から引き出される第1配線と、
前記第2端子から引き出される第2配線と
を具備し、
前記第2配線は、前記第1端子に重畳する、表示装置。 - 前記第1配線は、前記第2端子に重畳しない、請求項4に記載の表示装置。
- 前記第2端子は、第1金属層で形成され、
前記第2配線は、前記第1金属層とは異なる第2金属層で形成され、
前記第2端子と前記第2配線とは、前記第2端子の第1端部にて接続し、
前記第1端部は、前記第1方向と交差する第2方向において、前記表示領域とは反対側に位置する、請求項4または請求項5に記載の表示装置。 - 非表示領域に配置される端子群と、
前記非表示領域に配置されるパネルIDと
を具備し、
前記パネルIDは、前記端子群の少なくとも一部と重畳する、表示装置。 - 前記端子群は、第1金属層で形成され、
前記パネルIDは、前記第1金属層とは異なる材料で形成され、
前記端子群と前記パネルIDとの間には、絶縁膜が配置される、請求項7に記載の表示装置。 - 前記パネルIDは、半導体層で形成される、請求項8に記載の表示装置。
- 前記パネルIDと前記絶縁膜との間には、第2金属層が配置され、
前記第2金属層は、前記パネルIDの外形より大きな外形を有する、請求項8または請求項9に記載の表示装置。 - 前記端子群に含まれる複数の端子の間には、前記第1金属層で形成された1以上の金属線が配置される、請求項8または請求項9に記載の表示装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017213985A JP2019086628A (ja) | 2017-11-06 | 2017-11-06 | 表示装置 |
| CN201811305962.2A CN109752890A (zh) | 2017-11-06 | 2018-11-05 | 显示装置 |
| US16/181,380 US11036100B2 (en) | 2017-11-06 | 2018-11-06 | Display device |
| US17/317,890 US20210263368A1 (en) | 2017-11-06 | 2021-05-12 | Display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017213985A JP2019086628A (ja) | 2017-11-06 | 2017-11-06 | 表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2019086628A true JP2019086628A (ja) | 2019-06-06 |
Family
ID=66328469
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017213985A Pending JP2019086628A (ja) | 2017-11-06 | 2017-11-06 | 表示装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US11036100B2 (ja) |
| JP (1) | JP2019086628A (ja) |
| CN (1) | CN109752890A (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN206074968U (zh) * | 2016-10-14 | 2017-04-05 | 京东方科技集团股份有限公司 | 阵列基板及显示装置 |
| KR102454275B1 (ko) * | 2017-12-19 | 2022-10-12 | 엘지디스플레이 주식회사 | 표시장치 및 그의 제조방법 |
| KR102511074B1 (ko) * | 2018-05-10 | 2023-03-16 | 삼성디스플레이 주식회사 | 표시 장치 |
| KR102864588B1 (ko) * | 2019-03-26 | 2025-09-25 | 삼성디스플레이 주식회사 | 표시 장치 |
| KR20210079614A (ko) * | 2019-12-20 | 2021-06-30 | 엘지디스플레이 주식회사 | 유기발광 표시장치 |
| CN111445806B (zh) * | 2020-04-16 | 2022-07-26 | 上海中航光电子有限公司 | 显示面板和显示装置 |
| KR20220012448A (ko) * | 2020-07-22 | 2022-02-04 | 삼성디스플레이 주식회사 | 표시 장치 |
| KR102913069B1 (ko) * | 2020-09-08 | 2026-01-20 | 삼성전자주식회사 | 반도체 장치 |
| CN112510015B (zh) * | 2020-11-30 | 2024-02-20 | 武汉天马微电子有限公司 | 显示面板以及电子设备 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002040960A (ja) * | 2000-07-24 | 2002-02-08 | Seiko Epson Corp | 薄膜装置、トランジスタアレイ基板、電気光学装置および薄膜装置の製造方法 |
| JP2003255853A (ja) * | 2002-03-06 | 2003-09-10 | Seiko Epson Corp | 電気光学装置、および電子機器 |
| WO2009016858A1 (ja) * | 2007-07-27 | 2009-02-05 | Sharp Kabushiki Kaisha | 回路基板、表示装置及び液晶表示装置 |
| JP2010072256A (ja) * | 2008-09-17 | 2010-04-02 | Nec Lcd Technologies Ltd | 引出線配線装置、画像表示装置及び引出線配線装置の製造方法 |
| WO2010058619A1 (ja) * | 2008-11-19 | 2010-05-27 | シャープ株式会社 | 回路基板、表示パネル及び表示装置 |
| CN103257499A (zh) * | 2013-05-28 | 2013-08-21 | 南京中电熊猫液晶显示科技有限公司 | Tft-lcd阵列基板及其制造方法 |
| WO2013140760A1 (ja) * | 2012-03-21 | 2013-09-26 | シャープ株式会社 | アクティブマトリクス基板及びそれを備えた表示パネル |
| US20160105952A1 (en) * | 2014-10-14 | 2016-04-14 | Lg Display Co., Ltd. | Liquid crystal display device having touch screen and test method of touch panel |
| CN107300793A (zh) * | 2017-06-30 | 2017-10-27 | 厦门天马微电子有限公司 | 显示面板及显示装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100394069B1 (ko) * | 1999-09-01 | 2003-08-06 | 엘지.필립스 엘시디 주식회사 | 액정표시패널의 고유번호 표시부의 구조 및 그 제조방법 |
| KR100390456B1 (ko) * | 2000-12-13 | 2003-07-07 | 엘지.필립스 엘시디 주식회사 | 액정 디스플레이 패널 및 그 제조방법 |
| CN100495051C (zh) * | 2005-06-01 | 2009-06-03 | 友达光电股份有限公司 | 一种电性测试结构及具有此结构的液晶面板 |
| JP5604457B2 (ja) | 2012-01-26 | 2014-10-08 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
| US9524683B2 (en) * | 2012-07-20 | 2016-12-20 | Sharp Kabushiki Kaisha | Display device with signal lines routed to decrease size of non-display area |
| KR20150105568A (ko) * | 2014-03-07 | 2015-09-17 | 삼성디스플레이 주식회사 | 표시 장치 |
| KR102282998B1 (ko) * | 2014-09-19 | 2021-07-29 | 삼성디스플레이 주식회사 | 박막트랜지스터 기판, 디스플레이 장치, 박막트랜지스터 기판 제조방법 및 디스플레이 장치 제조방법 |
| JP2018025671A (ja) * | 2016-08-10 | 2018-02-15 | 株式会社ジャパンディスプレイ | 表示装置 |
| KR102695728B1 (ko) * | 2016-09-06 | 2024-08-16 | 삼성디스플레이 주식회사 | 표시 장치 |
-
2017
- 2017-11-06 JP JP2017213985A patent/JP2019086628A/ja active Pending
-
2018
- 2018-11-05 CN CN201811305962.2A patent/CN109752890A/zh active Pending
- 2018-11-06 US US16/181,380 patent/US11036100B2/en active Active
-
2021
- 2021-05-12 US US17/317,890 patent/US20210263368A1/en not_active Abandoned
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002040960A (ja) * | 2000-07-24 | 2002-02-08 | Seiko Epson Corp | 薄膜装置、トランジスタアレイ基板、電気光学装置および薄膜装置の製造方法 |
| JP2003255853A (ja) * | 2002-03-06 | 2003-09-10 | Seiko Epson Corp | 電気光学装置、および電子機器 |
| WO2009016858A1 (ja) * | 2007-07-27 | 2009-02-05 | Sharp Kabushiki Kaisha | 回路基板、表示装置及び液晶表示装置 |
| JP2010072256A (ja) * | 2008-09-17 | 2010-04-02 | Nec Lcd Technologies Ltd | 引出線配線装置、画像表示装置及び引出線配線装置の製造方法 |
| WO2010058619A1 (ja) * | 2008-11-19 | 2010-05-27 | シャープ株式会社 | 回路基板、表示パネル及び表示装置 |
| WO2013140760A1 (ja) * | 2012-03-21 | 2013-09-26 | シャープ株式会社 | アクティブマトリクス基板及びそれを備えた表示パネル |
| CN103257499A (zh) * | 2013-05-28 | 2013-08-21 | 南京中电熊猫液晶显示科技有限公司 | Tft-lcd阵列基板及其制造方法 |
| US20160105952A1 (en) * | 2014-10-14 | 2016-04-14 | Lg Display Co., Ltd. | Liquid crystal display device having touch screen and test method of touch panel |
| CN107300793A (zh) * | 2017-06-30 | 2017-10-27 | 厦门天马微电子有限公司 | 显示面板及显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109752890A (zh) | 2019-05-14 |
| US11036100B2 (en) | 2021-06-15 |
| US20190137808A1 (en) | 2019-05-09 |
| US20210263368A1 (en) | 2021-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2019086628A (ja) | 表示装置 | |
| US12306670B2 (en) | Flexible display panel having four non-display regions outside a display region and display apparatus including the flexible display panel | |
| US10495931B2 (en) | Display device | |
| JP5239368B2 (ja) | アレイ基板および表示装置 | |
| TWI557960B (zh) | 可撓性顯示面板及包含該可撓性顯示面板之顯示裝置 | |
| JP6907036B2 (ja) | 表示装置 | |
| CN109698219B (zh) | 显示设备 | |
| US20180321539A1 (en) | Display device | |
| US11476283B2 (en) | Display device | |
| US10388674B2 (en) | Apparatus and method for reducing the width of the frame in display device utilizing an inter-substrate connecting material | |
| US12147129B2 (en) | Display device | |
| US20240004494A1 (en) | Touch detection module and display device including the same | |
| US12125855B2 (en) | Display device | |
| US10739894B2 (en) | Display device | |
| US20230088779A1 (en) | Display device | |
| US10353254B2 (en) | Electro-optical device and electronic apparatus | |
| US20240244933A1 (en) | Display device and method for manufacturing the same | |
| CN111384097A (zh) | 显示装置 | |
| CN112051684A (zh) | 液晶显示装置 | |
| JP6885807B2 (ja) | 表示装置 | |
| US20240284731A1 (en) | Display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201008 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210729 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210907 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20220308 |