JP2019086684A

JP2019086684A - 表示装置

Info

Publication number: JP2019086684A
Application number: JP2017215557A
Authority: JP
Inventors: 泰人秋山; Yasuhito Akiyama; 晋吾紙谷; Shingo Kamiya
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2017-11-08
Filing date: 2017-11-08
Publication date: 2019-06-06
Anticipated expiration: 2037-11-08
Also published as: CN109946893A; US20190137835A1; CN109946893B; JP6587668B2; US10649294B2

Abstract

【課題】表示品位の低下を抑制する。【解決手段】液晶表示装置１０は、画素電極１７と、画素電極１７に供給する信号を伝送するソース配線（信号配線）１９と、ソース配線１９に対して間隔を空けた位置に配されて画素電極１７に接続されるドレイン配線（画素電極接続配線）２２と、ソース配線１９と、画素電極１７におけるドレイン配線２２に対するドレイン配線接続部（接続箇所）１７Ｂと、の間となる位置に配されて両者１７Ｂ，１９間の電界を遮蔽する遮蔽部３４と、を備える。【選択図】図３

Description

本発明は、表示装置に関する。

従来、液晶表示素子の一例として下記特許文献１に記載されたものが知られている。特許文献１に記載された液晶表示素子は、ＦＦＳモードであり、その単位画素は、ゲート電極とドレイン電極とが重畳する部分に対応する板状（べた状）のコモン電極上の領域に、第１リペア領域としてリペア用開口部が設けられた構造となっている。

特開２００７−５２１２８号公報

上記した特許文献１に記載された液晶表示素子によれば、リペア用開口部にレーザー照射を行ってドレイン電極を切断することで、ゲート電極とコモン電極とが短絡することを防止することができる。しかしながら、コモン電極にリペア用開口部を設けると、リペア用開口部を通して画素電極とデータラインとの間に電界が生じ、その電界によって生じる寄生容量に起因して表示品位が低下するおそれがあった。

本発明は上記のような事情に基づいて完成されたものであって、表示品位の低下を抑制することを目的とする。

本発明の表示装置は、画素電極と、前記画素電極に供給する信号を伝送する信号配線と、前記信号配線に対して間隔を空けた位置に配されて前記画素電極に接続される画素電極接続配線と、前記信号配線と、前記画素電極における前記画素電極接続配線に対する接続箇所と、の間となる位置に配されて両者間の電界を遮蔽する遮蔽部と、を備える。

このようにすれば、画素電極には、信号配線に伝送される信号に基づく電位が画素電極接続配線を介して供給される。遮蔽部は、信号配線と、画素電極における画素電極接続配線に対する接続箇所と、の間となる位置に配されていて、両者の間に生じる電界を遮蔽する。これにより、信号配線と画素電極における接続箇所との間の電界により生じる寄生容量が抑制され、もって表示品位の低下が抑制される。

本発明によれば、表示品位の低下を抑制することができる。

本発明の実施形態１に係るドライバを実装した液晶パネルとフレキシブル基板と制御回路基板との接続構成を示す概略平面図液晶パネルを構成するアレイ基板の表示領域における平面構成を概略的に示す平面図アレイ基板の表示領域におけるＴＦＴ付近を拡大した平面図図２のＡ−Ａ線断面図図２のＢ−Ｂ線断面図比較実験の実験結果を示す表本発明の実施形態２に係るアレイ基板の表示領域におけるＴＦＴ付近を拡大した平面図本発明の実施形態３に係るアレイ基板の表示領域におけるＴＦＴ付近を拡大した平面図

＜実施形態１＞
本発明の実施形態１を図１から図６によって説明する。本実施形態では、液晶表示装置１０に備わる液晶パネル（表示パネル）１１について例示する。なお、各図面の一部にはＸ軸、Ｙ軸及びＺ軸を示しており、各軸方向が各図面で示した方向となるように描かれている。また、図４及び図５の上側を表側とし、下側を裏側とする。

液晶表示装置１０は、図１に示すように、画像を表示可能な液晶パネル１１と、液晶パネル１１を駆動するドライバ（パネル駆動部、駆動回路部）１２と、ドライバ１２に対して各種入力信号を外部から供給する制御回路基板（外部の信号供給源）１３と、液晶パネル１１と制御回路基板１３とを電気的に接続するフレキシブル基板（外部接続部品）１４と、液晶パネル１１に対して裏側に配されて液晶パネル１１に表示のための光を照射する外部光源であるバックライト装置（図示せず）と、を有する。ドライバ１２及びフレキシブル基板１４は、液晶パネル１１に対してＡＣＦ（Anisotropic Conductive Film）を介して実装されている。

液晶パネル１１は、図１に示すように、全体として縦長な方形状（矩形状）をなしている。液晶パネル１１の板面のうち、中央側には、画像を表示可能な表示領域（アクティブエリア）ＡＡが配される。液晶パネル１１の板面のうち、表示領域ＡＡを取り囲む形で外周側には、平面に視て枠状（額縁状）をなす非表示領域（ノンアクティブエリア）ＮＡＡが配される。液晶パネル１１における短辺方向が各図面のＸ軸方向と一致し、長辺方向が各図面のＹ軸方向と一致し、さらには板厚方向がＺ軸方向と一致している。なお、図１では、一点鎖線が表示領域ＡＡの外形を表しており、当該一点鎖線よりも外側の領域が非表示領域ＮＡＡとなっている。液晶パネル１１は、ガラス製の一対の基板１１Ａ，１１Ｂを少なくとも有しており、そのうち表側（正面側）がＣＦ基板（対向基板）１１Ａとされ、裏側（背面側）がアレイ基板（薄膜トランジスタ基板、アクティブマトリクス基板、ＴＦＴ基板）１１Ｂとされる。なお、両基板１１Ａ，１１Ｂの外面側には、それぞれ図示しない偏光板が貼り付けられている。

アレイ基板１１Ｂの表示領域ＡＡにおける内面側には、図２に示すように、スイッチング素子であるＴＦＴ（薄膜トランジスタ）１６及び画素電極１７が多数個マトリクス状（行列状）に並んで設けられる。ＴＦＴ１６及び画素電極１７の周りには、格子状をなすゲート配線（走査配線）１８及びソース配線（信号配線、データ線）１９が取り囲むようにして配設されている。ゲート配線１８は、Ｘ軸方向に沿って直線状に延在するのに対し、ソース配線１９は、概ねＹ軸方向に沿ってジグザグ状に延在している。ＴＦＴ１６は、ゲート配線１８に接続されるゲート電極１６Ａと、ソース配線１９に接続されるソース電極１６Ｂと、後述するドレイン配線２２を介して画素電極１７に接続されるドレイン電極１６Ｃと、ソース電極１６Ｂ及びドレイン電極１６Ｃに接続されるチャネル部１６Ｄと、を有する。そして、ＴＦＴ１６は、ゲート配線１８に供給される走査信号に基づいて駆動される。すると、ソース配線１９に供給される画像信号に係る電位がチャネル部１６Ｄを介してドレイン電極１６Ｃに供給され、もって画素電極１７が画像信号に係る電位に充電される。なお、ソース配線１９は、表示領域ＡＡをＹ軸方向に沿って全長にわたって縦断し、両端部が非表示領域ＮＡＡに配されているが、このうちの両端部には、非表示領域ＮＡＡに引き回された予備配線（図示せず）が、後述するゲート絶縁膜２６を介して重畳配置されている。ソース配線１９に断線や短絡などの不具合が生じた場合には、ソース配線１９を途中で切断するとともに、両端部と予備配線とを短絡させることで、予備配線を経由する形で修理対象のソース配線１９に接続された各ＴＦＴ１６に画像信号を供給することが可能となっている。

画素電極１７は、図２に示すように、一対ずつのゲート配線１８及びソース配線１９により囲まれた縦長の概ね方形の領域に配されており、その長辺部分がソース配線１９に並行してジグザグ状をなしている。画素電極１７には、自身の長辺部分に沿って延在する複数（図２では４本）のスリット１７Ａ１が開口形成されている。アレイ基板１１Ｂの表示領域ＡＡの内面側には、画素電極１７と重畳する形で概ねベタ状の共通電極２０が形成されている。共通電極２０の詳しい構成については後に改めて説明する。互いに重畳する画素電極１７と共通電極２０との間に電位差が生じると、後述する液晶層１１Ｃには、アレイ基板１１Ｂの板面に沿う成分に加えて、アレイ基板１１Ｂの板面に対する法線方向の成分を含むフリンジ電界（斜め電界）がスリット１７Ａ１付近に印加される。つまり、本実施形態に係る液晶パネル１１は、動作モードがＦＦＳ（Fringe Field Switching）モードとされる。さらには、画素電極１７をＹ軸方向について両側から挟み込む一対のゲート配線１８の間となる位置には、複数ずつの画素電極１７及びソース配線１９を横切る形でゲート配線１８に並行する容量配線２１が設けられている。容量配線２１は、画素電極１７及びソース配線１９とは異なる層に配されるとともに画素電極１７の一部と重畳しており、画素電極１７との間で静電容量を形成している。この容量配線２１により、ＴＦＴ１６の駆動に伴って充電された画素電極１７の電位を一定期間保持することが可能とされる。容量配線２１は、ゲート配線１８と同層に配されている。好ましくは、容量配線２１は、共通電極２０と同電位とされるが、必ずしもその限りではない。

より詳しくは、ＴＦＴ１６は、図３に示すように、接続対象とされる画素電極１７に対してＹ軸方向について図３に示す下側に隣り合う配置とされる。ＴＦＴ１６を構成するゲート電極１６Ａは、ゲート配線１８から分岐されており、ゲート配線１８からＹ軸方向に沿って画素電極１７側に突出している。ＴＦＴ１６を構成するソース電極１６Ｂは、ソース配線１９から分岐されており、ソース配線１９からＸ軸方向に沿ってゲート電極１６Ａ側に突出するとともにその突出先端部がゲート電極１６Ａと重畳している。ＴＦＴ１６を構成するドレイン電極１６Ｃは、ソース電極１６Ｂに対してＸ軸方向について間隔を空けて配されるとともにその一部がゲート電極１６Ａと重畳している。ドレイン電極１６Ｃは、ソース電極１６Ｂと同層に配されている。ドレイン電極１６Ｃには、次述するドレイン配線（画素電極接続配線）２２の一端側が接続されている。ＴＦＴ１６を構成するチャネル部１６Ｄは、後述するゲート絶縁膜２６を介してゲート電極１６Ａと重畳するとともに、ソース電極１６Ｂ及びドレイン電極１６Ｃにそれぞれ接続されている。チャネル部１６Ｄは、ゲート電極１６Ａを横切りつつＸ軸方向に沿って延在し、その一端側がソース電極１６Ｂに、他端側がドレイン電極１６Ｃに、それぞれ接続されている。

ドレイン配線２２に関して詳しく説明する。ドレイン配線２２は、ドレイン電極１６Ｃと同層に配されており、図３に示すように、ドレイン電極１６Ｃ側とは反対側の他端側が画素電極１７に接続されている。より詳しくは、ドレイン配線２２は、ドレイン電極１６ＣからＸ軸方向に沿ってソース電極１６Ｂ側とは反対側（図３に示す右側）に向けて延出する第１配線部２２Ａと、第１配線部２２Ａから屈曲されてＹ軸方向に沿って画素電極１７側（図３に示す上側）に向けて延出する第２配線部２２Ｂと、第２配線部２２Ｂの延出先端部であって画素電極１７に接続される電極接続部２２Ｃと、を有する。さらには、ドレイン配線２２は、第２配線部２２Ｂの電極接続部２２Ｃにて再び屈曲されてＸ軸方向に沿ってＴＦＴ１６の接続対象となるソース配線１９側（図３に示す左側）に向けて延出する第３配線部２２Ｄを有する。このように、ドレイン配線２２は、全体として平面に視て折り返し状をなしている。このドレイン配線２２の接続対象である画素電極１７は、既述したスリット１７Ａ１が形成される電極本体１７Ａと、電極本体１７ＡからＹ軸方向に沿ってＴＦＴ１６側に向けて突出してドレイン配線２２に接続されるドレイン配線接続部（接続箇所）１７Ｂと、を有する。互いに接続されるドレイン配線接続部１７Ｂ及び電極接続部２２Ｃは、Ｙ軸方向について容量配線２１と第２配線部２２Ｂとの間となる位置に配されている。ドレイン配線接続部１７Ｂ及び電極接続部２２Ｃは、画素電極１７をＸ軸方向について両側から挟み込む一対のソース配線１９の間の中間位置に対してＸ軸方向について偏在しており、具体的には図３に示す右側のソース配線１９寄りの配置となっている。つまり、画素電極１７を挟み込む一対のソース配線１９には、ドレイン配線接続部１７Ｂ及び電極接続部２２Ｃとの間の距離が相対的に短い第１ソース配線（第１信号配線）１９αと、ドレイン配線接続部１７Ｂ及び電極接続部２２Ｃとの間の距離が相対的に長い第２ソース配線（第２信号配線）１９βと、が含まれている、と言える。なお、以下の説明及び図３では、画素電極１７を挟み込む一対のソース配線１９を、ドレイン配線接続部１７Ｂ及び電極接続部２２Ｃとの間の距離に応じて区別しており、具体的には、上記距離が相対的に短いものを第１ソース配線として符号に添え字「α」を付すのに対し、上記距離が相対的に長いものを第２ソース配線として符号に添え字「β」を付している。第１ソース配線１９αは、第２ソース配線１９βに比べると、ドレイン配線接続部１７Ｂ及び電極接続部２２Ｃに対して近い配置とされる。第１ソース配線１９αに比べてドレイン配線接続部１７Ｂ及び電極接続部２２Ｃから遠い配置の第２ソース配線１９βには、ソース電極１６Ｂが設けられている。つまり、画素電極１７を挟み込む一対のソース配線１９のうちの第２ソース配線１９βが上記画素電極１７の接続対象とされており、第１ソース配線１９αは、上記画素電極１７の接続対象外であり、上記画素電極１７に対して図３に示す右側に隣り合う画素電極１７の接続対象とされる。

液晶パネル１１を構成する両基板１１Ａ，１１Ｂ間には、図４に示すように、電界印加に伴って光学特性が変化する物質である液晶分子を含む図示しない液晶層１１Ｃが設けられている。液晶層１１Ｃを介してアレイ基板１１Ｂと対向状をなすＣＦ基板１１Ａの表示領域ＡＡにおける内面側には、アレイ基板１１Ｂ側の各画素電極１７と対向状をなす位置に多数個のカラーフィルタ２３がマトリクス状に並んで設けられている。カラーフィルタ２３は、Ｒ（赤色），Ｇ（緑色），Ｂ（青色）の三色が所定の順で繰り返し並んで配されてなる。また、各カラーフィルタ２３間には、混色を防ぐための遮光部（ブラックマトリクス）２４が形成されている。なお、両基板１１Ａ，１１Ｂにおける液晶層１１Ｃ側の最内面には、液晶層１１Ｃに含まれる液晶分子の配向を規制するための配向膜（図示せず）がそれぞれ設けられている。

続いて、アレイ基板１１Ｂの内面側に積層形成された各種の膜について説明する。アレイ基板１１Ｂには、図４に示すように、下層側から順に第１金属膜（ゲート金属膜）２５、ゲート絶縁膜２６、半導体膜２７、第２金属膜（ソース金属膜）２８、第１層間絶縁膜２９、平坦化膜３０、第１透明電極膜３１、第２層間絶縁膜３２、第２透明電極膜３３が積層形成されている。

第１金属膜２５は、異なる種類の金属材料を積層してなる積層膜または１種類の金属材料からなる単層膜とされ、図３及び図４に示すように、ゲート配線１８及び容量配線２１やＴＦＴ１６のゲート電極１６Ａや予備配線などを構成する。ゲート絶縁膜２６は、ＳｉＮ_ｘやＳｉＯ_２などの無機絶縁材料（無機材料）からなる。半導体膜２７は、材料として例えば酸化物半導体を用いた薄膜からなり、ＴＦＴ１６を構成するチャネル部１６Ｄなどを構成する。第２金属膜２８は、第１金属膜２５と同様に、積層膜または単層膜とされ、ソース配線１９及びドレイン配線２２やＴＦＴ１６のソース電極１６Ｂ及びドレイン電極１６Ｃなどを構成する。第１層間絶縁膜２９は、ゲート絶縁膜２６と同様に無機絶縁材料からなる。平坦化膜３０は、例えばＰＭＭＡ（アクリル樹脂）などの有機絶縁材料（有機材料）からなり、その膜厚が無機樹脂材料からなる他の絶縁膜２６，２９，３２よりも大きい。この平坦化膜３０によりアレイ基板１１Ｂの表面が平坦化される。第１透明電極膜３１は、例えばＩＴＯなどの透明電極材料からなり、共通電極２０を構成する。第２層間絶縁膜３２は、ゲート絶縁膜２６などと同様に無機絶縁材料からなる。第２透明電極膜３３は、第１透明電極膜３１と同様に透明電極材料からなり、画素電極１７を構成する。第１層間絶縁膜２９、平坦化膜３０及び第２層間絶縁膜３２には、第２透明電極膜３３からなる画素電極１７を第２金属膜２８からなるドレイン配線２２に接続するためのコンタクトホールＣＨが開口形成されている。コンタクトホールＣＨは、画素電極１７のドレイン配線接続部１７Ｂと、ドレイン配線２２の電極接続部２２Ｃと、の双方と平面に視て重畳する位置に配されている。このコンタクトホールＣＨを除いて第１層間絶縁膜２９、平坦化膜３０及び第２層間絶縁膜３２は、少なくとも表示領域ＡＡの全域にわたってベタ状に形成されている。

ところで、共通電極２０には、図２に示すように、少なくともソース配線１９と画素電極１７におけるドレイン配線接続部１７Ｂとに跨る範囲の開口部２０Ａが設けられている。なお、図２及び図３では、開口部２０Ａの形成範囲を、後述する遮蔽部３４とは異なる網掛け状にして図示している。本実施形態に係る開口部２０Ａは、ソース配線１９及び画素電極１７におけるドレイン配線接続部１７Ｂに加えてドレイン配線２２に跨る範囲を有している。詳しくは、開口部２０Ａは、図３に示すように、第１ソース配線１９αと重畳し且つＸ軸方向について第１ソース配線１９αの両側方領域に広がる範囲の第１開口部２０Ａ１と、ドレイン配線２２と重畳し且つＸ軸方向についてドレイン配線２２の両側方領域に広がる範囲の第２開口部２０Ａ２と、ドレイン配線接続部１７Ｂ、電極接続部２２Ｃ及びコンタクトホールＣＨと重畳する範囲の第３開口部２０Ａ３と、を相互に連ねた構成とされる。このうち、第３開口部２０Ａ３は、共通電極２０よりも上層側に配された画素電極１７のドレイン配線接続部１７Ｂが、共通電極２０よりも下層側に配されたドレイン配線２２の電極接続部２２Ｃに達するようコンタクトホールＣＨに通される途中で共通電極２０と短絡するのを防ぐためのものである。第１開口部２０Ａ１及び第２開口部２０Ａ２は、修理に際してソース配線１９やドレイン配線２２にレーザ光を照射した場合に、ソース配線１９やドレイン配線２２が共通電極２０と短絡するのを防ぐためのものである。

具体的には、例えば第１ソース配線１９αがゲート配線１８と短絡する不具合が生じた場合には、上記した第１開口部２０Ａ１を通して第１ソース配線１９αにレーザ光を照射し、第１ソース配線１９αを切断するとともに、その第１ソース配線１９αを予備配線に接続するようにして修理を行う。この修理により、第１ソース配線１９αに接続された各ＴＦＴ１６に、予備配線を経由して画像信号を供給することができる。このとき、第１開口部２０Ａ１は、第１ソース配線１９αとその両側方領域に広がっているので、第１ソース配線１９αにおけるレーザ光の照射箇所が共通電極２０と短絡する事態が生じるのが回避される。また、例えばゲート配線１８とドレイン配線２２とが短絡したり、ゲート電極１６Ａとドレイン電極１６Ｃとが短絡したりする不具合が生じた場合には、上記した第２開口部２０Ａ２を通してドレイン配線２２の第２配線部２２Ｂにレーザ光を照射し、第２配線部２２Ｂを切断するとともに、容量配線２１を画素電極１７に短絡させるようにして修理を行う。この修理により、ゲート配線１８（ゲート電極１６Ａ）とドレイン配線２２（ドレイン電極１６Ｃ）との短絡に起因して輝点化する画素を黒点化することができる。このとき、第２開口部２０Ａ２は、ドレイン配線２２とその両側方領域に広がっているので、ドレイン配線２２におけるレーザ光の照射箇所が共通電極２０と短絡する事態が生じるのが回避される。その一方、共通電極２０が上記のような開口部２０Ａを有する構成とされると、第１ソース配線１９αと画素電極１７におけるドレイン配線接続部１７Ｂとの間には、共通電極２０が非配置となるため、第１ソース配線１９αとドレイン配線接続部１７Ｂとの間に電界が生じ易くなる。このため、第１ソース配線１９αとドレイン配線接続部１７Ｂとの間の電界により生じる寄生容量に起因して表示品位が低下することが懸念される。

そこで、本実施形態に係るアレイ基板１１Ｂには、図３及び図５に示すように、ソース配線１９と画素電極１７におけるドレイン配線２２に対するドレイン配線接続部１７Ｂとの間となる位置に配されて両者１７Ｂ，１９間の電界を遮蔽する遮蔽部３４が設けられている。遮蔽部３４は、ゲート配線１８及び容量配線２１と同じ第１金属膜２５からなり、容量配線２１に連ねられている。なお、図３では、遮蔽部３４及び遮蔽部３４に連なる容量配線２１の形成範囲を、開口部２０Ａとは異なる網掛け状にして図示している。このように、ソース配線１９と画素電極１７のドレイン配線接続部１７Ｂとの間となる位置に配される遮蔽部３４により両者１７Ｂ，１９の間に生じる電界を遮蔽することができる。これにより、ソース配線１９と画素電極１７におけるドレイン配線接続部１７Ｂとの間の電界により生じる寄生容量が抑制され、もって表示品位の低下が抑制される。その上、遮蔽部３４は、共通電極２０と同電位とされる容量配線２１に接続されているので、十分な遮蔽効果を発揮することができる。しかも、容量配線２１は、例えば走査信号を伝送するゲート配線１８に比べると、低電位に保たれているから、遮蔽部３４の遮蔽性能が安定化し、高い信頼性が得られる。

遮蔽部３４は、図３及び図５に示すように、画素電極１７を挟み込む一対のソース配線１９と、画素電極１７におけるドレイン配線接続部１７Ｂと、の間となる位置にそれぞれ配されている。遮蔽部３４は、各ドレイン配線接続部１７ＢをＸ軸方向について両側から挟み込む形で一対ずつ配されている。ドレイン配線接続部１７Ｂを挟み込む一対の遮蔽部３４αは、容量配線２１からＹ軸方向に沿ってゲート配線１８側に向けて突出しており、平面形状が略方形とされる。容量配線２１には、各画素電極１７に対して一対ずつ配された遮蔽部３４がそれぞれ連ねられている。ドレイン配線接続部１７Ｂを挟み込む一対の遮蔽部３４には、開口部２０Ａの少なくとも一部と重畳するよう配される開口重畳遮蔽部３４αと、開口部２０Ａとは非重畳となるよう配される開口非重畳遮蔽部３４βと、が含まれている。なお、以下の説明では、ドレイン配線接続部１７Ｂを挟み込む一対の遮蔽部３４を区別する場合には、開口部２０Ａと重畳するものを開口重畳遮蔽部として符号に添え字「α」を付すのに対し、開口部２０Ａと重畳しないものを開口非重畳遮蔽部として符号に添え字「β」を付している。

開口重畳遮蔽部３４αは、図３及び図５に示すように、開口部２０Ａのうちの第１開口部２０Ａ１と第３開口部２０Ａ３とに跨る範囲に配されている。つまり、開口重畳遮蔽部３４αは、一対のソース配線１９のうちのドレイン配線接続部１７Ｂとの間の距離が短い第１ソース配線１９αとドレイン配線接続部１７Ｂとの間となる位置に配されている。ここで、上記距離が短い第１ソース配線１９αは、同距離が長い第２ソース配線１９βに比べると、画素電極１７におけるドレイン配線接続部１７Ｂとの間に生じる電界が強く、寄生容量が大きくなる傾向にある。しかも、共通電極２０の開口部２０Ａが第１ソース配線１９αと画素電極１７におけるドレイン配線接続部１７Ｂとに跨る範囲とされているため、第１ソース配線１９αと画素電極１７におけるドレイン配線接続部１７Ｂとの間に電界がより生じ易くなっている。その点、開口重畳遮蔽部３４αは、第１ソース配線１９αと画素電極１７におけるドレイン配線接続部１７Ｂとの間となる位置に配されているので、電界を効率的に遮蔽することができる。これにより、寄生容量を効率的に低下させることができ、もってソース配線１９の修正を可能としつつ表示品位の低下が好適に抑制される。また、開口重畳遮蔽部３４αは、画素電極１７のドレイン配線接続部１７Ｂ及びドレイン配線２２の電極接続部２２Ｃの一部ずつと重畳するよう配されている。このようにすれば、開口重畳遮蔽部３４αと、画素電極１７におけるドレイン配線接続部１７Ｂの一部及びドレイン配線２２の一部と、の間にそれぞれ電界が生じることで、第１ソース配線１９αと画素電極１７におけるドレイン配線接続部１７Ｂとの間に生じる電界をより効率的に遮蔽することができる。これにより、表示品位の低下がより好適に抑制される。

開口非重畳遮蔽部３４βは、図３及び図５に示すように、一対のソース配線１９のうちのドレイン配線接続部１７Ｂとの間の距離が長い第２ソース配線１９βとドレイン配線接続部１７Ｂとの間となる位置に配されている。開口非重畳遮蔽部３４βは、その大部分がドレイン配線２２における第３配線部２２Ｄと重畳する配置とされる。一方、開口非重畳遮蔽部３４βは、画素電極１７におけるドレイン配線接続部１７Ｂとは非重畳の配置とされる。開口非重畳遮蔽部３４βは、開口部２０Ａとは非重畳の配置とされているものの、上記のように第２ソース配線１９βとドレイン配線接続部１７Ｂとの間となる位置に配されることで、第２ソース配線１９βとドレイン配線接続部１７Ｂとの間に生じる電界を遮蔽することができる。これにより、表示品位の低下がより好適に抑制される。しかも、既述した通り、開口重畳遮蔽部３４α及び開口非重畳遮蔽部３４βは、画素電極１７におけるドレイン配線接続部１７Ｂを挟み込むよう配されているので、画素電極１７を挟み込むよう配される一対のソース配線１９と画素電極１７におけるドレイン配線接続部１７Ｂとの間に生じる各電界を、開口重畳遮蔽部３４α及び開口非重畳遮蔽部３４βによってそれぞれ遮蔽することができる。これにより、表示品位の低下がさらに好適に抑制される。

ここで、各ソース配線１９と画素電極１７におけるドレイン配線接続部１７Ｂとの間にそれぞれ生じる寄生容量が、開口非重畳遮蔽部３４βの有無に応じてどのように変化するかに関して知見を得るべく、以下の比較実験を行った。この比較実験では、開口重畳遮蔽部３４αについては形成するものの開口非重畳遮蔽部３４βを非形成とした構成の比較例と、開口重畳遮蔽部３４α及び開口非重畳遮蔽部３４βを両方とも形成した構成の実施例と、を用いている。比較例は、開口非重畳遮蔽部３４βが非形成とされる点を除いて、本段落以前に説明した液晶パネル１１と同様の構成である。実施例は、本段落以前に説明した液晶パネル１１と同様の構成である。比較実験では、上記した比較例及び実施例に関し、第１ソース配線１９αとドレイン配線接続部１７Ｂとの間に生じる寄生容量Ｃｓｄ１と、第２ソース配線１９βとドレイン配線接続部１７Ｂとの間に生じる寄生容量Ｃｓｄ２と、をそれぞれ測定しており、その結果は図６に示す通りである。図６の表には、比較例及び実施例における各寄生容量Ｃｓｄ１，Ｃｓｄ２の値（単位は「ｐＦ」）と、各寄生容量Ｃｓｄ１，Ｃｓｄ２に関する比較例と実施例との差分の値（単位は「ｐＦ」）と、上記差分の値を比較例における各寄生容量Ｃｓｄ１，Ｃｓｄ２の値にて除して算出した改善率（単位は「％」）と、が示されている。

比較実験の実験結果について説明する。図６によれば、まず、比較例及び実施例のいずれにおいても寄生容量Ｃｓｄ１の値が寄生容量Ｃｓｄ２の値よりも大きい。これは、第１ソース配線１９αが第２ソース配線１９βよりもドレイン配線接続部１７Ｂの近くに配されているため、第１ソース配線１９αとドレイン配線接続部１７Ｂとの間に生じる電界が、第２ソース配線１９βとドレイン配線接続部１７Ｂとの間に生じる電界よりも強い結果と推考される。次に、実施例は、比較例よりも各寄生容量Ｃｓｄ１，Ｃｓｄ２の値がそれぞれ低下しており、寄生容量Ｃｓｄ１に関する比較例と実施例との差分の値（０．０００１５８ｐＦ）が寄生容量Ｃｓｄ２に関する比較例と実施例との差分の値（０．００００１８ｐＦ）よりも大きくなっているとともに、寄生容量Ｃｓｄ１の改善率（２７．０％）が寄生容量Ｃｓｄ２の改善率（７．６％）よりも高くなっている。これは、実施例に備わる開口重畳遮蔽部３４αは、第１ソース配線１９αとドレイン配線接続部１７Ｂとの間となる配置とされているので、第１ソース配線１９αとドレイン配線接続部１７Ｂとの間に生じる電界が開口重畳遮蔽部３４αによって効率的に遮蔽された結果と推考される。続いて、実施例における寄生容量Ｃｓｄ１と寄生容量Ｃｓｄ２との差分の値（０．０００２１０ｐＦ）は、比較例における寄生容量Ｃｓｄ１と寄生容量Ｃｓｄ２との差分の値（０．０００３５０ｐＦ）よりも小さくなっている。この結果は、上記した改善率の値の差に因るものと推考される。ここで、表示品位の判定に際しては、寄生容量Ｃｓｄ１と寄生容量Ｃｓｄ２との差分の絶対値を、画素に関わる全ての静電容量の和（具体的には、画素電極１７と共通電極２０との間の静電容量Ｃｌｃ（液晶容量）と、画素電極１７と容量配線２１との間の静電容量と、ゲート配線１８とドレイン配線２２との間の寄生容量と、上記寄生容量Ｃｓｄ１と、上記寄生容量Ｃｓｄ２と、の和）にて除した値を算出し、その値が所定の判定基準値以下であれば、表示品位が良好と判定し、判定基準値を上回れば、表示品位が芳しくないと判定している。実施例は、比較例よりも寄生容量Ｃｓｄ１と寄生容量Ｃｓｄ２との差分の絶対値が小さいので、上記した算出値が判定基準値以下となり易くなっている。これにより、実施例によれば比較例よりも高い表示品位が得られる、と言える。より具体的には、上記した画素に関わる全ての静電容量の和の数値が例えば０．５２８ｐＦとされる場合には、寄生容量Ｃｓｄ１と寄生容量Ｃｓｄ２との差分の絶対値を画素に関わる全ての静電容量の和にて除した値は、それぞれ比較例が０．０００６６３、実施例が０．０００３９８となる。そして、判定基準値が０．０００４とされる場合は、比較例が判定基準値を上回り、実施例が判定基準値を下回ることになる。従って、実施例は比較例よりも表示品位が優れたものとなる。

以上説明したように本実施形態の液晶表示装置（表示装置）１０は、画素電極１７と、画素電極１７に供給する信号を伝送するソース配線（信号配線）１９と、ソース配線１９に対して間隔を空けた位置に配されて画素電極１７に接続されるドレイン配線（画素電極接続配線）２２と、ソース配線１９と、画素電極１７におけるドレイン配線２２に対するドレイン配線接続部（接続箇所）１７Ｂと、の間となる位置に配されて両者１７Ｂ，１９間の電界を遮蔽する遮蔽部３４と、を備える。

このようにすれば、画素電極１７には、ソース配線１９に伝送される信号に基づく電位がドレイン配線２２を介して供給される。遮蔽部３４は、ソース配線１９と、画素電極１７におけるドレイン配線２２に対するドレイン配線接続部１７Ｂと、の間となる位置に配されていて、両者１７Ｂ，１９の間に生じる電界を遮蔽する。これにより、ソース配線１９と画素電極１７におけるドレイン配線接続部１７Ｂとの間の電界により生じる寄生容量が抑制され、もって表示品位の低下が抑制される。

また、画素電極１７、ソース配線１９及びドレイン配線２２とは異なる層にて少なくとも画素電極１７と重畳するよう配される共通電極２０であって、少なくともソース配線１９と画素電極１７におけるドレイン配線接続部１７Ｂとに跨る範囲の開口部２０Ａを有する共通電極２０を備えており、遮蔽部３４には、開口部２０Ａの少なくとも一部と重畳するよう配される開口重畳遮蔽部３４αが含まれる。このようにすれば、画素電極１７が充電されると、画素電極１７と共通電極２０との間に生じる電位差を利用して画像が表示される。共通電極２０は、少なくともソース配線１９と画素電極１７におけるドレイン配線接続部１７Ｂとに跨る範囲の開口部２０Ａを有しているので、例えばソース配線１９の修理を行う際に、修理に伴ってソース配線１９が共通電極２０と短絡する事態を防ぐことができる。しかしながら、共通電極２０が上記のような開口部２０Ａを有する構成とされると、ソース配線１９と画素電極１７におけるドレイン配線接続部１７Ｂとの間に電界が生じ易くなるため、その電界により生じる寄生容量に起因して表示品位が低下することが懸念される。その点、遮蔽部３４には、ソース配線１９と画素電極１７におけるドレイン配線接続部１７Ｂとの間となる位置にて共通電極２０の開口部２０Ａの少なくとも一部と重畳する開口重畳遮蔽部３４αが含まれているから、ソース配線１９と画素電極１７におけるドレイン配線接続部１７Ｂとの間に生じる電界を開口重畳遮蔽部３４αにより効率的に遮蔽することができる。これにより、ソース配線１９と画素電極１７におけるドレイン配線接続部１７Ｂとの間の電界により生じる寄生容量が効率的に抑制され、もってソース配線１９の修正を可能としつつ表示品位の低下が好適に抑制される。

また、遮蔽部３４には、開口部２０Ａとは非重畳となるよう配される開口非重畳遮蔽部３４βが含まれる。このようにすれば、遮蔽部３４には、ソース配線１９と画素電極１７におけるドレイン配線接続部１７Ｂとの間となる位置にて共通電極２０の開口部２０Ａの少なくとも一部と重畳する開口重畳遮蔽部３４αに加えて、ソース配線１９と画素電極１７におけるドレイン配線接続部１７Ｂとの間となる位置にて共通電極２０の開口部２０Ａとは非重畳となる開口非重畳遮蔽部３４βが含まれているから、ソース配線１９と画素電極１７におけるドレイン配線接続部１７Ｂとの間に生じる電界をさらに遮蔽することができる。これにより、表示品位の低下がより好適に抑制される。

また、ソース配線１９は、画素電極１７を挟み込むよう一対配されており、開口重畳遮蔽部３４α及び開口非重畳遮蔽部３４βは、画素電極１７におけるドレイン配線接続部１７Ｂを挟み込むよう配される。このようにすれば、画素電極１７を挟み込むよう配される一対のソース配線１９と画素電極１７におけるドレイン配線接続部１７Ｂとの間に生じる各電界を、画素電極１７におけるドレイン配線接続部１７Ｂを挟み込むよう配される開口重畳遮蔽部３４α及び開口非重畳遮蔽部３４βによってそれぞれ遮蔽することができる。これにより、表示品位の低下がさらに好適に抑制される。

また、ソース配線１９は、画素電極１７を挟み込むとともにドレイン配線接続部１７Ｂとの間の距離が異なるよう一対配されており、共通電極２０は、開口部２０Ａが、少なくともドレイン配線接続部１７Ｂとの間の距離が短いソース配線１９である第１ソース配線（第１信号配線）１９とドレイン配線接続部１７Ｂとに跨る範囲とされており、開口重畳遮蔽部３４αは、一対のソース配線１９のうちのドレイン配線接続部１７Ｂとの間の距離が短いソース配線１９である第１ソース配線１９αとドレイン配線接続部１７Ｂとの間となる位置に配されている。このようにすれば、共通電極２０の開口部２０Ａが、少なくとも画素電極１７におけるドレイン配線接続部１７Ｂとの間の距離が短いソース配線１９である第１ソース配線１９αと画素電極１７におけるドレイン配線接続部１７Ｂとに跨る範囲とされているので、ドレイン配線接続部１７Ｂとの間の距離が短いソース配線１９である第１ソース配線１９αの修理を行う上で好適となる。ここで、一対のソース配線１９のうちの画素電極１７におけるドレイン配線接続部１７Ｂとの間の距離が短いソース配線１９である第１ソース配線１９αは、同距離が長いソース配線１９である第２ソース配線１９βに比べると、画素電極１７におけるドレイン配線接続部１７Ｂとの間に生じる電界が強く、寄生容量が大きくなる傾向にある。しかも、共通電極２０の開口部２０Ａが上記のような範囲とされているため、ドレイン配線接続部１７Ｂとの間の距離が短いソース配線１９である第１ソース配線１９αと、画素電極１７におけるドレイン配線接続部１７Ｂと、の間に電界がより生じ易くなっている。その点、開口重畳遮蔽部３４αは、一対のソース配線１９のうちのドレイン配線接続部１７Ｂとの間の距離が短いソース配線１９である第１ソース配線１９αと、画素電極１７におけるドレイン配線接続部１７Ｂと、の間となる位置に配されているので、電界を効率的に遮蔽することができる。これにより、寄生容量を効率的に低下させることができ、もって表示品位の低下が好適に抑制される。

また、開口重畳遮蔽部３４αは、画素電極１７におけるドレイン配線接続部１７Ｂの少なくとも一部と、ドレイン配線２２の少なくとも一部と、にそれぞれ重畳するよう配される。このようにすれば、開口重畳遮蔽部３４αと、画素電極１７におけるドレイン配線接続部１７Ｂの少なくとも一部、及びドレイン配線２２の少なくとも一部と、の間にそれぞれ電界が生じることで、ソース配線１９と画素電極１７におけるドレイン配線接続部１７Ｂとの間に生じる電界をより効率的に遮蔽することができる。これにより、表示品位の低下がより好適に抑制される。

また、共通電極２０は、開口部２０Ａがソース配線１９及び画素電極１７におけるドレイン配線接続部１７Ｂに加えてドレイン配線２２にわたる範囲とされる。このようにすれば、共通電極２０は、ソース配線１９及び画素電極１７におけるドレイン配線接続部１７Ｂに加えてドレイン配線２２にわたる範囲の開口部２０Ａを有しているので、例えばドレイン配線２２の修理を行う際に、修理に伴ってドレイン配線２２が共通電極２０と短絡する事態を防ぐことができる。このような範囲の開口部２０Ａにより、ソース配線１９と画素電極１７におけるドレイン配線接続部１７Ｂとの間に生じる電界がより生じ易くなるものの、遮蔽部３４によって上記電界を遮蔽することで、表示品位の低下がより好適に抑制される。

また、ソース配線１９と交差する形で延在し、画素電極１７及びソース配線１９とは異なる層にて画素電極１７の一部と重畳するよう配される容量配線２１を備えており、遮蔽部３４は、容量配線２１に接続されている。このようにすれば、画素電極１７は、異なる層に配されてその一部と重畳する容量配線２１との間で静電容量を形成することで、ソース配線１９及びドレイン配線２２によって供給された電位が保持される。遮蔽部３４は、容量配線２１に接続されることで、十分な遮蔽効果を発揮することができる。しかも、容量配線２１は、他の表示のための信号を伝送する配線に比べると、低電位に保たれているから、遮蔽部３４の遮蔽性能が安定化し、高い信頼性が得られる。

＜実施形態２＞
本発明の実施形態２を図７によって説明する。この実施形態２では、共通電極１２０の開口部１２０Ａの形成範囲を変更したものを示す。なお、上記した実施形態１と同様の構造、作用及び効果について重複する説明は省略する。

本実施形態に係る共通電極１２０は、図７に示すように、第１ソース配線１１９αと画素電極１１７におけるドレイン配線接続部１１７Ｂとに跨っているものの、ドレイン配線１２２の第２配線部１２２Ｂの大部分には至らない範囲の開口部１２０Ａを有している。つまり、開口部１２０Ａは、第１開口部１２０Ａ１及び第３開口部１２０Ａ２を有しているものの、上記した実施形態１に記載した第２開口部２０Ａ２を有さない構成とされる。このような構成であっても、上記した実施形態１と同様に遮蔽部１３４による寄生容量の低減効果を十分に得ることができる。なお、本実施形態は、ソース配線１１９の修理は可能であるものの、ドレイン配線１２２の修理については行うことを想定していない場合に有用である。

＜実施形態３＞
本発明の実施形態３を図８によって説明する。この実施形態３では、上記した実施形態１から開口重畳遮蔽部２３４αを変更したものを示す。なお、上記した実施形態１と同様の構造、作用及び効果について重複する説明は省略する。

本実施形態に係る遮蔽部２３４には、図８に示すように、上記した実施形態１と同様に容量配線２２１に連なる開口非重畳遮蔽部２３４βと、ゲート配線２１８に連なる開口重畳遮蔽部２３４αと、が含まれている。なお、図８では、遮蔽部２３４及び遮蔽部２３４に連なるゲート配線２１８（ゲート電極２１６Ａを含む）及び容量配線２２１の形成範囲を、開口部２２０Ａとは異なる網掛け状にして図示している。開口重畳遮蔽部２３４αは、ゲート配線２１８と同じ第１金属膜からなる。開口重畳遮蔽部２３４αは、ゲート配線２１８からＹ軸方向に沿ってゲート電極２１６Ａと同じ側に突出し、第１ソース配線２１９αと画素電極２１７におけるドレイン配線接続部２１７Ｂとの間となる位置に配されている。開口重畳遮蔽部２３４αは、共通電極２２０の開口部２２０Ａのうちの第１開口部２２０Ａ１、第２開口部２２０Ａ２及び第３開口部２２０Ａ３の全てに対して重畳するよう配されている。このような開口重畳遮蔽部２３４αによっても、寄生容量の低減効果を十分に得ることができる。

＜他の実施形態＞
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。
（１）上記した各実施形態では、開口重畳遮蔽部及び開口非重畳遮蔽部がドレイン配線の一部ずつと重畳する配置を示したが、開口重畳遮蔽部及び開口非重畳遮蔽部のいずれかまたは両方がドレイン配線とは非重畳の配置であっても構わない。例えば、ドレイン配線の第３配線部を省略すれば、開口非重畳遮蔽部がドレイン配線とは非重畳の配置となる。
（２）上記した各実施形態では、開口重畳遮蔽部がドレイン配線のうちの電極接続部のみと重畳する配置を示したが、開口重畳遮蔽部がドレイン配線における電極接続部以外の部分と重畳していてもよい。例えば、開口重畳遮蔽部が電極接続部に加えて第２配線部と重畳する配置であっても構わない。
（３）上記した各実施形態では、開口重畳遮蔽部が画素電極のドレイン配線接続部と重畳する配置を示したが、開口重畳遮蔽部が画素電極のドレイン配線接続部とは非重畳の配置であっても構わない。
（４）上記した実施形態１では、開口重畳遮蔽部が開口部のうちの第１開口部及び第２開口部と重畳し、第３開口部とは非重畳とされる配置を示したが、開口重畳遮蔽部が第１開口部及び第２開口部に加えて第３開口部とも重畳する配置であっても構わない。逆に、開口重畳遮蔽部が第１開口部のみと重畳し、第２開口部及び第３開口部とは非重畳とされる配置であっても構わない。
（５）上記した各実施形態では、画素電極のドレイン配線接続部を挟み込む一対の遮蔽部が開口重畳遮蔽部及び開口非重畳遮蔽部とされる場合を示したが、画素電極のドレイン配線接続部を挟み込む一対の遮蔽部がいずれも開口重畳遮蔽部とされる構成や上記一対の遮蔽部がいずれも開口非重畳遮蔽部とされる構成であっても構わない。いずれの場合であっても、ドレイン配線接続部が一対の遮蔽部によって挟み込まれる構成となるので、画素電極を挟み込む一対のソース配線とドレイン配線接続部との間に生じる電界を一対の遮蔽部によって遮蔽することができ、十分な寄生容量低減効果を得ることができる。
（６）上記した各実施形態以外にも、共通電極における開口部の形成範囲や平面配置、開口重畳遮蔽部の形成範囲や平面配置、開口非重畳遮蔽部の形成範囲や平面配置、共通電極の開口部に対する開口重畳遮蔽部の重畳範囲や平面配置などは、適宜に変更可能である。
（７）上記した各実施形態では、画素電極のドレイン配線接続部を挟み込む形で一対の遮蔽部が設けられた場合を示したが、いずれか一方の遮蔽部（開口重畳遮蔽部または開口非重畳遮蔽部）を省略することも可能である。
（８）上記した各実施形態では、画素電極を挟み込む一対のソース配線と、ドレイン配線接続部と、の間の距離が異なる場合を示したが、上記距離が等しくなる構成であっても構わない。
（９）上記した各実施形態では、マトリクス状に平面配置された各画素電極におけるドレイン配線接続部が全て同じ側（図３などの右側）に偏在する場合を示したが、ドレイン配線接続部が一方側（例えば図３などの右側）に偏在する行と、ドレイン配線接続部が他方側（例えば図３などの左側）に偏在する行と、が交互に繰り返し並ぶ配列を採ることも可能である。その場合は、開口重畳遮蔽部及び開口非重畳遮蔽部が行毎に左右反転した配置とするのが好ましい。
（１０）上記した各実施形態では、遮蔽部が容量配線やゲート配線と同層で且つ同一材料（第１金属膜）からなる場合を示したが、遮蔽部を容量配線やゲート配線とは異なる層に配置しつつも容量配線やゲート配線に対して接続することも可能である。その場合は、遮蔽部と容量配線やゲート配線との間に介在する絶縁膜にコンタクトホールを開口形成すればよい。
（１１）上記した各実施形態では、遮蔽部が容量配線やゲート配線に接続される場合を示したが、遮蔽部を他の配線や電極に接続することも可能である。
（１２）上記した各実施形態では、各絶縁膜に連通するコンタクトホールの形成範囲や平面形状を簡略化して図示したが、各絶縁膜のコンタクトホールの形成範囲や平面形状は適宜に変更可能であり、また各絶縁膜毎にコンタクトホールの形成範囲や平面形状を互いに異ならせることも可能である。
（１３）上記した各実施形態では、画素電極が相対的に上層側に、共通電極が相対的に下層側に、それぞれ配された場合を示したが、画素電極を相対的に下層側に、共通電極を相対的に上層側に、それぞれ配置することも可能である。その場合は、共通電極の開口部から第３開口部を省略することが可能である。
（１４）上記した各実施形態では、平面形状が長方形とされる液晶パネルについて示したが、平面形状が正方形、円形、楕円形などとされる液晶パネルにも本発明は適用可能である。
（１５）上記した各実施形態では、ドライバが液晶パネルのアレイ基板に対してＣＯＧ実装される場合を例示したが、ドライバがフレキシブル基板に対してＣＯＦ（Chip On Film）実装される構成であってもよい。
（１６）上記した各実施形態では、ＴＦＴのチャネル部を構成する半導体膜が酸化物半導体材料からなる場合を例示したが、それ以外にも、例えばポリシリコン（多結晶化されたシリコン（多結晶シリコン）の一種であるＣＧシリコン（Continuous Grain Silicon））やアモルファスシリコンを半導体膜の材料として用いることも可能である。
（１７）上記した各実施形態では、液晶パネルのカラーフィルタが赤色、緑色及び青色の３色構成とされたものを例示したが、赤色、緑色及び青色の各着色部に、黄色の着色部を加えて４色構成としたカラーフィルタを備えたものにも本発明は適用可能である。
（１８）上記した各実施形態では、一対の基板間に液晶層が挟持された構成とされる液晶パネル及びその製造方法について例示したが、一対の基板間に液晶材料以外の機能性有機分子（媒質層）を挟持した表示パネルについても本発明は適用可能である。
（１９）上記した各実施形態では、液晶パネルのスイッチング素子としてＴＦＴを用いたが、ＴＦＴ以外のスイッチング素子（例えば薄膜ダイオード（ＴＦＤ））を用いた液晶パネルにも適用可能であり、カラー表示する液晶パネル以外にも、白黒表示する液晶パネルにも適用可能である。
（２０）上記した各実施形態では、表示パネルとして液晶パネルを例示したが、他の種類の表示パネル（ＰＤＰ（プラズマディスプレイパネル）、有機ＥＬパネル、ＥＰＤ（電気泳動ディスプレイパネル）、ＭＥＭＳ（Micro Electro Mechanical Systems）表示パネルなど）にも本発明は適用可能である。

１０…液晶表示装置（表示装置）、１７，１１７，２１７…画素電極、１７Ｂ，１１７Ｂ，２１７Ｂ…ドレイン配線接続部（接続箇所）、１９，１１９…ソース配線（信号配線）、１９α，１１９α，２１９α…ドレイン配線接続部との間の距離が短い第１ソース配線（信号配線）、１９β…ドレイン配線接続部との間の距離が長い第２ソース配線（信号配線）、２０，１２０，２２０…共通電極、２０Ａ，１２０Ａ，２２０Ａ…開口部、２１，２２１…容量配線、２２，１２２…ドレイン配線（画素電極接続配線）、３４，１３４，２３４…遮蔽部、３４α，２３４α…開口重畳遮蔽部、３４β，２３４β…開口非重畳遮蔽部

Claims

画素電極と、
前記画素電極に供給する信号を伝送する信号配線と、
前記信号配線に対して間隔を空けた位置に配されて前記画素電極に接続される画素電極接続配線と、
前記信号配線と、前記画素電極における前記画素電極接続配線に対する接続箇所と、の間となる位置に配されて両者間の電界を遮蔽する遮蔽部と、を備える表示装置。
前記画素電極、前記信号配線及び前記画素電極接続配線とは異なる層にて少なくとも前記画素電極と重畳するよう配される共通電極であって、少なくとも前記信号配線と前記画素電極における前記接続箇所とに跨る範囲の開口部を有する共通電極を備えており、
前記遮蔽部には、前記開口部の少なくとも一部と重畳するよう配される開口重畳遮蔽部が含まれる請求項１記載の表示装置。
前記遮蔽部には、前記開口部とは非重畳となるよう配される開口非重畳遮蔽部が含まれる請求項２記載の表示装置。
前記信号配線は、前記画素電極を挟み込むよう一対配されており、
前記開口重畳遮蔽部及び前記開口非重畳遮蔽部は、前記画素電極における前記接続箇所を挟み込むよう配される請求項３記載の表示装置。
前記信号配線は、前記画素電極を挟み込むとともに前記接続箇所との間の距離が異なるよう一対配されており、
前記共通電極は、前記開口部が、少なくとも前記接続箇所との間の距離が短い前記信号配線と前記接続箇所とに跨る範囲とされており、
前記開口重畳遮蔽部は、一対の前記信号配線のうちの前記接続箇所との間の距離が短い前記信号配線と前記接続箇所との間となる位置に配されている請求項２から請求項４のいずれか１項に記載の表示装置。
前記開口重畳遮蔽部は、前記画素電極における前記接続箇所の少なくとも一部と、前記画素電極接続配線の少なくとも一部と、にそれぞれ重畳するよう配される請求項２から請求項５のいずれか１項に記載の表示装置。
前記共通電極は、前記開口部が前記信号配線及び前記画素電極における前記接続箇所に加えて前記画素電極接続配線にわたる範囲とされる請求項２から請求項６のいずれか１項に記載の表示装置。
前記信号配線と交差する形で延在し、前記画素電極及び前記信号配線とは異なる層にて前記画素電極の一部と重畳するよう配される容量配線を備えており、
前記遮蔽部は、前記容量配線に接続されている請求項１から請求項７のいずれか１項に記載の表示装置。