JP2019062418A - Electronic device and method of manufacturing electronic device - Google Patents
Electronic device and method of manufacturing electronic device Download PDFInfo
- Publication number
- JP2019062418A JP2019062418A JP2017185868A JP2017185868A JP2019062418A JP 2019062418 A JP2019062418 A JP 2019062418A JP 2017185868 A JP2017185868 A JP 2017185868A JP 2017185868 A JP2017185868 A JP 2017185868A JP 2019062418 A JP2019062418 A JP 2019062418A
- Authority
- JP
- Japan
- Prior art keywords
- sealing
- main surface
- electronic device
- sealing portion
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 238000007789 sealing Methods 0.000 claims abstract description 207
- 239000000758 substrate Substances 0.000 claims abstract description 80
- 239000012528 membrane Substances 0.000 claims abstract description 37
- 230000004308 accommodation Effects 0.000 claims abstract description 29
- 230000000149 penetrating effect Effects 0.000 claims abstract description 4
- 229910052751 metal Inorganic materials 0.000 claims description 28
- 239000002184 metal Substances 0.000 claims description 28
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 13
- 230000015572 biosynthetic process Effects 0.000 claims description 11
- 229910044991 metal oxide Inorganic materials 0.000 claims description 9
- 150000004706 metal oxides Chemical class 0.000 claims description 9
- 238000002360 preparation method Methods 0.000 claims description 4
- 238000000034 method Methods 0.000 abstract description 12
- 238000010586 diagram Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 50
- 239000011148 porous material Substances 0.000 description 14
- 239000002245 particle Substances 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 239000000463 material Substances 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 7
- 238000003860 storage Methods 0.000 description 6
- 229910006404 SnO 2 Inorganic materials 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000013039 cover film Substances 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
Images
Landscapes
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Abstract
【課題】高い気密性を有する電子デバイスおよび電子デバイスの製造方法を提供する。【解決手段】電子デバイス1は、素子基板10の第1の主面10aと、第1の主面10aに接合される蓋部20と、によって構成される収容空間Sに、素子部13が収容されている電子デバイス1であって、素子基板10の第1の主面10aとは反対の第2の主面10b側に開口を備える凹部17と、凹部17の底部17aと第1の主面10aとで構成されるメンブレン部15と、を有し、メンブレン部15は、メンブレン部15を貫通する封止孔14を備え、メンブレン部15の第1の主面10a側である第1の面15aおよび封止孔14は、多孔質の第1の封止部30で覆われており、メンブレン部15の第2の主面10b側である第2の面15b(凹部17の底部17a)および第1の封止部30の第2の主面10b側の封止部面30aは、第2の封止部40で覆われている。【選択図】図2PROBLEM TO BE SOLVED: To provide an electronic device having high airtightness and a method for manufacturing the electronic device. An electronic device 1 is accommodated in an accommodation space S composed of a first main surface 10a of an element substrate 10 and a lid portion 20 joined to the first main surface 10a. The electronic device 1 is a recess 17 having an opening on the side of the second main surface 10b opposite to the first main surface 10a of the element substrate 10, and the bottom 17a and the first main surface of the recess 17. It has a membrane portion 15 composed of 10a, and the membrane portion 15 has a sealing hole 14 penetrating the membrane portion 15 and is a first surface of the membrane portion 15 on the first main surface 10a side. The 15a and the sealing hole 14 are covered with a porous first sealing portion 30, and the second surface 15b (bottom 17a of the recess 17) and the second main surface 10b side of the membrane portion 15 and the sealing hole 14 are covered. The sealing portion surface 30a on the second main surface 10b side of the first sealing portion 30 is covered with the second sealing portion 40. [Selection diagram] Fig. 2
Description
本発明は、電子デバイスおよび電子デバイスの製造方法に関する。 The present invention relates to an electronic device and a method of manufacturing the electronic device.
半導体基板を用いて形成する、例えばトランジスター等の素子を含む半導体装置や電子デバイスにおいて、素子の周囲の空洞を密閉する方法として、特許文献1では、素子とメッシュ構造のフィルターとを形成した半導体基板に、素子との間に空洞を形成しつつ、素子を覆うカバー膜を設け、半導体基板の裏面側からフィルターに達するバイアホールに、半導体基板の裏面側からバイアホールを介してフィルターを覆う薄膜を形成することで、素子周囲の空洞を密閉性良く短時間で密閉する半導体装置の製造方法が開示されている。
In a semiconductor device or an electronic device formed using a semiconductor substrate, for example, an element such as a transistor, as a method of sealing a cavity around the element,
しかしながら、特許文献1に記載の製造方法では、素子周囲の空洞を密閉するためにバイアホールを介してメッシュ構造のフィルターを覆う薄膜を形成する際に、封止用の薄膜がフィルターのメッシュ部から空洞内に入り込み、素子表面に付着し、特性が劣化してしまうという課題があった。
However, in the manufacturing method described in
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態又は適用例として実現することが可能である。 The present invention has been made to solve at least a part of the above-described problems, and can be realized as the following modes or application examples.
[適用例1]本適用例に係る電子デバイスは、素子基板の第1の主面と、前記第1の主面に接合される蓋部と、によって構成される収容空間に、素子部が収容されている電子デバイスであって、前記素子基板の前記第1の主面とは反対の第2の主面側に開口を備える凹部と、前記凹部の底部と前記第1の主面とで構成されるメンブレン部と、を有し、前記メンブレン部は、前記メンブレン部を貫通する封止孔を備え、前記メンブレン部の前記第1の主面側である第1の面および前記封止孔は、多孔質の第1の封止部で覆われており、前記メンブレン部の前記第2の主面側である第2の面(前記凹部の底部)および前記第1の封止部の前記第2の主面側の封止部面は、第2の封止部で覆われている、ことを特徴とする。 Application Example 1 In the electronic device according to this application example, the element portion is accommodated in the accommodation space formed by the first main surface of the element substrate and the lid portion joined to the first main surface. An electronic device, wherein the recess has an opening on the side of the second main surface opposite to the first main surface of the element substrate, the bottom of the recess and the first main surface A membrane portion, and the membrane portion includes a sealing hole penetrating the membrane portion, and a first surface on the first main surface side of the membrane portion and the sealing hole A second surface (bottom of the recess) which is covered with the porous first sealing portion and which is the second main surface side of the membrane portion, and the first surface of the first sealing portion The sealing portion surface on the main surface side of 2 is characterized by being covered with a second sealing portion.
本適用例によれば、素子基板と蓋部とによって構成される収容空間を、素子基板に設けられた封止孔を収容空間側から多孔質の第1の封止部で覆い、第1の封止部の封止孔側の封止部面を金属の第2の封止部で覆うことにより、気密封止することができる。なお、封止孔を収容空間側から塞ぐ第1の封止部が多孔質であるため、第2の封止部の粒子が第1の封止部の内部を通り、収容空間まで達することができない。つまり、第1の封止部が複雑に繋がった多数の細孔により構成されている。そのため、第2の封止部を成膜中に、第2の封止部の粒子が第1の封止部を構成する多数の細孔に付着するので、収容空間に入り込むことがない。従って、収容空間を気密封止する際に、第2の封止部の粒子が素子部に付着し、素子部の特性が劣化することを低減することができ、安定な特性を有する電子デバイスを得ることができる。 According to this application example, the storage space formed by the element substrate and the lid is covered with the first sealing portion having a porous property from the side of the storage space in the sealing hole provided in the element substrate. By sealing the sealing portion surface of the sealing portion on the sealing hole side with the second sealing portion of metal, airtight sealing can be performed. In addition, since the first sealing portion for closing the sealing hole from the housing space side is porous, particles of the second sealing portion may pass through the inside of the first sealing portion and reach the housing space. Can not. That is, the first sealing portion is constituted by a large number of pores connected in a complicated manner. Therefore, during film formation of the second sealing portion, the particles of the second sealing portion adhere to the large number of pores constituting the first sealing portion, and therefore the particles do not enter the accommodation space. Therefore, when the housing space is hermetically sealed, the particles of the second sealing portion adhere to the element portion, and the characteristics of the element portion are prevented from being degraded, and an electronic device having stable characteristics is obtained. You can get it.
[適用例2]上記適用例に記載の電子デバイスにおいて、前記第1の封止部は、酸化アルミニウムのスパッタ膜であることが好ましい。 Application Example 2 In the electronic device described in the application example, the first sealing portion is preferably a sputtered film of aluminum oxide.
本適用例によれば、第1の封止部が酸化アルミニウムであるため、酸化アルミニウムをスパッタリングすることで、容易に多孔質の酸化アルミニウムのスパッタ膜を形成することができる。 According to this application example, since the first sealing portion is aluminum oxide, it is possible to easily form a porous sputtered film of aluminum oxide by sputtering aluminum oxide.
[適用例3]上記適用例に記載の電子デバイスにおいて、前記第2の封止部は、金属膜又は金属酸化膜であることが好ましい。 Application Example 3 In the electronic device according to the application example, the second sealing portion is preferably a metal film or a metal oxide film.
本適用例によれば、第2の封止部が、金属膜又は金属酸化膜であるため、緻密な膜を容易に形成することができ、収容空間を高い気密性で維持することができる。 According to this application example, since the second sealing portion is a metal film or a metal oxide film, a dense film can be easily formed, and the accommodation space can be maintained with high airtightness.
[適用例4]上記適用例に記載の電子デバイスにおいて、前記金属膜が前記第2の主面に配設される導電膜から延設されていることが好ましい。 Application Example 4 In the electronic device described in the application example, it is preferable that the metal film is extended from the conductive film provided on the second main surface.
本適用例によれば、第2の主面に配設される導電膜の形成と同時に収容空間を気密封止する第2の封止部を形成することができ、高い生産性を得ることができる。 According to this application example, it is possible to form the second sealing portion for hermetically sealing the accommodation space simultaneously with the formation of the conductive film disposed on the second main surface, and to obtain high productivity. it can.
[適用例5]本適用例に係る電子デバイスの製造方法は、素子部が形成されたSOI基板を準備する基板準備工程と、前記SOI基板の前記素子部が形成されている側の第1の主面に、多孔質の第1の封止部を形成する第1の封止部形成工程と、前記SOI基板の前記第1の主面に、前記素子部の収容空間を構成する蓋部を接合する蓋部接合工程と、平面視における前記SOI基板の前記第1の封止部の形成領域内に、前記SOI基板の前記第1の主面と反対の第2の主面側に開口し、前記SOI基板によるメンブレン部を構成する凹部を形成する凹部形成工程と、前記SOI基板の前記第1の主面と反対の第2の主面側から前記凹部の底部の一部を除去し、前記メンブレン部に封止孔を形成する封止孔形成工程と、前記収容空間を所定の空間環境とし、前記封止孔を金属の第2の封止部で気密封止する封止工程と、を含む、ことを特徴とする。 Application Example 5 In the method of manufacturing an electronic device according to this application example, there is provided a substrate preparing step of preparing an SOI substrate in which an element portion is formed, and a first of the SOI substrate on the side where the element portion is formed. A first sealing portion forming step of forming a porous first sealing portion on the main surface, and a lid portion forming an accommodation space of the element portion on the first main surface of the SOI substrate Opening in the second main surface side opposite to the first main surface of the SOI substrate, in a forming process of the lid portion bonding step and the first sealing portion of the SOI substrate in plan view A recess forming step of forming a recess forming a membrane part by the SOI substrate, and removing a part of a bottom of the recess from a second main surface side opposite to the first main surface of the SOI substrate; A sealing hole forming step of forming a sealing hole in the membrane portion; And environmental, including a sealing step of hermetically sealing the sealing hole in the second sealing portion of the metal, characterized in that.
本適用例によれば、素子部が形成されたSOI基板に多孔質の第1の封止部を形成し、蓋部を接合した後にSOI基板の第1の封止部と重なる位置に封止孔を形成し、封止孔を第2の封止部で覆うことで、SOI基板と蓋部とによって構成され、素子部が収容される収容空間を気密封止することができる。なお、第1の封止部が多孔質であるため、封止孔を金属の第2の封止部で気密封止する際に、金属の第2の封止部が第1の封止部の内部を通り、収容空間まで達することができない。つまり、第1の封止部が複雑に繋がった多数の細孔により構成されている。そのため、第2の封止部を成膜中に、第2の封止部の粒子が第1の封止部を構成する多数の細孔に付着するので、収容空間に入り込むことがない。従って、収容空間を気密封止する際に、第2の封止部の粒子が素子部に付着し、素子部の特性が劣化することを低減することができ、安定な特性を有する電子デバイスを製造することができる。 According to this application example, the porous first sealing portion is formed on the SOI substrate in which the element portion is formed, and after the lid portion is joined, sealing is performed at a position overlapping the first sealing portion of the SOI substrate. By forming the hole and covering the sealing hole with the second sealing portion, the housing space including the SOI substrate and the lid portion can be hermetically sealed. In addition, since the first sealing portion is porous, when the sealing hole is hermetically sealed with the second sealing portion of metal, the second sealing portion of metal is the first sealing portion. It can not reach the accommodation space through the inside of the That is, the first sealing portion is constituted by a large number of pores connected in a complicated manner. Therefore, during film formation of the second sealing portion, the particles of the second sealing portion adhere to the large number of pores constituting the first sealing portion, and therefore the particles do not enter the accommodation space. Therefore, when the housing space is hermetically sealed, the particles of the second sealing portion adhere to the element portion, and the characteristics of the element portion are prevented from being degraded, and an electronic device having stable characteristics is obtained. It can be manufactured.
[適用例6]上記適用例に記載の電子デバイスの製造方法において、前記封止工程は、前記第2の主面側に導電膜を形成する導電膜形成工程を含む、ことが好ましい。 Application Example 6 In the method of manufacturing an electronic device according to the application example, the sealing step preferably includes a conductive film forming step of forming a conductive film on the second main surface side.
本適用例によれば、第2の主面に形成される導電膜の形成と同時に収容空間を気密封止する第2の封止部を形成することができ、高い生産性を得ることができる。 According to this application example, it is possible to form the second sealing portion for hermetically sealing the accommodation space simultaneously with the formation of the conductive film formed on the second main surface, and to obtain high productivity. .
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、以下に示す各図においては、各構成要素を図面上で認識され得る程度の大きさとするため、各構成要素の寸法や比率を実際の構成要素とは適宜に異ならせて記載する場合がある。 Hereinafter, embodiments of the present invention will be described in detail based on the drawings. In each of the drawings shown below, in order to make each component have a size that can be recognized in the drawings, the dimensions and ratios of each component may be appropriately different from the actual components and described. is there.
<第1実施形態>
[電子デバイスの構造]
先ず、第1の実施形態に係る電子デバイス1について、図1、図2、および図3を参照して説明する。
図1は、第1の実施形態に係る電子デバイス1の蓋部20を省略した平面外観図であり、図2は、図1中のA−A線の断面を示す断面図であり、図3は、図2中のB部の部分拡大図である。なお、図1〜図3、および以下に示す図5〜図11、図13では、互いに直交する3つの軸として、X軸、Y軸、Z軸を図示している。
First Embodiment
[Structure of Electronic Device]
First, the
FIG. 1 is a plan external view of the
図2および図3に示すように第1実施形態に係る電子デバイス1は、単結晶シリコンのシリコン基板層とシリコン層との間に、酸化シリコン層が挿入された、いわゆるSOI(Silicon on Insulator)基板、あるは単結晶シリコンを主材料とするシリコン基板などの半導体基板を基板材料M(図示しない)として形成される素子基板10と、素子基板10の第1の主面10aに接合される蓋部20と、を備えている。
As shown in FIGS. 2 and 3, the
蓋部20は、素子基板10の第1の主面10aに対向する側に蓋部キャビティー21を有し、素子基板10の第1の主面10aと蓋部20の接合面20aとが接合されることにより収容空間Sの一部を構成する。蓋部20の材料は特に限定は無いが、ガラスが好適に用いられる。
The
素子基板10は、SOI基板の酸化シリコン(SiO2)層と、シリコン(Si)層と、が積層された素子形成層11と、シリコン(Si)層の基部12と、により構成される。素子基板10は、いわゆるMEMS(Micro Electro Mechanical System)によって形成される、例えば振動子であるような素子部13が形成され、素子部13の形成領域の基部12には基部キャビティー16が形成され、基部キャビティー16と、蓋部20の蓋部キャビティー21と、によって素子部13を収容する収容空間Sが構成される。
The
素子基板10の基部キャビティー16の外郭部における第1の主面10aには、多孔質の第1の封止部30が設けられている。また、素子基板10と蓋部20とが重なる方向からの平面視で(Z軸方向から見て)、素子基板10の第1の封止部30と重なる領域には、第1の主面10aとは反対の第2の主面10b側に開口する凹部17が設けられており、凹部17の底部17aと第1の主面10aとで構成されるメンブレン部15を有している。つまり、メンブレン部15は、素子形成層11に形成されており、中央部にメンブレン部15を貫通する封止孔14が設けられている。
A porous
メンブレン部15の、第1の主面10a側である第1の面15aおよび封止孔14は、多孔質の第1の封止部30で覆われており、メンブレン部15の第2の主面10b側である第2の面15b(凹部17の底部17a)および第1の封止部30の第2の主面10b側の封止部面30aは、金属の第2の封止部40で覆われている。
The
第1の主面10aにおいて、平面視で(Z軸方向から見て)、第1の封止部30、封止孔14、および凹部17の平面形状は、図1に示すように、矩形である。なお、本実施形態に係る電子デバイス1では、第1の封止部30、封止孔14、および凹部17の平面形状が矩形である形態を例示するが、これに限定されず、多角形や円形や楕円形でも構わない。また、それぞれが重なり合う第1の封止部30、封止孔14、および凹部17が1か所、形成されている形態を例示するが、これに限定されず、複数形成されていても良い。
In the first
第1の封止部30を構成する材料は、酸化アルミニウムが好ましく、第1の封止部30は、酸化アルミニウムをスパッタリングすることで形成されている。そのため、多数の細孔を有する多孔質の酸化アルミニウムのスパッタ膜を容易に形成することができる。なお、第1の封止部30が多数の細孔により構成されているため、収容空間Sの圧力と収容空間S外部と圧力とを同一とすることができ、例えば、電子デバイス1を減圧雰囲気中で第2の封止部40を成膜することで、収容空間Sを減圧雰囲気で気密封止することができる。また、第1の封止部30は、収容空間Sへ通じる細孔が複雑に繋がって形成されている。そのため、第2の封止部40を成膜中に、第2の封止部の粒子が第1の封止部30を構成する多数の細孔に付着するので、第2の封止部の粒子が収容空間に入り込むことを防止することができる。
The material that constitutes the
第2の封止部40を構成する材料は、金属膜又は金属酸化膜が好ましい。金属膜は、例えば、Au、Ag、Cu、Al、Pt等の金属であり、金属酸化膜は、例えば、ITO(Indium Tin Oxide)、IZO(Indium Zinc Oxide)、In3O3、SnO2、Sb含有SnO2、Al含有ZnO等の酸化物系導電材料等であることが好適である。第2の封止部40が金属膜又は金属酸化膜であるため、緻密な膜を容易に形成することができる。そのため、封止孔14における第1の封止部30の封止部面30aに点在する細孔に第2の封止部40の緻密な膜が入り込み、第1の封止部30の細孔を塞ぎ、その後、第2の封止部40が封止部面30aの上に積層されて封止孔14を塞ぐことで、収容空間Sを気密封止することができる。
The material constituting the
上述したように、第1実施形態に係る電子デバイス1では、素子基板10と蓋部20とによって構成される収容空間Sを、素子基板10に設けられた封止孔14を収容空間S側から多孔質の第1の封止部30で覆い、第1の封止部30の封止孔14側の封止部面30aを金属の第2の封止部40で覆うことにより、気密封止することができる。なお、封止孔14を収容空間S側から塞ぐ第1の封止部30が多孔質であるため、金属の第2の封止部40が第1の封止部30の内部を通り、収容空間Sまで達することができない。つまり、第1の封止部30が複雑に繋がった多数の細孔により構成されている。そのため、第2の封止部40を成膜中に、第2の封止部の粒子が第1の封止部30を構成する多数の細孔に付着するので、収容空間Sに入り込むことがない。従って、収容空間Sを気密封止する際に、第2の封止部40の粒子が素子部13に付着し、素子部13の特性が劣化することを低減することができ、安定な特性を有する電子デバイス1を得ることができる。
As described above, in the
また、第1の封止部30が酸化アルミニウムであるため、酸化アルミニウムをスパッタリングすることで、容易に多孔質の酸化アルミニウムのスパッタ膜を形成することができる。また、スパッタリング以外の真空成膜方法を適宜用い、用いる材料も好適に選定しても良い。
In addition, since the
また、第2の封止部40が、金属膜又は金属酸化膜であるため、緻密な膜を容易に形成することができ、収容空間Sを高い気密性で維持することができる。
In addition, since the
[電子デバイスの製造方法]
次に、第1実施形態に係る電子デバイス1の製造方法について、図4〜図10を参照して説明する。
図4は、第1実施形態に係る電子デバイス1の製造方法を示すフローチャート図であり、図5〜図10は、第1実施形態に係る電子デバイス1の製造工程を示す断面図である。
[Method of manufacturing electronic device]
Next, a method of manufacturing the
FIG. 4 is a flowchart showing the method of manufacturing the
〔基板準備工程〕
先ず、基板準備工程(S1)として、SOI基板を基板材料M(図示しない)として、図5に示すように素子部13が形成された素子基板10を準備する。素子基板10には、素子形成層11に素子部13が形成され、素子部13の形成領域の基部12には基部キャビティー16が形成されている。
[Substrate preparation process]
First, in the substrate preparation step (S1), the SOI substrate is used as a substrate material M (not shown), and the
〔第1の封止部形成工程〕
基板準備工程(S1)によって準備された素子基板10に対して第1の封止部形成工程(S2)が実行される。第1の封止部形成工程(S2)は、図6に示すように、後述する封止孔形成工程(S5)において形成される封止孔を囲うように平面形状の多孔質の第1の封止部30が形成される。第1の封止部30は、多孔質を有する酸化アルミニウムなどが好適に用いられる。第1の封止部30は、酸化アルミニウムを第1の主面10aの上にスパッタリング法により成膜された後に、フォトリソグラフィ法などによってパターニング形成されたレジストマスクを用いて所定の形状に形成される。
[First Sealed Part Forming Step]
A first sealing portion forming step (S2) is performed on the
〔蓋部接合工程〕
蓋部接合工程(S3)では、素子基板10の第1の主面10aに、蓋部20の接合面20aを配置し、素子基板10の第1の主面10aに蓋部20を接合する。蓋部20は、本例ではガラス製の蓋部を用いる場合を例示するが、これに限定されず、例えばセラミックス、金属などであっても良い。
[Lid part joining process]
In the lid bonding step (S3), the
図7に示すように、蓋部20は一方の側に蓋部キャビティー21を有し、蓋部キャビティー21を素子基板10に対向させるように蓋部20を配置させて素子基板10に接合させることにより、蓋部キャビティー21と、基部12の基部キャビティー16と、によって素子部13を収容する収容空間Sが構成される。
As shown in FIG. 7, the
蓋部20と、素子基板10と、の接合は、蓋部20の接合面20aと、素子基板10の第1の主面10aと、を例えば蓋部20にホウ珪酸ガラスを用い、シリコンを主成分とする素子基板10とを陽極接合する方法、あるいは、蓋部20の接合面20aと、素子基板10の第1の主面10aと、の間に低融点ガラス紛体を介して、融着接合させる方法、などが好適に用いられる。
Bonding of the
〔凹部形成工程〕
凹部形成工程(S4)は、図8に示すように、素子基板10と蓋部20とが重なる方向からの平面視(Z軸方向から見て)における素子基板10の第1の封止部30の形成領域内に、基部12を形成するシリコンを素子形成層11に至るまでエッチングによって除去し、素子基板10の第1の主面10aと反対の第2の主面10b側に開口し、素子基板によるメンブレン部15を構成する凹部17を形成する。凹部17を形成することで、素子形成層11によるメンブレン部15が形成され、凹部17の底部17aにメンブレン部15の第2の面15bが現れる。
[Recess forming step]
In the recess forming step (S4), as shown in FIG. 8, the
〔封止孔形成工程〕
封止孔形成工程(S5)は、図9に示すように、平面視で(Z軸方向から見て)、第1の封止部30と凹部17との重なる領域の素子形成層11を形成する酸化シリコンおよびシリコンを第1の封止部30に至るまでエッチングによって除去し、封止孔14を形成する。つまり、メンブレン部15の第2の面15b(凹部17の底部17a)の一部をエッチングして除去することで、メンブレン部15に封止孔14を形成する。
[Sealing hole forming process]
In the sealing hole forming step (S5), as shown in FIG. 9, the
〔封止工程〕
次に、収容空間Sの空間環境を所定の環境に維持する封止工程(S6)が実行される。封止工程(S6)では、収容空間Sと、収容空間Sの外部と、の間に配設される多孔質の第1の封止部30と封止孔14とを介して、収容空間Sの内部空間の気体、例えば空気、を抜気し、収容空間Sを減圧状態に保持する。
[Sealing process]
Next, a sealing step (S6) of maintaining the space environment of the accommodation space S at a predetermined environment is performed. In the sealing step (S6), the housing space S is provided via the porous
その後、図10に示すように、封止工程(S6)は、収容空間Sの所望の空間環境である減圧雰囲気状態を保持したまま、封止孔14を覆うように第2の主面10b側から第2の封止部40を形成し、収容空間Sが気密封止され、第1実施形態に係る電子デバイス1が得られる。具体的には、収容空間S内を減圧雰囲気状態として、メンブレン部15の第2の主面10b側である第2の面15bと、メンブレン部15の上に形成されている第1の封止部30の封止部面30aとを、スパッタリング法により形成した第2の封止部40で覆うことにより、収容空間Sが気密封止される。
Thereafter, as shown in FIG. 10, in the sealing step (S6), the second
ここで、第2の封止部40は、金属膜又は金属酸化膜が好ましい。金属膜は、例えば、Au、Ag、Cu、Al、Pt等の金属であり、金属酸化膜は、例えば、ITO(Indium Tin Oxide)、IZO(Indium Zinc Oxide)、In3O3、SnO2、Sb含有SnO2、Al含有ZnO等の酸化物系導電材料等であることが好適である。
Here, the
以上の工程により、高い気密性を有する電子デバイス1を製造することができる。
By the above steps, the
上述したように、第1実施形態に係る電子デバイス1において、素子部13が形成された素子基板10(SOI基板)に多孔質の第1の封止部30を形成し、蓋部20を接合した後に素子基板10の第1の封止部30と重なる位置に封止孔14を形成し、封止孔14を第2の封止部40で覆うことで、素子基板10と蓋部20とによって構成され、素子部13が収容される収容空間Sを気密封止することができる。なお、第1の封止部30が多孔質であるため、封止孔14を金属の第2の封止部40で気密封止する際に、金属の第2の封止部40が第1の封止部30の内部を通り、収容空間Sまで達することができない。つまり、第1の封止部30が多数の細孔により構成されているため、収容空間Sへ直線的に連通する細孔が形成され難い。そのため、金属の第2の封止部40が成膜中に第1の封止部30を構成する多数の細孔に付着するので、収容空間Sに入り込むことがない。従って、収容空間Sを気密封止する際に、第2の封止部40が素子部13に付着し、素子部13の特性が劣化することを低減することができ、安定な特性を有する電子デバイス1を製造することができる。
As described above, in the
<第2実施形態>
[電子デバイスの構造]
次に、第2実施形態に係る電子デバイス1aについて、図11を参照して説明する。
図11は、第2実施形態に係る電子デバイス1aの構造を示す断面図である。なお、第2実施形態に係る電子デバイス1aは、第1実施形態に係る電子デバイス1に備える第2の封止部40の形態が異なり、その他の構成要素は同じである。従って、第2実施形態に係る電子デバイス1aの説明には、第1実施形態に係る電子デバイス1と同じ構成要素には同じ符号を付し、説明は省略する。
Second Embodiment
[Structure of Electronic Device]
Next, an
FIG. 11 is a cross-sectional view showing the structure of the
第2実施形態に係る電子デバイス1aは、図11に示すように、メンブレン部15に設けられた封止孔14を気密封止する第2の封止部40aが形成されている。第2の封止部40aは、素子基板10の第2の主面10b側に形成された導電膜50が、基部12の凹部17まで延設されて形成されている。つまり、第2の封止部40aと導電膜50とは電気的に接続されおり、同一の材料で構成することができる。
なお、第2の主面10b側に形成された導電膜50は、素子基板10の第2の主面10bを実装基板に対向して実装した際に、実装基板からのノイズをシールドするためのものであり、収容空間Sに収容された素子部13への外部ノイズの影響を低減することができる。
In the
The
導電膜50を構成する材料は、金属膜が好ましく、例えば、Au、Ag、Cu、Al、Pt等の金属がスパッタリング法によって成膜されるのが好適である。
The material forming the
上述したように、第2実施形態に係る電子デバイス1aでは、封止孔14を気密封止する第2の封止部40aが導電膜50から延設されて形成されている。そのため、第2の主面10bに配設される導電膜50の形成と同時に収容空間Sを気密封止する第2の封止部40aを形成することができ、高い生産性を得ることができる。
As described above, in the
[電子デバイスの製造方法]
次に、第2実施形態に係る電子デバイス1aの製造方法について、図12を参照して説明する。
図12は、第2実施形態に係る電子デバイス1aの製造方法を示すフローチャート図である。なお、第2実施形態に係る電子デバイス1aの製造方法は、第1実施形態に係る電子デバイス1の製造方法における封止工程(S6)が異なる。従って、第1実施形態と同じ製造方法である基板準備工程(S1)〜封止孔形成工程(S5)の説明は省略する。
[Method of manufacturing electronic device]
Next, a method of manufacturing the
FIG. 12 is a flowchart showing the method of manufacturing the
〔封止工程〕
第2実施形態としての電子デバイス1aの製造方法における封止工程(S60)は、図12に示すように、導電膜形成工程(S61)を含んでいる。
[Sealing process]
The sealing step (S60) in the method of manufacturing the
〔導電膜形成工程〕
導電膜形成工程(S61)は、導電膜50、例えば、Au、Ag、Cu、Al、Pt等の金属を、素子基板10の第2の主面10b側からスパッタリングし、素子基板10の第2の主面10b、メンブレン部15の第2の面15b、および第1の封止部30の封止部面30aの上に積層することで、メンブレン部15に設けられた封止孔14を気密封止する第2の封止部40aを形成することができる。
[Conductive film forming process]
In the conductive film forming step (S 61), the
上述したように、第2実施形態に係る電子デバイス1aの製造方法において、封止工程(S60)の製造方法では,導電膜50を形成する導電膜形成工程(S61)によって、素子基板10の第2の主面10bに導電膜50を形成する際に、メンブレン部15に設けられた封止孔14を覆う第2の封止部40aを同時に形成することができる。従って、高い気密性を有する電子デバイス1aを高い生産性で製造することができる。
As described above, in the method of manufacturing the
<第3実施形態>
[電子デバイスの構造]
次に、第3実施形態に係る電子デバイス1bについて、図13を参照して説明する。
図13は、第3実施形態に係る電子デバイス1bの構造を示す断面図である。なお、第3実施形態に係る電子デバイス1bは、第1実施形態に係る電子デバイス1に備える凹部17の形態が異なり、その他の構成要素は同じである。従って、第3実施形態に係る電子デバイス1bの説明には、第1実施形態に係る電子デバイス1と同じ構成要素には同じ符号を付し、説明は省略する。
Third Embodiment
[Structure of Electronic Device]
Next, an
FIG. 13 is a cross-sectional view showing the structure of the
第3実施形態に係る電子デバイス1bは、図13に示すように、素子基板10に設けられた凹部17bが、第1の主面10a側から第2の主面10bに向かって広がるテーパー部を有している。なお、本実施形態では、テーパー部が凹部17bに設けられているが、凹部17bの途中から設けられていても構わない。また、封止孔14に設けられていても構わない。
In the
上述したように、第3実施形態に係る電子デバイス1bでは、凹部17bが第2の主面10bに向かって広がるテーパー部を有しているので、第2の主面10b側から第2の封止部40を成膜し、メンブレン部15に設けられた封止孔14を気密封止する際に、第2の封止部40を封止孔14へ到達させ易くなり、高い気密性を有する電子デバイス1bを得ることができる。
As described above, in the
1,1a,1b…電子デバイス、10…素子基板、10a…第1の主面、10b…第2の主面、11…素子形成層、12…基部、13…素子部、14…封止孔、15…メンブレン部、15a…第1の面、15b…第2の面、16…基部キャビティー、17,17b…凹部、17a…底部、20…蓋部、20a…接合面、21…蓋部キャビティー、30…第1の封止部、30a…封止部面、40,40a…第2の封止部、50…導電膜、S…収容空間。 1, 1a, 1b: electronic device, 10: element substrate, 10a: first main surface, 10b: second main surface, 11: element forming layer, 12: base, 13: element portion, 14: sealing hole , 15: membrane part, 15a: first surface, 15b: second surface, 16: base cavity, 17, 17b: recess, 17a: bottom, 20: lid, 20a: bonding surface, 21: lid Cavity, 30: first sealing portion, 30a: sealing portion surface, 40, 40a: second sealing portion, 50: conductive film, S: accommodation space.
Claims (6)
前記素子基板の前記第1の主面とは反対の第2の主面側に開口を備える凹部と、前記凹部の底部と前記第1の主面とで構成されるメンブレン部と、を有し、
前記メンブレン部は、前記メンブレン部を貫通する封止孔を備え、
前記メンブレン部の前記第1の主面側である第1の面および前記封止孔は、多孔質の第1の封止部で覆われており、
前記メンブレン部の前記第2の主面側である第2の面(前記凹部の底部)および前記第1の封止部の前記第2の主面側の封止部面は、第2の封止部で覆われている、
ことを特徴とする電子デバイス。 An electronic device in which an element portion is accommodated in an accommodation space formed by a first main surface of an element substrate and a lid joined to the first main surface,
It has a recess provided with an opening on the side of the second main surface opposite to the first main surface of the element substrate, and a membrane portion constituted by the bottom of the recess and the first main surface. ,
The membrane portion includes a sealing hole penetrating the membrane portion,
The first surface on the side of the first main surface of the membrane portion and the sealing hole are covered with a porous first sealing portion,
The second surface (bottom of the recess) on the second main surface side of the membrane portion and the sealing portion surface on the second main surface side of the first sealing portion are the second sealing Covered with stop,
An electronic device characterized by
前記SOI基板の前記素子部が形成されている側の第1の主面に、多孔質の第1の封止部を形成する第1の封止部形成工程と、
前記SOI基板の前記第1の主面に、前記素子部の収容空間を構成する蓋部を接合する蓋部接合工程と、
平面視における前記SOI基板の前記第1の封止部の形成領域内に、前記SOI基板の前記第1の主面と反対の第2の主面側に開口し、前記SOI基板によるメンブレン部を構成する凹部を形成する凹部形成工程と、
前記SOI基板の前記第1の主面と反対の第2の主面側から前記凹部の底部の一部を除去し、前記メンブレン部に封止孔を形成する封止孔形成工程と、
前記収容空間を所定の空間環境とし、前記封止孔を金属の第2の封止部で気密封止する封止工程と、を含む、
ことを特徴とする電子デバイスの製造方法。 A substrate preparation step of preparing an SOI substrate on which an element portion is formed;
A first sealing portion forming step of forming a porous first sealing portion on a first main surface of the SOI substrate on which the element portion is formed;
A lid bonding step of bonding a lid forming the housing space of the element unit to the first main surface of the SOI substrate;
In the formation region of the first sealing portion of the SOI substrate in plan view, the membrane portion is opened by the side of the second main surface opposite to the first main surface of the SOI substrate, A recess forming step of forming a recess to be configured;
A sealing hole forming step of removing a part of the bottom of the recess from the side of the second main surface opposite to the first main surface of the SOI substrate to form a sealing hole in the membrane portion;
And a sealing step of hermetically sealing the sealing hole with a second sealing portion of metal with the housing space as a predetermined space environment.
Method of manufacturing an electronic device characterized in that.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017185868A JP6897455B2 (en) | 2017-09-27 | 2017-09-27 | Electronic devices and manufacturing methods for electronic devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017185868A JP6897455B2 (en) | 2017-09-27 | 2017-09-27 | Electronic devices and manufacturing methods for electronic devices |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019062418A true JP2019062418A (en) | 2019-04-18 |
| JP6897455B2 JP6897455B2 (en) | 2021-06-30 |
Family
ID=66176857
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017185868A Active JP6897455B2 (en) | 2017-09-27 | 2017-09-27 | Electronic devices and manufacturing methods for electronic devices |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6897455B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021053892A1 (en) * | 2019-09-17 | 2021-03-25 | 株式会社村田製作所 | Piezoelectric device and method for manufacturing same |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005223612A (en) * | 2004-02-05 | 2005-08-18 | Seiko Epson Corp | Package for piezoelectric devices |
| JP2006332727A (en) * | 2005-05-23 | 2006-12-07 | Seiko Epson Corp | Piezoelectric device |
| JP2007013391A (en) * | 2005-06-29 | 2007-01-18 | Seiko Epson Corp | Piezoelectric vibrating piece and piezoelectric device |
| JP2007184859A (en) * | 2006-01-10 | 2007-07-19 | Epson Toyocom Corp | Hermetic sealing structure, piezoelectric device and manufacturing method thereof |
| JP2009147643A (en) * | 2007-12-13 | 2009-07-02 | Epson Toyocom Corp | Piezoelectric device and sealing method thereof |
| JP2009182924A (en) * | 2008-02-01 | 2009-08-13 | Epson Toyocom Corp | Piezoelectric device and method for manufacturing piezoelectric device |
| JP2011199487A (en) * | 2010-03-18 | 2011-10-06 | Nippon Dempa Kogyo Co Ltd | Crystal device for surface mounting |
| JP2013059855A (en) * | 2011-08-22 | 2013-04-04 | Panasonic Corp | Mems element, and electric equipment using the same |
| JP2013201745A (en) * | 2012-02-22 | 2013-10-03 | Kyocera Corp | Package for housing piezoelectric vibration element and piezoelectric device |
| JP2017034578A (en) * | 2015-08-05 | 2017-02-09 | セイコーエプソン株式会社 | ELECTRONIC DEVICE, ELECTRONIC DEVICE MANUFACTURING METHOD, ELECTRONIC DEVICE, AND MOBILE BODY |
-
2017
- 2017-09-27 JP JP2017185868A patent/JP6897455B2/en active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005223612A (en) * | 2004-02-05 | 2005-08-18 | Seiko Epson Corp | Package for piezoelectric devices |
| JP2006332727A (en) * | 2005-05-23 | 2006-12-07 | Seiko Epson Corp | Piezoelectric device |
| JP2007013391A (en) * | 2005-06-29 | 2007-01-18 | Seiko Epson Corp | Piezoelectric vibrating piece and piezoelectric device |
| JP2007184859A (en) * | 2006-01-10 | 2007-07-19 | Epson Toyocom Corp | Hermetic sealing structure, piezoelectric device and manufacturing method thereof |
| JP2009147643A (en) * | 2007-12-13 | 2009-07-02 | Epson Toyocom Corp | Piezoelectric device and sealing method thereof |
| JP2009182924A (en) * | 2008-02-01 | 2009-08-13 | Epson Toyocom Corp | Piezoelectric device and method for manufacturing piezoelectric device |
| JP2011199487A (en) * | 2010-03-18 | 2011-10-06 | Nippon Dempa Kogyo Co Ltd | Crystal device for surface mounting |
| JP2013059855A (en) * | 2011-08-22 | 2013-04-04 | Panasonic Corp | Mems element, and electric equipment using the same |
| JP2013201745A (en) * | 2012-02-22 | 2013-10-03 | Kyocera Corp | Package for housing piezoelectric vibration element and piezoelectric device |
| JP2017034578A (en) * | 2015-08-05 | 2017-02-09 | セイコーエプソン株式会社 | ELECTRONIC DEVICE, ELECTRONIC DEVICE MANUFACTURING METHOD, ELECTRONIC DEVICE, AND MOBILE BODY |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021053892A1 (en) * | 2019-09-17 | 2021-03-25 | 株式会社村田製作所 | Piezoelectric device and method for manufacturing same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6897455B2 (en) | 2021-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE102005053765B4 (en) | MEMS package and method of manufacture | |
| TWI616396B (en) | Method of manufacturing micromechanical components | |
| US7964428B2 (en) | Micromechanical component and method for fabricating a micromechanical component | |
| JP5054703B2 (en) | MEMS microphone, method for manufacturing MEMS microphone, and method for incorporating MEMS microphone | |
| CN101177234B (en) | Electronic device and manufacturing method thereof | |
| JP6923010B2 (en) | MEMS device | |
| JP6515091B2 (en) | MEMS device having a getter layer | |
| JP6034619B2 (en) | MEMS element and electric device using the same | |
| EP1741668A2 (en) | Method for encasing a MEMS device and packaged device | |
| JP2006116694A (en) | Hermetically sealed microdevice with getter shield | |
| CN109890748A (en) | MEMS microphone, its manufacturing method and electronic equipment | |
| US20160016790A1 (en) | Miniaturized Component and Method for the Production Thereof | |
| TWI358541B (en) | Acceleration sensor and fabrication method thereof | |
| JP7154487B2 (en) | Package structure and manufacturing method thereof | |
| JP6897455B2 (en) | Electronic devices and manufacturing methods for electronic devices | |
| CN113491069A (en) | Resonance device and resonance device manufacturing method | |
| JP2024089445A (en) | MEMS sensor and method for manufacturing the same | |
| DE102005063640B3 (en) | MEMS package and method of manufacture | |
| US9018043B2 (en) | Method of encapsulating a micro-device by anodic bonding | |
| US20110042801A1 (en) | Mems packaging scheme using dielectric fence | |
| JP6762049B2 (en) | Crystal oscillator | |
| JP2018130769A (en) | Electronic device and method for manufacturing electronic device | |
| JP6762050B2 (en) | Manufacturing method of crystal unit | |
| WO2023007787A1 (en) | Resonance device and method for manufacturing same | |
| JP2018201185A (en) | Mems device, electronic device, and mobile body |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20180910 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20181121 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200309 |
|
| RD07 | Notification of extinguishment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7427 Effective date: 20200806 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201104 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201218 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210511 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210524 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6897455 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |