[go: up one dir, main page]

JP2019057571A - 記憶装置 - Google Patents

記憶装置 Download PDF

Info

Publication number
JP2019057571A
JP2019057571A JP2017180291A JP2017180291A JP2019057571A JP 2019057571 A JP2019057571 A JP 2019057571A JP 2017180291 A JP2017180291 A JP 2017180291A JP 2017180291 A JP2017180291 A JP 2017180291A JP 2019057571 A JP2019057571 A JP 2019057571A
Authority
JP
Japan
Prior art keywords
layer
amorphous
metal oxide
oxide
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017180291A
Other languages
English (en)
Inventor
山本　和彦
Kazuhiko Yamamoto
山本　　和彦
悠介 新屋敷
Yusuke Arayashiki
悠介 新屋敷
佳奈 平山
Kana Hirayama
佳奈 平山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Priority to JP2017180291A priority Critical patent/JP2019057571A/ja
Priority to US15/909,454 priority patent/US20190088715A1/en
Publication of JP2019057571A publication Critical patent/JP2019057571A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H10B63/845—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/828—Current flow limiting means within the switching material region, e.g. constrictions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/009—Write using potential difference applied between cell electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/32—Material having simple binary metal oxide structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/34—Material includes an oxide or a nitride
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/51—Structure including a barrier layer preventing or limiting migration, diffusion of ions or charges or formation of electrolytes near an electrode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/52—Structure characterized by the electrode material, shape, etc.
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/55—Structure including two electrodes, a memory active layer and at least two other layers which can be a passive or source or reservoir layer or a less doped memory active layer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/78—Array wherein the memory cells of a group share an access device, all the memory cells of the group having a common electrode and the access device being not part of a word line or a bit line driver
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】信頼性の向上が可能な記憶装置を提供する。【解決手段】実施形態の記憶装置は、第１の導電層と、第２の導電層と、第１の導電層と第２の導電層との間に設けられた抵抗変化層と、を備え、抵抗変化層は、半導体、又は、第１の金属酸化物を含む第１の層と、第１の層と第１の導電層との間に設けられ、第２の金属酸化物を含む第２の層と、第２の層と第１の導電層との間に設けられた第１のアモルファス層と、を有する。【選択図】図１

Description

実施形態は、記憶装置に関する。
抵抗変化型メモリは、メモリセルの抵抗変化層に電圧を印加することで電流を流し、高抵抗状態と低抵抗状態の間を遷移させる。例えば、高抵抗状態をデータ“０”、低抵抗状態をデータ“１”と定義すると、メモリセルは“０”と“１”の１ビットデータを記憶することが可能となる。抵抗変化型メモリの信頼性を保証するために、高抵抗状態と低抵抗状態の間を繰り返し遷移させても、メモリセルの特性が劣化しないことが要求される。
実施形態の目的は、信頼性の向上が可能な記憶装置を提供することにある。
実施形態の記憶装置は、第１の導電層と、第２の導電層と、前記第１の導電層と前記第２の導電層との間に設けられた抵抗変化層と、を備え、前記抵抗変化層は、半導体、又は、第１の金属酸化物を含む第１の層と、前記第１の層と前記第１の導電層との間に設けられ、第２の金属酸化物を含む第２の層と、前記第２の層と前記第１の導電層との間に設けられた第１のアモルファス層と、を有する。
第１の実施形態の記憶装置のメモリセルの模式断面図。 第１の実施形態の記憶装置のブロック図。 第２の実施形態の記憶装置のメモリセルの模式断面図。 第２の実施形態の変形例の記憶装置のメモリセルの模式断面図。 第３の実施形態の記憶装置のブロック図。 第３の実施形態のメモリセルアレイの等価回路図。 第３の実施形態の記憶装置のメモリセルアレイの模式断面図。
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又は類似の部材には同一の符号を付し、一度説明した部材などについては適宜その説明を省略する。
なお、本明細書中、便宜上「上部」、「下部」という用語を用いる。「上部」、「下部」とはあくまで図面内での相対的位置関係を示す用語であり、重力に対する位置関係を規定する用語ではない。
本明細書中の記憶装置を構成する部材の化学組成の定性分析及び定量分析は、例えば、二次イオン質量分析法（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ：ＳＩＭＳ）、エネルギー分散型Ｘ線分光法（Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ−ｒａｙ Ｓｐｅｃｔｒｏｓｃｏｐｙ：ＥＤＸ）により行うことが可能である。また、半導体装置を構成する部材の厚さ、部材間の距離等の測定には、例えば、透過型電子顕微鏡（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ：ＴＥＭ）を用いることが可能である。また、記憶装置を構成する部材がアモルファスであるか否かは、透過型電子顕微鏡を用いた観察により、部材中に結晶粒（グレイン）が存在するか否かを確認することで判断が可能である。
以下、実施形態の記憶装置を、図面を参照して説明する。
（第１の実施形態）
本実施形態の記憶装置は、第１の導電層と、第２の導電層と、第１の導電層と第２の導電層との間に設けられた抵抗変化層と、を備える。そして、抵抗変化層は、半導体、又は、第１の金属酸化物を含む第１の層と、第１の層と第１の導電層との間に設けられ、第２の金属酸化物を含む第２の層と、第２の層と第１の導電層との間に設けられた第１のアモルファス層と、を有する。
図１は、第１の実施形態の記憶装置のメモリセルＭＣの模式断面図である。図２は、第１の実施形態の記憶装置のメモリセルアレイ１００及び周辺回路のブロック図である。図１は、図２のメモリセルアレイ１００中の、例えば点線の円で示される一個のメモリセルＭＣの断面を示す。
本実施形態の記憶装置のメモリセルアレイ１００は、例えば、半導体基板１０１上に絶縁層を介して、複数のワード線１０４と、ワード線１０４と交差する複数のビット線１０６とを備える。ビット線１０６は、ワード線１０４の上層に設けられる。また、メモリセルアレイ１００の周囲には、周辺回路として、第１の制御回路１０８、第２の制御回路１１０、センス回路１１２が設けられる。
ワード線１０４と、ビット線１０６が交差する領域に、複数のメモリセルＭＣが設けられる。本実施形態の記憶装置は、クロスポイント構造を備える抵抗変化型メモリである。メモリセルＭＣは二端子の抵抗変化素子である。
複数のワード線１０４は、それぞれ、第１の制御回路１０８に接続される。また、複数のビット線１０６は、それぞれ、第２の制御回路１１０に接続される。センス回路１１２は、第１の制御回路１０８及び第２の制御回路１１０に接続される。
第１の制御回路１０８及び第２の制御回路１１０は、例えば、所望のメモリセルＭＣを選択し、そのメモリセルへのデータの書き込み、メモリセルのデータの読み出し、メモリセルのデータの消去等を行う機能を備える。データの読み出し時に、メモリセルのデータは、ワード線１０４と、ビット線１０６との間に流れる電流量として読み出される。センス回路１１２は、その電流量を判定して、データの極性を判断する機能を備える。例えば、データの“０”、“１”を判定する。
第１の制御回路１０８、第２の制御回路１１０、及び、センス回路１１２は、例えば、半導体基板１０１上に形成される半導体デバイスを用いた電子回路で構成される。
メモリセルＭＣは、図１に示すように、下部電極１０（第１の導電層）、上部電極２０（第２の導電層）、抵抗変化層３０を備える。
下部電極１０はワード線１０４に接続される。下部電極１０は、例えば金属である。下部電極１０は、例えば、例えば、窒化チタン（ＴｉＮ）、又は、タングステン（Ｗ）である。下部電極１０自体がワード線１０４であっても構わない。
上部電極２０はビット線１０６に接続される。上部電極２０は、例えば金属である。上部電極２０は、例えば、例えば、窒化チタン（ＴｉＮ）、又は、タングステン（Ｗ）である。上部電極２０自体がビット線１０６であっても構わない。
抵抗変化層３０は、下部電極１０と上部電極２０との間に設けられる。抵抗変化層３０は、高抵抗層３１（第１の層）、低抵抗層３２（第２の層）、第１のアモルファス層３３、第２のアモルファス層３４を備える。
抵抗変化層３０は、下部電極１０から上部電極２０に向けて、順に、第１のアモルファス層３３、低抵抗層３２、第２のアモルファス層３４、高抵抗層３１が配置される。なお、下部電極１０から上部電極２０に向けて、順に、高抵抗層３１、第２のアモルファス層３４、低抵抗層３２、第１のアモルファス層３３と配置しても構わない。
抵抗変化層３０の厚さは、例えば、５ｎｍ以上２５ｎｍ以下である。抵抗変化層３０は、例えば、原子層堆積法（ＡＬＤ法）で形成された膜である。化学気相成長（ＣＶＤ法）やスパッタリング法で形成しても構わない。
高抵抗層３１は、半導体、又は、第１の金属酸化物を含む。高抵抗層３１は、例えば、アモルファスの半導体、又は、アモルファスの金属酸化物である。
高抵抗層３１は、例えば、半導体である。高抵抗層３１は、例えば、シリコン、ゲルマニウム、スズ、又は、これらの化合物である。高抵抗層３１は、例えば、アモルファスシリコン、アモルファスゲルマニウム、アモルファスシリコンゲルマニウム、アモルファスシリコンスズ、アモルファスゲルマニウムスズである。これらの化合物が複数の積層体になっていても構わない。結晶化していても構わない。
高抵抗層３１は、例えば、第１の金属酸化物である。第１の金属酸化物は、例えば、アルミニウム（Ａｌ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）及び、バナジウム（Ｖ）から成る群から選ばれる少なくとも一つの金属元素を含む。高抵抗層３１は、例えば、酸化アルミニウム、酸化ハフニウム、酸化ジルコニウム、酸化タンタル、酸化ニオブ、酸化バナジウム又は、これらの化合物である。
高抵抗層３１の膜厚は、例えば、１ｎｍ以上１０ｎｍ以下である。
低抵抗層３２は、高抵抗層３１と下部電極１０との間に設けられる。
低抵抗層３２は、第２の金属酸化物を含む。第２の金属酸化物は、例えば、チタン（Ｔｉ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、及び、タングステン（Ｗ）から成る群から選ばれる少なくとも一つの金属元素を含む。低抵抗層３２は、例えば、酸化チタン、酸化ニオブ、酸化タンタル、又は、酸化タングステンである。例えば、第２の金属酸化物は第１の金属酸化物と異なる。低抵抗層３２は、高抵抗層３１と電気抵抗が異なる同一種類の金属酸化物であっても構わない。例えば、高抵抗層３１がアモルファスの酸化チタンであり、低抵抗層３２が結晶化した酸化チタンであっても構わない。
低抵抗層３２は、高抵抗層３１よりも抵抗率が低い。低抵抗層３２の少なくとも一部は結晶質である。低抵抗層３２は、例えば、多結晶である。低抵抗層３２の第２の金属酸化物は結晶化することにより抵抗率が低下する。低抵抗層３２の金属酸化物の結晶化割合は、高抵抗層３１の第１の金属酸化物の結晶化割合よりも高い。金属酸化物の結晶化割合は、例えば、ＴＥＭにより測定することが可能である。
低抵抗層３２の膜厚は、例えば、３ｎｍ以上１５ｎｍ以下である。
第１のアモルファス層３３は、低抵抗層３２と下部電極１０との間に設けられる。第１のアモルファス層３３は、アモルファスである。第１のアモルファス層３３は、例えば、酸化物、窒化物、又は、酸窒化物である。
第１のアモルファス層３３は、例えば、第３の金属酸化物を含む。第３の金属酸化物は、例えば、アルミニウム（Ａｌ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、タンタル（Ｔａ）、ランタン（Ｌａ）、及び、ニオブ（Ｎｂ）から成る群から選ばれる少なくとも一つの金属元素を含む。第１のアモルファス層３３は、例えば、酸化アルミニウム、酸化ハフニウム、酸化ジルコニウム、酸化ランタン、酸化タンタル、又は、酸化ニオブである。これらの合金膜や複数の金属酸化物が積層された膜でも構わない。
例えば、第１のアモルファス層３３に含まれる第３の金属酸化物の標準生成ギブスエネルギーは、低抵抗層３２に含まれる第２の金属酸化物の標準生成ギブスエネルギーよりも小さい。例えば、第２の金属酸化物が酸化チタンの場合、第３の金属酸化物として、第２の金属酸化物よりも標準生成ギブスエネルギーの小さい酸化アルミニウム、酸化ハフニウム、酸化ジルコニウム、又は、酸化ランタンを適用することが可能である。
第１のアモルファス層３３は、例えば、シリコン（Ｓｉ）、及び、ゲルマニウム（Ｇｅ）から成る群から選ばれる少なくとも一つの元素を含む酸化物、窒化物、又は、酸窒化物である。第１のアモルファス層３３は、例えば、酸化シリコン、酸化ゲルマニウム、窒化シリコン、窒化ゲルマニウム、酸窒化シリコン、又は、酸窒化ゲルマニウムである。
第１のアモルファス層３３は、例えば、シリコン（Ｓｉ）、及び、金属元素を含む金属酸化物、金属酸窒化物である。第１のアモルファス層３３は、例えば、ケイ酸アルミニウム、ケイ酸ハフニウム、窒素添加ケイ酸アルミニウム、又は、窒素添加ケイ酸ハフニウムである。
第１のアモルファス層３３は、例えば、金属窒化物、又は、金属酸窒化物である。第１のアモルファス層３３は、例えば、窒化アルミニウム、窒化ハフニウム、酸窒化アルミニウム、又は、酸窒化ハフニウムである。
第１のアモルファス層３３は、例えば、高抵抗層３１及び低抵抗層３２と異なる組成を有する。第１のアモルファス層３３は、高抵抗層３１と低抵抗層３２との間の原子の拡散を抑制する機能を有する。また、低抵抗層３２から酸素を吸収する機能を有する。
第１のアモルファス層３３の厚さは、例えば、０．２ｎｍ以上３ｎｍ以下である。
第２のアモルファス層３４は、高抵抗層３１と低抵抗層３２との間に設けられる。第２のアモルファス層３４は、アモルファスである。第２のアモルファス層３４は、例えば、酸化物、窒化物、又は、酸窒化物である。
また、第２のアモルファス層３４は、例えば、アルミニウム（Ａｌ）、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）から成る群から選ばれる少なくとも一つの元素を含む酸化物、窒化物、又は、酸窒化物である。第２のアモルファス層３４は、例えば、酸化アルミニウム、酸化シリコン、酸化ゲルマニウム、酸化ジルコニウム、酸化ハフニウム、窒化アルミニウム、窒化シリコン、窒化ゲルマニウム、酸窒化アルミニウム、酸窒化シリコン、酸窒化ゲルマニウム、酸窒化ジルコニウム、又は、酸窒化ハフニウムである。第２のアモルファス層３４は、上記材料の合金膜でも構わない。また、上記材料の膜のうち、２種類以上の膜が積層された構造でも構わない。
第２のアモルファス層３４は、例えば、高抵抗層３１及び低抵抗層３２と異なる組成を有する。第２のアモルファス層３４は、高抵抗層３１と低抵抗層３２とが反応することを抑制する機能を備える。
第２のアモルファス層３４の厚さは、例えば、０．２ｎｍ以上１ｎｍ以下である。
抵抗変化層３０に電圧を印加し電流を流すことで、抵抗変化層３０が高抵抗状態から低抵抗状態へ、あるいは、低抵抗状態から高抵抗状態へと変化する。高抵抗状態から低抵抗状態への変化は、例えば、セット動作と称される。低抵抗状態から高抵抗状態への変化は、例えば、リセット動作と称される。高抵抗状態から低抵抗状態へ変化させる際に抵抗変化層３０に印加される電圧はセット電圧、低抵抗状態から高抵抗状態へ変化させる際に抵抗変化層３０に印加される電圧はリセット電圧と称される。
抵抗変化層３０への電圧の印加により、低抵抗層３２の中の酸素欠損量（酸素空孔量）が変化する。低抵抗層３２の中の酸素欠損量の変化に伴い抵抗変化層３０の導電性が変化する。低抵抗層３２は、いわゆる、空孔変調伝導性酸化物（Ｖａｃａｎｃｙ Ｍｏｄｕｌａｔｅｄ Ｃｏｎｄｕｃｔｉｖｅ Ｏｘｉｄｅ）である。
例えば、高抵抗状態をデータ“０”、低抵抗状態をデータ“１”と定義する。メモリセルＭＣは“０”と“１”の１ビットデータを記憶することが可能となる。
次に、本実施形態の記憶装置の作用及び効果について説明する。
酸素欠損量の変化を用いて抵抗変化層３０の導電性を変化させる抵抗変化型メモリでは、セット動作とリセット動作の繰り返しによりメモリセルＭＣの特性が劣化する場合がある。具体的には、例えば、高抵抗状態と低抵抗状態の抵抗比が小さくなる。高抵抗状態と低抵抗状態の抵抗比が小さくなると、メモリセルＭＣからのデータ読み出しマージンが低下し問題となる。
データ読み出しマージンの低下を補償するために、例えば、セット電圧、又は、リセット電圧を、セット動作とリセット動作の繰り返し回数に応じて高くする方法がある。しかし、セット電圧、又は、リセット電圧が高くなりすぎると抵抗変化層３０の絶縁破壊が生じ、メモリセルＭＣが動作しなくなる。
したがって、メモリセルＭＣの特性の劣化を抑制し、抵抗変化型メモリの信頼性を向上することが要求される。
本実施形態の記憶装置では、低抵抗層３２と下部電極１０との間に第１のアモルファス層３３を設ける。第１のアモルファス層３３を設けることで、メモリセルＭＣの特性の劣化が抑制される。
第１のアモルファス層３３を設けることにより、メモリセルＭＣの特性の劣化が抑制されるのは、以下の理由によると考えられる。第１のアモルファス層３３が無い場合、セット動作とリセット動作を繰り返すことにより、下部電極１０の構成原子が、低抵抗層３２の結晶粒界（グレインバウンダリー）を通って、低抵抗層３２や高抵抗層３１に拡散する。例えば、下部電極１０が窒化チタンの場合、窒化チタンの構成原子であるチタンや窒素が、低抵抗層３２や高抵抗層３１に拡散する。下部電極１０の構成原子の低抵抗層３２や高抵抗層３１への拡散が、メモリセルＭＣの特性の劣化の一つの要因であると考えられる。
第１のアモルファス層３３は、結晶粒界の存在しないアモルファスである。第１のアモルファス層３３を設けることにより、下部電極１０の構成原子が、低抵抗層３２や高抵抗層３１に拡散することが防止できる。したがって、第１のアモルファス層３３を設けることにより、メモリセルＭＣの特性の劣化が抑制される。よって、抵抗変化型メモリの信頼性が向上する。さらに、第１のアモルファス層３３を設けることにより、下部電極金属の凹凸や結晶配向性を消失させることが可能となる。したがって、低抵抗層３２のグレインバウンダリ―の密度を低下させる効果もある。低抵抗層３２のグレインバウンダリ―の密度を低下させることで、下部電極１０の構成原子が、低抵抗層３２や高抵抗層３１に拡散することが防止できる。この観点からも、メモリセルＭＣの特性の劣化が抑制され、抵抗変化型メモリの信頼性が向上する。
第１のアモルファス層３３の厚さは、例えば、０．２ｎｍ以上３ｎｍ以下であることが好ましく、１ｎｍ以下であることがより好ましい。上記範囲を下回ると、下部電極１０の構成原子の拡散防止効果が不十分となるおそれがある。また、上記範囲を上回ると、第１のアモルファス層３３自体の抵抗が高くなり、キャリアの移動を妨げるおそれがある。また、上記範囲を上回ると、第１のアモルファス層３３が結晶化し、下部電極１０の構成原子の拡散防止効果が発現されないおそれがある。
第１のアモルファス層３３は第３の金属酸化物を有し、第３の金属酸化物の標準生成ギブスエネルギーが、低抵抗層３２を構成する第２の金属酸化物の標準生成ギブスエネルギーよりも小さいことが好ましい。上記構成により、メモリセルＭＣの特性の劣化を、更に抑制することが可能となる。
上記構成により、メモリセルＭＣの特性の劣化が抑制されるのは、以下の理由によると考えられる。セット動作とリセット動作を繰り返すことにより、低抵抗層３２中の酸素欠損密度が低下することが、メモリセルＭＣの特性の劣化の一つの要因であると考えられる。
標準生成ギブスエネルギーが小さいことにより、第３の金属酸化物は第２の金属酸化物よりも熱的に安定である。したがって、第１のアモルファス層３３を構成する第３の金属酸化物は、低抵抗層３２を構成する第２の金属酸化物から酸素を吸収する機能を備える。したがって、低抵抗層３２中の酸素欠損密度が低下することが抑制される。よって、抵抗変化型メモリの信頼性が向上する。
第１のアモルファス層３３を構成する第３の金属酸化物の標準生成ギブスエネルギーを、低抵抗層３２を構成する第２の金属酸化物の標準生成ギブスエネルギーよりも小さくする観点から、第２の金属酸化物が酸化チタンであり、第３の金属酸化物が酸化アルミニウム、酸化ハフニウム、酸化ジルコニウム、又は、酸化ランタンであることがより好ましい。
第１のアモルファス層３３は、成膜の容易性、膜の安定性、下部電極１０の構成原子の拡散防止効果の向上の観点から、酸化アルミニウム、又は、酸化ハフニウムであることが好ましい。
メモリセルＭＣの特性の劣化を抑制する観点から、第１のアモルファス層３３中の第３の金属酸化物は、２種類以上の金属元素を含む金属酸化物であることが好ましい。第３の金属酸化物は、例えば、チタン及びアルミウムを含む金属酸化物である。２種類以上の金属元素を含むことで、酸素を吸収する効果を維持しながら高温のプロセスを経てもアモルファス状態を維持することがより容易になる。
第２のアモルファス層３４の厚さは、例えば、０．２ｎｍ以上１ｎｍ以下であることが好ましい。上記範囲を下回ると、高抵抗層３１と低抵抗層３２との間の反応抑制効果が不十分となるおそれがある。また、上記範囲を上回ると、第２のアモルファス層３４自体の抵抗が高くなり、キャリアの移動を妨げるおそれがある。
第２のアモルファス層３４は、成膜の容易性、膜の安定性、高抵抗層３１と低抵抗層３２との間の反応抑制効果の向上の観点から、酸化アルミニウムであることが好ましい。
また、第２のアモルファス層３４は、酸化アルミニウム、酸化ハフニウム、及び、酸化ジルコニウムから選ばれる２種類以上の金属酸化物膜の積層構造を有することが好ましい。積層構造には酸化アルミニウムを含むことがより好ましい。酸化アルミニウムの結晶化温度は高く、アモルファスを維持しやすい。また、酸化ジルコニウムや酸化ハフニウムは酸素との結合が酸化アルミニウムに比べて弱いのでより容易に酸素の出し入れが可能である。積層構造とすることで、メモリセルＭＣのエンデュランス（データ書き換え）特性の向上が可能である。
金属酸化物膜の積層は、２層であっても３層以上であっても構わない。金属酸化物膜の積層は、島状に形成されることを抑制し、板状の膜を形成する観点からは積層数の少ない２層であることが好ましい。また、メモリセルＭＣのエンデュランス（データ書き換え）特性を向上させる観点からは、３層以上であることが好ましく、３層であることがより好ましい。
高抵抗層３１は、成膜の容易性、膜の安定性、抵抗変化層３０の抵抗値の適正化の観点から、アモルファスシリコンであることが好ましい。
低抵抗層３２は、成膜の容易性、膜の安定性、抵抗変化層３０の高抵抗状態と低抵抗状態の抵抗比を大きくする観点から、酸化チタンであることが好ましい。
本実施形態では、抵抗変化層３０に第２のアモルファス層３４が設けられる場合を例示したが、例えば、高抵抗層３１及び低抵抗層３２の材料に反応性の低い材料を用いれば、第２のアモルファス層３４は設けられなくても構わない。
以上、本実施形態によれば、下部電極１０の構成原子の低抵抗層３２や高抵抗層３１への拡散が抑制され、メモリセルＭＣの特性の劣化が抑制される。よって、信頼性の向上が可能な記憶装置が実現できる。
（第２の実施形態）
本実施形態の記憶装置は、第１のアモルファス層３３が２種類以上の金属酸化物膜の積層構造であること以外は、第１の実施形態と同様である。以下、第１の実施形態と重複する内容については記述を省略する。
図３は、第２の実施形態の記憶装置のメモリセルＭＣの模式断面図である。
第１のアモルファス層３３は、酸化チタン膜３３ａ（第１の金属酸化物膜）と酸化アルミニウム膜３３ｂ（第２の金属酸化物膜）との積層構造である。第１のアモルファス層３３が、２種類の金属酸化物膜の積層構造を備えることにより、メモリセルＭＣの特性の劣化が、更に抑制される。
第１のアモルファス層３３が、２種類の金属酸化物膜の積層構造を備えることにより、メモリセルＭＣの特性の劣化が、更に抑制されるのは、以下の理由によると考えられる。第１のアモルファス層３３が、２種類の金属酸化物膜の積層構造を備えることにより、第１のアモルファス層３３の中の欠陥密度が高くなる。欠陥密度が高くなることにより、第３の金属酸化物が、低抵抗層３２を構成する第２の金属酸化物から酸素を吸収する効果が高くなる。したがって、低抵抗層３２中の酸素欠損密度が低下することが更に抑制され、メモリセルＭＣの特性の劣化が、更に抑制される。よって、抵抗変化型メモリの信頼性が更に向上する。
また、特に、メモリセルＭＣを製造する際に、第１のアモルファス層３３の上に低抵抗層３２を形成する場合、第１のアモルファス層３３の表面ラフネスが、低抵抗層３２の結晶性を左右すると考えられる。すなわち、第１のアモルファス層３３の表面ラフネスが大きいと、低抵抗層３２の結晶性が劣化し結晶サイズの小さなグレインバウンダリの多い膜となり、メモリセルＭＣの特性が劣化する。第１のアモルファス層３３を、２種類の金属酸化物膜を積層させて形成することにより、第１のアモルファス層３３の表面ラフネスが小さくなる。さらには下地膜の配向性を消失させるので、低抵抗層３２の結晶性が向上し、メモリセルＭＣの特性の劣化が抑制される。
（変形例）
図４は、第２の実施形態の変形例の記憶装置のメモリセルＭＣの模式断面図である。第１のアモルファス層３３は、酸化チタン膜３３ａ（第１の金属酸化物膜）と酸化アルミニウム膜３３ｂ（第２の金属酸化物膜）とがそれぞれ３層ずつ交互に積層された積層構造である。
本変形例では第１のアモルファス層３３の上に低抵抗層３２を形成する場合、第１のアモルファス層３３の表面ラフネスが、第２の実施形態よりも更に小さくなる。したがって、メモリセルＭＣの特性の劣化が、更に抑制される。よって、抵抗変化型メモリの信頼性が更に向上する。
第１のアモルファス層３３は、３種類以上の金属酸化物膜の積層構造を備えても構わない。
以上、本実施形態によれば、第１の実施形態と比較して、メモリセルＭＣの特性の劣化が更に抑制される。よって、更なる信頼性の向上が可能な記憶装置が実現できる。
（第３の実施形態）
本実施形態の記憶装置は、メモリセルアレイが３次元構造を備える以外は、第１又は第２の実施形態と同様である。したがって、第１又は第２の実施形態と重複する内容については記述を省略する。
図５は、本実施形態の記憶装置のブロック図である。図６は、メモリセルアレイの等価回路図である。図７は、メモリセルアレイ内の配線構造を模式的に示す。
また、本実施形態のメモリセルアレイは、メモリセルＭＣが立体的に配置された三次元構造を備える。
図５に示すように、記憶装置は、メモリセルアレイ２１０、ワード線ドライバ回路２１２、ローデコーダ回路２１４、センスアンプ回路２１５、カラムデコーダ回路２１７、及び、制御回路２２１を備える。
また、図６に示すように、メモリセルアレイ２１０内には、複数のメモリセルＭＣが立体的に配置される。図６中、破線で囲まれた領域が１個のメモリセルＭＣに対応する。
メモリセルアレイ２１０は、例えば、複数のワード線ＷＬ（ＷＬ１１、ＷＬ１２、ＷＬ１３、ＷＬ２１、ＷＬ２２、ＷＬ２３）と複数のビット線ＢＬ（ＢＬ１１、ＢＬ１２、ＢＬ２１、ＢＬ２２）を備える。ワード線ＷＬはｘ方向に伸長する。ビット線ＢＬはｚ方向に伸長する。ワード線ＷＬとビット線ＢＬは垂直に交差する。ワード線ＷＬとビット線ＢＬとの交差部に、メモリセルＭＣが配置される。
複数のワード線ＷＬは、ローデコーダ回路２１４に電気的に接続される。複数のビット線ＢＬは、センスアンプ回路２１５に接続される。複数のビット線ＢＬとセンスアンプ回路２１５との間には選択トランジスタＳＴ（ＳＴ１１、ＳＴ２１、ＳＴ１２、ＳＴ２２）とグローバルビット線ＧＢＬ（ＧＢＬ１、ＧＢＬ２）が設けられる。
ローデコーダ回路２１４は、入力されたローアドレス信号に従ってワード線ＷＬを選択する機能を備える。ワード線ドライバ回路２１２は、ローデコーダ回路２１４によって選択されたワード線ＷＬに所定の電圧を印加する機能を備える。
カラムデコーダ回路２１７は、入力されたカラムアドレス信号に従ってビット線ＢＬを選択する機能を備える。センスアンプ回路２１５は、カラムデコーダ回路２１７によって選択されたビット線ＢＬに所定の電圧を印加する機能を備える。また、選択されたワード線ＷＬと選択されたビット線ＢＬとの間に流れる電流を検知して増幅する機能を備える。
制御回路２２１は、ワード線ドライバ回路２１２、ローデコーダ回路２１４、センスアンプ回路２１５、カラムデコーダ回路２１７、及び、図示しないその他の回路を制御する機能を備える。
ワード線ドライバ回路２１２、ローデコーダ回路２１４、センスアンプ回路２１５、カラムデコーダ回路２１７、制御回路２２１などの回路は、例えば、図示しない半導体層を用いたトランジスタや配線層によって構成される。
図７（ａ）、図７（ｂ）は、本実施形態の記憶装置のメモリセルアレイ２１０の模式断面図である。図７（ａ）は、メモリセルアレイ２１０のｘｙ断面図である。図７（ｂ）は、メモリセルアレイ２１０のｙｚ断面図である。図７（ａ）は、図７（ｂ）のＢＢ’断面図、図７（ｂ）は図７（ａ）のＡＡ’断面図である。図７（ａ）、図７（ｂ）中、破線で囲まれた領域が、１個のメモリセルＭＣである。
メモリセルアレイ２１０は、ワード線ＷＬ１１、ワード線ＷＬ１２、ワード線ＷＬ１３、ビット線ＢＬ１１、ビット線ＢＬ１２を備える。また、抵抗変化層３０、層間絶縁層４０を備える。
抵抗変化層３０に、第１又は第２の実施形態の抵抗変化層３０が適用される。
本実施形態によれば、三次元構造を備えることにより、第１又は第２の実施形態の効果に加え、記憶装置の集積度が向上するという効果が得られる。
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０ 下部電極（第１の導電層）
２０ 上部電極（第２の導電層）
３０ 抵抗変化層
３１ 高抵抗層（第１の層）
３２ 低抵抗層（第２の層）
３３ 第１のアモルファスシリコン層
３３ａ 酸化チタン膜（第１の金属酸化物膜）
３３ｂ 酸化アルミニウム膜（第２の金属酸化物膜）
３４ 第２のアモルファスシリコン層

Claims (7)

  1. 第１の導電層と、
    第２の導電層と、
    前記第１の導電層と前記第２の導電層との間に設けられた抵抗変化層と、を備え、
    前記抵抗変化層は、
    半導体、又は、第１の金属酸化物を含む第１の層と、
    前記第１の層と前記第１の導電層との間に設けられ、第２の金属酸化物を含む第２の層と、
    前記第２の層と前記第１の導電層との間に設けられた第１のアモルファス層と、
    を有する記憶装置。
  2. 前記第１のアモルファス層は、酸化物、窒化物、又は、酸窒化物である請求項１記載の記憶装置。
  3. 前記第１のアモルファス層は、第３の金属酸化物を含み、前記第３の金属酸化物は２種類以上の金属元素を含む請求項１又は請求項２記載の記憶装置。
  4. 前記第１のアモルファス層は、２種類以上の金属酸化物膜の積層構造を有する請求項１又は請求項２記載の記憶装置。
  5. 前記抵抗変化層は、前記第１の層と前記第２の層との間に設けられた第２のアモルファス層を、更に有する請求項１ないし請求項４いずれか一項記載の記憶装置。
  6. 前記第２のアモルファス層は、酸化物、窒化物、又は、酸窒化物である請求項５記載の記憶装置。
  7. 前記第２のアモルファス層は、酸化アルミニウム、酸化ハフニウム、及び、酸化ジルコニウムから成る群から選ばれる２種類以上の金属酸化物膜の積層構造を有する請求項６記載の記憶装置。

JP2017180291A 2017-09-20 2017-09-20 記憶装置 Pending JP2019057571A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017180291A JP2019057571A (ja) 2017-09-20 2017-09-20 記憶装置
US15/909,454 US20190088715A1 (en) 2017-09-20 2018-03-01 Memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017180291A JP2019057571A (ja) 2017-09-20 2017-09-20 記憶装置

Publications (1)

Publication Number Publication Date
JP2019057571A true JP2019057571A (ja) 2019-04-11

Family

ID=65721527

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017180291A Pending JP2019057571A (ja) 2017-09-20 2017-09-20 記憶装置

Country Status (2)

Country Link
US (1) US20190088715A1 (ja)
JP (1) JP2019057571A (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100028995A1 (en) * 2004-02-23 2010-02-04 Anaphore, Inc. Tetranectin Trimerizing Polypeptides
US7220982B2 (en) * 2004-07-27 2007-05-22 Micron Technology, Inc. Amorphous carbon-based non-volatile memory
US8847196B2 (en) * 2011-05-17 2014-09-30 Micron Technology, Inc. Resistive memory cell
JP5537524B2 (ja) * 2011-09-22 2014-07-02 株式会社東芝 抵抗変化メモリ
US9054308B1 (en) * 2014-03-04 2015-06-09 Sandisk 3D Llc Plasma reduction method for modifying metal oxide stoichiometry in ReRAM

Also Published As

Publication number Publication date
US20190088715A1 (en) 2019-03-21

Similar Documents

Publication Publication Date Title
US10446749B1 (en) Memory device
US8115245B2 (en) Nonvolatile memory device
US9252358B2 (en) Semiconductor memory device and method of manufacturing the same
JP2019057621A (ja) 記憶装置
CN112018190A (zh) 半导体装置及半导体存储装置
JP2009033188A (ja) 不揮発性記憶素子の製造方法
TWI797636B (zh) 半導體裝置與半導體記憶裝置
JP2019054173A (ja) 記憶装置
TWI654720B (zh) 記憶裝置
US10930847B2 (en) Memory device
US10892300B2 (en) Storage device
JP2019054171A (ja) 記憶装置
JP2018160547A (ja) 記憶装置
US9379165B2 (en) Semiconductor memory device
JP2020155642A (ja) 記憶装置
US10158067B2 (en) Memory device
JP2024017007A (ja) 記憶装置及び導電層
US11171156B2 (en) Ferroelectric memory device
JP2011044443A (ja) 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
US9559300B2 (en) Resistive random access memory device and manufacturing method thereof
JP2019057571A (ja) 記憶装置
US10651239B2 (en) Storage device
JP2023001409A (ja) 半導体記憶装置
JP2021150522A (ja) 記憶装置
US10332935B2 (en) Storage apparatus

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180911