[go: up one dir, main page]

JP2019047004A - Lead frame, semiconductor device, and method of manufacturing semiconductor device - Google Patents

Lead frame, semiconductor device, and method of manufacturing semiconductor device Download PDF

Info

Publication number
JP2019047004A
JP2019047004A JP2017169863A JP2017169863A JP2019047004A JP 2019047004 A JP2019047004 A JP 2019047004A JP 2017169863 A JP2017169863 A JP 2017169863A JP 2017169863 A JP2017169863 A JP 2017169863A JP 2019047004 A JP2019047004 A JP 2019047004A
Authority
JP
Japan
Prior art keywords
lead
recess
lead portion
semiconductor device
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017169863A
Other languages
Japanese (ja)
Other versions
JP6946870B2 (en
Inventor
貫 正 雄 大
Masao Onuki
貫 正 雄 大
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2017169863A priority Critical patent/JP6946870B2/en
Publication of JP2019047004A publication Critical patent/JP2019047004A/en
Application granted granted Critical
Publication of JP6946870B2 publication Critical patent/JP6946870B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H10W72/5449
    • H10W72/884
    • H10W72/932
    • H10W74/00
    • H10W90/736
    • H10W90/756

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】凹部を有するリード部と配線基板との接続信頼性を高めることが可能な、リードフレーム、半導体装置、および半導体装置の製造方法を提供する。【解決手段】リードフレーム10は、ダイパッド11と、ダイパッド11の周囲に設けられたリード部12とを備えている。リード部12の裏面12fのうち、少なくとも半導体装置20の外周20bに対応する位置に凹部16が形成されている。少なくとも凹部16が形成された領域Aにおいて、リード部12の幅がリード部12の長手方向に沿って変化している。【選択図】図1The present invention provides a lead frame, a semiconductor device, and a method of manufacturing a semiconductor device, which can improve the connection reliability between a lead portion having a recess and a wiring board. A lead frame (10) includes a die pad (11) and lead portions (12) provided around the die pad (11). A recess 16 is formed at a position corresponding to at least the outer periphery 20 b of the semiconductor device 20 on the back surface 12 f of the lead portion 12. The width of the lead 12 changes in the longitudinal direction of the lead 12 at least in the region A where the recess 16 is formed. [Selected figure] Figure 1

Description

本発明は、リードフレーム、半導体装置、および半導体装置の製造方法に関する。   The present invention relates to a lead frame, a semiconductor device, and a method of manufacturing the semiconductor device.

近年、基板に実装される半導体装置の小型化および薄型化が要求されてきている。このような要求に対応すべく、従来、リードフレームを用い、その搭載面に搭載した半導体素子を封止樹脂によって封止するとともに、裏面側にリードの一部分を露出させて構成された、いわゆるQFN(Quad Flat Non-lead)タイプの半導体装置が種々提案されている。   In recent years, there has been a demand for downsizing and thinning of semiconductor devices mounted on a substrate. In order to meet such requirements, a so-called QFN is conventionally configured by sealing a semiconductor element mounted on its mounting surface with a sealing resin using a lead frame and exposing a part of the lead on the back surface side Various semiconductor devices of the (Quad Flat Non-lead) type have been proposed.

また従来、半導体装置のリード部に、半導体装置の側面に向けて開口するディンプル(凹部)を設け、このディンプル内をめっきで濡らす技術が知られている(例えば特許文献1参照)。   Also, conventionally, a technique is known in which a dimple (concave portion) opening toward a side surface of a semiconductor device is provided in a lead portion of a semiconductor device, and the inside of the dimple is wetted by plating (see, for example, Patent Document 1).

米国特許第6608366号明細書U.S. Pat. No. 6,608,366

しかしながら、上述した半導体装置において、半導体装置を個片化するためにリード部を切断した際、ディンプルの内部にバリが残るという問題がある。この場合、バリによってディンプルが部分的に塞がり、めっきの接続不良が生じるおそれがある。   However, in the above-described semiconductor device, when the lead portion is cut to separate the semiconductor device, there is a problem that a burr remains inside the dimple. In this case, the dimples may be partially blocked by the burrs, which may cause connection failure of the plating.

本発明はこのような点を考慮してなされたものであり、凹部を有するリード部と配線基板との接続信頼性を高めることが可能な、リードフレーム、半導体装置およびその製造方法を提供することを目的とする。   The present invention has been made in consideration of such points, and provides a lead frame, a semiconductor device, and a method of manufacturing the same, which can improve the connection reliability between a lead portion having a recess and a wiring board. With the goal.

本発明は、半導体装置を製造するためのリードフレームにおいて、ダイパッドと、前記ダイパッドの周囲に設けられたリード部とを備え、前記リード部の裏面のうち、少なくとも前記半導体装置の外周に対応する位置に凹部が形成され、少なくとも前記凹部が形成された領域において、前記リード部の幅が前記リード部の長手方向に沿って変化するか、又は、前記凹部の幅が前記リード部の長手方向に沿って変化する、リードフレームである。   The present invention is a lead frame for manufacturing a semiconductor device, comprising: a die pad; and a lead portion provided around the die pad, and a position corresponding to at least an outer periphery of the semiconductor device in a back surface of the lead portion. The recess is formed in at least the area where the recess is formed, the width of the lead changes along the longitudinal direction of the lead, or the width of the recess extends along the longitudinal direction of the lead Lead frame.

本発明は、少なくとも前記凹部が形成された領域において、前記リード部の幅が、前記リード部の内側から外側に向かって広くなっている、リードフレームである。   The present invention is the lead frame in which the width of the lead portion is widened from the inside to the outside of the lead portion at least in the region where the recess is formed.

本発明は、少なくとも前記凹部が形成された領域において、前記リード部の裏面の幅が、前記リード部の内側から外側に向かって広くなっており、前記リード部の表面の幅が、前記リード部の内側から外側まで均一になっている、リードフレームである。   In the present invention, in at least the area where the recess is formed, the width of the back surface of the lead is wider from the inside to the outside of the lead, and the width of the surface of the lead is the lead Lead frame that is uniform from the inside to the outside of the

本発明は、前記凹部の幅が、前記リード部の内側から外側に向かって広くなっている、リードフレームである。   The present invention is the lead frame, wherein the width of the recess is wider from the inside to the outside of the lead portion.

本発明は、前記凹部の幅が、前記リード部の内側から外側に向かって狭くなっている、リードフレームである。   The present invention is the lead frame, wherein the width of the recess is narrowed from the inside to the outside of the lead portion.

本発明は、前記リード部が連結されたコネクティングバーを更に備え、前記コネクティングバーの裏面にコネクティングバー凹部が形成され、前記リード部の前記凹部と前記コネクティングバーの前記コネクティングバー凹部とが互いに繋がっている、リードフレームである。   The present invention further includes a connecting bar to which the lead portion is connected, a connecting bar recess is formed on the back surface of the connecting bar, and the recess of the lead portion and the connecting bar recess of the connecting bar are mutually connected. It is a lead frame.

本発明は、半導体装置を製造するためのリードフレームにおいて、ダイパッドと、前記ダイパッドの周囲に設けられたリード部と、前記リード部が連結されたコネクティングバーとを備え、前記リード部の裏面のうち、少なくとも前記半導体装置の外周に対応する位置に凹部が形成され、前記コネクティングバーの裏面にコネクティングバー凹部が形成され、前記リード部の前記凹部と前記コネクティングバーの前記コネクティングバー凹部とが互いに繋がっている、リードフレームである。   The present invention relates to a lead frame for manufacturing a semiconductor device, comprising: a die pad; a lead portion provided around the die pad; and a connecting bar to which the lead portion is connected; A recess is formed at least at a position corresponding to the outer periphery of the semiconductor device, a connecting bar recess is formed on the back surface of the connecting bar, and the recess of the lead portion and the connecting bar recess of the connecting bar are mutually connected. It is a lead frame.

本発明は、半導体装置において、ダイパッドと、前記ダイパッドの周囲に設けられたリード部と、前記ダイパッド上に搭載された半導体素子と、前記半導体素子と前記リード部とを電気的に接続する接続部材と、前記ダイパッドと、前記リード部と、前記半導体素子と、前記接続部材とを封止する封止樹脂とを備え、前記リード部の裏面のうち、少なくとも前記封止樹脂の外周に対応する位置に凹部が形成され、少なくとも前記凹部が形成された領域において、前記リード部の幅が前記リード部の長手方向に沿って変化するか、又は、前記凹部の幅が前記リード部の長手方向に沿って変化する、半導体装置である。   The present invention relates to a semiconductor device, and a connecting member for electrically connecting a die pad, a lead portion provided around the die pad, a semiconductor element mounted on the die pad, the semiconductor element and the lead portion. And the die pad, the lead portion, the semiconductor element, and a sealing resin for sealing the connection member, and a position corresponding to at least the outer periphery of the sealing resin in the back surface of the lead portion. The recess is formed in at least the area where the recess is formed, the width of the lead changes along the longitudinal direction of the lead, or the width of the recess extends along the longitudinal direction of the lead Semiconductor device that changes.

本発明は、半導体装置の製造方法において、前記リードフレームを準備する工程と、前記リードフレームの前記ダイパッド上に半導体素子を搭載する工程と、前記半導体素子と前記リード部とを接続部材により電気的に接続する工程と、前記ダイパッドと、前記リード部と、前記半導体素子と、前記接続部材とを封止樹脂により封止する工程とを備えた、半導体装置の製造方法である。   The present invention relates to a method of manufacturing a semiconductor device, wherein the step of preparing the lead frame, the step of mounting a semiconductor element on the die pad of the lead frame, and the connecting member electrically connect the semiconductor element and the lead portion. And a step of sealing the die pad, the lead portion, the semiconductor element, and the connection member with a sealing resin.

本発明によれば、凹部を有するリード部と配線基板との接続信頼性を高めることができる。   According to the present invention, the connection reliability between the lead portion having the recess and the wiring board can be enhanced.

図1は、第1の実施の形態によるリードフレームを示す平面図。FIG. 1 is a plan view showing a lead frame according to a first embodiment. 図2は、第1の実施の形態によるリードフレームを示す底面図。FIG. 2 is a bottom view showing the lead frame according to the first embodiment. 図3は、第1の実施の形態によるリードフレームを示す断面図(図1のIII−III線断面図)。FIG. 3 is a cross-sectional view showing a lead frame according to the first embodiment (a cross-sectional view along the line III-III in FIG. 1). 図4は、第1の実施の形態による半導体装置を示す平面図。FIG. 4 is a plan view showing the semiconductor device according to the first embodiment. 図5は、第1の実施の形態による半導体装置を示す断面図(図4のV−V線断面図)。FIG. 5 is a cross-sectional view (cross-sectional view along the line V-V in FIG. 4) showing the semiconductor device according to the first embodiment. 図6は、第1の実施の形態による半導体装置のリードを外側から見た状態を示す斜視図(図5のVI方向矢視図)。6 is a perspective view showing the lead of the semiconductor device according to the first embodiment as viewed from the outside (view in the direction of arrow VI in FIG. 5). 図7(a)−(e)は、第1の実施の形態によるリードフレームの製造方法を示す断面図。7 (a) to 7 (e) are cross-sectional views showing a method of manufacturing a lead frame according to the first embodiment. 図8(a)−(e)は、第1の実施の形態による半導体装置の製造方法を示す断面図。8 (a) to 8 (e) are cross-sectional views showing a method of manufacturing a semiconductor device according to the first embodiment. 図9は、第1の実施の形態による半導体装置が配線基板に実装された状態を示す断面図。FIG. 9 is a cross-sectional view showing the semiconductor device according to the first embodiment mounted on a wiring board. 図10(a)(b)は、それぞれ第1の実施の形態の変形例(変形例1)によるリードフレームのリード部を示す平面図及び底面図。10 (a) and 10 (b) are a plan view and a bottom view showing a lead portion of a lead frame according to a modification (modification 1) of the first embodiment, respectively. 図11は、第1の実施の形態の変形例(変形例2)によるリードフレームのリード部を示す平面図。FIG. 11 is a plan view showing a lead portion of a lead frame according to a modification (modification 2) of the first embodiment. 図12は、第1の実施の形態の変形例(変形例3)によるリードフレームのリード部を示す平面図。FIG. 12 is a plan view showing a lead portion of a lead frame according to a modification (Modification 3) of the first embodiment. 図13は、第2の実施の形態によるリードフレームを示す平面図。FIG. 13 is a plan view showing a lead frame according to a second embodiment. 図14は、第2の実施の形態の変形例によるリードフレームのリード部を示す平面図。FIG. 14 is a plan view showing a lead portion of a lead frame according to a modification of the second embodiment. 図15は、第2の実施の形態の他の変形例によるリードフレームのリード部を示す平面図。FIG. 15 is a plan view showing a lead portion of a lead frame according to another modification of the second embodiment. 図16は、第3の実施の形態によるリードフレームを示す平面図。FIG. 16 is a plan view showing a lead frame according to a third embodiment. 図17は、第3の実施の形態の変形例によるリードフレームのリード部を示す平面図。FIG. 17 is a plan view showing a lead portion of a lead frame according to a modification of the third embodiment. 図18は、第3の実施の形態の他の変形例によるリードフレームのリード部を示す平面図。FIG. 18 is a plan view showing a lead portion of a lead frame according to another modification of the third embodiment. 図19は、第4の実施の形態によるリードフレームを示す平面図。FIG. 19 is a plan view showing a lead frame according to a fourth embodiment. 図20は、第4の実施の形態の変形例によるリードフレームを示す平面図。FIG. 20 is a plan view showing a lead frame according to a modification of the fourth embodiment.

(第1の実施の形態)
以下、第1の実施の形態について、図1乃至図9を参照して説明する。なお、以下の各図において、同一部分には同一の符号を付しており、一部詳細な説明を省略する場合がある。
First Embodiment
Hereinafter, the first embodiment will be described with reference to FIGS. 1 to 9. In the following drawings, the same reference numerals are given to the same parts, and a part of the detailed description may be omitted.

リードフレームの構成
まず、図1乃至図3により、本実施の形態による半導体装置を作製するためのリードフレームの概略について説明する。図1は、本実施の形態によるリードフレームの一部を示す平面図であり、図2は、本実施の形態によるリードフレームの一部を示す底面図であり、図3は、本実施の形態によるリードフレームを示す断面図である。
Structure of Lead Frame First, an outline of a lead frame for manufacturing a semiconductor device according to the present embodiment will be described with reference to FIGS. 1 to 3. FIG. 1 is a plan view showing a part of the lead frame according to the present embodiment, FIG. 2 is a bottom view showing a part of the lead frame according to the present embodiment, and FIG. 4 is a cross-sectional view showing a lead frame according to FIG.

図1乃至図3に示すリードフレーム10は、半導体装置20(図4および図5)を作製する際に用いられるものである。このようなリードフレーム10は、多列および多段に(マトリックス状に)配置された、複数のパッケージ領域10aを備えている。なお、図1および図2においては、1つのパッケージ領域10aを中心とする一部のみを図示している。   The lead frame 10 shown in FIGS. 1 to 3 is used when manufacturing the semiconductor device 20 (FIGS. 4 and 5). Such a lead frame 10 includes a plurality of package areas 10a arranged in multiple rows and multiple stages (in a matrix). In FIGS. 1 and 2, only a part of which is centered on one package area 10a is shown.

本明細書中、「内」、「内側」とは、各パッケージ領域10aにおいてダイパッド11の中心方向を向く側をいい、「外」、「外側」とは、各パッケージ領域10aにおいてダイパッド11の中心から離れる側(コネクティングバー13側)をいう。また、「表面」とは、半導体素子21が搭載される側の面をいい、「裏面」とは、「表面」の反対側の面であって外部の配線基板80(図9参照)に接続される側の面をいう。   In the present specification, "inside" and "inside" refer to the side of each package area 10a facing the center direction of the die pad 11, and "outside" and "outside" mean the center of the die pad 11 in each package area 10a. It says the side (connecting bar 13 side) which leaves from. Further, the “front surface” means the surface on which the semiconductor element 21 is mounted, and the “back surface” is the surface opposite to the “front surface” and is connected to the external wiring board 80 (see FIG. 9) Say the side to be

また、本明細書中、ハーフエッチングとは、被エッチング材料をその厚み方向に途中までエッチングすることをいう。ハーフエッチング後の被エッチング材料の厚みは、ハーフエッチング前の被エッチング材料の厚みの例えば30%以上70%以下、好ましくは40%以上60%以下となる。なお、各図において、ハーフエッチングされた領域を網掛けで示している。   Further, in the present specification, half etching refers to etching a material to be etched halfway to its thickness direction. The thickness of the material to be etched after half etching is, for example, 30% to 70%, preferably 40% to 60%, of the thickness of the material to be etched before half etching. In each of the drawings, the half-etched region is indicated by hatching.

図1乃至図3に示すように、リードフレーム10は、半導体素子21(後述)を搭載する平面矩形状のダイパッド11と、ダイパッド11周囲に設けられ、半導体素子21と外部の配線基板80(図9参照)とを接続する複数の細長いリード部12とを備えている。なお、パッケージ領域10aは、それぞれ半導体装置20(後述)に対応する領域であり、図1および図2において仮想線の内側に位置する領域である。また、図1および図2おいて、上記仮想線は、半導体装置20の外周20b(後述)に対応している。本実施の形態において、リードフレーム10は、複数のパッケージ領域10aを含んでいるが、これに限らず、リードフレーム10に1つのパッケージ領域10aのみが形成されていても良い。   As shown in FIG. 1 to FIG. 3, the lead frame 10 is provided on a flat rectangular die pad 11 for mounting a semiconductor element 21 (described later), and around the die pad 11. 9) and a plurality of elongated lead portions 12 for connection with each other. The package region 10a is a region corresponding to the semiconductor device 20 (described later), and is a region located inside the imaginary line in FIGS. 1 and 2. Further, in FIG. 1 and FIG. 2, the virtual line corresponds to the outer periphery 20 b (described later) of the semiconductor device 20. In the present embodiment, the lead frame 10 includes the plurality of package areas 10 a, but the present invention is not limited thereto. Only one package area 10 a may be formed in the lead frame 10.

複数のパッケージ領域10aは、コネクティングバー(支持部材)13を介して互いに連結されている。このコネクティングバー13は、ダイパッド11とリード部12とを支持するものであり、X方向およびY方向に沿ってそれぞれ延びている。ここで、X方向、Y方向とは、リードフレーム10の面内において、ダイパッド11の各辺に平行な二方向であり、X方向とY方向とは互いに直交している。また、Z方向は、X方向及びY方向の両方に対して垂直な方向である。   The plurality of package areas 10 a are connected to one another via a connecting bar (support member) 13. The connecting bar 13 supports the die pad 11 and the lead portion 12 and extends along the X direction and the Y direction. Here, the X direction and the Y direction are two directions parallel to each side of the die pad 11 in the plane of the lead frame 10, and the X direction and the Y direction are orthogonal to each other. Also, the Z direction is a direction perpendicular to both the X direction and the Y direction.

ダイパッド11は、平面略正方形形状を有しており、その表面には、後述する半導体素子21が搭載される。ダイパッド11の平面形状は、正方形に限らず、長方形等の多角形としても良い。また、ダイパッド11の四つのコーナー部にはそれぞれ吊りリード14が連結されており、ダイパッド11は、この4本の吊りリード14を介してコネクティングバー13に連結支持されている。各吊りリード14は、その全域にわたりハーフエッチングにより裏面側から薄肉に形成されている。しかしながら、これに限らず、吊りリード14の一部のみが裏面側から薄肉化されていても良く、吊りリード14の全体が薄肉化されていなくても良い。   The die pad 11 has a substantially square planar shape, and a semiconductor element 21 described later is mounted on the surface thereof. The planar shape of the die pad 11 is not limited to a square, and may be a polygon such as a rectangle. Further, suspension leads 14 are respectively connected to four corner portions of the die pad 11, and the die pad 11 is connected to and supported by the connecting bar 13 via the four suspension leads 14. Each suspension lead 14 is formed thin from the back side by half etching over the entire area. However, the present invention is not limited to this, and only a part of the suspension leads 14 may be thinned from the back surface side, and the entire suspension leads 14 may not be thinned.

各コネクティングバー13は、パッケージ領域10aの周囲であってパッケージ領域10aよりも外側に配置されている。コネクティングバー13は、細長い棒形状を有している。またコネクティングバー13には、複数のリード部12がコネクティングバー13の長手方向に沿って間隔を空けて連結されている。なお、コネクティングバー13は、薄肉化(ハーフエッチング)されることなく、加工前の金属基板(後述する金属基板31)と同一の厚みを有している。   Each connecting bar 13 is disposed around the package area 10a and outside the package area 10a. The connecting bar 13 has an elongated bar shape. Further, a plurality of lead portions 12 are connected to the connecting bar 13 at intervals along the longitudinal direction of the connecting bar 13. The connecting bar 13 has the same thickness as a metal substrate (a metal substrate 31 described later) before processing without thinning (half etching).

ダイパッド11は、中央に位置するダイパッド厚肉部11aと、ダイパッド厚肉部11aの周縁全周にわたって形成されたダイパッド薄肉部11bとを有している。このうちダイパッド厚肉部11aは、ハーフエッチングされておらず、加工前の金属基板(後述する金属基板31)と同一の厚みを有している。具体的には、ダイパッド厚肉部11aの厚みは、半導体装置20の構成にもよるが、80μm以上200μm以下とすることができる。一方、ダイパッド薄肉部11bは、ハーフエッチングにより裏面側から薄肉に形成されている。このようにダイパッド薄肉部11bを設けたことにより、ダイパッド11が封止樹脂23(後述)から離脱しにくくすることができる。   The die pad 11 has a die pad thick portion 11 a located at the center and a die pad thin portion 11 b formed over the entire periphery of the die pad thick portion 11 a. Among them, the die pad thick portion 11 a is not half-etched and has the same thickness as a metal substrate (a metal substrate 31 described later) before processing. Specifically, the thickness of the die pad thick portion 11 a can be 80 μm or more and 200 μm or less, depending on the configuration of the semiconductor device 20. On the other hand, the die pad thin portion 11b is formed thin from the back surface side by half etching. By providing the die pad thin-walled portion 11 b in this manner, it is possible to make the die pad 11 difficult to separate from the sealing resin 23 (described later).

各リード部12は、後述するようにボンディングワイヤ22を介して半導体素子21に接続されるものであり、ダイパッド11との間に空間を介して配置されている。各リード部12の基端部は、コネクティングバー13に連結されている。各リード部12は、それぞれ当該リード部12が連結されるコネクティングバー13の長手方向に対して垂直に延びている。この場合、複数のリード部12の形状は全て互いに同一であるが、これに限らず、複数のリード部12の形状が互いに異なっていても良い。   Each lead portion 12 is connected to the semiconductor element 21 through a bonding wire 22 as described later, and is disposed between the die pad 11 and a space. The proximal end of each lead 12 is connected to the connecting bar 13. Each lead 12 extends perpendicularly to the longitudinal direction of the connecting bar 13 to which the lead 12 is connected. In this case, the shapes of the plurality of lead portions 12 are all identical to each other, but not limited to this, the shapes of the plurality of lead portions 12 may be different from each other.

複数のリード部12は、上述したように、ダイパッド11の周囲においてコネクティングバー13の長手方向に沿って互いに間隔を空けて配置されている。隣接するリード部12同士は、半導体装置20(後述)の製造後に互いに電気的に絶縁される形状となっている。また、リード部12は、半導体装置20の製造後にダイパッド11とも電気的に絶縁される形状となっている。   The plurality of lead portions 12 are spaced apart from each other along the longitudinal direction of the connecting bar 13 around the die pad 11 as described above. Adjacent lead portions 12 are shaped so as to be electrically insulated from each other after the manufacture of the semiconductor device 20 (described later). Further, the lead portion 12 is also shaped so as to be electrically insulated from the die pad 11 after the semiconductor device 20 is manufactured.

リード部12の裏面12fには、それぞれ配線基板80に電気的に接続される外部端子17が形成されている。各外部端子17は、半導体装置20の製造後に、それぞれ半導体装置20から外方に露出するようになっている。この場合、外部端子17は、ダイパッド11の各辺に沿って平面視で1列に配置されている。   The external terminals 17 electrically connected to the wiring substrate 80 are formed on the back surface 12 f of the lead portion 12. Each external terminal 17 is exposed outward from the semiconductor device 20 after the semiconductor device 20 is manufactured. In this case, the external terminals 17 are arranged in one line in plan view along the sides of the die pad 11.

また、各リード部12の表面12dには内部端子15が形成されている。内部端子15は、後述するようにボンディングワイヤ22を介して半導体素子21に電気的に接続される領域となっている。このため、内部端子15上には、ボンディングワイヤ22との密着性を向上させるめっき部が設けられていても良い。   Further, an internal terminal 15 is formed on the surface 12 d of each lead portion 12. The internal terminal 15 is a region electrically connected to the semiconductor element 21 through the bonding wire 22 as described later. Therefore, a plated portion may be provided on the internal terminal 15 to improve the adhesion to the bonding wire 22.

本実施の形態において、リード部12の裏面12fのうち、少なくとも半導体装置20の外周20b(図4参照)に対応する位置に、凹部(ディンプル)16が形成されている。すなわち、半導体装置20の外周20bに対応する線が、凹部16を横切っている。この凹部16は平面視で細長いレーストラック形状を有し、リード部12の長手方向に沿って延びている。凹部16の幅W1は、その両端部16a、16bに位置する略半円状の部分を除き、リード部12の長手方向に沿って均一となっている。なお、凹部16の平面形状は、矩形形状、円形状、楕円形状等としても良い。   In the present embodiment, a recess (dimple) 16 is formed at a position corresponding to at least the outer periphery 20 b (see FIG. 4) of the back surface 12 f of the lead portion 12. That is, a line corresponding to the outer periphery 20 b of the semiconductor device 20 crosses the recess 16. The recess 16 has an elongated racetrack shape in a plan view, and extends along the longitudinal direction of the lead 12. The width W1 of the recess 16 is uniform along the longitudinal direction of the lead 12, except for the substantially semicircular portions located at the both ends 16a and 16b. The planar shape of the recess 16 may be rectangular, circular, elliptical, or the like.

凹部16は、リード部12の裏面12fから厚み方向(Z方向)の途中まで凹む非貫通凹部から構成されている。すなわち凹部16は、ハーフエッチングにより裏面12f側から薄肉化されることにより形成されており、その深さは、リード部12の厚みの30%以上70%以下、好ましくは40%以上60%以下である。なお、凹部16の表面側は薄肉化されておらず、リード部12の表面12dと同一平面上に位置している。   The recess 16 is formed of a non-penetrating recess which is recessed from the back surface 12 f of the lead portion 12 to the middle of the thickness direction (Z direction). That is, the concave portion 16 is formed by thinning from the back surface 12f side by half etching, and the depth thereof is 30% or more and 70% or less, preferably 40% or more and 60% or less of the thickness of the lead portion 12 is there. The surface side of the recess 16 is not thinned, and is located on the same plane as the surface 12 d of the lead 12.

また、凹部16は、リード部12の先端(ダイパッド11側端部)とリード部12の基端(コネクティングバー13側端部)との間に延びている。すなわち、凹部16の内端部16aは、平面視で内部端子15よりも外側に位置し、凹部16の外端部16bは、コネクティングバー13に接するか、又はコネクティングバー13よりも内側に位置する。   The recess 16 extends between the tip of the lead 12 (end on the die pad 11) and the base of the lead 12 (end on the connecting bar 13). That is, the inner end 16 a of the recess 16 is located outside the internal terminal 15 in plan view, and the outer end 16 b of the recess 16 is in contact with the connecting bar 13 or located inside the connecting bar 13 .

なお、凹部16の長さL1は、リード部12の長さL2の35%以上80%以下とすることが好ましく、凹部16の幅W1は、リード部12の最大幅W2の30%以上80%以下とすることが好ましい。   The length L1 of the recess 16 is preferably 35% to 80% of the length L2 of the lead portion 12. The width W1 of the recess 16 is 30% to 80% of the maximum width W2 of the lead portion 12. It is preferable to set it as the following.

また、リード部12は、少なくとも凹部16が形成された領域A(リード部12の長手方向において凹部16と重なる領域)において、その幅がリード部12の長手方向に沿って変化している。この場合、リード部12の幅は、リード部12の内側から外側に向かって広くなっており、凹部16の内端部16aにおけるリード部12の幅W3よりも、凹部16の外端部16bにおけるリード部12の幅W2の方が広い。換言すれば、半導体装置20の外周20bに対応する線(仮想線)の内側におけるリード部12の幅よりも、外周20bに対応する線(仮想線)の外側におけるリード部12の幅の方が広くなっている。   Further, the width of the lead 12 is changed along the longitudinal direction of the lead 12 at least in the region A where the recess 16 is formed (the region overlapping the recess 16 in the longitudinal direction of the lead 12). In this case, the width of the lead 12 is wider from the inside to the outside of the lead 12, and the width W3 of the lead 12 at the inner end 16a of the recess 16 is greater at the outer end 16b of the recess 16. The width W2 of the lead portion 12 is wider. In other words, the width of the lead 12 outside the line (virtual line) corresponding to the outer periphery 20 b is greater than the width of the lead 12 inside the line (virtual line) corresponding to the outer periphery 20 b of the semiconductor device 20 It is getting wider.

リード部12の平面形状は、内側に位置する略半円形状部と、外側に位置する略台形状部とを組み合わせた形状を有しており、全体として平面略ロケット形状を有している。この場合、リード部12の外周の形状は、表面12dと裏面12fとで互いに同一となっている。すなわちリード部12の表面12dと裏面12fの両方において、平面略ロケット形状を有し、かつリード部12の幅が、その内側から外側に向かって広くなっている。   The planar shape of the lead portion 12 is a combination of a substantially semicircular portion located on the inner side and a substantially trapezoidal portion located on the outer side, and as a whole, has a planar substantially rocket shape. In this case, the shape of the outer periphery of the lead portion 12 is the same for the front surface 12 d and the rear surface 12 f. That is, both the front surface 12d and the back surface 12f of the lead portion 12 have a substantially rocket shape in plan view, and the width of the lead portion 12 widens from the inside toward the outside.

以上説明したリードフレーム10は、全体として銅、銅合金、42合金(Ni42%のFe合金)等の金属から構成されている。また、リードフレーム10の厚みは、製造する半導体装置20の構成にもよるが、80μm以上200μm以下とすることができる。   The lead frame 10 described above is made of a metal such as copper, copper alloy, 42 alloy (Fe alloy of 42% of Ni) as a whole. The thickness of the lead frame 10 can be 80 μm or more and 200 μm or less, depending on the configuration of the semiconductor device 20 to be manufactured.

なお、本実施の形態において、リード部12は、ダイパッド11の4辺全てに沿って配置されているが、これに限られるものではなく、例えばダイパッド11の対向する2辺のみに沿って配置されていても良い。   In the present embodiment, the lead portion 12 is disposed along all four sides of the die pad 11, but is not limited to this. For example, the lead portion 12 is disposed along only two opposing sides of the die pad 11. May be

半導体装置の構成
次に、図4および図5により、本実施の形態による半導体装置について説明する。図4および図5は、本実施の形態による半導体装置(QFNタイプ)を示す図である。
Configuration of Semiconductor Device Next, the semiconductor device according to the present embodiment will be described with reference to FIG. 4 and FIG. 4 and 5 are diagrams showing a semiconductor device (QFN type) according to the present embodiment.

図4および図5に示すように、半導体装置(半導体パッケージ)20は、ダイパッド11と、ダイパッド11の周囲に配置された複数のリード部12と、ダイパッド11上に搭載された半導体素子21と、リード部12と半導体素子21とを電気的に接続する複数のボンディングワイヤ(接続部材)22とを備えている。また、ダイパッド11、リード部12、半導体素子21およびボンディングワイヤ22は、封止樹脂23によって樹脂封止されている。   As shown in FIGS. 4 and 5, the semiconductor device (semiconductor package) 20 includes a die pad 11, a plurality of lead portions 12 arranged around the die pad 11, and a semiconductor element 21 mounted on the die pad 11. A plurality of bonding wires (connection members) 22 for electrically connecting the lead portion 12 and the semiconductor element 21 are provided. Further, the die pad 11, the lead portion 12, the semiconductor element 21 and the bonding wire 22 are resin-sealed by a sealing resin 23.

ダイパッド11及びリード部12は、上述したリードフレーム10から作製されたものである。このうちリード部12は、その表面12d及び側面12eが封止樹脂23によって覆われる一方、その裏面12fは封止樹脂23から外方に露出している。   The die pad 11 and the lead portion 12 are manufactured from the above-described lead frame 10. Among the leads 12, the surface 12 d and the side surface 12 e are covered with the sealing resin 23, and the back surface 12 f is exposed outward from the sealing resin 23.

各リード部12の裏面のうち、封止樹脂23の外周23b(半導体装置20の外周20b)に対応する位置に、それぞれ凹部16が形成されている。各凹部16は、平面視でリード部12の長手方向に沿って細長い形状を有している。また、凹部16は、リード部12の裏面12f側に開口するとともに、リード部12の外面12gにも開口している。このため、リード部12の外面12gは、半導体装置20の外側から見た場合、逆凹形状(逆U字形状)を有している(図6参照)。なお、封止樹脂23は凹部16内には充填されていない。   Recesses 16 are respectively formed at positions corresponding to the outer periphery 23 b of the sealing resin 23 (the outer periphery 20 b of the semiconductor device 20) on the back surface of each lead portion 12. Each recess 16 has an elongated shape along the longitudinal direction of the lead 12 in plan view. Further, the recess 16 is opened on the back surface 12 f side of the lead portion 12 and is also opened on the outer surface 12 g of the lead portion 12. Therefore, when viewed from the outside of the semiconductor device 20, the outer surface 12g of the lead portion 12 has a reverse concave shape (inverted U shape) (see FIG. 6). The sealing resin 23 is not filled in the recess 16.

また、図4に示すように、少なくとも凹部16が形成された領域A(リード部12の長手方向において凹部16と重なる領域)において、リード部12の幅がリード部12の長手方向に沿って変化している。この場合、リード部12の幅は、リード部12の内側から外側に向かって広くなっている。すなわち凹部16の内端部16aにおけるリード部12の幅よりも、半導体装置20の外周20bにおけるリード部12の幅の方が広くなっている。   Further, as shown in FIG. 4, the width of the lead portion 12 changes along the longitudinal direction of the lead portion 12 at least in the region A where the concave portion 16 is formed (a region overlapping the recess 16 in the longitudinal direction of the lead portion 12) doing. In this case, the width of the lead 12 is wider from the inside to the outside of the lead 12. That is, the width of the lead 12 at the outer periphery 20 b of the semiconductor device 20 is wider than the width of the lead 12 at the inner end 16 a of the recess 16.

このほか、ダイパッド11及びリード部12の構成は、半導体装置20に含まれない領域を除き、上述した図1乃至図3に示すものと同様であるため、ここでは詳細な説明を省略する。   In addition to the above, the configurations of the die pad 11 and the lead portion 12 are the same as those shown in FIG. 1 to FIG. 3 described above except for the region not included in the semiconductor device 20, and thus detailed description will be omitted here.

半導体素子21としては、従来一般に用いられている各種半導体素子を使用することが可能であり、特に限定されないが、例えば集積回路、大規模集積回路、トランジスタ、サイリスタ、ダイオード等を用いることができる。この半導体素子21は、各々ボンディングワイヤ22が取り付けられる複数の電極21aを有している。また、半導体素子21は、例えばダイボンディングペースト等の接着剤24により、ダイパッド11の表面に固定されている。   As the semiconductor element 21, various semiconductor elements conventionally used generally can be used, and there is no particular limitation. For example, an integrated circuit, a large scale integrated circuit, a transistor, a thyristor, a diode or the like can be used. The semiconductor element 21 has a plurality of electrodes 21 a to which the bonding wires 22 are attached. The semiconductor element 21 is fixed to the surface of the die pad 11 with an adhesive 24 such as a die bonding paste, for example.

各ボンディングワイヤ22は、例えば金、銅等の導電性の良い材料からなっている。各ボンディングワイヤ22は、それぞれその一端が半導体素子21の電極21aに接続されるとともに、その他端が各リード部12の内部端子15にそれぞれ接続されている。なお、内部端子15には、ボンディングワイヤ22と密着性を向上させるめっき部が設けられていても良い。   Each bonding wire 22 is made of, for example, a conductive material such as gold or copper. One end of each bonding wire 22 is connected to the electrode 21 a of the semiconductor element 21, and the other end is connected to the internal terminal 15 of each lead portion 12. The internal terminal 15 may be provided with a plated portion for improving adhesion to the bonding wire 22.

封止樹脂23としては、シリコーン樹脂やエポキシ樹脂等の熱硬化性樹脂、あるいはPPS樹脂等の熱可塑性樹脂を用いることができる。封止樹脂23全体の厚みは、300μm以上1200μm以下程度とすることができる。また、封止樹脂23は、平面視で正方形又は長方形状であり、その外周23bの一辺(半導体装置20の外周20bの一辺)は、例えば6mm以上16mm以下することができる。なお、図4において、封止樹脂23のうち、ダイパッド11及びリード部12よりも表面側に位置する部分の表示を省略している。   As the sealing resin 23, thermosetting resin such as silicone resin or epoxy resin, or thermoplastic resin such as PPS resin can be used. The thickness of the entire sealing resin 23 can be about 300 μm or more and 1200 μm or less. The sealing resin 23 is square or rectangular in a plan view, and one side of the outer periphery 23b (one side of the outer periphery 20b of the semiconductor device 20) can be, for example, 6 mm or more and 16 mm or less. In addition, in FIG. 4, the display of the part located in the surface side rather than the die pad 11 and the lead part 12 among sealing resin 23 is abbreviate | omitted.

リードフレームの製造方法
次に、図1乃至図3に示すリードフレーム10の製造方法について、図7(a)−(e)を用いて説明する。なお、図7(a)−(e)は、リードフレーム10の製造方法を示す断面図(図3に対応する図)である。
Method of Manufacturing Lead Frame Next, a method of manufacturing the lead frame 10 shown in FIGS. 1 to 3 will be described with reference to FIGS. 7 (a) to 7 (e). 7 (a) to 7 (e) are cross-sectional views (diagram corresponding to FIG. 3) showing a method of manufacturing the lead frame 10. As shown in FIG.

まず図7(a)に示すように、平板状の金属基板31を準備する。この金属基板31としては、銅、銅合金、42合金(Ni42%のFe合金)等の金属からなる基板を使用することができる。なお金属基板31は、その両面に対して脱脂等を行い、洗浄処理を施したものを使用することが好ましい。   First, as shown in FIG. 7A, a flat metal substrate 31 is prepared. As the metal substrate 31, a substrate made of metal such as copper, copper alloy, 42 alloy (Fe alloy of 42% of Ni) can be used. In addition, it is preferable to use what carried out the degreasing etc. with respect to the both surfaces, and the metal substrate 31 wash-processed.

次に、金属基板31の表裏全体にそれぞれ感光性レジスト32a、33aを塗布し、これを乾燥する(図7(b))。なお感光性レジスト32a、33aとしては、従来公知のものを使用することができる。   Next, photosensitive resists 32a and 33a are applied to the entire front and back of the metal substrate 31, respectively, and dried (FIG. 7 (b)). As the photosensitive resists 32a and 33a, conventionally known ones can be used.

続いて、この金属基板31に対してフォトマスクを介して露光し、現像することにより、所望の開口部32b、33bを有するエッチング用レジスト層32、33を形成する(図7(c))。   Subsequently, the metal substrate 31 is exposed to light through a photo mask and developed to form etching resist layers 32 and 33 having desired openings 32b and 33b (FIG. 7C).

次に、エッチング用レジスト層32、33を耐腐蝕膜として金属基板31に腐蝕液でエッチングを施す(図7(d))。これにより、ダイパッド11及びリード部12の外形が形成される。このとき、リード部12の裏面12fからハーフエッチングされることにより、リード部12の裏面12fに凹部16が形成される。なお、腐蝕液は、使用する金属基板31の材質に応じて適宜選択することができ、例えば、金属基板31として銅を用いる場合、通常、塩化第二鉄水溶液を使用し、金属基板31の両面からスプレーエッチングを行うことができる。   Next, the metal substrate 31 is etched with an etching solution using the etching resist layers 32 and 33 as a corrosion resistant film (FIG. 7 (d)). Thereby, the outer shape of the die pad 11 and the lead portion 12 is formed. At this time, the concave portion 16 is formed on the back surface 12 f of the lead portion 12 by being half-etched from the back surface 12 f of the lead portion 12. The corrosion liquid can be appropriately selected according to the material of the metal substrate 31 to be used. For example, when using copper as the metal substrate 31, usually, an aqueous solution of ferric chloride is used, and both surfaces of the metal substrate 31 are used. Can perform spray etching.

その後、エッチング用レジスト層32、33を剥離して除去することにより、図1乃至図3に示すリードフレーム10が得られる。(図7(e))。   Thereafter, the etching resist layers 32 and 33 are peeled and removed to obtain the lead frame 10 shown in FIGS. 1 to 3. (FIG. 7 (e)).

半導体装置の製造方法
次に、図4および図5に示す半導体装置20の製造方法について、図8(a)−(e)を用いて説明する。
Method of Manufacturing Semiconductor Device Next, a method of manufacturing the semiconductor device 20 shown in FIGS. 4 and 5 will be described with reference to FIGS. 8 (a) to 8 (e).

まず、例えば図7(a)−(e)に示す方法により、リードフレーム10を作製する(図8(a))。   First, for example, the lead frame 10 is manufactured by the method shown in FIGS. 7 (a) to 7 (e) (FIG. 8 (a)).

次に、リードフレーム10のダイパッド11上に、半導体素子21を搭載する。この場合、例えばダイボンディングペースト等の接着剤24を用いて、半導体素子21をダイパッド11上に載置して固定する(ダイアタッチ工程)(図8(b))。   Next, the semiconductor element 21 is mounted on the die pad 11 of the lead frame 10. In this case, the semiconductor element 21 is placed and fixed on the die pad 11 by using an adhesive 24 such as a die bonding paste, for example (die attach process) (FIG. 8B).

次に、半導体素子21の各電極21aと、各リード部12の内部端子15とを、それぞれボンディングワイヤ(接続部材)22によって互いに電気的に接続する(ワイヤボンディング工程)(図8(c))。   Next, the electrodes 21a of the semiconductor element 21 and the internal terminals 15 of the leads 12 are electrically connected to each other by bonding wires (connecting members) 22 (wire bonding step) (FIG. 8C). .

次に、リードフレーム10に対して熱硬化性樹脂または熱可塑性樹脂を射出成形またはトランスファ成形することにより、封止樹脂23を形成する(樹脂封止工程)(図8(d))。このようにして、ダイパッド11、リード部12、半導体素子21およびボンディングワイヤ22を封止する。このとき、リード部12は、その表面12d及び側面12eが封止樹脂23によって覆われる一方、裏面12fは封止樹脂23から外方に露出する。また、リード部12の凹部16は、封止樹脂23が充填されることなく、裏面12f側に開口する。   Next, a sealing resin 23 is formed by injection molding or transfer molding a thermosetting resin or a thermoplastic resin on the lead frame 10 (resin sealing step) (FIG. 8 (d)). Thus, the die pad 11, the lead 12, the semiconductor element 21 and the bonding wire 22 are sealed. At this time, the surface 12 d and the side surface 12 e of the lead portion 12 are covered with the sealing resin 23, and the back surface 12 f is exposed outward from the sealing resin 23. Further, the concave portion 16 of the lead portion 12 opens on the back surface 12 f side without being filled with the sealing resin 23.

この樹脂封止工程の後、電解めっきを施すことにより、リード部12の裏面12f及び凹部16に半田めっき層を形成しても良い。   After the resin sealing step, a solder plating layer may be formed on the back surface 12 f of the lead portion 12 and the recess 16 by performing electrolytic plating.

次いで、各半導体素子21間の封止樹脂23をダイシングすることにより、リードフレーム10を各半導体装置20に分離する。この際、例えばダイヤモンド砥石からなるブレード(図示せず)を回転させながら、各半導体装置20間のリードフレーム10および封止樹脂23を切断しても良い。   Next, the lead frame 10 is separated into the semiconductor devices 20 by dicing the sealing resin 23 between the semiconductor elements 21. At this time, the lead frame 10 and the sealing resin 23 between the semiconductor devices 20 may be cut while rotating a blade (not shown) made of, for example, a diamond grindstone.

このようにして、リードフレーム10が半導体装置20毎に分離され、図4および図5に示す半導体装置20が得られる(図8(e))。   Thus, the lead frame 10 is separated for each semiconductor device 20, and the semiconductor device 20 shown in FIG. 4 and FIG. 5 is obtained (FIG. 8 (e)).

その後、半導体装置20は配線基板80に接続される(図9参照)。このとき、リード部12の裏面12f、外面12g及び凹部16に設けられた半田めっきが、半田フィレット39を形成する。本実施の形態においては、リード部12の幅が、リード部12の内側から外側に向かって広くなっているので、リード部12の裏面12f及び外面12gの面積が広く確保されている。このため、半田フィレット39を安定して形成することが可能となる。これにより、リード部12と配線基板80とを安定して接続することができ、半導体装置20の接続信頼性を向上することができる。また、半田フィレット39が凹部16の内部に充填されるので、外観検査時にリード部12と配線基板80とが接続されたことを容易に確認することができる。   Thereafter, the semiconductor device 20 is connected to the wiring substrate 80 (see FIG. 9). At this time, solder plating provided on the back surface 12 f, the outer surface 12 g, and the recess 16 of the lead portion 12 forms a solder fillet 39. In the present embodiment, since the width of the lead 12 is wider from the inside to the outside of the lead 12, the area of the back surface 12f and the outer surface 12g of the lead 12 is secured wide. Therefore, the solder fillet 39 can be stably formed. Thus, the lead portions 12 and the wiring substrate 80 can be stably connected, and the connection reliability of the semiconductor device 20 can be improved. In addition, since the solder fillet 39 is filled in the inside of the concave portion 16, it can be easily confirmed that the lead portion 12 and the wiring substrate 80 are connected at the time of the appearance inspection.

以上説明したように、本実施の形態によれば、リード部12の裏面12fのうち、少なくとも半導体装置20の外周20bに対応する位置に凹部16が形成され、この凹部16が形成された領域Aにおいて、リード部12の幅がリード部12の長手方向に沿って変化している。とりわけ、リード部12の幅が、リード部12の内側から外側に向かって広くなっている。これにより、半導体装置20が配線基板80に実装されたとき、リード部12と配線基板80とを広い範囲で接合することができ、リード部12と配線基板80との接続信頼性を高めることができる。   As described above, according to the present embodiment, in the back surface 12f of the lead portion 12, the recess 16 is formed at a position corresponding to at least the outer periphery 20b of the semiconductor device 20, and the region A in which the recess 16 is formed. , The width of the lead 12 changes along the longitudinal direction of the lead 12. In particular, the width of the lead 12 is wider from the inside to the outside of the lead 12. Thus, when the semiconductor device 20 is mounted on the wiring substrate 80, the lead portion 12 and the wiring substrate 80 can be joined in a wide range, and the connection reliability between the lead portion 12 and the wiring substrate 80 can be enhanced. it can.

また、仮に半導体装置20を個片化するためにリード部12を切断した際(図8(e))、凹部16の内部にバリが残ったとしても、リード部12と配線基板80とを広い範囲で接合することができる。このため、凹部16内のバリによって、めっきの接続不良が生じることを抑制することができる。   In addition, if the lead 12 is cut to separate the semiconductor device 20 (FIG. 8E), even if burrs remain inside the recess 16, the lead 12 and the wiring substrate 80 are made wider. It can be joined in the range. For this reason, it can suppress that the connection defect of plating arises by the burr | flash in the recessed part 16. In FIG.

変形例
次に、図10乃至図12により、本実施の形態によるリードフレーム10の各変形例について説明する。図10乃至図12に示す変形例は、リード部12の構成が異なるものであり、他の構成は、図1乃至図9に示す実施の形態と略同一である。図10乃至図12において、図1乃至図9と同一部分には同一の符号を付して詳細な説明は省略する。
Modifications Next, each modification of the lead frame 10 according to the present embodiment will be described with reference to FIGS. 10 to 12. The modified example shown in FIGS. 10 to 12 is different in the configuration of the lead portion 12, and the other configuration is substantially the same as the embodiment shown in FIGS. 1 to 9. In FIG. 10 to FIG. 12, the same parts as in FIG. 1 to FIG. 9 are assigned the same reference numerals and detailed explanations thereof will be omitted.

(変形例1)
図10(a)(b)において、図1乃至図9に示す実施の形態と異なり、リード部12の形状が表面12dと裏面12fとで異なっている。すなわち、図10(b)に示すように、少なくとも凹部16が形成された領域Aにおいて、リード部12の裏面12fの幅が、リード部12の内側から外側に向かって徐々に広くなっている。一方、図10(a)に示すように、少なくとも凹部16が形成された領域Aにおいて、リード部12の表面12dの幅は、リード部12の内側から外側まで均一になっている。この場合、リード部12の側面12eは、ハーフエッチングにより表面12d側から削られている。したがって、少なくともパッケージ領域10aの周縁(図10(a)(b)の仮想線)におけるリード部12の断面は、表面12d側から裏面12f側に向けて、徐々にその幅が太くなっている。
(Modification 1)
10A and 10B, unlike the embodiment shown in FIGS. 1 to 9, the shape of the lead portion 12 is different between the front surface 12d and the back surface 12f. That is, as shown in FIG. 10B, the width of the back surface 12f of the lead 12 gradually widens from the inside to the outside of the lead 12 in at least the region A where the recess 16 is formed. On the other hand, as shown in FIG. 10A, the width of the surface 12 d of the lead 12 is uniform from the inside to the outside of the lead 12 at least in the region A where the recess 16 is formed. In this case, the side surface 12e of the lead portion 12 is scraped from the surface 12d side by half etching. Therefore, the cross section of the lead portion 12 at least at the peripheral edge of the package region 10a (the phantom line in FIGS. 10A and 10B) gradually increases in width from the surface 12d to the back surface 12f.

図10(a)(b)において、リード部12の裏面12fの幅が、リード部12の内側から外側に向かって広くなっているので、リード部12の裏面12fの面積を広くすることができる。これにより、半田フィレット39(図9参照)を安定して形成することが可能となる。一方、少なくともパッケージ領域10aの周縁において、リード部12の表面12dの幅が裏面12fの幅よりも狭いので、ダイシング時にリード部12から発生するバリの量を抑えることができる。   10A and 10B, since the width of the back surface 12f of the lead portion 12 is wider from the inside to the outside of the lead portion 12, the area of the back surface 12f of the lead portion 12 can be increased. . Thereby, the solder fillet 39 (see FIG. 9) can be stably formed. On the other hand, since the width of the front surface 12d of the lead portion 12 is narrower than the width of the back surface 12f at least at the periphery of the package region 10a, the amount of burrs generated from the lead portion 12 during dicing can be suppressed.

(変形例2)
図11において、図1乃至図9に示す実施の形態と異なり、リード部12の凹部16は、コネクティングバー13を横切って、隣接するパッケージ領域10aの対応するリード部12まで延びている。すなわち、凹部16は、対向する一対のリード部12と、当該一対のリード部12を連結するコネクティングバー13と、に跨がって延びている。この凹部16は、平面視で細長い形状を有し、コネクティングバー13の長手方向に直交する方向に沿って延びている。
(Modification 2)
In FIG. 11, unlike the embodiment shown in FIGS. 1-9, the recess 16 of the lead 12 extends across the connecting bar 13 to the corresponding lead 12 of the adjacent package area 10a. That is, the recess 16 extends across the pair of opposing lead portions 12 and the connecting bar 13 connecting the pair of lead portions 12. The recess 16 has an elongated shape in plan view, and extends along a direction orthogonal to the longitudinal direction of the connecting bar 13.

図11において、リード部12の凹部16がコネクティングバー13まで延びているので、ダイシング時にリード部12から発生するバリの量を抑えることができる。また、ダイシングされる金属の量を減らし、ブレードの摩耗を抑えることができる。   In FIG. 11, since the recess 16 of the lead portion 12 extends to the connecting bar 13, the amount of burr generated from the lead portion 12 at the time of dicing can be suppressed. In addition, the amount of metal to be diced can be reduced, and blade wear can be suppressed.

(変形例3)
図12において、図11に示す凹部16に加え、コネクティングバー13に沿って複数の追加の凹部16cが形成されている。追加の凹部16cは、コネクティングバー13の裏面側に形成されている。この追加の凹部16cは、それぞれ平面視で細長いレーストラック形状を有し、コネクティングバー13の長手方向に沿って延びている。また、複数の追加の凹部16cは、コネクティングバー13の長手方向に沿って互いに間隔を空けて配置されている。追加の凹部16cは、各凹部16から離間しており、凹部16は、互いに隣接する一対の追加の凹部16c同士の間を通過している。
(Modification 3)
In FIG. 12, in addition to the recess 16 shown in FIG. 11, a plurality of additional recesses 16 c are formed along the connecting bar 13. The additional recess 16 c is formed on the back side of the connecting bar 13. The additional recesses 16 c each have an elongated racetrack shape in a plan view and extend along the longitudinal direction of the connecting bar 13. Also, the plurality of additional recesses 16 c are spaced apart from one another along the longitudinal direction of the connecting bar 13. The additional recess 16 c is spaced apart from each recess 16, and the recess 16 passes between the pair of additional recesses 16 c adjacent to each other.

図12において、コネクティングバー13に追加の凹部16cを設けたことにより、ダイシング時にリード部12から発生するバリの量を抑えることができる。また、ダイシングされる金属の量を減らし、ブレードの摩耗を抑えることができる。   By providing the additional recessed part 16c in the connecting bar 13 in FIG. 12, the quantity of the burr | flash generate | occur | produced from the lead part 12 at the time of dicing can be restrained. In addition, the amount of metal to be diced can be reduced, and blade wear can be suppressed.

なお、図11および図12においても、図10(a)(b)と同様に、リード部12の形状を表面12dと裏面12fとで異ならせても良い。すなわち、リード部12の裏面12fの幅を内側から外側に向かって徐々に広げるとともに、リード部12の表面12dの幅を内側から外側まで均一にしても良い。   In FIGS. 11 and 12 as well as FIGS. 10A and 10B, the shape of the lead 12 may be different between the front surface 12d and the back surface 12f. That is, the width of the back surface 12f of the lead portion 12 may be gradually expanded from the inside to the outside, and the width of the surface 12d of the lead portion 12 may be uniform from the inside to the outside.

(第2の実施の形態)
次に、図13を参照して第2の実施の形態について説明する。図13は第2の実施の形態によるリードフレーム10Aを示す平面図である。図13に示す第2の実施の形態は、リード部12の形状が異なるものであり、他の構成は上述した第1の実施の形態と略同一である。図13において、図1乃至図9に示す第1の実施の形態と同一部分には同一の符号を付して詳細な説明は省略する。
Second Embodiment
Next, a second embodiment will be described with reference to FIG. FIG. 13 is a plan view showing a lead frame 10A according to the second embodiment. The second embodiment shown in FIG. 13 is different in the shape of the lead portion 12, and the other configuration is substantially the same as that of the first embodiment described above. In FIG. 13, the same parts as those of the first embodiment shown in FIGS. 1 to 9 are designated by the same reference numerals and their detailed description will be omitted.

図13に示すリードフレーム10Aにおいて、各リード部12の裏面12fにそれぞれ凹部16Aが形成されている。この凹部16Aは、平面視で略三角形形状を有している。凹部16Aの幅は、リード部12の内側から外側に向かって徐々に広くなっている。   In the lead frame 10A shown in FIG. 13, a recess 16A is formed in the back surface 12f of each lead portion 12. The recess 16A has a substantially triangular shape in a plan view. The width of the recess 16A gradually widens from the inside to the outside of the lead portion 12.

凹部16Aは、リード部12の裏面12fから厚み方向(Z方向)の途中まで凹む非貫通凹部から構成されている。この凹部16Aは、ハーフエッチングにより裏面12f側から薄肉化されることにより形成されており、その深さは、リード部12の厚みの30%以上70%以下、好ましくは40%以上60%以下である。また、凹部16Aの長さL3は、リード部12の長さL2の30%以上80%以下とすることが好ましく、凹部16Aの最大幅W4は、リード部12の最大幅W5の50%以上80%以下とすることが好ましい。   The recess 16A is formed of a non-penetrating recess which is recessed from the back surface 12f of the lead portion 12 halfway in the thickness direction (Z direction). The concave portion 16A is formed by thinning from the back surface 12f side by half etching, and the depth thereof is 30% or more and 70% or less, preferably 40% or more and 60% or less of the thickness of the lead portion 12 is there. The length L3 of the recess 16A is preferably 30% to 80% of the length L2 of the lead 12. The maximum width W4 of the recess 16A is 50% to 80% of the maximum width W5 of the lead 12. It is preferable to set it as% or less.

本実施の形態において、リード部12は、少なくとも凹部16Aが形成された領域A(リード部12の長手方向において凹部16Aと重なる領域)において、その幅が一定となっている。この場合、リード部12の平面形状は、内側に位置する略半円形状部と、外側に位置する略矩形状部とを組み合わせた形状を有している。すなわちリード部12の幅は、上記略半円形状部を除いて均一になっている。また、リード部12の外周の形状は、表面12dと裏面12fとで互いに同一となっている。   In the present embodiment, the width of the lead 12 is constant at least in the region A where the recess 16A is formed (the region overlapping the recess 16A in the longitudinal direction of the lead 12). In this case, the planar shape of the lead portion 12 is a combination of a substantially semicircular portion located inside and a substantially rectangular portion located outside. That is, the width of the lead portion 12 is uniform except for the substantially semicircular portion. Further, the shape of the outer periphery of the lead portion 12 is the same for the front surface 12 d and the rear surface 12 f.

本実施の形態によれば、リード部12の裏面12fのうち、少なくとも半導体装置20の外周20bに対応する位置に凹部16Aが形成され、この凹部16Aが形成された領域Aにおいて、凹部16Aの幅がリード部12の長手方向に沿って変化している。具体的には、凹部16Aの幅が、リード部12の内側から外側に向かって広くなっている。これにより、半田めっきが凹部16Aを介してリード部12の内側から外側に向けて流れやすくなっており、半田フィレット39(図9参照)を安定して形成することが可能となる。この結果、リード部12と配線基板80との接続信頼性を高めることができる。   According to the present embodiment, the recess 16A is formed at least at a position corresponding to the outer periphery 20b of the semiconductor device 20 on the back surface 12f of the lead portion 12, and the width of the recess 16A in the region A in which the recess 16A is formed. Changes along the longitudinal direction of the lead 12. Specifically, the width of the recess 16A is wider from the inside to the outside of the lead portion 12. As a result, the solder plating can easily flow from the inside to the outside of the lead portion 12 through the recess 16A, and the solder fillet 39 (see FIG. 9) can be stably formed. As a result, the connection reliability between the lead portion 12 and the wiring substrate 80 can be enhanced.

なお、本実施の形態において、図1乃至図9に示す実施の形態と同様に、少なくとも凹部16Aが形成された領域Aにおいて、リード部12の幅が内側から外側に向かって広くなっていても良い(図14参照)。   In the present embodiment, as in the embodiment shown in FIGS. 1 to 9, even in the region A where at least the recess 16A is formed, the width of the lead portion 12 is widened from the inside to the outside. Good (see Figure 14).

また、本実施の形態において、図10(a)(b)に示す実施の形態と同様に、リード部12の裏面12fの幅を内側から外側に向かって徐々に広げるとともに、リード部12の表面12dの幅を内側から外側まで均一にしても良い(図15参照)。   Further, in the present embodiment, as in the embodiment shown in FIGS. 10A and 10B, the width of the back surface 12f of the lead portion 12 is gradually expanded from the inside to the outside, and the surface of the lead portion 12 is The width 12d may be uniform from the inside to the outside (see FIG. 15).

(第3の実施の形態)
次に、図16を参照して第3の実施の形態について説明する。図16は第3の実施の形態によるリードフレーム10Bを示す平面図である。図16に示す第3の実施の形態は、リード部12の形状が異なるものであり、他の構成は上述した第1の実施の形態と略同一である。図16において、図1乃至図9に示す第1の実施の形態と同一部分には同一の符号を付して詳細な説明は省略する。
Third Embodiment
Next, a third embodiment will be described with reference to FIG. FIG. 16 is a plan view showing a lead frame 10B according to the third embodiment. The third embodiment shown in FIG. 16 is different in the shape of the lead portion 12, and the other configuration is substantially the same as that of the first embodiment described above. In FIG. 16, the same parts as those of the first embodiment shown in FIGS. 1 to 9 are designated by the same reference numerals and their detailed description will be omitted.

図16に示すリードフレーム10Bにおいて、リード部12の裏面12fに凹部16Bが形成されている。この凹部16Bは、平面視で略三角形形状を有している。凹部16Bの幅は、リード部12の外側から内側に向かって徐々に広くなっている。   In the lead frame 10B shown in FIG. 16, a recess 16B is formed on the back surface 12f of the lead portion 12. The recess 16B has a substantially triangular shape in a plan view. The width of the recess 16 B gradually widens from the outside to the inside of the lead 12.

凹部16Bは、リード部12の裏面12fから厚み方向(Z方向)の途中まで凹む非貫通凹部から構成されている。この凹部16Bは、ハーフエッチングにより裏面12f側から薄肉化されることにより形成されており、その深さは、リード部12の厚みの30%以上70%以下、好ましくは40%以上60%以下である。また、凹部16Bの長さL4は、リード部12の長さL2の30%以上80%以下とすることが好ましく、凹部16Bの最大幅W6は、リード部12の最大幅W5の50%以上80%以下とすることが好ましい。   The recessed portion 16B is configured by a non-penetrating recessed portion that is recessed from the back surface 12f of the lead portion 12 to the middle in the thickness direction (the Z direction). The concave portion 16B is formed by thinning from the back surface 12f side by half etching, and the depth thereof is 30% or more and 70% or less, preferably 40% or more and 60% or less of the thickness of the lead portion 12 is there. The length L4 of the recess 16B is preferably 30% or more and 80% or less of the length L2 of the lead 12. The maximum width W6 of the recess 16B is 50% or more 80 of the maximum width W5 of the lead 12. It is preferable to set it as% or less.

本実施の形態において、リード部12の平面形状は、図13に示す第2の実施の形態の場合と同様である。すなわち、リード部12は、少なくとも凹部16Bが形成された領域A(リード部12の長手方向において凹部16Bと重なる領域)において、その幅が一定となっている。   In the present embodiment, the planar shape of the lead portion 12 is the same as that of the second embodiment shown in FIG. That is, the width of the lead 12 is constant at least in the region A where the recess 16B is formed (the region overlapping the recess 16B in the longitudinal direction of the lead 12).

本実施の形態によれば、リード部12の裏面12fのうち、少なくとも半導体装置20の外周20bに対応する位置に凹部16Bが形成され、この凹部16Bの幅が、リード部12の外側から内側に向かって広くなっている。これにより、リード部12の外面12g(図9参照)の面積を広く確保することができ、半田フィレット39を安定して形成することが可能となる。この結果、リード部12と配線基板80との接続信頼性を高めることができる。   According to the present embodiment, recessed portion 16B is formed at a position corresponding to at least outer periphery 20b of semiconductor device 20 on back surface 12f of lead portion 12, and the width of recessed portion 16B is from the outside to the inside of lead portion 12 It is getting wider. Thereby, the area of the outer surface 12 g (see FIG. 9) of the lead portion 12 can be secured widely, and the solder fillet 39 can be stably formed. As a result, the connection reliability between the lead portion 12 and the wiring substrate 80 can be enhanced.

なお、本実施の形態において、図1乃至図9に示す実施の形態と同様に、少なくとも凹部16Bが形成された領域Aにおいて、リード部12の幅が内側から外側に向かって広くなっていても良い(図17参照)。   In the present embodiment, as in the embodiment shown in FIGS. 1 to 9, even in the region A where at least the recess 16B is formed, the width of the lead portion 12 is widened from the inside to the outside. Good (see Figure 17).

また、本実施の形態において、図10(a)(b)に示す実施の形態と同様に、リード部12の裏面12fの幅を内側から外側に向かって徐々に広げるとともに、リード部12の表面12dの幅を内側から外側まで均一にしても良い(図18参照)。   Further, in the present embodiment, as in the embodiment shown in FIGS. 10A and 10B, the width of the back surface 12f of the lead portion 12 is gradually expanded from the inside to the outside, and the surface of the lead portion 12 is The width 12d may be uniform from the inside to the outside (see FIG. 18).

(第4の実施の形態)
次に、図19を参照して第4の実施の形態について説明する。図19は第4の実施の形態によるリードフレーム10Cを示す平面図である。図19に示す第4の実施の形態は、リード部12の形状が異なるものであり、他の構成は上述した第1の実施の形態と略同一である。図19において、図1乃至図9に示す第1の実施の形態と同一部分には同一の符号を付して詳細な説明は省略する。
Fourth Embodiment
Next, a fourth embodiment will be described with reference to FIG. FIG. 19 is a plan view showing a lead frame 10C according to the fourth embodiment. In the fourth embodiment shown in FIG. 19, the shape of the lead portion 12 is different, and the other configuration is substantially the same as that of the first embodiment described above. In FIG. 19, the same parts as those of the first embodiment shown in FIGS. 1 to 9 are designated by the same reference numerals and their detailed description will be omitted.

図19に示すリードフレーム10Cにおいて、リード部12の裏面12fのうち、少なくとも半導体装置20の外周20b(仮想線)に対応する位置に、凹部16Cが形成されている。すなわち、半導体装置20の外周20bに対応する線が、凹部16Cを横切っている。この凹部16Cは平面視で細長い矩形形状を有し、リード部12の長手方向に沿って延びている。凹部16Cの幅は、リード部12の長手方向に沿って均一となっている。   In the lead frame 10C shown in FIG. 19, the recess 16C is formed at a position corresponding to at least the outer periphery 20b (virtual line) of the semiconductor device 20 on the back surface 12f of the lead portion 12. That is, a line corresponding to the outer periphery 20b of the semiconductor device 20 crosses the recess 16C. The recess 16 </ b> C has an elongated rectangular shape in plan view, and extends along the longitudinal direction of the lead 12. The width of the recess 16 C is uniform along the longitudinal direction of the lead 12.

凹部16Cは、リード部12の裏面12fから厚み方向(Z方向)の途中まで凹む非貫通凹部から構成されている。すなわち凹部16Cは、ハーフエッチングにより裏面12f側から薄肉化されることにより形成されており、その深さは、リード部12の厚みの30%以上70%以下、好ましくは40%以上60%以下である。   The recess 16C is formed of a non-penetrating recess which is recessed from the back surface 12f of the lead portion 12 halfway in the thickness direction (Z direction). That is, the concave portion 16C is formed by thinning from the back surface 12f side by half etching, and the depth thereof is 30% or more and 70% or less, preferably 40% or more and 60% or less of the thickness of the lead portion 12 is there.

凹部16Cは、平面視でリード部12の先端(ダイパッド11側端部)よりも外側の位置からコネクティングバー13に接する位置まで延びている。また、凹部16Cは、リード部12の幅方向略中央部に位置している。   The recess 16C extends from a position outside the tip of the lead portion 12 (the end on the die pad 11 side) in plan view to a position in contact with the connecting bar 13. The recess 16 </ b> C is located at a substantially central portion in the width direction of the lead portion 12.

図19において、コネクティングバー13の裏面には、コネクティングバー凹部13aが形成されている。このコネクティングバー凹部13aは、平面視で細長い矩形形状を有し、コネクティングバー13の長手方向に沿ってその全域にわたって延びている。コネクティングバー凹部13aは、コネクティングバー13の裏面から厚み方向(Z方向)の途中まで凹む非貫通凹部から構成されている。すなわち凹部16Cは、ハーフエッチングにより裏面12f側から薄肉化されることにより形成されており、その深さは、凹部16Cの深さと略同一である。コネクティングバー凹部13aは、コネクティングバー13の幅方向略中央部に位置している。   In FIG. 19, a connecting bar recess 13 a is formed on the back surface of the connecting bar 13. The connecting bar recess 13 a has an elongated rectangular shape in a plan view, and extends over the entire length of the connecting bar 13 along the longitudinal direction. The connecting bar recess 13 a is formed of a non-penetrating recess which is recessed from the back surface of the connecting bar 13 halfway in the thickness direction (Z direction). That is, the recess 16C is formed by thinning from the back surface 12f side by half etching, and the depth thereof is substantially the same as the depth of the recess 16C. The connecting bar recess 13 a is located at a substantially central portion in the width direction of the connecting bar 13.

本実施の形態において、リード部12の凹部16Cと、コネクティングバー13のコネクティングバー凹部13aとが、互いに繋がっている。すなわち、1つのコネクティングバー凹部13aには、複数の凹部16Cが連結されている。   In the present embodiment, the recess 16 </ b> C of the lead portion 12 and the connecting bar recess 13 a of the connecting bar 13 are connected to each other. That is, a plurality of recesses 16C are connected to one connecting bar recess 13a.

本実施の形態において、リード部12は、少なくとも凹部16Cが形成された領域A(リード部12の長手方向において凹部16Cと重なる領域)において、その幅が一定となっている。なお、リード部12の平面形状は矩形形状からなっている。   In the present embodiment, the width of the lead 12 is constant at least in the region A where the recess 16C is formed (the region overlapping the recess 16C in the longitudinal direction of the lead 12). The planar shape of the lead portion 12 is rectangular.

本実施の形態によれば、リード部12の凹部16Cとコネクティングバー13のコネクティングバー凹部13aとが互いに繋がっている。これにより、リードフレーム10Cをエッチングにより作製する際(図7(d)参照)、コネクティングバー凹部13aを介して各リード部12の凹部16Cにエッチング液を流しやすくすることができる。これにより、凹部16C内でのエッチング液の置換性を向上させ、凹部16Cの形状を安定して形成することができる。   According to the present embodiment, the recess 16C of the lead portion 12 and the connecting bar recess 13a of the connecting bar 13 are connected to each other. As a result, when the lead frame 10C is manufactured by etching (see FIG. 7D), it is possible to easily flow the etching solution to the recess 16C of each lead 12 via the connecting bar recess 13a. Thereby, the substitutability of the etching liquid in the recessed part 16C can be improved, and the shape of the recessed part 16C can be formed stably.

なお、上記において、コネクティングバー凹部13aは、コネクティングバー13の長手方向全域にわたって形成されているが、これに限られるものではない。例えば図20に示すように、コネクティングバー凹部13aは、コネクティングバー13のうちリード部12が連結されている領域のみに設けても良い。この場合、凹部16C内でのエッチング液の置換性を向上させつつ、コネクティングバー13の強度を保持することができる。   In addition, in the above, although the connecting bar recessed part 13a is formed over the longitudinal direction whole area of the connecting bar 13, it is not restricted to this. For example, as shown in FIG. 20, the connecting bar recess 13a may be provided only in the region of the connecting bar 13 to which the lead portion 12 is connected. In this case, it is possible to maintain the strength of the connecting bar 13 while improving the replaceability of the etching solution in the recess 16C.

また、本実施の形態において、図1乃至図9に示す実施の形態と同様に、少なくとも凹部16Cが形成された領域Aにおいて、リード部12の幅が内側から外側に向かって広くなっていても良い。   Further, in the present embodiment, as in the embodiment shown in FIGS. 1 to 9, even in the region A where at least the recess 16C is formed, the width of the lead portion 12 becomes wider from the inside to the outside. good.

また、本実施の形態において、図10(a)(b)に示す実施の形態と同様に、リード部12の裏面12fの幅を内側から外側に向かって徐々に広げるとともに、リード部12の表面12dの幅を内側から外側まで均一にしても良い。   Further, in the present embodiment, as in the embodiment shown in FIGS. 10A and 10B, the width of the back surface 12f of the lead portion 12 is gradually expanded from the inside to the outside, and the surface of the lead portion 12 is The width 12d may be uniform from the inside to the outside.

上記各実施の形態及び変形例に開示されている複数の構成要素を必要に応じて適宜組合せることも可能である。あるいは、上記各実施の形態及び変形例に示される全構成要素から幾つかの構成要素を削除してもよい。   It is also possible to appropriately combine a plurality of components disclosed in the above-described embodiments and modifications as necessary. Alternatively, some components may be deleted from all the components shown in the above embodiments and modifications.

10 リードフレーム
10a パッケージ領域
11 ダイパッド
12 リード部
13 コネクティングバー
14 吊りリード
15 内部端子
16 凹部
17 外部端子
20 半導体装置
21 半導体素子
22 ボンディングワイヤ
23 封止樹脂
DESCRIPTION OF SYMBOLS 10 lead frame 10a package area 11 die pad 12 lead part 13 connecting bar 14 suspension lead 15 internal terminal 16 recessed part 17 external terminal 20 semiconductor device 21 semiconductor element 22 bonding wire 23 sealing resin

Claims (9)

半導体装置を製造するためのリードフレームにおいて、
ダイパッドと、
前記ダイパッドの周囲に設けられたリード部とを備え、
前記リード部の裏面のうち、少なくとも前記半導体装置の外周に対応する位置に凹部が形成され、
少なくとも前記凹部が形成された領域において、前記リード部の幅が前記リード部の長手方向に沿って変化するか、又は、前記凹部の幅が前記リード部の長手方向に沿って変化する、リードフレーム。
In a lead frame for manufacturing a semiconductor device,
With die pad,
And a lead portion provided around the die pad,
A recess is formed at a position corresponding to at least the outer periphery of the semiconductor device on the back surface of the lead portion,
A lead frame in which the width of the lead portion changes along the longitudinal direction of the lead portion or the width of the recess changes along the longitudinal direction of the lead portion at least in a region where the recess is formed. .
少なくとも前記凹部が形成された領域において、前記リード部の幅が、前記リード部の内側から外側に向かって広くなっている、請求項1記載のリードフレーム。   The lead frame according to claim 1, wherein a width of the lead portion widens from the inside to the outside of the lead portion at least in a region where the recess is formed. 少なくとも前記凹部が形成された領域において、前記リード部の裏面の幅が、前記リード部の内側から外側に向かって広くなっており、前記リード部の表面の幅が、前記リード部の内側から外側まで均一になっている、請求項1記載のリードフレーム。   At least in the region where the recess is formed, the width of the back surface of the lead portion is wider from the inside to the outside of the lead portion, and the width of the surface of the lead portion is outside the inside of the lead portion The lead frame of claim 1 wherein the lead frame is uniform. 前記凹部の幅が、前記リード部の内側から外側に向かって広くなっている、請求項1乃至3のいずれか一項記載のリードフレーム。   The lead frame according to any one of claims 1 to 3, wherein the width of the recess is wider from the inside to the outside of the lead portion. 前記凹部の幅が、前記リード部の内側から外側に向かって狭くなっている、請求項1乃至3のいずれか一項記載のリードフレーム。   The lead frame according to any one of claims 1 to 3, wherein the width of the recess narrows from the inside to the outside of the lead portion. 前記リード部が連結されたコネクティングバーを更に備え、前記コネクティングバーの裏面にコネクティングバー凹部が形成され、前記リード部の前記凹部と前記コネクティングバーの前記コネクティングバー凹部とが互いに繋がっている、請求項1乃至5のいずれか一項記載のリードフレーム。   The apparatus further comprises a connecting bar connected to the lead portion, wherein a connecting bar recess is formed on a back surface of the connecting bar, and the recess of the lead portion and the connecting bar recess of the connecting bar are connected to each other. The lead frame according to any one of 1 to 5. 半導体装置を製造するためのリードフレームにおいて、
ダイパッドと、
前記ダイパッドの周囲に設けられたリード部と、
前記リード部が連結されたコネクティングバーとを備え、
前記リード部の裏面のうち、少なくとも前記半導体装置の外周に対応する位置に凹部が形成され、
前記コネクティングバーの裏面にコネクティングバー凹部が形成され、
前記リード部の前記凹部と前記コネクティングバーの前記コネクティングバー凹部とが互いに繋がっている、リードフレーム。
In a lead frame for manufacturing a semiconductor device,
With die pad,
Lead portions provided around the die pad;
And a connecting bar connected to the leads.
A recess is formed at a position corresponding to at least the outer periphery of the semiconductor device on the back surface of the lead portion,
A connecting bar recess is formed on the back of the connecting bar,
A lead frame in which the recess of the lead portion and the connecting bar recess of the connecting bar are connected to each other.
半導体装置において、
ダイパッドと、
前記ダイパッドの周囲に設けられたリード部と、
前記ダイパッド上に搭載された半導体素子と、
前記半導体素子と前記リード部とを電気的に接続する接続部材と、
前記ダイパッドと、前記リード部と、前記半導体素子と、前記接続部材とを封止する封止樹脂とを備え、
前記リード部の裏面のうち、少なくとも前記封止樹脂の外周に対応する位置に凹部が形成され、
少なくとも前記凹部が形成された領域において、前記リード部の幅が前記リード部の長手方向に沿って変化するか、又は、前記凹部の幅が前記リード部の長手方向に沿って変化する、半導体装置。
In semiconductor devices,
With die pad,
Lead portions provided around the die pad;
A semiconductor element mounted on the die pad;
A connecting member for electrically connecting the semiconductor element and the lead portion;
And a sealing resin that seals the die pad, the lead portion, the semiconductor element, and the connection member.
A recess is formed at a position corresponding to at least the outer periphery of the sealing resin on the back surface of the lead portion,
A semiconductor device, wherein the width of the lead portion changes along the longitudinal direction of the lead portion or the width of the recess portion changes along the longitudinal direction of the lead portion at least in a region where the recess is formed. .
半導体装置の製造方法において、
請求項1乃至7のいずれか一項記載のリードフレームを準備する工程と、
前記リードフレームの前記ダイパッド上に半導体素子を搭載する工程と、
前記半導体素子と前記リード部とを接続部材により電気的に接続する工程と、
前記ダイパッドと、前記リード部と、前記半導体素子と、前記接続部材とを封止樹脂により封止する工程とを備えた、半導体装置の製造方法。
In a method of manufacturing a semiconductor device,
Preparing a lead frame according to any one of claims 1 to 7;
Mounting a semiconductor element on the die pad of the lead frame;
Electrically connecting the semiconductor element and the lead portion by a connecting member;
A method of manufacturing a semiconductor device, comprising: sealing the die pad, the lead portion, the semiconductor element, and the connection member with a sealing resin.
JP2017169863A 2017-09-04 2017-09-04 Lead frames, semiconductor devices, and methods for manufacturing semiconductor devices Active JP6946870B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017169863A JP6946870B2 (en) 2017-09-04 2017-09-04 Lead frames, semiconductor devices, and methods for manufacturing semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017169863A JP6946870B2 (en) 2017-09-04 2017-09-04 Lead frames, semiconductor devices, and methods for manufacturing semiconductor devices

Publications (2)

Publication Number Publication Date
JP2019047004A true JP2019047004A (en) 2019-03-22
JP6946870B2 JP6946870B2 (en) 2021-10-13

Family

ID=65814660

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017169863A Active JP6946870B2 (en) 2017-09-04 2017-09-04 Lead frames, semiconductor devices, and methods for manufacturing semiconductor devices

Country Status (1)

Country Link
JP (1) JP6946870B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021061266A (en) * 2019-10-02 2021-04-15 大口マテリアル株式会社 Lead frame

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026222A (en) * 2000-07-03 2002-01-25 Dainippon Printing Co Ltd Lead frame for resin-sealed semiconductor device
JP2006073570A (en) * 2004-08-31 2006-03-16 Renesas Technology Corp Semiconductor device and manufacturing method thereof
JP2007165476A (en) * 2005-12-12 2007-06-28 Mitsubishi Electric Corp Surface mount parts
KR20090086147A (en) * 2008-02-06 2009-08-11 산요덴키가부시키가이샤 Circuit device and manufacturing method thereof
US20150091144A1 (en) * 2013-10-01 2015-04-02 Seiko Instruments Inc. Semiconductor device and method of manufacturing the same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026222A (en) * 2000-07-03 2002-01-25 Dainippon Printing Co Ltd Lead frame for resin-sealed semiconductor device
JP2006073570A (en) * 2004-08-31 2006-03-16 Renesas Technology Corp Semiconductor device and manufacturing method thereof
JP2007165476A (en) * 2005-12-12 2007-06-28 Mitsubishi Electric Corp Surface mount parts
KR20090086147A (en) * 2008-02-06 2009-08-11 산요덴키가부시키가이샤 Circuit device and manufacturing method thereof
JP2009188149A (en) * 2008-02-06 2009-08-20 Sanyo Electric Co Ltd Circuit device and manufacturing method thereof
US20150091144A1 (en) * 2013-10-01 2015-04-02 Seiko Instruments Inc. Semiconductor device and method of manufacturing the same
CN104517927A (en) * 2013-10-01 2015-04-15 精工电子有限公司 Semiconductor device and manufacturing method thereof
JP2015072947A (en) * 2013-10-01 2015-04-16 セイコーインスツル株式会社 Semiconductor device and manufacturing method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021061266A (en) * 2019-10-02 2021-04-15 大口マテリアル株式会社 Lead frame
JP7311226B2 (en) 2019-10-02 2023-07-19 大口マテリアル株式会社 Lead frame

Also Published As

Publication number Publication date
JP6946870B2 (en) 2021-10-13

Similar Documents

Publication Publication Date Title
JP7044142B2 (en) Lead frame and its manufacturing method
JP7174363B2 (en) Lead frames and semiconductor equipment
JP6917010B2 (en) Semiconductor devices and their manufacturing methods
JP6936963B2 (en) Lead frame
JP6607441B2 (en) Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof
JP7365588B2 (en) Lead frames and semiconductor devices
JP6946870B2 (en) Lead frames, semiconductor devices, and methods for manufacturing semiconductor devices
JP6807050B2 (en) Lead frames and semiconductor devices
JP7380750B2 (en) Lead frames and semiconductor devices
JP2018014397A (en) Lead frame and semiconductor device
JP6911377B2 (en) Lead frames and semiconductor devices
JP6807043B2 (en) Lead frames and semiconductor devices
JP7064721B2 (en) Lead frames and semiconductor devices
JP7068640B2 (en) Manufacturing method of lead frame and semiconductor device
JP7081702B2 (en) Lead frames and semiconductor devices
JP7249533B2 (en) Manufacturing method of lead frame and semiconductor device
JP7215110B2 (en) Lead frames and semiconductor equipment
JP7223347B2 (en) Manufacturing method of lead frame and semiconductor device
JP6842649B2 (en) Lead frames and semiconductor devices
JP6967190B2 (en) Lead frame
JP2023174472A (en) Lead frame and its manufacturing method
TW202427689A (en) Lead frame and manufacturing method thereof
JP2021158211A (en) Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof
JP2020080396A (en) Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof
JP2019047036A (en) Lead frame and manufacturing method of semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200728

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210601

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210728

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210817

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210830

R150 Certificate of patent or registration of utility model

Ref document number: 6946870

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150