[go: up one dir, main page]

JP2019046839A - Power semiconductor module - Google Patents

Power semiconductor module Download PDF

Info

Publication number
JP2019046839A
JP2019046839A JP2017164997A JP2017164997A JP2019046839A JP 2019046839 A JP2019046839 A JP 2019046839A JP 2017164997 A JP2017164997 A JP 2017164997A JP 2017164997 A JP2017164997 A JP 2017164997A JP 2019046839 A JP2019046839 A JP 2019046839A
Authority
JP
Japan
Prior art keywords
insulating substrate
electrode
power semiconductor
insulating
hard resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017164997A
Other languages
Japanese (ja)
Other versions
JP6891075B2 (en
Inventor
大地 川村
Daichi Kawamura
大地 川村
徹 増田
Toru Masuda
徹 増田
順平 楠川
Junpei Kusukawa
順平 楠川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Minebea Power Semiconductor Device Inc
Original Assignee
Hitachi Power Semiconductor Device Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Power Semiconductor Device Ltd filed Critical Hitachi Power Semiconductor Device Ltd
Priority to JP2017164997A priority Critical patent/JP6891075B2/en
Priority to CN201880050808.7A priority patent/CN111033723B/en
Priority to PCT/JP2018/027040 priority patent/WO2019044243A1/en
Priority to DE112018003636.7T priority patent/DE112018003636B4/en
Publication of JP2019046839A publication Critical patent/JP2019046839A/en
Application granted granted Critical
Publication of JP6891075B2 publication Critical patent/JP6891075B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H10W76/15
    • H10W42/60
    • H10W74/121
    • H10W76/47
    • H10W72/073
    • H10W72/075
    • H10W72/352
    • H10W72/884
    • H10W74/47
    • H10W90/734
    • H10W90/754

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】 パワー半導体モジュールの大容量化を実現しながら高絶縁信頼性を担保するため、絶縁基板上の表面電極の面積を拡大し沿面距離を縮小した場合でも、沿面放電による短絡破壊を防ぐことを可能とするパワー半導体モジュールを提供する。【解決手段】 パワー半導体モジュール100は、第1の電極7−1と第2の電極7−2とが表裏面上に設けられる絶縁基板2と、第1の電極7−1に接合されたパワー半導体チップ1と、第2の電極7−2に接合された金属ベース3と、絶縁ケース5と、金属ベース3と絶縁ケース5とで形成される空間内に配置されて絶縁基板2とパワー半導体チップ1とを封止するシリコーンゲル6とを有し、絶縁基板2の互いに対向する側面同士もしくは絶縁基板2に対向する絶縁ケース5の側面と絶縁基板2の側面とが硬質樹脂8で接合され、硬質樹脂8は絶縁基板2が第1の電極7−1から露出している部分の一部及び絶縁基板2の側面の一部を覆うことを特徴とする。【選択図】 図1PROBLEM TO BE SOLVED: To prevent a short-circuit breakdown due to creeping discharge even when the surface electrode area on an insulating substrate is enlarged and the creepage distance is reduced in order to ensure high insulation reliability while realizing a large capacity of a power semiconductor module. A power semiconductor module is provided. A power semiconductor module 100 has a power obtained by joining a first electrode 7-1 and a second electrode 7-2 on the front and back surfaces of the insulating substrate 2 and the first electrode 7-1. The insulating substrate 2 and the power semiconductor are disposed in a space formed by the semiconductor chip 1, the metal base 3 joined to the second electrode 7-2, the insulating case 5, and the metal base 3 and the insulating case 5. A side surface of the insulating substrate 2 that faces each other or the side surface of the insulating case 5 that faces the insulating substrate 2 and the side surface of the insulating substrate 2 are bonded with a hard resin 8. The hard resin 8 is characterized in that it covers a part of the portion where the insulating substrate 2 is exposed from the first electrode 7-1 and a part of the side surface of the insulating substrate 2. [Selection] Figure 1

Description

本発明は、高い絶縁信頼性が要求される高耐電圧のパワー半導体モジュールに関するものである。   The present invention relates to a high withstand voltage power semiconductor module that requires high insulation reliability.

パワー半導体モジュールを搭載する電力変換器(コンバータまたはインバータ)は鉄道・自動車・産業および電力・社会インフラなどの各分野に幅広く使用されている。   Power converters (converters or inverters) equipped with power semiconductor modules are widely used in various fields such as railways, automobiles, industries, and power / social infrastructure.

従来、特に高温で動作する半導体装置に係る樹脂封止の信頼性向上のための技術として、表面電極パターン・裏面電極パターンが形成された絶縁基板と、表面電極パターンに接合された半導体素子とを、エポキシ樹脂等を含む第一の封止樹脂によって封止すると共に、表面電極パターンまたは裏面電極パターンが形成されていない絶縁基板の部分と第一の封止樹脂とを、第一の封止樹脂より弾性率が小さいシリコーン樹脂等を含む第二の封止樹脂で覆って半導体装置を構成することで、高温動作時に、弾性率が小さい第二の封止樹脂で応力を緩和するとともに、第一の封止樹脂の端部での応力集中を緩和しようとする技術があった(例えば、特許文献1参照)。   Conventionally, as a technique for improving the reliability of resin sealing relating to a semiconductor device operating particularly at a high temperature, an insulating substrate on which a front electrode pattern and a back electrode pattern are formed and a semiconductor element bonded to the front electrode pattern are provided. In addition to sealing with a first sealing resin containing an epoxy resin or the like, a portion of the insulating substrate on which the front electrode pattern or the back electrode pattern is not formed and the first sealing resin are replaced with the first sealing resin. By covering the semiconductor device with a second sealing resin containing a silicone resin or the like having a smaller elastic modulus, the stress is relieved with the second sealing resin having a smaller elastic modulus during high-temperature operation, and the first There has been a technique for alleviating stress concentration at the end of the sealing resin (see, for example, Patent Document 1).

また、従来、樹脂封止型インバーターモジュールの絶縁信頼性を向上させる技術として、ベース金属板上に接合された無機基板(絶縁基板)と、この無機基板の周縁部を露出させるように無機基板上に形成された導体箔(電極)と、この導体箔上に搭載された半導体素子とをシリコーンゲルで封止すると共に、導体箔の外周側面部および無機基板の周縁部を、シリコーンゲルより高い破壊電圧を有する加熱硬化型の樹脂被覆物で被覆してインバーターモジュールを構成することで、無機基板の端から導体箔までの沿面距離が短くても電界緩和を可能ならしめ、以てインバーターモジュールの絶縁信頼性向上と小型化・大容量化とを図ろうとする技術があった(例えば、特許文献2参照)。   Conventionally, as a technique for improving the insulation reliability of a resin-sealed inverter module, an inorganic substrate (insulating substrate) bonded on a base metal plate and an inorganic substrate so as to expose the peripheral portion of the inorganic substrate are exposed. The conductive foil (electrode) formed on the semiconductor foil and the semiconductor element mounted on the conductive foil are sealed with silicone gel, and the outer peripheral side portion of the conductive foil and the peripheral portion of the inorganic substrate are broken higher than the silicone gel. By covering the inverter module with a thermosetting resin coating with voltage, the electric field can be relaxed even if the creeping distance from the edge of the inorganic substrate to the conductor foil is short. There has been a technique for improving reliability and reducing the size and increasing the capacity (for example, see Patent Document 2).

特開2013−16684号公報JP 2013-16684 A 特開2004−14919号公報JP 2004-14919 A

高電圧を扱うパワー半導体モジュールには高い絶縁信頼性が要求される。パワー半導体モジュールの外周部は空気/絶縁物の沿面によって絶縁され、所定の環境において短絡や放電が発生しないように空間距離や沿面距離が規格(例えばIEC60664)によって定められている。また、パワー半導体チップ、絶縁基板、ボンディングワイヤ等が高密度に実装されるモジュール内部は、空間距離や沿面距離を大きくすることで絶縁性を確保することが困難であるため、内部実装部材の周囲を絶縁樹脂で封止し各部材間の絶縁を図っている。   Power semiconductor modules that handle high voltages are required to have high insulation reliability. The outer periphery of the power semiconductor module is insulated by the creeping surface of air / insulator, and the spatial distance and the creeping distance are determined by a standard (for example, IEC60664) so as not to cause a short circuit or discharge in a predetermined environment. In addition, it is difficult to secure insulation by increasing the spatial distance and creepage distance inside the module where power semiconductor chips, insulating substrates, bonding wires, etc. are mounted at high density. Is sealed with an insulating resin to insulate between the members.

モジュール内部を封止する絶縁樹脂材としては、エポキシ樹脂等の硬質樹脂と、シリコーンゲル等の軟質樹脂との2つに大別される。例えば、定格電流が数十アンペア程度の低容量・小型のパワー半導体モジュールでは、絶縁封止樹脂として硬質樹脂が用いられるのが一般的であり、例えば、特許文献1に記載の絶縁封止樹脂がそれに該当すると考えられる。硬質樹脂封止型のパワー半導体モジュールは一般的にサイズが小さいため、仮に硬質樹脂封止によってモジュール内部の部材間に歪・応力が発生したとしても、その歪・応力は小規模のものであることがほとんどであって、それが問題となることは極めて少ないと考えられる。   The insulating resin material that seals the inside of the module is roughly divided into two types: hard resin such as epoxy resin and soft resin such as silicone gel. For example, in a low-capacity and small-sized power semiconductor module with a rated current of about several tens of amperes, a hard resin is generally used as the insulating sealing resin. For example, the insulating sealing resin described in Patent Document 1 is used. This is considered to be the case. Hard resin-encapsulated power semiconductor modules are generally small in size, so even if distortion / stress occurs between the components inside the module due to the encapsulation of the hard resin, the distortion / stress is small. This is almost never a problem.

一方、このような硬質樹脂封止型のパワー半導体モジュールに対し、大容量(定格電流が百アンペア以上)でモジュールサイズの大きなパワー半導体モジュールでは、絶縁封止樹脂としてシリコーンゲル等の軟質樹脂が用いられるのが一般的であり、例えば、特許文献2に記載の絶縁封止樹脂がそれに該当すると考えられる。パワー半導体チップ、絶縁基板、ボンディングワイヤ等が接合されているモジュール内部を剛性の高い硬質樹脂で封止してしまうと、部材間に大きな歪・応力を発生させ、内部部材へ機械的ダメージを与えてクラックを発生させたり、硬質樹脂との間に界面剥離を引き起こしたりする可能性があるため、これを回避するために、柔らかく、部材間の歪・応力を吸収・緩和する軟質樹脂が使用される。   On the other hand, in contrast to such hard resin-encapsulated power semiconductor modules, soft semiconductors such as silicone gel are used as insulating encapsulating resins in power semiconductor modules with large capacity (rated current of 100 amps or more) and large module size. For example, it is considered that the insulating sealing resin described in Patent Document 2 corresponds to this. If the inside of the module to which the power semiconductor chip, insulating substrate, bonding wire, etc. are bonded is sealed with a hard resin with high rigidity, a large strain or stress is generated between the members, causing mechanical damage to the internal members. In order to avoid this, a soft resin that is soft and absorbs and relaxes strain and stress between members may be used. The

図5に軟質樹脂で絶縁封止する一般的なパワー半導体モジュールの構造を示す。パワー半導体モジュール500は、IGBT(Insulated Gate Bipolar Transistor:絶縁ゲート型バイポーラトランジスタ)やMOSFET(Metal-Oxide-Semiconductor Field Effect Transistor:金属−酸化物−半導体電界効果トランジスタ)等のパワー半導体チップ1、絶縁基板2、金属ベース3、ボンディングワイヤ4、絶縁ケース5、絶縁封止材であって軟質樹脂であるシリコーンゲル6等を有して構成される。絶縁基板2は、表面電極7−1および裏面電極7−2がそれぞれ一方の面(例えば表面)および他方の面(例えば裏面)にろう付けされており、表面電極7−1にパワー半導体チップ1が半田接合され、裏面電極7−2と金属ベース3とが互いに半田接合されている。パワー半導体チップ1と絶縁基板2上の表面電極7−1とはボンディングワイヤ4によって互いに電気的に接続されている。金属ベース3の周縁部には絶縁ケース5が接着剤により固定され、金属ベース3と絶縁ケース5とによって形成される空間の内部にシリコーンゲル6が貯留することで、表面電極7−1および裏面電極7−2を伴った絶縁基板2およびパワー半導体チップ1が当該空間の内部に封止されている。硬質樹脂と比べシリコーンゲルの絶縁破壊強度は比較的小さく、それを上回る電界強度がシリコーンゲル6に加わると絶縁破壊が生じてパワー半導体モジュール及びそれを用いた機器の故障を引き起こす虞があるため、それを回避する対策が施される。   FIG. 5 shows the structure of a general power semiconductor module that is insulated and sealed with a soft resin. The power semiconductor module 500 includes a power semiconductor chip 1 such as an IGBT (Insulated Gate Bipolar Transistor) and a MOSFET (Metal-Oxide-Semiconductor Field Effect Transistor), and an insulating substrate. 2, a metal base 3, a bonding wire 4, an insulating case 5, and a silicone gel 6 which is an insulating sealing material and is a soft resin. The insulating substrate 2 has a surface electrode 7-1 and a back electrode 7-2 brazed to one surface (for example, the front surface) and the other surface (for example, the back surface), respectively, and the power semiconductor chip 1 is attached to the surface electrode 7-1. Are soldered together, and the back electrode 7-2 and the metal base 3 are soldered together. The power semiconductor chip 1 and the surface electrode 7-1 on the insulating substrate 2 are electrically connected to each other by a bonding wire 4. The insulating case 5 is fixed to the peripheral edge of the metal base 3 with an adhesive, and the silicone gel 6 is stored in the space formed by the metal base 3 and the insulating case 5 so that the front electrode 7-1 and the back surface The insulating substrate 2 with the electrode 7-2 and the power semiconductor chip 1 are sealed inside the space. Since the dielectric breakdown strength of the silicone gel is relatively small compared to the hard resin, and there is a risk of causing breakdown of the power semiconductor module and equipment using the same when an electric field strength exceeding it is applied to the silicone gel 6, Measures to avoid it are taken.

パワー半導体モジュール500の中で電界が集中する箇所は絶縁基板2の端部であり、当該箇所の電界強度がシリコーンゲル6の絶縁破壊電界強度を上回ると、はじめに電極端部近傍のシリコーンゲル6内で局所絶縁破壊が発生して熱やガスが生じ、柔らかいシリコーンゲル6中にボイドが形成される。シリコーンゲル6等の絶縁樹脂と比べてボイドの絶縁破壊強度は小さく、ボイド部分でさらに局所絶縁破壊が生じ、新たにボイドが発生する。これらの局所絶縁破壊が連鎖的に進展していき、シリコーンゲル中の絶縁破壊による放電は絶縁基板2上の電極端部から絶縁基板2の表面・側面に沿って金属ベース3(低電位部)まで沿面放電し、最終的にパワー半導体モジュール500の短絡破壊に至る。それを回避するために、従来は、絶縁基板2の端部と表面電極7−1の端部との間の沿面距離を長めに確保(例えば1mm〜2mm程度確保)することで、上記沿面放電を抑制する態様にしていた。   The portion where the electric field concentrates in the power semiconductor module 500 is the end portion of the insulating substrate 2. When the electric field strength of the portion exceeds the dielectric breakdown electric field strength of the silicone gel 6, Then, local dielectric breakdown occurs, heat and gas are generated, and voids are formed in the soft silicone gel 6. The dielectric breakdown strength of the void is smaller than that of the insulating resin such as the silicone gel 6, and the local dielectric breakdown further occurs in the void portion, so that a new void is generated. These local breakdowns progress in a chain, and the discharge due to the breakdown in the silicone gel is caused by the metal base 3 (low potential part) from the end of the electrode on the insulating substrate 2 along the surface / side surface of the insulating substrate 2. Creeping discharge occurs until the power semiconductor module 500 is finally short-circuited. In order to avoid this, conventionally, the creeping discharge is ensured by securing a long creepage distance between the end of the insulating substrate 2 and the end of the surface electrode 7-1 (for example, securing about 1 mm to 2 mm). It was made the aspect which suppresses.

しかし、パワー半導体モジュール500には高耐電圧化とともに大容量化が要求される。大容量化にともないパワー半導体チップ1のサイズを大型化するため、パワー半導体チップ1を搭載する絶縁基板2のサイズも大型化する必要があるが、その一方で、パワー半導体モジュール500のパッケージサイズはできるだけ小型化(もしくはサイズを大きくすることなく汎用現行サイズを維持)することが望まれる。そのため、絶縁基板2のサイズを大きくすることなく、絶縁基板2上の電極7−1・7−2の面積のみを拡大化することで、大型化したパワー半導体チップ1を搭載できるようにすることが必要となる。しかしながら、絶縁基板2のサイズを変更せずに電極7−1・7−2の面積を拡大化すると、絶縁基板2の端部と電極7−1・7−2の端部との間の沿面距離が短くなり、絶縁信頼性が低下するという問題があった。   However, the power semiconductor module 500 is required to have a high capacity and a large capacity. In order to increase the size of the power semiconductor chip 1 as the capacity increases, it is necessary to increase the size of the insulating substrate 2 on which the power semiconductor chip 1 is mounted. On the other hand, the package size of the power semiconductor module 500 is It is desirable to reduce the size as much as possible (or maintain the general-purpose current size without increasing the size). Therefore, by enlarging only the area of the electrodes 7-1 and 7-2 on the insulating substrate 2 without increasing the size of the insulating substrate 2, it is possible to mount the enlarged power semiconductor chip 1. Is required. However, if the area of the electrodes 7-1 and 7-2 is increased without changing the size of the insulating substrate 2, the creeping surface between the end portions of the insulating substrate 2 and the end portions of the electrodes 7-1 and 7-2. There was a problem that the distance was shortened and the insulation reliability was lowered.

この問題に対し、特許文献2に記載の技術は、電界が集中する表面電極1の端部にシリコーンゲル8より絶縁破壊強度の高い硬質樹脂(樹脂被覆物10)をコーティングすることで、シリコーンゲル8中での局所絶縁破壊を防止し、沿面距離が短くても沿面放電による短絡破壊を抑制して絶縁信頼性を担保する態様にしている。しかしながら、特許文献2の技術では、電極1端部の下端でのシリコーンゲル8の絶縁破壊は防止できたとしても、電極1端部の上端はシリコーンゲル8と接しているため、当該箇所でシリコーンゲル8が絶縁破壊し、以て沿面放電により短絡破壊に至る虞があるという問題があった。   With respect to this problem, the technique described in Patent Document 2 coats a hard resin (resin coating 10) having a higher dielectric breakdown strength than the silicone gel 8 on the end portion of the surface electrode 1 where the electric field concentrates, whereby the silicone gel 8 is prevented, and even if the creeping distance is short, short-circuit breakdown due to creeping discharge is suppressed to ensure insulation reliability. However, in the technique of Patent Document 2, even if the dielectric breakdown of the silicone gel 8 at the lower end of the electrode 1 end can be prevented, the upper end of the electrode 1 end is in contact with the silicone gel 8, so that There was a problem that the gel 8 might break down and cause a short circuit breakdown due to creeping discharge.

したがって、パワー半導体モジュールの大容量化を実現しながら高絶縁信頼性を担保するため、絶縁基板上の表面電極の面積を拡大して沿面距離を縮小した場合でも、沿面放電による短絡破壊を防ぐことを可能とするパワー半導体モジュールを提供することが課題となる。   Therefore, in order to ensure high insulation reliability while realizing a large capacity of power semiconductor modules, even if the surface electrode area on the insulating substrate is enlarged and the creepage distance is reduced, short circuit breakdown due to creeping discharge is prevented. It is a problem to provide a power semiconductor module that enables the above.

上記課題を解決するために、本発明のパワー半導体モジュールの主な特徴は、以下の通りである。   In order to solve the above problems, main features of the power semiconductor module of the present invention are as follows.

すなわち、本発明のパワー半導体モジュールは、少なくとも1枚の絶縁基板と、前記絶縁基板の第1の面および前記第1の面の反対側の面である第2の面にそれぞれ固定された第1の電極および第2の電極と、前記絶縁基板の前記第1の電極に接合されたパワー半導体チップと、前記絶縁基板の前記第2の電極に接合された金属ベースと、前記絶縁基板と前記第1の電極と前記第2の電極と前記パワー半導体チップとを共に収容する絶縁ケースと、前記金属ベースと前記絶縁ケースとによって形成される空間の内部に配置され、前記絶縁基板と前記第1の電極と前記第2の電極と前記パワー半導体チップとを共に封止するシリコーンゲルとを有するパワー半導体モジュールであって、前記絶縁基板の互いに対向する側面同士の間、および前記絶縁基板に対向する前記絶縁ケースの側面と前記絶縁基板の側面との間の少なくともいずれか一方が硬質樹脂で互いに接合され、前記硬質樹脂は、前記絶縁基板の前記第1の面であって前記第1の電極から露出している部分の一部または前記絶縁基板の前記第2の面であって前記第2の電極から露出している部分の一部のいずれか一方および前記絶縁基板の側面の一部を覆っていることを特徴とする。   That is, the power semiconductor module of the present invention includes at least one insulating substrate and a first surface fixed to the first surface of the insulating substrate and a second surface that is the surface opposite to the first surface. And a second electrode; a power semiconductor chip bonded to the first electrode of the insulating substrate; a metal base bonded to the second electrode of the insulating substrate; the insulating substrate; An insulating case that accommodates both the first electrode, the second electrode, and the power semiconductor chip; and a space formed by the metal base and the insulating case; and the insulating substrate and the first electrode A power semiconductor module having a silicone gel that seals both the electrode, the second electrode, and the power semiconductor chip, between the mutually facing side surfaces of the insulating substrate, and the At least one of a side surface of the insulating case facing the edge substrate and a side surface of the insulating substrate is bonded to each other with a hard resin, and the hard resin is the first surface of the insulating substrate, and One of a part exposed from the first electrode or a part of the second surface of the insulating substrate that is exposed from the second electrode, and a side surface of the insulating substrate It is characterized by covering a part of.

本発明によれば、パワー半導体モジュールの大容量化を実現しながら高絶縁信頼性を担保するため、絶縁基板上の表面電極の面積を拡大して沿面距離を縮小した場合でも、沿面放電による短絡破壊を防ぐことを可能とするパワー半導体モジュールを提供することができる。   According to the present invention, even when the creepage distance is reduced by increasing the area of the surface electrode on the insulating substrate in order to ensure high insulation reliability while realizing a large capacity of the power semiconductor module, a short circuit due to creeping discharge. A power semiconductor module that can prevent destruction can be provided.

本発明の第1の実施形態(実施例1)に係るパワー半導体モジュールの構成を示す図である。It is a figure which shows the structure of the power semiconductor module which concerns on the 1st Embodiment (Example 1) of this invention. 本発明の第2の実施形態(実施例2)に係るパワー半導体モジュールの構成を示す図である。It is a figure which shows the structure of the power semiconductor module which concerns on the 2nd Embodiment (Example 2) of this invention. 本発明の第2の実施形態(実施例2)に係るパワー半導体モジュールの作製方法を示す作製工程流れ図(フローチャート)である。It is a manufacturing process flowchart (flowchart) which shows the manufacturing method of the power semiconductor module which concerns on the 2nd Embodiment (Example 2) of this invention. 本発明の第3の実施形態(実施例3)に係るパワー半導体モジュールの構成を示す図である。It is a figure which shows the structure of the power semiconductor module which concerns on the 3rd Embodiment (Example 3) of this invention. 従来のパワー半導体モジュールの構成を示す図である。It is a figure which shows the structure of the conventional power semiconductor module.

以下、本発明のパワー半導体モジュールの実施形態の例を、各実施例として図面に基づいて説明する。なお、各実施例において、同一構成部品には同符号を使用する。   Hereinafter, an example of an embodiment of a power semiconductor module of the present invention will be described as each example with reference to the drawings. In addition, in each Example, the same code | symbol is used for the same component.

図1に本発明の第1の実施形態(実施例1)に係るパワー半導体モジュールの構成を示す。   FIG. 1 shows the configuration of a power semiconductor module according to the first embodiment (Example 1) of the present invention.

該図に示す如く、本実施例のパワー半導体モジュール100は、パワー半導体チップ1、絶縁基板2、金属ベース3、ボンディングワイヤ4、絶縁ケース5、絶縁封止材であって軟質樹脂であるシリコーンゲル6、および硬質樹脂8を有して構成される。具体的には、パワー半導体モジュール100は、例えば、少なくとも1枚の絶縁基板2と、絶縁基板2の第1の面および第1の面の反対側の面である第2の面にそれぞれ固定された第1の電極7−1および第2の電極7−2と、絶縁基板2の第1の電極7−1に接合されたパワー半導体チップ1と、絶縁基板2の第2の電極7−2に接合された金属ベース3と、絶縁基板2と第1の電極7−1と第2の電極7−2とパワー半導体チップ1とを共に収容する絶縁ケース5と、金属ベース3と絶縁ケース5とによって形成される空間の内部に配置され、絶縁基板2と第1の電極7−1と第2の電極7−2とパワー半導体チップ1とを共に封止するシリコーンゲルとを有して構成される。絶縁基板2の互いに対向する側面同士の間、および絶縁基板2に対向する絶縁ケース5の側面と絶縁基板2の側面との間の少なくともいずれか一方は硬質樹脂で互いに接合される。硬質樹脂は、絶縁基板2の第1の面(例えば表面)であって第1の電極7−1から露出している部分の一部、または、絶縁基板2の第2の面(例えば裏面)であって第2の電極7−2から露出している部分の一部のいずれか一方と、絶縁基板2の側面の一部とを覆っている。   As shown in the figure, the power semiconductor module 100 of this embodiment includes a power semiconductor chip 1, an insulating substrate 2, a metal base 3, a bonding wire 4, an insulating case 5, a silicone gel that is an insulating sealing material and is a soft resin. 6 and hard resin 8. Specifically, the power semiconductor module 100 is fixed to, for example, at least one insulating substrate 2 and a first surface of the insulating substrate 2 and a second surface that is the surface opposite to the first surface. The first electrode 7-1 and the second electrode 7-2, the power semiconductor chip 1 joined to the first electrode 7-1 of the insulating substrate 2, and the second electrode 7-2 of the insulating substrate 2 A metal base 3 bonded to each other, an insulating case 5 that accommodates the insulating substrate 2, the first electrode 7-1, the second electrode 7-2, and the power semiconductor chip 1, and the metal base 3 and the insulating case 5 And a silicone gel that seals the insulating substrate 2, the first electrode 7-1, the second electrode 7-2, and the power semiconductor chip 1 together. Is done. At least one of the side surfaces of the insulating substrate 2 facing each other and between the side surface of the insulating case 5 facing the insulating substrate 2 and the side surface of the insulating substrate 2 are bonded to each other with a hard resin. The hard resin is a part of the first surface (for example, the front surface) of the insulating substrate 2 that is exposed from the first electrode 7-1 or the second surface (for example, the back surface) of the insulating substrate 2. Thus, either one of the portions exposed from the second electrode 7-2 and a portion of the side surface of the insulating substrate 2 are covered.

絶縁基板2には表面電極7−1および裏面電極7−2がそれぞれ第1の面および第2の面にろう付けされており、表面電極7−1上にパワー半導体チップ1が半田接合され、裏面電極7−2と金属ベース3とが半田接合される。パワー半導体チップ1と絶縁基板2の表面電極7−1とはボンディングワイヤ4により互いに電気的に接続される。金属ベース3の周縁部には絶縁ケース5が接着剤により固定され、金属ベース3と絶縁ケース5とによって形成される空間の内部にはシリコーンゲル6が配置され、これが当該空間内に貯留することで、表面電極7−1および裏面電極7−2を伴った絶縁基板2およびパワー半導体チップ1が当該空間の内部に封止される。絶縁基板2の側面と絶縁ケース5の側面(内壁面)との間は硬質樹脂8で互いに接合されており、例えば絶縁基板2が2枚設けられる場合は、当該2枚の絶縁基板2が互いに対向する側面同士が硬質樹脂8で互いに接合される。硬質樹脂の上側がシリコーンゲル6で充填されている。絶縁基板2の表面電極7−1の端部近傍のシリコーンゲル6で絶縁破壊が生じるとシリコーンゲル中に熱・ガスが発生し、軟質樹脂であるシリコーンゲル6の中には状況に応じてボイドが発生する。絶縁樹脂と比べてボイドの絶縁破壊強度は低いことから、従来技術であれば、発生したボイドでさらに絶縁破壊が生じ、これらの絶縁破壊が連鎖して絶縁基板表面、更にはその側面を通り、シリコーンゲル中の放電は進んでいくこととなる。そして、この放電が金属ベース3まで到達すると短絡破壊が生じる。しかし、本発明においては、表面電極7−1の端部と金属ベース3との間の沿面放電経路上に必ず硬質樹脂8が介在する構造であり、また、シリコーンゲル6の絶縁破壊では見られた、ボイドが発生しながら連鎖して進む放電は、硬質樹脂8では起こらないことから、所定の厚さの固体樹脂等の硬質樹脂8があればそこで放電が止まり、以て短絡破壊を防止することができる。ここで、所定の厚さとは、例えばパワー半導体モジュール100の表面電極(高電位部)と金属ベース3(低電位部)との間に10kVrmsの電圧が印加され、絶縁破壊強度40kVrms/mmの固体樹脂を適用する場合には、最低でも0.25mm(10kVrms/40kVrms/mm)程度の厚さである。   A surface electrode 7-1 and a back surface electrode 7-2 are brazed to the first surface and the second surface, respectively, on the insulating substrate 2, and the power semiconductor chip 1 is soldered onto the surface electrode 7-1. The back electrode 7-2 and the metal base 3 are soldered together. The power semiconductor chip 1 and the surface electrode 7-1 of the insulating substrate 2 are electrically connected to each other by a bonding wire 4. An insulating case 5 is fixed to the peripheral edge of the metal base 3 with an adhesive, and a silicone gel 6 is disposed inside a space formed by the metal base 3 and the insulating case 5 and is stored in the space. Thus, the insulating substrate 2 and the power semiconductor chip 1 with the front electrode 7-1 and the back electrode 7-2 are sealed inside the space. The side surface of the insulating substrate 2 and the side surface (inner wall surface) of the insulating case 5 are bonded to each other with a hard resin 8. For example, when two insulating substrates 2 are provided, the two insulating substrates 2 are mutually connected. Opposing side surfaces are joined to each other by the hard resin 8. The upper side of the hard resin is filled with the silicone gel 6. When dielectric breakdown occurs in the silicone gel 6 near the end of the surface electrode 7-1 of the insulating substrate 2, heat and gas are generated in the silicone gel, and there are voids in the silicone gel 6 that is a soft resin depending on the situation. Will occur. Since the dielectric breakdown strength of the void is low compared to the insulating resin, if the conventional technology, further dielectric breakdown occurs in the generated void, these dielectric breakdown are chained through the insulating substrate surface, and further through its side, The discharge in the silicone gel will proceed. When this discharge reaches the metal base 3, a short circuit breakage occurs. However, in the present invention, the structure is such that the hard resin 8 is necessarily interposed on the creeping discharge path between the end portion of the surface electrode 7-1 and the metal base 3, and is also seen in the dielectric breakdown of the silicone gel 6. In addition, since the discharge proceeding in a chain while generating voids does not occur in the hard resin 8, if there is a hard resin 8 such as a solid resin having a predetermined thickness, the discharge stops there, thereby preventing a short circuit failure. be able to. Here, the predetermined thickness refers to a solid having a dielectric breakdown strength of 40 kVrms / mm when a voltage of 10 kVrms is applied between the surface electrode (high potential portion) of the power semiconductor module 100 and the metal base 3 (low potential portion), for example. When resin is applied, the thickness is at least about 0.25 mm (10 kVrms / 40 kVrms / mm).

本実施例によれば、パワー半導体モジュール100の大容量化を実現しながら高絶縁信頼性を担保するため、絶縁基板2上の表面電極7−1の面積を拡大して沿面距離を縮小した場合でも、沿面放電による短絡破壊を防ぐことを可能とするパワー半導体モジュール100を提供することができる。   According to the present embodiment, when the creepage distance is reduced by increasing the area of the surface electrode 7-1 on the insulating substrate 2 in order to ensure high insulation reliability while realizing an increase in capacity of the power semiconductor module 100. However, it is possible to provide the power semiconductor module 100 that can prevent the short-circuit breakdown due to creeping discharge.

図2に本発明の第2の実施形態(実施例2)に係るパワー半導体モジュールの構成を示す。   FIG. 2 shows a configuration of a power semiconductor module according to the second embodiment (Example 2) of the present invention.

該図に示す如く、本実施例のパワー半導体モジュール200は、実施例1と比較すると、固体樹脂等の硬質樹脂8の上方および下方にシリコーンゲル6を配置する点で実施例1と異なるが、その点を除いた他の構成は実施例1と共通である。   As shown in the figure, the power semiconductor module 200 of this example differs from that of Example 1 in that the silicone gel 6 is disposed above and below the hard resin 8 such as a solid resin, as compared with Example 1. Other configurations except for this point are the same as those in the first embodiment.

実施例1のように絶縁基板2と金属ベース3との間を粘性の高い硬質樹脂8で封止する場合には空隙が生じやすい。かかる空隙が存在しても局所的な絶縁破壊(部分放電)が発生せず、絶縁信頼性が低下することのない条件下では、実施例1の構成は有効であるが、そのような条件下に無い場合は別の実施形態が必要となる可能性がある。本実施例の構成は、そのような場合を想定して提案したものであり、絶縁基板2と金属ベース3との隙間には粘性が低く流動性の高いシリコーンゲル6が配置され、これで当該箇所を封止するため、当該箇所に空隙をつくることなく絶縁樹脂を充填することが可能である。   When the space between the insulating substrate 2 and the metal base 3 is sealed with the hard resin 8 having a high viscosity as in the first embodiment, a gap is likely to be generated. The configuration of Example 1 is effective under conditions in which local dielectric breakdown (partial discharge) does not occur even when such voids are present and insulation reliability does not deteriorate. If not, another embodiment may be required. The configuration of the present embodiment is proposed in view of such a case, and a silicone gel 6 having low viscosity and high fluidity is disposed in the gap between the insulating substrate 2 and the metal base 3. Since the portion is sealed, the insulating resin can be filled without forming a gap in the portion.

図3は本実施例におけるパワー半導体モジュール200の作製方法に対応する作製工程流れ図(フローチャート)300を示す。絶縁基板2の表面電極7−1上のコレクタ電極にパワー半導体チップ1を半田で接合した後、パワー半導体チップ1と絶縁基板2の表面電極7−1上のエミッタ電極・ゲート電極とをボンディングワイヤ4によるワイヤボンディングで互いに電気的に接続し、絶縁基板2の裏面電極7−2と金属ベース3とを半田で互いに電気的に接続する。金属ベース3と絶縁ケース5とを接着剤で互いに接続した後、絶縁基板2と金属ベース3との間を充填する量のシリコーンゲル6を注入して硬化した後に絶縁基板2の側面と絶縁ケース5との間に硬質樹脂(熱硬化樹脂)8を注入し硬化する。絶縁基板2を複数枚使用する場合には、各絶縁基板2同士が対向する側面との間に硬質樹脂(熱硬化樹脂)8を注入し硬化する。モジュール外部への引き出し配線である主端子(図示せず)と絶縁基板2の表面電極7−1とを半田で互いに接合し、更に絶縁ケース5の蓋を絶縁ケース5の側面部材に接着して金属ベース3と絶縁ケース5とによって空間が形成されるようにする。最後に、当該空間の内部へシリコーンゲル6を注入して硬化させる。   FIG. 3 shows a manufacturing process flowchart (flowchart) 300 corresponding to the manufacturing method of the power semiconductor module 200 in this embodiment. After the power semiconductor chip 1 is joined to the collector electrode on the surface electrode 7-1 of the insulating substrate 2 by soldering, the power semiconductor chip 1 and the emitter electrode / gate electrode on the surface electrode 7-1 of the insulating substrate 2 are bonded to the bonding wire. The back surface electrode 7-2 of the insulating substrate 2 and the metal base 3 are electrically connected to each other with solder. After the metal base 3 and the insulating case 5 are connected to each other with an adhesive, an amount of silicone gel 6 filling the space between the insulating substrate 2 and the metal base 3 is injected and cured, and then the side surface of the insulating substrate 2 and the insulating case Hard resin (thermosetting resin) 8 is injected between 5 and 5 and cured. When a plurality of insulating substrates 2 are used, a hard resin (thermosetting resin) 8 is injected and cured between the side surfaces of the insulating substrates 2 facing each other. A main terminal (not shown), which is a lead-out wiring to the outside of the module, and the surface electrode 7-1 of the insulating substrate 2 are joined to each other with solder, and the lid of the insulating case 5 is bonded to the side member of the insulating case 5 A space is formed by the metal base 3 and the insulating case 5. Finally, the silicone gel 6 is injected into the space and cured.

本実施例によれば、絶縁基板2と金属ベース3との間に空隙が存在すると局所的な絶縁破壊(部分放電)が発生しやすくなる条件下においてもパワー半導体モジュール200の大容量化を実現しながら高絶縁信頼性を担保するため、絶縁基板2上の表面電極7−1の面積を拡大して沿面距離を縮小した場合でも、沿面放電による短絡破壊を防ぐことを可能とするパワー半導体モジュール200を提供することができる。   According to the present embodiment, the capacity of the power semiconductor module 200 can be increased even under conditions where local insulation breakdown (partial discharge) is liable to occur if a gap exists between the insulating substrate 2 and the metal base 3. In order to ensure high insulation reliability, a power semiconductor module capable of preventing short-circuit breakdown due to creeping discharge even when the surface electrode 7-1 on the insulating substrate 2 is enlarged and the creeping distance is reduced. 200 can be provided.

図4に本発明の第3の実施形態(実施例3)に係るパワー半導体モジュールの構成を示す。   FIG. 4 shows the configuration of a power semiconductor module according to the third embodiment (Example 3) of the present invention.

該図に示す如く、本実施例のパワー半導体モジュール400は、実施例2と比較すると、絶縁ケース5の内壁面上の一部に突起9があり、突起9と絶縁基板2の一部とが硬質樹脂8で互いに接合される点で実施例2と異なるが、その点を除いた他の構成は実施例2と共通である。突起9と硬質樹脂8とを互いに接合した後に、シリコーンゲル6を注入・硬化する。ここで、突起2には突起2の上方と下方との間を貫通するスリットを設けてもよい。その場合、スリットがあるため、スリットを通して絶縁基板2の下方へもシリコーンゲル6を注入・配置することができる。また、実施例2では、硬質樹脂8を塗布・硬化する前に絶縁基板2の下方へシリコーンゲル6を注入・硬化し、硬質樹脂8を塗布・硬化した後にモジュール内部全体へシリコーンゲル6を注入・硬化するといった、シリコーンゲル6の注入・硬化プロセスが2回必要であった。これに対し、本実施例ではシリコーンゲル6の注入・硬化プロセスを1回に減らすことができるため、パワー半導体モジュール400の作製がより簡易になる。   As shown in the figure, the power semiconductor module 400 of this example has a protrusion 9 on a part of the inner wall surface of the insulating case 5 as compared with Example 2, and the protrusion 9 and a part of the insulating substrate 2 are Although different from the second embodiment in that they are joined to each other by the hard resin 8, other configurations except for this point are common to the second embodiment. After the projection 9 and the hard resin 8 are bonded to each other, the silicone gel 6 is injected and cured. Here, the protrusion 2 may be provided with a slit penetrating between the upper part and the lower part of the protrusion 2. In that case, since there is a slit, the silicone gel 6 can be injected and arranged also below the insulating substrate 2 through the slit. In Example 2, the silicone gel 6 is injected / cured below the insulating substrate 2 before the hard resin 8 is applied / cured, and the silicone gel 6 is injected into the entire module after the hard resin 8 is applied / cured. -The injection / curing process of the silicone gel 6, such as curing, was required twice. On the other hand, in this embodiment, since the injection / curing process of the silicone gel 6 can be reduced to one time, the production of the power semiconductor module 400 becomes easier.

本実施例によれば、パワー半導体モジュール400の大容量化を実現しながら高絶縁信頼性を担保するため、絶縁基板2上の表面電極7−1の面積を拡大して沿面距離を縮小した場合でも、沿面放電による短絡破壊を防ぐことを可能とするパワー半導体モジュール400をより簡易な作製プロセスで提供することができる。   According to the present embodiment, in order to ensure high insulation reliability while realizing a large capacity of the power semiconductor module 400, the area of the surface electrode 7-1 on the insulating substrate 2 is enlarged and the creepage distance is reduced. However, it is possible to provide the power semiconductor module 400 that can prevent short-circuit breakdown due to creeping discharge with a simpler manufacturing process.

1 パワー半導体チップ
2 絶縁基板
3 金属ベース板
4 ボンディングワイヤ
5 絶縁ケース
6 シリコーンゲル
7−1 絶縁基板電極(表面電極)
7−2 絶縁基板電極(裏面電極)
8 硬質樹脂
9 ケース突起
DESCRIPTION OF SYMBOLS 1 Power semiconductor chip 2 Insulating substrate 3 Metal base board 4 Bonding wire 5 Insulating case 6 Silicone gel 7-1 Insulating substrate electrode (surface electrode)
7-2 Insulated substrate electrode (back electrode)
8 Hard resin 9 Case protrusion

Claims (6)

少なくとも1枚の絶縁基板と、
前記絶縁基板の第1の面および前記第1の面の反対側の面である第2の面にそれぞれ固定された第1の電極および第2の電極と、
前記絶縁基板の前記第1の電極に接合されたパワー半導体チップと、
前記絶縁基板の前記第2の電極に接合された金属ベースと、
前記絶縁基板と前記第1の電極と前記第2の電極と前記パワー半導体チップとを共に収容する絶縁ケースと、
前記金属ベースと前記絶縁ケースとによって形成される空間の内部に配置され、前記絶縁基板と前記第1の電極と前記第2の電極と前記パワー半導体チップとを共に封止するシリコーンゲルと
を有するパワー半導体モジュールであって、
前記絶縁基板の互いに対向する側面同士の間、および前記絶縁基板に対向する前記絶縁ケースの側面と前記絶縁基板の側面との間の少なくともいずれか一方が硬質樹脂で互いに接合され、
前記硬質樹脂は、前記絶縁基板の前記第1の面であって前記第1の電極から露出している部分の一部または前記絶縁基板の前記第2の面であって前記第2の電極から露出している部分の一部のいずれか一方および前記絶縁基板の側面の一部を覆っている
ことを特徴とするパワー半導体モジュール。
At least one insulating substrate;
A first electrode and a second electrode respectively fixed to a first surface of the insulating substrate and a second surface which is a surface opposite to the first surface;
A power semiconductor chip bonded to the first electrode of the insulating substrate;
A metal base bonded to the second electrode of the insulating substrate;
An insulating case for accommodating both the insulating substrate, the first electrode, the second electrode, and the power semiconductor chip;
A silicone gel is disposed in a space formed by the metal base and the insulating case and seals the insulating substrate, the first electrode, the second electrode, and the power semiconductor chip together. A power semiconductor module,
Between the mutually facing side surfaces of the insulating substrate, and at least one of the side surface of the insulating case and the side surface of the insulating substrate facing the insulating substrate is bonded to each other with a hard resin,
The hard resin is a part of the first surface of the insulating substrate that is exposed from the first electrode or the second surface of the insulating substrate from the second electrode. One of the exposed portions and a portion of the side surface of the insulating substrate are covered.
請求項1に記載のパワー半導体モジュールにおいて、
前記絶縁基板の前記第1の面であって前記第1の電極から露出している部分および前記絶縁基板の側面の一部は前記シリコーンゲルで覆われ、
前記絶縁基板の前記第2の面であって前記第2の電極から露出している部分および前記絶縁基板の側面の他の一部は前記硬質樹脂で覆われ、
前記絶縁基板の前記第1の面を上方、前記第2の面を下方とした場合に、前記硬質樹脂の上方が前記シリコーンゲルと接し、前記硬質樹脂の下方が前記金属ベースと接している
ことを特徴とするパワー半導体モジュール。
The power semiconductor module according to claim 1,
A portion of the first surface of the insulating substrate exposed from the first electrode and a part of a side surface of the insulating substrate are covered with the silicone gel,
The second surface of the insulating substrate that is exposed from the second electrode and the other part of the side surface of the insulating substrate are covered with the hard resin,
When the first surface of the insulating substrate is the upper side and the second surface is the lower side, the upper side of the hard resin is in contact with the silicone gel, and the lower side of the hard resin is in contact with the metal base. Power semiconductor module characterized by
請求項1に記載のパワー半導体モジュールにおいて、
前記絶縁基板の互いに対向する側面同士の間は前記硬質樹脂で互いに接合され、
前記絶縁基板の互いに対向する側面同士の間は、
前記絶縁基板の前記第1の面であって前記第1の電極から露出している部分の一部および前記絶縁基板の側面の一部が前記硬質樹脂で覆われ、
前記絶縁基板の前記第2の面であって前記第2の電極から露出している部分および前記絶縁基板の側面の他の一部が前記シリコーンゲルで覆われ、
前記絶縁基板の前記第1の面を上方、前記第2の面を下方とした場合に、前記硬質樹脂の上方および下方が前記シリコーンゲルと接している
ことを特徴とするパワー半導体モジュール。
The power semiconductor module according to claim 1,
Between the mutually opposing side surfaces of the insulating substrate are bonded to each other with the hard resin,
Between the sides facing each other of the insulating substrate,
A portion of the first surface of the insulating substrate that is exposed from the first electrode and a portion of the side surface of the insulating substrate are covered with the hard resin;
A portion of the second surface of the insulating substrate exposed from the second electrode and another portion of the side surface of the insulating substrate are covered with the silicone gel;
The power semiconductor module, wherein the upper and lower sides of the hard resin are in contact with the silicone gel when the first surface of the insulating substrate is the upper side and the second surface is the lower side.
請求項3に記載のパワー半導体モジュールにおいて、
前記絶縁基板に対向する前記絶縁ケースの側面と前記絶縁基板の側面との間は前記硬質樹脂で互いに接合され、
前記絶縁基板に対向する前記絶縁ケースの側面と前記絶縁基板の側面との間は、
前記絶縁基板の前記第1の面であって前記第1の電極から露出している部分の一部および前記絶縁基板の側面の一部が前記硬質樹脂で覆われ、
前記絶縁基板の前記第2の面であって前記第2の電極から露出している部分および前記絶縁基板の側面の他の一部が前記シリコーンゲルで覆われ、
前記絶縁基板の前記第1の面を上方、前記第2の面を下方とした場合に、前記硬質樹脂の上方および下方が前記シリコーンゲルと接し、
前記硬質樹脂は更に前記絶縁ケースの内壁面と接している
ことを特徴とするパワー半導体モジュール。
In the power semiconductor module according to claim 3,
Between the side surface of the insulating case facing the insulating substrate and the side surface of the insulating substrate are bonded to each other with the hard resin,
Between the side surface of the insulating case facing the insulating substrate and the side surface of the insulating substrate,
A portion of the first surface of the insulating substrate that is exposed from the first electrode and a portion of the side surface of the insulating substrate are covered with the hard resin;
A portion of the second surface of the insulating substrate exposed from the second electrode and another portion of the side surface of the insulating substrate are covered with the silicone gel;
When the first surface of the insulating substrate is the upper side and the second surface is the lower side, the upper and lower sides of the hard resin are in contact with the silicone gel,
The hard semiconductor is further in contact with the inner wall surface of the insulating case.
請求項3に記載のパワー半導体モジュールにおいて、
前記絶縁基板に対向する前記絶縁ケースの側面と前記絶縁基板の側面との間は前記硬質樹脂で互いに間接的に接合され、
前記絶縁ケースの内壁面上には突起が形成されており、前記突起と、前記絶縁基板の前記第1の面であって前記第1の電極から露出している部分の一部とが、前記硬質樹脂で互いに接合されることにより、前記絶縁基板に対向する前記絶縁ケースの側面と前記絶縁基板の側面とが互いに接合される
ことを特徴とするパワー半導体モジュール。
In the power semiconductor module according to claim 3,
Between the side surface of the insulating case facing the insulating substrate and the side surface of the insulating substrate are indirectly bonded to each other with the hard resin,
A protrusion is formed on the inner wall surface of the insulating case, and the protrusion and a part of the first surface of the insulating substrate exposed from the first electrode are A power semiconductor module, wherein the side surface of the insulating case and the side surface of the insulating substrate facing the insulating substrate are bonded to each other by being bonded to each other with a hard resin.
請求項5に記載のパワー半導体モジュールにおいて、
前記突起は、前記絶縁基板の前記第1の面を上方、前記第2の面を下方とした場合に、前記突起の上方と下方との間を貫通するスリットを有する
ことを特徴とするパワー半導体モジュール。
The power semiconductor module according to claim 5, wherein
The protrusion has a slit penetrating between an upper portion and a lower portion of the protrusion when the first surface of the insulating substrate is the upper side and the second surface is a lower side. module.
JP2017164997A 2017-08-30 2017-08-30 Power semiconductor module Active JP6891075B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017164997A JP6891075B2 (en) 2017-08-30 2017-08-30 Power semiconductor module
CN201880050808.7A CN111033723B (en) 2017-08-30 2018-07-19 power semiconductor module
PCT/JP2018/027040 WO2019044243A1 (en) 2017-08-30 2018-07-19 Power semiconductor module
DE112018003636.7T DE112018003636B4 (en) 2017-08-30 2018-07-19 power semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017164997A JP6891075B2 (en) 2017-08-30 2017-08-30 Power semiconductor module

Publications (2)

Publication Number Publication Date
JP2019046839A true JP2019046839A (en) 2019-03-22
JP6891075B2 JP6891075B2 (en) 2021-06-18

Family

ID=65526298

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017164997A Active JP6891075B2 (en) 2017-08-30 2017-08-30 Power semiconductor module

Country Status (4)

Country Link
JP (1) JP6891075B2 (en)
CN (1) CN111033723B (en)
DE (1) DE112018003636B4 (en)
WO (1) WO2019044243A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6680414B1 (en) * 2019-06-19 2020-04-15 三菱電機株式会社 Semiconductor device and power converter

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011222805A (en) * 2010-04-12 2011-11-04 Mitsubishi Electric Corp Power semiconductor module
JP2012084835A (en) * 2010-09-14 2012-04-26 Hitachi Ltd Power module and manufacturing method of the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3903850B2 (en) 2002-06-10 2007-04-11 三菱電機株式会社 Inverter module
JP5570476B2 (en) 2011-07-05 2014-08-13 三菱電機株式会社 Semiconductor device and manufacturing method of semiconductor device
JP5900620B2 (en) * 2012-07-05 2016-04-06 三菱電機株式会社 Semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011222805A (en) * 2010-04-12 2011-11-04 Mitsubishi Electric Corp Power semiconductor module
JP2012084835A (en) * 2010-09-14 2012-04-26 Hitachi Ltd Power module and manufacturing method of the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6680414B1 (en) * 2019-06-19 2020-04-15 三菱電機株式会社 Semiconductor device and power converter
WO2020255297A1 (en) * 2019-06-19 2020-12-24 三菱電機株式会社 Semiconductor device and power converter

Also Published As

Publication number Publication date
JP6891075B2 (en) 2021-06-18
CN111033723A (en) 2020-04-17
DE112018003636T5 (en) 2020-04-09
WO2019044243A1 (en) 2019-03-07
DE112018003636B4 (en) 2023-06-29
CN111033723B (en) 2023-09-05

Similar Documents

Publication Publication Date Title
JP6233507B2 (en) Power semiconductor modules and composite modules
US8183094B2 (en) Method of manufacturing a semiconductor device having a semiconductor chip and resin sealing portion
CN103339724B (en) power semiconductor module
CN104303297B (en) Power semiconductor module
CN104285294B (en) Semiconductor device and the manufacture method of this semiconductor device
US9171773B2 (en) Semiconductor device
US7868436B2 (en) Semiconductor device
CN109743882B (en) Semiconductor device and power conversion device
JP6398270B2 (en) Semiconductor device
US9754855B2 (en) Semiconductor module having an embedded metal heat dissipation plate
CN107093587B (en) Semiconductor device and method for manufacturing the same
JP5212417B2 (en) Power semiconductor module
US10959333B2 (en) Semiconductor device
JP6149932B2 (en) Semiconductor device
JP7155748B2 (en) semiconductor equipment
JP2018110218A (en) Semiconductor device and manufacturing method thereof
US9209099B1 (en) Power semiconductor module
JP2007012831A (en) Power semiconductor device
JP6811580B2 (en) Power semiconductor module
CN104798194B (en) Semiconductor devices
CN114008775A (en) Semiconductor device and method for manufacturing the same
JP7002993B2 (en) Power semiconductor module
JP6891075B2 (en) Power semiconductor module
JP2025074405A (en) Semiconductor module and method for manufacturing the same
JP2013098343A (en) Semiconductor device and method of manufacturing the same

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170904

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200123

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200124

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20200217

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20200220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210310

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210511

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210526

R150 Certificate of patent or registration of utility model

Ref document number: 6891075

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350