JP2019041198A - 負荷制御装置及び負荷制御方法 - Google Patents

Abstract

【課題】異常発熱及び耐性劣化を抑制することできる負荷制御装置及び負荷制御方法を提供する。
【解決手段】半導体リレーＣＨ１１、ＣＨ１４、ＣＨ２１、ＣＨ２４は、同一の負荷２１に直列接続され、かつ、互いに並列接続されている。半導体リレーＣＨ１２、ＣＨ１３、ＣＨ２２は、同一の負荷２２に直列接続され、かつ、互いに並列接続されている。制御部１４は、半導体リレーＣＨ１１、ＣＨ１４、ＣＨ２１、ＣＨ２４の異常を検出すると、全ての半導体リレーＣＨ１１、ＣＨ１４、ＣＨ２１、ＣＨ２４をオフする。また、制御部１４は、半導体リレーＣＨ１２、ＣＨ１３、ＣＨ２２の異常を検出すると、全ての半導体リレーＣＨ１２、ＣＨ１３、ＣＨ２２をオフする。
【選択図】図１

Description

本発明は、負荷制御装置及び負荷制御方法に関する。

従来、上述した負荷制御装置として、例えば、特許文献１に記載された電線保護装置が提案されている。この電源保護装置は、負荷に対して電源をオンオフする半導体スイッチ素子に流れる電流、または、当該電流から算出したハーネスの温度が上限値を超えたときに、上限値を超えた半導体スイッチをオフする。上限値を超えていない半導体スイッチはオフしない。

ところで、互いに並列接続された複数の並列スイッチを同時にオンオフして、同一の負荷を駆動することにより、各スイッチに流れる電流を低減することが考えられている。このような複数の並列スイッチに上述した電源保護装置を適用した場合、下記に示す問題が生じる。

複数の並列スイッチは、同じ電流が流れるように設計されているため、過電流、過熱などの異常が生じれば、電源保護装置によって全部の並列スイッチが同時にオンされるはずである。しかしながら、実際には、複数の並列スイッチは、オン抵抗やパターン抵抗のバラツキ等に起因して、流れる電流が若干異なるため、過電流、過熱などの異常が発生すると、複数の並列スイッチは同時にオフされず、若干ずれたタイミングで遮断されることが分かった。

詳しく説明すると、複数の並列スイッチのうち、電流が高いものが最初に上限値を超えてオフされる。残りのオンされている並列スイッチには、先にオフされた並列スイッチに流れる電流が加算して流れる。このため、残りの並列スイッチも上限値を超えてオフされる。しかしながら、後からオフされた並列スイッチには、先にオフされた並列スイッチに流れる電流分が加算した電流が流れるため、十分に、異常発熱及び耐性劣化を抑制することができない。

特開２００９−１３０９４４号公報

本発明は、以上の背景に鑑みてなされたものであり、異常発熱及び耐性劣化を抑制することできる負荷制御装置及び負荷制御方法を提供することを目的としている。

本発明の一態様である負荷制御装置は、
同一の負荷に直列接続され、かつ、互いに並列接続され、前記同一の負荷に対する電源供給をオンオフする複数の並列スイッチと、
前記複数の並列スイッチそれぞれの異常を検出する異常検出部と、
前記複数の並列スイッチの何れか１つでも異常が検出されると、前記複数の並列スイッチの全てをオフする制御部と、を備えたことを特徴とする。

また、前記異常検出部は、前記並列スイッチの温度、前記並列スイッチに流れる電流、及び、前記並列スイッチに供給される電力の何れか１つでも閾値以上であると前記異常を検出するようにしてもよい。

また、本発明の一態様である負荷制御方法は、同一の負荷に直列接続され、かつ、互いに並列接続され、前記同一の負荷に対する電源供給をオンオフする複数の並列スイッチそれぞれの異常を検出する工程と、
前記複数の並列スイッチの何れか１つでも異常が検出されると、前記複数の並列スイッチの全てをオフする工程と、を備えたことを特徴とする。

以上説明したように一態様によれば、複数の並列スイッチの何れか１つでも異常が検出されると、前記複数の並列スイッチの全てをオフするので、異常発熱及び耐性劣化を抑制することできる。

本発明の負荷制御装置の一実施形態を示す図である。 図１に示すＩＰＤの詳細を示す図である。 図１に示す制御部の機能ブロック図である。 図１に示す制御部の保護処理手順を示すフローチャートである。 従来例における並列接続された各半導体リレーの熱量のタイムチャートである。 図１に示す本実施形態における並列接続された各半導体リレーの熱量のタイムチャートである。 図１に示す負荷制御装置に書き込み装置を接続した状態を示す図である。

以下、本発明の一実施形態を、図１〜図３に基づいて説明する。図１は、本発明の負荷制御装置の一実施形態を示す図である。本発明の負荷制御装置１は、乗用車などの車両に搭載されたランプなどの負荷２１、２２に対する電源供給を制御する装置である。

負荷制御装置１は、図１に示すように、端子金具から構成される電源端子Ｔ１、通信端子Ｔ２、及び複数の出力端子Ｔ３１、Ｔ３２を備えている。また、負荷制御装置１は、複数のＩＰＤ(Intelligent Power Device)１１、１２と、切替部１３と、制御部１４と、を備えている。

電源端子Ｔ１は、電源回路３が接続され、電源が供給される端子である。通信端子Ｔ２は、通信回路４が接続され、通信信号が入出力される端子である。複数の出力端子Ｔ３１、Ｔ３２は、負荷２１、２２にそれぞれ接続され、電源が出力される端子である。

ＩＰＤ１１、１２は、図１及び図２に示すように、電源端子Ｔ４１、Ｔ４２（図２参照）と、複数の半導体リレーＣＨ１１〜ＣＨ１４、ＣＨ２１〜ＣＨ２４（以下、単に「半導体リレーＣＨ」とも言う）と、複数のリレー端子Ｔ５１１〜Ｔ５１４、Ｔ５２１〜Ｔ５２４と、入力端子Ｔ６１、Ｔ６２と、センス端子Ｔ７１、Ｔ７２と、を備えている。電源端子Ｔ４１、Ｔ４２は、電源端子Ｔ１から供給される電源が分配されて入力される端子である。複数の半導体リレーＣＨは、電源端子Ｔ４１、Ｔ４２から入力される電源が分配される。

なお、本実施形態では、負荷制御装置１に２つのＩＰＤ１１、１２が内蔵され、１つのＩＰＤ１１、１２には４つの半導体リレーＣＨが内蔵されている、即ち、負荷制御装置１に８つの半導体リレーＣＨが内蔵されている例について説明するが、本発明はこれに限定されるものではない。半導体リレーの数は２つ以上であればよい。

各半導体リレーＣＨは、電流検出部としての機能を有している。半導体リレーＣＨは、自身に流れる電流を検出し、検出した電流データを制御部１４に出力している。センス端子Ｔ７１、Ｔ７２は、各半導体リレーＣＨによって各々検出された電流データを出力するための端子である。

切替部１３は、ＩＰＤ１１、１２と出力端子Ｔ３１、Ｔ３２との間に設けられている。切替部１３は、図示しないスイッチから構成され、複数の半導体リレーＣＨの接続先を出力端子Ｔ３１、Ｔ３２の中から任意に選択して切り替えることができる。

切替部１３の制御は、制御部１４によって行われる。制御部１４は、負荷２１、２２が変更されたときに、各半導体リレーＣＨに流れる電流が閾値を超えないように、同一の負荷２１、２２に接続され、互いに並列接続されるスイッチの数を調整する。

なお、図１は、制御部１４によって、ＩＰＤ１１の半導体リレーＣＨ１１、ＣＨ１４及びＩＰＤ１２の半導体リレーＣＨ２１、ＣＨ２４が、出力端子Ｔ３１に接続されている例を示している。これにより、半導体リレーＣＨ１１、ＣＨ１４、ＣＨ２１、ＣＨ２４がオンすると出力端子Ｔ３１から電源が出力され、出力端子Ｔ３１に接続されている負荷２１に電源が供給される。半導体リレーＣＨ１１、ＣＨ１４、ＣＨ２１、ＣＨ２４がオフすると、出力端子Ｔ３１からの電源が遮断され、出力端子Ｔ３１に接続されている負荷２１に対する電源が遮断される。これらＩＰＤ１１の半導体リレーＣＨ１１、ＣＨ１４及びＩＰＤ１２の半導体リレーＣＨ２１、ＣＨ２４は、同一の負荷２１に接続され、かつ、互いに並列接続された複数の並列半導体リレー（並列スイッチ）である。

また、図１は、制御部１４によって、ＩＰＤ１１の半導体リレーＣＨ１２、ＣＨ１３及びＩＰＤ１２の半導体リレーＣＨ２２は、出力端子Ｔ３２に接続されている。これにより、半導体リレーＣＨ１２、ＣＨ１３、ＣＨ２２がオンすると出力端子Ｔ３２から電源が出力され、出力端子Ｔ３２に接続されている負荷２２に電源が供給される。半導体リレーＣＨ１２、ＣＨ１３、ＣＨ２２がオフすると、出力端子Ｔ３２からの電源が遮断され、出力端子Ｔ３２に接続されている負荷２２に対する電源が遮断される。これらＩＰＤ１１の半導体リレーＣＨ１２、ＣＨ１３及びＩＰＤ１２の半導体リレーＣＨ２２は、同一の負荷２２に接続され、かつ、互いに並列接続された複数の並列半導体リレーである。

制御部１４は、例えばＲＡＭ（Random Access Memory）やＲＯＭ(Read Only Memory)などのメモリを備えたＣＰＵ(Central Processing Unit)を含むマイクロコンピュータから構成され、負荷制御装置１全体を制御する。

制御部１４には、電源端子Ｔ１からの電源が供給される。制御部１４には、通信端子Ｔ２に接続され、通信信号が入出力される。また、制御部１４は、ＩＰＤの入力端子Ｔ６１、６２に接続され、各半導体リレーＣＨをオンオフする信号を出力して、負荷２１、２２に対する電源供給を制御する。また、制御部１４は、ＩＰＤ１１、１２のセンス端子Ｔ７１、Ｔ７２に接続されている。これにより、制御部１４には、各半導体リレーＣＨが検出した電流データが入力される。

次に、上述した制御部１４の詳細な構成について図３を参照して説明する。制御部１４は、入力判定部１４Ａと、信号出力部１４Ｂと、を備えている。入力判定部１４Ａは、マスタＥＣＵとの通信に基づいて半導体リレーＣＨのオンオフを判定する。信号出力部１４Ｂは、入力判定部１４Ａの判定に従って、半導体リレーＣＨをオンオフするための信号を出力する。

また、制御部１４は、電流検出部１４Ｃと、電圧検出部１４Ｄと、算出部１４Ｅと、遮断条件１４Ｆと、遮断判定部１４Ｇと、を備えている。電流検出部１４Ｃは、ＩＰＤ１１、１２のセンス端子Ｔ７１、７２から入力される電流データを取り込む。電圧検出部１４Ｄは、電源端子Ｔ１から入力された電源電圧を検出する。算出部１４Ｅは、温度算出部１４Ｅ１と、電力算出部１４Ｅ２と、を備える。温度算出部１４Ｅ１は、電流検出部１４Ｃが取り込んだ検出電流から各半導体リレーＣＨの温度を算出する。なお、温度の算出としては、例えば特開２００９−１３０９４４号に記載されたような公知の技術を用いればよい。

電力算出部１４Ｅ２は、電圧検出部１４Ｄが検出した電源電圧と、電流検出部１４Ｃが取り込んだ検出電流とを乗じて各半導体リレーＣＨでの電力を算出する。遮断条件１４Ｆには、温度、電力、電流それぞれの遮断設定温度、遮断設定電力、遮断設定電流（閾値）が記憶されている。
遮断判定部１４Ｇは、算出部１４Ｅが算出した各半導体リレーＣＨの温度データ、電力データ、電流データが遮断設定温度、遮断設定電力、遮断設定電流以上であるか否かを判定する。そして、遮断判定部１４Ｇは、温度データ、電力データ、電流データのうち１つでも遮断設定温度、遮断設定電力、遮断設定電流以上のものがあれば、その半導体リレーＣＨを遮断する。また、遮断判定部１４Ｇは、さらに遮断する半導体リレーＣＨと同一の負荷２１、２２に接続され、並列接続された半導体リレーＣＨも遮断する。

例えば、遮断判定部１４Ｇは、半導体リレーＣＨ１１の温度データ、電力データ、電流データの何れか１つでも遮断設定温度、遮断設定電力、遮断設定電流以上となると、遮断設定温度、遮断設定電力、遮断設定電流以上の半導体リレーＣＨ１１を遮断（オフ）すると判定する。遮断判定部１４Ｇは、さらにこの半導体リレーＣＨ１１と同一の負荷２１に接続され、並列接続された半導体リレーＣＨ１４、ＣＨ２１、ＣＨ２４も遮断する。信号出力部１４Ｂは、遮断判定部１４Ｇからの判定結果に従ってオフ信号を出力する。

次に、上記概略で説明した負荷制御装置１の動作について図４のフローチャートを参照して以下説明する。制御部１４は、入力判定部１４Ａ、信号出力部１４Ｂとして働き、マスタＥＣＵとの通信に応じて半導体リレーＣＨをオンオフするための信号を出力する制御処理を行っている。

制御部１４は、制御処理と並列に図４に示す保護処理を行っている。制御部１４は、所定時間以内に電源電圧を検出したか否かを判定する（ステップＳ１）。電源電圧を検出していなければ（ステップＳ１でＮ）、制御部１４は、ＩＰＤ１１、ＩＰＤ１２の半導体リレーＣＨの全てをオフして（ステップＳ２）、処理を終了する。制御部１４は、オフされると電源電圧を検出する処理を開始し、電源電圧の検出が終了すると、再び図４に示すフローチャートを開始する。

一方、所定時間以内に電源電圧を検出していれば（ステップＳ１でＹ）、制御部１４は、オンしている半導体リレーＣＨがあるか否かを判定する（ステップＳ３）。オンしている半導体リレーＣＨが１つもなければ（ステップＳ３でＮ）、制御部１４は、再びステップＳ１に戻る。

オンしている半導体リレーＣＨがあれば（ステップＳ３でＹ）、制御部１４は、各半導体リレーＣＨの電流データを取り込む。また、制御部１４は、上述したように半導体リレーＣＨの温度データ、電力データを算出する（ステップＳ４）。次に、制御部１４は、算出した温度データが遮断設定温度以上であれば（ステップＳ５でＹ）、遮断設定温度以上の半導体リレーＣＨが含まれる複数の並列半導体リレーＣＨの全てを同時にオフして（ステップＳ６）、処理を終了する。

一方、制御部１４は、算出した温度データが遮断設定温度未満であれば（ステップＳ５でＮ）、電流データが遮断設定電流以上であるか否かを判定する（ステップＳ７）。制御部１４は、電流データが遮断設定電流以上であれば（ステップＳ７でＹ）、遮断設定電流以上の半導体リレーＣＨが含まれる複数の並列半導体リレーＣＨの全てを同時にオフして（ステップＳ６）、処理を終了する。

一方、制御部１４は、算出した電流データが遮断設定電流未満であれば（ステップＳ７でＮ）、電力データが遮断設定電力以上であるか否かを判定する（ステップＳ８）。制御部１４は、電力データが遮断設定電力以上であれば（ステップＳ８でＹ）、遮断設定電力以上の半導体リレーＣＨが含まれる複数の並列半導体リレーＣＨの全てを同時にオフして（ステップＳ６）、処理を終了する。

一方、制御部１４は、算出した電力データが遮断設定電力未満であれば（ステップＳ８でＮ）、再びステップＳ１に戻る。

上述した実施形態によれば、複数の並列半導体リレーＣＨの何れか１つでも異常が検出されると、全ての並列半導体リレーＣＨをオフするので、異常発熱及び耐性劣化を抑制することができる。図５及び図６を参照して詳しく説明する。例えば、複数の並列半導体リレーＣＨ１１、ＣＨ１４、ＣＨ２１、ＣＨ２４のうち、異常が検出された半導体リレーＣＨだけをオフする従来では、熱量の変化は図５に示すようになる。

図５に示す例では、オン抵抗などの違いに起因して、半導体リレーＣＨ２４に流れる電流が、半導体リレーＣＨ１１、ＣＨ１４、ＣＨ２１に流れる電流よりも小さい。このため、遮断設定温度、遮断設定電力、遮断設定電流以上になった順に半導体リレーＣＨをオフすると、半導体リレーＣＨ１１、ＣＨ１４、ＣＨ２１が先にオフされ、半導体リレーＣＨ２４が遅れてオフされる。半導体リレーＣＨ１１、ＣＨ１４、ＣＨ２１が先にオフされると、それまで半導体リレーＣＨ１１、ＣＨ１４、ＣＨ２１に流れていた電流が半導体リレーＣＨ２４に流れてしまうため、電流が急激に上昇してしまう。

これに対して、複数の並列半導体リレーＣＨの何れか１つでも異常が検出されると、全ての並列半導体リレーＣＨをオフする本実施形態では、熱量の変化は図６に示すようになる。

図６に示す例では、図５と同様に、オン抵抗などの違いに起因して、半導体リレーＣＨ２４に流れる電流が、半導体リレーＣＨ１１、ＣＨ１４、ＣＨ２１に流れる電流よりも小さい。しかしながら、半導体リレーＣＨ１１、ＣＨ１４、ＣＨ２１、ＣＨ２４のうち１つでも異常が検出されると、全ての半導体リレーＣＨ１１、ＣＨ１４、ＣＨ２１、ＣＨ２４が同時にオフされる。これにより、１つの半導体リレーＣＨに集中して電流が流れてしまう恐れがないので、異常発熱及び耐性劣化を抑制することができる。

また、上述した実施形態によれば、制御部１４は、温度、電流、及び、電力の何れか１つでも遮断設定温度、遮断設定電流、遮断設定電力以上であると異常を検出している。特に、電力により異常を検出することにより、電源電圧の異常にも対応することができる。このため、異常発熱及び耐性劣化をより一層、抑制することができる。

また、上述した制御部１４が実行する制御プログラムは、図７に示すように、書き込み装置５を用いて書換え、書き込みを行うことができる。書き込み装置は、負荷２１、２２を変更し、制御プログラムを書き換える必要が生じた際、制御プログラムの中で遮断設定温度、遮断設定電流、遮断設定電力等、書換えが必要な部分のみ書き込む。

なお、上述した実施形態によれば、温度、電流、電力の何れか１つでも遮断設定温度、遮断設定電流、遮断設定電力以上であると異常を検出していたが、これに限ったものではない。従来例と同様に、温度、電流の何れか１つが遮断設定温度、遮断設定電流を超えたとき異常を検出してもよい。

また、上述した実施形態によれば、切替部１１が半導体リレーＣＨと出力端子Ｔ３１、Ｔ３２との接続を切り替え可能に設けていたが、これに限ったものではない。切替部１１は、必須ではない。本実施形態では、同一の負荷２１、２２に接続され、かつ、並列接続された並列スイッチがある負荷制御装置１に適用すればよく、例えば、予め図１に示すように半導体リレーＣＨと出力端子３１、Ｔ３２とを結線してあってもよい。

また、上述した実施形態によれば、半導体リレーＣＨ１１、ＣＨ１４、ＣＨ２１、ＣＨ２４のうち１つでも異常を検出すると半導体リレーＣＨ１１、ＣＨ１４、ＣＨ２１、ＣＨ２４のみオフし、半導体リレーＣＨ１２、ＣＨ１３、ＣＨ２２についてはオフしていなかったが、これに限ったものではない。本発明は、半導体リレーＣＨ１１、ＣＨ１４、ＣＨ２１、ＣＨ２４のうち１つでも異常を検出すると少なくとも半導体リレーＣＨ１１、ＣＨ１４、ＣＨ２１、ＣＨ２４をオフするものであればよく、負荷制御装置１に備えられた全ての半導体リレーＣＨ１１〜ＣＨ１４、ＣＨ２１〜ＣＨ２４をオフするようにしてもよい。

なお、本発明は上記実施形態に限定されるものではない。即ち、本発明の骨子を逸脱しない範囲で種々変形して実施することができる。

２１、２２ 負荷
１４ 制御部（異常検出部、制御部）
ＣＨ１１、ＣＨ１４、ＣＨ２１、ＣＨ２４ 半導体リレー（並列スイッチ）
ＣＨ１２、ＣＨ１３、ＣＨ２２ 半導体リレー（並列スイッチ）

Claims (3)

1. 同一の負荷に直列接続され、かつ、互いに並列接続され、前記同一の負荷に対する電源供給をオンオフする複数の並列スイッチと、
   前記複数の並列スイッチそれぞれの異常を検出する異常検出部と、
   前記複数の並列スイッチの何れか１つでも異常が検出されると、前記複数の並列スイッチの全てをオフする制御部と、を備えたことを特徴とする負荷制御装置。
2. 前記異常検出部は、前記並列スイッチの温度、前記並列スイッチに流れる電流、及び、前記並列スイッチに供給される電力の何れか１つでも閾値以上であると前記異常を検出することを特徴とする請求項１に記載の負荷制御装置。
3. 同一の負荷に直列接続され、かつ、互いに並列接続され、前記同一の負荷に対する電源供給をオンオフする複数の並列スイッチそれぞれの異常を検出する工程と、
   前記複数の並列スイッチの何れか１つでも異常が検出されると、前記複数の並列スイッチの全てをオフする工程と、を備えたことを特徴とする負荷制御方法。

Images