JP2018532310A - 熱的な損傷からのスピーカの保護 - Google Patents

Abstract

熱的な損傷からスピーカを保護する方法は、スピーカに結合される第1の抵抗器を通る第1の負荷電流を決定するステップを含む。方法はまた、第2の抵抗器を通る第2の負荷電流を参照入力として使用して、第1の負荷電流をデジタル値に変換するステップを含む。第2の抵抗は、第1の抵抗器の抵抗の温度係数の影響を減らす回路の一部である。方法はまた、第1の負荷電流のデジタル値を閾値と比較するステップを含む。方法はさらに、第1の負荷電流が閾値より大きいことに応答して、スピーカを保護するための行動をとるための命令を生成するステップを含む。

Description

関連特許出願の相互参照
本出願は、その全体が参照により本明細書に組み込まれる、「PROTECTION OF A SPEAKER FROM THERMAL DAMAGE」という表題の2015年9月18日に出願された米国本出願第14/858,306号の優先権を主張する。

スピーカは、電気信号を可聴音へと変換するために使用される電子デバイスである。スピーカは一般に、音楽および他のメディアを聞くために、家庭、自動車、事業所などにおいて使用される。従来のスピーカは、負荷電流によって電力供給され、可動の電磁石と、非可動の永久磁石と、コーン部分とを含む。負荷電流を受け取ると、電磁石の磁場の方向が急速に変化する。磁場の方向の急速な変化により、電磁石は交互に永久磁石に誘引され永久磁石から反発するようになり、これが電磁石の振動をもたらす。電磁石に取り付けられたスピーカのコーン部分は、電磁石の振動を増幅し、それにより音波を生成する。スピーカの1つの一般的な制約は、脆弱であることである。たとえば、スピーカは、スピーカの構成要素が過剰な熱に晒された場合、永久的に損傷することがある。そのような過剰な熱は、スピーカに電力供給する負荷電流によって一部が生成され得る。

熱的な損傷からスピーカを保護する方法は、スピーカに結合される第1の抵抗器を通る第1の負荷電流を決定するステップを含む。方法はまた、第2の抵抗器を通る第2の負荷電流を参照入力として使用して、第1の負荷電流をデジタル値に変換するステップを含む。第2の抵抗器は、第1の抵抗器の抵抗の温度係数の影響を減らす回路の一部である。方法はまた、第1の負荷電流のデジタル値を閾値と比較するステップを含む。方法はさらに、第1の負荷電流が閾値より大きいことに応答して、スピーカを保護するための行動をとるための命令を生成するステップを含む。

熱的な損傷からスピーカを保護するための回路は、アナログデジタルコンバータとコントローラとを含む。アナログデジタルコンバータは、スピーカに結合された第1の抵抗器を流れる第1の負荷電流と、第2の抵抗器を流れる第2の負荷電流とを受け取るように構成される。第2の抵抗器は、第1の抵抗器の抵抗の温度係数の影響を減らす。アナログデジタルコンバータはまた、第2の負荷電流を参照値として用いて、第1の負荷電流をデジタル値に変換するように構成される。アナログデジタルコンバータはまた、第1の負荷電流のデジタル値を閾値と比較するように構成される。第1の負荷電流が閾値より大きいことに応答して、アナログデジタルコンバータは、スピーカを保護するための行動をとるための命令を生成するように構成される。コントローラは、アナログデジタルコンバータから命令を受け取り、その行動を実行するように構成される。

熱的な損傷からスピーカを保護するための装置は、スピーカに結合される第1の抵抗器を通る第1の負荷電流を決定するための手段を含む。装置はまた、第1の負荷電流をデジタル値に変換するための手段を含み、変換するための手段は、第2の抵抗器を通る第2の負荷電流を参照値として使用するように構成される。第2の抵抗器は、第1の抵抗器の抵抗の温度係数の影響を減らす回路の一部である。装置はまた、第1の負荷電流のデジタル値を閾値と比較するための手段を含む。装置はさらに、第1の負荷電流が閾値より大きいことに応答して、スピーカを保護するための行動をとるための命令を生成するための手段を含む。

非一時的コンピュータ可読媒体は、コンピュータ可読命令を記憶している。コンピュータ可読命令は、スピーカに結合される第1の抵抗器を通る第1の負荷電流を決定するための命令を含む。コンピュータ可読命令はまた、第2の抵抗器を通る第2の負荷電流を参照入力として使用して、第1の負荷電流をデジタル値に変換するための命令を含む。第2の抵抗器は、第1の抵抗器の抵抗の温度係数の影響を減らす回路の一部である。コンピュータ可読命令はまた、第1の負荷電流のデジタル値を閾値と比較するための命令を含む。コンピュータ可読命令はさらに、第1の負荷電流が閾値より大きいことに応答して、スピーカを保護するための行動をとるための命令を含む。

上記は本開示の要約であり、したがって、必然的に、詳細の簡略化、一般化および省略を含んでいる。結果として、この要約は例示にすぎず、どのような形でも限定するものであることは意図していないことを当業者は諒解するであろう。特許請求の範囲によって定義されるような、本明細書において説明される他の態様、特徴、ならびにデバイスおよび/またはプロセスの利点は、本明細書に記載される詳細な説明において、かつ添付の図面と併せて、明らかになるであろう。

例示的な実施形態によるスピーカのための熱保護システムのブロック図である。 例示的な実施形態によるスピーカの負荷電流を監視するように構成されるループを図示する回路図である。 例示的な実施形態による過熱からスピーカを保護するためのプロセスを図示する流れ図である。

スピーカは、スピーカに流される負荷電流が大きすぎる場合、過剰な熱による損傷を受けやすい。スピーカを保護する従来の方法は、オンチップ抵抗器を使用してスピーカを通る負荷電流を検知するステップと、検知された負荷電流が閾値を超える場合にスピーカをオフにするステップまたは負荷電流を減らすステップとを伴う。しかしながら、負荷電流を検出するために使用されるオンチップ抵抗器は、オンチップ抵抗器の温度がそれを流れる負荷電流により上昇するにつれてオンチップ抵抗器の実際の抵抗を増大させる、抵抗の固有の温度係数を有する。抵抗のこの増大は、負荷電流の不正確な測定結果をもたらし、これにより、スピーカへの熱的な損傷を避けるように負荷電流を正確に制御することが難しくなる。本明細書において説明される主題は、オンチップ抵抗器の抵抗の温度係数が負荷電流の測定結果に対して有する影響を大きく減らすことによって、この問題を解決する。以下でより詳細に論じられるように、これは、一部には、スピーカに接続されまたは別様に結合されるオンチップ抵抗器と同じ温度係数を有する第2のオンチップ抵抗器を含む回路ループを検知システムに導入することによって行われる。

本明細書において説明される主題はまた、抵抗器およびキャパシタなどの電子部品の製造の間に生じるプロセスのばらつきに対処する。電子部品の実際の値が、電子部品の名目上の値から大きくずれていることがよくある。このずれは、電子部品の名目上の値の約20%にもなることがある。たとえば、製造される抵抗器が、100オームという名目上の値と、80〜120オームの中のどこかの実際の値とを有することがある。そのようなばらつきは、電子部品が使用のために配置されるときに、問題および意図しない結果を引き起こすことがある。本明細書において説明される回路ループは、単一のある名目上の値の電子部品を使用するのではなく、電子部品の個別に選択可能なバンクを使用して所望の電子部品の値を得ることによって、プロセスのばらつきの影響を最小限にする。

図1は、例示的な実施形態によるスピーカ203のための熱保護システム100のブロック図である。熱保護システム100は、コンピューティングデバイス105、電源130、スピーカ203、および回路ループ200を含む。代替的な実施形態では、熱保護システム100は、より少数の、追加の、かつ/または異なる構成要素を含み得る。スピーカ203は、負荷電流によって駆動される任意のタイプの電気スピーカであり得る。たとえば、スピーカ203は、ホームステレオスピーカ、カースピーカ、ラウドスピーカ、イヤホンスピーカ、補聴器、電話のスピーカ、ワイヤレススピーカなどであり得る。電源130は、電気コンセント、コード、または、電気コンセント、電池、もしくは負荷電流をスピーカ203に供給できる任意の他の電源から電気を受け取る他の構成要素であり得る。

ある例示的な実施形態では、回路ループ200は、電源130からスピーカ203に入力される負荷電流を監視するように構成される。スピーカへの負荷電流が閾値を超える場合、回路ループ200は、電源130にスピーカ203への負荷電流の供給を止めさせることによってスピーカ203をオフにするための命令を生成することができる。代替的に、回路ループ200は、電源130によって供給される負荷電流を、その負荷電流が閾値を超えた場合に許容可能なレベルへ下げるための命令を生成することができる。負荷電流の閾値は、スピーカに対する熱的な損傷を引き起こす危険性を伴わずにスピーカが扱うことができる最大の電流であり得る。負荷電流の閾値は、タイプ、サイズ、定格などが異なるスピーカに対しては異なり得る。負荷電流が閾値未満にとどまる場合、回路ループ200は、何も行動をとらないか、またはスピーカをオン状態のままにするための命令を生成するかのいずれかであり得る。図2に関して以下でより詳細に論じられるように、回路ループ200は、スピーカ203を通る負荷電流を測定するための第1のオンチップ抵抗器と、負荷電流の測定の際に第1のオンチップ抵抗器の抵抗の温度係数の影響を実質的になくす第2のオンチップ抵抗器との両方を含む。

負荷電流の閾値を超えたと回路ループ200が決定する場合、回路ループ200は命令をコンピューティングデバイス105に送る。命令を受け取ると、コンピューティングデバイス105は、電源130にスピーカ203への負荷電流の供給を止めさせるか、電源130にスピーカ203へより小さい負荷電流を供給させるかのいずれかである。結果として、スピーカ203は熱的な損傷から保護される。コンピューティングデバイス105は、プロセッサ110、メモリ115、トランシーバ120、およびインターフェース125を含む。代替的な実施形態では、コンピューティングデバイス105は、追加の、より少数の、および/または異なる構成要素を含み得る。プロセッサ110は、当業者に知られている任意の処理デバイスであり得る。同様に、メモリ115は、当業者に知られている任意のタイプのコンピュータメモリ/記憶装置であり得る。メモリ115は、プロセッサにより実行されると、コンピューティングデバイス105に、受け取られた命令に応答してスピーカ203をオフにすることまたは負荷電流を下げることなどの行動を実行させる、命令を記憶するために使用され得る。トランシーバ120は、有線接続またはワイヤレス接続を通じて、制御情報などのデータを受信および送信することができる。インターフェース125は、ディスプレイ、タッチスクリーン、マウス、キーボード、および/またはユーザがコンピューティングデバイス105と対話することを可能にする他の構成要素であり得る。

代替的な実施形態では、コンピューティングデバイス105の機能性および/または構成要素は、回路ループ200が負荷電流の監視に基づいてスピーカ203の電源130を制御するように、回路ループ200へと組み込まれ得る。別の代替的な実施形態では、コンピューティングデバイス105は、回路ループ200からの受け取られた命令に応答して電源130をオフにするように、または電源130により供給される負荷電流を減らすように構成される、コントローラによって置き換えられ得る。一実施形態では、そのようなコントローラは、負荷電流が閾値を超える場合にスピーカ203をオフ状態にすることが可能なスイッチとして、回路ループ200に組み込まれ得る。ある例示的な実施形態では、コンピューティングデバイス105(または代替的にはコントローラ)、電源130、および回路ループ200は、スピーカ203のハウジングへと組み込まれ得る。ある代替的な実施形態では、回路ループ200および/またはコンピューティングデバイス105(または代替的にはコントローラ)は、スピーカ203から離れていることがある。

図2は、例示的な実施形態によるスピーカ203の負荷電流を監視するように構成される回路ループ200の詳細な図を示す。回路ループ200は、第1のオンチップ抵抗器206の抵抗の温度係数が負荷電流(Iload)の測定結果に対して有する影響を減らすことによって、過剰な熱的な損傷からスピーカ203を保護することを意図している。上で論じられたように、抵抗の温度係数は、抵抗器の温度が変化するにつれて抵抗器の抵抗を変化させる、抵抗器の固有の特性である。オームの法則を用いると、電流=電圧/抵抗であることが立証される。ゆえに、抵抗器の温度係数が原因の抵抗の増大は、測定される負荷電流値を実際よりも小さく見せることになる。負荷電流がスピーカ内で発生する熱の量に比例することも立証される。結果として、負荷電流の不正確な測定結果は、スピーカが受けている熱の量の不正確な推定をもたらすであろう。

第1のオンチップ抵抗器206の抵抗の温度係数の影響は、第2のオンチップ抵抗器209を回路ループ200へと導入することによって減る。本明細書の説明は、抵抗器206および209をオンチップ抵抗器として説明するが、開示される実施形態を実装するために他のタイプの抵抗器が使用され得ることを理解されたい。ある例示的な実施形態では、第2のオンチップ抵抗器209および第1のオンチップ抵抗器206は、それらが抵抗の同じ温度係数を有するような、同じタイプの抵抗器である。第2のオンチップ抵抗器209および第1のオンチップ抵抗器206は、異なる値の抵抗を有し得る。代替的に、第2のオンチップ抵抗器209は、第2のオンチップ抵抗器209の抵抗が第1のオンチップ抵抗器206の抵抗に等しいように、または実質的に等しいように選択され得る。第2のオンチップ抵抗器209は、参照電圧VREFがバンドギャップ参照電圧VBGと実質的に値が等しいことを確実にすることによって(すなわち、VREF温度係数は第2のオンチップ抵抗器209の温度係数を追尾する)、第1のオンチップ抵抗器206の影響を打ち消すように働く。第1のオンチップ抵抗器206は、図2および本明細書に含まれる式のいくつかではR1と呼ばれ、一方で第2のオンチップ抵抗器209はR2と呼ばれる。

回路ループ200は、並列に接続された複数のキャパシタ215を有するキャパシタバンク212を使用することによって、参照電圧VREFがバンドギャップ参照電圧VBGへ固定されるようにする。例示的な実施形態では、複数のキャパシタ215の各々は固定されたキャパシタである。複数のキャパシタ215の各々は、個々のキャパシタ215が回路ループ200へと結合されること、または回路ループ200から取り除かれることを可能にする、スイッチ218に結合される。具体的には、複数のキャパシタ215のそれぞれの1つのスイッチ218を開くことによって、そのそれぞれのキャパシタは回路ループ200から取り除かれる(または切り離される)。同様に、複数のキャパシタ215のそれぞれの1つのスイッチ218を閉じることによって、そのそれぞれのキャパシタは回路ループ200に追加される(または結合される)。したがって、複数のキャパシタ215の各々は、参照電圧VREFがバンドギャップ参照電圧VBGと同じ値を有するまで、キャパシタバンク212内のキャパシタの数を選択的に追加または除去するように、個別に制御され得る。回路ループ200に結合されるキャパシタバンク212内のキャパシタ215の数を任意の所与の時間に変化させることで、複数のキャパシタおよび第2のオンチップ抵抗器209の製造に起因するあらゆるプロセスのばらつきを考慮しながら、参照電圧VREFがバンドギャップ参照電圧VBGへと実質的に固定されることも確実にできる。キャパシタバンク212およびその機能が、以下でより詳細に説明される。

上で説明されたキャパシタバンク212および複数のキャパシタ215の構成にかかわらず、キャパシタバンクおよび複数のキャパシタの様々な修正が企図され、本開示の範囲内にあると考えられる。たとえば、複数のキャパシタ215が固定されたキャパシタであるものとして説明されたが、少なくともいくつかの実施形態では、複数のキャパシタの1つまたは複数は、有極性キャパシタまたはバリアブルキャパシタなどの、他のタイプのキャパシタであり得る。同様に、複数のキャパシタ215が互いに並列に接続されるものとして説明されたが、他の実施形態では、キャパシタバンクにわたる電圧が回路ループ200内のバンドギャップ参照電圧VBGへと参照電圧VREFを固定するように適切に変化し得る限り、キャパシタは直列に接続されてもよく、または直列のキャパシタと並列のキャパシタの組合せが使用されてもよい。同様に、複数のキャパシタ215の各々がスイッチ218を有するものとして説明されているが、少なくともいくつかの実施形態では、複数のキャパシタのうちの2つ以上のキャパシタがスイッチを共有することがあり、または、回路ループ200から複数のキャパシタのうちの1つまたは複数を選択的に追加および除去するために異なる構成のスイッチが使用されることがある。

図2に示されるように、キャパシタバンク212は、非反転電荷増幅器221と、nチャネルとpチャネルの金属酸化膜半導体電界効果トランジスタ(MOSFET)回路224、227、230、および233の組合せとを通じて、第2のオンチップ抵抗器209(R2)に結合される。非反転電荷増幅器221は、一端がキャパシタバンク212に結合され他端が演算増幅器239に結合される、スイッチトキャパシタ236を含む。スイッチトキャパシタ236は、キャパシタ242と、閉鎖および開放されるときにそれぞれキャパシタへと電荷を運びキャパシタから電荷を運ぶための、制御スイッチ245および248とを含む。各スイッチング周期において、入力ノード251からの(たとえば、キャパシタバンク212からの)電荷が出力ノード254に運ばれる(たとえば、演算増幅器239に入力される)ように、重複しないクロックが制御スイッチ245および248の開放および閉鎖を制御するために使用され得る。

制御スイッチ245および248を制御するために重複しないクロックを使用することで、それらのスイッチのうちの1つだけが一度に閉じられ得る。具体的には、(たとえば、制御スイッチ245のクロックがハイであることにより)制御スイッチ245が閉じており、(たとえば、制御スイッチ248のクロックがローであることにより)制御スイッチ248が開いているとき、キャパシタ242は入力ノード251における電圧(たとえば、キャパシタバンク212にわたる電圧)により充電される。(たとえば、制御スイッチ248のクロックがハイであり制御スイッチ245のクロックがローであることにより)制御スイッチ245が開いており制御スイッチ248が閉じているとき、キャパシタ242上の電荷の少なくとも一部が出力ノード254へと流出して、演算増幅器239のフィードバックキャパシタ257を充電し得る。したがって、入力ノード251から出力ノード254に電圧を移すことによって、スイッチトキャパシタ236は実質的に、その値がキャパシタ242の値ならびに制御スイッチ245および248のスイッチング周波数に依存する抵抗器として振る舞う。スイッチトキャパシタ236は、MOSFET回路227の形態の、温度の影響を受けない電流源を生成するために使用される。MOSFET回路227の出力電流は、第2のオンチップ抵抗器209に流れ出て、VREFの温度係数が第2のオンチップ抵抗器209の温度係数と一致するようなVREFを生成する。

少なくともいくつかの実施形態では、スイッチトキャパシタ236の出力ノード254は演算増幅器239への反転入力であり、一方でバンドギャップ参照電圧VBGは演算増幅器239の非反転入力260に結合される。したがって、演算増幅器239は非反転演算増幅器であり、これは、フィードバックキャパシタ257からのフィードバックを利用して、演算増幅器の出力263における演算増幅器の電圧利得によりバンドギャップ参照電圧VBGを増幅する。演算増幅器239の出力263は、nチャネルMOSFET回路224を制御するために使用される。

MOSFET回路224、227、230、および233、ならびに非反転電荷増幅器221は、キャパシタバンク212によって生成された電圧を変化させることによって、第2のオンチップ抵抗器209にわたる電流Imcを制御する。第2のオンチップ抵抗器209にわたる電流Imcは、以下により与えられる。
式1: Imc = 2*VBG * Cmim/Tclk
ここで、Cmimはキャパシタバンク212の総キャパシタンスであり、TclkはCmimのクロック周期である。

オームの法則(電圧=電流*抵抗)を適用すると、第2のオンチップ抵抗器209にわたる電圧Vinは以下により与えられる。
式2: Vin = (2*VBG * Cmim/Tclk) * R2

第2のオンチップ抵抗器209にわたる電圧Vinは、ボルテージフォロワ269への入力266としても与えられ得る。ボルテージフォロワ269は、入力266における電圧を厳密に追尾するように、出力電圧272を調整する。したがって、参照電圧VREFとして指定され得る出力電圧272は、ボルテージフォロワ269の入力266にわたる電圧Vinに実質的に等しくなるように制御される。これは、以下の式3において表現される。
式3: VREF = Vin = (2*VBG * Cmim/Tclk) * R2(1+Tc*T)、ただしTcは温度係数であり、Tは温度である。

スピーカ203にわたる電圧Visenseは、第1のオンチップ抵抗器206にわたる電流負荷Iloadを使用して計算され得る。オームの法則を適用すると、
式4: Visense = R1(1+Tc*T) * Iloadである。

電圧Visenseは、バッファ278を介してアナログデジタルコンバータ(「ADC」)275に与えられる。それに関連して、ボルテージフォロワ269の出力272からの参照電圧VREFは、アナログデジタルコンバータ275に与えられる。アナログデジタルコンバータ275は、参照電圧VREFを参照電圧入力として利用して、第1のオンチップ抵抗器206にわたる電圧のデジタルからアナログへの変換を実行することができる。ADC275はまた、スピーカ203にわたる電圧Visenseが閾値電圧より大きいかどうかを決定するためのコンパレータを含み、ここで閾値電圧はスピーカの動作上の定格に基づく。代替的に、ADCおよびそのコンパレータは、スピーカ203を通る電流を変換および分析することができる。ある例示的な実施形態では、アナログデジタルコンバータ275は、アナログデジタルコンバータの出力Dout 281が以下によって与えられるように構成され得る。
式5: Dout = Visense/VREF*(2ⁿ-1) = (RI *(1+Tc*T)*Iload) / (R2 * (1+Tc*T)*2*VBG * Cmim/Tclk)*(2ⁿ-1)、ここでnはADCにおけるビットの数である。

上で論じられたように、第1のオンチップ抵抗器206の抵抗の温度係数は、第2のオンチップ抵抗器209の抵抗の温度係数と同じである。したがって、上の式5のR1およびR2の温度依存性は消去され、
式6: Dout = Iload*R1/(R2*2*VBG * Cmim/Tclk)*(2ⁿ-1) = Iload/Imc *R1/R2 * (2ⁿ-1)となる。

アナログデジタルコンバータ275は、出力を生成するためのスピーカの定格に基づいて、第1のオンチップ抵抗器206における負荷電流(または電圧)を閾値と継続的に比較することができる。第1のオンチップ抵抗器206の負荷電流Iloadが閾値未満であるとアナログデジタルコンバータ275が決定する場合、出力は第1の値(たとえば、ロー)であり得る。第1のオンチップ抵抗器206の負荷電流Iloadが閾値以上であるとアナログデジタルコンバータ275が決定する場合、出力は第2の値(たとえば、ハイ)に設定され得る。代替的に、この比較に基づいて出力に割り当てられる値は逆にされてもよい。出力がハイの値を有する場合、コントローラまたは他のデバイス(コンピューティングデバイス105など)は、スピーカ203をオフにするか、またはスピーカへの負荷電流Iloadを減らすかのいずれかのために使用され得る。結果として、スピーカに対する熱的な損傷が回避され得る。加えて、式5〜6において上で示されるように、第1のオンチップ抵抗器206の抵抗の温度係数のあらゆる影響が、第2のオンチップ抵抗器209を含めることによって打ち消される。キャパシタバンク212のキャパシタはまた、Iloadの測定結果の精度に影響する、関連する温度係数を有する。しかしながら、キャパシタバンク212の温度係数は概ね、第1のオンチップ抵抗器206と関連付けられる抵抗の温度係数よりも1桁小さい。したがって、回路ループ200における第2のオンチップ抵抗器209の使用は、第1のオンチップ抵抗器206にわたる測定される負荷電流Iloadの精度を大きく向上させる。

第2のオンチップ抵抗器209にわたる電圧Vinをボルテージフォロワ269へと与えることに加えて、その電圧はキャパシタバンク212を自動的に制御するためのヒステリシスコンパレータ284にも与えられる。具体的には、ヒステリシスコンパレータ284は、第2のオンチップ抵抗器209にわたる電圧Vinをバンドギャップ参照電圧VBGと比較し、第2のオンチップ抵抗器209にわたる電圧Vinがバンドギャップ参照電圧VBGよりも小さいか大きいかを決定する。したがって、たとえば、第2のオンチップ抵抗器209にわたる電圧Vinがバンドギャップ参照電圧VBGより小さい場合、ヒステリシスコンパレータ284は、参照電圧VREFがバンドギャップ参照電圧VBGと実質的に等しい値になるように、キャパシタバンク212にわたる電圧を上げるために複数のキャパシタ215のうちの1つまたは複数を回路ループ200に追加するようにキャパシタバンク212に指示することができる。同様に、第2のオンチップ抵抗器209にわたる電圧Vinがバンドギャップ参照電圧VBGより大きい場合、ヒステリシスコンパレータ284は、参照電圧の値VREFがバンドギャップ参照電圧の値VBGを追尾するように、キャパシタバンクにわたる電圧の値を下げるために複数のキャパシタ215のうちの1つまたは複数を回路ループ200から除去するようにキャパシタバンク212に指示することができる。したがって、回路ループ200は、参照電圧VREFを自動的に監視し、スピーカ203への熱的な損傷を防ぐために、参照電圧VREFがバンドギャップ参照電圧VBGを厳密に追尾するように回路ループ200内の電圧を修正する。ある例示的な実施形態では、このプロセスは、チップの電源がオンであるときにのみ行われ、ヒステリシスコンパレータ284は、電流検知動作の間はオフ状態であり得る。別の例示的な実施形態では、キャパシタバンク212を制御するためのコードがメモリに記憶され得る。

図3は、ある例示的な実施形態による、過熱からスピーカを保護するためのプロセスにおいて実行される動作を図示する流れ図である。プロセスの実装形態に応じて、追加の、より少数の、または異なる動作が実行され得る。プロセスは、図1を参照して説明される熱保護システム100などのシステムによって実施され得る。動作300において、システムは、図2を参照して説明された第1のオンチップ抵抗器206などの第1のオンチップ抵抗器を通る第1の負荷電流を決定する。動作305において、システムは、図2を参照して説明された第2のオンチップ抵抗器209などの第2のオンチップ抵抗器を通る第2の負荷電流を参照値として使用して、第1の負荷電流をデジタル値に変換する。ある例示的な実施形態では、第1の負荷電流および第2の負荷電流は、第1のオンチップ抵抗器の抵抗の温度係数が第1の負荷電流の決定に影響しないように、上の式5および6を使用して決定される。

動作310において、システムは、第1の負荷電流のデジタル値を、スピーカの定格に基づく閾値と比較する。この比較は、図2を参照して説明されたアナログデジタルコンバータ275に含まれる、またはそれに接続されるコンパレータによって実行され得る。代替的に、この比較は、処理構成要素を含むコンピューティングデバイスによって実行され得る。第1の負荷電流が閾値未満であると動作315において決定される場合、何も行動はとられず、プロセスは動作300〜310における負荷電流の監視および比較を続ける。第1の負荷電流が閾値より大きいと動作315において決定される場合、システムは、動作320においてスピーカをオフにするための命令を生成する。一実施形態では、この命令は、スピーカがオフにされるようにスピーカの電源(電源130など)に直接または間接的に提供され得る。ある代替的な実施形態では、この命令は、スピーカへの負荷電流を減らしながら、スピーカをオン状態のままにするためのものであり得る。加えて、図3は電流の監視および電流閾値の使用を論じるが、電圧などの他の電気的な値も、スピーカを保護するために監視され閾値と比較され得る。

ある例示的な実施形態では、本明細書において説明される動作のいずれもが、コンピュータメモリまたは記憶デバイスなどの、コンピュータ可読媒体に記憶されるコンピュータ可読命令として少なくとも一部実施され得る。プロセッサによりコンピュータ可読命令が実行されると、コンピュータ可読命令は、コンピューティングデバイスに動作を実行させることができる。

例示的な実施形態の前述の説明は、例示および説明の目的で提示された。網羅的であること、または開示された厳密な形態に関して限定することは意図されず、修正および変形が、上記の教示を考慮して可能であり、または開示される実施形態の実践を通じて得られ得る。本発明の範囲は、添付の特許請求の範囲およびそれらの均等物によって定義されることが意図されている。

100 熱保護システム
105 コンピューティングデバイス
110 プロセッサ
115 メモリ
120 トランシーバ
125 インターフェース
130 電源
200 回路ループ
203 スピーカ
206 第1のオンチップ抵抗器
209 第2のオンチップ抵抗器
212 キャパシタバンク
215 キャパシタ
218 スイッチ
221 非反転電荷増幅器
224 MOSFET回路
227 MOSFET回路
230 MOSFET回路
233 MOSFET回路
236 スイッチトキャパシタ
239 演算増幅器
242 キャパシタ
245 制御スイッチ
248 制御スイッチ
251 入力ノード
254 出力ノード
257 フィードバックキャパシタ
260 非反転入力
263 出力
266 入力
269 ボルテージフォロワ
272 出力電圧
275 アナログデジタルコンバータ
278 バッファ
281 出力
284 ヒステリシスコンパレータ

Claims (30)

1. 熱的な損傷からスピーカを保護する方法であって、
   前記スピーカに結合される第1の抵抗器を通る第1の負荷電流を決定するステップと、
   第2の抵抗器を通る第2の負荷電流を参照入力として使用して、前記第1の負荷電流をデジタル値に変換するステップであって、前記第2の抵抗器が、前記第1の抵抗器の抵抗の温度係数の影響を減らす回路の一部である、ステップと、
   前記第1の負荷電流の前記デジタル値を閾値と比較するステップと、
   前記第1の負荷電流が前記閾値より大きいことに応答して、前記スピーカを保護するための行動をとるための命令を生成するステップとを備える、方法。
2. 前記スピーカを保護するための前記行動が、前記スピーカをオフにするステップを備える、請求項1に記載の方法。
3. 前記スピーカをオフにするように前記スピーカの電源を制御するステップをさらに備える、請求項2に記載の方法。
4. 前記スピーカを保護するための前記行動が、前記第1の抵抗器を通って前記スピーカに提供される前記第1の負荷電流を減らすステップを備える、請求項1に記載の方法。
5. 前記第1の抵抗器および前記第2の抵抗器が同じ温度係数を有する、請求項1に記載の方法。
6. 前記第2の抵抗器にわたる電圧を前記回路のヒステリシスコンパレータへと与えるステップと、
   前記第2の抵抗器にわたる前記電圧を、前記回路への入力として働くバンドギャップ参照電圧と比較するステップと、
   前記比較に基づいてキャパシタの個別に選択可能なバンクを制御するステップとをさらに備える、請求項1に記載の方法。
7. 前記制御するステップが、前記第2の抵抗器にわたる前記電圧が前記バンドギャップ参照電圧より小さいことに応答して、キャパシタの前記個別に選択可能なバンクのうちの1つまたは複数のキャパシタを前記回路に追加するステップを備える、請求項6に記載の方法。
8. 前記1つまたは複数のキャパシタを前記回路に前記追加するステップが、キャパシタの前記個別に選択可能なバンクにわたる電圧を上げ、参照電圧に前記バンドギャップ参照電圧を追尾させる、請求項7に記載の方法。
9. 前記制御するステップが、前記第2の抵抗器にわたる前記電圧が前記バンドギャップ参照電圧より大きいことに応答して、キャパシタの前記個別に選択可能なバンクのうちの1つまたは複数のキャパシタを前記回路から除去するステップを備える、請求項6に記載の方法。
10. 前記1つまたは複数のキャパシタを前記回路から前記除去するステップが、キャパシタの前記個別に選択可能なバンクにわたる電圧を下げ、参照電圧に前記バンドギャップ参照電圧を追尾させる、請求項9に記載の方法。
11. キャパシタの前記個別に選択可能なバンクの前記制御が、キャパシタの前記個別に選択可能なバンクのキャパシタのプロセスのばらつきを考慮する、請求項6に記載の方法。
12. キャパシタの前記個別に選択可能なバンクの前記制御が、前記第2の抵抗器のプロセスのばらつきを考慮する、請求項6に記載の方法。
13. 前記第1の負荷電流の前記閾値との前記比較が、アナログデジタルコンバータのコンパレータによって実行される、請求項1に記載の方法。
14. 熱的な損傷からスピーカを保護するための回路であって、
    前記スピーカに結合される第1の抵抗器を流れる第1の負荷電流と、第2の抵抗器を流れる第2の負荷電流とを受け取り、前記第2の抵抗器が前記第1の抵抗器の抵抗の温度係数の影響を減らし、
    前記第2の負荷電流を参照値として用いて、前記第1の負荷電流をデジタル値に変換し、
    前記第1の負荷電流の前記デジタル値を閾値と比較し、
    前記第1の負荷電流が前記閾値より大きいことに応答して、前記スピーカを保護するための行動をとるための命令を生成する
    ように構成されるアナログデジタルコンバータと、
    前記アナログデジタルコンバータから前記命令を受け取り、前記行動を実行するように構成されるコントローラとを備える、回路。
15. 前記スピーカを保護するための前記行動が、前記スピーカをオフにするステップを備える、請求項14に記載の回路。
16. 前記コントローラが、前記スピーカをオフにするように前記スピーカの電源を制御するように構成される、請求項15に記載の回路。
17. 前記スピーカを保護するための前記行動が、前記スピーカへの前記第1の負荷電流を減らすステップを備え、前記コントローラが、前記第1の負荷電流を減らすように前記スピーカの電源を制御するように構成される、請求項14に記載の回路。
18. 前記コントローラが、前記生成された命令に応答して制御されるスイッチを備える、請求項14に記載の回路。
19. 前記コントローラが、前記アナログデジタルコンバータと前記スピーカの電源との両方と通信しているコンピューティングデバイスを備える、請求項14に記載の回路。
20. 前記アナログデジタルコンバータが、前記第1の負荷電流の前記閾値との前記比較を実行するためのコンパレータを含む、請求項14に記載の回路。
21. キャパシタの個別に選択可能なバンクと、
    前記第2の抵抗器にわたる電圧を受け取り、
    前記第2の抵抗器にわたる前記電圧を、前記回路への入力として働くバンドギャップ参照電圧と比較し、
    前記第2の抵抗器にわたる前記電圧の前記バンドギャップ参照電圧との前記比較に基づいて、キャパシタの前記個別に選択可能なバンクを制御する
    ように構成されるヒステリシスコンパレータとをさらに備える、請求項14に記載の回路。
22. 前記ヒステリシスコンパレータが、前記第2の抵抗器にわたる前記電圧が前記バンドギャップ参照電圧より小さいことに応答して、キャパシタの前記個別に選択可能なバンクのうちの1つまたは複数のキャパシタを前記回路に結合するように構成される、請求項21に記載の回路。
23. 前記1つまたは複数のキャパシタの前記回路への前記結合が、キャパシタの前記個別に選択可能なバンクにわたる電圧を上げ、参照電圧に前記バンドギャップ参照電圧を追尾させる、請求項22に記載の回路。
24. 前記ヒステリシスコンパレータが、前記第2の抵抗器にわたる前記電圧が前記バンドギャップ参照電圧より大きいことに応答して、キャパシタの前記個別に選択可能なバンクのうちの1つまたは複数のキャパシタを前記回路から除去するように構成される、請求項21に記載の回路。
25. 前記1つまたは複数のキャパシタの前記回路からの前記除去が、キャパシタの前記個別に選択可能なバンクにわたる電圧を下げ、参照電圧に前記バンドギャップ参照電圧を追尾させる、請求項24に記載の回路。
26. キャパシタの前記個別に選択可能なバンクの前記制御が、キャパシタの前記個別に選択可能なバンクのキャパシタのプロセスのばらつきおよび前記第2の抵抗器のプロセスのばらつきを考慮する、請求項21に記載の回路。
27. 熱的な損傷からスピーカを保護するための装置であって、
    前記スピーカに結合される第1の抵抗器を通る第1の負荷電流を決定するための手段と、
    前記第1の負荷電流をデジタル値に変換するための手段であって、第2の抵抗器を通る第2の負荷電流を参照値として使用するように構成され、前記第2の抵抗器が、前記第1の抵抗器の抵抗の温度係数の影響を減らす回路の一部である、手段と、
    前記第1の負荷電流の前記デジタル値を閾値と比較するための手段と、
    前記第1の負荷電流が前記閾値より大きいことに応答して、前記スピーカを保護するための行動をとるための命令を生成するための手段とを備える、装置。
28. 前記第2の抵抗器にわたる電圧を、前記回路への入力として働くバンドギャップ参照電圧と比較するための手段と、
    前記回路の参照電圧が前記バンドギャップ参照電圧を追尾するように、前記第2の抵抗器にわたる前記電圧の前記バンドギャップ参照電圧との前記比較に基づいて、キャパシタの個別に選択可能なバンクを制御するための手段とをさらに備える、請求項27に記載の装置。
29. 前記第1の抵抗器および前記第2の抵抗器が同じ温度係数を有する、請求項27に記載の装置。
30. コンピュータ可読命令を記憶した非一時的コンピュータ可読記憶媒体であって、前記コンピュータ可読命令が、
    スピーカに結合される第1の抵抗器を通る第1の負荷電流を決定するための命令と、
    第2の抵抗器を通る第2の負荷電流を参照入力として使用して、前記第1の負荷電流をデジタル値に変換するための命令であって、前記第2の抵抗器が、前記第1の抵抗器の抵抗の温度係数の影響を減らす回路の一部である、命令と、
    前記第1の負荷電流の前記デジタル値を閾値と比較するための命令と、
    前記第1の負荷電流が前記閾値より大きいことに応答して、前記スピーカを保護するための行動をとるための命令とを備える、非一時的コンピュータ可読記憶媒体。

Images