JP2018530918A - 強化構造を有するリードフレームを含むオプトエレクトロニクス部品 - Google Patents

Abstract

【課題】改良したオプトエレクトロニクス部品および改良したオプトエレクトロニクス部品を製造する方法を提供する。【解決手段】オプトエレクトロニクス半導体チップを少なくとも１つ備えるオプトエレクトロニクス部品に関し、リードフレーム領域（９）の上面にオプトエレクトロニクス半導体チップが少なくとも１つ配置されており、リードフレーム領域（９）は、リードフレーム領域（９）から側方に突出している強化構造を含んでおり、リードフレーム領域（９）と、強化構造と、オプトエレクトロニクス半導体チップの少なくとも１つとは、電気絶縁性筐体に埋め込まれている。【選択図】図４

Description

本発明は、オプトエレクトロニクス半導体チップと強化構造を含むリードフレームとを備えるオプトエレクトロニクス部品、およびオプトエレクトロニクス部品を製造する方法に関する。

本特許出願は、独国特許出願第１０２０１５１１６８５５．３号の優先権を主張するものであり、この文書の開示内容は参照により本明細書に援用される。

様々な筐体を備えるオプトエレクトロニクス部品が従来技術で知られている。このような筐体は、特定の用途目的に応じて最適化されている。そのため要求が異なると、通常、オプトエレクトロニクス部品の筐体の開発が再度必要となる。

本発明の目的の１つは、改良したオプトエレクトロニクス部品および改良したオプトエレクトロニクス部品を製造する方法を提供することである。

この目的は、請求項１の特徴を備えるオプトエレクトロニクス部品、および請求項１５の特徴を備えるオプトエレクトロニクス部品を製造する方法によって達成される。
提案するオプトエレクトロニクス部品は、オプトエレクトロニクス半導体チップが載置されるリードフレーム領域を有する。リードフレーム領域は、強化構造（ｓｔｉｆｆｅｎｉｎｇ ｓｔｒｕｃｔｕｒｅ）を含んでいる。リードフレーム領域と、強化構造と、半導体チップとは、電気絶縁性筐体に埋め込まれている。強化構造を設けることで、筐体におけるリードフレーム領域の安定した固定が達成される。

一実施形態において、強化構造は、追加リードフレーム領域に接続されている。追加リードフレーム領域には、その上面に伝導要素（ｃｏｎｄｕｃｔｉｏｎ ｅｌｅｍｅｎｔ）が配置されることが好ましい。追加リードフレーム領域と、選択する実施形態によっては伝導要素とがさらに筐体に埋め込まれている。追加リードフレーム領域を設けることで、筐体における半導体チップの機械的固定の向上が達成される。さらに、追加リードフレーム領域を介した半導体チップの、電気コンタクトにおける適応性が高められる。

この目的のために、導電性の伝導要素が追加リードフレーム領域に配置されうる。選択する実施形態によっては、半導体チップは筐体の上面にちょうど接する。この結果、筐体の上面において半導体チップの電気コンタクトを簡単に達成することが可能である。さらに、伝導要素も筐体の上面にちょうど接する。この結果、伝導要素も筐体の上面を介して簡単に電気コンタクトされうる。

選択する実施形態によっては、強化構造および／または伝導要素は、追加リードフレーム領域から分離されうる。このように追加リードフレーム領域の電気絶縁が達成される。さらに、このように追加リードフレーム領域と追加リードフレーム領域の伝導要素とを、追加リードフレーム領域の電気コンタクトとは独立した電気線として用いることが可能である。この結果、適応性の向上が達成される。このような効果は、１つの筐体に複数のリードフレーム領域がある場合、複数の強化構造および複数の追加リードフレーム領域がある場合、および／または１つの筐体に複数のオプトエレクトロニクス部品がある場合に特に有利である。

一実施形態において、リードフレーム領域は、第２の追加リードフレーム領域の少なくとも１つに接続された第２の強化構造を含む。第２の伝導要素が、第２の追加リードフレーム領域の上面に配置されるように、第２の追加リードフレーム領域に設けられうる。第２の強化構造は、第２の追加リードフレーム領域および第２の伝導要素と共に筐体に埋め込まれている。このように筐体における電気コンタクトおよび電流伝導における適応性を高めることが可能となる。

選択する実施形態によっては、第２の追加リードフレーム領域は、第２の強化構造から分離されうる。このように第２の追加リードフレーム領域の電気絶縁が提供される。この結果、電流伝導に第２の追加リードフレーム領域を使用する際の適応性が高められる。

選択する実施形態によっては、第１と第２の強化構造、および第１と第２の追加リードフレーム領域は、リードフレーム領域の反対側に配置されうる。さらなる一実施形態において、電気線が筐体の上面に載置されており、電気線は、少なくとも１つの半導体チップの上面で電気コンタクトされている。半導体チップの端子の簡単かつ信頼性のある電気コンタクトがこのように達成される。

さらなる一実施形態において、電気線は伝導要素の少なくとも上面と電気コンタクトされている。このように、伝導要素、ならびに第１および／または第２の追加リードフレーム領域を介して半導体チップの第２の端子の簡単な電気コンタクトを達成することが可能である。

さらなる一実施形態において、第２の半導体チップがリードフレーム領域に配置されている。第２の半導体チップは、第１の半導体チップと同様に、電気線および／または伝導要素に導電接続されうる。実施形態によっては、２つより多い半導体チップがリードフレーム領域に配置されることも可能である。

一実施形態において、強化構造の形状は、少なくとも１つの寸法においてリードフレーム領域の形状より小さくなるように選択される。例えば強化構造は、リードフレーム領域よりも厚さが薄くなりうる、および／または幅が小さくなりうる。選択する実施形態によっては、強化構造とリードフレーム領域とは一体に構成されている。類似して、第２の強化構造もリードフレーム領域よりも厚さが薄くなりうる、および／または幅が小さくなりうる。

さらなる一実施形態において、電気伝導構造を含む第２の筐体が設けられている。第２の筐体は、上記筐体に接合されており、第２の筐体の伝導構造は、上記筐体の半導体チップの少なくとも１つに導電接続されている。第２の筐体を用いることで、部品のコンタクトのための電気線の構成および経路の設定（ｒｏｕｔｉｎｇ）における適応性を高めることが可能となる。第２の筐体を用いることは、複数の伝導領域を含む部品、および／または複数の半導体チップを含む部品の場合に特に有利である。

一実施形態において、部品は、下面に配置された電気端子を２つ含む半導体チップを備えている。第１の電気端子は、第１のリードフレーム領域に配置されて第１のリードフレーム領域に導電接続されている。第２の電気端子は、部品の追加リードフレーム領域に配置されて追加リードフレーム領域に導電接続されている。この結果、対向する面または共通の面に電気端子を含む半導体チップを部品に用いることが可能である。

一実施形態において、第２の半導体チップが少なくとも１つ設けられており、第２の半導体チップは下面に電気端子を２つ含んでいる。第１の電気端子は、第１のリードフレーム領域に配置されて第１のリードフレーム領域に導電接続されている。第２の電気端子は、追加リードフレーム領域に配置されて追加リードフレーム領域に導電接続されている。

オプトエレクトロニクス半導体チップを少なくとも１つ備えるオプトエレクトロニクス部品を製造する簡単かつ費用効果の高い方法は、接続構造を介して互いに接続された複数のリードフレーム領域を含むリードフレームを設けることで達成される。半導体チップの少なくとも１つが、リードフレームの少なくとも１つに載置される。その後、半導体チップを含むリードフレームは、電気絶縁性筐体に埋め込まれる。半導体チップと強化構造を少なくとも１つ含むリードフレーム領域とは、その後残りのリードフレームから分離されてオプトエレクトロニクス部品が得られる。

製造する方法の一実施形態において、リードフレーム領域と追加リードフレーム領域との間の電気接続は、リードフレーム領域がリードフレームから分離される前または後に遮断されうる。追加リードフレーム領域のリードフレームからの電気絶縁がこのように提供される。この結果、追加リードフレーム領域を、第１のリードフレーム領域とは独立して電気線の経路設定に用いることが可能である。

一実施形態において、半導体チップが配置される第１のリードフレーム領域は、第１の強化構造を介して追加リードフレーム領域に接続される。追加リードフレーム領域は、筐体における半導体チップの機械的固定を向上させる。さらに、追加リードフレーム領域は、効率的な電気線の経路設定に用いられうる。この目的のために、追加リードフレーム領域には、筐体の上面におよぶ伝導要素が設けられうる。この結果、半導体チップの後面での電気コンタクトが、伝導要素と筐体の上面とを介して達成されうる。

選択する実施形態によっては、例えば第１のリードフレーム領域に接続された複数の強化構造を設ける際に、第１のリードフレーム領域は、追加リードフレーム領域の少なくとも１つから電気的に絶縁されうる。追加リードフレーム領域と第１のリードフレーム領域との間の導電接続は、部品の個片化前または部品の個片化後に遮断されうる。

さらなる一実施形態において、部品の分離工程時に、追加リードフレーム領域と伝導要素とは、少なくとも２つ、特に４つの追加リードフレーム領域と、４つの伝導要素とに分割される。複数の伝導要素および複数の追加リードフレーム領域の製造は、このように簡素化される。

本発明の上述した特性、特徴、および利点と、これらを達成する方法は、それぞれ図面を参照しながら以下にさらに詳しく説明する例示的な実施形態に関連して、さらに明確かつ容易に理解されるであろう。

ここで各図は概略図である。
図１は、複数のリードフレーム領域と接続構造とを含むリードフレームの概略的な部分領域を示す。 図２は、部品の追加リードフレーム領域と接続構造とを含むリードフレーム領域の斜視図である。 図３は、半導体チップをリードフレーム領域に、および伝導要素を追加リードフレーム領域に実装した後のリードフレームの部分領域の概略図である。 図４は、筐体に埋め込まれた後の、部品のリードフレーム領域、接続構造、追加リードフレーム領域、半導体チップ、および伝導要素の斜視図である。 図５は、図４の上からの概略図である。 図６は、図４の下からの概略図である。 図７は、後面から見たリードフレームの部分領域の斜視図であり、接続構造は、追加リードフレーム領域から分離されている。 図８は、上面から見たリードフレームの概略図であり、半導体チップは、電気線を介して伝導要素にコンタクトされている。 図９は、リードフレームのさらなる実施形態の斜視図であり、追加リードフレーム領域および伝導要素は省かれている。 図１０は、配線を省いた図９の部分領域を概略図で示す。 図１１は、図１０の配置の下面を示す。 図１２は、図１０の配置を斜視図で示す。 図１３は、半導体チップと、コンタクトパッドと、伝導要素と、配線とを含むリードフレームの上面を部分的に透明に概略的に示す。 図１４は、図１３の配置の断面を示す。 図１５は、部品の概略的な分解図である。 図１６は、図１５の部品の下からの概略的な分解図である。 図１７は、部品のさらなる実施形態の概略的な斜視図である。 図１８は、図１７の部品の下からの平面図である。 図１９は、複数の部品を含む配置の概略的な斜視部である。 図２０は、図１９の配置の下からの平面図である。

図１は、平行に配置された条片（ｓｔｒｉｐ）３を含むリードフレーム１の部分領域を概略図で示しており、一連のコンタクトパッド４がそれぞれ、２つの条片３の間に配置されている。接続網（ｃｏｎｎｅｃｔｉｏｎ ｗｅｂ）５がそれぞれ、２つのコンタクトパッド４の間に設けられており、接続網は２つの隣接する条片３を互いに接続している。各接続網５は、対向する一連のコンタクトパッド４に、２つの追加接続網６および７によってさらに接続されている。

図示の実施形態では、コンタクトパッド４は四角形状に構成されている。コンタクトパッド４は、図示の実施形態では、条片３の幅の略２倍の幅である。接続網５は、図示の実施形態では、条片３よりも幅が小さい、および／または高さが低い。図示の実施形態では、コンタクトパッド４の高さは条片３の高さと同等である。選択する実施形態によっては、コンタクトパッド４の高さは、条片３の高さとは異なっていてもよい。また、条片３とコンタクトパッド４との形状の比が異なるように選択されてもよい。リードフレーム１は、例えば銅などの導電材料を含んでいる、または例えば銅などの導電材料から形成されている。さらに、選択する実施形態によっては、コンタクトパッド、接続網、および追加接続網の配置は、異なるようにもしうる。

図２は、例えば部品の形成に用いられる領域である、リードフレーム１の領域８を概略図で示す。領域８は、条片３の領域から形成される第１のリードフレーム領域９を含む。また領域８はそれぞれ、２つの接続網５の一部を構成する第１および第２の領域１０および１１を含む。さらに領域８は、追加接続網６および７の第１および第２の領域１２および１３を含む。領域８はさらに、４つのコンタクトパッド４の４つの領域１４から１７を含む。領域８の図示した実施形態では、各コンタクトパッド４は、リードフレーム１の分離工程時に、４つの領域１４、１５、１６、および１７に分割される。接続網の領域１０および１１、ならびに追加接続網の領域１２および１３は、強化構造を構成している。コンタクトパッド４の領域１４、１５、１６、および１７は、同様に強化構造を構成する追加リードフレーム領域を構成している。

図３は、リードフレーム１の領域を概略的な平面図で示し、３つの半導体チップ１８、１９、および２０がそれぞれ２つのコンタクトパッド４の間の条片３に配置されている。また、伝導要素２１は、各コンタクトパッド４の中央に配置されている。伝導要素２１は、例えば半導体チップ１８、１９、および２０と高さが同じである。選択する実施形態によっては、２つのコンタクトパッド４の間の条片領域に半導体チップをより多く、またはより少なく配置することも可能である。さらに選択する実施形態によっては、複数の伝導要素２１をコンタクトパッド４に、例えば４つの角部に配置することも可能である。

図３に示すような半導体チップ１８、１９、および２０、ならびに伝導要素２１の実装後に、リードフレーム１は、図４の領域に示すように筐体材料２６に埋め込まれる。

図４は、図３のリードフレームから切り取られた領域８を斜視図で示し、３つの半導体チップ１８、１９、および２０と、４つの隣接するコンタクトパッド４の伝導要素２１の領域２２、２３、２４、および２５とが示されている。伝導要素２１の各領域２２、２３、２４、または２５は、それぞれ単独で伝導要素を構成する。図４の配置が、部品の形成に用いられうる。

半導体チップ１８、１９、および２０は、発光ダイオードチップ（ＬＥＤチップ）の形態で、または例えばフォトダイオードチップなどの光吸収型半導体チップの形態で構成されたオプトエレクトロニクス半導体チップを構成する。半導体チップ１８、１９、および２０は、同一に、または異なって構成されうる。選択する実施形態によっては、発光ダイオードチップとフォトダイオードチップとがリードフレーム領域９に配置されうる。発光ダイオードチップは、任意の波長の電磁放射を発するように構成されうる。さらに、異なる波長の電磁放射を発するように構成された発光ダイオードチップが、リードフレーム領域９に配置されうる。例えば、リードフレーム領域９は、青色発光ダイオードチップと、赤色発光ダイオードチップと、緑色発光ダイオードチップとを含みうる。

半導体チップ１８、１９、および２０は、リードフレーム領域９に接続された第１の電気端子を例えば下面に含む。さらに半導体チップ１８、１９、および２０は、下面とは反対側に配置された、第２の電気端子を上面に含む。伝導要素２１は、導電材料から形成さ
れる、または導電材料を含む。

筐体材料２６は、電気絶縁性材料から形成されている。筐体材料は、例えばシリコーン、エポキシ、ポリフタラミド、ポリシクロヘキシレンジメチレンテレフタレート（ＰＣＴ）、プラスチック材料、エポキシ樹脂、接着剤、または他の成形材料（成型材料）の１つ以上を含みうる、またはこれらの１つ以上からなりうる。筐体材料２６は、例えば成形方法（成型方法）でリードフレーム１に載置されうる。特に、圧縮成形またはトランスファー成形、とりわけフィルムアシストトランスファー成形が利用されうる。この場合、筐体材料２６に埋め込まれたリードフレーム１が得られる。

選択する実施形態によっては、リードフレーム領域９と伝導領域２２、２３、２４、および２５との間の導電接続を阻むことが可能である。この場合、接続網の領域１０および１１の部分領域２７が例えば後面から除去されうる。

図５は、図４の部分領域の上からの図である。図６は、図４の配置の下からの図である。選択する実施形態によっては、リードフレーム領域は、伝導要素および／または半導体チップをより多くまたより少なく含みうる。

図７は、筐体材料２６に埋め込まれたリードフレーム１の後面の部分領域を示しており、接続網の領域１０および１１と、コンタクトパッド１４、１５、１６、および１７との間の導電接続は遮断されている。湿式化学エッチングまたは乾式化学エッチングが、接続網の領域１０および１１から領域２７を除去するために利用されうる。図７は、筐体材料２６に埋め込まれたリードフレームの領域８を示している。選択する実施形態によっては、除去された接続網５の領域２７のために、コンタクトパッドの異なる領域がリードフレーム領域９から電気絶縁されうる。この結果、コンタクトパッド４の領域１４から１７と、そこに接続された伝導要素２２、２３、２４、２５とはリードフレーム領域９から分離されている。選択する実施形態によっては、コンタクトパッド４の個々の領域１４、１５、１６、および１７と、その伝導要素２２、２３、２４、および２５とはリードフレーム領域９に電気接続したままであることも可能である。特に、複数の領域８を含む部品においては、コンタクトパッドの導電接続された領域および電気絶縁された領域の、多岐にわたる構成が提供されうる。

図８は、図４にしたがって筐体材料２６に埋め込まれたリードフレーム１の上面の部分領域図である。筐体材料１６を硬化することで形成された筐体２８の上面に、電気線２９、３０、および３１が載置されている。図示の実施形態では、電気線２９、３０、および３１は条片３に垂直に配置されており、ここで条片３は破線で示されている。半導体チップ１８、１９、および２０と、伝導要素２１とは、筐体材料２６の上面におよんでいる。また、電気線２９、３０、および３１はそれぞれ、条片３の半導体チップに導電接続されている。この目的のために、電気線２９、３０、および３１はそれぞれ、半導体チップ１８、１９、および２０の上面の電気端子に電気接続されている。さらに、３つの電気線２９、３０、および３１は、３つの異なる伝導要素に導電接続されている。第１の電気線２９は、第１の伝導要素３２に導電接続されている。第２の中間の電気線３０は、第２の伝導要素３３に導電接続されている。第３の電気線３１は、第３の伝導要素３４に導電接続されている。電気線２９、３０、および３１によって、電気端子は、半導体チップ１８、１９、および２０の上面から電気線２９、３０、および３１と電気伝導要素３２、３３、および３４とを介して、リードフレーム１の筐体２８の後面に導かれている。筐体２８は、互いに並んで配置された３つの平行な電気線２９、３０、および３１をそれぞれ含む複数のこのような配線の配置を有している。電気線２９、３０、および３１の配置の種類およびリードフレーム１の半導体チップ１８、１９、および２０への接続は、部品の構造に応じて異なるように選択されうる。

図９は、互いに平行に配置された条片３からなるリードフレーム１の構成を概略図で示しており、条片３は接続網５を介して互いに接続されている。この実施形態では、条片３の間にコンタクトパッドは配置されていない。半導体チップ１８、１９、および２０は、条片３に配置されている。電気線２９、３０、および３１は、図９の左側には図示されている。電気線は、条片３に垂直に配置されている。また、電気線２９、３０、および３１はそれぞれ、条片３の半導体チップに接続されている。リードフレーム１も、図９では透明に示している筐体材料２６に埋め込まれている。図９の配置の部分領域は、対応する個片化工程で分離されうる。この実施形態では、電気線２９、３０、および３１の電気コンタクトは、追加の部品部分（図示していない）を介して行われる。

図１０は、電気線が載置される前の図９の配置の部分領域を示す。この領域は、条片３の一部と、３つの半導体チップ１８、１９、および２０と、接続網の領域１０および１１とを含んでいる。

図１１は、図１０の領域の下からの図である。図１２は、図１０の領域の斜視図であり、筐体材料２６が透明に示されている。図示する実施形態では、条片３は、筐体材料２６との接着の向上を可能とする、側方で段差のある外形を有している。また、領域１０および１１は、条片３よりも高さが低く、かつ幅も狭いことが明らかに認められる。図１０から１２に示す実施形態は、電気線が対応して設けられた後に、オプトエレクトロニクス部品として作動されうる。図１０から１２に示す条片３の領域は、リードフレーム領域９を構成する。

図１３は、電気線が載置された後の図４の配置を拡大図で示しており、筐体２８は、図１３の右側領域では透明に示されている。また、後のオプトエレクトロニクス部品の領域を示す切断端３５が概略的に示されている。

図１４は、図１３の配置の断面を示している。ここで筐体２８は、大部分で透明に示されている。

図１５は、領域８を３×３で含むオプトエレクトロニクス部品４４を部分的に透明な分解図で示している。電気線はこの選択図には示していない。また、図１５は、コンタクトパッドと伝導要素とが省かれた構成形態を示している。選択する実施形態によっては、図７または図１３の例に示すように、オプトエレクトロニクス部品はコンタクトパッドと伝導要素とを含みうる。第２の筐体３６が、部品４４の下面に配置されている。第２の筐体３６は、電気絶縁性筐体材料２６に埋め込まれた伝導構造３７を含んでいる。伝導構造３７は、所定のコンタクト位置３８で第２の筐体３６の上面に接している。この結果、部品のリードフレーム領域９の下面との導電コンタクトが、コンタクト位置３８を介して達成されうる。また、図示の実施形態における伝導構造３７は、互いに平行に配置された複数の追加配線４０、４１、４２、および４３を含んでいる。追加配線は、幅および／または厚さが異なりうる。さらに、追加配線４０、４１、４２、および４３も部分的に互いに接続されうる。全ての実施形態において、第２の筐体３６も筐体２８と一体に構成されうる。

図１６は、図１５の配置を部分的に透明な分解図で示しており、伝導構造３７は、第２のコンタクト位置３９で第２の筐体３６の下面に接している。このように、伝導構造３７の電気コンタクトを第２筐体３６の下面から行うことが可能である。コンタクトパッドを利用しない部品の実施形態によって、半導体チップの配置のさらなる微細化が可能となる。選択する実施形態によっては、電気回路および／またはオプトエレクトロニクス半導体チップも第２の筐体３６に配置されうる。第２の筐体３６は、例えばドライバチップ、特に温度センサチップ、輝度センサチップ、または色センサチップなどのセンサチップ、特に読み出し専用メモリチップまたは書換え可能メモリチップなどのメモリチップ、またはＥＳＤ保護チップなどを含んでいる。
選択する実施形態によっては、部品４４の半導体チップ１８、１９、および２０の所望の電気配線のための伝導構造３７を含む第２の筐体３６の代わりに、導電層および電気絶縁層を含む、対応する層構造が部品４４の下面に載置されうる。所望の配線はこのようにも実現されうる。

層構造は、上面および下面に所定のコンタクト位置を有する伝導構造を含む。この結果、部品のリードフレーム領域９の下面との導電コンタクトが、上面のコンタクト位置を介して達成されうる。下面のコンタクト位置は、部品の電気コンタクトとして働く。

この目的のために、例えば第１の全面メタライゼーション層が部品４４の後面に載置され、第１のメタライゼーション層は、電気線の所望の経路設定に応じて構造化されてコンタクト位置を有する。その後、第１の全面パッシベーション層が構造化された第１のメタライゼーション層に載置される。第１のパッシベーション層は、後に構造化される。さらに、第２の全面メタライゼーション層が構造化された第１のパッシベーション層に載置されうる。第２のメタライゼーション層は構造化され、第２の全面パッシベーション層が、構造化された第２のメタライゼーション層に載置される。第２のパッシベーション層は、後に構造化等されうる。層構造の下面には、下面コンタクト位置がメタライゼーション層によって形成されている。半導体チップのための多岐にわたる電気線の接続が層構造によって実現されうる。

さらに、電気回路および／またはオプトエレクトロニクス半導体チップは、層構造にも配置されうる。層構造は、例えばドライバチップ、特に温度センサチップ、輝度センサチップ、または色センサチップなどのセンサチップ、特に読み出し専用メモリチップまたは書換え可能メモリチップなどのメモリチップ、またはＥＳＤ保護チップなどを含みうる。

図１７は、この例では下面に２つの電気端子４９および５０をそれぞれ有する３つの半導体チップ１８、１９、および２０を含む筐体２８を備えるオプトエレクトロニクス部品４４のさらなる実施形態を示す。電気端子４９および５０は、破線によって概略的に示されている。半導体チップ１８、１９、および２０の２つの電気端子４９および５０はそれぞれ、２つの異なるリードフレーム領域９、４５、４６、または４７に接続されている。図示の例では、半導体チップ１８、１９、および２０の第２の電気端子５０はそれぞれ、リードフレーム領域９に接続されている。半導体チップ１８、１９、および２０の第１の電気端子４９は、異なる第２、第３、または第４の追加リードフレーム領域４５、４６、または４７に接続されている。このように、各追加リードフレーム領域４５、４６、または４７は、異なる電位に接続され、他のリードフレーム領域４５、４６、または４７から独立して電圧が印加されうる。

例えば、リードフレーム領域９は、接地電位に接続されうる。追加リードフレーム領域４５、４６、および４７は、異なるまたは同一の正の電圧、電位に接続されうる。リードフレーム領域９、４５、４６、４７、および４８は、接続網５および５１が分離される前には、接続網５および追加接続網５１を介してリードフレームの形態で互いに一体に構成されうる。分離領域５２および５３が、環形で概略的に示されている。例えば、分離領域５２および５３は、打ち抜き工具、レーザ、またはエッチングによって接続網５および５１に導入されうる。

選択する実施形態によっては、半導体チップ１８、１９、および２０の第１の端子４９は、第２のリードフレーム領域４５にのみ配置されて第２のリードフレーム領域４５に導電接続されうる。この実施形態では、個々の半導体チップ１８、１９、および２０を別個に駆動することは不可能である。

各リードフレーム領域９、４５、４６、４７、または４８は、接続網５および５１の領域という形態で強化構造を含みうる。リードフレーム領域９、４５、４６、４７、および４８と、強化構造５および５１と、半導体チップ１８、１９、および２０とは、筐体材料２６に埋め込まれている。筐体材料２６は、透明に示されており筐体２８を形成する。筐体材料２６は、上記の例に関連して説明した性質を有している。筐体材料２６は、電磁放射に対して透明でありうる。また、半導体チップの上面およびリードフレーム領域９、４５、４６、４７、および４８の下面には、筐体材料が存在しないこともありうる。

半導体チップ１８、１９、および２０は、例えば発光ダイオードチップ（ＬＥＤチップ）の形態で、または例えばフォトダイオードチップなどの光吸収型半導体チップの形態で構成されたオプトエレクトロニクス半導体チップを構成する。半導体チップ１８、１９、および２０は、同一に、または異なって構成されうる。選択する実施形態によっては、発光ダイオードチップとフォトダイオードチップとがリードフレーム領域９に配置されうる。発光ダイオードチップは、任意の波長の電磁放射を発するように構成されうる。また、３つより多い、または３つより少ない半導体チップが部品に配置されうる。特に、異なる波長の電磁放射を発するように構成された発光ダイオードチップ１８、１９、および２０が、部品に配置されうる。例えば部品は、青色発光ダイオードチップと、赤色発光ダイオードチップと、緑色発光ダイオードチップとを含みうる。

図１８は、図１７の部品４４の下面を示す。半導体チップ１８、１９、および２０の電気端子４９および５０（目視不可）は、ここでも破線で示されている。電気コンタクトは、リードフレーム領域９、４５、４６、および４７の下面を介して直接行われうる、または図１５および１６にしたがって再分配配線を含む第２の筐体がさらに設けられうる。第２の筐体は、電気絶縁性筐体材料に埋め込まれた伝導構造を含む。伝導構造は、所定のコンタクト位置で第２の筐体の上面に接する。この結果、部品４４のリードフレーム領域９、４５、４６、および４７の下面との導電コンタクトがコンタクト位置を介して達成されうる。また、伝導構造は、例えば互いに平行に配置された複数の追加配線を含む。追加配線は、幅および／または厚さが異なりうる。さらに、追加配線も部分的に互いに接続されうる。

選択する実施形態によっては、電気回路および／またはオプトエレクトロニクス半導体チップも、第２の筐体に配置されうる。第２の筐体は、例えばドライバチップ、特に温度センサチップ、輝度センサチップ、または色センサチップなどのセンサチップ、特に読み出し専用メモリチップまたは書換え可能メモリチップなどのメモリチップ、またはＥＳＤ保護チップなどを含みうる。

選択する実施形態によっては、部品４４の半導体チップ１８、１９、および２０の所望の電気コンタクトおよび／または配線のための伝導構造を含む第２の筐体の代わりに、導電層および電気絶縁層を含む、対応する層構造が部品４４の下面に載置されうる。所望の配線もこのように実現されうる。この目的のために、例えば第１の全面メタライゼーション層が部品４４の後面に載置され、第１のメタライゼーション層は、電気線の所望の経路設定に応じて構造化される。第１の全面パッシベーション層が、その後構造化された第１のメタライゼーション層に載置される。第１のパッシベーション層の構造化が後に行われうる。さらに、第２の全面メタライゼーション層が構造化された第１のパッシベーション層に載置されうる。第２のメタライゼーション層は構造化され、第２の全面パッシベーション層が、構造化された第２のメタライゼーション層に載置される。第２のパッシベーション層は、その後構造化等されうる。半導体チップのための多岐にわたる電気線の接続が層構造によって実現されうる。

選択する実施形態によっては、電子回路および／またはオプトエレクトロニクス半導体チップも、層構造に配置されうる。層構造は、例えばドライバチップ、特に温度センサチップ、輝度センサチップ、または色センサチップなどのセンサチップ、特に読み出し専用メモリチップまたは書換え可能メモリチップなどのメモリチップ、またはＥＳＤ保護チップなどを含みうる。

図１９は、リードフレーム領域９、４５、４６、４７、および４８を含むリードフレーム１を備える配置を示しており、オプトエレクトロニクス半導体チップ１８、１９、および２０はリードフレーム領域に配置されており、半導体チップとリードフレーム領域とは筐体材料２６に埋め込まれている。半導体チップ１８、１９、および２０の上面に筐体材料２６が存在しないこともありうる。同様に、リードフレーム領域９、４５、４６、４７、および４８の下面に筐体材料２６が存在しないこともありうる。リードフレーム１は、図１７および１８に示すような個々の部品にまだ分割されていない。しかしながら、各リードフレーム領域９、４５、４６、４７、または４８は、分離領域５２および５３を介して互いからすでに分離されている。

図２０は、図１９の配置の下面を示す。
オプトエレクトロニクス部品は、例えば表面実装のためのＳＭＴ部品として構成されうる。上述の方法によってＱＦＮモジュールが設けられうる。オプトエレクトロニクス部品はこのようにＱＦＮ設計で製造され、リードフレームの一部が筐体における補強および固定構造として用いられうる。伝導要素は、めっきした貫通孔を構成する。選択する実施形態によっては、筐体が形成された後にも、伝導要素が筐体に導入されうる。選択する実施形態によっては、さまざまな部分領域がリードフレームから分離されうる。電気線による電気コンタクトは、用いられる半導体チップおよび部品における半導体チップの数に応じて行われる。オプトエレクトロニクス部品は、例えばビデオウォールまたはビデオスクリーンを実現するために用いられうる。ビデオウォールは、複数のオプトエレクトロニクス部品から構築されうる。オプトエレクトロニクス部品は、半導体チップを含むリードフレーム領域の例えば３×３、６×６、または９×９などの配置を有しうる。

上述のオプトエレクトロニクス部品および上述の方法によって、半導体チップを駆動するための対応する電気コンタクトを有するオプトエレクトロニクス半導体チップの、パッケージ密度が高いオプトエレクトロニクス部品を構築することが可能となる。さらに、部品の構成において非常に薄いリードフレームおよび薄い筐体が用いられうるように強化構造を含む、半導体チップが設けられる。

好ましい例示的な実施形態に基づき本発明をより具体的に図示し、より詳細に説明した。しかしながら、本発明は開示した例に限定されない。むしろ当業者であれば、開示した例に基づき本発明の保護範囲から逸脱することなく他の変形形態を得ることができる。

１ リードフレーム
３ 条片
４ コンタクトパッド
５ 接続網
６ 第１の追加接続網
７ 第２の追加接続網
８ 領域
９ リードフレーム領域
１０ 第１領域の接続網
１１ 第２領域の接続網
１２ 第１領域の追加接続網
１３ 第２領域の追加接続網
１４ 第１領域のコンタクトパッド
１５ 第２領域のコンタクトパッド
１６ 第３領域のコンタクトパッド
１７ 第４領域のコンタクトパッド
１８ 第１の半導体チップ
１９ 第２の半導体チップ
２０ 第３の半導体チップ
２１ 伝導要素
２２ 第１領域の伝導要素
２３ 第２領域の伝導要素
２４ 第３領域の伝導要素
２５ 第４領域の伝導要素
２６ 筐体材料
２７ 領域
２８ 筐体
２９ 第１の配線
３０ 第２の配線
３１ 第３の配線
３２ 第１の伝導要素
３３ 第２の伝導要素
３４ 第３の伝導要素
３５ 切断端
３６ 第２の筐体
３７ 伝導構造
３８ コンタクト位置
３９ 第２のコンタクト位置
４０ 第１の追加配線
４１ 第２の追加配線
４２ 第３の追加配線
４３ 第４の追加配線
４４ 部品
４５ 第２のリードフレーム領域
４６ 第３のリードフレーム領域
４７ 第４のリードフレーム領域
４８ 第５のリードフレーム領域
４９ 第１の電気端子
５０ 第２の電気端子
５１ 追加接続網
５２ 第１の分離領域
５３ 第２の分離領域

Claims (22)

1. オプトエレクトロニクス半導体チップ（１８、１９、２０）を少なくとも１つ備え、前記半導体チップ（１８、１９、２０）は、リードフレーム領域（９）に配置されており、前記リードフレーム領域（９）は、前記リードフレーム領域（９）から側方に突出している強化構造（５）を含んでおり、前記リードフレーム領域（９）と、前記強化構造（５）と、前記半導体チップ（１８、１９、２０）とは、電気絶縁性筐体（２８）に埋め込まれている、オプトエレクトロニクス部品。
2. 前記リードフレーム領域（９）は、前記強化構造（５）を介して追加リードフレーム領域（１４、１５、１６、１７）に接続されており、伝導要素（２２、２３、２４、２５）が前記追加リードフレーム領域（１４、１５、１６、１７）の上面に配置されており、前記追加リードフレーム領域（１４、１５、１６、１７）と前記伝導要素（２２、２３、２４、２５）とは前記筐体（２８）に埋め込まれている、請求項１に記載の部品。
3. 前記強化構造（５）は、前記追加リードフレーム領域（１４、１５、１６、１７）から分離されている、請求項２に記載の部品。
4. 前記リードフレーム領域（９）は、第２の強化構造（５）を介して第２の追加リードフレーム領域（１４、１５、１６、１７）の少なくとも１つに接続されており、第２の伝導要素（２２、２３、２４、２５）が、前記第２の追加リードフレーム領域（１４、１５、１６、１７）の上面に配置されており、前記第２の強化構造（５）は、前記第２の追加リードフレーム領域（１４、１５、１６、１７）および前記第２の伝導要素（２２、２３、２４、２５）と共に前記筐体（２８）に埋め込まれている、請求項２および３のいずれか１項に記載の部品。
5. 前記第２の追加リードフレーム領域（１４、１５、１６、１７）は、前記第２の強化構造（５）から分離されている、請求項４に記載の部品。
6. 電気線（２９、３０、３１）が前記筐体（２８）の上面に載置されており、前記電気線（２９、３０、３１）は前記半導体チップ（１８、１９、２０）の少なくとも１つに電気コンタクトされている、請求項１から５のいずれか１項に記載の部品。
7. 前記電気線（２９、３０、３１）は、前記部品の伝導要素（３２、３３、３４）の少なくとも１つにコンタクトされている、請求項６に記載の部品。
8. 前記リードフレーム領域（９）に第２の半導体チップ（１８、１９、２０）が少なくとも１つ配置されており、前記第２の半導体チップ（１８、１９、２０）は、前記筐体に埋め込まれている、請求項１から７のいずれか１項に記載の部品。
9. 第２の電気線（２９、３０、３１）が前記筐体（２８）に配置されており、前記第２の電気線（２９、３０、３１）は、前記第２の半導体チップ（１８、１９、２０）に電気コンタクトされており、特に前記第２の電気線（２９、３０、３１）は、前記部品（４４）の第２の伝導要素（２２、２３、２４、２５）に電気コンタクトされている、請求項８に記載の部品。
10. 前記半導体チップは、下面に電気端子（４９、５０）を２つ含んでおり、第１の電気端子（４９）は、第１のリードフレーム領域（９）に配置されて前記第１のリードフレーム領域（９）に導電接続されており、追加リードフレーム領域（４５、４６、４７）が設けられており、第２の電気端子（５０）は、前記追加リードフレーム領域（４５、４６、４７）に配置されて前記追加リードフレーム領域（４５、４６、４７）に導電接続されており、前記追加リードフレーム領域（４５、４６、４７）も前記筐体（２８）に埋め込まれている、請求項１に記載の部品。
11. 前記第１と第２の強化構造（５）および／または前記第１と第２の追加リードフレーム領域（１４、１５、１６、１７）は、前記リードフレーム領域（９）の反対側に配置されている、請求項４、５、または１０のいずれか１項に記載の部品。
12. 前記強化構造（５、５１）は、前記リードフレーム領域（９、４５、４６、４７、４８）よりも厚さが薄く、および／または幅が小さく、特に前記強化構造（５、５１）と前記リードフレーム領域（９、４５、４６、４７、４８）とは一体に構成されている、請求項１から１１のいずれか１項に記載の部品。
13. 前記部品（４４）には第２の筐体（３６）が設けられており、前記第２の筐体（３６）は伝導構造（３７）を含んでおり、前記伝導構造（３７）は、前記半導体チップ（１８、１９、２０）に導電接続されている、請求項１から１２のいずれか１項に記載の部品。
14. 前記第２の半導体チップ（１８、１９、２０）が少なくとも１つ設けられており、前記第２の半導体チップ（１８、１９、２０）は、下面に電気端子（４９、５０）を２つ含んでおり、第１の電気端子（４９）は、前記第１のリードフレーム領域（９）に配置されて前記第１のリードフレーム領域（９）に導電接続されており、第２の電気端子（５０）は、前記追加リードフレーム領域（４５、４６、４７）に配置されて前記追加リードフレーム領域（４５、４６、４７）に導電接続されている、請求項１０から１３のいずれか１項に記載の部品。
15. オプトエレクトロニクス半導体チップを少なくとも１つ備えるオプトエレクトロニクス部品を製造する方法であって、互いに強化構造を介して接続された複数のリードフレーム領域を含むリードフレームが設けられ、第１のリードフレーム領域の上面に半導体チップが少なくとも１つ載置され、前記半導体チップを含む前記リードフレームは、電気絶縁性筐体に埋め込まれ、前記半導体チップと強化構造を少なくとも１つ含む前記第１のリードフレーム領域とが、残りの前記リードフレームから分離されて前記部品が得られる、方法。
16. 前記第１のリードフレーム領域は、第１の強化構造を介して追加リードフレーム領域に接続され、前記筐体に埋め込む前に、伝導要素が前記追加リードフレーム領域の上面に載置され、前記筐体に埋め込んだ後に、前記半導体チップを含む前記第１のリードフレーム領域と、前記強化構造の少なくとも１つと、前記伝導要素を含む前記追加リードフレーム領域とが残りの前記リードフレームから分離されて前記部品が得られる、請求項１５に記載の方法。
17. 前記リードフレームと前記半導体チップとを前記筐体に埋め込んだ後に、前記第１の強化構造は、前記追加リードフレーム領域から分離される、請求項１５または１６に記載の方法。
18. 部品の前記分離工程時に、少なくとも前記追加リードフレーム領域と前記伝導要素とは、少なくとも２つ、特に４つの伝導要素と４つの第１の追加リードフレーム領域とに分割される、請求項１５から１７のいずれか１項に記載の方法。
19. 第２のリードフレーム領域が少なくとも１つ設けられ、少なくとも前記第２のリードフレーム領域に第２の半導体チップが少なくとも１つ載置され、前記第２のリードフレーム領域は、追加強化構造を少なくとも１つ含み、前記第１および第２のリードフレーム領域と、前記第１および第２の半導体チップとは前記筐体に埋め込まれ、前記リードフレーム領域は、１つの部品の形態で、または２つの部品の形態で個片化される、請求項１５から１８のいずれか１項に記載の方法。
20. 前記部品には第２の筐体が設けられ、前記第２の筐体は伝導構造を含み、前記伝導構造は前記半導体チップに導電接続される、請求項１５から１９のいずれか１項に記載の方法。
21. 前記半導体チップの少なくとも１つは、少なくとも上面に電気端子を含み、電気線が前記筐体の上面に載置され、前記電気線は、前記半導体チップの前記電気端子に電気コンタクトされ、特に前記電気線は、前記部品の伝導要素の少なくとも１つにコンタクトされている、請求項１５から２０のいずれか１項に記載の方法。
22. 前記第２のリードフレーム領域が少なくとも１つ設けられ、前記半導体チップは下面に電気端子を２つ含み、第１の電気端子は、前記第１のリードフレーム領域に配置されて前記第１のリードフレーム領域に導電接続され、第２の電気端子は、前記第２のリードフレーム領域に配置されて前記第２のリードフレーム領域に導電接続される、請求項１５から２０のいずれか１項に記載の方法。