JP2018528540A - チップ間およびチップ内のノード通信のための統一されたシステムおよび方法 - Google Patents
チップ間およびチップ内のノード通信のための統一されたシステムおよび方法 Download PDFInfo
- Publication number
- JP2018528540A JP2018528540A JP2018509894A JP2018509894A JP2018528540A JP 2018528540 A JP2018528540 A JP 2018528540A JP 2018509894 A JP2018509894 A JP 2018509894A JP 2018509894 A JP2018509894 A JP 2018509894A JP 2018528540 A JP2018528540 A JP 2018528540A
- Authority
- JP
- Japan
- Prior art keywords
- node
- gateway
- bus
- state
- message
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L43/00—Arrangements for monitoring or testing data switching networks
- H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
- H04L43/0805—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters by checking availability
- H04L43/0817—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters by checking availability by checking functioning
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Environmental & Geological Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Quality & Reliability (AREA)
- Mathematical Physics (AREA)
- Small-Scale Networks (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Bus Control (AREA)
Abstract
Description
本願は、その全体が参照により本明細書に組み込まれている、2015年9月10日に出願した米国特許出願第14/850104号、名称「UNIFIED SYSTEMS AND METHODS FOR INTERCHIP AND INTRACHIP NODE COMMUNICATION」の優先権を主張するものである。
成終了割込み204を送ることによって終了する。
12 第1のIC
14(1)〜14(N) サブシステム
16(1)〜16(6) 他のIC
18(1)〜18(6) 通信バス
30 コンピューティングシステム
32 第1のIC
34(1)〜34(N) ノード
34(1)Tx〜34(N)Tx 送信機
34(1)Rx〜34(N)Rx 受信機
36(1)〜36(M) 他のIC
38 外部バス
40(1)〜40(P) ノード
42 ノード
44(1)〜44(Q) ノード
46 ゲートウェイ
48(1)〜48(M) ゲートウェイ
50 部分的なコンピューティングシステム
51 制御システム
52 制御システム
53 ポイントツーポイント結合
54 ネットワークオンチップ(NoC)
56 アービトレーションクロックマネージャ(ACM)
58 ACM
60 外部インターフェース
62 外部インターフェース
64 内部インターフェース
66 内部インターフェース
70 データ設定プロセス
100 システムトポロジおよび状態テーブル
102 ノードアドレスフィールド
104 ノードが内部的に存在するフィールド
106 ノードが外部的に存在するフィールド
108 ノードがアウェイクしているフィールド
110 ウェイクオンメッセージが許可されるフィールド
112 信頼できる配送が必要とされるフィールド
114 ノード送信可(CTS)状態フィールド
116 最大伝送単位(MTU)サイズフィールド
130 信号フロー図
132 ノードハードウェア(HW)
134 ノードソフトウェア(SW)
140 ゲートウェイポートマネージャ
142 ゲートウェイルーティングテーブル
144 ゲートウェイ外部バスマネージャ
146 ゲートウェイ構成SW
150 信号
152 信号
154 信号
156 ノードリセットコマンド
158 リセット肯定応答(ACK)
160 ノード初期化割込み
162 信号
164 コマンド
166 イネーブルノードコマンド
168 ポートCONFコマンド
170 ポートCONF ACK
172 RX_MTU CMD
174 コマンド
176 MTU ACK
178 コマンド
180 ウェイク可能CMD
182 コマンド
184 ウェイクACK
186 CTS CMD
188 コマンド
190 CTS ACK
192 オン/オフCMD
194 コマンド
196 オン/オフACK
198 構成終了(CONFDONE) CMD
200 スカウントコマンド
202 CONFDONE ACK
204 ノード構成終了割込み
220 プロセス
250 スカウトメッセージ
252 アイドルフィールド
254 開始フィールド
256 スカウト識別子フィールド
258 バージョンフィールド
260 優先順位フィールド
262 ハンドオーバフィールド
264 メッセージヘッダ
266 スカウトコマンド
270 信号図
272 メッセージ要求
274 信号
276 信号
278 メッセージ
280 信号
282 信号
284 信号
286 信号
288 信号
290 信号
292 ウェイクコマンド
294 信号
296 信号
310 信号図
312 メッセージ要求
314 信号
316 信号
318 メッセージ
320 信号
322 信号
324 信号
326 信号
328 信号
330 信号
332 ウェイクコマンド
334 信号
336 信号
350 テーブル
352 標準またはスカウト(Std_or_Scout)
354 バージョン
356 優先順位レベル
358 バックオフビット
360 ノードサブID
362 クロックハンドオーバ
364 巡回冗長検査(CRC)存在
366 HDRモード
368 宛先ノードID
370 長さ
372 ペイロード
374 CRC
376 バスパーク
400 アービトレーションプロセス
402 以前のシーケンス期間
404 バスアイドル期間
406 アービトレーションフェーズ
408 アービトレーション開始
410 アービトレーションシーケンス
414' データ
416 クロックハンドオーバ期間
422 データフェーズ
500 信号図
506 時刻
600 信号図
Claims (58)
- コンピューティングデバイス内のネットワークノードの状態テーブルをデータ設定するための方法であって、
バスに結合された第1の集積回路(IC)をアクティブ化するステップと、
前記第1のICに関連する第1のノードを第1のゲートウェイに登録するステップと、
前記第1のICに関連する前記第1のノードに関する情報で前記第1のゲートウェイにある第1の状態テーブルをデータ設定するステップと、
前記第1の状態テーブル内で示される可用性に基づいて、前記第1のICに関連する前記第1のノードの間のチップ内通信を可能にするステップと
を含む方法。 - 前記バスに結合された第2のICをアクティブ化するステップと、
前記第2のICに関連する第2のノードを第2のゲートウェイに登録するステップと、
前記第2のICに関連する前記第2のノードに関する情報で前記第2のゲートウェイにある第2の状態テーブルをデータ設定するステップと、
前記第2のゲートウェイによって、前記第1のゲートウェイに構成データを要求するステップと、
前記第1のゲートウェイにある前記第1の状態テーブルからの前記第1のICに関連する前記第1のノードに関する前記情報に基づいて、前記第1のICに関連する前記第1のノードに関する前記情報で前記第2のゲートウェイにある前記第2の状態テーブルをデータ設定するステップと
をさらに含む、請求項1に記載の方法。 - 前記第2のゲートウェイから、前記バスを介して、前記第2の状態テーブル内に記憶された前記第2のICに関連する前記第2のノードに関する前記情報をブロードキャストするステップをさらに含む、請求項2に記載の方法。
- 第1のノードが状態を変更することに応答して、前記第1のノードの変更された状態を反映するように前記第1の状態テーブルを更新するステップをさらに含む、請求項1に記載の方法。
- 前記第1のノードの前記変更された状態に関する情報を用いて前記第1のゲートウェイにおいてスカウトメッセージを生成するステップと、
前記第1のゲートウェイから前記バスに通信可能に結合されたリモートゲートウェイに前記スカウトメッセージを送るステップと
をさらに含む、請求項4に記載の方法。 - 第2のゲートウェイにおいて前記スカウトメッセージを受信するステップと、
前記スカウトメッセージに基づいて第2の状態テーブルを更新するステップと
をさらに含む、請求項5に記載の方法。 - 前記第1の状態テーブル内で示される前記可用性に基づいて、前記第1のICに関連する前記第1のノードの間の前記チップ内通信を可能にするステップは、
前記第1のゲートウェイにおいて、前記第1のIC内の初期ノードから前記第1のIC内の宛先ノードへのメッセージ要求を受信するステップと、
前記第1の状態テーブル内の前記第1のICに関連する前記第1のノードに関する前記情報に基づいて、前記宛先ノードが利用可能であるかどうかを判定するステップと、
前記宛先ノードが利用可能である場合に、前記メッセージ要求に関連するメッセージを送るように前記初期ノードに命令するステップと
を含む、請求項1に記載の方法。 - 前記宛先ノードが利用可能でないとの判定に応答して、前記宛先ノードがウェイク可能であるかどうかを判定するステップと、
前記宛先ノードがウェイク可能であるとの判定に応答して、前記宛先ノードにウェイクコマンドを送るステップと、
前記宛先ノードをウェイクした後に、前記メッセージ要求に関連する前記メッセージを送るように前記初期ノードに命令するステップと
をさらに含む、請求項7に記載の方法。 - 前記第1のIC内の初期ノードから第2のICにある宛先ノードへのメッセージ要求を受信するステップと、
前記第1の状態テーブル内の前記宛先ノードに関する情報に基づいて、前記宛先ノードが利用可能であるかどうかを判定するステップと、
前記宛先ノードが利用可能である場合に、前記メッセージ要求に関連するメッセージを前記バスを介して送るように前記初期ノードに命令するステップと
をさらに含む、請求項1に記載の方法。 - コンピューティングデバイス内のネットワークノードの状態テーブルをデータ設定するための方法であって、
第1のノードを有する第1の集積回路(IC)をコンピューティングデバイス内のバスに結合するステップと、
第2のノードを有する第2のICを前記コンピューティングデバイス内の前記バスに結合するステップと、
前記第1のICに関連する第1のゲートウェイから、前記第1のノードに関する状態および構成情報を受信するステップと、
前記第1のノードに関する前記状態および構成情報で、前記第2のICに関連する第2のゲートウェイにある状態テーブルをデータ設定するステップと
を含む方法。 - 前記第2のノードに関する第2の状態および構成情報で前記第2のゲートウェイにある前記状態テーブルをデータ設定するステップをさらに含む、請求項10に記載の方法。
- 前記第1のノードのうちの1つの状態の変化を示す更新を前記第1のゲートウェイから受信するステップをさらに含む、請求項10に記載の方法。
- 前記第1のノードのうちの前記1つの前記状態の前記変化を示す前記更新を用いて前記第2のゲートウェイにある前記状態テーブルを更新するステップをさらに含む、請求項12に記載の方法。
- 前記第2のICによって、前記第2のICが前記バスに結合されることに応答して前記第1のノードに関する前記状態および構成情報を要求するステップをさらに含む、請求項10に記載の方法。
- コンピューティングデバイス内のネットワークノードの状態テーブルを更新するための方法であって、
第1の集積回路(IC)内の第1のゲートウェイにおいて、前記第1のIC内の第1のノードから状態変化指示を受信するステップと、
前記状態変化指示に応答して、前記第1のノードの状態変化を反映するように前記第1のゲートウェイにある第1の状態テーブルを更新するステップと、
第2のIC内の第2のゲートウェイへのスカウトメッセージを生成するステップであって、前記スカウトメッセージは、前記第1のノードの前記状態変化を示す、生成するステップと
を含む方法。 - コンピューティングデバイス内のネットワークノードの状態テーブルを更新するための方法であって、
第1の集積回路(IC)内の第1のゲートウェイにおいて、第2のIC内の第2のゲートウェイからスカウトメッセージを受信するステップであって、前記スカウトメッセージは、前記第2のIC内のノードの状態変化を示す、受信するステップと、
前記スカウトメッセージに応答して、前記ノードの前記状態変化を反映するように前記第1のゲートウェイにある第1の状態テーブルを更新するステップと
を含む方法。 - 送信機および受信機を含むノードと、
ゲートウェイであって、
バスに結合され、第1のプロトコルを介してその上で通信するように構成された外部インターフェースと、
前記ノードに通信可能に結合され、前記第1のプロトコルを介してその間で通信するように構成された内部インターフェースと
を含むゲートウェイと
を含む集積回路(IC)。 - 前記ノードは、前記ゲートウェイの前記内部インターフェースに直接に結合される、請求項17に記載のIC。
- 前記ノードは、ネットワークオンチップ(NoC)を介して前記ゲートウェイの前記内部インターフェースに結合される、請求項17に記載のIC。
- 前記ゲートウェイを制御するように構成された制御システムをさらに含む、請求項17に記載のIC。
- 前記制御システムは、前記ゲートウェイ内に位置決めされる、請求項20に記載のIC。
- 前記制御システムは、前記ゲートウェイの外部にある、請求項20に記載のIC。
- 前記ゲートウェイの前記内部インターフェースに結合された複数のノードをさらに含む、請求項20に記載のIC。
- 前記制御システムは、前記複数のノードの間でアービトレートするように構成される、請求項23に記載のIC。
- 前記制御システムは、前記第1のプロトコルを実行するように構成される、請求項20に記載のIC。
- 前記ノードは、前記IC内の第2のノードと通信するように構成される、請求項17に記載のIC。
- 前記ノードは、前記ICの外部の第2のノードと通信するように構成される、請求項17に記載のIC。
- 前記ノードは、ナビゲーション回路、センサ回路、Always On Processor(AOP)回路、オーディオ回路、およびモデム回路のうちの少なくとも1つとして動作するように構成された回路網を含む、請求項17に記載のIC。
- 第1のノードと、
第2のノードと、
バスに結合され、前記第1のノードおよび前記第2のノードからの情報を制御するように動作可能になるように構成された外部インターフェースを含むゲートウェイと、
前記第1のノードおよび前記第2のノードを前記ゲートウェイに通信可能に結合する共通回路網と
を含む集積回路(IC)。 - 第1の送信機および第1の送信機を含む第1のノードと、
第1のゲートウェイであって、
第1の外部インターフェースと、
前記第1のノードに通信可能に結合され、第1のプロトコルを介してその間で通信するように構成された第1の内部インターフェースと
を含む第1のゲートウェイと
を含む第1の集積回路(IC)と、
第2の送信機および第2の送信機を含む第2のノードと、
第2のゲートウェイであって、
第2の外部インターフェースと、
前記第2のノードに通信可能に結合され、前記第1のプロトコルを介してその間で通信するように構成された第2の内部インターフェースと
を含む第2のゲートウェイと
を含む第2のICと、
前記第1のICの前記第1のゲートウェイおよび前記第2のICの前記第2のゲートウェイに結合され、前記第1のプロトコルを使用してその間で信号を搬送するように構成されたバスと
を含むコンピューティングシステム。 - 前記コンピューティングシステムは、セットトップボックス、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、固定ロケーションデータユニット、モバイルロケーションデータユニット、モバイルフォン、セルラーフォン、コンピュータ、ポータブルコンピュータ、スマートフォン、タブレット、ファブレット、デスクトップコンピュータ、携帯情報端末(PDA)、モニタ、コンピュータモニタ、テレビジョン、チューナ、ラジオ、衛星ラジオ、音楽プレーヤ、デジタル音楽プレーヤ、ポータブル音楽プレーヤ、デジタルビデオプレーヤ、ビデオプレーヤ、デジタルビデオディスク(DVD)プレーヤ、ポータブルデジタルビデオプレーヤ、および自動車からなる群から選択されたデバイスである、請求項30に記載のコンピューティングシステム。
- ノードと、
前記ノードに通信可能に結合されたゲートウェイであって、
バスに結合されるように構成されたインターフェースと、
前記バスに関連するノードの可用性に関するデータを記憶するように構成されたルックアップテーブルと
を含むゲートウェイと、
前記ノードおよび前記ゲートウェイに動作可能に結合された制御システムであって、
前記ノードの状態に関する状態更新を受信し、
ノード対ノード通信の間の信頼性を増進するために前記バスに関連する他のゲートウェイに前記ノードの前記状態に関する情報を送る
ように構成された制御システムと
を含む集積回路(IC)。 - 前記ゲートウェイに通信可能に接続された複数のノードをさらに含む、請求項32に記載のIC。
- 前記制御システムは、前記ゲートウェイ内に位置決めされる、請求項32に記載のIC。
- 前記制御システムは、前記ゲートウェイの外部に位置決めされる、請求項32に記載のIC。
- 前記制御システムは、
前記ノードからメッセージ要求を受信し、
前記メッセージ要求からの宛先識別子を前記ルックアップテーブルと比較し、
前記ルックアップテーブル内の前記データに基づいて受信ノードの可用性を判定する
ようにさらに構成される、請求項32に記載のIC。 - 前記制御システムは、前記受信ノードが前記ルックアップテーブル内の前記データに基づいて利用可能ではないと前記制御システムが判定する場合に、前記ノードからのメッセージの送信を阻むようにさらに構成される、請求項36に記載のIC。
- 前記制御システムは、
前記ノードからメッセージ要求を受信し、
前記メッセージ要求が信頼性を要求するかどうかを判定し、
前記メッセージ要求が信頼性を要求しない場合に、前記メッセージ要求に関連するメッセージを第2のノードに送るように前記ノードに命令する
ようにさらに構成される、請求項32に記載のIC。 - 前記制御システムは、
前記受信ノードのウェイクオンコマンド能力を判定し、
前記受信ノードにウェイクコマンドを送る
ようにさらに構成される、請求項36に記載のIC。 - 前記受信ノードの前記可用性を判定するように構成された前記制御システムは、前記IC内の受信ノードの可用性を判定する、請求項36に記載のIC。
- 前記受信ノードの前記可用性を判定するように構成された前記制御システムは、前記ICの外部に位置決めされた受信ノードの可用性を判定する、請求項36に記載のIC。
- 前記制御システムは、前記ICの外部に位置決めされた第2のノードの状態に関するリモート状態更新を受信するようにさらに構成される、請求項32に記載のIC。
- ノード対ノード通信を容易にするための方法であって、
ゲートウェイにおいて、ローカルノードから状態更新を受信するステップと、
リモートゲートウェイに前記状態更新をブロードキャストするステップと
を含む方法。 - 前記状態更新をブロードキャストするステップは、前記ローカルノードが使用不能であることを前記リモートゲートウェイに知らせるステップを含む、請求項43に記載の方法。
- 前記状態更新をブロードキャストするステップは、前記ローカルノードがスリープしていることを前記リモートゲートウェイに知らせるステップを含む、請求項43に記載の方法。
- 前記ローカルノードがスリープしていることを前記リモートゲートウェイに知らせるステップは、前記ローカルノードがコマンド時にウェイク可能であることを前記リモートゲートウェイに知らせるステップをさらに含む、請求項45に記載の方法。
- リモートゲートウェイから第2の状態更新を受信するステップをさらに含む、請求項43に記載の方法。
- 前記第2の状態更新を用いてルックアップテーブルを更新するステップをさらに含む、請求項47に記載の方法。
- 前記ローカルノードからメッセージ要求を受信するステップをさらに含む、請求項47に記載の方法。
- 前記第2の状態更新が、前記メッセージ要求に関連する宛先ノードが使用不能であったことを示す場合に、前記ローカルノードからメッセージを送ることを阻むステップをさらに含む、請求項49に記載の方法。
- システムリセットを強制する方法であって、
アービトレーションフェーズ中に、アービトレーションに勝つためにゲートウェイから最も緊急の優先順位値をアサートするステップと、
前記アービトレーションに勝った後に、バスタイムアウトを強制するために前記ゲートウェイからデータを送らないステップと、
前記バスタイムアウトに応答して、システムリセットを開始するステップと
を含む方法。 - ノード状態と前記ゲートウェイにある状態テーブル内の情報との間のエラーを検出するステップと、
前記エラーの検出に応答して、前記システムリセットが必要であると判定するステップと
をさらに含む、請求項51に記載の方法。 - 前記最も緊急の優先順位値をアサートするステップは、すべて論理1をアサートするステップを含む、請求項51に記載の方法。
- 前記最も緊急の優先順位値をアサートするステップは、すべて論理0をアサートするステップを含む、請求項51に記載の方法。
- 前記アービトレーションに勝った後に、前記ゲートウェイからクロック信号を送らないステップをさらに含む、請求項51に記載の方法。
- 前記アービトレーションに勝つために前記ゲートウェイから前記最も緊急の優先順位値をアサートするステップは、複数のゲートウェイから同時に前記最も緊急の優先順位値をアサートするステップを含む、請求項51に記載の方法。
- 遅いゲートウェイが前記システムリセットを開始する前に前記バスタイムアウトを検出することを可能にするためにタイマを実行させるステップをさらに含む、請求項51に記載の方法。
- ゲートウェイであって、
バスに結合するように構成されたバスインターフェースと、
アービトレーションフェーズ中に、アービトレーションに勝つために前記バス上で最も緊急の優先順位値をアサートし、
前記アービトレーションに勝った後に、バスタイムアウトを強制するために前記バス上でデータを送らず、
前記バスタイムアウトに応答して、システムリセットを開始する
ように構成された制御システムと
を含むゲートウェイ
を含む集積回路(IC)。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/850,104 US20170075843A1 (en) | 2015-09-10 | 2015-09-10 | Unified systems and methods for interchip and intrachip node communication |
| US14/850,104 | 2015-09-10 | ||
| PCT/US2016/046728 WO2017044247A1 (en) | 2015-09-10 | 2016-08-12 | Unified systems and methods for interchip and intrachip node communication |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2018528540A true JP2018528540A (ja) | 2018-09-27 |
| JP2018528540A5 JP2018528540A5 (ja) | 2019-08-29 |
| JP6845224B2 JP6845224B2 (ja) | 2021-03-17 |
Family
ID=56787712
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018509894A Active JP6845224B2 (ja) | 2015-09-10 | 2016-08-12 | チップ間およびチップ内のノード通信のための統一されたシステムおよび方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US20170075843A1 (ja) |
| EP (2) | EP4195058B1 (ja) |
| JP (1) | JP6845224B2 (ja) |
| KR (2) | KR102853457B1 (ja) |
| CN (1) | CN108027792B (ja) |
| BR (1) | BR112018004715A2 (ja) |
| WO (1) | WO2017044247A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022239337A1 (ja) * | 2021-05-10 | 2022-11-17 | 日本たばこ産業株式会社 | エアロゾル生成装置の回路ユニット及びエアロゾル生成装置 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20170075843A1 (en) | 2015-09-10 | 2017-03-16 | Qualcomm Incorporated | Unified systems and methods for interchip and intrachip node communication |
| US10521392B2 (en) | 2017-05-10 | 2019-12-31 | Qualcomm Incorporated | Slave master-write/read datagram payload extension |
| US20190227971A1 (en) * | 2018-01-23 | 2019-07-25 | Qualcomm Incorporated | Architecture for consolidating multiple sources of low-bandwidth data over a serial bus |
| US11443713B2 (en) * | 2020-01-30 | 2022-09-13 | Apple Inc. | Billboard for context information sharing |
| CN113296479B (zh) * | 2020-06-17 | 2024-07-23 | 盒马(中国)有限公司 | 总线入网单元、输送线电气控制系统及部署方法 |
| US11675713B2 (en) * | 2021-04-02 | 2023-06-13 | Micron Technology, Inc. | Avoiding deadlock with a fabric having multiple systems on chip |
| CN115460128B (zh) * | 2022-11-09 | 2023-07-07 | 之江实验室 | 一种面向多芯粒组合芯片的片上网络仿真系统 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63211837A (ja) * | 1987-02-27 | 1988-09-02 | Hitachi Ltd | デ−タ伝送制御方式 |
| JPH0278343A (ja) * | 1988-06-20 | 1990-03-19 | Hitachi Ltd | 通信制御方式 |
| JP2009021939A (ja) * | 2007-07-13 | 2009-01-29 | Oki Electric Ind Co Ltd | ノード情報収集システム、ネットワーク装置及びノード |
| WO2015077562A1 (en) * | 2013-11-25 | 2015-05-28 | Qualcomm Incorporated | Multipoint interface shortest pulse width priority resolution |
Family Cites Families (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5199106A (en) * | 1986-09-19 | 1993-03-30 | International Business Machines Corporation | Input output interface controller connecting a synchronous bus to an asynchronous bus and methods for performing operations on the bus |
| US6157967A (en) | 1992-12-17 | 2000-12-05 | Tandem Computer Incorporated | Method of data communication flow control in a data processing system using busy/ready commands |
| US6247161B1 (en) | 1997-01-16 | 2001-06-12 | Advanced Micro Devices, Inc. | Dynamically configured on-chip communications paths based on statistical analysis |
| US6173350B1 (en) * | 1997-10-17 | 2001-01-09 | Eveready Battery Company Inc. | System and method for writing data to a serial bus from a smart battery |
| US6714994B1 (en) | 1998-12-23 | 2004-03-30 | Advanced Micro Devices, Inc. | Host bridge translating non-coherent packets from non-coherent link to coherent packets on conherent link and vice versa |
| US6791949B1 (en) * | 2000-04-28 | 2004-09-14 | Raytheon Company | Network protocol for wireless ad hoc networks |
| JP2002051055A (ja) * | 2000-08-04 | 2002-02-15 | Sony Corp | 通信制御方法、通信システム及び通信装置 |
| US7191271B2 (en) * | 2001-09-20 | 2007-03-13 | Lockheed Martin Corporation | Two level multi-tier system bus |
| US7484118B2 (en) | 2003-12-16 | 2009-01-27 | International Business Machines Corporation | Multi nodal computer system and method for handling check stops in the multi nodal computer system |
| US7409473B2 (en) | 2004-12-21 | 2008-08-05 | Sandisk Corporation | Off-chip data relocation |
| US7751850B2 (en) | 2005-09-01 | 2010-07-06 | Broadcom Corporation | Single chip multimode baseband processing circuitry with a shared radio interface |
| US7464225B2 (en) | 2005-09-26 | 2008-12-09 | Rambus Inc. | Memory module including a plurality of integrated circuit memory devices and a plurality of buffer devices in a matrix topology |
| US20070109015A1 (en) * | 2005-11-15 | 2007-05-17 | Alcatel | Switched integrated circuit connection architectures and techniques |
| US8189573B2 (en) * | 2005-12-22 | 2012-05-29 | Intel Corporation | Method and apparatus for configuring at least one port in a switch to be an upstream port or a downstream port |
| US7945721B1 (en) * | 2006-08-11 | 2011-05-17 | Oracle America, Inc. | Flexible control and/or status register configuration |
| US9009350B2 (en) | 2008-04-01 | 2015-04-14 | International Business Machines Corporation | Determining a path for network traffic between nodes in a parallel computer |
| US8140835B2 (en) | 2008-05-09 | 2012-03-20 | International Business Machines Corporation | Updating a basic input/output system (‘BIOS’) boot block security module in compute nodes of a multinode computer |
| US20090307408A1 (en) | 2008-06-09 | 2009-12-10 | Rowan Nigel Naylor | Peer-to-Peer Embedded System Communication Method and Apparatus |
| US20100158005A1 (en) | 2008-12-23 | 2010-06-24 | Suvhasis Mukhopadhyay | System-On-a-Chip and Multi-Chip Systems Supporting Advanced Telecommunication Functions |
| EP2339795B1 (en) | 2009-12-07 | 2013-08-14 | STMicroelectronics (Research & Development) Limited | Inter-chip communication interface for a multi-chip package |
| US8359367B2 (en) | 2010-01-08 | 2013-01-22 | International Business Machines Corporation | Network support for system initiated checkpoints |
| US20120166621A1 (en) | 2010-12-23 | 2012-06-28 | Anish Sharma | Sharing the Status of S-CSCF Nodes Across I-CSCF Nodes in a Communications Network |
| US8824295B2 (en) | 2011-12-30 | 2014-09-02 | Qualcomm Technologies, Inc. | Link between chips using virtual channels and credit based flow control |
| TW201346572A (zh) | 2012-01-27 | 2013-11-16 | Marvell World Trade Ltd | 發送器設備及發送器系統 |
| WO2013177665A1 (en) * | 2012-06-01 | 2013-12-05 | Research In Motion Limited | Universal synchronization engine based on probabilistic methods for guarantee of lock in multiformat audio systems |
| US20130339091A1 (en) * | 2012-06-15 | 2013-12-19 | Anthony W. Humay | Intelligent social polling platform |
| CN103838698A (zh) * | 2012-11-27 | 2014-06-04 | 鸿富锦精密工业(深圳)有限公司 | I2c总线架构及设备可用性查询方法 |
| US9152598B2 (en) | 2012-11-28 | 2015-10-06 | Atmel Corporation | Connecting multiple slave devices to a single master controller in bus system |
| US20150120826A1 (en) | 2013-10-28 | 2015-04-30 | Bernd Gauweiler | Node control in a distributed peer-to-peer network |
| US20170075843A1 (en) | 2015-09-10 | 2017-03-16 | Qualcomm Incorporated | Unified systems and methods for interchip and intrachip node communication |
-
2015
- 2015-09-10 US US14/850,104 patent/US20170075843A1/en not_active Abandoned
-
2016
- 2016-08-12 KR KR1020247022151A patent/KR102853457B1/ko active Active
- 2016-08-12 WO PCT/US2016/046728 patent/WO2017044247A1/en not_active Ceased
- 2016-08-12 CN CN201680052466.3A patent/CN108027792B/zh active Active
- 2016-08-12 BR BR112018004715A patent/BR112018004715A2/pt not_active Application Discontinuation
- 2016-08-12 EP EP23154234.1A patent/EP4195058B1/en active Active
- 2016-08-12 KR KR1020187009926A patent/KR102704511B1/ko active Active
- 2016-08-12 JP JP2018509894A patent/JP6845224B2/ja active Active
- 2016-08-12 EP EP16754624.1A patent/EP3347823A1/en not_active Ceased
-
2021
- 2021-06-30 US US17/363,407 patent/US11720512B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63211837A (ja) * | 1987-02-27 | 1988-09-02 | Hitachi Ltd | デ−タ伝送制御方式 |
| JPH0278343A (ja) * | 1988-06-20 | 1990-03-19 | Hitachi Ltd | 通信制御方式 |
| JP2009021939A (ja) * | 2007-07-13 | 2009-01-29 | Oki Electric Ind Co Ltd | ノード情報収集システム、ネットワーク装置及びノード |
| WO2015077562A1 (en) * | 2013-11-25 | 2015-05-28 | Qualcomm Incorporated | Multipoint interface shortest pulse width priority resolution |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022239337A1 (ja) * | 2021-05-10 | 2022-11-17 | 日本たばこ産業株式会社 | エアロゾル生成装置の回路ユニット及びエアロゾル生成装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP3347823A1 (en) | 2018-07-18 |
| CN108027792A (zh) | 2018-05-11 |
| JP6845224B2 (ja) | 2021-03-17 |
| US20210326290A1 (en) | 2021-10-21 |
| EP4195058A1 (en) | 2023-06-14 |
| WO2017044247A1 (en) | 2017-03-16 |
| KR102853457B1 (ko) | 2025-09-01 |
| KR20240108580A (ko) | 2024-07-09 |
| US20170075843A1 (en) | 2017-03-16 |
| US11720512B2 (en) | 2023-08-08 |
| CN108027792B (zh) | 2021-08-20 |
| KR20180050727A (ko) | 2018-05-15 |
| KR102704511B1 (ko) | 2024-09-06 |
| BR112018004715A2 (pt) | 2018-09-25 |
| EP4195058B1 (en) | 2024-07-03 |
| EP4195058C0 (en) | 2024-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11720512B2 (en) | Unified systems and methods for interchip and intrachip node communication | |
| CN106970886B (zh) | 使用第二协议的扩展功能结构来控制第一协议的物理链路 | |
| CN104285426B (zh) | 给加载/存储通信协议提供低功率物理单元 | |
| US10838898B2 (en) | Bit-interleaved bi-directional transmissions on a multi-drop bus for time-critical data exchange | |
| US20050097378A1 (en) | Method and system for power management in a gigabit Ethernet chip | |
| US20140068135A1 (en) | Providing A Consolidated Sideband Communication Channel Between Devices | |
| CN108885602A (zh) | 多协议i3c共用命令码 | |
| US10579549B2 (en) | Staggered transmissions on a multi-drop half-duplex bus | |
| CN112639753B (zh) | 聚合带内中断 | |
| CN104350720B (zh) | 提供用于双向串行互连的串行协议的装置、方法和系统 | |
| TWI512449B (zh) | 用於減少嵌入式系統中耗電量之方法與裝置 | |
| CN105051706A (zh) | 用于具有pcie协议栈的低功率phy的操作的设备、方法和系统 | |
| US11520729B2 (en) | I2C bus architecture using shared clock and dedicated data lines | |
| CN107092335B (zh) | 优化的链路训练及管理机制 | |
| US12317131B2 (en) | Multi-protocol communication network | |
| US10733121B2 (en) | Latency optimized I3C virtual GPIO with configurable operating mode and device skip | |
| KR20170134434A (ko) | 멀티-포트 물리 계층 (phy) 에 대한 위상 록킹 루프 (pll) 의 공유된 제어 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180313 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190718 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190718 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200812 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200824 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200928 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210201 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210225 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6845224 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |