JP2018207090A - 積層型電子部品及びその実装基板、並びに電子装置 - Google Patents

Abstract

【課題】２０ｋＨｚ以下の可聴周波数領域のアコースティックノイズ及び２０ｋＨｚ以上の高周波振動を低減させることができる積層型電子部品及びその実装基板を提供する。【解決手段】本発明は、キャパシター本体と、上記キャパシター本体の実装面に互いに離隔するように配置される第１及び第２外部電極と、絶縁体からなり、上記第１及び第２外部電極とそれぞれ接続される第１及び第２接続端子と、を含み、上記第１接続端子は、第１〜第３導電パターンと、第１切断部と、を含み、上記第２接続端子は、第４〜第６導電パターンと、第２切断部と、を含む積層型電子部品及びその実装基板を提供する。【選択図】図１

Description

本発明は、積層型電子部品及びその実装基板、並びに電子装置に関する。

積層型電子部品の１つである積層型キャパシターは誘電体材料からなるが、この誘電体材料は圧電性を有するため、印加電圧に同期化されて変形され得る。

印加電圧の周期が可聴周波数帯域にある際に、その変位が振動となって半田を介して基板に伝達され、この基板の振動が音として聞こえるようになる。このような音をアコースティックノイズという。

機器の動作環境が静かな場合、上記アコースティックノイズをユーザーが異常な音と認識し、機器の故障であると感じることがある。また、音声回路を有する機器では、音声出力にアコースティックノイズが重なって、機器の品質が低下し得る。

また、人間の耳に認識されるアコースティックノイズとは別に、積層型キャパシターの圧電振動が２０ｋＨｚ以上の高周波領域で発生する場合、ＩＴ及び産業／電装で用いられる各種センサー類の誤作動を発生させる原因となり得る。

一方、キャパシターの外部電極と基板は半田を介して連結される。この際、半田は、キャパシター本体の両側面または両端面において上記外部電極の表面に沿って一定の高さで傾斜するように形成される。

この際、上記半田の体積及び高さが大きくなるほど、上記積層型キャパシターの振動が上記基板にさらに伝達されて、発生するアコースティックノイズが大きくなるという問題点があった。

特許第３８４７２６５号公報 韓国公開特許第１０−２０１０−００８７６２２号公報 韓国公開特許第１０−２０１５−０１２７９６５号公報

本発明の目的は、２０ｋＨｚ以下の可聴周波数領域のアコースティックノイズ及び２０ｋＨｚ以上の高周波振動を低減させることができる積層型電子部品及びその実装基板を提供することである。

本発明の一側面は、キャパシター本体と、上記キャパシター本体の実装面に互いに離隔するように配置される第１及び第２外部電極と、絶縁体をそれぞれ含み、上記第１及び第２外部電極とそれぞれ接続される第１及び第２接続端子と、を含む積層型電子部品であって、上記第１接続端子は、上記第１外部電極と向かい合う第１面に形成される第１導電パターンと、上記第１面と対向する第２面に形成される第２導電パターンと、上記第１及び第２面を互いに連結する一つ以上の側面に形成される第１切断部と、上記第１切断部上に形成され、上記第１及び第２導電パターンを互いに電気的に連結する第３導電パターンと、を含み、上記第２接続端子は、上記第２外部電極と向かい合う第４面に形成される第４導電パターンと、上記第４面と対向する第５面に形成される第５導電パターンと、上記第４及び第５面を互いに連結する一つ以上の側面に形成される第２切断部と、上記第２切断部上に形成され、上記第４及び第５導電パターンを互いに電気的に連結する第６導電パターンと、を含む、積層型電子部品を提供する。

本発明の一実施形態において、上記第１接続端子は、第３導電パターンが上記第１及び第２導電パターンを連結する面の全体、または上記第１切断部を含む面及びその他の面の一部に形成され、上記第２接続端子は、第６導電パターンが上記第４及び第５導電パターンを連結する面の全体、または上記第２切断部を含む面及びその他の面の一部に形成されることができる。

本発明の一実施形態において、上記キャパシター本体の実装面側の上記第１及び第２外部電極上に、上記第１及び第２切断部により第１及び第２半田収容部がそれぞれ設けられることができる。

本発明の一実施形態において、上記キャパシター本体は、複数の誘電体層と、上記誘電体層を挟んで交互に積層される複数の第１及び第２内部電極と、を含み、互いに対向する第１及び第２面、上記第１及び第２面と連結され、互いに対向する第３及び第４面、上記第１及び第２面と連結され、且つ上記第３及び第４面と連結され、互いに対向する第５及び第６面を有し、上記第１及び第２内部電極の一端が上記第３及び第４面にそれぞれ露出することができる。

本発明の一実施形態において、上記第１及び第２外部電極は、上記キャパシター本体の第３及び第４面にそれぞれ配置される第１及び第２接続部と、上記第１及び第２接続部から上記キャパシター本体の第１面の一部まで延びて、上記第１及び第４導電パターンとそれぞれ接続される第１及び第２バンド部と、をそれぞれ含むことができる。

本発明の一実施形態において、上記第１及び第２切断部が上記キャパシター本体の第３及び第４面に向かってそれぞれ開放されるように形成されることができる。

本発明の他の側面は、複数の誘電体層、及び上記誘電体層を挟んで交互に積層される複数の第１及び第２内部電極を含み、互いに対向する第１及び第２面、上記第１及び第２面と連結され、互いに対向する第３及び第４面、上記第１及び第２面と連結され、且つ上記第３及び第４面と連結され、互いに対向する第５及び第６面を有し、上記第１及び第２内部電極の一端が上記第３及び第４面にそれぞれ露出するキャパシター本体と、上記キャパシター本体の第３及び第４面にそれぞれ配置される第１及び第２接続部、及び上記第１及び第２接続部から上記キャパシター本体の第１面の一部まで延びる第１及び第２バンド部をそれぞれ含む第１及び第２外部電極と、上記第１及び第２バンド部とそれぞれ接続される第１及び第２接続端子と、を含む積層型電子部品であって、上記第１接続端子は、上記キャパシター本体の第３面に向かって開放される第１切断部を含み、上記キャパシター本体の第１及び第２面を互いに連結する方向の両面及び上記第１切断部を成す部分が導電性を有して、上記第１切断部を除いた外周面は絶縁性を有し、上記第２接続端子は、上記キャパシター本体の第４面に向かって開放される第２切断部を含み、上記キャパシター本体の第１及び第２面を互いに連結する方向の両面及び上記第２切断部を成す部分が導電性を有して、上記第２切断部を除いた外周面は絶縁性を有する、積層型電子部品を提供する。

本発明の一実施形態において、上記キャパシター本体の実装面側の上記第１及び第２バンド部上に、上記第１及び第２切断部により第１及び第２半田収容部がそれぞれ設けられることができる。

本発明の一実施形態において、上記第１及び第２切断部が曲面を有するように形成されることができる。

本発明の一実施形態において、上記第１及び第２切断部は逆「コ」字状に形成されることができる。

本発明の一実施形態において、上記第１及び第２接続端子はバンプ端子からなることができる。

本発明の一実施形態において、上記第１及び第２接続端子は絶縁基板からなることができる。

本発明の一実施形態において、上記第１及び第２接続端子は回路基板であることができる。

本発明の一実施形態において、上記第１及び第２接続端子に含まれる絶縁体はエポキシであることができる。

本発明の一実施形態において、上記第１〜第６導電パターンは金属パターンであることができる。

本発明のさらに他の側面は、一面に第１及び第２電極パッドを有する基板と、上記第１及び第２電極パッド上に第１及び第２接続端子がそれぞれ接続されるように実装される積層型電子部品と、を含む、積層型電子部品の実装基板を提供する。

本発明の一実施形態によると、積層型電子部品における２０ｋＨｚ以下の可聴周波数領域のアコースティックノイズ及び２０ｋＨｚ以上の高周波振動を低減させることができる効果がある。

本発明の第１実施形態による積層型電子部品を示した斜視図である。 図１において、第１及び第２接続端子が分離されたことを示した分離斜視図である。 （ａ）及び（ｂ）は、本発明の第１実施形態による積層型電子部品の第１及び第２内部電極をそれぞれ示した平面図である。 図１のＩ−Ｉ'線に沿った断面図である。 図１の第１及び第２接続端子を示した斜視図である。 図５ａにおいて、第３及び第６導電パターンの他の実施形態を示した斜視図である。 本発明の第２実施形態による積層型電子部品を示した斜視図である。 接続端子なしに積層型キャパシターが基板に実装された状態を概略的に示した正面図である。 本発明の第１実施形態による積層型電子部品が基板に実装された状態を概略的に示した正面図である。

以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために拡大縮小表示（または強調表示や簡略化表示）がされることがある。

図１は本発明の第１実施形態による積層型電子部品を示した斜視図であり、図２は、図１において第１及び第２接続端子が分離されたことを示した分離斜視図であり、図３の（ａ）及び（ｂ）は、本発明の第１実施形態による積層型電子部品の第１及び第２内部電極をそれぞれ示した平面図であり、図４は図１のＩ−Ｉ'線に沿った断面図であり、図５ａは図１の第１及び第２接続端子を示した斜視図である。

図１から図５ａを参照すると、本発明の第１実施形態による積層型電子部品１００は、キャパシター本体１１０と、キャパシター本体１１０の実装面に互いに離隔するように配置される第１及び第２外部電極１３１、１３２と、絶縁体からなり、第１及び第２外部電極１３１、１３２とそれぞれ接続される第１及び第２接続端子１４０、１５０と、を含む。

以下、本発明の実施形態を明確に説明するためにキャパシター本体１１０の方向を定義すると、図面に表示されたＸ、Ｙ及びＺはそれぞれ、キャパシター本体１１０の長さ方向、幅方向及び厚さ方向を示す。また、本実施形態において、厚さ方向は、誘電体層が積層される積層方向と同一の概念で用いられることができる。

キャパシター本体１１０は、複数の誘電体層１１１をＺ方向に積層してから焼成したものであって、複数の誘電体層１１１と、誘電体層１１１を挟んでＺ方向に交互に積層される複数の第１及び第２内部電極１２１、１２２と、を含む。

そして、キャパシター本体１１０のＺ方向の両側には、必要に応じて、所定厚さのカバー１１２、１１３が形成されることができる。

この際、キャパシター本体１１０において互いに隣接するそれぞれの誘電体層１１１同士は、その境界が確認できない程度に一体化されていることができる。

キャパシター本体１１０は略六面体形状であることができるが、本発明はこれに限定されるものではない。

本実施形態では、説明の便宜のために、キャパシター本体１１０においてＺ方向に互いに対向する両面を第１及び第２面１、２、第１及び第２面１、２と連結されてＸ方向に互いに対向する両面を第３及び第４面３、４、第１及び第２面１、２と連結され、且つ第３及び第４面３、４と連結されてＹ方向に互いに対向する両面を第５及び第６面５、６と定義する。本実施形態では、第１面１が実装面となることができる。

また、誘電体層１１１は高誘電率のセラミック材料を含み、例えば、ＢａＴｉＯ_３系セラミック粉末などを含むことができるが、本発明はこれに限定されるものではない。

上記ＢａＴｉＯ_３系セラミック粉末としては、例えば、ＢａＴｉＯ_３にＣａ、Ｚｒなどが一部固溶した（Ｂａ_１−ｘＣａ_ｘ）ＴｉＯ_３、Ｂａ（Ｔｉ_１−ｙＣａ_ｙ）Ｏ_３、（Ｂａ_１−ｘＣａ_ｘ）（Ｔｉ_１−ｙＺｒ_ｙ）Ｏ_３、またはＢａ（Ｔｉ_１−ｙＺｒ_ｙ）Ｏ_３などが挙げられるが、本発明はこれに限定されるものではない。

また、誘電体層１１１には、上記セラミック粉末とともに、セラミック添加剤、有機溶剤、可塑剤、結合剤及び分散剤などがさらに添加されることができる。上記セラミック添加剤としては、例えば、遷移金属酸化物または遷移金属炭化物、希土類元素、マグネシウム（Ｍｇ）またはアルミニウム（Ａｌ）などが用いられることができる。

第１及び第２内部電極１２１、１２２は、互いに異なる極性を有する電極であって、誘電体層１１１を挟んでＺ方向に沿って互いに対向するように交互に積層されており、一端がキャパシター本体１１０の第３及び第４面３、４にそれぞれ露出することができる。

この際、第１及び第２内部電極１２１、１２２は、その間に配置された誘電体層１１１によって互いに電気的に絶縁されることができる。

このようにキャパシター本体１１０の第３及び第４面３、４に交互に露出する第１及び第２内部電極１２１、１２２の端部は、後述のキャパシター本体１１０の第３及び第４面３、４に配置される第１及び第２外部電極１３１、１３２とそれぞれ接続されて電気的に連結されることができる。

この際、第１及び第２内部電極１２１、１２２は導電性金属で形成され、例えば、ニッケル（Ｎｉ）またはニッケル（Ｎｉ）合金などの材料が用いられることができるが、本発明はこれに限定されるものではない。

上記のような構成により、第１及び第２外部電極１３１、１３２に所定の電圧を印加すると、互いに対向する第１及び第２内部電極１２１、１２２の間に電荷が蓄積される。

この際、積層型電子部品１００の静電容量は、Ｚ方向に沿って互いに重なる第１及び第２内部電極１２１、１２２の面積と比例するようになる。

第１及び第２外部電極１３１、１３２には互いに異なる極性の電圧が提供され、第１及び第２内部電極１２１、１２２の露出部分とそれぞれ接続されて電気的に連結されることができる。

このような第１及び第２外部電極１３１、１３２の表面には、必要に応じて、めっき層が形成されることができる。

例えば、第１及び第２外部電極１３１、１３２は、第１及び第２導電層と、上記第１及び第２導電層上に形成される第１及び第２ニッケル（Ｎｉ）めっき層と、上記第１及び第２めっき層上に形成される第１及び第２スズ（Ｓｎ）めっき層と、をそれぞれ含むことができる。

第１外部電極１３１は、第１接続部１３１ａと、第１バンド部１３１ｂと、を含むことができる。

第１接続部１３１ａは、キャパシター本体１１０の第３面３に形成されて第１内部電極１２１と接続する部分であり、第１バンド部１３１ｂは、第１接続部１３１ａからキャパシター本体１１０の実装面である第１面１の一部まで延びて第１接続端子１４０と接続する部分である。

この際、第１バンド部１３１ｂは、固着強度を向上させるなどの目的で、必要に応じて、キャパシター本体１１０の第２面２の一部と第５及び第６面５、６の一部までさらに延びることができる。

第２外部電極１３２は、第２接続部１３２ａと、第２バンド部１３２ｂと、を含むことができる。

第２接続部１３２ａは、キャパシター本体１１０の第４面４に形成されて第２内部電極１２２と接続する部分であり、第２バンド部１３２ｂは、第２接続部１３２ａからキャパシター本体１１０の実装面である第１面１の一部まで延びて第２接続端子１５０と接続する部分である。

この際、第２バンド部１３２ｂは、固着強度を向上させるなどの目的で、必要に応じて、キャパシター本体１１０の第２面２の一部と第５及び第６面５、６の一部までさらに延びることができる。

第１接続端子１４０は、絶縁体からなり、導電性金属からなる第１及び第２導電パターン１４５、１４６を含む。例えば、第１接続端子１４０は、ＦＲ４などの絶縁基板または回路基板からなることができるが、本発明はこれに限定されるものではない。また、第１接続端子１４０はバンプ端子からなることができる。

第１導電パターン１４５は、第１接続端子１４０において第１外部電極１３１の第１バンド部１３１ｂと向かい合う面１４１に形成され、第２導電パターン１４６は、第１接続端子１４０において第１導電パターン１４５と対向する面１４２に形成される。

この際、第１接続端子１４０の第１及び第２導電パターン１４５、１４６は同一の極性を有するようになるため、信号端子とグランド端子のうち同一極性の端子として作用することができる。

そして、第１接続端子１４０において第１及び第２導電パターン１４５、１４６が形成される２つの面１４１、１４２を連結する外周面のうち一部に第１切断部１４３が形成される。これにより、キャパシター本体１１０の実装面である第１面１側において、第１バンド部１３１ｂ上に半田ポケットとしての第１半田収容部１６１が設けられる。

本実施形態において、第１切断部１４３は、キャパシター本体１１０の第３面３に向かって開放されるように形成されることができる。この際、第１切断部１４３は曲面を有するように形成されることができる。

そして、第１切断部１４３上には、導電性金属からなり、第１及び第２導電パターン１４５、１４６を互いに電気的に連結するように第３導電パターン１４７が形成される。この際、第３導電パターン１４７はめっきにより形成されることができる。このような第１〜第３導電パターン１４５、１４６、１４７は金属パターンであることができる。

このような構成により、第１接続端子１４０において、キャパシター本体１１０の第１及び第２面１、２を互いに連結する方向の両面１４１、１４２及び第１切断部１４３を成す部分は導電性を有し、第１切断部１４３を除いた外周面１４４は絶縁性を有するようになる。

第２接続端子１５０は、絶縁体からなり、導電性金属からなる第４及び第５導電パターン１５５、１５６を含む。例えば、第２接続端子１５０は、ＦＲ４などの絶縁基板または回路基板からなることができるが、本発明はこれに限定されるものではない。また、第２接続端子１５０はバンプ端子からなることができる。

第４導電パターン１５５は、第２接続端子１５０において第２外部電極１３２の第２バンド部１３２ｂと向かい合う面１５１に形成され、第５導電パターン１５６は、第２接続端子１５０において第４導電パターン１５５と対向する面１５２に形成される。

この際、第２接続端子１５０の第４及び第５導電パターン１５５、１５６は同一の極性を有するようになるため、信号端子とグランド端子のうち同一極性の端子として作用することができる。

そして、第２接続端子１５０において、第４及び第５導電パターン１５５、１５６が形成される２つの面１５１、１５２を連結する外周面に第２切断部１５３が形成される。これにより、キャパシター本体１１０の実装面である第１面１側において、第２バンド部１３２ｂ上に半田ポケットとしての第２半田収容部１６２が設けられる。

本実施形態において、第２切断部１５３は、キャパシター本体１１０の第４面４に向かって開放されるように形成されることができる。この際、第２切断部１５３は曲面を有するように形成されることができる。

そして、第２切断部１５３上には、導電性金属からなり、第４及び第５導電パターン１５５、１５６を互いに電気的に連結するように第６導電パターン１５７が形成される。この際、第６導電パターン１５７はめっきにより形成されることができる。

このような構成により、第２接続端子１５０において、キャパシター本体１１０の第１及び第２面１、２を互いに連結する方向の両面１５１、１５２及び第２切断部１５３を成す部分は導電性を有し、第２切断部１５３を除いた外周面１５４は絶縁性を有するようになる。このような第４〜第６導電パターン１５５、１５６、１５７は金属パターンであることができる。

一方、図５ｂを参照すると、第１接続端子１４０は、第３導電パターンが第１及び第２導電パターン１４５、１４６を連結する面の全体１４７、１４８、または第１切断部１４３を含む面及びその他の面の一部に形成されることができる。また、第２接続端子１５０は、第６導電パターンが第４及び第５導電パターン１５５、１５６を連結する面の全体１５７、１５８、または第２切断部１５３を含む面及びその他の面の一部に形成されることができる。

このように第３導電パターンと第６導電パターンが第１及び第２接続端子１４０、１５０の外周面の全体または一部にさらに形成されると、半田付け時に第１及び第２切断部１４３、１５３の内側にのみ行われていた半田付けを、第１及び第２切断部１４３、１５３以外の外周面でも行われるようにして、実装時におけるチップと基板との位置ずれを改善することができる。この際、第３及び第６導電パターンはめっきにより形成されることができる。

また、第１及び第２接続端子１４０、１５０は、実装される基板とキャパシター本体１１０を所定距離離隔させることで、キャパシター本体１１０で発生した圧電振動が基板に伝わることを低減させることができる。このような効果は、第１及び第２接続端子１４０、１５０の厚さが所定厚さ以上である際に向上することができ、例えば、第１及び第２接続端子１４０、１５０の厚さは６０μｍ以上であることができるが、本発明はこれに限定されるものではない。

また、第１及び第２接続端子１４０、１５０は、必要に応じて、めっき層を含むことができる。上記めっき層は、第１及び第２接続端子１４０、１５０の第１〜第６導電パターン上に形成されるニッケル（Ｎｉ）めっき層と、上記ニッケルめっき層上に形成されるスズ（Ｓｎ）めっき層と、を含むことができる。

図６に示されたように、本発明の他の実施形態による積層型電子部品１００'は、第１及び第２接続端子１４０'、１５０'の第１及び第２切断部１４３'、１５３'が逆「コ」字状に形成されることができる。

この際、第１及び第２切断部１４３'、１５３'は、Ｘ方向にキャパシター本体１１０の第３及び第４面に向かってそれぞれ開放されるように形成されることができる。

これにより、キャパシター本体１１０の第１面１側において、第１及び第２外部電極１３１、１３２の第１及び第２バンド部上には、四角形状の第１及び第２半田収容部１６３、１６４が設けられることができる。

したがって、切断部が曲面からなる積層型電子部品に比べて相対的に大きい体積（ｖｏｌｕｍｅ）の半田ポケットを確保することができ、積層型電子部品１００'を基板に実装する時に相対的に多量の半田を取り込むことができるため、半田フィレットの形成を効果的に抑え、積層型電子部品１００'のアコースティックノイズの低減効果をさらに向上させることができる。

一方、本発明における第１及び第２切断部は、複数の折り曲げられた面からなるものであって、図６に示された逆「コ」字状の他に、１つの折り曲げ部を有する２つの面からなるか、または３つ以上の折り曲げ部を有する４つ以上の面を含むように構成されることができる。

図７は、接続端子なしに積層型キャパシターが基板に実装された状態を概略的に示した正面図であり、図８は、本発明の第１実施形態による積層型電子部品が基板に実装された状態を概略的に示した正面図である。

積層型電子部品１００が基板２１０に実装された状態で、積層型電子部品１００に形成された第１及び第２外部電極１３１、１３２に異なる極性の電圧が印加されると、誘電体層１１１の逆圧電効果（Ｉｎｖｅｒｓｅ ｐｉｅｚｏｅｌｅｃｔｒｉｃ ｅｆｆｅｃｔ）によりキャパシター本体１１０が厚さ方向に膨張及び収縮するようになり、第１及び第２外部電極１３１、１３２の両端部は、ポアソン効果（Ｐｏｉｓｓｏｎ ｅｆｆｅｃｔ）によりキャパシター本体１１０の厚さ方向の膨張及び収縮とは反対に収縮及び膨張するようになる。

このような収縮と膨張は振動を発生させる。また、上記振動は第１及び第２外部電極１３１、１３２から基板２１０に伝達され、これによって基板２１０から音響が放射されてアコースティックノイズとなる。

図７を参照すると、積層型キャパシターの第１及び第２外部電極１３１、１３２と基板２１０の一面に形成された第１及び第２電極パッド２２１、２２２との間に形成された半田２３１'、２３２'がキャパシター本体１１０の第２面に向かって一定の高さに形成されるため、積層型キャパシターから発生した振動が基板に多く伝達され得る。

図８を参照すると、本実施形態による積層型電子部品の実装基板は、一面に第１及び第２電極パッド２２１、２２２を有する基板２１０と、基板２１０の上面で第１及び第２接続端子１４０、１５０が第１及び第２電極パッド２２１、２２２上にそれぞれ接続されるように実装される積層型電子部品１００と、を含む。

この際、本実施形態では、積層型電子部品１００が半田２３１、２３２を介して基板２１０に実装されることを示して説明しているが、必要に応じて、半田の代わりに導電性ペーストを用いてもよい。

本実施形態によると、積層型電子部品１００の第１及び第２外部電極１３１、１３２を介して基板に伝達される圧電振動が、ソフト（ｓｏｆｔ）な材質の絶縁体からなる第１及び第２接続端子１４０、１５０の弾性により吸収されることで、アコースティックノイズが低減することができる。

この際、第１及び第２接続端子１４０、１５０の第１及び第２切断部によりそれぞれ設けられる第１及び第２半田収容部が、キャパシター本体１１０の第１面に半田２３１、２３２を取り込むことができる半田ポケットとしての役割を果たすようになる。

本実施形態では、第１及び第２接続端子１４０、１５０の外周面のうち第１及び第２切断部を除いた部分は絶縁面からなる。

これにより、積層型電子部品１００を基板２１０に実装する時に、第１及び第２切断部を除いた第１及び第２接続端子の外周面には半田が形成されないため、第１及び第２半田収容部１６１、１６２に半田２３１、２３２がより効果的に取り込まれる。これにより、半田フィレット（Ｓｏｌｄｅｒ Ｆｉｌｌｅｔ）がキャパシター本体１１０の第２面に向かって形成されることを抑えることができる。

したがって、積層型電子部品１００の圧電振動の伝達経路を遮断し、半田フィレットとキャパシター本体１１０での最大変位地点を離隔させることで、図７の構造に比べて積層型電子部品１００のアコースティックノイズの低減効果を著しく向上させることができる。

また、本実施形態によると、上記アコースティックノイズの低減構造により、２０ｋＨｚ以内の可聴周波数で積層型電子部品の圧電振動が基板に伝達される振動量も効果的に抑制することができる。

したがって、積層型電子部品の高周波振動を低減し、ＩＴまたは産業／電装分野において電子部品の２０ｋＨｚ以上の高周波振動によって問題となり得るセンサー類の誤作動を防止し、センサー類の長時間の振動による内部疲労の蓄積を抑制することができる。

以上、本発明の実施形態について詳細に説明したが、本発明の範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。

１００、１００' 電子部品
１１０ キャパシター本体
１１１ 誘電体層
１２１、１２２ 第１及び第２内部電極
１３１、１３２ 第１及び第２外部電極
１３１ａ、１３２ａ 第１及び第２接続部
１３１ｂ、１３２ｂ 第１及び第２バンド部
１４０、１４０' 第１接続端子
１４３、１５３ 第１及び第２切断部
１４５〜１４７ 第１〜第３導電パターン
１５０、１５０' 第２接続端子
１５５〜１５７ 第４〜第６導電パターン
１６１、１６３ 第１半田収容部
１６２、１６４ 第２半田収容部
２１０ 基板
２２１、２２２ 第１及び第２電極パッド
２３１、２３２ 半田

Claims (30)

1. キャパシター本体と、
   前記キャパシター本体の実装面に互いに離隔するように配置される第１及び第２外部電極と、
   絶縁体をそれぞれ含み、前記第１及び第２外部電極とそれぞれ接続される第１及び第２接続端子と、を含む積層型電子部品であって、
   前記第１接続端子は、前記第１外部電極と向かい合う第１面に形成される第１導電パターンと、前記第１面と対向する第２面に形成される第２導電パターンと、前記第１及び第２面を互いに連結する一つ以上の側面に形成される第１切断部と、前記第１切断部上に形成され、前記第１及び第２導電パターンを互いに電気的に連結する第３導電パターンと、を含み、
   前記第２接続端子は、前記第２外部電極と向かい合う第４面に形成される第４導電パターンと、前記第４面と対向する第５面に形成される第５導電パターンと、前記第４及び第５面を互いに連結する一つ以上の側面に形成される第２切断部と、前記第２切断部上に形成され、前記第４及び第５導電パターンを互いに電気的に連結する第６導電パターンと、を含む、積層型電子部品。
2. 前記第３導電パターンが前記第１接続端子の一つ以上の他側面に形成され、
   前記第６導電パターンが前記第２接続端子の一つ以上の他側面に形成される、請求項１に記載の積層型電子部品。
3. 前記キャパシター本体の実装面側において前記第１及び第２外部電極上に、前記第１及び第２切断部により第１及び第２半田収容部がそれぞれ設けられる、請求項１または２に記載の積層型電子部品。
4. 前記キャパシター本体は、複数の誘電体層と、前記複数の誘電体層のそれぞれを挟んで交互に積層される複数の第１及び第２内部電極と、を含み、互いに対向する第１及び第２面と、前記第１及び第２面と連結され、互いに対向する第３及び第４面と、前記第１及び第２面と連結され、且つ前記第３及び第４面と連結され、互いに対向する第５及び第６面とを有し、
   前記第１及び第２内部電極のそれぞれの端部が前記第３及び第４面にそれぞれ露出する、請求項１から３のいずれか一項に記載の積層型電子部品。
5. 前記第１及び第２外部電極は、前記キャパシター本体の第３及び第４面にそれぞれ配置される第１及び第２接続部と、前記第１及び第２接続部から前記キャパシター本体の第１面の一部まで延びて、前記第１及び第４導電パターンとそれぞれ接続される第１及び第２バンド部と、をそれぞれ含む、請求項４に記載の積層型電子部品。
6. 前記第１及び第２切断部が前記キャパシター本体の第３及び第４面に向かってそれぞれ開放されるように形成される、請求項５に記載の積層型電子部品。
7. 前記第１及び第２接続端子がバンプ端子からなる、請求項１から６のいずれか一項に記載の積層型電子部品。
8. 前記第１及び第２接続端子が絶縁基板からなる、請求項１から６のいずれか一項に記載の積層型電子部品。
9. 前記第１及び第２接続端子が回路基板である、請求項１から６のいずれか一項に記載の積層型電子部品。
10. 前記第１及び第２接続端子に含まれる絶縁体がエポキシを含む、請求項１から９のいずれか一項に記載の積層型電子部品。
11. 前記第１〜第６導電パターンが金属パターンである、請求項１から１０のいずれか一項に記載の積層型電子部品。
12. 複数の誘電体層、及び前記複数の誘電体層のそれぞれを挟んで交互に積層される複数の第１及び第２内部電極を含み、互いに対向する第１及び第２面と、前記第１及び第２面と連結され、互いに対向する第３及び第４面と、前記第１及び第２面と連結され、且つ前記第３及び第４面と連結され、互いに対向する第５及び第６面とを有し、前記第１及び第２内部電極の一端が前記第３及び第４面にそれぞれ露出するキャパシター本体と、
    前記キャパシター本体の第３及び第４面にそれぞれ配置される第１及び第２接続部、及び前記第１及び第２接続部から前記キャパシター本体の第１面の一部まで延びる第１及び第２バンド部をそれぞれ含む第１及び第２外部電極と、
    前記第１及び第２バンド部とそれぞれ接続される第１及び第２接続端子と、を含む積層型電子部品であって、
    前記第１接続端子は、前記キャパシター本体の第３面に向かって開放される第１切断部を含み、前記第１切断部と、前記キャパシター本体の前記第１及び第２面とが互いに連結される第１方向の互いに対向する第１接続端子の両面とは導電性を有し、前記第１切断部を除いて前記第１接続端子の両面と連結される前記第１接続端子の外周面は絶縁性を有し、
    前記第２接続端子は、前記キャパシター本体の第４面に向かって開放される第２切断部を含み、前記第２切断部と、第１方向の互いに対向する前記第２接続端子の両面とは導電性を有し、前記第２切断部を除いて前記第２接続端子の両面と連結される前記第２接続端子の外周面は絶縁性を有する、積層型電子部品。
13. 前記第１接続端子の一つ以上の外周面が導電性を有し、
    前記第２接続端子の一つ以上の外周面が導電性を有する、請求項１２に記載の積層型電子部品。
14. 前記キャパシター本体の実装面側において前記第１及び第２バンド部上に、前記第１及び第２切断部により第１及び第２半田収容部がそれぞれ設けられる、請求項１２または１３に記載の積層型電子部品。
15. 前記第１及び第２切断部が曲面を有するように形成される、請求項１２から１４のいずれか一項に記載の積層型電子部品。
16. 前記第１及び第２切断部が複数の平らな面からなる、請求項１２から１４のいずれか一項に記載の積層型電子部品。
17. 前記第１及び第２接続端子がバンプ端子からなる、請求項１２から１６のいずれか一項に記載の積層型電子部品。
18. 前記第１及び第２接続端子が絶縁基板からなる、請求項１２から１６のいずれか一項に記載の積層型電子部品。
19. 前記第１及び第２接続端子が回路基板である、請求項１２から１６のいずれか一項に記載の積層型電子部品。
20. 前記第１及び第２接続端子に含まれる絶縁体がエポキシを含む、請求項１２から１９のいずれか一項に記載の積層型電子部品。
21. 前記導電性を有する面が金属パターンを含む、請求項１２から２０のいずれか一項に記載の積層型電子部品。
22. 一面に第１及び第２電極パッドを有する基板と、
    前記第１及び第２電極パッド上に第１及び第２接続端子がそれぞれ接続されるように実装される請求項１から２１の何れか一項に記載の積層型電子部品と、を含む、積層型電子部品の実装基板。
23. 基板と、
    前記基板の上面に配置され、長さ方向に離隔する第１及び第２電極パッドと、
    前記基板の上面と直交する厚さ方向に誘電体層を挟んで交互に積層される複数の第１及び第２内部電極を含み、厚さ方向に底面が実装面となり、前記第１及び第２内部電極の両端部が長さ方向に互いに対向する第１及び第２端面にそれぞれ露出するキャパシター本体と、
    前記キャパシター本体の第１端面に配置され、前記キャパシター本体の実装面に延びる第１バンド部を含む第１外部電極と、
    前記キャパシター本体の第２端面に配置され、前記キャパシター本体の実装面に延びる第２バンド部を含む第２外部電極と、
    前記第１電極パッドの上面に接続され、前記第１バンド部の下面に接続され、且つ長さ方向に前記第２電極パッドと向かい合っていない側面に形成された第１切断部を含む第１接続端子と、
    前記第２電極パッドの上面に接続され、前記第２バンド部の下面に接続され、長さ方向に前記第１電極パッドと向かい合っていない側面に形成された第２切断部を含み、前記第１接続端子と離隔する第２接続端子と、
    前記第１外部電極及び前記第１切断部内を前記第１電極パッドと電気的に連結する第１半田と、
    前記第２外部電極及び前記第２切断部内を前記第２電極パッドと電気的に連結する第２半田と、を含み、
    前記第１及び第２接続端子のうち少なくとも一部はそれぞれ絶縁体を含み、
    前記第１及び第２切断部はそれぞれ電気的に導電される面を有する、電子装置。
24. 前記第１及び第２切断部が球状を有する、請求項２３に記載の電子装置。
25. 前記第１及び第２切断部が凹面を有する、請求項２３に記載の電子装置。
26. 前記絶縁体がエポキシである、請求項２３から２５のいずれか一項に記載の電子装置。
27. 上面に長さ方向に離隔するように配置される第１及び第２電極パッドを含む基板と、
    前記基板の上面と直交する厚さ方向の底面を有し、前記底面に長さ方向に互いに離隔するように第１及び第２外部電極が配置される本体と、
    絶縁材を含み、長さ方向に互いに離隔し、前記第１及び第２電極パッドと前記第１及び第２外部電極をそれぞれ連結し、厚さ方向と直交する方向に突出している第１及び第２切断部と、前記第１及び第２切断部上に配置される第１及び第２導電パターンとをそれぞれ含む第１及び第２接続端子と、を含み、
    前記第１及び第２外部電極が半田により前記第１及び第２電極パッドとそれぞれ電気的に連結される、電子装置。
28. 前記第１及び第２切断部が球状を有する、請求項２７に記載の電子装置。
29. 前記第１及び第２切断部が凹面を有する、請求項２７に記載の電子装置。
30. 前記第１及び第２接続端子は、接続端子の上部及び下部面にそれぞれ配置され、切断部に配置された導電パターンと電気的に連結される導電パターンをそれぞれさらに含む、請求項２７から２９のいずれか一項に記載の電子装置。