[go: up one dir, main page]

JP2018201023A - センサ、マイクロフォン、血圧センサおよびタッチパネル - Google Patents

センサ、マイクロフォン、血圧センサおよびタッチパネル Download PDF

Info

Publication number
JP2018201023A
JP2018201023A JP2018130658A JP2018130658A JP2018201023A JP 2018201023 A JP2018201023 A JP 2018201023A JP 2018130658 A JP2018130658 A JP 2018130658A JP 2018130658 A JP2018130658 A JP 2018130658A JP 2018201023 A JP2018201023 A JP 2018201023A
Authority
JP
Japan
Prior art keywords
layer
bias
magnetic
magnetization
magnetic layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018130658A
Other languages
English (en)
Inventor
慶彦 藤
Yoshihiko Fuji
慶彦 藤
福澤　英明
Hideaki Fukuzawa
英明 福澤
志織 加治
Shiori Kaji
志織 加治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2018130658A priority Critical patent/JP2018201023A/ja
Publication of JP2018201023A publication Critical patent/JP2018201023A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Measuring Pulse, Heart Rate, Blood Pressure Or Blood Flow (AREA)
  • Transducers For Ultrasonic Waves (AREA)
  • Hall/Mr Elements (AREA)
  • Measuring Fluid Pressure (AREA)

Abstract

【課題】感度の向上を図ることができる歪検知素子、圧力センサ、マイクロフォン、血圧センサおよびタッチパネルを提供する。
【解決手段】実施形態によれば、変形可能な基板の上に設けられる歪検知素子であって、第１磁性層と、第２磁性層と、中間層と、バイアス層と、を備えた歪検知素子が提供される。前記第２磁性層の磁化は、前記基板の変形に応じて変化する。前記中間層は、前記第１磁性層と前記第２磁性層との間に設けられる。前記第２磁性層は、前記中間層と前記バイアス層との間に設けられる。前記バイアス層は、前記第２磁性層にバイアスを印加する。
【選択図】図１

Description

本発明の実施形態は、歪検知素子、圧力センサ、マイクロフォン、血圧センサおよびタッチパネルに関する。
ＭＥＭＳ（Micro Electro Mechanical Systems）技術を用いた圧力センサには、例えば、ピエゾ抵抗変化型と静電容量型とがある。一方、スピン技術を用いた圧力センサが提案されている。スピン技術を用いた圧力センサにおいては、歪に応じた抵抗変化が検知される。例えば、スピン技術を用いた圧力センサなどに用いられる歪検知素子において、感度の向上が望まれる。
M. Lohndorf et al., "Highly sensitive strain sensors based on magnetic tunneling junctions"Appl. Phys. Lett., 81, 313, (2002). D. Meyners et al., "Pressure sensor based on magnetic tunnel junctions", J. Appl. Phys. 105, 07C914 (2009).
本発明の実施形態は、感度の向上を図ることができる歪検知素子、圧力センサ、マイクロフォン、血圧センサおよびタッチパネルを提供する。
実施形態によれば、変形可能な基板の上に設けられる歪検知素子であって、第１磁性層と、第２磁性層と、中間層と、バイアス層と、を備えた歪検知素子が提供される。前記第２磁性層の磁化は、前記基板の変形に応じて変化する。前記中間層は、前記第１磁性層と前記第２磁性層との間に設けられる。前記第２磁性層は、前記中間層と前記バイアス層との間に設けられる。前記バイアス層は、前記第２磁性層にバイアスを印加する。
図１（ａ）および図１（ｂ）は、第１の実施形態にかかる歪検知素子を示す模式図である。 図２（ａ）〜図２（ｃ）は、第１の実施形態に係る歪検知素子の動作を示す模式図である。 第１の実施形態に係る歪検知素子を示す模式的斜視図である。 図４（ａ）〜図４（ｅ）は、第１の実施形態のバイアス層を示す模式的斜視図である。 図５（ａ）および図５（ｂ）は、実施形態のバイアス方向の違いを示す模式的斜視図である。 第１の実施形態に係る別の歪検知素子を示す模式的斜視図である。 第１の実施形態に係る別の歪検知素子を示す模式的斜視図である。 図８（ａ）〜図８（ｆ）は、磁化固着層の磁化の固着方向、バイアス磁性層の磁化の固着方向、および磁化自由層に加わるバイアス方向を表す模式的断面図である。 図９（ａ）〜図９（ｄ）は、第１の実施例および第１の比較例の積層体の素子加工前の磁気特性の結果の例を示すグラフ図である。 図１０（ａ）〜図１０（ｅ）は、第１の実施例の歪検知素子１００の歪センサ特性の結果の例を示すグラフ図である。 図１１（ａ）〜図１１（ｅ）は、第１の比較例の歪検知素子の歪センサ評価結果の例を示すグラフ図である。 様々なバイアス磁界におけるゲージファクターの評価結果の例を表すグラフ図である。 図１３（ａ）〜図１３（ｆ）は、実施形態の磁化自由層の自由エネルギーの面内角度依存性を表す模式図である。 図１４（ａ）〜図１４（ｆ）は、比較例の磁化自由層の自由エネルギーの面内角度依存性を表す模式図である。 図１５（ａ）〜図１５（ｄ）は、第２〜４の実施例の積層体の素子加工前の磁気特性の結果の例を示すグラフ図である。 図１６（ａ）〜図１６（ｄ）は、実施形態に係る別の歪検知素子について説明する模式図である。 図１７（ａ）〜図１７（ｄ）は、実施形態に係る別の歪検知素子について説明する模式図である。 実施形態に用いられる別の歪検知素子を示す模式的斜視図である。 実施形態に用いられる別の歪検知素子を示す模式的斜視図である。 バイアス層のバイアス方向、ハードバイアスのバイアス方向の例を示す模式的平面図である。 図２１（ａ）および図２１（ｂ）は、第２の実施形態に係る歪検知素子を示す模式図である。 図２２（ａ）〜図２２（ｃ）は、第２の実施形態に係る歪検知素子の動作を示す模式図である。 第２の実施形態に用いられる歪検知素子を示す模式的斜視図である。 図２４（ａ）および図２４（ｂ）は、第２の実施形態のバイアス層を示す模式的斜視図である。 図２５（ａ）〜図２５（ｄ）は、第５の実施例の積層体の素子加工前の磁気特性の結果の例を示すグラフ図である。 図２６（ａ）〜図２６（ｄ）は、第５の実施例の歪検知素子の歪センサ特性の結果の例を示すグラフ図である。 図２７（ａ）〜図２７（ｄ）は、第６の実施例の歪検知素子の歪センサ特性の結果の例を示すグラフ図である。 図２８（ａ）〜図２８（ｄ）は、第７の実施例の歪検知素子の歪センサ特性の結果の例を示すグラフ図である。 図２９（ａ）〜図２９（ｄ）は、実施形態に係る別の歪検知素子について説明する模式図である。 第２の実施形態における各バイアス層のバイアス方向、ハードバイアスのバイアス方向の例を示す模式的平面図である。 第３の実施形態に係る圧力センサを例示する模式的斜視図である。 図３２（ａ）〜図３２（ｄ）は、基板の形状と、第１の実施形態のバイアス層の方向と、の関係を示す模式的平面図である。 図３３（ａ）〜図３３（ｄ）は、基板の形状と、第２の実施形態のバイアス層の方向と、の関係を示す模式的平面図である。 図３４（ａ）および図３４（ｂ）は、第３の実施形態に係る別の圧力センサを示す模式図である。 図３５（ａ）〜図３５（ｃ）は、第３の実施形態に係る圧力センサを例示する模式的斜視図である。 図３６（ａ）〜図３６（ｅ）は、実施形態に係る圧力センサの製造方向を例示する工程順模式的断面図である。 図３７（ａ）〜図３７（ｃ）は、実施形態に係る圧力センサを示す模式図である。 図３８（ａ）および図３８（ｂ）は、実施形態に係る圧力センサの製造方法を示す模式図である。 図３９（ａ）および図３９（ｂ）は、実施形態に係る圧力センサの製造方法を示す模式図である。 図４０（ａ）および図４０（ｂ）は、実施形態に係る圧力センサの製造方法を示す模式図である。 図４１（ａ）および図４１（ｂ）は、実施形態に係る圧力センサの製造方法を示す模式図である。 図４２（ａ）および図４２（ｂ）は、実施形態に係る圧力センサの製造方法を示す模式図である。 図４３（ａ）および図４３（ｂ）は、実施形態に係る圧力センサの製造方法を示す模式図である。 図４４（ａ）および図４４（ｂ）は、実施形態に係る圧力センサの製造方法を示す模式図である。 図４５（ａ）および図４５（ｂ）は、実施形態に係る圧力センサの製造方法を示す模式図である。 図４６（ａ）および図４６（ｂ）は、実施形態に係る圧力センサの製造方法を示す模式図である。 図４７（ａ）および図４７（ｂ）は、実施形態に係る圧力センサの製造方法を示す模式図である。 図４８（ａ）および図４８（ｂ）は、実施形態に係る圧力センサの製造方法を示す模式図である。 図４９（ａ）および図４９（ｂ）は、実施形態に係る圧力センサの製造方法を示す模式図である。 第４の実施形態に係るマイクロフォンを示す模式域平面図である。 第５の実施形態に係る音響マイクを示す模式的断面図である。 図５２（ａ）及び図５２（ｂ）は、第６の実施形態に係る血圧センサを示す模式図である。 第７の実施形態に係るタッチパネルを示す模式的平面図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１の実施形態）
図１（ａ）および図１（ｂ）は、第１の実施形態にかかる歪検知素子を例示する模式図である。
図１（ａ）は、歪検知素子が用いられる圧力センサを例示する模式的断面図である。図１（ｂ）は、歪検知素子の模式的斜視図である。
図１（ａ）に表したように、歪検知素子１００は、圧力センサ２００に用いられる。圧力センサ２００は、基板２１０と、歪検知素子１００と、を含む。基板２１０は、可撓性の領域を有する。基板２１０は、変形可能である。歪検知素子１００は、基板２１０に固定される。本願明細書において、固定される状態は、直接的に固定される状態と、別の要素のよって間接的に固定される状態と、を含む。例えば、歪検知素子１００が基板２１０に固定される状態は、歪検知素子１００と基板２１０との間の相対的な位置が固定される状態を含む。歪検知素子１００は、例えば、基板２１０の一部の上に設けられる。
本願明細書において、「上に設けられる」状態は、直接接して設けられる状態の他に、間に他の要素が挿入されて設けられる状態も含む。
基板２１０に力８０１が加わると、基板２１０は変形する。基板２１０の変形に伴い、歪検知素子１００に歪みが生ずる。
実施形態にかかる歪検知素子１００において、例えば、外部からの力に対して基板２１０が変形すると、歪検知素子１００に歪みが生ずる。歪検知素子１００は、この歪の変化を電気抵抗の変化に変換する。
図１（ｂ）に表したように、実施形態にかかる歪検知素子１００は、第１磁性層１０と、第２磁性層２０と、中間層３０と、バイアス層４０と、を含む。
例えば、第１磁性層１０から第２磁性層２０に向かう方向をＺ軸方向（積層方向）とする。Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とする。Ｚ軸方向とＸ軸方向とに対して垂直な方向をＹ軸方向とする。
バイアス層４０は、積層方向において第１磁性層１０とは離隔して設けられる。第１磁性層１０とバイアス層４０との間に、第２磁性層２０が設けられる。第１磁性層１０と第２磁性層２０との間に、中間層３０が設けられる。バイアス層４０は、第２磁性層２０に接する。
第１磁性層１０は、例えば参照層である。参照層として、磁化固定層、または、磁化自由層が用いられる。
第２磁性層２０は、例えば、磁化自由層である。歪検知素子１００に応力が加わり、歪検知素子１００に歪が生ずると、第２磁性層２０の磁化が変化する。例えば、第２磁性層２０の磁化の変化は、第１磁性層１０の磁化の変化よりも容易である。これにより、第１磁性層１０の磁化と第２磁性層１０の磁化との間の相対角度は、変化する。
次に、歪検知素子１００の動作の例について説明する。
図２（ａ）〜図２（ｃ）は、第１の実施形態に係る歪検知素子の動作を例示する模式図である。
図２（ａ）は、歪検知素子１００に引張応力ｔｓが印加されたときの状態（引張状態ＳＴｔ）に対応する。図２（ｂ）は、歪検知素子１００が歪を有しないときの状態（無歪状態ＳＴ０）に対応する。図２（ｃ）は、歪検知素子１００に圧縮応力ｃｓが印加されたときの状態（圧縮状態ＳＴｃ）に対応する。
図２（ａ）〜図２（ｃ）においては、図を見やすくするために、第１磁性層１０と、第２磁性層２０と、中間層３０と、が描かれ、バイアス層４０は省略されている。この例では、第２磁性層２０は磁化自由層であり、第１磁性層１０は磁化固定層である。
歪検知素子１００が歪センサとして機能する動作は、「逆磁歪効果」と「磁気抵抗効果」との応用に基づく。「逆磁歪効果」は、磁化自由層に用いられる強磁性層において得られる。「磁気抵抗効果」は、磁化自由層と中間層と参照層（例えば磁化固定層）との積層膜において発現する。
「逆磁歪効果」は、強磁性体の磁化が強磁性体に生じた歪によって変化する現象である。すなわち、歪検知素子１００の積層体に外部歪が印加されると、磁化自由層の磁化方向が変化する。その結果、磁化自由層の磁化と参照層（例えば磁化固定層）の磁化との間の相対角度が変化する。この際に「磁気抵抗効果（ＭＲ効果）」により、電気抵抗の変化が引き起こされる。ＭＲ効果は、例えば、ＧＭＲ（Giant magnetoresistance）効果、または、ＴＭＲ(Tunneling magnetoresistance)効果などを含む。積層体に電流を流すことで、磁化の向きの相対角度の変化を電気抵抗変化として読み取ることで、ＭＲ効果が発現する。例えば、積層体（歪検知素子１００）に歪が生じ、歪によって磁化自由層の磁化の向きが変化し、磁化自由層の磁化の向きと、参照層（例えば磁化固定層）の磁化の向きと、の相対角度が変化する。すなわち、逆磁歪効果によりＭＲ効果が発現する。
磁化自由層に用いられる強磁性材料が正の磁歪定数を有する場合は、磁化の方向と引張歪の方向との角度が小さくなり、磁化の方向と圧縮歪の方向との角度が大きくなるように、磁化の方向が変化する。磁化自由層に用いられる強磁性材料が負の磁歪定数を有する場合は、磁化の方向と引張歪の方向との角度が大きくなり、磁化の方向と圧縮歪の方向との角度が小さくなるように、磁化の方向が変化する。
磁化自由層と中間層と参照層（例えば磁化固定層）との積層体の材料の組み合わせが正の磁気抵抗効果を有する場合は、磁化自由層と磁化固定層の相対角度が小さい場合に電気抵抗が減少する。磁化自由層と中間層と参照層（例えば磁化固定層）との積層体の材料の組み合わせが負の磁気抵抗効果を有する場合は、磁化自由層と磁化固定層の相対角度が小さい場合に電気抵抗が増大する。
以下、磁化自由層と、参照層（例えば磁化固定層）と、に用いられる強磁性材料が、それぞれ正の磁歪定数を有し、磁化自由層と中間層と参照層（例えば磁化固定層）とを含む積層体が正の磁気抵抗効果を有する場合の例に関して、磁化の変化の例について説明する。
図２（ｂ）に表したように、歪が無い無歪状態ＳＴ０（例えば初期状態）においては、第２磁性層２０の磁化２０ｍと、第１磁性層１０（例えば磁化固定層）の磁化１０ｍと、間の相対角度は、所定の値に設定されている。初期状態の磁性層の磁化の方向は、例えば、ハードバイアス、または、磁性層の形状異方性などにより、設定される。この例では、第２磁性層２０（磁化自由層）の磁化２０ｍと、第１磁性層１０（例えば磁化固定層）の磁化１０ｍと、は交差している。
図２（ａ）に表したように、引張状態ＳＴｔにおいて、引張応力ｔｓが印加されると、歪検知素子１００に引張応力ｔｓに応じた歪が生じる。このとき、第２磁性層２０（磁化自由層）の磁化２０ｍは、磁化２０ｍと引張応力ｔｓの方向との角度が小さくなるように、無歪状態ＳＴ０から変化する。図２（ａ）に示した例では、引張応力ｔｓが加わった場合は、無歪状態ＳＴ０に比べて、第２磁性層２０（磁化自由層）の磁化２０ｍと、第１磁性層１０（例えば磁化固定層）の磁化１０ｍと、の間の相対角度が小さくなる。これにより、歪検知素子１００における電気抵抗は、無歪状態ＳＴ０の時の電気抵抗に比べて減少する。
図２（ｃ）に表したように、圧縮状態ＳＴｃにおいて、圧縮応力ｃｓが印加されると、第２磁性層２０（磁化自由層）の磁化２０ｍは、磁化２０ｍと圧縮応力ｃｓの方向との角度が大きくなるように、無歪状態ＳＴ０から変化する。図２（ｃ）に示した例では、圧縮応力ｃｓが加わった場合は、無歪状態ＳＴ０に比べて、第２磁性層２０（磁化自由層）の磁化２０ｍと、第１磁性層１０（例えば磁化固定層）の磁化１０ｍと、の間の相対角度が大きくなる。これにより、歪検知素子１００における電気抵抗は、増大する。
このように、歪検知素子１００においては、歪検知素子１００に生じた歪の変化が、電気抵抗の変化に変換される。上記の動作において、単位歪（ｄε）あたりの、電気抵抗の変化量（ｄＲ／Ｒ）をゲージファクター（ＧＦ：gauge factor）という。ゲージファクターの高い歪検知素子を用いることで、高感度な歪センサが得られる。
図１（ｂ）に示すように、第２磁性層２０（磁化自由層）に接して設けられたバイアス層４０を含む歪検知素子１００では、バイアス層４０から第２磁性層２０（磁化自由層）への磁気結合によって、第２磁性層２０（磁化自由層）の異方性磁界を適切な値に向上させることができる。第２磁性層２０（磁化自由層）の異方性磁界を向上させることで、第２磁性層２０（磁化自由層）の磁化２０ｍの変化の可逆性を高めることができ、高いゲージファクターを得ることができる。歪に対する磁化自由層の磁化の変化の可逆性の向上の詳細については、後述する。
歪検知素子１００の寸法が小さくなった場合に、第２磁性層２０（磁化自由層）の素子端部における磁極の影響によって、第２磁性層２０（磁化自由層）の内部に反磁界が発生し、磁化２０ｍが乱れることがある。磁化２０ｍが乱れると、歪検知素子１００の歪による、第１磁性層（例えば磁化固定層）の磁化１０ｍと、第２磁性層（磁化自由層）の磁化２０ｍと、の間の相対角度の変化が低減することがある。第２磁性層２０（磁化自由層）の反磁界を低減することは、比較的小さい寸法の歪検知素子１００において高感度な歪センサを提供する上で重要な事項の１つである。第２磁性層２０（磁化自由層）の異方性磁界を向上させることは、このような反磁界の影響を低減することにおいても有効である。これにより、比較的小さい寸法の歪検知素子１００においても高い歪検知感度を実現することができる。ひいては、高分解能と高感度を両立した歪検知素子１００を提供することができる。
第１の実施形態にかかる歪検知素子１００の例について説明する。
以下において、「材料Ａ／材料Ｂ」の記載は、材料Ａの層の上に、材料Ｂの層が設けられている状態を示す。
図３は、第１の実施形態に係る歪検知素子を例示する模式的斜視図である。
図３に表したように、実施形態に用いられる歪検知素子１００ａは、第１電極Ｅ１と、下地層５０と、ピニング層６０と、第２磁化固定層１２と、磁気結合層１３と、第１磁化固定層１１と、中間層３０と、第２磁性層２０と、バイアス層４０と、キャップ層７０と、第２電極Ｅ２と、を含む。第１磁化固定層１１は、第１磁性層１０に相当する。第１電極Ｅ１と第２電極Ｅ２との間に、下地層５０が設けられる。下地層５０と第２電極Ｅ２との間に、ピニング層６０が設けられる。ピニング層６０と第２電極Ｅ２との間に、第２磁化固定層１２が設けられる。第２磁化固定層１２と第２電極Ｅ２との間に、磁気結合層１３が設けられる。磁気結合層１３と第２電極Ｅ２の間に、第１磁化固定層１１が設けられる。第１磁化固定層１１と第２電極Ｅ２との間に、中間層３０が設けられる。中間層３０と第２電極Ｅ２との間に、第２磁性層２０が設けられる。第２磁性層２０と第２電極Ｅ２との間に、バイアス層４０が設けられる。バイアス層４０と第２電極Ｅ２との間に、キャップ層７０が設けられる。
下地層５０には、例えば、Ｔａ／Ｒｕが用いられる。このＴａ層の厚さ（Ｚ軸方向の長さ）は、例えば、３ナノメートル（ｎｍ）である。このＲｕ層の厚さは、例えば、２ｎｍである。
ピニング層６０には、例えば、７ｎｍの厚さのＩｒＭｎ層が用いられる。
第２磁化固定層１２には、例えば、２．５ｎｍの厚さのＣｏ７５Ｆｅ２５層が用いられる。
磁気結合層１３には、例えば、０．９ｎｍの厚さのＲｕ層が用いられる。
第１磁化固定層１１には、例えば、３ｎｍの厚さのＣｏ４０Ｆｅ４０Ｂ２０層が用いられる。 中間層３０には、例えば、２．０ｎｍの厚さのＭｇＯ層が用いられる。
第２磁性層２０には、例えば、４ｎｍの厚さのＣｏ４０Ｆｅ４０Ｂ２０が用いられる。
バイアス層４０には、例えば、Ｃｕ（５ｎｍ）／Ｆｅ５０Ｃｏ５０（２ｎｍ）／Ｒｕ（０．９ｎｍ）／Ｆｅ５０Ｃｏ５０（２ｎｍ）／ＩｒＭｎ（７ｎｍ）が用いられる。
キャップ層７０には、例えばＴａ／Ｒｕが用いられる。このＴａ層の厚さは、例えば、１ｎｍである。このＲｕ層の厚さは、例えば、５ｎｍである。
第１電極Ｅ１及び第２電極Ｅ２には、例えば、アルミニウム（Ａｌ）、アルミニウム銅合金（Ａｌ−Ｃｕ）、銅（Ｃｕ）、銀（Ａｇ）、及び、金（Ａｕ）の少なくともいずれかが用いられる。第１電極Ｅ１及び第２電極Ｅ２として、このような電気抵抗が比較的小さい材料を用いることで、歪検知素子１００ａに効率的に電流を流すことができる。第１電極Ｅ１には、非磁性材料を用いることができる。
第１電極Ｅ１は、例えば、第１電極Ｅ１用の下地層（図示せず）と、第１電極Ｅ１用のキャップ層（図示せず）と、それらの間に設けられた、Ａｌ、Ａｌ−Ｃｕ、Ｃｕ、Ａｇ、及び、Ａｕの少なくともいずれかの層と、を含んでもよい。例えば、第１電極Ｅ１には、タンタル（Ｔａ）／銅（Ｃｕ）／タンタル（Ｔａ）などが用いられる。第１電極Ｅ１用の下地層としてＴａを用いることで、例えば、基板２１０と第１電極Ｅ１との密着性が向上する。第１電極Ｅ１用の下地層として、チタン（Ｔｉ）、または、窒化チタン（ＴｉＮ）などを用いてもよい。
第１電極Ｅ１のキャップ層としてＴａを用いることで、そのキャップ層の下の銅（Ｃｕ）などの酸化を防ぐことができる。第１電極Ｅ１用のキャップ層として、チタン（Ｔｉ）、または、窒化チタン（ＴｉＮ）などを用いてもよい。
下地層５０には、例えば、バッファ層（図示せず）と、シード層（図示せず）と、を含む積層構造を用いることができる。このバッファ層は、例えば、第１電極Ｅ１または基板２１０の表面の荒れを緩和し、このバッファ層の上に積層される層の結晶性を改善する。バッファ層として、例えば、タンタル（Ｔａ）、チタン（Ｔｉ）、バナジウム（Ｖ）、タングステン（Ｗ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）及びクロム（Ｃｒ）よりなる群から選択された少なくともいずれかが用いられる。バッファ層として、これらの材料から選択された少なくとも１つの材料を含む合金を用いてもよい。
下地層５０のうちのバッファ層の厚さは、１ｎｍ以上１０ｎｍ以下が好ましい。バッファ層の厚さは、１ｎｍ以上５ｎｍ以下がより好ましい。バッファ層の厚さが薄すぎると、バッファ効果が失われる。バッファ層の厚さが厚すぎると、歪検知素子１００ａの厚さが過度に厚くなる。バッファ層の上にシード層が形成され、そのシード層がバッファ効果を有することができる。この場合、バッファ層は省略してもよい。バッファ層には、例えば、３ｎｍの厚さのＴａ層が用いられる。
下地層５０のうちのシード層は、このシード層の上に積層される層の結晶配向を制御する。このシード層は、このシード層の上に積層される層の結晶粒径を制御する。このシード層として、ｆｃｃ構造（face-centered cubic structure：面心立方格子構造）、ｈｃｐ構造（hexagonal close-packed structure：六方最密格子構造）またはｂｃｃ構造（body-centered cubic structure：体心立方格子構造）の金属等が用いられる。
下地層５０のうちのシード層として、ｈｃｐ構造のルテニウム（Ｒｕ）、または、ｆｃｃ構造のＮｉＦｅ、または、ｆｃｃ構造のＣｕを用いることにより、例えば、シード層の上のスピンバルブ膜の結晶配向をｆｃｃ（１１１）配向にすることができる。シード層には、例えば、２ｎｍの厚さのＣｕ層、または、２ｎｍの厚さのＲｕ層が用いられる。シード層の上に形成される層の結晶配向性を高める場合には、シード層の厚さは、１ｎｍ以上５ｎｍ以下が好ましい。シード層の厚さは、１ｎｍ以上３ｎｍ以下がより好ましい。これにより、結晶配向を向上させるシード層としての機能が十分に発揮される。
一方、例えば、シード層の上に形成される層を結晶配向させる必要がない場合（例えば、アモルファスの磁化自由層を形成する場合など）には、シード層は省略してもよい。シード層としては、例えば、２ｎｍの厚さのＣｕ層が用いられる。
ピニング層６０は、例えば、ピニング層６０の上に形成される第２磁化固定層１２（強磁性層）に、一方向異方性（unidirectional anisotropy）を付与して、第２磁化固定層１２の磁化を固定する。ピニング層６０には、例えば、反強磁性層が用いられる。ピニング層６０には、例えば、ＩｒＭｎ、ＰｔＭｎ、ＰｄＰｔＭｎ及びＲｕＲｈＭｎよりなる群から選択された少なくともいずれかが用いられる。十分な強さの一方向異方性を付与するために、ピニング層６０の厚さは適切に設定される。
ピニング層６０として、ＰｔＭｎまたはＰｄＰｔＭｎが用いられる場合には、ピニング層６０の厚さは、８ｎｍ以上２０ｎｍ以下が好ましい。ピニング層６０の厚さは、１０ｎｍ以上１５ｎｍ以下がより好ましい。ピニング層６０としてＩｒＭｎを用いる場合には、ピニング層６０としてＰｔＭｎを用いる場合よりも薄い厚さで、一方向異方性を付与することができる。この場合には、ピニング層６０の厚さは、４ｎｍ以上１８ｎｍ以下が好ましい。ピニング層６０の厚さは、５ｎｍ以上１５ｎｍ以下がより好ましい。ピニング層６０には、例えば、７ｎｍの厚さのＩｒ２２Ｍｎ７８層が用いられる。
ピニング層６０として、ハード磁性層を用いてもよい。ハード磁性層として、例えば、ＣｏＰｔ（Ｃｏの比率は、５０ａｔ．％以上８５ａｔ．％以下）、（ＣｏｘＰｔ１００−ｘ）１００−ｙＣｒｙ（ｘは、５０ａｔ．％以上８５ａｔ．％以下であり、ｙは、０ａｔ．％以上４０ａｔ．％以下）、または、ＦｅＰｔ（Ｐｔの比率は、４０ａｔ．％以上６０ａｔ．％以下）などを用いてもよい。
第２磁化固定層１２には、例えば、ＣｏｘＦｅ１００−ｘ合金（ｘは、０ａｔ．％以上１００ａｔ．％以下）、ＮｉｘＦｅ１００−ｘ合金（ｘは、０ａｔ．％以上１００ａｔ．％以下）、または、これらに非磁性元素を添加した材料が用いられる。第２磁化固定層１２として、例えば、Ｃｏ、Ｆｅ及びＮｉよりなる群から選択された少なくともいずれかが用いられる。第２磁化固定層１２として、これらの材料から選択された少なくとも１つの材料を含む合金を用いても良い。第２磁化固定層１２として、（ＣｏｘＦｅ１００−ｘ）１００−ｙＢｙ合金（ｘは、０ａｔ．％以上１００ａｔ．％以下であり、ｙは、０ａｔ．％以上３０ａｔ．％以下）を用いることもできる。第２磁化固定層１２として、（ＣｏｘＦｅ１００−ｘ）１００−ｙＢｙのアモルファス合金を用いることで、歪検知素子１００ａのサイズが小さい場合にも、歪検知素子１００ａの特性のばらつきを抑えることができる。
第２磁化固定層１２の厚さは、例えば、１．５ｎｍ以上５ｎｍ以下が好ましい。これにより、例えば、ピニング層６０による一方向異方性磁界の強度をより強くすることができる。例えば、第２磁化固定層１２の上に形成される磁気結合層１３を介して、第２磁化固定層１２と第１磁化固定層１１との間の反強磁性結合磁界の強度をより強くすることができる。例えば、第２磁化固定層１２の磁気膜厚（飽和磁化Ｂｓと厚さｔとの積（Ｂｓ・ｔ））は、第１磁化固定層１１の磁気膜厚と、実質的に等しいことが好ましい。
薄膜でのＣｏ４０Ｆｅ４０Ｂ２０の飽和磁化は、約１．９Ｔ（テスラ）である。例えば、第１磁化固定層１１として、３ｎｍの厚さのＣｏ４０Ｆｅ４０Ｂ２０層を用いると、第１磁化固定層１１の磁気膜厚は、１．９Ｔ×３ｎｍであり、５．７Ｔｎｍとなる。一方、Ｃｏ７５Ｆｅ２５の飽和磁化は、約２．１Ｔである。上記と等しい磁気膜厚が得られる第２磁化固定層１２の厚さは、５．７Ｔｎｍ／２．１Ｔであり、２．７ｎｍとなる。この場合、第２磁化固定層１２には、約２．７ｎｍの厚さのＣｏ７５Ｆｅ２５層を用いることが好ましい。第２磁化固定層１２として、例えば、２．５ｎｍの厚さのＣｏ７５Ｆｅ２５層が用いられる。
歪検知素子１００ａにおいては、第２磁化固定層１２と磁気結合層１３と第１磁化固定層１１とにより、シンセティックピン構造が用いられている。その代わりに、１層の磁化固定層からなるシングルピン構造を用いても良い。シングルピン構造を用いる場合には、磁化固定層として、例えば、３ｎｍの厚さのＣｏ４０Ｆｅ４０Ｂ２０層が用いられる。シングルピン構造の磁化固定層に用いる強磁性層として、上述した第２磁化固定層１２の材料と同じ材料を用いても良い。
磁気結合層１３は、第２磁化固定層１２と第１磁化固定層１１との間において、反強磁性結合を生じさせる。磁気結合層１３は、シンセティックピン構造を形成する。磁気結合層１３として、例えば、Ｒｕが用いられる。磁気結合層１３の厚さは、例えば、０．８ｎｍ以上１ｎｍ以下であることが好ましい。第２磁化固定層１２と第１磁化固定層１１との間に十分な反強磁性結合を生じさせる材料であれば、磁気結合層１３としてＲｕ以外の材料を用いても良い。磁気結合層１３の厚さは、ＲＫＫＹ（Ruderman-Kittel-Kasuya-Yosida）結合のセカンドピーク（２ｎｄピーク）に対応する０．８ｎｍ以上１ｎｍ以下の厚さに設定することができる。さらに、磁気結合層１３の厚さは、ＲＫＫＹ結合のファーストピーク（１ｓｔピーク）に対応する０．３ｎｍ以上０．６ｎｍ以下の厚さに設定しても良い。磁気結合層１３として、例えば、０．９ｎｍの厚さのＲｕが用いられる。これにより、高信頼性の結合がより安定して得られる。
第１磁化固定層１１に用いられる磁性層は、ＭＲ効果に直接的に寄与する。第１磁化固定層１１として、例えば、Ｃｏ−Ｆｅ−Ｂ合金が用いられる。具体的には、第１磁化固定層１１として、（ＣｏｘＦｅ１００−ｘ）１００−ｙＢｙ合金（ｘは、０ａｔ．％以上１００ａｔ．％以下であり、ｙは、０ａｔ．％以上３０ａｔ．％以下）を用いることもできる。第１磁化固定層１１として、（ＣｏｘＦｅ１００−ｘ）１００−ｙＢｙのアモルファス合金を用いた場合には、例えば、歪検知素子１００ａのサイズが小さい場合においても、結晶粒に起因した素子間のばらつきを抑えることができる。
第１磁化固定層１１の上に形成される層（例えばトンネル絶縁層（図示せず））を平坦化することができる。トンネル絶縁層の平坦化により、トンネル絶縁層の欠陥密度を減らすことができる。これにより、より低い面積抵抗で、より大きいＭＲ変化率が得られる。例えば、トンネル絶縁層の材料としてＭｇＯを用いる場合には、第１磁化固定層１１として、（ＣｏｘＦｅ１００−ｘ）１００−ｙＢｙのアモルファス合金を用いることで、トンネル絶縁層の上に形成されるＭｇＯ層の（１００）配向性を強めることができる。ＭｇＯ層の（１００）配向性をより高くすることで、より大きいＭＲ変化率が得られる。（ＣｏｘＦｅ１００−ｘ）１００−ｙＢｙ合金は、アニール時にＭｇＯ層の（１００）面をテンプレートとして結晶化する。このため、ＭｇＯと（ＣｏｘＦｅ１００−ｘ）１００−ｙＢｙ合金との良好な結晶整合が得られる。良好な結晶整合を得ることで、より大きいＭＲ変化率が得られる。
第１磁化固定層１１として、Ｃｏ−Ｆｅ−Ｂ合金以外に、例えば、Ｆｅ−Ｃｏ合金を用いてもよい。
第１磁化固定層１１がより厚いと、より大きなＭＲ変化率が得られる。より大きな固定磁界を得るためには、第１磁化固定層１１は、薄いほうが好ましい。ＭＲ変化率と固定磁界との間には、第１磁化固定層１１の厚さにおいてトレードオフの関係が存在する。第１磁化固定層１１としてＣｏ−Ｆｅ−Ｂ合金を用いる場合には、第１磁化固定層１１の厚さは、１．５ｎｍ以上５ｎｍ以下が好ましい。第１磁化固定層１１の厚さは、２．０ｎｍ以上４ｎｍ以下がより好ましい。
第１磁化固定層１１には、上述した材料の他に、ｆｃｃ構造のＣｏ９０Ｆｅ１０合金、または、ｈｃｐ構造のＣｏ、または、ｈｃｐ構造のＣｏ合金が用いられる。第１磁化固定層１１として、例えば、Ｃｏ、Ｆｅ及びＮｉよりなる群から選択された少なくとも１つが用いられる。第１磁化固定層１１として、これらの材料から選択された少なくとも１つの材料を含む合金が用いられる。第１磁化固定層１１として、ｂｃｃ構造のＦｅＣｏ合金材料、５０ａｔ．％以上のコバルト組成を含むＣｏ合金、または、５０ａｔ．％以上のＮｉ組成の材料（Ｎｉ合金）を用いることで、例えば、より大きなＭＲ変化率が得られる。
第１磁化固定層１１として、例えば、Ｃｏ２ＭｎＧｅ、Ｃｏ２ＦｅＧｅ、Ｃｏ２ＭｎＳｉ、Ｃｏ２ＦｅＳｉ、Ｃｏ２ＭｎＡｌ、Ｃｏ２ＦｅＡｌ、Ｃｏ２ＭｎＧａ０．５Ｇｅ０．５、及び、Ｃｏ２ＦｅＧａ０．５Ｇｅ０．５などのホイスラー磁性合金層を用いることもできる。例えば、第１磁化固定層１１として、例えば、３ｎｍの厚さのＣｏ４０Ｆｅ４０Ｂ２０層が用いられる。
中間層３０は、例えば、第１磁性層１０と第２磁性層２０との磁気的な結合を分断する。中間層３０には、例えば、金属または絶縁体または半導体が用いられる。この金属としては、例えば、Ｃｕ、ＡｕまたはＡｇ等が用いられる。中間層３０として金属を用いる場合、中間層３０の厚さは、例えば、１ｎｍ以上７ｎｍ以下程度である。この絶縁体または半導体としては、例えば、マグネシウム酸化物（ＭｇＯ等）、アルミニウム酸化物（Ａｌ２Ｏ３等）、チタン酸化物（ＴｉＯ等）、亜鉛酸化物（ＺｎＯ等）、または、ガリウム酸化物（Ｇａ−Ｏ）などが用いられる。中間層３０として絶縁体または半導体を用いる場合は、中間層３０の厚さは、例えば０．６ｎｍ以上２．５ｎｍ以下程度である。中間層３０として、例えば、ＣＣＰ（Current-Confined-Path）スペーサ層を用いてもよい。スペーサ層としてＣＣＰスペーサ層を用いる場合には、例えば、酸化アルミニウム（Ａｌ２Ｏ３）の絶縁層中に銅（Ｃｕ）メタルパスが形成された構造が用いられる。例えば、中間層３０として、１．６ｎｍの厚さのＭｇＯ層が用いられる。
第２磁性層２０には、強磁性体材料が用いられる。第２磁性層２０には、例えば、Ｆｅ、Ｃｏ、Ｎｉを含む強磁性体材料を用いることができる。第２磁性層２０の材料として、例えばＦｅＣｏ合金、ＮｉＦｅ合金等が用いられる。さらに、第２磁性層２０には、Ｃｏ−Ｆｅ−Ｂ合金、Ｆｅ−Ｃｏ−Ｓｉ−Ｂ合金、λｓ（磁歪定数）が大きいＦｅ−Ｇａ合金、Ｆｅ−Ｃｏ−Ｇａ合金、Ｔｂ−Ｍ−Ｆｅ合金、Ｔｂ−Ｍ１−Ｆｅ−Ｍ２合金、Ｆｅ−Ｍ３−Ｍ４−Ｂ合金、Ｎｉ、Ｆｅ−Ａｌ、または、フェライト等が用いられる。前述したＴｂ−Ｍ−Ｆｅ合金において、Ｍは、Ｓｍ、Ｅｕ、Ｇｄ、Ｄｙ、Ｈｏ及びＥｒよりなる群から選択された少なくとも１つである。前述したＴｂ−Ｍ１−Ｆｅ−Ｍ２合金において、Ｍ１は、Ｓｍ、Ｅｕ、Ｇｄ、Ｄｙ、Ｈｏ及びＥｒよりなる群から選択された少なくとも１つである。Ｍ２は、Ｔｉ、Ｃｒ、Ｍｎ、Ｃｏ、Ｃｕ、Ｎｂ、Ｍｏ、Ｗ及びＴａよりなる群から選択された少なくとも１つである。前述したＦｅ−Ｍ３−Ｍ４−Ｂ合金において、Ｍ３は、Ｔｉ、Ｃｒ、Ｍｎ、Ｃｏ、Ｃｕ、Ｎｂ、Ｍｏ、Ｗ及びＴａよりなる群から選択された少なくとも１つである。Ｍ４は、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｔｂ、Ｄｙ及びＥｒよりなる群から選択された少なくとも１つである。前述したフェライトとしては、Ｆｅ３Ｏ４、（ＦｅＣｏ）３Ｏ４）などが挙げられる。第２磁性層２０の厚さは、例えば２ｎｍ以上である。
第２磁性層２０には、ホウ素を含有した磁性材料が用いられてよい。第２磁性層２０には、例えば、Ｆｅ、Ｃｏ及びＮｉよりなる群から選択される少なくとも一つの元素と、ホウ素（Ｂ）と、を含む合金が用いられてもよい。例えば、Ｃｏ−Ｆｅ−Ｂ合金やＦｅ−Ｂ合金を用いることができる。例えば、Ｃｏ４０Ｆｅ４０Ｂ２０合金を用いることができる。第２磁性層２０に、Ｆｅ、Ｃｏ及びＮｉよりなる群から選択される少なくとも一つの元素と、ホウ素（Ｂ）と、を含む合金を用いる場合、高磁歪を促進する元素として、Ｇａ、Ａｌ、Ｓｉ、または、Ｗなどを添加してもよい。例えば、Ｆｅ−Ｇａ−Ｂ合金、Ｆｅ−Ｃｏ−Ｇａ−Ｂ合金、または、Ｆｅ−Ｃｏ−Ｓｉ−Ｂ合金を用いてもよい。このようなホウ素を含有する磁性材料を用いることで第２磁性層２０の保磁力（Ｈｃ）が低くなり、歪に対する磁化２０ｍの変化が容易となる。これにより、高い歪感度を得ることができる。
第２磁性層２０におけるホウ素濃度（例えば、ホウ素の組成比）は、５ａｔ．％（原子パーセント）以上が好ましい。これにより、アモルファス構造が得易くなる。第２磁性層２０におけるホウ素濃度は、３５ａｔ．％以下が好ましい。ホウ素濃度が高すぎると、例えば、磁歪定数が減少する。第２磁性層２０におけるホウ素濃度は、例えば、５ａｔ．％以上３５ａｔ．％以下が好ましく、１０ａｔ．％以上３０ａｔ．％以下がさらに好ましい。
第２磁性層２０の磁性層の一部に、Ｆｅ１−ｙＢｙ（０＜ｙ≦０．３）、または（ＦｅａＸ１−ａ）１−ｙＢｙ（Ｘ＝ＣｏまたはＮｉ、０．８≦ａ＜１、０＜ｙ≦０．３）用いる場合、大きい磁歪定数λと低い保磁力を両立することが容易となるため、高いゲージファクターを得る観点で特に好ましい。例えば、第２磁性層２０として、Ｆｅ８０Ｂ２０（４ｎｍ）を用いることができる。第２磁性層２０として、Ｃｏ４０Ｆｅ４０Ｂ２０（０．５ｎｍ）／Ｆｅ８０Ｂ２０（４ｎｍ）を用いることができる。
第２磁性層２０は、多層構造を有してもよい。中間層３０としてＭｇＯのトンネル絶縁層を用いる場合には、第２磁性層２０のうちの中間層３０に接する部分には、Ｃｏ−Ｆｅ−Ｂ合金の層を設けることが好ましい。これにより、高い磁気抵抗効果が得られる。この場合、中間層３０の上には、Ｃｏ−Ｆｅ−Ｂ合金の層が設けられ、そのＣｏ−Ｆｅ−Ｂ合金の層の上には、磁歪定数の大きい他の磁性材料が設けられる。第２磁性層２０が多層構造を有する場合、第２磁性層２０には、例えば、Ｃｏ−Ｆｅ−Ｂ（２ｎｍ）／Ｆｅ−Ｃｏ−Ｓｉ−Ｂ（４ｎｍ）などが用いられる。
実施形態では、第２磁性層２０の上に、バイアス層４０が設けられる。バイアス層４０の詳細については、後述する。
キャップ層７０は、キャップ層７０の下に設けられる層を保護する。キャップ層７０には、例えば、複数の金属層が用いられる。キャップ層７０には、例えば、Ｔａ層とＲｕ層との２層構造（Ｔａ／Ｒｕ）が用いられる。このＴａ層の厚さは、例えば１ｎｍであり、このＲｕ層の厚さは、例えば５ｎｍである。キャップ層７０として、Ｔａ層やＲｕ層の代わりに他の金属層を設けてもよい。キャップ層７０の構成は、任意である。例えば、キャップ層７０として、非磁性材料を用いることができる。キャップ層７０の下に設けられる層を保護可能なものであれば、キャップ層７０として、他の材料を用いても良い。
図４（ａ）〜図４（ｅ）は、第１の実施形態のバイアス層を例示する模式的斜視図である。
図４（ａ）〜図４（ｅ）は、第１磁性層１０（参照層）／中間層３０／第２磁性層２０（磁化自由層）の積層体に対して設けられるバイアス層４０であって、中間層３０とバイアス層４０との間に第２磁性層２０が設けられるバイアス層４０の構造のバリエーションの例を表す。なお、これらの例では、第１磁性層１０は、第１磁化固定層１１に相当する。
図４（ａ）に表したバイアス層４０ａは、第１バイアス磁性層４１ａと、バイアスピニング層４２と、分離層４３と、を含む。第２磁性層２０とバイアスピニング層４２との間に、分離層４３が設けられる。分離層４３とバイアスピニング層４２との間に、第１バイアス磁性層４１ａが設けられる。
第１バイアス磁性層４１ａは、例えば、磁性材料によって形成される。第１バイアス磁性層４１ａの磁化は、バイアスピニング層４２によって一方向に固定される。一方向に磁化が固定された第１バイアス磁性層４１ａは、交換結合などの磁気的結合によって、第２磁性層２０にバイアスを加える。分離層４３は、例えば、非磁性材料などから形成され、第１バイアス磁性層４１ａと第２磁性層２０とを物理的に分離することで、第１バイアス磁性層４１ａと第２磁性層２０との間の磁気的結合の強度を調整する。なお、第１バイアス磁性層４１ａの材料によっては、分離層４３は必ずしも設けられなくともよい。
分離層４３には、例えば、５ｎｍのＣｕが用いられる。第１バイアス磁性層４１ａには、例えば、３ｎｍのＦｅ５０Ｃｏ５０が用いられる。バイアスピニング層４２には、例えば、７ｎｍのＩｒＭｎが用いられる。
第１バイアス磁性層４１ａには、例えば、Ｃｏ、Ｆｅ及びＮｉよりなる群から選択された少なくともいずれかを用いることができる。第１バイアス磁性層４１ａとして、Ｃｏ、Ｆｅ及びＮｉよりなる群から選択された少なくとも１つの材料を含む合金を用いてもよい。例えば、第１バイアス磁性層４１ａには、ＣｏｘＦｅ１００−ｘ合金（ｘは０ａｔ．％以上１００ａｔ．％以下）、ＮｉｘＦｅ１００−ｘ合金（ｘは０ａｔ．％以上１００ａｔ．％以下）、または、これらに非磁性元素を添加した材料が用いられる。第１バイアス磁性層４１ａとして、（ＣｏｘＦｅ１００−ｘ）１００−ｙＢｙ合金（ｘは０ａｔ．％以上１００ａｔ．％以下、ｙは０ａｔ．％以上３０ａｔ．％以下）が用いられてもよい。第１バイアス磁性層４１ａとして、（ＣｏｘＦｅ１００−ｘ）１００−ｙＢｙのアモルファス合金を用いることで、歪検知素子１００ａのサイズが小さい場合にも歪検知素子１００ａ間のばらつきを抑えることができる。第１バイアス磁性層４１ａの厚さは、例えば、１．５ｎｍ以上５ｎｍ以下が好ましい。これにより、例えば、バイアスピニング層４２による一方向異方性磁界の強度を十分に得ることができる。第１バイアス磁性層４１ａとして、例えば、３ｎｍのＦｅ５０Ｃｏ５０が用いられる。
分離層４３には、例えば、非磁性材料が用いられる。分離層４３は、例えば、Ｃｕ、Ｒｕ、Ｒｈ、Ｉｒ、Ｖ、Ｃｒ、Ｎｂ、Ｍｏ、Ｔａ、Ｗ、Ｒｒ、Ａｕ、Ａｇ、Ｐｔ、Ｐｄ、Ｔｉ、Ｚｒ、Ｈｆ、及び、Ｈｆの群から選択された少なくとも一つの元素を含む層を用いることができる。例えば、分離層４３として、５ｎｍのＣｕが用いられる。
バイアスピニング層４２は、バイアスピニング層４２に接して形成される第１バイアス磁性層４１ａに、一方向異方性（unidirectional anisotropy）を付与して第１バイアス磁性層４１ａの磁化を固定する。バイアスピニング層４２には、例えば、反強磁性層が用いられる。バイアスピニング層４２には、例えば、Ｉｒ−Ｍｎ、Ｐｔ−Ｍｎ、Ｐｄ−Ｐｔ−Ｍｎ及びＲｕ−Ｒｈ−Ｍｎよりなる群から選択された少なくともいずれかが用いられる。十分な強さの一方向異方性を付与するために、バイアスピニング層４２の厚さは適切に設定される。
バイアスピニング層４２としてＰｔＭｎまたはＰｄＰｔＭｎが用いられる場合には、バイアスピニング層４２の厚さは、８ｎｍ以上２０ｎｍ以下が好ましい。バイアスピニング層４２の厚さは、１０ｎｍ以上１５ｎｍ以下がより好ましい。バイアスピニング層４２としてＩｒＭｎが用いられる場合には、バイアスピニング層４２としてＰｔＭｎが用いられる場合よりも薄いバイアスピニング層４２で、一方向異方性を第１バイアス磁性層４１ａに付与することができる。この場合には、バイアスピニング層４２の厚さは、４ｎｍ以上１８ｎｍ以下が好ましい。バイアスピニング層４２の厚さは、５ｎｍ以上１５ｎｍ以下がより好ましい。バイアスピニング層４２には、例えば、７ｎｍの厚さのＩｒ２２Ｍｎ７８層が用いられる。
バイアスピニング層４２として、ハード磁性層が用いられてもよい。ハード磁性層として、例えば、ＣｏＰｔ（Ｃｏの比率は、５０ａｔ．％以上８５ａｔ．％以下）、（ＣｏｘＰｔ１００−ｘ）１００−ｙＣｒｙ（ｘは５０ａｔ．％以上８５ａｔ．％以下、ｙは０ａｔ．％以上４０ａｔ．％以下）、または、ＦｅＰｔ（Ｐｔの比率は４０ａｔ．％以上６０ａｔ．％以下）などが用いられてもよい。
図４（ｂ）は、第１の実施形態の別のバイアス層を示す模式的斜視図である。
図４（ｂ）に表したバイアス層４０ｂは、第１バイアス磁性層４１ａと、第２バイアス磁性層４１ｂと、バイアスピニング層４２と、分離層４３と、第１磁気結合層４４ａと、を含む。第２磁性層２０とバイアスピニング層４２との間に、分離層４３が設けられる。分離層４３とバイアスピニング層４２との間に、第１バイアス磁性層４１ａが設けられる。第１バイアス磁性層４１ａとバイアスピニング層４２との間に、第１磁気結合層４４ａが設けられる。第１磁気結合層４４ａとバイアスピニング層４２との間に、第２バイアス磁性層４１ｂが設けられる。
図４（ａ）に表したバイアス層４０ａでは、単層のバイアス磁性層（第１バイアス磁性層４１ａ）が設けられている。これに対して、図４（ｂ）に表したバイアス層４０ｂでは、第１磁気結合層４４ａを介して、２層のバイアス磁性層（第１バイアス磁性層４１ａおよび第２バイアス磁性層４１ｂ）が設けられている。この点において、図４（ｂ）に表したバイアス層４０ｂは、図４（ａ）に表したバイアス層４０ａと異なる。
第１バイアス磁性層４１ａの磁化は、第１磁気結合層４４ａを介して隣り合う第２バイアス磁性層４１ｂの磁化とは反対に設定される。このように、複数のバイアス磁性層の磁化を反平行（１８０°）とすることで、バイアス磁性層から外部への漏洩磁界を抑え、第２磁性層２０への交換結合によるバイアス印加以外の磁気的干渉を抑えることができる。なお、分離層４３は、必ずしも設けられなくともよい。
第１磁気結合層４４ａは、第１バイアス磁性層４１ａと第２バイアス磁性層４１ｂとの間に反強磁性結合を生じさせる。第１磁気結合層４４ａは、シンセティックピン構造を形成する。第１磁気結合層４４ａとして、例えば、Ｒｕが用いられる。第１磁気結合層４４ａの厚さは、０．８ｎｍ以上１ｎｍ以下であることが好ましい。第１バイアス磁性層４１ａと第２バイアス磁性層４１ｂとの間に十分な反強磁性結合を生じさせる材料であれば、第１磁気結合層４４ａとしてＲｕ以外の材料を用いてもよい。第１磁気結合層４４ａの厚さは、ＲＫＫＹ（Ruderman-Kittel-Kasuya-Yosida）結合のセカンドピーク（２ｎｄピーク）に対応する０．８ｎｍ以上１ｎｍ以下の厚さに設定することができる。さらに、第１磁気結合層４４ａの厚さは、ＲＫＫＹ結合のファーストピーク（１ｓｔピーク）に対応する０．３ｎｍ以上０．６ｎｍ以下の厚さに設定してもよい。第１磁気結合層４４ａとして、例えば、０．９ｎｍの厚さのＲｕが用いられる。これにより、高信頼性の結合がより安定して得られる。
第１バイアス磁性層４１ａの厚さは、例えば、１．５ｎｍ以上５ｎｍ以下が好ましい。第２バイアス磁性層４１ｂの厚さは、例えば、１．５ｎｍ以上５ｎｍ以下が好ましい。これにより、例えば、バイアスピニング層４２による一方向異方性磁界の強度をより強くすることができる。第１バイアス磁性層４１ａの磁気膜厚（飽和磁化Ｂｓと厚さｔとの積（Ｂｓ・ｔ））は、第２バイアス磁性層４１ｂの磁気膜厚と実質的に等しいことが好ましい。
第１バイアス磁性層４１ａと第２バイアス磁性層４１ｂとに同じ磁性材料を用いる場合は、第１バイアス磁性層４１ａの厚さを第２バイアス磁性層４１ｂの厚さにそろえることが好ましい。第１バイアス磁性層４１ａと第２バイアス磁性層４１ｂとに異なる磁性材料を用いる場合、例えば、第１バイアス磁性層４１ａにＣｏ４０Ｆｅ４０Ｂ２０、第２バイアス磁性層４１ｂにＣｏ７５Ｆｅ２５を用いる場合、薄膜でのＣｏ４０Ｆｅ４０Ｂ２０の飽和磁化は、約１．９Ｔ（テスラ）であり、Ｃｏ７５Ｆｅ２５の飽和磁化は、約２．１Ｔである。例えば、第１バイアス磁性層４１ａとして、３ｎｍの厚さのＣｏ４０Ｆｅ４０Ｂ２０層を用いる場合には、第１バイアス磁性層４１ａの磁気膜厚は、１．９Ｔ×３ｎｍであり、５．７Ｔｎｍとなる。上記と等しい磁気膜厚が得られる第２バイアス磁性層４１ｂの厚さは、５．７Ｔｎｍ／２．１Ｔであり、２．７ｎｍとなる。この場合、第２バイアス磁性層４１ｂには、約２．７ｎｍの厚さのＣｏ７５Ｆｅ２５を用いることが好ましい。
図４（ｂ）に表したバイアス層４０ｂに含まれる各層の材料としては、図４（ａ）に表したバイアス層４０ａに含まれる各層の材料と同様の材料をそれぞれ用いることができる。
分離層４３には、例えば、５ｎｍのＣｕが用いられる。第１バイアス磁性層４１ａには、例えば、２ｎｍのＦｅ５０Ｃｏ５０が用いられる。第１磁気結合層４４ａには、例えば、０．９ｎｍのＲｕが用いられる。第２バイアス磁性層４１ｂには、例えば、２ｎｍのＦｅ５０Ｃｏ５０が用いられる。バイアスピニング層４２には、例えば、７ｎｍのＩｒＭｎが用いられる。
図４（ｃ）は、第１の実施形態の別のバイアス層を示す模式的斜視図である。
図４（ｃ）に表したバイアス層４０ｃは、第１バイアス磁性層４１ａと、第２バイアス磁性層４１ｂと、第３バイアス磁性層４１ｃと、バイアスピニング層４２と、分離層４３と、第１磁気結合層４４ａと、第２磁気結合層４４ｂと、を含む。第２磁性層２０とバイアスピニング層４２との間に、分離層４３が設けられる。分離層４３とバイアスピニング層４２との間に、第１バイアス磁性層４１ａが設けられる。第１バイアス磁性層４１ａとバイアスピニング層４２との間に、第１磁気結合層４４ａが設けられる。第１磁気結合層４４ａとバイアスピニング層４２との間に、第２バイアス磁性層４１ｂが設けられる。第２バイアス磁性層４１ｂとバイアスピニング層４２との間に、第２磁気結合層４４ｂが設けられる。第２磁気結合層４４ｂとバイアスピニング層４２との間に、第３バイアス磁性層４１ｃが設けられる。
図４（ａ）に表したバイアス層４０ａでは、単層のバイアス磁性層（第１バイアス磁性層４１ａ）が設けられている。図４（ｃ）に表したバイアス層４０ｃでは、第１磁気結合層４４ａおよび第２磁気結合層４４ｂを介して、３層のバイアス磁性層（第１バイアス磁性層４１ａ、第２バイアス磁性層４１ｂおよび第３バイアス磁性層４１ｃ）が設けられている。この点において、図４（ｃ）に表したバイアス層４０ｃは、図４（ａ）に表したバイアス層４０ａとは異なる。
第１バイアス磁性層４１ａの磁化は、第１磁気結合層４４ａを介して隣り合う第２バイアス磁性層４１ｂの磁化とは反対に設定される。第２バイアス磁性層４１ｂの磁化は、第２磁気結合層４４ｂを介して隣り合う第３バイアス磁性層４１ｃの磁化とは反対に設定される。このように、複数のバイアス磁性層の磁化方向を反平行とすることで、バイアス磁性層から外部への漏洩磁界を抑え、第２磁性層２０への交換結合によるバイアス印加以外の磁気的干渉を抑えることができる。後述するように、バイアス磁性層の層数を奇数および偶数のいずれかに適宜設定することよって、バイアス方向を適切に選択することができる。なお、分離層４３は、必ずしも設けられなくともよい。
図４（ｃ）に示すように３層のバイアス磁性層を用いる場合、第１バイアス磁性層４１ａの磁化は、第３バイアス磁性層４１ｃの磁化と同じになる。第２バイアス磁性層４１ｂの磁化は、第１バイアス磁性層４１ａの磁化および第３バイアス磁性層４１ｃの磁化と逆向きになる。奇数で複数のバイアス磁性層を用いる場合、同一方向を向いているバイアス磁性層の磁気膜厚の和を、逆方向を向いているバイアス磁性層の磁気膜厚の和と等しくすることが好ましい。これによれば、漏洩磁界を低減することができる。例えば、図４（ｃ）に示すように３層のバイアス磁性層を用いる場合、第１バイアス磁性層４１ａと第３バイアス磁性層４１ｃの磁気膜厚の和を、第２バイアス磁性層４１ｂの磁気膜厚と等しくすることが好ましい。
なお、バイアス層は、４層以上のバイアス磁性層を含んでいてもよい。
図４（ｃ）に表したバイアス層４０ｃに含まれる各層の材料としては、図４（ａ）に表したバイアス層４０ａに含まれる各層の材料と同様の材料をそれぞれ用いることができる。
分離層４３には、例えば、５ｎｍのＣｕが用いられる。第１バイアス磁性層４１ａには、例えば、２ｎｍのＦｅ５０Ｃｏ５０が用いられる。第１磁気結合層４４ａには、例えば、０．９ｎｍのＲｕが用いられる。第２バイアス磁性層４１ｂには、例えば、４ｎｍのＦｅ５０Ｃｏ５０が用いられる。第２磁気結合層４４ｂには、例えば、０．９ｎｍのＲｕが用いられる。第３バイアス磁性層４１ｃには、例えば、２ｎｍのＦｅ５０Ｃｏ５０が用いられる。バイアスピニング層４２には、例えば、７ｎｍのＩｒＭｎが用いられる。
図４（ｄ）は、第１の実施形態の別のバイアス層を示す模式的斜視図である。
図４（ｄ）に表したバイアス層４０ｄは、第１バイアス磁性層４１ａと、分離層４３と、を含む。第２磁性層２０と第１バイアス磁性層４１ａとの間に、分離層４３が設けられる。
図４（ａ）に表したバイアス層４０ａでは、第１バイアス磁性層４１ａに接してバイアスピニング層４２が設けられている。図４（ｄ）に表したバイアス層４０ｄでは、バイアスピニング層４２が設けられていない。この点において、図４（ｄ）に表したバイアス層４０ｄは、図４（ａ）に表したバイアス層４０ａとは異なる。なお、分離層４３は、必ずしも設けられなくともよい。
図４（ｄ）に示すようにバイアスピニング層４２を設けない場合、第１バイアス磁性層４１ａには、例えば、ハード磁性層が用いられる。ハード磁性層として、例えば、ＣｏＰｔ（Ｃｏの比率は、５０ａｔ．％以上８５ａｔ．％以下）、（ＣｏｘＰｔ１００−ｘ）１００−ｙＣｒｙ（ｘは５０ａｔ．％以上８５ａｔ．％以下、ｙは０ａｔ．％以上４０ａｔ．％以下）、または、ＦｅＰｔ（Ｐｔの比率は４０ａｔ．％以上６０ａｔ．％以下）などを用いてもよい。
図４（ｅ）は、第１の実施形態の別のバイアス層を示す模式的斜視図である。
図４（ｅ）に表したバイアス層４０ｅは、第１バイアス磁性層４１ａと、第２バイアス磁性層４１ｂと、分離層４３と、第１磁気結合層４４ａと、を含む。第２磁性層２０と第２バイアス磁性層４１ｂとの間に、分離層４３が設けられる。分離層４３と第２バイアス磁性層４１ｂの間に、第１バイアス磁性層４１ａが設けられる。第１バイアス磁性層４１ａと第２バイアス磁性層４１ｂとの間に、第１磁気結合層４４ａが設けられる。
図４（ｅ）に示すように、バイアスピニング層４２を設けない場合においても、磁気結合層を介して複数のバイアス磁性層を設けてもよい。磁気結合層を介して複数のバイアス磁性層を設け、複数のバイアス磁性層の磁化を反平行に結合させることによって、外部へ漏洩磁界を抑えることができる。
図５（ａ）および図５（ｂ）は、実施形態のバイアス方向の違いを示す模式的斜視図である。
図５（ａ）は、第１バイアス磁性層４１ａの磁化が第１バイアス磁性層から第２磁性層２０に加えるバイアス方向と平行（０°）方向である状態を表す。図５（ｂ）は、第１バイアス磁性層４１ａの磁化が第１バイアス磁性層から第２磁性層２０に加えるバイアス方向と反平行方向である状態を表す。
図５（ａ）および図５（ｂ）に表した歪検知素子は、図４（ｂ）に関して前述したバイアス層４０ｂを含む。図５（ａ）および図５（ｂ）に表した矢印４１ａｍは、第１バイアス磁性層４１ａの磁化を表す。図５（ａ）および図５（ｂ）に表した矢印４１ｂｍは、第２バイアス磁性層４１ｂの磁化を表す。図５（ａ）および図５（ｂ）に表した矢印２０ｐは、第２磁性層２０に加えられるバイアスの向きを表す。
図５（ａ）に示すとおり、分離層４３に正の磁気結合となる構成が用いられる場合には、分離層４３を介して第２磁性層２０に隣接する第１バイアス磁性層４１ａの磁化４１ａｍと平行方向に、バイアス２０ｐが第２磁性層２０に加わる。図５（ｂ）に示すとおり、分離層４３に負の磁気結合となる構成が用いられる場合には、分離層４３を介して第２磁性層２０に隣接する第１バイアス磁性層４１ａの磁化４１ａｍと反平行方向に、バイアス２０ｐが第２磁性層２０に加わる。
正の磁気結合となるか、あるいは負の磁気結合となるかは、分離層４３に含まれる材料と、その材料の厚さと、により決定される。各材料の厚さにおいて、ＲＫＫＹ（Ruderman-Kittel-Kasuya-Yosida）結合が正となる場合には、正の磁気結合が生ずる。各材料の厚さにおいて、ＲＫＫＹ（Ruderman-Kittel-Kasuya-Yosida）結合が負となる場合には、負の磁気結合が生ずる。
分離層４３に用いる材料として、例えば、ＲＫＫＹ結合を示すＣｕ、Ｒｕ、Ｒｈ、Ｉｒ、Ｖ、Ｃｒ、Ｎｂ、Ｍｏ、Ｔａ、Ｗ、Ｒｒなどが用いられる。これらの元素については、分離層４３の厚さに応じて、正の磁気結合と負の磁気結合とを使い分けることができる。これらの元素のほかに、Ａｕ、Ａｇ、Ｐｔ、Ｐｄ、Ｔｉ、Ｚｒ、Ｈｆなどが用いられてもよい。これらの元素を分離層４３として用いた場合は、主に正の磁気結合が得られる。負の磁気結合を用いる場合には、Ｒｕ、Ｒｈ、Ｉｒを用いることができる。
バイアス層４０ｂによるバイアス２０ｐの強さが強すぎると、第２磁性層２０（磁化自由層）の異方性磁界が高くなりすぎて、歪に対する磁化２０ｍの回転が鈍る。可逆性の向上効果を得て、かつ、歪に対する磁化２０ｍの回転の感度を低減しないために、バイアス層４０ｂからのバイアス２０ｐの強さは適切に設定することが好ましい。バイアス層４０ｂからのバイアス２０ｐの強さを適度にコントロールするためには、ＲＫＫＹの交換結合定数が極端には高くないＣｕを用いることが好ましい。Ｃｕにおいては、厚さに対する磁気結合の変化がなだらかなため、コントロールしやすいため好ましい。
図６は、第１の実施形態に係る別の歪検知素子を例示する模式的斜視図である。
図６に表したように、実施形態に用いられる歪検知素子１００ｂは、第１電極Ｅ１と、下地層５０と、バイアス層４０と、第２磁性層２０と、中間層３０と、第１磁化固定層１１と、磁気結合層１３と、第２磁化固定層１２と、ピニング層６０と、キャップ層７０と、第２電極Ｅ２と、を含む。第１磁化固定層１１は、第１磁性層１０に相当する。
第１電極Ｅ１と第２電極Ｅ２との間に、下地層５０が設けられる。下地層５０と第２電極Ｅ２との間に、バイアス層４０が設けられる。バイアス層４０と第２電極Ｅ２との間に、第２磁性層２０が設けられる。第２磁性層２０と第２電極Ｅ２との間に、中間層３０が設けられる。中間層３０と第２電極Ｅ２との間に、第１磁化固定層１１が設けられる。第１磁化固定層１１と第２電極Ｅ２との間に、磁気結合層１３が設けられる。磁気結合層１３と第２電極Ｅ２との間に、第２磁化固定層１２が設けられる。第２磁化固定層１２と第２電極Ｅ２との間に、ピニング層６０が設けられる。ピニング層６０と第２電極Ｅ２との間に、キャップ層７０が設けられる。
この例では、歪検知素子１００ｂは、トップスピンバルブ型の構造を有する。
下地層５０には、例えば、Ｔａ／Ｒｕが用いられる。このＴａ層の厚さは、例えば、３ｎｍである。このＲｕ層の厚さは、例えば、２ｎｍである。
バイアス層４０は、例えば、ＩｒＭｎ（７ｎｍ）／Ｆｅ５０Ｃｏ５０（２ｎｍ）／Ｒｕ（０．９ｎｍ）／Ｆｅ５０Ｃｏ５０（２ｎｍ）／Ｃｕ（５ｎｍ）が用いられる。
第２磁性層２０（磁化自由層）には、例えば、Ｃｏ４０Ｆｅ４０Ｂ２０（４ｎｍ）が用いられる。
中間層３０には、例えば、２．０ｎｍの厚さのＭｇＯ層が用いられる。
第１磁化固定層１１には、例えば、Ｃｏ４０Ｆｅ４０Ｂ２０／Ｆｅ５０Ｃｏ５０が用いられる。このＣｏ４０Ｆｅ４０Ｂ２０層の厚さは、例えば２ｎｍである。このＦｅ５０Ｃｏ５０層の厚さは、例えば１ｎｍである。
磁気結合層１３には、例えば、０．９ｎｍの厚さのＲｕ層が用いられる。
第２磁化固定層１２には、例えば、２．５ｎｍの厚さのＣｏ７５Ｆｅ２５層が用いられる。 ピニング層６０には、例えば、７ｎｍの厚さのＩｒＭｎ層が用いられる。
キャップ層には、Ｔａ／Ｒｕが用いられる。このＴａ層の厚さは、例えば、１ｎｍである。このＲｕ層の厚さは、例えば、５ｎｍである。
上述した例では、バイアス層４０の構造は、図４（ｂ）に示したバイアス層４０ｂの構造を有する。トップスピンバルブで、バイアス層４０が第２磁性層２０（磁化自由層）よりも下（−Ｚ軸方向）に形成される場合は、図４（ｂ）に示したバイアス層４０ｂの構造を上下反転させた構造を用いることができる。歪検知素子１００ｂに含まれる層のそれぞれには、例えば、図３に示した歪検知素子１００ａに関して説明した材料を用いることができる。
図７は、第１の実施形態に係る別の歪検知素子を例示する模式的斜視図である。
図７に表したように、実施形態に用いられる歪検知素子１００ｃは、第１電極Ｅ１と、下地層５０と、ピニング層６０と、第１磁性層１０と、中間層３０と、第２磁性層２０と、バイアス層４０と、キャップ層７０と、第２電極Ｅ２と、を含む。第１電極Ｅ１と第２電極Ｅ２との間に、下地層５０が設けられる。下地層５０と第２電極Ｅ２との間に、ピニング層６０が設けられる。ピニング層６０と第２電極Ｅ２との間に、第１磁性層１０（参照層）が設けられる。第１磁性層１０と第２電極Ｅ２との間に、中間層３０が設けられる。中間層３０と第２電極Ｅ２との間に、第２磁性層２０が設けられる。第２磁性層２０と第２電極Ｅ２との間に、バイアス層４０が設けられる。バイアス層４０と第２電極Ｅ２との間に、キャップ層７０が設けられる。
既に説明した歪検知素子１００ａ、１００ｂにおいては、第１磁化固定層１１と磁気結合層１３と第２磁化固定層１２とを用いた構造が適用されている。図７に表した歪検知素子１００ｃにおいては、単一の磁化固定層を用いたシングルピン構造が適用されている。
下地層５０には、例えば、Ｔａ／Ｒｕが用いられる。このＴａ層の厚さは、例えば、３ｎｍである。このＲｕ層の厚さは、例えば、２ｎｍである。
ピニング層６０には、例えば、７ｎｍの厚さのＩｒＭｎ層が用いられる。
第１磁性層（参照層）には、例えば、３ｎｍの厚さのＣｏ４０Ｆｅ４０Ｂ２０層が用いられる。
中間層３０には、例えば、２．０ｎｍの厚さのＭｇＯ層が用いられる。
第２磁性層２０（磁化自由層）には、例えば、Ｃｏ４０Ｆｅ４０Ｂ２０（４ｎｍ）が用いられる。
バイアス層４０には、Ｃｕ（５ｎｍ）／Ｆｅ５０Ｃｏ５０（２ｎｍ）／Ｒｕ（０．９ｎｍ）／Ｆｅ５０Ｃｏ５０（２ｎｍ）／ＩｒＭｎ（７ｎｍ）が用いられる。
キャップ層７０には、Ｔａ／Ｒｕが用いられる。このＴａ層の厚さは、例えば、１ｎｍである。このＲｕ層の厚さは、例えば、５ｎｍである。
上述した例では、バイアス層４０の構造は、図４（ｂ）に示したバイアス層４０ｂの構造を有する。歪検知素子１００ｃに含まれる層のそれぞれには、例えば、図３に示した歪検知素子１００ａに関して説明した材料を用いることができる。
図８（ａ）〜図８（ｆ）は、磁化固定層の磁化の固着方向、バイアス磁性層の磁化の固着方向、および磁化自由層に加わるバイアス方向を表す模式的断面図である。
図８（ａ）〜図８（ｃ）は、図３に示した歪検知素子１００ａを例示する。
図８（ｄ）〜図８（ｅ）は、図７に示した歪検知素子１００ｃを例示する。
図８（ａ）〜図８（ｆ）では、分離層４３を介した磁気結合が正の場合を例に挙げて説明する。
図８（ａ）は、図４（ａ）に示したバイアス層４０ａが設けられる例を示す。
図８（ａ）に示したバイアス層４０ａは、単層のバイアス磁性層（第１バイアス磁性層４１ａ）を含む。図８（ａ）では、第２磁化固定層１２の磁化１２ｍ、第１磁化固定層１１の磁化１１ｍ、および第１バイアス磁性層４１ａの磁化４１ａｍの固着が、歪検知素子１００ｄとなる積層体を成形後に、一度の磁界中熱処理により行われる例を示す。図８（ａ）は、磁界中熱処理が紙面右向き（Ｘ軸方向）に磁場を加えて行われる場合の例を示す。
紙面右向きの磁界中熱処理を行うことにより、ピニング層６０に接する第２磁化固定層１２の磁化１２ｍは、右向き（Ｘ軸方向）に固着される。同時に、バイアスピニング層４２に接する第１バイアス磁性層４１ａの磁化４１ａｍは、右向きに固着される。磁気結合層１３を介して第２磁化固定層１２と隣り合う第１磁化固定層１１は、磁気結合層１３を介して第２磁化固定層１２と反平行に磁気結合する。そのため、第１磁化固定層１１の磁化１１ｍは、左向きに固着される。その結果、図８（ａ）に示す歪検知素子１００ｄでは、第１バイアス磁性層４１ａから第２磁性層２０（磁化自由層）に加えられるバイアス２０ｐの方向は、右向きとなり、第１磁化固定層１１の磁化１１ｍの固着方向とは反平行の方向となる。
図８（ｂ）は、図４（ｂ）に示したバイアス層４０ｂが設けられる例を示す。
図８（ｂ）に示したバイアス層４０ｂは、２層のバイアス磁性層（第１バイアス磁性層４１ａおよび第２バイアス磁性層４１ｂ）を含む。図８（ａ）に表した歪検知素子１００ｄは、単層のバイアス磁性層（第１バイアス磁性層４１ａ）を含むことに対して、図８（ｂ）に表した歪検知素子１００ｅは、２層のバイアス磁性層（第１バイアス磁性層４１ａおよび第２バイアス磁性層４１ｂ）を含む。そのため、分離層４３を介して第２磁性層２０（磁化自由層）と隣り合う第１バイアス磁性層４１ａの磁化４１ａｍは、左向き（−Ｘ軸方向）に固着される。これにより、第２磁性層２０（磁化自由層）には、左向きのバイアス２０ｐが加えられる。よって、第２磁性層２０（磁化自由層）に加わるバイアス２０ｐの方向は、第１磁化固定層１１の磁化１１ｍの固着方向と平行の方向となる。
図８（ｃ）は、図４（ｃ）に示したバイアス層４０ｃが設けられる例を示す。
図８（ｃ）に示したバイアス層４０ｃは、３層のバイアス磁性層（第１バイアス磁性層４１ａ、第２バイアス磁性層４１ｂ、および第３バイアス磁性層４１ｃ）を含む。図８（ａ）に表した歪検知素子１００ｄは、単層のバイアス磁性層（第１バイアス磁性層４１ａ）を含むことに対して、図８（ｃ）に表した歪検知素子１００ｆは、３層のバイアス磁性層（第１バイアス磁性層４１ａ、第２バイアス磁性層４１ｂ、および第３バイアス磁性層４１ｃ）を含む。図８（ｃ）に表した歪検知素子１００ｆのバイアス磁性層の数が奇数であることは、図８（ａ）に表した歪検知素子１００ｄのバイアス磁性層の数が奇数であることと同じである。そのため、分離層４３を介して第２磁性層２０（磁化自由層）と隣り合う第１バイアス磁性層４１ａの磁化４１ａｍは、右向きに固着される。第２磁性層２０（磁化自由層）には、右向きのバイアス２０ｐが加えられる。よって、第２磁性層２０（磁化自由層）に加わるバイアス２０ｐの方向は、第１磁化固定層１１の磁化１１ｍの固着方向と反平行の方向となる。
図８（ａ）〜図８（ｃ）に関して上述した例にて、バイアス磁性層の層数に応じて、第２磁性層２０（磁化自由層）に加わるバイアス２０ｐの方向が、第１磁化固定層１１の磁化１１ｍと平行または反平行のどちらかに選択される。ここで、バイアス層４０による第２磁性層２０（磁化自由層）の異方性磁界の向上は、バイアス２０ｐの方向が第１磁化固定層１１の磁化１１ｍと平行の場合でも反平行の場合でもどちらでも得ることができる。そして、ゲージファクターを向上させることができる。
なお、中間層３０に絶縁層が用いられるトンネル型の歪検知素子１００の場合には、バイアス２０ｐの方向は、第１磁化固定層１１の磁化１１ｍの方向と反平行であることがより好ましい。その理由については、後述する。つまり、２層の磁化固定層（第２磁化固定層１２および第１磁化固定層１１）を含むシンセティックピン型の歪検知素子１００ａ、１００ｂにバイアス層４０を設ける場合には、バイアス層４０に含まれるバイアス磁性層の層数を奇数とすることがより好ましい。
図８（ｄ）は、図４（ａ）に示したバイアス層４０ａが設けられる例を示す。
図８（ｄ）に示したバイアス層４０ａは、単層のバイアス磁性層（第１バイアス磁性層４１ａ）を含む。図８（ｄ）では、第１磁性層１０の磁化１０ｍおよび第１バイアス磁性層４１ａの磁化４１ａｍの固着が、歪検知素子１００ｇとなる積層体を成形後に、一度の磁界中熱処理により行われる例を示す。図８（ｄ）は、磁界中熱処理が紙面右向き（Ｘ軸方向）に磁場を加えて行われる場合の例を示す。
紙面右向きの磁界中熱処理を行うことにより、ピニング層６０に接する第１磁性層１０の磁化１０ｍは、右向き（Ｘ軸方向）に固着される。同時に、バイアスピニング層４２に接する第１バイアス磁性層４１ａの磁化４１ａｍは、右向きに固着される。その結果、図８（ｄ）に示す歪検知素子１００ｇでは、第１バイアス磁性層４１ａから第２磁性層２０（磁化自由層）に加えられるバイアス２０ｐの方向は、右向きとなり、第１磁性層１０の磁化１０ｍの固着方向と平行の方向となる。
図８（ｅ）は、図４（ｂ）に示したバイアス層４０ｂが設けられる例を示す。
図８（ｅ）に示したバイアス層４０ｂは、２層のバイアス磁性層（第１バイアス磁性層４１ａおよび第２バイアス磁性層４１ｂ）を含む。図８（ｄ）に表した歪検知素子１００ｇは、単層のバイアス磁性層（第１バイアス磁性層４１ａ）を含むことに対して、図８（ｅ）に表した歪検知素子１００ｈは、２層のバイアス磁性層（第１バイアス磁性層４１ａおよび第２バイアス磁性層４１ｂ）を含む。そのため、分離層４３を介して第２磁性層２０（磁化自由層）と隣り合う第１バイアス磁性層４１ａの磁化４１ａｍは、左向き（−Ｘ軸方向）に固着される。これにより、第２磁性層２０（磁化自由層）には、左向きのバイアス２０ｐが加えられる。よって、第２磁性層２０（磁化自由層）に加わるバイアス２０ｐの方向は、第１磁性層１０の磁化１０ｍの固着方向と反平行の方向となる。
図８（ｆ）は、図４（ｃ）に示したバイアス層４０ｃが設けられる例を示す。
図８（ｆ）に示したバイアス層４０ｃは、３層のバイアス磁性層（第１バイアス磁性層４１ａ、第２バイアス磁性層４１ｂ、および第３バイアス磁性層４１ｃ）を含む。図８（ｄ）に表した歪検知素子１００ｇは、単層のバイアス磁性層（第１バイアス磁性層４１ａ）を含むことに対して、図８（ｆ）に表した歪検知素子１００ｉは、３層のバイアス磁性層（第１バイアス磁性層４１ａ、第２バイアス磁性層４１ｂ、および第３バイアス磁性層４１ｃ）を含む。図８（ｆ）に表した歪検知素子１００ｉのバイアス磁性層の数が奇数であることは、図８（ｄ）に表した歪検知素子１００ｇのバイアス磁性層の数が奇数であることと同じである。そのため、分離層４３を介して第２磁性層２０（磁化自由層）と隣り合う第１バイアス磁性層４１ａの磁化４１ａｍは、右向きに固着される。第２磁性層２０（磁化自由層）には、右向きのバイアス２０ｐが加えられる。よって、第２磁性層２０（磁化自由層）に加わるバイアス２０ｐの方向は、第１磁性層１０の磁化１０ｍの固着方向と平行の方向となる。
図８（ｄ）〜（ｆ）に示したとおり、シングルピンの磁化固定層を用いる場合には、バイアス層４０に含まれるバイアス磁性層の層数が偶数の場合に、バイアス２０ｐの方向は、中間層３０と接した第１磁性層１０の磁化１０ｍの方向と反平行となる。
このように、第２磁性層２０（磁化自由層）に加わるバイアス２０ｐの方向を、第１磁性層１０のうちの中間層３０と接する磁化固定層と反平行とする場合には、第１磁性層１０の磁化固定層の層数が偶数のときに、バイアス層４０に含まれるバイアス磁性層の層数を奇数とする。一方で、第１磁性層１０の磁化固定層の層数が奇数のときに、バイアス層４０に含まれるバイアス磁性層の層数を偶数とする。
第２磁性層２０（磁化自由層）に加わるバイアス２０ｐの方向を、第１磁性層１０のうちの中間層３０と接する磁化固定層と平行とする場合には、第１磁性層１０の磁化固定層の層数が偶数のときに、バイアス層４０に含まれるバイアス磁性層の層数を偶数とする。一方で、第１磁性層１０の磁化固定層の層数が奇数のときに、バイアス層４０に含まれるバイアス磁性層の層数を奇数とする。
なお、バイアス層は、４層以上のバイアス磁性層を含んでいてもよい。
実施形態に係る第１の実施例として、下記の構造を有する歪検知素子１００を作製する。
（第１の実施例）
下地層５０：Ｔａ（１ｎｍ）／Ｒｕ（２ｎｍ）
ピニング層６０：Ｉｒ２２Ｍｎ７８（７ｎｍ）
第２磁化固定層１２：Ｃｏ７５Ｆｅ２５（２．５ｎｍ）
磁気結合層１３：Ｒｕ（０．９ｎｍ）
第１磁化固定層１１：Ｃｏ４０Ｆｅ４０Ｂ２０（３ｎｍ）
中間層３０：ＭｇＯ（２ｎｍ）
第２磁性層２０（磁化自由層）：Ｃｏ４０Ｆｅ４０Ｂ２０（４ｎｍ）
バイアス層４０：Ｃｕ（５ｎｍ）／Ｆｅ５０Ｃｏ５０（２ｎｍ）／Ｒｕ（０．９ｎｍ）／Ｆｅ５０Ｃｏ５０（２ｎｍ）／ＩｒＭｎ（７ｎｍ）
キャップ層７０：Ｃｕ（１ｎｍ）／Ｔａ（２ｎｍ）／Ｒｕ（５ｎｍ）
第１の実施例の歪検知素子１００の構造は、図３に示した歪検知素子１００ａの構造と同様である。バイアス層４０の構造は、図４（ｂ）に示したバイアス層４０ｂの構造と同様である。つまり、第１の実施例のバイアス層４０は、分離層４３／第１バイアス磁性層４１ａ／第１磁気結合層４４ａ／第２バイアス磁性層４１ｂ／バイアスピニング層４２の構造を有する。
第１の比較例として、下記の構造を有する歪検知素子を作製する。
（比較例１）
下地層５０：Ｔａ（１ｎｍ）／Ｒｕ（２ｎｍ）
ピニング層６０：Ｉｒ２２Ｍｎ７８（７ｎｍ）
第２磁化固定層１２：Ｃｏ７５Ｆｅ２５（２．５ｎｍ）
磁気結合層１３：Ｒｕ（０．９ｎｍ）
第１磁化固定層１１：Ｃｏ４０Ｆｅ４０Ｂ２０（３ｎｍ）
中間層３０：ＭｇＯ（２ｎｍ）
第２磁性層２０（磁化自由層）：Ｃｏ４０Ｆｅ４０Ｂ２０（４ｎｍ）
キャップ層７０：Ｃｕ（１０ｎｍ）／Ｔａ（２ｎｍ）／Ｒｕ（５ｎｍ）
第１の比較例では、バイアス層４０は設けられていない。
第１の実施例の積層体および第１の比較例の積層体については、成形後、３２０℃１Ｈで６５００エルステッド（Ｏｅ）の磁界印加中でのアニールを行う。これにより、第２磁化固定層１１の磁化１２ｍおよび第１磁化固定層１１の磁化１１ｍの固着を行う。第１の実施例においては、第１バイアス磁性層４１ａの磁化４１ａｍおよび第２バイアス磁性層４１ｂの磁化４１ｂｍの固着を行う。
図９（ａ）〜図９（ｄ）は、第１の実施例および第１の比較例の積層体の素子加工前の磁気特性の結果の例を示すグラフ図である。
図９（ａ）は、第１の実施例において、磁界中熱処理を行う方向に磁場をかける場合を正の磁場として評価したＢＨループの例を表す。図９（ｂ）は、第１の実施例において、磁界中熱処理方向と面内で垂直方向に磁場を印加して評価したＢＨループの例を表す。図９（ｃ）は、第１の比較例において、磁界中熱処理を行う方向に磁場をかける場合を正の磁場として評価したＢＨループの例を表す。図９（ｄ）は、第１の比較例において、磁界中熱処理方向と面内で垂直方向に磁場を印加して評価したＢＨループの例を表す。
図９（ａ）に表したＢＨループでは、角型性のよい磁化容易軸のループ形状が得られている。図９（ｂ）に表したＢＨループでは、典型的な磁化困難軸のループ形状が得られている。この結果より、第２磁性層２０（磁化自由層）には、磁界中熱処理方向を容易軸とした面内の誘導磁気異方性が得られていることがわかる。図９（ａ）に表したＢＨループより、第２磁性層２０（磁化自由層）のヒステリシスループは、正の磁場方向に４．７ＯｅのＨｓｈｉｆｔが確認される。これは、バイアス層４０によって、マイナス磁場側にバイアス２０ｐが加わっているため、第２磁性層２０（磁化自由層）を反転するために４．７Ｏｅ分プラス側の磁場が必要になっていることを意味する。この誘導磁気異方性の強さと関係する、図９（ｂ）に表したＢＨループから算出される異方性磁界Ｈｋは、２２．５Ｏｅと見積もられる。これにより、第１の比較例に対してバイアス層４０を設けることで異方性磁界が向上していることが確認される。図９（ａ）に表したＢＨループから見積もられる保磁力Ｈｃは、３．７Ｏｅである。磁歪定数は、２０ｐｐｍである。磁歪定数については、第１の比較例と同等の値が見積もられる。
図９（ｃ）に表したＢＨループでは、角型性のよい磁化容易軸のループ形状が得られている。図９（ｄ）に表したＢＨループでは、典型的な磁化困難軸のループ形状が得られている。この結果より、第２磁性層２０（磁化自由層）には、磁界中熱処理方向を容易軸とした面内の誘導磁気異方性が得られていることがわかる。この誘導磁気異方性の強さと関係する、図９（ｄ）に表したＢＨループから算出される異方性磁界Ｈｋは、１８．３Ｏｅと見積もられる。図９（ｃ）に表したＢＨループから、第１の比較例の第２磁性層２０（磁化自由層）の保磁力Ｈｃは、３．７Ｏｅと見積もられる。保磁力Ｈｃは、磁化回転の容易さを示す特性指標である。３．７Ｏｅの保磁力Ｈｃは、逆磁歪効果による磁化回転が十分に起こりやすい値といえる。なお、第１の比較例の磁歪定数を評価した結果、その磁歪定数は、２０ｐｐｍである。この値は、歪に対する磁化回転を引き起こすのに十分高い値といえる。
図９（ａ）〜図９（ｄ）の結果より、第１の実施例の第２磁性層２０（磁化自由層）の構成は、第１の比較例の第２磁性層２０（磁化自由層）の構成と同じである。第１実施例の保磁力Ｈｃは、第１の比較例の保磁力Ｈｃと略同じである。第１実施例の磁歪定数は、第１の比較例の磁歪定数と略同じである。一方で、第１の実施例では、バイアス層４０を設けることによって、第１の比較例に比べて、異方性磁界Ｈｋが向上していることがわかる。
第１の実施例１および第１の比較例の積層体をフォトリソグラフィおよびミリングによって垂直通電素子に加工する。垂直通電素子の素子サイズについては、２０μｍ×２０μｍとする。
図１０（ａ）〜図１０（ｅ）は、第１の実施例の歪検知素子１００の歪センサ特性の結果の例を示すグラフ図である。
図１０（ａ）〜図１０（ｅ）に示す歪センサ特性の評価については、基板ベンディング法により行う。試作する歪検知素子１００のウェーハを短冊状にカットしたウェーハ（短冊ウェーハ）を、ナイフエッジによる４点ベンディング法により歪印加を行う。短冊ウェーハを曲げるナイフエッジにロードセルを組み込んでおり、そのロードセルにて計測された荷重により、ウェーハ表面の歪検知素子１００に加わる歪を計算する。歪の計算には、次式で表される一般的な２辺支持梁の理論式を用いる。

Figure 2018201023
式１中において、ｅｓは、ウェーハのヤング率を表す。Ｌ１は、外側ナイフエッジのエッジ間長を表す。Ｌ２は、内側ナイフエッジのエッジ間長を表す。Ｗは、短冊ウェーハの幅を表す。ｔは、短冊ウェーハの厚みを表す。Ｇは、ナイフエッジに加える荷重を表す。ナイフエッジに加わる荷重については、モーター制御で連続的に変化させることができる。
歪印加の方向については、同一平面内で第１磁化固定層１１の磁化１１ｍの方向と垂直な方向に加える。本願明細書において、正の値の歪は引張歪であり、負の値の歪は圧縮歪である。
図１０（ａ）に表した例では、素子サイズが２０μｍ×２０μｍの第１の実施例の歪検知素子１００について、歪検知素子１００に加わる歪を−０．８（％０）以上０．８（％０）以下の間で、０．２（％０）刻みで固定値として設定する。図１０（ａ）は、それぞれの歪で電気抵抗の磁場依存性を測定した結果の例をそれぞれ示している。測定時の外部磁場方向は、第２磁化固定層１２と平面内で平行な方向に加えられている。正の外部磁場は、第２磁化固定層１２の磁化１２ｍと反対側に磁場を加える場合である。図１０（ａ）より、印加歪の値によりＲ−Ｈループ形状が変化していることがわかる。これは、逆磁歪効果によって、第２磁性層２０（磁化自由層）の面内磁気異方性が変化していることを示している。
図１０（ｂ）〜図１０（ｅ）は、第１の実施例の歪検知素子１００について、外部磁場を固定し、歪を−０．８（％０）以上０．８（％０）以下の間で連続的に掃引する場合の電気抵抗の変化を示す。歪については、−０．８（％０）から０．８（％０）へ掃引させ、続いて、０．８（％０）から−０．８（％０）へ掃引させる。これらの結果が、歪センサ特性を示している。図１０（ｂ）では、１５Ｏｅの外部磁場を加えて評価を行う。図１０（ｃ）では、１０Ｏｅの外部磁場を加えて評価を行う。図１０（ｄ）では、７．５Ｏｅの外部磁場を加えて評価を行う。図１０（ｅ）では、５Ｏｅの外部磁場を加えて評価を行う。
実施形態の歪検知素子１００では、適切なバイアス磁界を加えることで高いゲージファクターを得ることができる。外部磁界については、後述するハードバイアスを歪検知素子１００の側壁に設けることによっても加えることができる。第１の実施例の歪検知素子１００では、簡易的に外部磁場をコイルによって与えて評価する。図１０（ｂ）〜図１０（ｅ）より、第１の実施例の各バイアス磁界におけるゲージファクターを、歪に対する電気抵抗の変化から見積もる。
ゲージファクターは、次式で表される。

ＧＦ＝（ｄＲ／Ｒ）／ｄε ・・・式（２）

図１０（ｂ）より、第１の実施例において、外部磁界が１５Ｏｅであるときのゲージファクターは、１６４２である。図１０（ｃ）より、第１の実施例において、外部磁界が１０Ｏｅであるときのゲージファクターは、２１４７である。図１０（ｄ）より、第１の実施例において、外部磁界が７．５Ｏｅであるときのゲージファクターは、３０６３である。
一方で、図１０（ｅ）に示すように、外部磁界が６Ｏｅのときにおいては、歪を、−０．８（％０）から０．８（％０）へ掃引させ、続いて、０．８（％０）から−０．８（％０）へ掃引させるときの電気抵抗の変化は、非可逆である。この結果より、第１の実施例では、バイアス磁界が７．５Ｏｅの場合に、最大ゲージファクター（３０６３）が得られる。
図１１（ａ）〜図１１（ｅ）は、第１の比較例の歪検知素子の歪センサ評価結果の例を示すグラフ図である。
図１１（ａ）に表した例では、素子サイズが２０μｍ×２０μｍの第１の比較例の歪検知素子について、歪検知素子に加わる歪を−０．８（％０）以上０．８（％０）以下の間で、０．２（％０）刻みで固定値として設定する。図１１（ａ）は、それぞれの歪で電気抵抗の磁場依存性を測定した結果の例をそれぞれ示している。図１１（ａ）においても図１０（ａ）と同様に、印加歪の値によりＲ−Ｈループ形状が変化していることがわかる。これは、逆磁歪効果によって、第２磁性層２０（磁化自由層）の面内磁気異方性が変化していることを示している。
図１１（ｂ）〜図１１（ｅ）は、第１の比較例の検知素子について、外部磁場を固定し、歪を−０．８（％０）以上０．８（％０）以下の間で連続的に掃引する場合の電気抵抗の変化を示す。図１１（ｂ）では、１５Ｏｅの外部磁場を加えて評価を行う。図１１（ｃ）では、１０Ｏｅの外部磁場を加えて評価を行う。図１１（ｄ）では、７．５Ｏｅの外部磁場を加えて評価を行う。図１１（ｅ）では、５Ｏｅの外部磁場を加えて評価を行う。
図１１（ｂ）より、第１の比較例において、外部磁界が１５Ｏｅであるときのゲージファクターは、１３５７である。図１１（ｃ）より、第１の比較例において、外部磁界が１０Ｏｅであるときのゲージファクターは、１５８０である。図１１（ｄ）より、外部磁界が７．５Ｏｅであるときのゲージファクターは、２０８７である。
一方で、図１１（ｅ）示すように、外部磁界が５Ｏｅのときにおいては、−０．８（％０）から０．８（％０）へ掃引させ、続いて、０．８（％０）から−０．８（％０）へ掃引させるときの電気抵抗の変化は、非可逆である。この結果より、第１の実施例では、バイアス磁界が７．５Ｏｅの場合に、最大ゲージファクター（２０８７）が得られる。
図１０（ａ）〜図１０（ｅ）および図１１（ａ）〜図１１（ｅ）の結果より、バイアス層４０が設けられた第１の実施例では、第１の比較例と比較して、高いゲージファクターが確認される。
図１２は、様々なバイアス磁界におけるゲージファクターの評価結果の例を表すグラフ図である。
図１０（ａ）〜図１０（ｅ）および図１１（ａ）〜図１１（ｅ）に関して上述した結果を考察するために、第１の実施例と第１の比較例について、様々なバイアス磁界でゲージファクターを評価する。図１２のグラフ図の横軸は、評価に用いるバイアス磁界と、図１０（ａ）および図１１（ａ）のゼロ歪におけるＲＨループのＨｓｈｉｆｔと、の差分を表す。
実施形態に係る歪検知素子１００では、ゼロ歪におけるＲＨループのヒステリシスループの中央位置（Ｈｓｈｉｆｔの位置）に相対的に近い磁界において、相対的に高いゲージファクターが得られる。これは、図１０（ａ）および図１１（ａ）に示すように、異なる歪を印加して評価したＲＨループの形状からわかる。すなわち、Ｈ−Ｈｓｈｉｆｔが小さくなるバイアス磁界を加えると、より高いゲージファクターが得られる。
図１２に表した曲線ＣＬ２からわかるように、第１の比較例では、Ｈ−Ｈｓｈｉｆｔが５．５Ｏｅ付近でゲージファクターの最大値（２０８７）が得られる。５．５Ｏｅ以下のバイアス磁界では、歪に対する第２磁性層の磁化の動きは、非可逆となる。一方、図１２に表した曲線ＣＬ１からわかるように、第１の実施例では、Ｈ−Ｈｓｈｉｆｔが１．５Ｏｅ付近において、可逆な歪センサ特性が得られる。その結果、Ｈ−Ｈｓｈｉｆｔが１．５Ｏｅ付近において、ゲージファクターの最大値（３０６３）が得られる。第１の実施例のゲージファクターの最大値（３０６３）は、第１の比較例のゲージファクターの最大値（２０８７）よりも大きい。このように、バイアス層４０を設けることによって、可逆な歪センサ特性が得られるバイアス磁界を低減することができ、ゲージファクターが向上することが確認される。
バイアス層４０を設けることにより歪センサ特性の可逆性を向上させることができる原理について、図面を参照しつつ説明する。
図１３（ａ）〜図１３（ｆ）は、実施形態の磁化自由層の自由エネルギーの面内角度依存性を表す模式図である。
図１４（ａ）〜図１４（ｆ）は、比較例の磁化自由層の自由エネルギーの面内角度依存性を表す模式図である。
図１３（ａ）、図１３（ｃ）、図１３（ｅ）、図１４（ａ）、図１４（ｃ）および図１４（ｅ）は、磁化自由層の自由エネルギーの面内角度依存性を表すグラフ図である。図１３（ｂ）、図１３（ｄ）、図１３（ｆ）、図１４（ｂ）、図１４（ｄ）および図１４（ｆ）は、磁化自由層の磁化および磁化自由層に生ずる歪を例示する。
図１３（ａ）〜図１３（ｆ）および図１４（ａ）〜図１４（ｆ）に表した例では、第１磁性層１０（磁化固定層）の磁化１０ｍと平行方向を０°と定義し、反平行方向を１８０°と定義する。図９（ａ）〜図９（ｄ）に関して説明したように、第２磁性層２０（磁化自由層）は、磁界中熱処理による誘導磁気異方性によって、０°、１８０°方向を磁化容易軸ＭＡ１とし、９０°、２７０°を磁化困難軸ＭＡ２とする面内の磁気異方性を有する。これは、図１３（ａ）に示すとおり、第１の磁性層１０の磁化１０ｍと第２磁性層２０の磁化２０ｍとの間の相対角度が９０°（もしくは２７０°）である場合に、第２磁性層２０（磁化自由層）の自由エネルギーが最大となる分布を持つことを意味する。
図１３（ａ）および図１３（ｂ）に示すとおり、第２磁性層２０（磁化自由層）の初期磁化２０ｍｆを１８０°に設定する。図１３（ｃ）〜図１３（ｆ）を参照しつつ、第２磁性層２０に応力を加える場合において、自由エネルギーの変化による磁化２０ｍの回転の様子を説明する。図１３（ｃ）に表した曲線ＣＬ３が曲線ＣＬ４に変化するように、９０°（もしくは２７０°）方向に引張応力ｔｓを加えると、０°、１８０°方向における磁歪エネルギーによる自由エネルギーの増大が起こる。すると、第２磁性層２０の磁化２０ｍは、１８０°から９０°（もしくは２７０°）方向に変化する。
図１３（ａ）および図１３（ｂ）において曲線ＣＬ３で示した誘導磁気異方性のエネルギー分布のピークの高さＰＨ１は、前述した異方性磁界Ｈｋに比例する。図１３（ａ）、図１３（ｃ）および図１３（ｅ）に表したように、異方性磁界Ｈｋがある程度大きい場合には、９０°付近の誘導磁気異方性のエネルギー分布のピークの高さＰＨ１が十分に大きい。そのため、引張応力ｔｓによって１８０°から９０°付近に変化した第２磁性層２０の磁化２０ｍは、引張応力ｔｓを取り除くと１８０°に戻りやすい。すなわち、歪に対する電気抵抗変化の可逆性が高まる。
これに対して、図１４（ｃ）に示すとおり、異方性磁界Ｈｋが低い場合、第２磁性層２０の磁化２０ｍは、９０°付近の誘導磁気異方性のエネルギー分布のピークの高さＰＨ２を通り越し、引張応力ｔｓを取り除いた後に１８０°に戻らず０°にいく成分を有する。これが、図１０（ｅ）、図１１（ｅ）および１２に関して説明した、歪に対して電気抵抗変化が非可逆となる状況に対応する。
第１の実施例と第１の比較例との間の比較で、バイアス層４０を設けて異方性磁界Ｈｋを向上させた第１の実施例の磁歪定数、保磁力ＨｃおよびＭＲ変化率が第１の比較例の磁歪定数、保磁力ＨｃおよびＭＲ変化率とそれぞれ同等であるのにもかかわらず、第１の実施例のゲージファクターが高い値を示したのは、図１３（ａ）〜図１４（ｆ）にて説明した原理に基づくと考えられる。すなわち、第１の実施例のゲージファクターが高い値を示したのは、異方性磁界Ｈｋの向上によって、余分なバイアス磁界が無くとも可逆な歪センサ特性が得られるためであると考えられる。
実施形態に係る第２〜４の実施例として、下記の構造を有する歪検知素子１００を作製する。
（第２の実施例）
下地層５０：Ｔａ（１ｎｍ）／Ｒｕ（２ｎｍ）
ピニング層６０：Ｉｒ２２Ｍｎ７８（７ｎｍ）
第２磁化固定層１２：Ｃｏ７５Ｆｅ２５（２．５ｎｍ）
磁気結合層１３：Ｒｕ（０．９ｎｍ）
第１磁化固定層１１：Ｃｏ４０Ｆｅ４０Ｂ２０（３ｎｍ）
中間層３０：ＭｇＯ（２ｎｍ）
第２磁性層２０（磁化自由層）：Ｃｏ４０Ｆｅ４０Ｂ２０（４ｎｍ）
バイアス層４０：Ｃｕ（２．４ｎｍ〜５ｎｍ）／Ｆｅ５０Ｃｏ５０（３ｎｍ）／ＩｒＭｎ（７ｎｍ）
キャップ層７０：Ｃｕ（１ｎｍ）／Ｔａ（２ｎｍ）／Ｒｕ（５ｎｍ）
（第３の実施例）
下地層５０：Ｔａ（１ｎｍ）／Ｒｕ（２ｎｍ）
ピニング層６０：Ｉｒ２２Ｍｎ７８（７ｎｍ）
第２磁化固定層１２：Ｃｏ７５Ｆｅ２５（２．５ｎｍ）
磁気結合層１３：Ｒｕ（０．９ｎｍ）
第１磁化固定層１１：Ｃｏ４０Ｆｅ４０Ｂ２０（３ｎｍ）
中間層３０：ＭｇＯ（２ｎｍ）
第２磁性層２０（磁化自由層）：Ｃｏ４０Ｆｅ４０Ｂ２０（４ｎｍ）
バイアス層４０：Ｃｕ（２．４ｎｍ〜５ｎｍ）／Ｆｅ５０Ｃｏ５０（２ｎｍ）／Ｒｕ（０．９ｎｍ）／Ｆｅ５０Ｃｏ５０（２ｎｍ）／ＩｒＭｎ（７ｎｍ）
キャップ層７０：Ｃｕ（１ｎｍ）／Ｔａ（２ｎｍ）／Ｒｕ（５ｎｍ）
（第４の実施例）
下地層５０：Ｔａ（１ｎｍ）／Ｒｕ（２ｎｍ）
ピニング層６０：Ｉｒ２２Ｍｎ７８（７ｎｍ）
第２磁化固定層１２：Ｃｏ７５Ｆｅ２５（２．５ｎｍ）
磁気結合層１３：Ｒｕ（０．９ｎｍ）
第１磁化固定層１１：Ｃｏ４０Ｆｅ４０Ｂ２０（３ｎｍ）
中間層３０：ＭｇＯ（２ｎｍ）
第２磁性層２０（磁化自由層）：Ｃｏ４０Ｆｅ４０Ｂ２０（４ｎｍ）
バイアス層４０：Ｃｕ（２．４ｎｍ〜５ｎｍ）／Ｆｅ５０Ｃｏ５０（２ｎｍ）／Ｒｕ（０．９ｎｍ）／Ｆｅ５０Ｃｏ５０（４ｎｍ）／Ｒｕ（０．９ｎｍ）／Ｆｅ５０Ｃｏ５０（２ｎｍ）／ＩｒＭｎ（７ｎｍ）
キャップ層７０：Ｃｕ（１ｎｍ）／Ｔａ（２ｎｍ）／Ｒｕ（５ｎｍ）
第３の実施例の歪検知素子１００の構造は、第１の実施例のように、図３に示した歪検知素子１００ａの構造と同様である。バイアス層４０の構造は、図４（ｂ）に示したバイアス層４０ｂの構造と同様である。つまり、第３の実施例のバイアス層４０は、分離層４３／第１バイアス磁性層４１ａ／第１磁気結合層４４ａ／第２バイアス磁性層４１ｂ／バイアスピニング層４２の構造を有する。
第２の実施例の歪検知素子１００の構造は、図３に示した歪検知素子１００ａの構造と同様である。バイアス層４０の構造は、図４（ａ）に示したバイアス層４０ａの構造と同様である。つまり、第２の実施例のバイアス層４０は、分離層４３／第１バイアス磁性層４１ａ／バイアスピニング層４２の構造を有する。
第４の実施例の歪検知素子１００の構造は、図３に示した歪検知素子１００ａの構造と同様である。バイアス層４０の構造は、図４（ｃ）に示したバイアス層４０ｃの構造と同様である。つまり、第４の実施例のバイアス層４０は、分離層４３／第１バイアス磁性層４１ａ／第１磁気結合層４４ａ／第２バイアス磁性層４１ｂ／第２磁気結合層４４ｂ／第３バイアス磁性層４１ｃ／バイアスピニング層４２の構造を有する。
第２〜４の実施例の歪検知素子１００の積層体について、分離層４３のＣｕの厚さを変えて第２〜４の実施例のそれぞれで複数の積層体を作成する。その後、図９（ａ）〜図９（ｄ）に示した結果と同様に、素子加工前の磁気特性の評価を行う。
図１５（ａ）〜図１５（ｄ）は、第２〜４の実施例の積層体の素子加工前の磁気特性の結果の例を示すグラフ図である。
図１５（ａ）は、図９（ａ）〜図９（ｄ）に示した方法で同様に解析を行い、ＨｓｈｉｆｔとＨｋとを見積もり、Ｈｓｈｉｆｔを横軸とし、Ｈｋを縦軸としてプロットした結果の例を示す。
図１５（ａ）には、バイアス層４０を設けていない第１の比較例の結果をあわせてプロットしている。図１５（ａ）では、第３の実施例の結果を「■」で表す。図１５（ａ）では、第２の実施例の結果を「◆」で表す。図１５（ａ）では、第４の実施例の結果を「▲」で表す。図１５（ａ）では、第１の比較例の結果を「○」で表す。
図１５（ａ）からわかるように、奇数のバイアス磁性層を有する第２の実施例および実施例４では、Ｈｓｈｉｆｔが負となっていることがわかる。偶数のバイアス磁性層を有する第３の実施例では、Ｈｓｈｉｆｔが正となっていることがわかる。第２〜４の実施例では、分離層４３のＣｕの厚さを変えることで、異なる絶対値を有するＨｓｈｉｆｔを有する積層体が実現されている。第２〜４の実施例のそれぞれにおいて、分離層４３のＣｕの厚さが薄いほど、絶対値の大きいＨｓｈｉｆｔが確認される。
図１５（ａ）より、Ｈｓｈｉｆｔの絶対値が大きいほど、異方性磁界が向上していることがわかる。この結果より、分離層４３のＣｕの厚さを調整することで、異方性磁界Ｈｋの向上量を制御することができることがわかる。ここで、異方性磁界Ｈｋを向上させると、歪に対する第２磁性層２０の磁化２０ｍの可逆性が向上する一方で、必要以上に高い異方性磁界Ｈｋを付与すると、歪に対する第２磁性層２０の磁化２０ｍの変化が起こりずらくなる。そのため、異方性磁界Ｈｋの向上量については、適量とすることがより好ましい。異方性磁界Ｈｋは、例えば２０Ｏｅ以上３０Ｏｅ以下程度とすることが好ましい。
図１５（ｂ）は、第２の実施例のうちのＨｓｈｉｆｔが−１９Ｏｅ程度である例２Ａについて、磁界中熱処理を行う方向に磁場をかける場合を正の磁場として評価したＢＨループの例を表す。
図１５（ｃ）は、第１の比較例について、磁界中熱処理を行う方向に磁場をかける場合を正の磁場として評価したＢＨループの例を表す。
図１５（ｄ）は、第３の実施例のうちのＨｓｈｉｆｔが１８Ｏｅ程度である例３Ａについて、磁界中熱処理を行う方向に磁場をかける場合を正の磁場として評価したＢＨループの例を表す。
まず、比較例１の図１５（ｃ）を見ると、第２磁性層２０（磁化自由層）のヒステリシスループは、上下対称で角型性のよいものであることがわかる。一方で、図１５（ｂ）に示す例２Ａでは、第２磁性層２０（磁化自由層）のヒステリシスループの上側では角型性がよい一方で、下側では角型性が若干くずれていることがわかる。これは、バイアス層４０から第２磁性層２０（磁化自由層）に加えられるバイアス方向と反平行側における磁化の安定性が若干落ちていることを意味する。例２Ａで角型性が崩れているのは、図８（ａ）から分かるとおり、第２磁性層２０（磁化自由層）が第１磁化固定層１１と平行な場合に、磁化の安定性が若干落ちているともいえる。
一方で、図１５（ｃ）に示す例３Ａでは、第２磁性層２０（磁化自由層）のヒステリシスループの下側では角型性がよい一方で、上側では角型性が若干くずれていることがわかる。これについても、バイアス層４０から第２磁性層２０（磁化自由層）に加えられるバイアス方向と反平行側における磁化の安定性が若干落ちていることを意味する。例３Ａで角型性が崩れているのは、図８（ｂ）から分かるとおり、第２磁性層２０（磁化自由層）が第１磁化固定層１１と反平行な場合に、磁化の安定性が若干落ちているともいえる。
ここで、中間層３０に絶縁層を用いたトンネル型の歪検知素子の場合には、バイアス２０ｐの方向は、第１磁化固定層１１の磁化１１ｍと反平行としたほうがより好ましい。これは、トンネル型の歪検知素子では、ピン層とフリー層との間の相対角度が０°と９０°との間で変化する場合よりも、９０°と１８０°との間で変化する場合のほうが電気抵抗の変化が大きくとれるため、９０°と１８０°との間で歪センサとして駆動したほうが高いゲージファクターを得やすいためである。
よって、第２〜４の実施例のように、２層の磁化固定層を含むシンセティックピン型の歪検知素子にバイアス層４０を設ける場合は、バイアス層４０に含まれるバイアス磁性層の層数を奇数とするとより好ましい。これは、図１５（ａ）〜図１５（ｄ）にて説明したとおり、奇数のバイアス磁性層としたほうが、第１磁化固定層１１と反平行方向において磁化の安定性が良好なためである。
ただし、偶数のバイアス磁性層を用いた場合でも、分離層４３のＣｕの厚さを適切なものとし、Ｈｓｈｉｆｔの絶対値をあまり大きすぎないようにすることで、反平行方向における磁化の安定性を崩さずキープすることは可能である。
バイアス層４０から第２磁性層（磁化自由層）に加わるバイアスの方向が第１磁化固定層１１の磁化１１ｍの固着の方向と１８０°とすることが好ましい。
図１６（ａ）〜図１６（ｄ）は、実施形態に係る別の歪検知素子について説明する模式図である。
前述してきた実施形態では、バイアス層４０ｃから第２磁性層２０（磁化自由層）に加えられるバイアス方向が、第１磁化固定層１１と平行もしくは反平行の場合について説明してきた。但し、バイアス方向は、第１磁化固定層１１と平行・反平行に限定されるものではない。任意の方向にバイアスを加えることが可能である。
例えば、図１６（ａ）に示すように、第１磁化固定層１１の磁化１１ｍの方向に対して、バイアス２０ｐの方向を１３５°（もしくは２２５°）に設定することも可能である。このようなバイアス２０ｐの方向の設定は、図１６（ｂ）および図１６（ｃ）に示すような２段階の磁界中アニールと、ピニング層６０に用いられる材料の選定と、バイアスピニング層４２に用いられる材料の選定と、によって可能となる。
ピニング層６０またはバイアスピニング層４２に用いられる反強磁性材料については、その組成によって磁化固着が生ずる温度が異なる。例えば、ＰｔＭｎなど規則合金系の材料については、ＩｒＭｎなどの不規則でも磁化固着を生ずる材料にくらべて、磁化固着が行われる温度が高い。例えば、図１６（ａ）に示す歪検知素子１００ｊのピニング層６０にＰｔＭｎを用い、バイアスピニング層４２にＩｒＭｎを用いて、図１６（ｂ）および図１６（ｃ）に示すような２段階の磁界中熱処理を行う。すると、図１６（ｂ）に表した３２０°Ｃ―１０Ｈアニールにおいて、ピニング層６０に接した第２磁化固定層１２は、右向きに固着される。バイアスピニング層４２に接した第３バイアス磁性層４１ｃは、いったん右向きに固着される。
その後、例えば、図１６（ｃ）に表したような２５０°Ｃ―１Ｈアニールで磁場ＭＦの方向を変えると、ピニング層６０に接した第２磁化固定層１２の磁化１２ｍは、右向きのままで、バイアスピニング層４２に接した第３バイアス磁性層４１ｃの磁化４１ｃｍは、右上を向く、といった設定が可能となる。この磁化の向きは、図１６（ｄ）に示すように、室温に戻した後も保持される。
このように、磁界中アニールの方法と、ピニング層６０の材料選定と、バイアスピニング層４２の材料選定と、によって、第１磁化固定層１１と第２磁性層２０（磁化自由層）へのバイアス２０ｐの方向を任意に設定することが可能である。ここで、前述したように、中間層３０に絶縁層を用いたトンネル型の歪検知素子を用いる場合、バイアス２０ｐの方向は第１磁化固定層１１の磁化１１ｍと反平行側としたほうがより好ましい。具体的には、第１磁化固定層１１の磁化１１ｍとバイアス２０ｐの方向との間の相対角度を、９０°以上２７０°以下にすることが好ましく、１３５°以上２２５°以下とすることがさらに好ましい。
図１７（ａ）〜図１７（ｄ）は、実施形態に係る別の歪検知素子について説明する模式図である。
図４（ｄ）、（ｅ）に示すように、ピニング層６０を用いないバイアス層４０ｄ、４０ｅを含む歪検知素子においても、第１磁化固定層１１とバイアス２０ｐの方向については、任意に設定することが可能である。例えば、図１７（ａ）に示すように、第１磁化固定層１１の磁化１１ｍの方向に対して、バイアス２０ｐの方向を１３５°（もしくは２２５°）に設定することも可能である。このようなバイアス２０ｐの方向の設定は、図１７（ｂ）および図１７（ｃ）に示すような磁界中アニール後に、室温付近の低い温度で異なる方向に着磁することによって可能となる。
図１７（ａ）〜図１７（ｄ）に示すような構成では、第１磁化固定層１１の固着はピニング層６０によって行われている。一方で、第１バイアス磁性層４１ａはバイアスピニング層を伴っていないため、磁気特性がハードの永久磁石のような材料が用いられる。このような歪検知素子１００ｋの場合は、第１バイアス磁性層４１ａの磁化４１ａｍの設定に熱処理は必要ない。そのため、第１磁化固定層１１の磁化１１ｍの固着を磁界中熱処理によって行い、その後に、ハード磁性材料の第１バイアス磁性層４１ａを熱処理後に磁場をかけて着磁すればよい。ここで、中間層３０に絶縁層を用いたトンネル型の歪検知素子を用いる場合は、例えば、バイアス２０ｐの方向は第１磁化固定層１１の磁化１１ｍと反平行側としたほうがより好ましい。具体的には、第１磁化固定層１１とバイアス２０ｐの方向との間の相対角度を、９０°以上２７０°以下にすることが好ましく、１３５°以上２２５°以下とすることがさらに好ましい。
一方、抵抗変化する歪のダイナミックレンジを広くとる目的においては、第１磁化固定層１１とバイアス２０ｐの方向との間の相対角度は、３０°以上６０°以下、もしくは１２０°以上１５０°以下とすることが望ましい。
図１８は、実施形態に用いられる別の歪検知素子を例示する模式的斜視図である。
図１８に例示したように、歪検知素子１００ｌにおいては、絶縁層が設けられる。すなわち、第１電極Ｅ１と第２電極Ｅ２との間に、互いに離間する２つの絶縁層８１（絶縁部分）が設けられている。第１電極Ｅ１と第２電極Ｅ２との間に、下地層５０／ピニング層６０／第２磁化固定層１２／磁気結合層１３／第１磁化固定層１１（第１磁性層１０）／中間層３０／第２磁性層２０／バイアス層４０／キャップ層７０の積層体が配置される。この積層体は、第１電極Ｅ１と第２電極Ｅ２との間に配置されている。
この積層体は、歪検知素子１００ｌの場合には、下地層５０と、第１磁性層１０（第１磁化自由層）と、中間層３０と、第２磁性層２０（第２磁化自由層）と、キャップ層７０と、を含む。すなわち、この積層体の側壁に対向して、絶縁層８１が設けられる。
絶縁層８１には、例えば、アルミニウム酸化物（例えば、Ａｌ２Ｏ３）、または、シリコン酸化物（例えば、ＳｉＯ２）などを用いることができる。絶縁層８１により、積層体の周囲におけるリーク電流を抑制することができる。
図１９は、実施形態に用いられる別の歪検知素子を例示する模式的斜視図である。
図１９に例示したように、歪検知素子１００ｍにおいては、ハードバイアス層８３がさらに設けられる。すなわち、第１電極Ｅ１と第２電極Ｅ２との間に、互いに離間する２つのハードバイアス層８３（ハードバイアス部分）が設けられる。第１電極Ｅ１と第２電極Ｅ２との間に、下地層５０／ピニング層６０／第２磁化固定層１２／磁気結合層１３／第１磁化固定層１１（第１磁性層１０）／中間層３０／第２磁性層２０／バイアス層４０／キャップ層７０の積層体が配置される。ハードバイアス層８３とこの積層体との間に、絶縁層８１が配置される。この例では、ハードバイアス層８３と第１電極Ｅ１との間に、絶縁層８１が延在している。
ハードバイアス層８３の磁化により、第１磁性層１０の磁化１０ｍ及び第２磁性層２０の磁化２０ｍの少なくともいずれかが、所望の方向に設定される。ハードバイアス層８３により、力が基板に印加されていない状態において、第１磁性層１０の磁化１０ｍ及び第２磁性層２０の磁化２０ｍの少なくともいずれかを所望の方向に設定できる。
ハードバイアス層８３には、例えば、ＣｏＰｔ、ＣｏＣｒＰｔ、または、ＦｅＰｔ等の磁気異方性が比較的高い硬質強磁性材料が用いられる。ハードバイアス層８３には、ＦｅＣｏまたはＦｅなどの軟磁性材料の層と、反強磁性層と、を積層した構造を用いることができる。この場合には、交換結合により、磁化が所定の方向に沿う。ハードバイアス層８３の厚さ（例えば、第１電極Ｅ１から第２電極Ｅ２に向かう方向に沿った長さ）は、例えば５ｎｍ以上５０ｎｍ以下である。
上記のハードバイアス層８３及び絶縁層８１は、後述する歪検知素子のいずれにも適用できる。
図２０は、バイアス層のバイアス方向、ハードバイアスのバイアス方向の例を示す模試的平面図である。
図２０に示す例では、第１磁化固定層１１に対して第１バイアス磁性層４１ａのバイアス２０ｐｂの方向は反平行に設定されている。第１磁化固定層１１に対するハードバイアス層８３の磁界バイアス２０ｐｈの方向は、１３５°（もしくは２２５°）に設定されている。
第２磁性層２０（磁化自由層）の初期磁化２０ｍｆ（バイアス２０ｐの方向）は、第１バイアス磁性層４１ａからのバイアス２０ｐｂと、ハードバイアス層８３からの磁界バイアス２０ｐｈと、の競合から、１３５°と１８０°の間（もしくは１８０°から２２５°の間）に設定される。このように、バイアス層４０を含む実施形態の歪検知素子にハードバイアス層８３を設ける場合、第２磁性層２０（磁化自由層）の初期磁化２０ｍｆ（バイアス２０ｐの方向）が第１磁化固定層１１に対して、９０°以上２７０°以下に設定することが好ましく、１３５°以上２２５°以下に設定することがさらに好ましい。ここで、図２０に表した矢印Ａ１０１および矢印Ａ１０２のように、実施形態の歪検知素子に加わる歪の方向が第１磁化固定層１１の磁化１１ｍの方向に対して平行または垂直である場合に、第２磁性層２０（磁化自由層）が歪によって回転する磁化のダイナミックレンジである９０°の範囲で、単調増加、もしくは単調減少の電気抵抗変化を得ることができる。そのため、好ましい。
（第２の実施形態）
図２１（ａ）および図２１（ｂ）は、第２の実施形態に係る歪検知素子を例示する模式図である。
図２１（ａ）は、歪検知素子が用いられる圧力センサを例示する模式的断面図である。図２１（ｂ）は、歪検知素子の模式的斜視図である。
図２１（ａ）に表したように、歪検知素子３００は、圧力センサ２００ａに用いられる。圧力センサ２００ａは、基板２１０と、歪検知素子３００と、を含む。基板２１０は、可撓性の領域を有する。歪検知素子３００は、基板２１０の一部の上に設けられる。圧力センサ２００ａは、図１（ａ）に関して前述した圧力センサ２００と同様である。
図２１（ｂ）に表したように、実施形態にかかる歪検知素子３００は、下部バイアス層１１０と、下部磁性層１０と、中間層３０と、上部磁性層２０と、上部バイアス層１２０と、を含む。
上部バイアス層１２０は、積層方向において下部バイアス層１１０と離隔して設けられる。下部バイアス層１１０と上部バイアス層１２０との間に、下部磁性層１０が設けられる。下部磁性層１０と上部バイアス層１２０との間に、中間層３０が設けられる。中間層３０と上部バイアス層１２０との間に、上部磁性層２０が設けられる。
下部磁性層１０は、例えば、基板２１０の撓みに応じて磁化が変化する第１磁化自由層である。上部磁性層２０は、例えば、基板２１０の撓みに応じて磁化が変化する第２磁化自由層である。後述するように、基板２１０に力が加わって基板２１０が曲がった際に、下部磁性層１０（第１磁化自由層）の磁化と上部磁性層２０（第２磁化自由層）の磁化との相対角度に変化を生じさせることができる。
次に、歪検知素子３００の作用について例示する。
図２２（ａ）〜図２２（ｃ）は、第２の実施形態に係る歪検知素子の動作を例示する模式図である。
図２２（ａ）〜図２２（ｃ）では、下部磁性層１０として第１磁化自由層を用い、上部磁性層２０として第２磁化自由層を用いる場合を例にとっている。図２２（ａ）〜図２２（ｃ）では、見易さのために、歪検知素子３００の各層の中で、下部磁性層１０（第１磁化自由層）と中間層３０と上部磁性層２０（第２磁化自由層）を示している。
歪検知素子３００が歪センサとして機能する動作は、「逆磁歪効果」と「磁気抵抗効果」との応用に基づく。「逆磁歪効果」は、磁化自由層に用いられる強磁性層において得られる。「磁気抵抗効果」は、第１磁化自由層と中間層と第２磁化自由層との積層膜において発現する。
「逆磁歪効果」は、図２（ａ）〜図２（ｃ）に関して前述した通りである。すなわち、歪によって、第１磁化自由層の磁化の向きおよび第２磁化自由層の磁化の向きが変化し、第１磁化自由層の磁化の向きと、第２磁化自由層の磁化の向きと、の相対角度が変化する。すなわち、逆磁歪効果によりＭＲ効果が発現する。
第１磁化自由層および第２磁化自由層に用いられる強磁性材料が正の磁歪定数を有する場合は、磁化の方向と引張歪の方向との角度が小さくなり、磁化の方向と圧縮歪の方向との角度が大きくなるように、磁化の方向が変化する。第１磁化自由層および第２磁化自由層に用いられる強磁性材料が負の磁歪定数を有する場合は、磁化の方向と引張歪の方向との角度が大きくなり、磁化の方向と圧縮歪の方向との角度が小さくなるように、磁化の方向が変化する。
第１磁化自由層と中間層と第２磁化自由層との積層膜の材料の組み合わせが正の磁気抵抗効果を有する場合は、第１磁化自由層と第２磁化自由層との相対角度が小さい場合に電気抵抗が減少する。第１磁化自由層と中間層と第２磁化自由層との積層膜の材料の組み合わせが負の磁気抵抗効果を有する場合は、第１磁化自由層と第２磁化自由層との相対角度が小さい場合に電気抵抗が増大する。
以下、第１磁化自由層と、第２磁化自由層と、に用いられる強磁性材料が、それぞれ正の磁歪定数を有し、第１磁化自由層と中間層と第２磁化自由層との積層膜が正の磁気抵抗効果を有する場合の例に関して、磁化の変化の例について説明する。
図２２（ｂ）に表したように、歪が無い初期状態の磁化自由層内に含まれる下部磁性層１０（第１磁化自由層）と上部磁性層２０（第２磁化自由層）との相対角度は、下部バイアス層１１０および上部バイアス層１２０からのバイアス方向、またはハードバイアスからのバイアス磁界によって任意に設定することができる。
図２２（ａ）〜図２２（ｃ）に示す例では、下部バイアス層１１０から下部磁性層１０（第１磁化自由層）に加えられるバイアス方向と、上部バイアス層１２０から上部磁性層２０（第２磁化自由層）に加えられるバイアス方向と、を反平行とし、下部バイアス層１１０および上部バイアス層１２０からのバイアス方向と面内で垂直方向にハードバイアスを加えて、初期状態の下部磁性層１０（第１磁化自由層）と、初期状態の上部磁性層２０（第２磁化自由層）と、の相対角度が０°よりも大きく１８０°よりも小さくした状態を例示している。初期磁化方向の設定方法の詳細については後述する。
図２２（ａ）において、矢印の方向の引張応力ｔｓに応じた引張歪が生じた場合、下部磁性層１０（第１磁化自由層）の磁化１０ｍと上部磁性層２０（第２磁化自由層）の磁化２０ｍとは、引張応力ｔｓが加わった方向との角度が小さくなるように、歪なしの初期磁化方向から変化する。図２２（ａ）に示した例では、引張応力ｔｓが加わった場合は、歪なしの初期磁化方向に比べて、下部磁性層１０（第１磁化自由層）の磁化１０ｍと上部磁性層２０（第２磁化自由層）の磁化２０ｍとの相対角度が小さくなり、歪検知素子３００の電気抵抗は減少する。
一方で、図２２（ｃ）において、矢印の方向に圧縮応力ｃｓに応じた圧縮歪が生じた場合、下部磁性層１０（第１磁化自由層）の磁化１０ｍと上部磁性層２０（第２磁化自由層）の磁化２０ｍとは、圧縮応力ｃｓが加わった方向との角度が大きくなるように、歪なしの初期磁化方向から変化する。図２２（ｃ）に示した例では、圧縮応力ｃｓが加わった場合は、歪なしの初期磁化方向に比べて、下部磁性層１０（第１磁化自由層）の磁化１０ｍと上部磁性層２０（第２磁化自由層）の磁化２０ｍとの相対角度が大きくなり、歪検知素子３００の電気抵抗は増大する。
図２１（ｂ）に示すように、下部磁性層１０（第１磁化自由層）に接して設けた下部バイアス層１１０と、上部磁性層２０（第２磁化自由層）に接して設けた上部バイアス層１２０、を含む歪検知素子３００では、下部バイアス層１１０から下部磁性層１０（第１磁化自由層）への磁気結合および上部バイアス層１２０から上部磁性層２０（第２磁化自由層）への磁気結合によって、下部磁性層１０（第１磁化自由層）の異方性磁界および上部磁性層２０（第２磁化自由層）の異方性磁界を適切な値まで高めることができる。下部磁性層１０（第１磁化自由層）の異方性磁界および上部磁性層２０（第２磁化自由層）の異方性磁界を高めることで、下部磁性層１０（第１磁化自由層）の磁化１０ｍおよび上部磁性層２０（第２磁化自由層）の磁化２０ｍの変化の可逆性を高めることができ、高いゲージファクターを得ることができる。下部磁性層１０（第１磁化自由層）および上部磁性層２０（第２磁化自由層）の歪に対する磁化１０ｍ、２０ｍの変化の可逆性の向上の原理は、第１の実施形態において説明したものと同じである。
歪検知素子３００の寸法が小さくなった場合に、下部磁性層１０（第１磁化自由層）および上部磁性層２０（第２磁化自由層）の素子端部における磁極の影響によって、下部磁性層１０（第１磁化自由層）および上部磁性層２０（第２磁化自由層）の内部に反磁界が発生し、下部磁性層１０（第１磁化自由層）の磁化１０ｍおよび上部磁性層２０（第２磁化自由層）の磁化２０ｍが乱れることがある。下部磁性層１０（第１磁化自由層）の磁化１０ｍおよび上部磁性層２０（第２磁化自由層）の磁化２０ｍが乱れると、歪検知素子３００の歪による、下部磁性層１０（第１磁化自由層）の磁化１０ｍと上部磁性層２０（第２磁化自由層）の磁化２０ｍとの相対角度の変化を低減することがある。下部磁性層１０（第１磁化自由層）および上部磁性層２０（第２磁化自由層）の反磁界を低減することは、小さい寸法の歪検知素子３００において高感度な歪センサを提供する上で重要な事項の１つである。下部磁性層１０（第１磁化自由層）および上部磁性層２０（第２磁化自由層）の異方性磁界を高めることは、このような反磁界の影響を低減することにも有効である。これにより、比較的小さい寸法の歪検知素子３００においても高い歪検知感度を実現することができる。ひいては、高分解能と高感度を両立した歪検知素子３００を提供することができる。
図２１（ｂ）に示すように、下部磁性層１０と上部磁性層２０とに対して、それぞれ独立の下部バイアス層１１０と上部バイアス層１２０とを設けることにより、下部磁性層１０と上部磁性層２０との初期磁化方向を任意に設定できるメリットがある。
第２の実施形態に係る歪検知素子３００の例について説明する。
図２３は、第２の実施形態に用いられる歪検知素子を例示する模式的斜視図である。
図２３に表したように、実施形態に用いられる歪検知素子３００ａは、第１電極Ｅ１と、下地層５０と、下部バイアス層１１０と、下部磁性層１０と、中間層３０と、上部磁性層２０と、上部バイアス層１２０と、キャップ層７０と、第２電極Ｅ２と、を含む。第１電極Ｅ１と第２電極Ｅ２との間に、下地層５０が設けられる。下地層５０と第２電極Ｅ２との間に、下部バイアス層１１０が設けられる。下部バイアス層１１０と第２電極Ｅ２との間に、下部磁性層１０が設けられる。下部磁性層１０と第２電極Ｅ２との間に、中間層３０が設けられる。中間層３０と第２電極Ｅ２との間に、上部磁性層２０が設けられる。上部磁性層２０と第２電極Ｅ２との間に、上部バイアス層１２０が設けられる。上部バイアス層１２０と第２電極Ｅ２との間に、キャップ層７０が設けられる。
下地層５０には、例えば、Ｔａ／Ｒｕが用いられる。このＴａ層の厚さ（Ｚ軸方向の長さ）は、例えば、３ｎｍである。このＲｕ層の厚さは、例えば、２ｎｍである。
下部バイアス層１１０には、例えば、ＩｒＭｎ（７ｎｍ）／Ｆｅ５０Ｃｏ５０（３ｎｍ）／Ｃｕ（２．５ｎｍ）が用いられる。
下部磁性層１０（第１磁化自由層）には、例えば、Ｃｏ４０Ｆｅ４０Ｂ２０（４ｎｍ）が用いられる。
中間層３０には、例えば、ＭｇＯ（２ｎｍ）が用いられる。
上部磁性層２０（第２磁化自由層）には、例えば、Ｃｏ４０Ｆｅ４０Ｂ２０（４ｎｍ）が用いられる。上部バイアス層１２０には、例えば、Ｃｕ（２．５ｎｍ）／Ｆｅ５０Ｃｏ５０（２ｎｍ）／Ｒｕ（０．９ｎｍ）／Ｆｅ５０Ｃｏ５０（２ｎｍ）／ＩｒＭｎ（７ｎｍ）が用いられる。
キャップ層７０には、例えば、Ｔａ（２ｎｍ）／Ｒｕ（５ｎｍ）が用いられる。
第２の実施形態における各層の材料は、第１の実施形態で同様の名称の層と同じ材料を用いることができる。すなわち、第２の実施形態の下部磁性層（第１磁化自由層）および上部磁性層（第２磁化自由層）には、第１の実施形態の磁化自由層と同じ材料を用いることができる。第２の実施形態の下部バイアス層および上部バイアス層には、第１の実施形態のバイアス層と同じ材料を用いることができる。
（第２の実施形態のバイアス層の詳細）
図２４（ａ）および図２４（ｂ）は、第２の実施形態のバイアス層を例示する模式的斜視図である。
図２４（ａ）および図２４（ｂ）は、下部磁性層１０（第１磁化自由層）／中間層３０／上部磁性層２０（第２磁化自由層）の積層体に対して設けられる下部バイアス層１１０および上部バイアス層１２０であって、中間層３０と下部バイアス層１１０との間に下部磁性層１０が設けられる下部バイアス層１１０、および、中間層３０と上部バイアス層１２０との間に上部磁性層２０が設けられる上部バイアス層１２０の構造のバリエーションの例を表す。
図２４（ａ）に表した下部バイアス層１１０ａは、下部バイアスピニング層４２ａと、下部第１バイアス磁性層１１１ａ（第１バイアス磁性層）と、下部分離層４３ａと、を含む。下部バイアスピニング層４２ａと下部分離層４３ａとの間に、下部第１バイアス磁性層１１１ａが設けられる。
図２４（ａ）に表した上部バイアス層１２０ａは、上部分離層４３ｂと、上部第１バイアス磁性層１２１ａ（第２バイアス磁性層）と、上部第１磁気結合層１２４ａ（第１磁気結合層）と、上部第２バイアス磁性層１２１ｂ（第３バイアス磁性層）と、上部バイアスピニング層４２ｂと、を含む。上部分離層４３ｂと上部バイアスピニング層４２ｂとの間に、上部第１バイアス磁性層１２１ａが設けられる。上部第１バイアス磁性層１２１ａと上部バイアスピニング層４２ｂとの間に、上部第１磁気結合層１２４ａが設けられる。上部第１磁気結合層１２４ａと上部バイアスピニング層４２ｂとの間に、上部第２バイアス磁性層１２１ｂが設けられる。
下部第１バイアス磁性層１１１ａは、例えば、磁性材料によって形成され、その磁化１１１ａｍの方向は、下部バイアスピニング層４２ａによって一方向に固定される。一方向に磁化が固定された下部バイアス層１１０ａから、下部磁性層１０（第１磁化自由層）に交換結合などの磁気的結合によって、下部磁性層１０（第１磁化自由層）にバイアス１０ｐが加えられる。
上部第２バイアス磁性層１２１ｂは、例えば、磁性材料によって形成され、その磁化１２１ｂｍの方向は、上部バイアスピニング層４２ｂによって一方向に固定される。一方向に磁化が固定された上部第２バイアス磁性層１２１ｂと上部第１バイアス磁性層１２１ａは、上部磁気結合層１２４ａを介して反平行に磁気結合し、上部第１バイアス磁性層１２１ａから上部磁性層２０（第２磁化自由層）に交換結合などの磁気的結合によって、上部磁性層１０（第２磁化自由層）にバイアス２０ｐが加えられる。
下部分離層４３ａは、例えば、非磁性材料などから形成され、下部第１バイアス磁性層１１１ａと下部磁性層１０（第１磁化自由層）を物理的に分離することで、下部第１バイアス磁性層１１１ａと下部磁性層１０（第１磁化自由層）との間の磁気的結合の強度を調整するために配置される。ここで、下部第１バイアス磁性層１１１ａの材料によっては、下部分離層４３ａは必ずしも設けなくてもよい。
下部分離層４３ａには、例えば、Ｃｕ（２．５ｎｍ）を用いることができる。上部分離層４３ｂには、例えば、Ｃｕ（２．５ｎｍ）を用いることができる。下部第１バイアス磁性層１１１ａには、例えば、３ｎｍのＦｅ５０Ｃｏ５０を用いることができる。上部第１バイアス磁性層１２１ａには、例えば、２ｎｍのＦｅ５０Ｃｏ５０を用いることができる。上部第１磁気結合層１２４ａには、例えば、０．９ｎｍのＲｕを用いることができる。上部第２バイアス磁性層１２１ｂには、例えば、２ｎｍのＦｅ５０Ｃｏ５０を用いることができる。下部バイアスピニング層４２ａには、例えば、７ｎｍのＩｒＭｎを用いることができる。上部バイアスピニング層４２ｂには、例えば、７ｎｍのＩｒＭｎを用いることができる。
下部第１バイアス磁性層１１１ａ、上部第１バイアス磁性層１２１ａおよび上部第２バイアス磁性層１２１ｂのそれぞれには、例えば、Ｃｏ、Ｆｅ及びＮｉよりなる群から選択された少なくともいずれかが用いられる。下部第１バイアス磁性層１１１ａ、上部第１バイアス磁性層１２１ａおよび上部第２バイアス磁性層１２１ｂのそれぞれとして、これらの材料から選択された少なくとも１つの材料を含む合金を用いてもよい。例えば、ＣｏｘＦｅ１００−ｘ合金、ＮｉｘＦｅ１００−ｘ合金、または、これらに非磁性元素を添加した材料が用いられる。ＣｏｘＦｅ１００−ｘ合金において、ｘは０ａｔ．％以上１００ａｔ．％以下である。ＮｉｘＦｅ１００−ｘ合金において、ｘは０ａｔ．％以上１００ａｔ．％以下である。
下部第１バイアス磁性層１１１ａ、上部第１バイアス磁性層１２１ａおよび上部第２バイアス磁性層１２１ｂのそれぞれとして、（ＣｏｘＦｅ１００−ｘ）１００−ｙＢｙ合金を用いることもできる。（ＣｏｘＦｅ１００−ｘ）１００−ｙＢｙ合金において、ｘは０ａｔ．％以上１００ａｔ．％以下であり、ｙは０ａｔ．％以上３０ａｔ．％以下である。下部第１バイアス磁性層１１１ａ、上部第１バイアス磁性層１２１ａおよび上部第２バイアス磁性層１２１ｂのそれぞれとして、（ＣｏｘＦｅ１００−ｘ）１００−ｙＢｙのアモルファス合金を用いることで、検知素子のサイズが小さい場合にも歪検知素子３００間のばらつきを抑えることができる。
下部第１バイアス磁性層１１１ａ、上部第１バイアス磁性層１２１ａおよび上部第２バイアス磁性層１２１ｂのそれぞれの厚さは、例えば、１．５ｎｍ以上５ｎｍ以下が好ましい。これにより、例えば、下部バイアスピニング層４２ａおよび上部バイアスピニング層４２ｂによる一方向異方性磁界の強度を十分に得ることができる。下部第１バイアス磁性層１１１ａ、上部第１バイアス磁性層１２１ａおよび上部第２バイアス磁性層１２１ｂのそれぞれとして、例えば、３ｎｍのＦｅ５０Ｃｏ５０を用いることができる。
下部分離層４３ａおよび上部分離層４３ｂのそれぞれには、例えば、非磁性材料を用いることができる。下部分離層４３ａおよび上部分離層４３ｂのそれぞれとして、Ｃｕ、Ｒｕ、Ｒｈ、Ｉｒ、Ｖ、Ｃｒ、Ｎｂ、Ｍｏ、Ｔａ、Ｗ、Ｒｒ、Ａｕ、Ａｇ、Ｐｔ、Ｐｄ、Ｔｉ、Ｚｒ、Ｈｆ及び、Ｈｆの群から選択された少なくとも一つの元素を含む層を用いることができる。例えば、下部分離層４３ａおよび上部分離層４３ｂのそれぞれとして、５ｎｍのＣｕを用いることができる。
下部バイアスピニング層４２ａは、下部バイアスピニング層４２ａに接して形成される下部第１バイアス磁性層１１１ａに、一方向異方性（unidirectional anisotropy）を付与して磁化１１１ａｍを固定する。下部バイアスピニング層４２ａには、例えば、反強磁性層が用いられる。下部バイアスピニング層４２ａには、例えば、ＩｒＭｎ、ＰｔＭｎ、ＰｄＰｔＭｎ及びＲｕＲｈＭｎよりなる群から選択された少なくともいずれかが用いられる。十分な強さの一方向異方性を付与するために、下部バイアスピニング層４２ａの厚さが適切に設定する。
上部バイアスピニング層４２ｂは、上部バイアスピニング層４２ｂに接して形成される上部第２バイアス磁性層１２１ｂに、一方向異方性（unidirectional anisotropy）を付与して磁化１２１ｂｍを固定する。上部バイアスピニング層４２ｂには、例えば、反強磁性層が用いられる。上部バイアスピニング層４２ｂには、例えば、ＩｒＭｎ、ＰｔＭｎ、ＰｄＰｔＭｎ及びＲｕＲｈＭｎよりなる群から選択された少なくともいずれかが用いられる。十分な強さの一方向異方性を付与するために、上部バイアスピニング層４２ｂの厚さが適切に設定する。
下部バイアスピニング層４２ａおよび上部バイアスピニング層４２ｂのそれぞれとして、ＰｔＭｎまたはＰｄＰｔＭｎが用いられる場合には、下部バイアスピニング層４２ａおよび上部バイアスピニング層４２ｂのそれぞれの厚さは、８ｎｍ以上２０ｎｍ以下が好ましい。下部バイアスピニング層４２ａおよび上部バイアスピニング層４２ｂのそれぞれの厚さは、１０ｎｍ以上１５ｎｍ以下がより好ましい。下部バイアスピニング層４２ａおよび上部バイアスピニング層４２ｂのそれぞれとしてＩｒＭｎを用いる場合には、下部バイアスピニング層４２ａおよび上部バイアスピニング層４２ｂのそれぞれとしてＰｔＭｎを用いる場合よりも薄いピニング層で、一方向異方性を付与することができる。この場合には、下部バイアスピニング層４２ａおよび上部バイアスピニング層４２ｂのそれぞれの厚さは、４ｎｍ以上１８ｎｍ以下が好ましい。下部バイアスピニング層４２ａおよび上部バイアスピニング層４２ｂのそれぞれの厚さは、５ｎｍ以上１５ｎｍ以下がより好ましい。下部バイアスピニング層４２ａおよび上部バイアスピニング層４２ｂのそれぞれには、例えば、７ｎｍの厚さのＩｒ２２Ｍｎ７８層が用いられる。
下部バイアスピニング層４２ａおよび上部バイアスピニング層４２ｂのそれぞれとして、ハード磁性層を用いてもよい。ハード磁性層として、例えば、ＣｏＰｔ、（ＣｏｘＰｔ１００−ｘ）１００−ｙＣｒｙ、または、ＦｅＰｔなどを用いてもよい。ＣｏＰｔにおいて、Ｃｏの比率は、５０ａｔ．％以上８５ａｔ．％以下である。（ＣｏｘＰｔ１００−ｘ）１００−ｙＣｒｙにおいて、ｘは５０ａｔ．％以上８５ａｔ．％以下であり、ｙは０ａｔ．％以上４０ａｔ．％以下である。ＦｅＰｔにおいて、Ｐｔの比率は４０ａｔ．％以上６０ａｔ．％以下である。
上部第１磁気結合層１２４ａは、上部第１バイアス磁性層１２１ａと上部第２バイアス磁性層１２１ｂとの間に反強磁性結合を生じさせる。上部第１磁気結合層１２４ａは、シンセティックピン構造を形成する。上部第１磁気結合層１２４ａとして、例えば、Ｒｕが用いられる。上部第１磁気結合層１２４ａの厚さは、０．８ｎｍ以上１ｎｍ以下であることが好ましい。上部第１バイアス磁性層１２１ａと上部第２バイアス磁性層１２１ｂとの間に十分な反強磁性結合を生じさせる材料であれば、上部第１磁気結合層１２４ａとしてＲｕ以外の材料を用いてもよい。上部第１磁気結合層１２４ａの厚さは、ＲＫＫＹ（Ruderman-Kittel-Kasuya-Yosida）結合のセカンドピーク（２ｎｄピーク）に対応する０．８ｎｍ以上１ｎｍ以下の厚さに設定することができる。さらに、上部第１磁気結合層１２４ａの厚さは、ＲＫＫＹ結合のファーストピーク（１ｓｔピーク）に対応する０．３ｎｍ以上０．６ｎｍ以下の厚さに設定してもよい。上部第１磁気結合層１２４ａとして、例えば、０．９ｎｍの厚さのＲｕが用いられる。これにより、高信頼性の結合がより安定して得られる。
上部第１バイアス磁性層１２１ａおよび上部第２バイアス磁性層１２１ｂのそれぞれの厚さは、例えば、それぞれ１．５ｎｍ以上５ｎｍ以下が好ましい。これにより、例えば、上部バイアスピニング層４２ｂによる一方向異方性磁界の強度をより強くすることができる。上部第１バイアス磁性層１２１ａの磁気膜厚（飽和磁化Ｂｓと厚さｔとの積（Ｂｓ・ｔ））は、上部第２バイアス磁性層１２１ｂの磁気膜厚と実質的に等しいことが好ましい。
上部第１バイアス磁性層１２１ａと上部第２バイアス磁性層１２１ｂとに同じ磁性材料を用いる場合は、それらの膜厚をそろえることが好ましい。上部第１バイアス磁性層１２１ａと上部第２バイアス磁性層１２１ｂに異なる磁性材料を用いる場合、例えば、上部第１バイアス磁性層１２１ａにＣｏ４０Ｆｅ４０Ｂ２０を用い、上部第２バイアス磁性層１２１ｂにＣｏ７５Ｆｅ２５を用いる場合、薄膜でのＣｏ４０Ｆｅ４０Ｂ２０の飽和磁化は、約１．９Ｔ（テスラ）であり、Ｃｏ７５Ｆｅ２５の飽和磁化は、約２．１Ｔである。例えば、上部第１バイアス磁性層１２１ａとして、３ｎｍの厚さのＣｏ４０Ｆｅ４０Ｂ２０層を用いる場合には、上部第１バイアス磁性層１２１ａの磁気膜厚は、１．９Ｔ×３ｎｍであり、５．７Ｔｎｍとなる。上記と等しい磁気膜厚が得られる上部第２バイアス磁性層１２１ｂの厚さは、５．７Ｔｎｍ／２．１Ｔであり、２．７ｎｍとなる。この場合、上部第２バイアス磁性層１２１ｂには、約２．７ｎｍの厚さのＣｏ７５Ｆｅ２５を用いることが好ましい。
図２４（ｂ）は、第２の実施形態の別のバイアス層を示す模式的斜視図である。
図２４（ｂ）に表した下部バイアス層１１０ｂは、下部バイアスピニング層４２ａと、下部第３バイアス磁性層１１１ｃと、下部第２磁気結合層１１４ｂ（第２磁気結合層）と、下部第２バイアス磁性層１１１ｂ（第４バイアス磁性層）と、下部第１磁気結合層１１４ａと、下部第１バイアス磁性層１１１ａと、下部分離層４３ａと、を含む。下部バイアスピニング層４２ａと下部分離層４３ａとの間に、下部第３バイアス磁性層１１１ｃが設けられる。下部第３バイアス磁性層１１１ｃと下部分離層４３ａとの間に、下部第２磁気結合層１１４ｂが設けられる。下部第２磁気結合層１１４ｂと下部分離層４３ａとの間に、下部第２バイアス磁性層１１１ｂが設けられる。下部第２バイアス磁性層１１１ｂと下部分離層４３ａとの間に、下部第１磁気結合層１１１４ａが設けられる。下部第１磁気結合層１１４ａと下部分離層４３ａとの間に、下部第１バイアス磁性層１１１ａが設けられる。
図２４（ｂ）に表した上部バイアス層１２０ｂは、上部分離層４３ｂと、上部第１バイアス磁性層１２１ａと、上部第１磁気結合層１２４ａと、上部第２バイアス磁性層１２１ｂと、上部バイアスピニング層４２ｂと、を含む。上部分離層４３ｂと上部バイアスピニング層４２ｂとの間に、上部第１バイアス磁性層１２１ａが設けられる。上部第１バイアス磁性層１２１ａと上部バイアスピニング層４２ｂとの間に、上部第１磁気結合層１２４ａが設けられる。上部第１磁気結合層１２４ａと上部バイアスピニング層４２ｂとの間に、上部第２バイアス磁性層１２１ｂが設けられる。
図２４（ａ）では、下部バイアス層１１０ａにおけるバイアス磁性層は単層であったのに対して、図２４（ｂ）では、下部バイアス層１１０ｂにおいて、下部第１磁気結合層１１４ａおよび下部第２磁気結合層１１４ｂを介して、３層のバイアス磁性層が設けられている点が異なる。複数層のバイアス磁性層は、磁気結合層を介して、隣り合うバイアス磁性層の磁化方向が反対となるように設定することができる。このように、複数のバイアス磁性層を用いて、それらの磁化方向を反平行とすることで、バイアス磁性層から外部への漏洩磁界を抑え、磁化自由層への交換結合によるバイアス印加以外の磁気的干渉を抑えることができる。
図２４（ｂ）では、下部バイアス層１１０ｂと上部バイアス層１２０ｂとの両方で、複数層のバイアス磁性層を用いているので、バイアス磁性層から外部への漏洩磁界を、両方のバイアス層（下部バイアス層１１０ｂおよび上部バイアス層１２０ｂ）で抑えることができる。
図２４（ｂ）の下部バイアス層１１０ｂに示すように、３層のバイアス磁性層を用いる場合、下部第１バイアス磁性層１１１ａの磁化１１１ａｍと下部第３バイアス磁性層１１１ｃの磁化１１１ｃｍは同じ向きとなり、下部第２バイアス磁性層１１１ｂの磁化１１１ｂｍのみ逆向きとなる。このような奇数で複数のバイアス磁性層を用いる場合、漏洩磁界を低減する観点では、同一方向を向いているバイアス磁性層の磁気膜厚の和が逆方向を向いているバイアス磁性層の磁気膜厚の和と等しくすることが好ましい。例えば、図２４（ｂ）に示すような、３層のバイアス磁性層を用いる場合、下部第１バイアス磁性層１１１ａの磁気膜厚と下部第３バイアス磁性層１１１ｃの磁気膜厚との和が、下部第２バイアス磁性層１１１ｂの磁気膜厚と等しくなるように設定することが好ましい。
図２４（ｂ）に含まれる各層の材料は、図２４（ａ）と同様のものを用いることができる。
下部バイアスピニング層４２ａには、例えば７ｎｍのＩｒＭｎを用いることができる。下部第３バイアス磁性層１１１ｃには、例えば、２ｎｍのＦｅ５０Ｃｏ５０を用いることができる。下部第２磁気結合層１１４ｂには、例えば、０．９ｎｍのＲｕを用いることができる。下部第１バイアス磁性層１１１ａには、例えば、４ｎｍのＦｅ５０Ｃｏ５０を用いることができる。下部第１磁気結合層１１４ａには、例えば、０．９ｎｍのＲｕを用いることができる。下部第１バイアス磁性層１１１ａには、例えば、２ｎｍのＦｅ５０Ｃｏ５０を用いることができる。下部分離層４３ａには、例えば、２.５ｎｍのＣｕを用いることができる。
上部分離層４３ｂには、例えば、２.５ｎｍのＣｕを用いることができる。上部第１バイアス磁性層１２１ａには、２ｎｍのＦｅ５０Ｃｏ５０を用いることができる。上部第１磁気結合層１２４ａには、例えば、０．９ｎｍのＲｕを用いることができる。上部第２バイアス磁性層１２１ｂには、２ｎｍのＦｅ５０Ｃｏ５０を用いることができる。上部バイアスピニング層４２ｂには、例えば７ｎｍのＩｒＭｎを用いることができる。
図２４（ａ）には、下部バイアス層１１０ａに単層のバイアス磁性層を用い、上部バイアス層１２０ａに２層のバイアス磁性層を用いた場合を例示した。図２４（ｂ）には、下部バイアス層１１０ｂに３層のバイアス磁性層を用い、上部バイアス層１２０ｂに２層のバイアス磁性層を用いた場合を例示した。下部バイアス層１１０ａ、１１０ｂと上部バイアス層１２０ａ、１２０ｂとに含まれるバイアス磁性層の層数については、適宜調整することができる。
なお、バイアス層は、４層以上のバイアス磁性層を含んでいてもよい。
下部バイアス層１１０と上部バイアス層１２０とのそれぞれに含まれるバイアス磁性層の層数を奇数―偶数、偶数―奇数とした場合は、下部磁性層１０（第１磁化自由層）と上部磁性層２０（第２磁化自由層）とのそれぞれに加わるバイアス方向は反平行となる。下部バイアス層１１０と上部バイアス層１２０とのそれぞれに含まれるバイアス磁性層の層数を奇数―奇数、偶数―偶数とした場合は、下部磁性層１０（第１磁化自由層）と上部磁性層２０（第２磁化自由層）とのそれぞれに加わるバイアス方向は平行となる。いずれの場合でも、歪センサとして機能させることができる。下部磁性層１０（第１磁化自由層）と上部磁性層２０（第２磁化自由層）とのそれぞれに加わるバイアス方向はお互いに反平行としたほうが、反平行の磁化アライメントがひずみによって鋏のように閉じる動作が得られ、高いゲージファクターを実現できるのでより好ましい。
ここで、中間層３０に絶縁層を用いたトンネル型の歪検知素子を用いる場合、電気抵抗変化を大きく取る観点で、下部磁性層１０（第１磁化自由層）と上部磁性層２０（第２磁化自由層）とに加わるバイアス方向はお互いに反平行としたほうがより好ましい。これは、トンネル型の歪検知素子では、ピン層とフリー層との間の相対角度が０°と９０°との間で変化する場合よりも、９０°と１８０°との間で変化する場合のほうが電気抵抗の変化が大きくとれるため、９０°と１８０°との間で歪センサとして駆動したほうが高いゲージファクターを得やすいためである。ピン層とフリー層との間の相対角度が１８０°に近いほど、単位あたりの相対角度変化に対する電気抵抗変化が大きくなる。よって、下部磁性層１０（第１磁化自由層）と上部磁性層２０（第２磁化自由層）とのそれぞれに含まれるバイアス磁性層の層数を奇数―偶数、偶数―奇数することが好ましい。
実施形態に係る第５の実施例として、下記の構造を有する歪検知素子３００を作製する。
（第５の実施例）
下地層５０：Ｔａ（１ｎｍ）／Ｒｕ（２ｎｍ）
下部バイアス層１１０：Ｉｒ２２Ｍｎ７８（７ｎｍ）／Ｆｅ５０Ｃｏ５０（３ｎｍ）／Ｃｕ（２．５ｎｍ）
下部磁性層１０（第１磁化自由層）：Ｃｏ４０Ｆｅ４０Ｂ２０（４ｎｍ）
中間層３０：ＭｇＯ（２ｎｍ）
上部磁性層２０（第２磁化自由層）：Ｃｏ４０Ｆｅ４０Ｂ２０（４ｎｍ）
上部バイアス層１２０：Ｃｕ（２．５ｎｍ）／Ｆｅ５０Ｃｏ５０（２ｎｍ）／Ｒｕ（０．９ｎｍ）／Ｆｅ５０Ｃｏ５０（２ｎｍ）／ＩｒＭｎ（７ｎｍ）
キャップ層７０：Ｔａ（２ｎｍ）／Ｒｕ（５ｎｍ）
第５の実施例の歪検知素子３００の構造は、図２３に示す歪検知素子３００ａと同様である。下部バイアス層１１０の構造は、図２４（ａ）に示した下部バイアス層１１０ａと同様である。下部バイアス層１１０は、下部バイアスピニング層４２ａ／下部第１バイアス磁性層１１１ａ／下部分離層４３ａである。上部バイアス層１２０の構造は、図２４（ａ）に示した上部バイアス層１２０ａと同様である。上部バイアス層１２０は、上部分離層４３ｂ／上部第１バイアス磁性層１２１ａ／上部第１磁気結合層１２４ａ／上部第２バイアス磁性層１２１ｂ／上部バイアスピニング層４２ｂである。
第２の比較例として、下記の構造を有する歪検知素子を作製する。
（比較例２）
下地層５０：Ｔａ（１ｎｍ）／Ｃｕ（１５ｎｍ）
下部磁性層１０（第１磁化自由層）：Ｃｏ４０Ｆｅ４０Ｂ２０（４ｎｍ）
中間層３０：ＭｇＯ（２ｎｍ）
上部磁性層２０（第２磁化自由層）：Ｃｏ４０Ｆｅ４０Ｂ２０（４ｎｍ）
キャップ層７０：Ｃｕ（１５ｎｍ）／Ｔａ（２ｎｍ）／Ｒｕ（５ｎｍ）
第２の比較例では、バイアス層を設けていない。
第５の実施例の積層体については、成形後、３２０℃１Ｈで６５００Ｏｅの磁界印加中でのアニールを行い、下部バイアス層１１０および上部バイアス層１２０の磁化の固着を行う。
図２５（ａ）〜図２５（ｄ）は、第５の実施例の積層体の素子加工前の磁気特性の結果の例を示すグラフ図である。
図２５（ａ）は、第５の実施例において、磁界中熱処理を行う方向に磁場をかけた場合を正の磁場として評価したＢＨループの例を表す。図２５（ｂ）は、第５の実施例において、磁界中熱処理方向と面内で垂直方向に磁場を印加して評価したＢＨループの例を表す。図２５（ｃ）は、第２の比較例において、磁界中熱処理を行う方向に磁場をかけた場合を正の磁場として評価したＢＨループの例を表す。図２５（ｄ）は、第２の比較例において、磁界中熱処理方向と面内で垂直方向に磁場を印加して評価したＢＨループの例を表す。
図２５（ａ）に表したＢＨループでは、角型性のよい磁化容易軸のループ形状が、負側の磁場において１つ、正側の磁場において１つ得られており、ゼロ磁界で反平行となっていることがわかる。図２５（ｂ）に表したＢＨループでは、典型的な磁化困難軸のループ形状が得られている。この結果より、第５の実施例の各々の磁化自由層には磁界中熱処理方向を容易軸とした面内の誘導磁気異方性が得られていることがわかる。
図２５（ｃ）に表したＢＨループでは、角型性のよい磁化容易軸のループ形状が得られている。図２５（ｂ）に表したＢＨループでは、典型的な磁化困難軸のループ形状が得られている。この結果より、磁化自由層には磁界中熱処理方向を容易軸とした面内の誘導磁気異方性が得られていることがわかる。図２５（ｃ）から分かるように、バイアス層を設けていない第２の比較例において、下部磁性層１０および上部磁性層２０は同時に反転しており、ゼロ磁界で平行であることがわかる。面内の誘導磁気異方性の強さを示す異方性磁界Ｈｋは、下部磁性層１０および上部磁性層２０の平均値として１６．９Ｏｅと見積もられる。
図２５（ａ）のＢＨループから、下部磁性層１０（第１磁化自由層）は負の磁場側にバイアスされている。Ｈｓｈｉｆｔは−８．８Ｏｅと見積もられる。保磁力Ｈｃは、３．４Ｏｅと見積もられる。図２５（ａ）のＢＨループから、上部磁性層２０（第２磁化自由層）は正の磁場側にバイアスされている。Ｈｓｈｉｆｔは１０．５Ｏｅと見積もられる。保磁力Ｈｃは、３．１Ｏｅと見積もられる。
保磁力は、磁化回転の容易さを示す特性指標である。３Ｏｅ程度の保磁力は、逆磁歪効果による磁化回転も十分に起こりやすい値といえる。なお、第５の実施例の磁歪定数を評価した結果、２層の磁化自由層の磁歪定数の平均値は２０ｐｐｍと算出される。この値は高い歪に対する磁化回転を引き起こすのに十分高い値といえる。この誘導磁気異方性の強さと関係する図２５（ｂ）のＢＨループから算出される異方性磁界Ｈｋは１８．７Ｏｅと見積もられ、第２の比較例に対してバイアス層を設けることで異方性磁界が向上していることが確認される。
図２５（ａ）〜図２５（ｄ）の結果より、第５の実施例の磁化自由層の構成は、第２の比較例の磁化自由層の構成と同じである。第５の実施例の保磁力は、第２の比較例の保磁力と同等である。第５の実施例の磁歪定数は、第２の比較例の磁歪定数と同等である。 第５の実施例では、バイアス層を設けることによって第２の比較例２に比べて異方性磁界が向上していることがわかる。第５の実施例では、下部バイアス層１１０から下部磁性層１０にバイアスを加えている。上部バイアス層１２０から上部磁性層２０にバイアスを加えている。下部バイアス層１１０から下部磁性層１０に加えるバイアスの方向は、上部バイアス層１２０から上部磁性層２０に加えるバイアスの方向と反平行である。これにより、ゼロ磁界で、下部磁性層１０（第１磁化自由層）の磁化１０ｍが上部磁性層２０（第２磁化自由層）の磁化２０ｍと反平行となっていることがわかる。
第５の実施例の積層体をフォトリソグラフィおよびミリングによって垂直通電素子に加工する。垂直通電素子の素子サイズについては、２０μｍ×２０μｍとする。
図２６（ａ）〜図２６（ｄ）は、第５の実施例の歪検知素子の歪センサ特性の結果の例を示すグラフ図である。
図２６（ａ）〜図２６（ｄ）に示す歪センサ特性の評価については、基板ベンディング法により行う。試作する歪検知素子３００のウェーハを短冊状にカットしたウェーハを、ナイフエッジによる４点ベンディング法により歪印加を行う。短冊ウェーハを曲げるナイフエッジにロードセルを組み込んでおり、そのロードセルにて計測された荷重により、ウェーハ表面の歪検知素子３００に加わる歪を計算する。歪の計算には、図１０（ａ）〜図１０（ｅ）に関して前述した式（１）で表される一般的な２辺支持梁の理論式を用いる。 歪印加の方向については、図１０（ａ）〜図１０（ｅ）に関して前述した通りである。
図２６（ａ）に表した例では、素子サイズが２０μｍ×２０μｍの第５の実施例の歪検知素子３００について、歪検知素子３００に加わる歪を−０．８（％０）以上０．８（％０）以下の間で、０．２（％０）刻みで固定値として設定する。図２６（ａ）は、それぞれの歪で電気抵抗の磁場依存性を測定した結果の例をそれぞれ示している。測定時の外部磁場方向は、各バイアス層の磁化の方向と面内で垂直な方向に加えている。図２６（ａ）より、印加歪の値によりＲ−Ｈループ形状が変化していることがわかる。これは、逆磁歪効果によって、磁化自由層の面内磁気異方性が変化していることを示している。
図２６（ｂ）〜図２６（ｄ）は、第５の実施例の歪検知素子３００について、外部磁場を固定し、歪を−０．８（％０）以上０．８（％０）以下の間で連続的に掃引する場合の電気抵抗の変化を示す。歪については、−０．８（％０）から０．８（％０）へ掃引させ、続いて、０．８（％０）から−０．８（％０）へ掃引させる。これらの結果が、歪センサ特性を示している。図２６（ｂ）では、５Ｏｅの外部磁場を加えて評価を行う。図２６（ｃ）では、２Ｏｅの外部磁場を加えて評価を行う。図２６（ｄ）では、０Ｏｅの外部磁場を加えて評価を行う。
実施形態の歪検知素子３００では、適切なバイアス磁界を加えることで高いゲージファクターを得ることができる。外部磁界については、ハードバイアスを歪検知素子の側壁に設けることによっても加えることができる。第５の実施例の歪検知素子３００では、簡易的に外部磁場をコイルによって与えて評価する。図２６（ｂ）〜図２６（ｄ）より、第５の実施例のゲージファクターを、歪に対する電気抵抗の変化から見積もる。
ゲージファクターは、図１０（ａ）〜図１０（ｅ）に関して前述した式（２）で表される。図２６（ｂ）より、第５の実施例において、外部磁界が５Ｏｅであるときのゲージファクターは、１７１３である。図２６（ｃ）より、第５の実施例において、外部磁界が２Ｏｅであるときのゲージファクターは、２５８７である。図２６（ｄ）より、第５の実施例において、外部磁界が０Ｏｅであるときのゲージファクターは、３５７０である。この結果より、第５の実施例では、バイアス磁界が０Ｏｅの場合に、最大ゲージファクター（３５７０）が得られる。
図２６（ａ）〜図２６（ｄ）の結果より、バイアス層を設けた第５の実施例において、高いゲージファクターが外部磁界ゼロで確認される。これは、バイアス層を設けることにより、ゼロ磁界で、下部磁性層１０（第１磁化自由層）および上部磁性層２０（第２磁化自由層）に適切な反平行のバイアスが加えられ、歪センサ特性の可逆性を向上できるためと考えられる。バイアス層を設けることによる可逆性の向上は、図１３（ａ）〜図１３（ｆ）にて説明したものと同様の原理に基づくと考えられる。異方性磁界の向上によって、余分なバイアス磁界が無くとも可逆な歪センサ特性が得られるためであると考えられる。
実施形態に係る第６の実施例として、下記の構造を有する歪検知素子３００を作製する。
（第６の実施例）
下地層５０：Ｔａ（１ｎｍ）／Ｒｕ（２ｎｍ）
下部バイアス層１１０：Ｉｒ２２Ｍｎ７８（７ｎｍ）／Ｆｅ５０Ｃｏ５０（２ｎｍ）／Ｒｕ（０．９ｎｍ）／Ｆｅ５０Ｃｏ５０（４ｎｍ）／Ｒｕ（０．９ｎｍ）／Ｆｅ５０Ｃｏ５０（２ｎｍ）／Ｃｕ（２．５ｎｍ）
下部磁性層１０（第１磁化自由層）：Ｃｏ４０Ｆｅ４０Ｂ２０（４ｎｍ）
中間層３０：ＭｇＯ（２ｎｍ）
上部磁性層２０（第２磁化自由層）：Ｃｏ４０Ｆｅ４０Ｂ２０（４ｎｍ）
上部バイアス層１２０：Ｃｕ（２．５ｎｍ）／Ｆｅ５０Ｃｏ５０（２ｎｍ）／Ｒｕ（０．９ｎｍ）／Ｆｅ５０Ｃｏ５０（２ｎｍ）／ＩｒＭｎ（７ｎｍ）
キャップ層７０：Ｔａ（２ｎｍ）／Ｒｕ（５ｎｍ）
第６の実施例の歪検知素子３００の構造は、図２３に示す歪検知素子３００ａと同様である。下部バイアス層１１０の構造は、図２４（ｂ）に示した下部バイアス層１１０ｂと同様である。下部バイアス層１１０は、下部バイアスピニング層４２ａ／下部第３バイアス磁性層１１１ｃ／下部第２磁気結合層１１４ｂ／下部第２バイアス磁性層１１１ｂ／下部第１磁気結合層１１４ａ／下部第１バイアス磁性層１１１ａ／下部分離層４３ａである。上部バイアス層１２０の構造は、図２４（ｂ）に示した上部バイアス層１２０ｂと同様である。上部バイアス層１２０は、上部分離層４３ｂ／上部第１バイアス磁性層１２１ａ／上部第１磁気結合層１２４ａ／上部第２バイアス磁性層１２１ｂ／上部バイアスピニング層４２ｂである。第５の実施例との違いは、第５の実施例の下部バイアス層１１０が単層のバイアス磁性層を含んでいるのに対して、第６の実施例では、下部バイアス層１１０が３層のバイアス磁性層を含んでいる。
図２７（ａ）〜図２７（ｄ）は、第６の実施例の歪検知素子の歪センサ特性の結果の例を示すグラフ図である。
第５の実施例と同様に、歪センサ特性を評価する。
図２７（ａ）に表した例では、素子サイズが２０μｍ×２０μｍの第６の実施例の歪検知素子３００について、歪検知素子３００に加わる歪を−０．８（％０）以上０．８（％０）以下の間で、０．２（％０）刻みで固定値として設定する。図２７（ａ）は、それぞれの歪で電気抵抗の磁場依存性を測定した結果の例をそれぞれ示している。測定時の外部磁場方向は、各バイアス層の磁化の方向と面内で垂直な方向に加えている。図２７（ａ）より、印加歪の値によりＲ−Ｈループ形状が変化していることがわかる。これは、逆磁歪効果によって、磁化自由層の面内磁気異方性が変化していることを示している。
図２７（ｂ）〜図２７（ｄ）は、第６の実施例の歪検知素子３００について、外部磁場は固定し、歪を−０．８（％０）以上０．８（％０）以下の間で連続的に掃引する場合の電気抵抗の変化を示す。歪については、−０．８（％０）から０．８（％０）へ掃引させ、続いて、０．８（％０）から−０．８（％０）へ掃引させる。これらの結果が、歪センサ特性を示している。図２７（ｄ）では、０Ｏｅの外部磁場を加えて評価を行う。
実施形態の歪検知素子３００では、適切なバイアス磁界を加えることで高いゲージファクターを得ることができる。外部磁界については、ハードバイアスを歪検知素子の側壁に設けることによっても加えることができる。第６の実施例の歪検知素子３００では、簡易的に外部磁場をコイルによって与えて評価している。図２７（ｂ）〜図２７（ｄ）より、第６の実施例のゲージファクターを、歪に対する電気抵抗の変化から見積もる。
ゲージファクターは、図１０（ａ）〜図１０（ｅ）に関して前述した式（２）で表される。図２７（ｂ）より、第６の実施例において、外部磁界が５Ｏｅであるときのゲージファクターは、２２７６である。図２７（ｃ）より、第６の実施例において、外部磁界が２Ｏｅであるときのゲージファクターは、４２７０である。図２７（ｄ）より、第６の実施例において、外部磁界が０Ｏｅであるときのゲージファクターは、４９８０である。この結果より、第６の実施例では、バイアス磁界が０Ｏｅの場合に、最大ゲージファクター（４９８０）が得られる。
第６の実施例のゲージファクターは、第５の実施例のゲージファクターよりも高い。これは、第６の実施例においては、下部バイアス層１１０および上部バイアス層１２０の両方が複数のバイアス磁性層を含むため、バイアス磁性層からの漏洩磁界の影響を低減できるために、高いゲージファクターを確認できると考えられる。このように、バイアス層の層数は複数層とすることが好ましい。
実施形態に係る第７の実施例として、下記の構造を有する歪検知素子３００を作製する。
（第７の実施例）
下地層５０：Ｔａ（１ｎｍ）／Ｒｕ（２ｎｍ）
下部バイアス層１１０：Ｉｒ２２Ｍｎ７８（７ｎｍ）／Ｆｅ５０Ｃｏ５０（３ｎｍ）／Ｃｕ（２．５ｎｍ）
下部磁性層１０（第１磁化自由層）：Ｆｅ８０Ｂ２０（４ｎｍ）／Ｃｏ４０Ｆｅ４０Ｂ２０（０．５ｎｍ）
中間層３０：ＭｇＯ（２ｎｍ）
上部磁性層２０（第２磁化自由層）：Ｃｏ４０Ｆｅ４０Ｂ２０（０．５ｎｍ）／Ｆｅ８０Ｂ２０（４ｎｍ）
上部バイアス層１２０：Ｃｕ（２．５ｎｍ）／Ｆｅ５０Ｃｏ５０（２ｎｍ）／Ｒｕ（０．９ｎｍ）／Ｆｅ５０Ｃｏ５０（２ｎｍ）／ＩｒＭｎ（７ｎｍ）
キャップ層７０：Ｔａ（２ｎｍ）／Ｒｕ（５ｎｍ）
第７の実施例の歪検知素子３００の構造は、図２３に示す歪検知素子３００ａと同様である。下部バイアス層１１０の構造は、図２４（ａ）に示した下部バイアス層１１０ａと同様である。下部バイアス層１１０は、下部バイアスピニング層４２ａ／下部第１バイアス磁性層１１１ａ／下部分離層４３ａである。上部バイアス層１２０の構造は、図２４（ａ）に示した上部バイアス層１２０ａと同様である。上部バイアス層１２０ａは、上部分離層４３ｂ／上部第１バイアス磁性層１２１ａ／上部第１磁気結合層１２４ａ／上部第２バイアス磁性層１２１ｂ／上部バイアスピニング層４２ｂである。第５の実施例との違いは、第５の実施例では下部磁性層１０および上部磁性層２０にＣｏ４０Ｆｅ４０Ｂ２０（４ｎｍ）を用いているのに対して、第７の実施例では下部磁性層１０および上部磁性層２０に上下を反転したＣｏ４０Ｆｅ４０Ｂ２０（０．５ｎｍ）／Ｆｅ８０Ｂ２０（４ｎｍ）を用いている点である。
Ｆｅ４０Ｂ２０（０．５ｎｍ）／Ｆｅ８０Ｂ２０（４ｎｍ）を含む第７の実施例の磁化自由層の磁気特性を評価したところ、保磁力Ｈｃは３Ｏｅであり、磁歪定数は２６ｐｐｍである。第７の実施例の保磁力は、第５の実施例のＣｏ４０Ｆｅ４０Ｂ２０（４ｎｍ）に比べて小さい。第７の実施例の磁歪定数は、第５の実施例の磁歪定数比べて大きい。このように、ＦｅとＢとを含む合金を含むアモルファス磁性層を磁化自由層に用いることで、低いＨｃと高い磁歪定数を両立できる。
図２８（ａ）〜図２８（ｄ）は、第７の実施例の歪検知素子の歪センサ特性の結果の例を示すグラフ図である。
第５の実施例と同様に、歪センサ特性を評価する。
図２８（ａ）に表した例では、素子サイズが２０μｍ×２０μｍの第７の実施例の歪検知素子３００について、歪検知素子３００に加わる歪を−０．８（％０）以上０．８（％０）以下の間で、０．２（％０）刻みで固定値として設定する。図２８（ａ）は、それぞれの歪で電気抵抗の磁場依存性を測定した結果の例をそれぞれ示している。測定時の外部磁場方向は、各バイアス層の磁化の方向と面内で垂直な方向に加えている。図２８（ａ）より、印加歪の値によりＲ−Ｈループ形状が変化していることがわかる。これは、逆磁歪効果によって、磁化自由層の面内磁気異方性が変化していることを示している。
図２８（ｂ）〜図２８（ｄ）は、第７の実施例の歪検知素子３００について、外部磁場は固定し、歪を−０．８（％０）以上０．８（％０）以下の間で連続的に掃引する場合の電気抵抗の変化を示す。歪については、−０．８（％０）から０．８（％０）へ掃引させ、続いて、０．８（％０）から−０．８（％０）へ掃引させる。これらの結果が、歪センサ特性を示している。図２８（ｂ）では、５Ｏｅの外部磁場を加えて評価を行う。図２８（ｃ）では、２Ｏｅの外部磁場を加えて評価を行う。図２８（ｄ）では、０Ｏｅの外部磁場を加えて評価を行う。
実施形態の歪検知素子３００では、適切なバイアス磁界を加えることで高いゲージファクターを得ることができる。外部磁界については、ハードバイアスを歪検知素子の側壁に設けることによっても加えることができる。第７の実施例の歪検知素子３００では、簡易的に外部磁場をコイルによって与えて評価する。図２８（ｂ）〜図２８（ｄ）より、第７の実施例のゲージファクターを、歪に対する電気抵抗の変化から見積もる。
ゲージファクターは、図１０（ａ）〜図１０（ｅ）に関して前述した式（２）で表される。図２８（ｂ）より、第７の実施例において、外部磁界が５Ｏｅであるときのゲージファクターは、３０８６である。図２８（ｃ）より、第７の実施例において、外部磁界が２Ｏｅであるときのゲージファクターは、４４１８である。図２８（ｄ）より、第７の実施例において、外部磁界が０Ｏｅであるときのゲージファクターは、５２９０である。この結果より、第７の実施例では、バイアス磁界が０Ｏｅの場合に、最大ゲージファクター（５２９０）が得られる。
第７の実施例のゲージファクターは、第５の実施例のゲージファクターよりも高い。これは、第７の実施例においては、下部磁性層１０および上部磁性層２０に低い保磁力Ｈｃおよび高い磁歪定数を両立したＦｅ−Ｂ合金を含む磁化自由層を用いるためである。
図２９（ａ）〜図２９（ｄ）は、実施形態に係る別の歪検知素子について説明する模式図である。
前述してきた実施形態では、下部バイアス層１１０から下部磁性層１０（第１磁化自由層）に加えられるバイアス方向が、上部バイアス層１２０から上部磁性層２０（第２磁化自由層）に加えられるバイアス方向と平行もしくは反平行の場合について説明してきた。但し、その方向は平行・反平行に限定されるものではない。任意の方向にバイアスを加えることが可能である。
例えば、図２９（ａ）に示すように、下部バイアス層１１０ｂのバイアス方向と上部バイアス層１２０ｂのバイアス方向との間の相対角度を９０°に設定することも可能である。このようなバイアス方向の設定は、図２９（ｂ）および図２９（ｃ）に示すような２段階の磁界中アニールと、下部バイアスピニング層４２ａおよび上部バイアスピニング層４２ｂのそれぞれに用いられる材料の選定と、によって可能となる。
下部バイアスピニング層４２ａおよび上部バイアスピニング層４２ｂに用いられる反強磁性材料については、その組成によって磁化固着が生ずる温度が異なる。例えば、ＰｔＭｎなど規則合金系の材料については、ＩｒＭｎなどの不規則でも磁化固着を生ずる材料にくらべて磁化固着が行われる温度が高い。例えば、図２９（ａ）に示す歪検知素子３００ｂの下部バイアスピニング層４２ａにＰｔＭｎを用い、上部バイアスピニング層４２ｂにＩｒＭｎを用いて、図２９（ｂ）および図２９（ｃ）に示すような２段階の磁界中熱処理を行う。すると、図２９（ｂ）に表した３２０°Ｃ―１０Ｈアニールにおいて、下部バイアスピニング層４２ａに接した下部第３バイアス磁性層１１１ｃは右下向きに固着される。上部バイアスピニング層４２ｂに接した上部第２バイアス磁性層１２５ｂは、いったん右下向きに固着される。
その後、例えば、図２９（ｃ）に表した２５０°Ｃ―１Ｈアニールで磁場ＭＦの方向を変えると、下部バイアスピニング層４２ａに接した下部第１バイアス磁性層１１１ｃの磁化１１１ｃｍは右下向きのままで、上部バイアスピニング層４２ｂに接した上部第２バイアス磁性層１２５ｂの磁化１２５ｂｍの向きは右上を向く、といった設定が可能となる。磁化１１１ｃｍ、１２５ｂｍの向きは、図２９（ｄ）に示すように室温に戻した後も保持される。
このように、磁界中アニールの方法と、下部バイアスピニング層４２ａおよび上部バイアスピニング層４２ｂの材料選定によって、下部磁性層１０（第１磁化自由層）と上部磁性層２０（第２磁化自由層）へのバイアス方向は任意に設定することが可能である。ここで、前述したように、中間層３０に絶縁層を用いたトンネル型の歪検知素子を用いる場合、下部磁性層１０（第１磁化自由層）へのバイアス方向は、上部磁性層２０（第２磁化自由層）へのバイアス方向と反平行側としたほうがより好ましい。具体的には、下部磁性層１０（第１磁化自由層）へのバイアス方向と、上部磁性層２０（第２磁化自由層）へのバイアス方向と、の間の相対角度を、９０°以上２７０°以下にすることが好ましく、１３５°以上２２５°以下とすることがさらに好ましい。
一方、抵抗変化する歪のダイナミックレンジを広くとる目的においては、下部磁性層１０（第１磁化自由層）へのバイアス方向と、上部磁性層２０（第２磁化自由層）へのバイアス方向と、の間の相対角度を、４５°以上１３５°以下とすることが望ましい。
図では示さないが、図２９（ａ）〜図２９（ｄ）で示したような任意のバイアス方向の設定は、図１６（ａ）〜図１６（ｄ）と、図１７（ａ）〜図１７（ｄ）と、の間の関係と同様に、バイアスピニング層を用いないバイアス層でも可能である。
また、第２の実施形態においても、第１の実施形態の図１８および第１の実施形態の図１９と同様に、歪検知素子の周辺の埋め込み絶縁層、ハードバイアスを用いることができる。
図３０は、第２の実施形態における各バイアス層のバイアス方向、ハードバイアスのバイアス方向の例を示す模式的平面図である。
図３０に示す例では、下部バイアス層１１０のバイアス方向に対して上部バイアス層１２０のバイアス方向は反平行に設定されている。上部第１バイアス磁性層１２５ａに対するハードバイアス層８３の磁界バイアス方向は９０°（もしくは２７０°）に設定されている。下部第１バイアス磁性層１１１ａに対するハードバイアス層８３の磁界バイアス方向は９０°（もしくは２７０°）に設定されている。
下部磁性層１０（第１磁化自由層）の初期磁化１０ｍｆ（バイアス１０ｐの方向）は、下部第１バイアス磁性層１１１ａからのバイアス１０ｐｂと、ハードバイアス層８３からの磁界バイアス１０ｐｈと、の競合から、０°から９０°の間で、例えば４５°に設定されている。上部磁性層２０（第２磁化自由層）の初期磁化２０ｍｆ（バイアス２０ｐの方向）は、上部第１バイアス磁性層１２５ａからのバイアス２０ｐｂと、ハードバイアス層８３からの磁界バイアス２０ｐｈと、の競合から、９０°から１８０°の間で、例えば１３５°に設定されている。下部磁性層１０（第１磁化自由層）の初期磁化１０ｍｆ（バイアス１０ｐの方向）と、上部磁性層２０（第２磁化自由層）の初期磁化２０ｍｆ（バイアス２０ｐの方向）と、の間の相対角度は、例えば９０°に設定される。
このように、下部バイアス層１１０および上部バイアス層１２０を含む実施形態の歪検知素子にハードバイアス層８３を設ける場合、下部磁性層１０（第１磁化自由層）の初期磁化１０ｍｆ（バイアス１０ｐの方向）と、上部磁性層２０（第２磁化自由層）の初期磁化２０ｍｆ（バイアス２０ｐの方向）と、の間の相対角度を、９０°以上２７０°以下に設定することが好ましく、１３５°以上２２５°以下に設定することがさらに好ましい。ここで、図３０に表した矢印Ａ１０３および矢印Ａ１０４のように、実施形態の歪検知素子に加わる歪の方向が両バイアス層のバイアス磁性層の磁化の方向に対して、平行または垂直である場合に、磁化自由層が歪によって回転する磁化のダイナミックレンジである９０°の範囲で、単調増加、もしくは単調減少の電気抵抗変化を得ることができる。そのため、好ましい。
（第３の実施形態）
図３１は、第３の実施形態に係る圧力センサを例示する模式的斜視図である。
図３１に表したように、実施形態に係る圧力センサ２００は、支持部２０１と、基板２１０と、歪検知素子１００と、を含む。実施形態に係る圧力センサ２００は、第１の実施形態に係る歪検知素子１００の代わりに、第２の実施形態に係る歪検知素子３００を含んでいてもよい。
基板２１０は、支持部２０１に支持される。基板２１０は、例えば、可撓性領域を有する。基板２１０は、例えば、ダイアフラムである。基板２１０は、支持部２０１と一体的でも良く、別体でも良い。基板２１０には、支持部２０１と同じ材料を用いても良く、支持部２０１とは異なる材料を用いても良い。支持部２０１の一部を除去して、支持部２０１のうちの厚さが薄い部分が基板２１０となっても良い。
基板２１０の厚さは、支持部２０１の厚さよりも薄い。基板２１０と支持部２０１とに同じ材料が用いられ、これらが一体的である場合は、厚さが薄い部分が基板２１０となり、厚い部分が支持部２０１となる。
支持部２０１が、支持部２０１を厚さ方向に貫通する貫通孔２０１ｈを有しており、貫通孔２０１ｈを覆うように基板２１０が設けられても良い。このとき、例えば、基板２１０となる材料の膜が、支持部２０１の貫通孔２０１ｈ以外の部分の上にも延在している場合がある。このとき、基板２１０となる材料の膜のうちで、貫通孔２０１ｈと重なる部分が基板２１０となる。
基板２１０は、外縁２１０ｒを有する。基板２１０と支持部２０１とに同じ材料が用いられ、これらが一体的である場合は、厚さが薄い部分の外縁が、基板２１０の外縁２１０ｒとなる。支持部２０１が、支持部２０１を厚さ方向に貫通する貫通孔２０１ｈを有しており、貫通孔２０１ｈを覆うように基板２１０が設けられている場合は、基板２１０となる材料の膜のうちで、貫通孔２０１ｈと重なる部分の外縁が基板２１０の外縁２１０ｒとなる。
支持部２０１は、基板２１０の外縁２１０ｒを連続的に支持しても良く、基板２１０の外縁２１０ｒの一部を支持しても良い。
歪検知素子１００は、基板２１０の上に設けられる。例えば、歪検知素子１００は、基板２１０の一部の上に設けられる。この例では、基板２１０上に、複数の歪検知素子１００が設けられる。膜部上に設けられる歪検知素子の数は、１でも良い。
図３１に表した圧力センサ２００においては、第１配線２２１及び第２配線２２２が設けられている。第１配線２２１は、歪検知素子１００に接続される。第２配線２２２は、歪検知素子１００に接続される。例えば、第１配線２２１と第２配線２２２との間には、層間絶縁膜が設けられ、第１配線２２１と第２配線２２２とが電気的に絶縁される。第１配線２２１と第２配線２２２との間に電圧が印加され、この電圧が、第１配線２２１及び第２配線２２２を介して、歪検知素子１００に印加される。圧力センサ２００に圧力が加わると、基板２１０が変形する。歪検知素子１００においては、基板２１０の変形に伴って電気抵抗Ｒが変化する。電気抵抗Ｒの変化を第１配線２２１及び第２配線２２２を介して検知することで、圧力を検知できる。
支持部２０１には、例えば、板状の基板を用いることができる。基板の内部には、例えば、空洞部（貫通孔２０１ｈ）が設けられている。
支持部２０１には、例えば、シリコンなどの半導体材料、金属などの導電材料、または、絶縁性材料を用いることができる。支持部２０１は、例えば、酸化シリコンや窒化シリコンなどを含んでも良い。空洞部（貫通孔２０１ｈ）の内部は、例えば減圧状態（真空状態）である。空洞部（貫通孔２０１ｈ）の内部に、空気などの気体、または、液体が充填されていても良い。空洞部（貫通孔２０１ｈ）の内部は、基板２１０が撓むことができるように設計される。空洞部（貫通孔２０１ｈ）の内部は、外部の大気とつながっていてもよい。
空洞部（貫通孔２０１ｈ）の上には、基板２１０が設けられている。基板２１０には、例えば、支持部２０１の一部が薄く加工され部分が用いられる。基板２１０の厚さ（Ｚ軸方向の長さ）は、支持部２０１の厚さ（Ｚ軸方向の長さ）よりも薄い。
基板２１０に圧力が印加されると、基板２１０は変形する。この圧力は、圧力センサ２００が検知すべき圧力に対応する。印加される圧力は、音波または超音波などによる圧力も含む。音波または超音波などによる圧力を検知する場合は、圧力センサ２００は、マイクロフォンとして機能する。
基板２１０には、例えば、絶縁性材料が用いられる。基板２１０は、例えば、酸化シリコン、窒化シリコン及び酸窒化シリコンの少なくともいずれかを含む。基板２１０には、例えば、シリコンなどの半導体材料を用いても良い。基板２１０には、例えば、金属材料を用いても良い。
基板２１０の厚さは、例えば、０．１マイクロメートル（μｍ）以上３μｍ以下である。この厚さは、０．２μｍ以上１．５μｍ以下であることが好ましい。基板２１０には、例えば、厚さが０．２μｍの酸化シリコン膜と、厚さが０．４μｍのシリコン膜と、の積層体を用いても良い。
図３２（ａ）〜図３２（ｄ）は、基板の形状と、第１の実施形態のバイアス層の方向と、の関係を示す模式的平面図である。
図３２（ａ）は、基板２１０を表す模式的平面図である。図３２（ｂ）および図３２（ｃ）は、図３２（ａ）に表した領域Ａ２０１の模式的拡大図である。図３２（ｄ）は、歪検知素子１００が設けられた部分を拡大した模式的拡大図である。
基板２１０が円形のダイアフラムの場合、歪εは重心からの放射線方向に加わる。図３２（ａ）および図３２（ｂ）に示すように、例えば、第１磁化固定層１１の磁化１１ｍと、第１バイアス磁性層４１ａの磁化４１ａｍと、を歪εの方向に対して垂直とすることができる。言い換えれば、図３２（ｂ）および図３２（ｄ）に示すように、第１磁化固定層１１の磁化１１ｍと、第１バイアス磁性層４１ａの磁化４１ａｍと、を外縁２１０ｒと、歪検知素子１００の重心１００ｇｃと、を最短距離で結ぶ第１直線１８１とのなす角度を垂直（９０°）とすることができる。例えば、この角度を７５°以上１０５°以内とすれば、０°の場合と同様の特性を得ることができる。あるいは、図３２（ａ）および図３２（ｂ）に示すように、第１磁化固定層１１の磁化１１ｍと、第１バイアス磁性層４１ａの磁化４１ａｍと、を基板２１０の重心２１０ｇｃと、歪検知素子１００の重心１００ｇｃと、を最短距離で結ぶ第２直線１８２とのすく角度を垂直（９０°）とすることができる。例えば、この角度を７５°以上１０５°以内とすれば、０°の場合と同様の特性を得ることができる。ハードバイアス８３ｍの方向を、歪εの方向に対して平行方向と垂直方向からずらして設定することができる。例えば、４５°もしくは１３５°にすることができる。このように設定することで、第２磁性層２０（磁化自由層）の初期磁化２０ｍｆ（バイアス２０ｐの方向）を歪εの方向に対して平行方向と垂直方向からずらすことができ、正負の圧力に対して電気抵抗Ｒの変化を得ることができる。好ましくは、第１バイアス磁性層４１ａからのバイアス２０ｐｂと、ハードバイアス層８３からの磁界バイアス２０ｐｈと、で第２磁性層２０（磁化自由層）の初期磁化２０ｍｆ（バイアス２０ｐの方向）を調整して、第２磁性層２０（磁化自由層）の初期磁化２０ｍｆ（バイアス２０ｐの方向）を歪εの方向に対して、４５°付近もしくは１３５°付近とすることが好ましい。
図３２（ａ）および図３２（ｃ）に示すように、例えば、第１磁化固定層１１の磁化１１ｍと第１バイアス磁性層４１ａの磁化４１ａｍを、歪εの方向に対して平行とすることができる。言い換えれば、図３２（ｃ）および図３２（ｄ）に示すように、第１磁化固定層１１の磁化１１ｍと、第１バイアス磁性層４１ａの磁化４１ａｍと、を外縁２１０ｒと、歪検知素子１００の重心１００ｇｃと、を最短距離で結ぶ第１直線１８１とのなす角度を平行（０°）とすることができる。例えば、この角度を０°以上１５°以内とすれば、０°の場合と同様の特性を得ることができる。あるいは、図３２（ａ）および図３２（ｃ）に示すように、第１磁化固定層１１の磁化１１ａｍと、第１バイアス磁性層４１ａの磁化４１ａｍと、を基板２１０の重心２１０ｇｃと、歪検知素子１００の重心１００ｇｃと、を最短距離で結ぶ第２直線１８２とのなす角度を平行（０°）とすることができる。例えば、この角度を０°以上１５°以内とすれば、０°の場合と同様の特性を得ることができる。ハードバイアス８３ｍの方向を、歪εの方向に対して平行方向と垂直方向からずらすことができる。例えば、４５°もしくは１３５°にすることができる。このように設定することで、第２磁性層２０（磁化自由層）の初期磁化２０ｍｆ（バイアス２０ｐの方向）を歪εの方向に対して平行方向と垂直方向からずらすことができ、正負の圧力に対して電気抵抗Ｒの変化を得ることができる。好ましくは、第１バイアス磁性層４１ａからのバイアス２０ｐｂと、ハードバイアス層８３からの磁界バイアス２０ｐｈと、で第２磁性層２０（磁化自由層）の初期磁化２０ｍｆ（バイアス２０ｐの方向）を調整して、第２磁性層２０（磁化自由層）の初期磁化２０ｍｆ（バイアス２０ｐの方向）を歪εの方向に対して、４５°付近もしくは１３５°付近とする。
図３２（ａ）〜図３２（ｄ）では、基板２１０が円形ダイアフラムの例を示したが、他の形状のダイアフラムにおいても、外縁２１０ｒに対して、垂直方向に歪εが生ずると考えて、上記の磁化方向の設計が可能である。外縁２１０ｒが直線ではなく、曲線の場合には微小範囲において直線と見なすことができる外縁２１０ｒに対する垂直方向を歪が生ずる方向と考えれることができる。
図３３（ａ）〜図３３（ｄ）は、基板の形状と、第２の実施形態のバイアス層の方向と、の関係を示す模式的平面図である。
図３３（ａ）は、基板２１０を表す模式的平面図である。図３３（ｂ）および図３３（ｃ）は、図３３（ａ）に表した領域Ａ２０２の模式的拡大図である。図３３（ｄ）は、歪検知素子１００が設けられた部分を拡大した模式的拡大図である。
基板２１０が円形のダイアフラムの場合、歪εは重心からの放射線方向に加わる。図３３（ａ）および図３３（ｂ）に示すように、例えば、下部第１バイアス磁性層１１１ａの磁化１１１ａｍと、上部第１バイアス磁性層１２１ａの磁化１２１ａｍと、を歪εの方向に対して垂直とすることができる。言い換えれば、図３３（ｂ）および図３３（ｄ）に示すように、下部第１バイアス磁性層１１１ａの磁化１１１ａｍと、上部第１バイアス磁性層１２１ａの磁化１２１ａｍと、を外縁２１０ｒと、歪検知素子１００の重心１００ｇｃと、を最短距離で結ぶ第１直線１８１とのなす角度を垂直（９０°）とすることができる。例えば、この角度を７５°以上１０５°以内とすれば、９０°の場合と同様の特性を得ることができる。あるいは、図３３（ａ）および図３３（ｂ）に示すように、下部第１バイアス磁性層１１１ａの磁化１１１ａｍと、上部第１バイアス磁性層１２１ａの磁化１２１ａｍと、を基板２１０の重心２１０ｇｃと歪検知素子１００の重心１００ｇｃと、を最短距離で結ぶ第２直線１８２とのなす角度を垂直（９０°）とすることができる。例えば、この角度を７５°以上１０５°以内とすれば、９０°の場合と同様の特性を得ることができる。ハードバイアス８３ｍの方向を、歪εの方向に対して、例えば、平行にすることができる。このように設定することで、下部磁性層１０（第１磁化自由層）の初期磁化１０ｍｆ（バイアス１０ｐの方向）および上部磁性層２０（第２磁化自由層）の初期磁化２０ｍｆ（バイアス２０ｐの方向）を歪εの方向に対して平行方向と垂直方向からずらすことができ、正負の圧力に対して電気抵抗Ｒの変化を得ることができる。好ましくは、下部第１バイアス磁性層１１１ａからのバイアス１０ｐｂと、上部第１バイアス磁性層１２１ａからのバイアス２０ｐｂと、ハードバイアス層８３からの磁界バイアス１０ｐｈ、２０ｐｈと、で下部磁性層１０（第１磁化自由層）の初期磁化１０ｍｆ（バイアス１０ｐの方向）および上部磁性層２０（第２磁化自由層）の初期磁化２０ｍｆ（バイアス２０ｐの方向）を調整して、下部磁性層１０（第１磁化自由層）の初期磁化１０ｍｆ（バイアス１０ｐの方向）および上部磁性層２０（第２磁化自由層）の初期磁化２０ｍｆ（バイアス２０ｐの方向）と、歪εの方向と、の間の相対角度を、例えば、０°よりも大きく９０°よりも小さくすることができる。例えば、４５°付近とすることができる。
図３３（ａ）および図３３（ｃ）に示すように、例えば、下部第１バイアス磁性層１１１ａの磁化１１１ａｍと、上部第１バイアス磁性層１２１ａの磁化１２１ａｍと、を歪εの方向に対して平行とすることができる。言い換えれば、図３３（ｃ）および図３３（ｄ）に示すように、下部第１バイアス磁性層１１１ａの磁化１１１ａｍと、上部第１バイアス磁性層１２１ａの磁化１２１ａｍと、を外縁２１０ｒと、歪検知素子１００の重心１００ｇｃと、を最短距離で結ぶ第１直線１８１とのなす角度を平行（０°）とすることができる。例えば、この角度を０°以上１５°以内とすれば、０°の場合と同様の特性を得ることができる。あるいは、図３３（ａ）および図３３（ｃ）に示すように、下部第１バイアス磁性層１１１ａの磁化１１１ａｍと、上部第１バイアス磁性層１２１ａの磁化１２１ａｍと、を基板２１０の重心２１０ｇｃと、歪検知素子１００の重心１００ｇｃと、を最短距離で結ぶ第２直線１８２とのなす角度を平行（０°）とすることができる。例えば、この角度を０°以上１５°以内とすれば、０°の場合と同様の特性を得ることができる。ハードバイアス８３ｍの方向を、歪εの方向に対して垂直とすることができる。このように設定することで、下部磁性層１０（第１磁化自由層）の初期磁化１０ｍｆ（バイアス１０ｐの方向）および上部磁性層２０（第２磁化自由層）の初期磁化２０ｍｆ（バイアス２０ｐの方向）を歪εの方向に対して平行方向と垂直方向からずらすことができ、正負の圧力に対して電気抵抗Ｒの変化を得ることができる。好ましくは、下部第１バイアス磁性層１１１ａからのバイアス１０ｐｂと、上部第１バイアス磁性層１２１ａからのバイアス２０ｐｂと、ハードバイアス層８３からの磁界バイアス１０ｐｈ、２０ｐｈと、で下部磁性層１０（第１磁化自由層）の初期磁化１０ｍｆ（バイアス１０ｐの方向）および上部磁性層２０（第２磁化自由層）の初期磁化２０ｍｆ（バイアス２０ｐの方向）を調整して、下部磁性層１０（第１磁化自由層）の初期磁化１０ｍｆ（バイアス１０ｐの方向）および上部磁性層２０（第２磁化自由層）の初期磁化２０ｍｆ（バイアス２０ｐの方向）と、歪εの方向と、の間の相対角度を、例えば、０°よりも大きく９０°よりも小さくすることができる。例えば、４５°付近とすることができる。
図３３（ａ）〜図３３（ｄ）では、基板２１０が円形ダイアフラムの例を示したが、他の形状のダイアフラムにおいても、外縁２１０ｒに対して、垂直方向に歪εが生ずると考えて、上記の磁化方向の設計が可能である。外縁２１０ｒが直線ではなく、曲線の場合には微小範囲において直線と見なすことができる外縁２１０ｒに対する垂直方向を歪が入る方向と考えれることができる。
図３４（ａ）および図３４（ｂ）は、第３の実施形態に係る別の圧力センサを例示する模式図である。
図３４（ａ）および図３４（ｂ）に表したように、歪検知素子１００は、基板２１０の上に複数配置されてもよい。すなわち、図３４（ａ）および図３４（ｂ）に表した圧力センサ２００ｂは、第１歪検知素子部１０１と、第２歪検知素子部１０２と、第３歪検知素子部１０３と、第４歪検知素子部１０４と、を含む。第１歪検知素子部１０１、第２歪検知素子部１０２、第３歪検知素子部１０３および第４歪検知素子部１０４は、複数の歪検知素子１００を含む。複数の歪検知素子１００で圧力に対して同等の電気抵抗Ｒの変化を得ることは、後述するように、複数の歪検知素子１００を直並列に接続することでＳＮ比を増大することができる。
図３４（ａ）および図３４（ｂ）の例では、歪検知素子１００を複数配置しているが、１つでもよい。図３４（ａ）および図３４（ｂ）の例では、円形の基板２１０の上への配置のバリエーションを示している。
歪検知素子１００は、極めて小さいサイズを有していれば十分である。
そのため、歪検知素子１００の面積については、圧力によって変形する基板２１０の面積よりも十分に小さくすることができる。例えば、歪検知素子１００の面積については、基板２１０の面積の１／５以下とすることができる。
例えば、基板２１０の直径寸法が６０μｍ程度の場合には、歪検知素子１００の寸法は、１２μｍ以下とすることができる。例えば、基板２１０の直径寸法が６００μｍ程度の場合には、歪検知素子１００の寸法は、１２０μｍ以下とすることができる。
この場合、歪検知素子１００の加工精度などを考慮すると、歪検知素子１００の寸法をそれぞれを過度に小さくする必要はない。そのため、歪検知素子１００の寸法については、例えば、０．０５μｍ以上、３０μｍ以下とすることができる。
図３４（ａ）において例示をしたものは、基板２１０の平面形状が円の場合であるが、基板２１０の平面形状は円に限定されるわけではない。基板２１０の平面形状は、例えば、楕円、正方形や長方形などの正多角形などとすることができる。
基板２１０上に設けられた複数の歪検知素子１００は、直列に接続することができる。複数の歪検知素子１００が直列に接続されている歪検知素子１００の数をＮとしたとき、得られる電気信号は、歪検知素子１００の数が１である場合のＮ倍となる。その一方で、熱ノイズ及びショットキーノイズは、Ｎ１／２倍になる。すなわち、ＳＮ比(signal-noise ratio：ＳＮＲ)は、Ｎ１／２倍になる。直列に接続する歪検知素子１００の数Ｎを増やすことで、基板２１０のサイズを大きくすることなく、ＳＮ比を改善することができる。
１つの歪検知素子１００に加えられるバイアス電圧は、例えば、５０ミリボルト（ｍＶ）以上１５０ｍＶ以下である。Ｎ個の歪検知素子１００を直列に接続した場合は、バイアス電圧は、５０ｍＶ×Ｎ以上１５０ｍＶ×Ｎ以下となる。例えば、直列に接続されている歪検知素子１００の数Ｎが２５である場合には、バイアス電圧は、１Ｖ以上３．７５Ｖ以下となる。
バイアス電圧の値が１Ｖ以上であると、歪検知素子１００から得られる電気信号を処理する電気回路の設計は容易になり、実用的に好ましい。
バイアス電圧（端子間電圧）が１０Ｖを超えると、歪検知素子１００から得られる電気信号を処理する電気回路においては、望ましくない。実施形態においては、適切な電圧範囲になるように、直列に接続される歪検知素子１００の数Ｎ、及び、バイアス電圧が設定される。
例えば、複数の歪検知素子１００を電気的に直列に接続したときの電圧は、１Ｖ以上１０Ｖ以下となるのが好ましい。例えば、電気的に直列に接続された複数の歪検知素子１００の端子間（一方の端の端子と、他方の端の端子と、の間）に印加される電圧は、１Ｖ以上１０Ｖ以下である。
この電圧を発生させるためには、１つの歪検知素子１００に印加されるバイアス電圧が５０ｍＶである場合、直列に接続される歪検知素子１００の数Ｎは、２０ｍＶ以上２００ｍＶ以下が好ましい。１つの歪検知素子１００に印加されるバイアス電圧が１５０ｍＶである場合、直列に接続される歪検知素子１００の数Ｎは、６以上２００以下であることが好ましく、７以上６６以下であることがより好ましい。
複数の歪検知素子１００の少なくとも一部は、電気的に並列に接続されても良い。
図３４（ｂ）に示すように、複数の歪検知素子１００がホイートストンブリッジ回路を形成するように、複数の歪検知素子１００を接続しても良い。これにより、例えば、検出特性の温度補償を行うことができる。
図３５（ａ）〜図３５（ｃ）は、第３の実施形態に係る圧力センサを例示する模式的斜視図である。
図３５（ａ）〜図３５（ｃ）は、複数の歪検知素子１００の接続の例を示している。
図３５（ａ）に表したように、複数の歪検知素子１００が電気的に直列に接続される場合において、第１電極Ｅ１（例えば第２配線２２２）と、第２電極Ｅ２（例えば第１配線２２１）と、の間に歪検知素子１００及びビアコンタクト２３０を設ける。これにより、通電方向は、一方向となる。複数の歪検知素子１００に通電される電流は、下向き、または、上向きである。この接続においては、複数の歪検知素子１００のそれぞれのシグナル・ノイズ特性を互いに近い特性にできる。
図３５（ｂ）に表したように、ビアコンタクト２３０が設けられずに、第１電極Ｅ１と、第２電極Ｅ２と、の間に歪検知素子１００が配置されている。この例では、隣り合う２つの歪検知素子１００のそれぞれに通電される電流の方向は、互いに逆である。この接続においては、複数の歪検知素子１００の配置の密度が高い。
図３５(ｃ)に表したように、１つの第１電極Ｅ１と、１つの第２電極Ｅ２と、の間に、複数の歪検知素子１００が設けられている。複数の歪検知素子１００は、並列に接続されている。
以下、実施形態に係る圧力センサの製造方法の例について説明する。以下は、圧力センサの製造方法の例である。
図３６（ａ）〜図３６（ｅ）は、実施形態に係る圧力センサの製造方向を例示する工程順模式的断面図である。
図３６（ａ）に表したように、基体２４１（例えばＳｉ基板）の上に薄膜２４２を形成する。基体２４１は、支持部２０１となる。薄膜２４２は、基板２１０となる。
例えば、Ｓｉ基板上に、ＳｉＯｘ／Ｓｉの薄膜２４２をスパッタにより形成する。薄膜２４２として、ＳｉＯｘ単層、ＳｉＮ単層、または、Ａｌなどの金属層を用いても良い。また、薄膜２４２として、ポリイミドまたはパラキシリレン系ポリマーなどのフレキシブルプラスティック材料を用いても良い。ＳＯＩ（Silicon On Insulator）基板を、基体２４１及び薄膜２４２として用いても良い。ＳＯＩにおいては、例えば、基板の貼り合わせによってＳｉ基板上にＳｉＯ２／Ｓｉの積層膜が形成される。
図３６（ｂ）に表したように、第２配線２２２を形成する。この工程においては、第２配線２２２となる導電膜を形成し、その導電膜を、フォトリソグラフィー及びエッチングにより加工する。第２配線２２２の周辺を絶縁膜で埋め込む場合、リフトオフ処理を適用しても良い。リフトオフ処理においては、例えば、第２配線２２２のパターンのエッチング後、レジストを剥離する前に、絶縁膜を全面に成膜して、その後レジストを除去する。
図３６（ｃ）に表したように、歪検知素子１００を形成する。この工程においては、歪検知素子１００となる積層体を形成し、その積層体を、フォトリソグラフィー及びエッチングにより加工する。歪検知素子１００の積層体の側壁を絶縁層８１で埋め込む場合、リフトオフ処理を適用しても良い。リフトオフ処理において、例えば、積層体の加工後、レジストを剥離する前、絶縁層８１を全面に成膜して、その後レジストを除去する。
図３６（ｄ）に表したように、第１配線２２１を形成する。この工程においては、第１配線２２１となる導電膜を形成し、その導電膜を、フォトリソグラフィー及びエッチングにより加工する。第１配線２２１の周辺を絶縁膜で埋め込む場合、リフトオフ処理を適用しても良い。リフトオフ処理において、第１配線２２１の加工後、レジストを剥離する前に、絶縁膜を全面に成膜して、その後レジストを除去する。
図３６（ｅ）に表したように、基体２４１の裏面からエッチングを行い、空洞部２０１ａを形成する。これにより、基板２１０及び支持部２０１が形成される。例えば、基板２１０となる薄膜２４２として、ＳｉＯｘ／Ｓｉの積層膜を用いる場合は、薄膜２４２の裏面（下面）から表面（上面）へ向かって、基体２４１の深堀加工を行う。これにより、空洞部２０１ａが形成される。空洞部２０１ａを形成においては、例えば両面アライナー露光装置を用いることができる。これにより、表面の歪検知素子１００の位置に合わせて、レジストのホールパターンを裏面にパターニングできる。
Ｓｉ基板のエッチングにおいて、例えばＲＩＥを用いたボッシュプロセスが用いることができる。ボッシュプロセスでは、例えば、ＳＦ６ガスを用いたエッチング工程と、Ｃ４Ｆ８ガスを用いた堆積工程と、を繰り返す。これにより、基体２４１の側壁のエッチングを抑制しつつ、基体２４１の深さ方向（Ｚ軸方向）に選択的にエッチングが行われる。エッチングのエンドポイントとして、例えば、ＳｉＯｘ層が用いられる。すなわち、エッチングの選択比がＳｉとは異なるＳｉＯｘ層を用いてエッチングを終了させる。エッチングストッパ層として機能するＳｉＯｘ層は、基板２１０の一部として用いられても良い。ＳｉＯｘ層は、エッチングの後に、例えば、無水フッ化水素及びアルコールなどの処理などで除去されても良い。
このようにして、実施形態に係る圧力センサ２００が形成される。実施形態に係る他の圧力センサも同様の方法により製造できる。
（第４の実施形態）
図３７（ａ）〜図３７（ｃ）は、実施形態に係る圧力センサを例示する模式図である。 図３７（ａ）は、模式的斜視図であり、図３７（ｂ）及び図３７（ｃ）は、圧力センサ６４０を例示するブロック図である。
図３７（ａ）及び図３７（ｂ）に示すように、圧力センサ６４０には、基部６７１、検知部６５０、半導体回路部６３０、アンテナ６１５、電気配線６１６、送信回路６１７、及び、受信回路６１７ｒが設けられている。
アンテナ６１５は、電気配線６１６を介して、半導体回路部６３０と電気的に接続されている。
送信回路６１７は、検知部６５０に流れる電気信号に基づくデータを無線で送信する。送信回路６１７の少なくとも一部は、半導体回路部６３０に設けることができる。
受信回路６１７ｒは、電子機器６１８ｄからの制御信号を受信する。受信回路６１７ｒの少なくとも一部は、半導体回路部４３０に設けることができる。受信回路６１７ｒを設けるようにすれば、例えば、電子機器６１８ｄを操作することで、圧力センサ６４０の動作を制御することができる。
図３７（ｂ）に示すように、送信回路６１７には、例えば、検知部６５０に接続されたＡＤコンバータ６１７ａと、マンチェスター符号化部６１７ｂと、を設けることができる。切替部６１７ｃを設け、送信と受信を切り替えるようにすることができる。この場合、タイミングコントローラ６１７ｄを設け、タイミングコントローラ６１７ｄにより切替部６１７ｃにおける切り替えを制御することができる。またさらに、データ訂正部６１７ｅ、同期部６１７ｆ、判定部６１７ｇ、電圧制御発振器６１７ｈ（ＶＣＯ；Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）を設けることができる。
図３７（ｃ）に示すように、圧力センサ６４０と組み合わせて用いられる電子機器６１８ｄには、受信部６１８が設けられる。電子機器６１８ｄとしては、例えば、携帯端末などの電子装置を例示することができる。
この場合、送信回路６１７を有する圧力センサ６４０と、受信部６１８を有する電子機器６１８ｄと、を組み合わせて用いることができる。
電子機器６１８ｄには、マンチェスター符号化部６１７ｂ、切替部６１７ｃ、タイミングコントローラ６１７ｄ、データ訂正部６１７ｅ、同期部６１７ｆ、判定部６１７ｇ、電圧制御発振器６１７ｈ、記憶部６１８ａ、中央演算部６１８ｂ（ＣＰＵ；Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）を設けることができる。
この例では、圧力センサ６４０は、固定部６６７をさらに含んでいる。固定部６６７は、膜部６６４を基部６７１に固定する。固定部６６７は、外部圧力が印加されたときであっても撓みにくいように、膜部６６４よりも厚み寸法を厚くすることができる。
固定部６６７は、例えば、膜部６６４の周縁に等間隔に設けることができる。
膜部６６４の周囲をすべて連続的に取り囲むように固定部６６７を設けることもできる。
固定部６６７は、例えば、基部６７１の材料と同じ材料から形成することができる。この場合、固定部６６７は、例えば、シリコンなどから形成することができる。
固定部６６７は、例えば、膜部６６４の材料と同じ材料から形成することもできる。
実施形態に係る圧力センサの製造方法の例について説明する。
図３８（ａ）、図３８（ｂ）、図３９（ａ）、図３９（ｂ）、図４０（ａ）、図４０（ｂ）、図４１（ａ）、図４１（ｂ）、図４２（ａ）、図４２（ｂ）、図４３（ａ）、図４３（ｂ）、図４４（ａ）、図４４（ｂ）、図４５（ａ）、図４５（ｂ）、図４６（ａ）、図４６（ｂ）、図４７（ａ）、図４７（ｂ）、図４８（ａ）、図４８（ｂ）、図４９（ａ）及び図４９（ｂ）は、実施形態に係る圧力センサの製造方法を例示する模式図である。
なお、図３８（ａ）〜図４９（ａ）は、模式的平面図であり、図３８（ｂ）〜図４９（ｂ）は、模式的断面図である。
図３８（ａ）及び図３８（ｂ）に示すように、半導体基板５３１の表面部分に半導体層５１２Ｍを形成する。続いて、半導体層５１２Ｍの上面に素子分離絶縁層５１２Ｉを形成する。続いて、半導体層５１２Ｍの上に、図示しない絶縁層を介して、ゲート５１２Ｇを形成する。続いて、ゲート５１２Ｇの両側に、ソース５１２Ｓとドレイン５１２Ｄとを形成することで、トランジスタ５３２が形成される。続いて、この上に層間絶縁膜５１４ａを形成し、さらに層間絶縁膜５１４ｂを形成する。
続いて、非空洞部となる領域において、層間絶縁膜５１４ａ、５１４ｂの一部に、トレンチ及び孔を形成する。続いて、孔に導電材料を埋め込んで、接続ピラー５１４ｃ〜５１４ｅを形成する。この場合、例えば、接続ピラー５１４ｃは、１つのトランジスタ５３２のソース５１２Ｓに電気的に接続され、接続ピラー５１４ｄはドレイン５１２Ｄに電気的に接続される。例えば、接続ピラー５１４ｅは、別のトランジスタ５３２のソース５１２Ｓに電気的に接続される。続いて、トレンチに導電材料を埋め込んで、配線部５１４ｆ、５１４ｇを形成する。配線部５１４ｆは、接続ピラー５１４ｃ及び接続ピラー５１４ｄに電気的に接続される。配線部５１４ｇは、接続ピラー５１４ｅに電気的に接続される。続いて、層間絶縁膜５１４ｂの上に、層間絶縁膜５１４ｈを形成する。
図３９（ａ）及び図３９（ｂ）に示すように、層間絶縁膜５１４ｈの上に、酸化シリコン（ＳｉＯ２）からなる層間絶縁膜５１４ｉを、例えば、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて形成する。続いて、層間絶縁膜５１４ｉの所定の位置に孔を形成し、導電材料（例えば、金属材料）を埋め込み、上面をＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法を用いて平坦化する。これにより、配線部５１４ｆに接続された接続ピラー５１４ｊと、配線部５１４ｇに接続された接続ピラー５１４ｋと、が形成される。
図４０（ａ）及び図４０（ｂ）に示すように、層間絶縁膜５１４ｉの空洞部５７０となる領域に凹部を形成し、その凹部に犠牲層５１４ｌを埋め込む。犠牲層５１４ｌは、例えば、低温で成膜できる材料を用いて形成することができる。低温で成膜できる材料は、例えば、シリコンゲルマニウム（ＳｉＧｅ）などである。
図４１（ａ）及び図４１（ｂ）に示すように、層間絶縁膜５１４ｉ及び犠牲層５１４ｌの上に、膜部５６４となる絶縁膜５６１ｂｆを形成する。絶縁膜５６１ｂｆは、例えば、酸化シリコン（ＳｉＯ２）などを用いて形成することができる。絶縁膜５６１ｂｆに複数の孔を設け、複数の孔に導電材料（例えば、金属材料）を埋め込み、接続ピラー５６１ｆａ、接続ピラー５６２ｆａを形成する。接続ピラー５６１ｆａは、接続ピラー５１４ｋと電気的に接続され、接続ピラー５６２ｆａは、接続ピラー５１４ｊと電気的に接続される。
図４２（ａ）及び図４２（ｂ）に示すように、絶縁膜５６１ｂｆ、接続ピラー５６１ｆａ、接続ピラー５６２ｆａの上に、配線５５７となる導電層５６１ｆを形成する。
図４３（ａ）及び図４３（ｂ）に示すように、導電層５６１ｆの上に、積層膜５５０ｆを形成する。
図４４（ａ）及び図４４（ｂ）に示すように、積層膜５５０ｆを所定の形状に加工し、その上に、絶縁層５６５となる絶縁膜５６５ｆを形成する。絶縁膜５６５ｆは、例えば、酸化シリコン（ＳｉＯ２）などを用いて形成することができる。
図４５（ａ）及び図４５（ｂ）に示すように、絶縁膜５６５ｆの一部を除去し、導電層５６１ｆを所定の形状に加工する。これにより、配線５５７が形成される。このとき、導電層５６１ｆの一部は、接続ピラー５６２ｆａに電気的に接続される接続ピラー５６２ｆｂとなる。さらに、この上に、絶縁層５６６となる絶縁膜５６６ｆを形成する。
図４６（ａ）及び図４６（ｂ）に示すように、絶縁膜５６６ｆに開口部５６６ｐを形成する。これにより、接続ピラー５６２ｆｂが露出する。
図４７（ａ）及び図４７（ｂ）に示すように、上面に、配線５５８となる導電層５６２ｆを形成する。導電層５６２ｆの一部は、接続ピラー５６２ｆｂと電気的に接続される。 図４８（ａ）及び図４８（ｂ）に示すように、導電層５６２ｆを所定の形状に加工する。これにより、配線５５８が形成される。配線５５８は、接続ピラー５６２ｆｂと電気的に接続される。
図４９（ａ）及び図４９（ｂ）に示すように、絶縁膜５６６ｆに所定の形状の開口部５６６ｏを形成する。開口部５６６ｏを介して、絶縁膜５６１ｂｆを加工し、さらに開口部５６６ｏを介して、犠牲層５１４ｌを除去する。これにより、空洞部５７０が形成される。犠牲層５１４ｌの除去は、例えば、ウェットエッチング法を用いて行うことができる。
なお、固定部５６７をリング状とする場合には、例えば、空洞部５７０の上方における非空洞部の縁と、膜部５６４と、の間を絶縁膜で埋める。
以上の様にして圧力センサが形成される。
（第５の実施形態）
図５０は、第４の実施形態に係るマイクロフォンを例示する模式的平面図である。
図５０に示すように、マイクロフォン４１０は、前述した各実施形態に係る任意の圧力センサ（例えば、圧力センサ２００）や、それらの変形に係る圧力センサを有する。以下においては、一例として、圧力センサ２００を有するマイクロフォン４１０について例示をする。
マイクロフォン４１０は、携帯情報端末４２０の端部に組み込まれている。マイクロフォン４１０に設けられた圧力センサ２００の基板２１０は、例えば、携帯情報端末４２０の表示部４２１が設けられた面に対して実質的に平行とすることができる。なお、基板２１０の配置は例示をしたものに限定されるわけではなく、適宜変更することができる。
マイクロフォン４１０は、圧力センサ２００などを備えているので、広域の周波数に対して高感度とすることができる。
なお、マイクロフォン４１０が携帯情報端末４２０に組み込まれている場合を例示したがこれに限定されるわけではない。マイクロフォン４１０は、例えば、ＩＣレコーダーやピンマイクロフォンなどにも組み込むことができる。
（第６の実施形態）
実施形態は、上記の各実施形態の圧力センサを用いた音響マイクに係る。
図５１は、第５の実施形態に係る音響マイクを例示する模式的断面図である。
実施形態に係る音響マイク４３０は、プリント基板４３１と、カバー４３３と、圧力センサ２００と、を含む。プリント基板４３１は、例えばアンプなどの回路を含む。カバー４３３には、アコースティックホール４３５が設けられる。音４３９は、アコースティックホール４３５を通って、カバー４３３の内部に進入する。
圧力センサ２００として、上記の各実施形態に関して説明した圧力センサのいずれか、及び、その変形が用いられる。
音響マイク４３０は、音圧に対して感応する。高感度な圧力センサ２００を用いることにより、高感度な音響マイク４３０が得られる。例えば、圧力センサ２００をプリント基板４３１の上に搭載し、電気信号線を設ける。圧力センサ２００を覆うように、プリント基板４３１の上にカバー４３３を設ける。
実施形態によれば、高感度な音響マイクを提供することができる。
（第７の実施形態）
実施形態は、上記の各実施形態の圧力センサを用いた血圧センサに係る。
図５２（ａ）及び図５２（ｂ）は、第６の実施形態に係る血圧センサを例示する模式図である。
図５２（ａ）は、ヒトの動脈血管の上の皮膚を例示する模式的平面図である。図５２（ｂ）は、図５２（ａ）のＨ１−Ｈ２線断面図である。
実施形態においては、圧力センサ２００は、血圧センサ４４０として応用される。この圧力センサ２００には、上記の各実施形態に関して説明した圧力センサのいずれか、及び、その変形が用いられる。
これにより、小さいサイズの圧力センサで高感度な圧力検知が可能となる。圧力センサ２００を動脈血管４４１の上の皮膚４４３に押し当てることで、血圧センサ４４０は、連続的に血圧測定を行うことができる。
本実施形態によれば、高感度な血圧センサを提供することができる。
（第８の実施形態）
実施形態は、上記の各実施形態の圧力センサを用いたタッチパネルに係る。
図５３は、第７の実施形態に係るタッチパネルを例示する模式的平面図である。
実施形態においては、圧力センサ２００が、タッチパネル４５０として用いられる。この圧力センサ２００には、上記の各実施形態に関して説明した圧力センサのいずれか、及び、その変形が用いられる。タッチパネル４５０においては、圧力センサ２００が、ディスプレイの内部及びディスプレイの外部の少なくともいずれかに搭載される。
例えば、タッチパネル４５０は、複数の第１配線４５１と、複数の第２配線４５２と、複数の圧力センサ２００と、制御部４５３と、を含む。
この例では、複数の第１配線４５１は、Ｙ軸方向に沿って並ぶ。複数の第１配線４５１のそれぞれは、Ｘ軸方向に沿って延びる。複数の第２配線４５２は、Ｘ軸方向に沿って並ぶ。複数の第２配線４５２のそれぞれは、Ｙ軸方向に沿って延びる。
複数の圧力センサ２００のそれぞれは、複数の第１配線４５１と複数の第２配線４５２とのそれぞれの交差部に設けられる。圧力センサ２００の１つは、検出のための検出要素２００ｅの１つとなる。ここで、交差部は、第１配線４５１と第２配線４５２とが交差する位置及びその周辺の領域を含む。
複数の圧力センサ２００のそれぞれの一端２５１は、複数の第１配線４５１のそれぞれと接続される。複数の圧力センサ２００のそれぞれの他端２５２は、複数の第２配線４５２のそれぞれと接続される。
制御部４５３は、複数の第１配線４５１と複数の第２配線４５２とに接続される。
例えば、制御部４５３は、複数の第１配線４５１に接続された第１配線用回路４５３ａと、複数の第２配線４５２に接続された第２配線用回路４５３ｂと、第１配線用回路４５３ａと第２配線用回路４５３ｂとに接続された制御回路４５５と、を含む。
圧力センサ２００は、小型で高感度な圧力センシングが可能である。そのため、高精細なタッチパネルを実現することが可能である。
上記の各実施形態に係る圧力センサは、上記の応用の他に、気圧センサ、または、タイヤの空気圧センサなどのように、様々な圧力センサデバイスに応用することができる。
実施形態によれば、高感度の歪検知素子、圧力センサ、マイクロフォン、血圧センサ及びタッチパネルを提供することができる。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、歪検知素子、圧力センサ、マイクロフォン、血圧センサ及びタッチパネルに含まれる基板、歪検知素子、第１磁性層、第２磁性層、中間層およびバイアス層などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した歪検知素子、圧力センサ、マイクロフォン、血圧センサ及びタッチパネルを基にして、当業者が適宜設計変更して実施し得る全ての歪検知素子、圧力センサ、マイクロフォン、血圧センサ及びタッチパネルも、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０…第１磁性層（下部磁性層）、 １０ｍ…磁化、 １０ｍｆ…初期磁化、 １０ｐ、１０ｐｂ…バイアス、 １０ｐｈ…磁界バイアス、 １１…第１磁化固定層、 １１ｍ…磁化、 １２…第２磁化固定層、 １２ｍ…磁化、 １３…磁気結合層、 ２０…第２磁性層（上部磁性層）、 ２０ｍ…磁化、 ２０ｍｆ…初期磁化、 ２０ｐ、２０ｐｂ…バイアス、 ２０ｐｈ…磁界バイアス、 ３０…中間層、 ４０、４０ａ、４０ｂ、４０ｃ、４０ｄ、４０ｅ…バイアス層、 ４１ａ…第１バイアス磁性層、 ４１ａｍ…磁化、 ４１ｂ…第２バイアス磁性層、 ４１ｂｍ…磁化、 ４１ｃ…第３バイアス磁性層、 ４１ｃｍ…磁化、 ４２…バイアスピニング層、 ４２ａ…下部バイアスピニング層、 ４２ｂ…上部バイアスピニング層、 ４３…分離層、 ４３ａ…下部分離層、 ４３ｂ…上部分離層、 ４４ａ…第１磁気結合層、 ４４ｂ…第２磁気結合層、 ５０…下地層、 ６０…ピニング層、 ７０…キャップ層、 ８１…絶縁層、 ８３…ハードバイアス層、 ８３ｍ…ハードバイアス、 １００、１００ａ、１００ｂ、１００ｃ、１００ｄ、１００ｅ、１００ｆ、１００ｇ、１００ｈ、１００ｉ、１００ｊ、１００ｋ、１００ｌ、１００ｍ…歪検知素子、 １００ｇｃ…重心、 １０１、１０２、１０３、１０４…歪検知素子部、 １１０、１１０ａ、１１０ｂ…下部バイアス層、 １１１ａ…下部第１バイアス磁性層、 １１１ａｍ…磁化、 １１１ｂ…下部第２バイアス磁性層、 １１１ｂｍ…磁化、 １１１ｃ…下部第３バイアス磁性層、 １１１ｃｍ…磁化、 １１４ａ…下部第１磁気結合層、 １１４ｂ…下部第２磁気結合層、 １２０、１２０ａ、１２０ｂ…上部バイアス層、 １２１ａ…上部第１バイアス磁性層、 １２１ａｍ…磁化、 １２１ｂ…上部第２バイアス磁性層、 １２１ｂｍ…磁化、 １２４ａ…上部第１磁気結合層、 １２５ｂｍ…磁化、 １８１…第１直線、 １８２…第２直線、 ２００、２００ａ、２００ｂ…圧力センサ、 ２００ｅ…検出要素、 ２０１…支持部、 ２０１ａ…空洞部、 ２０１ｈ…貫通孔、 ２１０…基板、 ２１０ｒ…外縁、 ２１０ｇｃ…重心、 ２２１…第１配線、 ２２２…第２配線、 ２３０…ビアコンタクト、 ２４１…基体、 ２４２…薄膜、 ２５１…一端、 ２５２…他端、 ３００…歪検知素子、 ３００ａ、３００ｂ…歪検知素子、 ４１０…マイクロフォン、 ４２０…携帯情報端末、 ４２１…表示部、 ４３０…音響マイク、 ４３１…プリント基板、 ４３３…カバー、 ４３５…アコースティックホール、 ４３９…音、 ４４０…血圧センサ、 ４４１…動脈血管、 ４４３…皮膚、 ４５０…タッチパネル、 ４５１…第１配線、 ４５２…第２配線、 ４５３…制御部、 ４５３ａ…第１配線用回路、 ４５３ｂ…第２配線用回路、 ４５５…制御回路、 ５１２Ｄ…ドレイン、 ５１２Ｇ…ゲート、 ５１２Ｉ…素子分離絶縁層、 ５１２Ｍ…半導体層、 ５１２Ｓ…ソース、 ５１４ａ…層間絶縁膜、 ５１４ｂ…層間絶縁膜、 ５１４ｃ、５１４ｄ、５１４ｅ…接続ピラー、 ５１４ｆ、５１４ｇ…配線部、 ５１４ｈ、５１４ｉ…層間絶縁膜、 ５１４ｊ、５１４ｋ…接続ピラー、 ５１４ｌ…犠牲層、 ５３１…半導体基板、 ５３２…トランジスタ、 ５５０ｆ…積層膜、 ５５７…配線、 ５５８…配線、 ５６１ｂｆ…絶縁膜、 ５６１ｆ…導電層、 ５６１ｆａ…接続ピラー、 ５６２ｆ…導電層、 ５６２ｆａ、５６２ｆｂ…接続ピラー、 ５６４…膜部、 ５６５…絶縁層、 ５６５ｆ…絶縁膜、 ５６６…絶縁層、 ５６６ｆ…絶縁膜、 ５６６ｏ、５６６ｐ…開口部、 ５６７…固定部、 ５７０…空洞部、 ６１５…アンテナ、 ６１６…電気配線、 ６１７…送信回路、 ６１７ａ…コンバータ、 ６１７ｂ…マンチェスター符号化部、 ６１７ｃ…切替部、 ６１７ｄ…タイミングコントローラ、 ６１７ｅ…データ訂正部、 ６１７ｆ…同期部、 ６１７ｇ…判定部、 ６１７ｈ…電圧制御発振器、 ６１７ｒ…受信回路、 ６１８…受信部、 ６１８ａ…記憶部、 ６１８ｂ…中央演算部、 ６１８ｄ…電子機器、 ６３０…半導体回路部、 ６４０…圧力センサ、 ６５０…検知部、 ６６４…膜部、 ６６７…固定部、 ６７１…基部、 ８０１…力、 Ｅ１…第１電極、 Ｅ２…第２電極、 Ｈｃ…保磁力、 Ｈｋ…異方性磁界、 ＭＡ１…磁化容易軸、 ＭＡ２…磁化困難軸、 ＭＦ…磁場、 Ｒ…電気抵抗、 ＳＴ０…無歪状態、 ＳＴｃ…圧縮状態、 ＳＴｔ…引張状態、 ｃｓ…圧縮応力、 ｔ…厚さ、 ｔｓ…引張応力
本発明の実施形態は、センサ、マイクロフォン、血圧センサおよびタッチパネルに関する。
本発明の実施形態は、感度の向上を図ることができるセンサ、マイクロフォン、血圧センサおよびタッチパネルを提供する。
実施形態によれば、センサは、変形可能な基板と、前記基板に設けられた歪検知素子と、を備含む。前記歪検知素子は、第１磁化を有する第１層と、第２磁化を有し前記第２磁化は前記基板の変形に応じて変化する第２層と、前記第１層と前記第２層との間に設けられた中間層と、第３層と、を含む。前記中間層と前記第３層との間に前記第２層が設けられる。前記第３層は、Ｉｒ−Ｍｎ、Ｐｔ−Ｍｎ、Ｐｄ−Ｐｔ−Ｍｎ及びＲｕ−Ｒｈ−Ｍｎよりなる群から選択された少なくともいずれかの第１材料、並びに、ＣｏＰｔ（Ｃｏの比率は、５０ａｔ．％以上８５ａｔ．％以下）、（Ｃｏ ｘ Ｐｔ １００−ｘ ） １００−ｙ Ｃｒ ｙ （ｘは５０ａｔ．％以上８５ａｔ．％以下、ｙは０ａｔ．％以上４０ａｔ．％以下）、及び、ＦｅＰｔ（Ｐｔの比率は４０ａｔ．％以上６０ａｔ．％以下）の少なくともいずれかの第２材料、の少なくともいずれかを含む。前記第２磁化は、前記第１磁化に対して傾斜する。

Claims (1)

  1. 変形可能な基板の上に設けられる歪検知素子であって、
    第１磁性層と、
    前記基板の変形に応じて磁化が変化する第２磁性層と、
    前記第１磁性層と前記第２磁性層との間に設けられた中間層と、
    バイアス層であって、前記中間層と前記バイアス層との間に前記第２磁性層が設けられ、前記第２磁性層にバイアスを印加する前記バイアス層と、
    を備えた歪検知素子。
JP2018130658A 2018-07-10 2018-07-10 センサ、マイクロフォン、血圧センサおよびタッチパネル Pending JP2018201023A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018130658A JP2018201023A (ja) 2018-07-10 2018-07-10 センサ、マイクロフォン、血圧センサおよびタッチパネル

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018130658A JP2018201023A (ja) 2018-07-10 2018-07-10 センサ、マイクロフォン、血圧センサおよびタッチパネル

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2017176353A Division JP6370980B2 (ja) 2017-09-14 2017-09-14 センサ、マイクロフォン、血圧センサおよびタッチパネル

Publications (1)

Publication Number Publication Date
JP2018201023A true JP2018201023A (ja) 2018-12-20

Family

ID=64668401

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018130658A Pending JP2018201023A (ja) 2018-07-10 2018-07-10 センサ、マイクロフォン、血圧センサおよびタッチパネル

Country Status (1)

Country Link
JP (1) JP2018201023A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023167171A1 (ja) * 2022-03-01 2023-09-07 ミネベアミツミ株式会社 脈波センサ
CN116930833A (zh) * 2023-09-18 2023-10-24 江苏多维科技有限公司 磁传感器及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002357489A (ja) * 2001-05-31 2002-12-13 Matsushita Electric Ind Co Ltd 応力センサー
JP2008107323A (ja) * 2006-10-24 2008-05-08 Headway Technologies Inc 磁性膜センサおよびその製造方法
JP2011244938A (ja) * 2010-05-25 2011-12-08 Toshiba Corp 血圧センサ
JP2012078186A (ja) * 2010-09-30 2012-04-19 Toshiba Corp 歪検知素子、および血圧センサ
JP2013073374A (ja) * 2011-09-27 2013-04-22 Toshiba Corp タッチパネル及び表示装置
JP2013072712A (ja) * 2011-09-27 2013-04-22 Toshiba Corp 歪検知装置及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002357489A (ja) * 2001-05-31 2002-12-13 Matsushita Electric Ind Co Ltd 応力センサー
JP2008107323A (ja) * 2006-10-24 2008-05-08 Headway Technologies Inc 磁性膜センサおよびその製造方法
JP2011244938A (ja) * 2010-05-25 2011-12-08 Toshiba Corp 血圧センサ
JP2012078186A (ja) * 2010-09-30 2012-04-19 Toshiba Corp 歪検知素子、および血圧センサ
JP2013073374A (ja) * 2011-09-27 2013-04-22 Toshiba Corp タッチパネル及び表示装置
JP2013072712A (ja) * 2011-09-27 2013-04-22 Toshiba Corp 歪検知装置及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023167171A1 (ja) * 2022-03-01 2023-09-07 ミネベアミツミ株式会社 脈波センサ
CN116930833A (zh) * 2023-09-18 2023-10-24 江苏多维科技有限公司 磁传感器及其制备方法
CN116930833B (zh) * 2023-09-18 2024-01-12 江苏多维科技有限公司 磁传感器及其制备方法

Similar Documents

Publication Publication Date Title
JP6211866B2 (ja) 圧力センサ、マイクロフォン、血圧センサおよびタッチパネル
JP6223761B2 (ja) 歪検知素子、圧力センサ、マイクロフォン、血圧センサおよびタッチパネル
US10746526B2 (en) Strain sensing element and pressure sensor
JP6200358B2 (ja) 圧力センサ、マイクロフォン、血圧センサおよびタッチパネル
US9342179B2 (en) Strain sensing element, pressure sensor, microphone, blood pressure sensor, and touch panel
JP6173854B2 (ja) 歪検知素子、圧力センサ、マイクロフォン、血圧センサ及びタッチパネル
US10444085B2 (en) Strain sensing element, pressure sensor, microphone, blood pressure sensor, and touch panel
JP2014074606A (ja) 圧力センサ、音響マイク、血圧センサ及びタッチパネル
JP6370980B2 (ja) センサ、マイクロフォン、血圧センサおよびタッチパネル
JP2015059927A (ja) 圧力センサ、マイクロフォン、血圧センサ及びタッチパネル
JP2015179779A (ja) 歪検出素子、圧力センサ、マイクロフォン、血圧センサ及びタッチパネル
JP6200565B2 (ja) 圧力センサ、音響マイク、血圧センサ及びタッチパネル
JP2018201023A (ja) センサ、マイクロフォン、血圧センサおよびタッチパネル
JP6470353B2 (ja) 歪検知素子、センサ、マイクロフォン、血圧センサ及びタッチパネル
JP6450811B2 (ja) 歪検知素子、圧力センサ、マイクロフォン、血圧センサ及びタッチパネル
JP6577632B2 (ja) センサ
JP6363271B2 (ja) センサ
JP6457614B2 (ja) 歪検出素子、圧力センサ、マイクロフォン、血圧センサ及びタッチパネル

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180710

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180717

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180717

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190408

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190507

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20191118