JP2018139330A - 半導体装置の作製方法 - Google Patents

Abstract

【課題】安定した薄膜の微細加工方法を提供する。または、微細化された半導体装置を提供する。【解決手段】被形成面上に被加工膜を形成し、被加工膜上に、有機塗布膜を形成し、有機塗布膜上に、レジスト膜を形成し、レジスト膜を露光し、レジスト膜の一部を現像により除去して有機塗布膜の一部を露出させ、プラズマ処理により、レジスト膜の上面及び側面に有機物層を堆積させ、レジスト膜及び有機物層をマスクとして、有機塗布膜の一部をエッチングして被加工膜の一部を露出させ、レジスト膜及び有機物層をマスクとして、被加工膜の一部をエッチングする、薄膜の加工方法。【選択図】図１

Description

本発明の一態様は、薄膜の加工方法に関する。また、本発明の一態様は、半導体装置、
及び半導体装置の作製方法に関する。

なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる
装置全般を指し、トランジスタ、半導体回路、記憶装置、撮像装置、電気光学装置、発電
装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、及び電子機器は半導体装置ともいえ
る。

絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術
が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（単に表示装置と
も表記する）のような電子デバイスに広く応用されている。トランジスタに適用可能な半
導体薄膜として、シリコン系半導体材料が広く知られているが、その他の材料として酸化
物半導体が注目されている。

例えば、酸化物半導体として、酸化亜鉛、又はＩｎ−Ｇａ−Ｚｎ系酸化物半導体を用い
てトランジスタを作製する技術が開示されている（特許文献１及び特許文献２参照）。

また、近年では電子機器の高性能化、小型化、または軽量化に伴い、微細化されたトラ
ンジスタなどの半導体素子を、高密度に集積した集積回路の要求が高まっている。

特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報

本発明の一態様は、安定した薄膜の微細加工方法を提供することを課題の一とする。ま
たは、本発明の一態様は、微細化された半導体装置を提供することを課題の一とする。

または、本発明の一態様は、信頼性の高い半導体装置を提供することを課題の一とする
。または、本発明の一態様は、酸化物半導体を用いた半導体装置に良好な電気的特性を付
与することを課題の一とする。

なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の
一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課
題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、
図面、請求項などの記載から、これら以外の課題を抽出することが可能である。

本発明の一態様は、被形成面上に被加工膜を形成し、被加工膜上に、有機塗布膜を形成
し、有機塗布膜上に、レジスト膜を形成し、レジスト膜を露光又はレジスト膜に電子ビー
ムを照射し、レジスト膜の一部を現像により除去して有機塗布膜の一部を露出させ、プラ
ズマ処理により、レジスト膜の上面及び側面に有機物層を堆積させ、レジスト膜及び有機
物層をマスクとして、有機塗布膜の一部をエッチングして被加工膜の一部を露出させ、レ
ジスト膜及び有機物層をマスクとして、被加工膜の一部をエッチングする、薄膜の加工方
法である。

また、本発明の他の一態様は、絶縁表面上に半導体膜を形成し、半導体膜の一部をエッ
チングして島状の半導体層を形成し、半導体層上に導電膜を形成し、導電膜上に有機塗布
膜を形成し、有機塗布膜上に、レジスト膜を形成し、レジスト膜を露光又はレジスト膜に
電子ビームを照射し、レジスト膜の一部を現像により除去して有機塗布膜の一部を露出さ
せ、プラズマ処理により、レジスト膜の上面及び側面に有機物層を堆積させ、レジスト膜
及び有機物層をマスクとして、有機塗布膜の一部をエッチングして導電膜の一部を露出さ
せ、レジスト膜及び有機物層をマスクとして、導電膜の一部をエッチングして半導体層と
電気的に接続する第１の電極及び第２の電極を形成し、半導体層、第１の電極及び第２の
電極上に、ゲート絶縁層を形成し、ゲート絶縁層上に、半導体層と重なるゲート電極を形
成する、半導体装置の作製方法である。

また、上記半導体装置の作製方法において、露光には、電子ビーム、極端紫外光、また
はＸ線を用いることが好ましい。

また、上記半導体装置の作製方法において、プラズマ処理は、装置の処理室に供給する
反応ガスにフッ素及び炭素を含む化合物を含むガスを用い、有機塗布膜のエッチングは、
反応ガスにフッ素及び炭素を含む化合物を含むガスと、酸素を含むガスの混合ガスを用い
たドライエッチング法により行うことが好ましい。

また、上記半導体装置の作製方法において、半導体膜は、酸化物半導体を含み、プラズ
マ処理、及び有機塗布膜のエッチングに用いる反応ガスに、塩素を含まないガスを用いる
ことが好ましい。

本発明の一態様によれば、安定した薄膜の微細加工方法を提供できる。または、微細化
された半導体装置を提供できる。

実施の形態に係る、薄膜の加工方法を説明する図。 実施の形態に係る、薄膜の加工方法を説明する図。 実施の形態に係る、半導体装置の構成例。 実施の形態に係る、半導体装置の作製方法を説明する図。 実施の形態に係る、半導体装置の作製方法を説明する図。 実施の形態に係る、半導体装置の構成例。 実施の形態に係る、半導体装置の構成例。 実施の形態に係る、表示パネルの構成例。 実施の形態に係る、電子機器の構成例。 実施の形態に係る、電子機器の構成例。 実施例に係る、ＳＥＭ像。 実施例に係る、ＳＥＭ像。 実施例に係る、ＳＥＭ像。 実施例に係る、測長結果。 実施例に係る、四重極型質量分析計による測定結果。 実施例に係る、ＸＰＳスペクトル。

実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定
されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更
し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態
の記載内容に限定して解釈されるものではない。

なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には
同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様
の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。

なお、本明細書で説明する各図において、各構成の大きさ、層の厚さ、または領域は、
明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されな
い。

なお、本明細書等における「第１」、「第２」等の序数詞は、構成要素の混同を避ける
ために付すものであり、数的に限定するものではない。

トランジスタは半導体素子の一種であり、電流や電圧の増幅や、導通または非導通を制
御するスイッチング動作などを実現することができる。本明細書におけるトランジスタは
、ＩＧＦＥＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓ
ｉｓｔｏｒ）や薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ
）を含む。

（実施の形態１）
本実施の形態では、本発明の一態様の薄膜の加工方法について、図面を参照して説明す
る。

［方法例］
図１は、本実施の形態で例示する薄膜の加工方法に係る各段階における断面概略図及び
上面概略図である。図１（Ａ２）乃至（Ｆ２）に上面概略図を、図１（Ａ１）乃至（Ｆ１
）には図１（Ａ２）乃至（Ｆ２）中に示す切断線Ａ−Ｂにおける断面概略図をそれぞれ示
す。

〔被加工膜の形成〕
まず、基板１０１上に被加工膜１０２を形成する。

基板１０１は、被加工膜１０２を形成するための基材である。例えば基板１０１として
、ガラス基板、金属基板、合金基板、半導体基板などを用いることができる。また、基板
１０１は、単なる支持基板に限らず、トランジスタなどのデバイスが予め形成された基板
であってもよい。

被加工膜１０２は、本発明の一態様の薄膜の加工方法を用いて加工する膜である。被加
工膜１０２としては、後のエッチングによってエッチング可能な薄膜であれば特に限られ
ない。例えば被加工膜１０２に含まれる材料として、例えば金属や合金などの導電体、半
導体、または絶縁体などを用いることができる。または、金属または半導体の酸化物や、
これらの窒化物を用いてもよい。

また、被加工膜１０２は、上述の材料を含む膜の単層としてもよいし、上述の材料を含
む膜を積層した積層構造としてもよい。また、被加工膜１０２を積層構造とした場合、積
層構造を構成する各膜の材料として、後のエッチング工程において一度の処理でエッチン
グ可能な材料を選択してもよいし、異なる条件により順次エッチング可能な材料を選択し
てもよい。

被加工膜１０２の形成方法としては特に限定されず、被加工膜１０２に用いる材料に応
じて適宜選択すればよい。例えばスパッタリング法、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐ
ｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａ
ｘｙ）法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、ＰＬＤ（Ｐ
ｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、蒸着法、メッキ法、塗布法、液滴
吐出法、ディップ法、スプレー塗布法、スピンコート法、スクリーン印刷法、オフセット
印刷法などの、薄膜の形成技術を用いて形成することができる。

本実施の形態では、被加工膜１０２として金属膜を用い、スパッタリング法により形成
する。

〔有機塗布膜、レジスト膜の形成〕
続いて、被加工膜１０２上に有機塗布膜１０３、及びレジスト膜１０４を形成する（図
１（Ａ１）、（Ａ２））。

レジスト膜１０４としては、フォトレジストとも呼ばれる感光性の有機樹脂を用いれば
よい。例えば、ポジ型のフォトレジストやネガ型のフォトレジストを用いることができる
。レジスト膜１０４は、例えばスピンコート法などにより均一な厚さに形成することがで
きる。

有機塗布膜１０３としては、非感光性の有機樹脂を用いる。ここで、有機塗布膜１０３
として、被加工膜１０２とレジスト膜１０４との密着性を改善する機能を有していてもよ
い。また有機塗布膜１０３に遮光性を持たせ、後の露光の際にレジスト膜１０４を透過し
た光が、被加工膜１０２、基板１０１、または基板１０１を支持するステージなどの表面
で反射し、再度レジスト膜１０４を透過することを抑制するなどの、反射防止膜としての
機能を有していてもよい。このような反射防止膜としての機能を有する有機塗布膜として
は、例えばＢＡＲＣ（Ｂｏｔｔｏｍ Ａｎｔｉ−Ｒｅｆｌｅｃｔｉｏｎ Ｃｏａｔｉｎｇ
）などがある。

有機塗布膜１０３は、例えばスピンコート法などにより形成することができる。なお、
有機塗布膜１０３は、これよりも下部に凹凸形状がある場合にその段差を被覆することが
好ましい。このように有機塗布膜１０３を形成することで、その上層のレジスト膜１０４
の厚さのばらつきを抑制し、露光不良や、加工後のレジスト幅のばらつきを低減できる。

〔レジスト膜の露光、現像〕
続いて、レジスト膜１０４を露光する。露光に用いる光は、例えばｉ線（波長３６５ｎ
ｍ）、ｇ線（波長４３６ｎｍ）、ｈ線（波長４０５ｎｍ）、またはこれらを混合させた光
を用い、フォトマスクを介してレジスト膜１０４に照射することができる。また液浸露光
技術を用いて露光を行ってもよい。また、露光に用いる光として、極端紫外光（ＥＵＶ：
Ｅｘｔｒｅｍｅ Ｕｌｔｒａ−ｖｉｏｌｅｔ）やＸ線を用いてもよい。また露光に用いる
光に換えて、電子ビームを用いることもできる。極端紫外光、Ｘ線または電子ビームを用
いると、極めて微細な加工が可能となるため好ましい。なお、電子ビームなどのビームを
走査することにより露光を行う場合には、フォトマスクは不要である。

続いて、露光したレジスト膜１０４に対して現像処理を施すことで、レジスト膜１０４
の不要な部分を除去し、有機塗布膜１０３の表面の一部を露出させる。（図１（Ｂ１）、
（Ｂ２））。なお、現像処理には、現像後のベーク処理を含む。

図１（Ｂ１）、（Ｂ２）に示すように、本実施の形態では、現像後のレジスト膜１０４
の対向する２つの側面の間隔をＬ_０とする。

〔有機物層の形成〕
続いて、プラズマ処理を行い、レジスト膜１０４の側面及び上面を覆う有機物層１１１
を形成する（図１（Ｃ１）、（Ｃ２））。

有機物層１１１は、プラズマ処理に用いるガスの成分を含む反応生成物である。このよ
うな有機物層１１１を形成するためには、プラズマ処理に用いる反応ガスとして、ＣＨＦ
_３、Ｃ_４Ｆ_８、またはＣ_２Ｆ_６等のフッ素と炭素を含む化合物を含むガスを用いることが
好ましい。

フッ素と炭素を含む化合物（有機フッ素化合物とも呼ぶ）を含むガスを用いてプラズマ
処理を施すことにより、フッ素と炭素を含む化合物を含むガスがプラズマ中で解離してＣ
Ｆ、ＣＦ_２、ＣＦ_３等が生成される。これらがレジスト膜１０４の表面に反応生成物とし
て堆積し、その結果レジスト膜１０４の表面に炭素とフッ素を含む高分子有機化合物（フ
ルオロカーボンポリマーとも呼ぶ）を含む有機物層１１１を形成することができる。

また、プラズマ源として、容量結合型プラズマ（ＣＣＰ：Ｃａｐａｃｉｔｉｖｅｌｙ
Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）、誘導結合プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ
Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）、電子サイクロトロン共鳴（ＥＣＲ：Ｅｌｅｃｔｒｏ
ｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）プラズマ、ヘリコン波励起プラズマ（Ｈ
ＷＰ：Ｈｅｌｉｃｏｎ Ｗａｖｅ Ｐｌａｓｍａ）、マイクロ波励起表面波プラズマ（Ｓ
ＷＰ：Ｓｕｒｆａｃｅ Ｗａｖｅ Ｐｌａｓｍａ）などを用いることができる。特に、Ｉ
ＣＰ、ＥＣＲ、ＨＷＰ、及びＳＷＰは、高密度のプラズマを生成することができる。

また、プラズマ処理の条件によっては、図１（Ｃ１）に示すように、有機塗布膜１０３
の上面の一部がエッチングされる場合がある。このとき、エッチングにより生じた有機塗
布膜１０３の反応生成物が有機物層１１１に混入する場合がある。

有機物層１１１がレジスト膜１０４の側面に形成されることにより、有機塗布膜１０３
の露出した領域の幅が狭められる。より具体的には、レジスト膜１０４の側面に堆積した
有機物層１１１の横方向（被形成面に平行な方向）の厚さの分だけ狭くなる。

レジスト膜１０４の側面に形成される有機物層１１１の横方向の厚さは、プラズマ処理
の条件によって制御することができる。例えば、反応ガス中に含まれるフッ素と炭素を含
む化合物を含むガスの濃度（流量）、プラズマ処理の処理時間、コイル型の電極に印加さ
れる電力量、基板側の電極に印加される電力量などにより、有機物層１１１の厚さや密度
を制御することができる。

なお、ここではプラズマ処理に用いる反応ガスとして、フッ素と炭素を含む化合物を含
むガスについて説明したが、これに限られず、レジスト膜１０４の表面に有機物層１１１
が形成されるガスを用いることができる。例えば、Ｃｌ_２やＢＣｌ_３などの塩素系のガス
を用いることができる。このような塩素系のガスを反応ガスとして用いた場合に、レジス
ト膜１０４の側面に形成される有機物層１１１は、エッチングされた有機塗布膜１０３の
成分（例えば炭素）と反応ガスとの反応生成物である、塩素と炭素を含む化合物が主成分
となる。また、プラズマ処理によってレジスト膜１０４の一部がエッチングされることに
より、エッチングされたレジスト膜１０４の成分が有機物層１１１に混入している場合が
ある。

図１（Ｃ１）、（Ｃ２）に示すように、本実施の形態では、レジスト膜１０４の側面に
形成された有機物層１１１の、対向する２つの側面の間隔をＬ_１とする。ここでＬ_１は、
有機物層１１１を形成する前の段階における上記Ｌ_０よりも短い。

〔有機塗布膜のエッチング〕
続いて、有機塗布膜１０３のレジスト膜１０４及び有機物層１１１に覆われていない領
域をエッチングし、被加工膜１０２の上面の一部を露出させる（図１（Ｄ１）、（Ｄ２）
）。

有機物層１１１のエッチングは、ウェットエッチング法またはドライエッチング法のい
ずれの方法を用いてもよいが、ドライエッチング法を用いて上記プラズマ処理を行う装置
で大気中に暴露することなく、プラズマ処理とエッチングを連続的に処理することが好ま
しい。

ドライエッチングに用いる反応ガスとしては、有機塗布膜１０３をエッチング可能なガ
スであれば特に限定されないが、フッ素と炭素を含む化合物を含むガスを用いることが好
ましい。例えば、プラズマ処理にフッ素と炭素を含む化合物ガスを含む反応ガスを用いる
場合には、ドライエッチングに用いる反応ガスとして、フッ素と炭素を含む化合物を含む
ガス及び酸素を含むガスの混合ガスを用いることで、プラズマ処理を行った装置内で連続
的にドライエッチングを行うことができる。

ここで、図１（Ｄ１）に示すように、ドライエッチングによって有機物層１１１も同時
にエッチングされ、有機物層１１１の厚さが減少することがある。したがってレジスト膜
１０４の側面に形成された有機物層１１１の、対向する２つの側面の間隔は、上記エッチ
ング前のＬ_１よりも大きくなる。

ここで、ドライエッチングの反応ガスとしてフッ素と炭素を含む化合物を含むガス及び
酸素を含むガスの混合ガスを用いた場合、ドライエッチング中にはフルオロカーボンポリ
マーの堆積とエッチングが同時に起こる。反応ガス中のフッ素と炭素を含む化合物を含む
ガスと酸素を含むガスの混合比（ガス流量比）を調整することにより、堆積速度よりもエ
ッチング速度が優位となり、有機塗布膜１０３をエッチングすることができる。またこの
ように、レジスト膜１０４の側面において、フルオロカーボンポリマーの堆積とエッチン
グが同時に起こるように反応ガスを選択することで、レジスト膜１０４の側面に形成され
た有機物層１１１の厚さの減少を低減することができる。

〔被加工膜のエッチング〕
続いて、レジスト膜１０４及び有機物層１１１をマスクとして、被加工膜１０２の一部
をエッチングする（図１（Ｅ１）、（Ｅ２））。

被加工膜１０２のエッチングは、ウェットエッチング法またはドライエッチング法のい
ずれの方法を用いてもよく、被加工膜１０２の材料に応じて適宜選択すればよい。

ここで、被加工膜１０２のエッチングを、フッ素と炭素を含む化合物を含むガス及び酸
素を含むガスの混合ガスを反応ガスに用いたドライエッチング法により行うことが好まし
い。例えば被加工膜１０２として導電膜を用いた場合には、このような反応ガスによりエ
ッチングすることができる。このような反応ガスを用いたドライエッチング法を用いるこ
とで、上記プラズマ処理、有機塗布膜１０３のエッチング、及び被加工膜１０２のエッチ
ングを、大気に曝すことなく連続して行うことができる。

なお、被加工膜１０２のエッチングの条件によっては、有機物層１１１も同時にエッチ
ングされ、有機物層１１１の対向する側面の間隔が大きくなる場合がある。したがって、
上記プラズマ処理によって有機物層１１１を形成する際、被加工膜１０２のエッチング時
の有機物層１１１のエッチング量を考慮して、予め厚く形成しておくことが好ましい。

〔レジスト膜、有機塗布膜、有機物層の除去〕
続いて、レジスト膜１０４、有機塗布膜１０３、及び有機物層１１１を除去する（（図
１（Ｆ１）、（Ｆ２））。

レジスト膜１０４、有機塗布膜１０３、及び有機物層１１１を除去する方法としては、
例えばレジスト剥離液を用いてこれらを除去する方法が挙げられる。または、酸素を含む
雰囲気下でのプラズマ処理により、これらを分解除去してもよい。

以上の工程により、被加工膜１０２を微細に加工することができる。ここで図１（Ｆ１
）、（Ｆ２）に示すように、加工後の被加工膜１０２の互いに対向する２つの側面の間の
間隔をＬ_２とすると、Ｌ_２は上記Ｌ_０以下である。

［比較例］
ここで比較例として、上記有機物層１１１を形成しない場合について説明する。

まず、上記と同様に基板１０１上に被加工膜１０２、有機塗布膜１０３、及びレジスト
膜１０４を形成する。その後、レジスト膜１０４の露光、及び現像を行い、レジスト膜１
０４を加工する（図２（Ａ））。

続いて、有機塗布膜１０３をエッチングする（図２（Ｂ））。このとき、レジスト膜１
０４も同時にエッチングされることにより、レジスト膜１０４の対向する２つの側面の間
隔が広がってしまう。

続いて、レジスト膜１０４をマスクとして、被加工膜１０２をエッチングする。このと
き、レジスト膜１０４の一部が同時にエッチングされる場合がある。

その後、レジスト膜１０４及び有機塗布膜１０３を除去する（図２（Ｃ））。

このように、有機物層１１１を形成しない場合では、有機塗布膜１０３のエッチング時
、及び被加工膜１０２のエッチング時に、レジスト膜１０４の一部がエッチングされる。
その結果、図２（Ｃ）に示すように、加工後の被加工膜１０２の対向する側面の間隔Ｌ_２
は、加工後のレジスト膜１０４の対向する側面の間隔Ｌ_０よりも大きくなってしまう。こ
のように、ある設計寸法で加工されたレジスト膜１０４の一部がエッチングされることに
より、加工後の被加工膜１０２のパターンの間隔や幅が当該設計寸法からずれてしまう（
広がってしまう）ことを、ＣＤロス（Ｃｒｉｔｉｃａｌ Ｄｉｍｅｎｓｉｏｎ Ｌｏｓｓ
）と呼ぶことがある。ＣＤロスは加工寸法が微細になるほど問題となってくる。

以上が比較例についての説明である。

本発明の一態様の薄膜の加工方法によれば、有機物層１１１をレジスト膜１０４の側面
に形成することにより、有機塗布膜１０３や被加工膜１０２のエッチングに伴うレジスト
幅の縮小を抑制でき、ＣＤロスを実質的に無くすことができる。したがって、微細加工で
あっても設計寸法に即した薄膜の加工を安定して行うことができる。

さらに、上述したように有機物層１１１の厚さは容易に制御することが可能であるため
、ＣＤロスに伴う加工後の被加工膜１０２の間隔のばらつきを低減することができる。

また、レジスト膜１０４を最小加工寸法で加工した場合であっても、有機物層１１１の
厚さを厚く形成することにより、加工後の被加工膜１０２の間隔を最小加工寸法よりも小
さくできる。すなわち、本発明の一態様の加工方法によれば、レジスト膜の最小加工寸法
よりも小さい寸法で、被加工膜を加工することができる。

例えば、露光装置や光源、レジスト膜の材料などの様々な制限により最小加工寸法が２
０ｎｍ乃至３０ｎｍ程度である場合でも、被加工膜の間隔の寸法を２５ｎｍ以下、または
２０ｎｍ以下、または１８ｎｍ以下、または１５ｎｍ以下、または１２ｎｍ以下にまで縮
小することも可能である。

なお、上記方法では有機塗布膜１０３のエッチングよりも前に有機物層１１１を形成す
るためのプラズマ処理を行ったが、有機塗布膜１０３をエッチングした後であって、被加
工膜１０２をエッチングするより前に、有機物層１１１を形成するためのプラズマ処理を
行ってもよい。

本実施の形態は、本明細書中に記載する他の実施の形態及び実施例と適宜組み合わせて
実施することができる。

（実施の形態２）
本実施の形態では、本発明の一態様の薄膜の加工方法を応用した、半導体装置の作製方
法について図面を参照して説明する。以下では、半導体装置の一例としてトランジスタを
例に挙げて説明する。

［構成例］
図３に例示するトランジスタ２００の構成例を示す。図３（Ａ）はトランジスタ２００
の上面概略図であり、図３（Ｂ）は図３（Ａ）中の切断線Ｃ−Ｄにおける断面概略図であ
り、図３（Ｃ）は図３（Ａ）中の切断線Ｅ−Ｆにおける断面概略図である。

トランジスタ２００は基板２０１上に形成され、基板２０１上に設けられた半導体層２
０２と、半導体層２０２と電気的に接続する第１の電極２０４ａ及び第２の電極２０４ｂ
と、半導体層２０２、第１の電極２０４ａ及び第２の電極２０４ｂ上に絶縁層２０３と、
絶縁層２０３上に半導体層２０２と重なるゲート電極２０５と、を有する。

また、トランジスタ２００は、半導体層２０２と基板２０１との間に絶縁層２０６が設
けられている。さらにトランジスタ２００は、ゲート電極２０５上に絶縁層２０７と絶縁
層２０８が順に積層して設けられている。また、絶縁層２０８、絶縁層２０７及び絶縁層
２０３に設けられた開口部を介して、それぞれ第１の電極２０４ａまたは第２の電極２０
４ｂと電気的に接続する配線２０９ａ及び配線２０９ｂが、絶縁層２０８上に設けられて
いる。なお、配線２０９ａ及び配線２０９ｂは必要に応じて設ければよく、不要であれば
設けなくてもよい。

トランジスタ２００のチャネルが形成される半導体層２０２に適用可能な半導体として
は、例えばシリコンやゲルマニウムなどの半導体材料、化合物半導体材料、有機半導体材
料、または酸化物半導体材料などが挙げられる。

また、半導体層２０２に用いる半導体の結晶性についても特に限定されず、非晶質半導
体、結晶性を有する半導体（微結晶半導体、多結晶半導体、単結晶半導体、または一部に
結晶領域を有する半導体）のいずれを用いてもよい。結晶性を有する半導体を用いると、
トランジスタ特性の劣化が抑制されるため好ましい。

例えば上記半導体としてシリコンを用いる場合、アモルファスシリコン、微結晶シリコ
ン、多結晶シリコン、または単結晶シリコンなどを用いることができる。

また、上記半導体として酸化物半導体を用いる場合、インジウム、ガリウム、亜鉛のう
ち少なくともひとつを含む酸化物半導体を用いることが好ましい。代表的にはＩｎ−Ｇａ
−Ｚｎ系金属酸化物などが挙げられる。シリコンよりもバンドギャップが広く、且つキャ
リア密度の小さい酸化物半導体を用いると、オフ状態におけるリーク電流を抑制できるた
め好ましい。

以下では、半導体層２０２に酸化物半導体を適用した場合について説明する。

〔基板〕
基板２０１の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度
の耐熱性を有する材料を用いる。例えば、ガラス基板、セラミック基板、石英基板、サフ
ァイヤ基板、ＹＳＺ（イットリア安定化ジルコニア）基板等を、基板２０１として用いて
もよい。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シ
リコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板等を適用することも可能である
。

また、半導体基板やＳＯＩ基板上に半導体素子が設けられたものを、基板２０１として
用いてもよい。その場合、基板２０１上に層間絶縁層を介してトランジスタ２００を形成
する。このとき、層間絶縁層に埋め込まれた接続電極により、トランジスタ２００のゲー
ト電極２０５、第１の電極２０４ａ及び第２の電極２０４ｂの少なくとも一つが、上記半
導体素子と電気的に接続する構成とすればよい。半導体素子上に層間絶縁層を介してトラ
ンジスタ２００を設けることにより、トランジスタ２００を付加することによる面積の増
大を抑制することができる。

また、基板２０１として、プラスチックなどの可撓性基板を用い、該可撓性基板上に直
接、トランジスタ２００を形成してもよい。または、基板２０１とトランジスタ２００の
間に剥離層を設けてもよい。剥離層は、その上層にトランジスタの一部あるいは全部を形
成した後、基板２０１より分離し、他の基板に転載するのに用いることができる。その結
果、トランジスタ２００は耐熱性の劣る基板や可撓性の基板にも転載できる。

〔ゲート電極〕
ゲート電極２０５は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タ
ングステンから選ばれた金属、または上述した金属を成分とする合金か、上述した金属を
組み合わせた合金等を用いて形成することができる。また、マンガン、ジルコニウムのい
ずれか一または複数から選択された金属を用いてもよい。また、ゲート電極２０５は、単
層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜
の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン
膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タン
タル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜と、
そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造
等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロ
ム、ネオジム、スカンジウムから選ばれた一または複数の金属を組み合わせた合金膜、も
しくはこれらの窒化膜を用いてもよい。

また、ゲート電極２０５は、インジウム錫酸化物、酸化タングステンを含むインジウム
酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸
化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添
加したインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。また
、上記透光性を有する導電性材料と、上記金属の積層構造とすることもできる。

また、ゲート電極２０５と絶縁層２０３との間に、Ｉｎ−Ｇａ−Ｚｎ系酸窒化物半導体
膜、Ｉｎ−Ｓｎ系酸窒化物半導体膜、Ｉｎ−Ｇａ系酸窒化物半導体膜、Ｉｎ−Ｚｎ系酸窒
化物半導体膜、Ｓｎ系酸窒化物半導体膜、Ｉｎ系酸窒化物半導体膜、金属窒化膜（ＩｎＮ
、ＺｎＮ等）等を設けてもよい。これらの膜は５ｅＶ以上、好ましくは５．５ｅＶ以上の
仕事関数を有し、酸化物半導体の電子親和力よりも大きい値であるため、酸化物半導体を
用いたトランジスタのしきい値電圧をプラスにシフトすることができ、所謂ノーマリーオ
フ特性のスイッチング素子を実現できる。例えば、Ｉｎ−Ｇａ−Ｚｎ系酸窒化物半導体膜
を用いる場合、少なくとも半導体層２０２より高い窒素濃度、具体的には７原子％以上の
Ｉｎ−Ｇａ−Ｚｎ系酸窒化物半導体膜を用いる。

〔ゲート絶縁層〕
絶縁層２０３は、ゲート絶縁層として機能する。

絶縁層２０３は、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シ
リコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ−Ｚｎ系金属酸化
物、窒化シリコンなどを用いればよく、積層または単層で設ける。

また、絶縁層２０３として、ハフニウムシリケート（ＨｆＳｉＯ_ｘ）、窒素が添加され
たハフニウムシリケート（ＨｆＳｉ_ｘＯ_ｙＮ_ｚ）、窒素が添加されたハフニウムアルミネ
ート（ＨｆＡｌ_ｘＯ_ｙＮ_ｚ）、酸化ハフニウム、酸化イットリウムなどのｈｉｇｈ−ｋ材
料を用いることでトランジスタのゲートリークを低減できる。

〔第１の電極、第２の電極〕
第１の電極２０４ａ及び第２の電極２０４ｂは、トランジスタ２００のソース電極また
はドレイン電極として機能する。

第１の電極２０４ａ及び第２の電極２０４ｂは、導電材料として、アルミニウム、チタ
ン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、
またはタングステンからなる単体金属、またはこれを主成分とする合金を単層構造または
積層構造として用いることができる。例えば、シリコンを含むアルミニウム膜の単層構造
、アルミニウム膜上にチタン膜を積層する二層構造、タングステン膜上にチタン膜を積層
する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チ
タン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム
膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造
、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上
に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モ
リブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛
を含む透明導電材料を用いてもよい。

〔絶縁層〕
絶縁層２０６は、基板２０１に含有される不純物が拡散することを防ぐバリア層として
機能する。

また絶縁層２０６及び絶縁層２０７の少なくとも一方は、化学量論的組成を満たす酸素
よりも多くの酸素を含む酸化物絶縁膜を用いることが好ましい。化学量論的組成を満たす
酸素よりも多くの酸素を含む酸化物絶縁膜は、加熱により一部の酸素が脱離する。化学量
論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、昇温脱離ガス分光法（Ｔ
ＤＳ：Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて、
酸素原子に換算しての酸素の脱離量が１．０×１０^１８ａｔｏｍｓ／ｃｍ^３以上、好まし
くは３．０×１０^２０ａｔｏｍｓ／ｃｍ^３以上である酸化物絶縁膜である。

例えば、絶縁層２０６または絶縁層２０７としては、酸化シリコン、酸化窒化シリコン
等を用いることができる。

なお、絶縁層２０７は、後に形成する絶縁層２０８を形成する際の、トランジスタへの
ダメージ緩和膜としても機能する。

また、絶縁層２０７の下層に、酸素を透過する酸化物膜を設けてもよい。

酸素を透過する酸化物膜としては、酸化シリコン、酸化窒化シリコン等を用いることが
できる。なお、本明細書中において、酸化窒化シリコン膜とは、その組成として、窒素よ
りも酸素の含有量が多い膜を指し、窒化酸化シリコン膜とは、その組成として、酸素より
も窒素の含有量が多い膜を指す。

絶縁層２０８は、酸素、水素、水等のブロッキング効果を有する絶縁膜を用いることが
できる。絶縁層２０７上に絶縁層２０８を設けることで、半導体層２０２からの酸素の外
部への拡散と、外部から半導体層２０２への水素、水等の侵入を防ぐことができる。酸素
、水素、水等のブロッキング効果を有する絶縁膜としては、窒化シリコン、窒化酸化シリ
コン、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸
化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある
。

なお、絶縁層２０７に上述した酸素、水素、水等のブロッキング効果を有する絶縁膜を
用い、絶縁層２０８を設けない構成としてもよい。また、このようなブロッキング効果を
有する絶縁層２０７と、絶縁層２０８の積層構造としてもよい。絶縁層２０７と絶縁層２
０８を積層して設けることにより、ブロッキング効果がより高められ、またトランジスタ
２００の上部の平坦性を高めることができる。

〔半導体層〕
半導体層２０２に好適に用いることのできる酸化物半導体について説明する。

酸化物半導体は、エネルギーギャップが３．０ｅＶ以上と大きく、酸化物半導体を適切
な条件で加工し、そのキャリア密度を十分に低減して得られた酸化物半導体膜が適用され
たトランジスタにおいては、オフ状態でのソースとドレイン間のリーク電流（オフ電流）
を、従来のシリコンを用いたトランジスタと比較して極めて低いものとすることができる
。

酸化物半導体膜をトランジスタに適用する場合、酸化物半導体膜の膜厚は２ｎｍ以上４
０ｎｍ以下とすることが好ましい。

適用可能な酸化物半導体としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ
）を含むことが好ましい。特にＩｎとＺｎを含むことが好ましい。また、該酸化物半導体
を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザとして、それら
に加えてガリウム（Ｇａ）、スズ（Ｓｎ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）
、チタン（Ｔｉ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、ランタノイド（例えば
、セリウム（Ｃｅ）、ネオジム（Ｎｄ）、ガドリニウム（Ｇｄ））から選ばれた一種、ま
たは複数種が含まれていることが好ましい。

例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、Ｉｎ−Ｚｎ系酸
化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸
化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、Ｉｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯ
とも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−
Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚ
ｎ系酸化物、Ｉｎ−Ｚｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｉ−Ｚｎ系酸化物、Ｉｎ−Ｓｃ−Ｚｎ
系酸化物、Ｉｎ−Ｙ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸
化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化
物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物
、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、
Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、Ｉ
ｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−
Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉ
ｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。

ここで、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化
物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外
の金属元素が入っていてもよい。

また、酸化物半導体として、ＩｎＭＯ_３（ＺｎＯ）_ｍ（ｍ＞０、且つ、ｍは整数でない
）で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれ
た一の金属元素または複数の金属元素、若しくは上記のスタビライザとしての元素を示す
。また、酸化物半導体として、Ｉｎ_２ＳｎＯ_５（ＺｎＯ）_ｎ（ｎ＞０、且つ、ｎは整数）
で表記される材料を用いてもよい。

例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２、Ｉｎ：Ｇａ
：Ｚｎ＝１：３：４、Ｉｎ：Ｇａ：Ｚｎ＝１：３：６、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２あ
るいはＩｎ：Ｇａ：Ｚｎ＝２：１：３の原子数比のＩｎ−Ｇａ−Ｚｎ系酸化物やその組成
の近傍の酸化物を用いるとよい。

酸化物半導体膜に水素が多量に含まれると、酸化物半導体と結合することによって、水
素の一部がドナーとなり、キャリアである電子を生じてしまう。これにより、トランジス
タのしきい値電圧がマイナス方向にシフトしてしまう。そのため、酸化物半導体膜の形成
後において、脱水化処理（脱水素化処理）を行い酸化物半導体膜から、水素、又は水分を
除去して不純物が極力含まれないように高純度化することが好ましい。

なお、酸化物半導体膜への脱水化処理（脱水素化処理）によって、酸化物半導体膜から
酸素も同時に減少してしまうことがある。よって、酸化物半導体膜への脱水化処理（脱水
素化処理）によって増加した酸素欠損を補填するため酸素を酸化物半導体膜に加える処理
を行うことが好ましい。本明細書等において、酸化物半導体膜に酸素を供給する場合を、
加酸素化処理と記す場合がある、または酸化物半導体膜に含まれる酸素を化学量論的組成
よりも多くする場合を過酸素化処理と記す場合がある。

このように、酸化物半導体膜は、脱水化処理（脱水素化処理）により、水素または水分
が除去され、加酸素化処理により酸素欠損を補填することによって、ｉ型（真性）化また
はｉ型に限りなく近く実質的にｉ型（真性）である酸化物半導体膜とすることができる。
なお、実質的に真性とは、酸化物半導体膜中にドナーに由来するキャリアが極めて少なく
（ゼロに近く）、キャリア密度が１×１０^１７／ｃｍ^３以下、１×１０^１６／ｃｍ^３以下
、１×１０^１５／ｃｍ^３以下、１×１０^１４／ｃｍ^３以下、１×１０^１３／ｃｍ^３以下で
あることをいう。

またこのように、ｉ型又は実質的にｉ型である酸化物半導体膜を備えるトランジスタは
、極めて優れたオフ電流特性を実現できる。例えば、酸化物半導体膜を用いたトランジス
タがオフ状態のときのドレイン電流を、室温（２５℃程度）にて１×１０^−１８Ａ以下、
好ましくは１×１０^−２１Ａ以下、さらに好ましくは１×１０^−２４Ａ以下、または８５
℃にて１×１０^−１５Ａ以下、好ましくは１×１０^−１８Ａ以下、さらに好ましくは１×
１０^−２１Ａ以下とすることができる。なお、トランジスタがオフ状態とは、ｎチャネル
型のトランジスタの場合、ゲート電圧がしきい値電圧よりも十分小さい状態をいう。具体
的には、ゲート電圧がしきい値電圧よりも１Ｖ以上、２Ｖ以上または３Ｖ以上小さければ
、トランジスタはオフ状態となる。

以下では、酸化物半導体膜の構造について説明する。

なお本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で
配置されている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、「垂
直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従
って、８５°以上９５°以下の場合も含まれる。

酸化物半導体膜は、非単結晶酸化物半導体膜と単結晶酸化物半導体膜とに大別される。
非単結晶酸化物半導体膜とは、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙ
ｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜、多結晶酸化物半導体
膜、微結晶酸化物半導体膜、非晶質酸化物半導体膜などをいう。

まずは、ＣＡＡＣ−ＯＳ膜について説明する。

ＣＡＡＣ−ＯＳ膜は、ｃ軸配向した複数の結晶部を有する酸化物半導体膜の一つである
。

ＣＡＡＣ−ＯＳ膜を透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃ
ｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって観察すると、明確な結晶部同士の境界、即ち
結晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、Ｃ
ＡＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。

ＣＡＡＣ−ＯＳ膜を、試料面と概略平行な方向からＴＥＭによって観察（断面ＴＥＭ観
察）すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原
子の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹
凸を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。

一方、ＣＡＡＣ−ＯＳ膜を、試料面と概略垂直な方向からＴＥＭによって観察（平面Ｔ
ＥＭ観察）すると、結晶部において、金属原子が三角形状または六角形状に配列している
ことを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られ
ない。

なお、ＣＡＡＣ−ＯＳ膜に対し、電子回折を行うと、配向性を示すスポット（輝点）が
観測される。例えば、ＣＡＡＣ−ＯＳ膜の上面に対し、例えば１ｎｍ以上３０ｎｍ以下の
電子線を用いる電子回折（ナノビーム電子回折ともいう。）を行うと、スポットが観測さ
れる。

断面ＴＥＭ観察および平面ＴＥＭ観察より、ＣＡＡＣ−ＯＳ膜の結晶部は配向性を有し
ていることがわかる。

なお、ＣＡＡＣ−ＯＳ膜に含まれるほとんどの結晶部は、一辺が１００ｎｍ未満の立方
体内に収まる大きさである。従って、ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、一辺が１０
ｎｍ未満、５ｎｍ未満または３ｎｍ未満の立方体内に収まる大きさの場合も含まれる。た
だし、ＣＡＡＣ−ＯＳ膜に含まれる複数の結晶部が連結することで、一つの大きな結晶領
域を形成する場合がある。例えば、平面ＴＥＭ像において、２５００ｎｍ^２以上、５μｍ
^２以上または１０００μｍ^２以上となる結晶領域が観察される場合がある。

ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）
装置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ_４の結晶を有するＣＡＡＣ−ＯＳ
膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピーク
が現れる場合がある。このピークは、ＩｎＧａＺｎＯ_４の結晶の（００９）面に帰属され
ることから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に
概略垂直な方向を向いていることが確認できる。

一方、ＣＡＡＣ−ＯＳ膜に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ−ｐ
ｌａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピーク
は、ＩｎＧａＺｎＯ_４の結晶の（１１０）面に帰属される。ＩｎＧａＺｎＯ_４の単結晶酸
化物半導体膜であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）
として試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結晶面
に帰属されるピークが６本観察される。これに対し、ＣＡＡＣ−ＯＳ膜の場合は、２θを
５６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。

以上のことから、ＣＡＡＣ−ＯＳ膜では、異なる結晶部間ではａ軸およびｂ軸の配向は
不規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平
行な方向を向いていることがわかる。従って、前述の断面ＴＥＭ観察で確認された層状に
配列した金属原子の各層は、結晶のａｂ面に平行な面である。

なお、結晶部は、ＣＡＡＣ−ＯＳ膜を成膜した際、または加熱処理などの結晶化処理を
行った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面ま
たは上面の法線ベクトルに平行な方向に配向する。従って、例えば、ＣＡＡＣ−ＯＳ膜の
形状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ−ＯＳ膜の被形成
面または上面の法線ベクトルと平行にならないこともある。

また、ＣＡＡＣ−ＯＳ膜中において、ｃ軸配向した結晶部の分布が均一でなくてもよい
。例えば、ＣＡＡＣ−ＯＳ膜の結晶部が、ＣＡＡＣ−ＯＳ膜の上面近傍からの結晶成長に
よって形成される場合、上面近傍の領域は、被形成面近傍の領域よりもｃ軸配向した結晶
部の割合が高くなることがある。また、不純物の添加されたＣＡＡＣ−ＯＳ膜は、不純物
が添加された領域が変質し、部分的にｃ軸配向した結晶部の割合の異なる領域が形成され
ることもある。

なお、ＩｎＧａＺｎＯ_４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ
法による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現
れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向
性を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍
にピークを示し、２θが３６°近傍にピークを示さないことが好ましい。

ＣＡＡＣ−ＯＳ膜は、不純物濃度の低い酸化物半導体膜である。不純物は、水素、炭素
、シリコン、遷移金属元素などの酸化物半導体膜の主成分以外の元素である。特に、シリ
コンなどの、酸化物半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸
化物半導体膜から酸素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させ
る要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半
径（または分子半径）が大きいため、酸化物半導体膜内部に含まれると、酸化物半導体膜
の原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体膜に含まれる不
純物は、キャリアトラップやキャリア発生源となる場合がある。

また、ＣＡＡＣ−ＯＳ膜は、欠陥準位密度の低い酸化物半導体膜である。例えば、酸化
物半導体膜中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによっ
てキャリア発生源となることがある。

不純物濃度が低く、欠陥準位密度が低い（酸素欠損の少ない）ことを、高純度真性また
は実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体
膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。従って、当
該酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノ
ーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度
真性である酸化物半導体膜は、キャリアトラップが少ない。そのため、当該酸化物半導体
膜を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる
。なお、酸化物半導体膜のキャリアトラップに捕獲された電荷は、放出するまでに要する
時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高
く、欠陥準位密度が高い酸化物半導体膜を用いたトランジスタは、電気特性が不安定とな
る場合がある。

また、ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特
性の変動が小さい。

次に、多結晶酸化物半導体膜について説明する。

多結晶酸化物半導体膜は、ＴＥＭによる観察像で、結晶粒を確認することができる。多
結晶酸化物半導体膜に含まれる結晶粒は、例えば、ＴＥＭによる観察像で、２ｎｍ以上３
００ｎｍ以下、３ｎｍ以上１００ｎｍ以下または５ｎｍ以上５０ｎｍ以下の粒径であるこ
とが多い。また、多結晶酸化物半導体膜は、ＴＥＭによる観察像で、結晶粒界を確認でき
る場合がある。

多結晶酸化物半導体膜は、複数の結晶粒を有し、当該複数の結晶粒間において結晶の方
位が異なっている場合がある。また、多結晶酸化物半導体膜に対し、ＸＲＤ装置を用いて
構造解析を行うと、例えばＩｎＧａＺｎＯ_４の結晶を有する多結晶酸化物半導体膜のｏｕ
ｔ−ｏｆ−ｐｌａｎｅ法による解析では、２θが３１°近傍のピーク、２θが３６°近傍
のピーク、またはそのほかのピークが現れる場合がある。

多結晶酸化物半導体膜は、高い結晶性を有するため、高い電子移動度を有する場合があ
る。従って、多結晶酸化物半導体膜を用いたトランジスタは、高い電界効果移動度を有す
る。ただし、多結晶酸化物半導体膜は、結晶粒界に不純物が偏析する場合がある。また、
多結晶酸化物半導体膜の結晶粒界は欠陥準位となる。多結晶酸化物半導体膜は、結晶粒界
がキャリアトラップやキャリア発生源となる場合があるため、多結晶酸化物半導体膜を用
いたトランジスタは、ＣＡＡＣ−ＯＳ膜を用いたトランジスタと比べて、電気特性の変動
が大きく、信頼性の低いトランジスタとなる場合がある。

次に、微結晶酸化物半導体膜について説明する。

微結晶酸化物半導体膜は、ＴＥＭによる観察像では、明確に結晶部を確認することがで
きない場合がある。微結晶酸化物半導体膜に含まれる結晶部は、１ｎｍ以上１００ｎｍ以
下、または１ｎｍ以上１０ｎｍ以下の大きさであることが多い。特に、１ｎｍ以上１０ｎ
ｍ以下、または１ｎｍ以上３ｎｍ以下の微結晶であるナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓ
ｔａｌ）を有する酸化物半導体膜を、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏ
ｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜と呼ぶ。また、ｎｃ−ＯＳ膜は、例えば、Ｔ
ＥＭによる観察像では、結晶粒界を明確に確認できない場合がある。

ｎｃ−ＯＳ膜は、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以
上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳ膜は、異な
る結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。
従って、ｎｃ−ＯＳ膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付かない
場合がある。例えば、ｎｃ−ＯＳ膜に対し、結晶部よりも大きい径のＸ線を用いるＸＲＤ
装置を用いて構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を
示すピークが検出されない。また、ｎｃ−ＯＳ膜は、結晶部よりも大きいプローブ径（例
えば５０ｎｍ以上）の電子線を用いる電子線回折（制限視野電子線回折ともいう。）を行
うと、ハローパターンのような回折像が観測される。一方、ｎｃ−ＯＳ膜は、結晶部の大
きさと近いか結晶部より小さいプローブ径（例えば１ｎｍ以上３０ｎｍ以下）の電子線を
用いる電子線回折（ナノビーム電子線回折ともいう。）を行うと、スポットが観測される
。また、ｎｃ−ＯＳ膜のナノビーム電子線回折を行うと、円を描くように（リング状に）
輝度の高い領域が観測される場合がある。また、ｎｃ−ＯＳ膜のナノビーム電子線回折を
行うと、リング状の領域内に複数のスポットが観測される場合がある。

ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも規則性の高い酸化物半導体膜である。そ
のため、ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低くなる。ただし
、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、ｎｃ−
ＯＳ膜は、ＣＡＡＣ−ＯＳ膜と比べて欠陥準位密度が高くなる。

従って、ｎｃ−ＯＳ膜は、ＣＡＡＣ−ＯＳ膜と比べて、キャリア密度が高くなる場合が
ある。キャリア密度が高い酸化物半導体膜は、電子移動度が高くなる場合がある。従って
、ｎｃ−ＯＳ膜を用いたトランジスタは、高い電界効果移動度を有する場合がある。また
、ｎｃ−ＯＳ膜は、ＣＡＡＣ−ＯＳ膜と比べて、欠陥準位密度が高いため、キャリアトラ
ップが多くなる場合がある。従って、ｎｃ−ＯＳ膜を用いたトランジスタは、ＣＡＡＣ−
ＯＳ膜を用いたトランジスタと比べて、電気特性の変動が大きく、信頼性の低いトランジ
スタとなる。ただし、ｎｃ−ＯＳ膜は、比較的不純物が多く含まれていても形成すること
ができるため、ＣＡＡＣ−ＯＳ膜よりも形成が容易となり、用途によっては好適に用いる
ことができる場合がある。そのため、ｎｃ−ＯＳ膜を用いたトランジスタを有する半導体
装置は、生産性高く作製することができる場合がある。

次に、非晶質酸化物半導体膜について説明する。

非晶質酸化物半導体膜は、膜中における原子配列が不規則であり、結晶部を有さない酸
化物半導体膜である。石英のような無定形状態を有する酸化物半導体膜が一例である。

非晶質酸化物半導体膜は、ＴＥＭによる観察像で、結晶部を確認することができない。

非晶質酸化物半導体膜に対し、ＸＲＤ装置を用いた構造解析を行うと、ｏｕｔ−ｏｆ−
ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、非晶質酸化物
半導体膜に対し、電子回折を行うと、ハローパターンが観測される。また、非晶質酸化物
半導体膜に対し、ナノビーム電子回折を行うと、スポットが観測されず、ハローパターン
が観測される。

非晶質酸化物半導体膜は、水素などの不純物を高い濃度で含む酸化物半導体膜である。
また、非晶質酸化物半導体膜は、欠陥準位密度の高い酸化物半導体膜である。

不純物濃度が高く、欠陥準位密度が高い酸化物半導体膜は、キャリアトラップやキャリ
ア発生源が多い酸化物半導体膜である。

従って、非晶質酸化物半導体膜は、ｎｃ−ＯＳ膜と比べて、さらにキャリア密度が高く
なる場合がある。そのため、非晶質酸化物半導体膜を用いたトランジスタは、ノーマリー
オンの電気特性になりやすい。従って、ノーマリーオンの電気特性が求められるトランジ
スタに好適に用いることができる場合がある。非晶質酸化物半導体膜は、欠陥準位密度が
高いため、キャリアトラップが多くなる場合がある。従って、非晶質酸化物半導体膜を用
いたトランジスタは、ＣＡＡＣ−ＯＳ膜やｎｃ−ＯＳ膜を用いたトランジスタと比べて、
電気特性の変動が大きく、信頼性の低いトランジスタとなる。

次に、単結晶酸化物半導体膜について説明する。

単結晶酸化物半導体膜は、不純物濃度が低く、欠陥準位密度が低い（酸素欠損が少ない
）酸化物半導体膜である。そのため、キャリア密度を低くすることができる。従って、単
結晶酸化物半導体膜を用いたトランジスタは、ノーマリーオンの電気特性になることが少
ない。また、単結晶酸化物半導体膜は、不純物濃度が低く、欠陥準位密度が低いため、キ
ャリアトラップが少なくなる場合がある。従って、単結晶酸化物半導体膜を用いたトラン
ジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。

なお、酸化物半導体膜は、欠陥が少ないと密度が高くなる。また、酸化物半導体膜は、
結晶性が高いと密度が高くなる。また、酸化物半導体膜は、水素などの不純物濃度が低い
と密度が高くなる。単結晶酸化物半導体膜は、ＣＡＡＣ−ＯＳ膜よりも密度が高い。また
、ＣＡＡＣ−ＯＳ膜は、微結晶酸化物半導体膜よりも密度が高い。また、多結晶酸化物半
導体膜は、微結晶酸化物半導体膜よりも密度が高い。また、微結晶酸化物半導体膜は、非
晶質酸化物半導体膜よりも密度が高い。

なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、微結晶酸化物半導体膜、Ｃ
ＡＡＣ−ＯＳ膜のうち、二種以上を有する積層膜であってもよい。

以上がトランジスタの構成例についての説明である。

［作製方法例］
以下では、図３に例示したトランジスタ２００の作製方法の一例について、図面を参照
して説明する。図４及び図５は、以下で例示する作製方法例での各工程における断面概略
図である。

〔絶縁層の形成〕
まず、基板２０１上に絶縁層２０６を形成する。

絶縁層２０６は、スパッタリング法、ＣＶＤ法、蒸着法等で形成する。

絶縁層２０６に酸素を過剰に含有させるには、例えば、酸素雰囲気下にて絶縁層２０６
の成膜を行えばよい。または、成膜後の絶縁層２０６に酸素を導入して酸素を過剰に含有
させてもよく、双方の手段を組み合わせてもよい。

例えば、成膜後の絶縁層２０６に酸素（少なくとも酸素ラジカル、酸素原子、酸素イオ
ンのいずれかを含む）を導入して酸素を過剰に含有する領域を形成する。酸素の導入方法
としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プ
ラズマ処理等を用いることができる。

酸素導入処理には、酸素を含むガスを用いることができる。酸素を含むガスとしては、
酸素、一酸化二窒素、二酸化窒素、二酸化炭素、一酸化炭素などを用いることができる。
また、酸素導入処理において、酸素を含むガスに希ガスを含ませてもよい。

〔半導体層の形成〕
続いて、酸化物半導体膜を成膜し、フォトリソグラフィ法などの加工方法を用いて該酸
化物半導体膜を島状に加工することで半導体層２０２を形成する（図４（Ａ））。

酸化物半導体膜の成膜は、スパッタリング法、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ
Ｄｅｐｏｓｉｔｉｏｎ）法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ
）法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、またはＰＬＤ（
Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法等を用いることができる。酸化物
半導体膜の成膜は、スパッタリング法を用いることが好ましい。スパッタリング法として
は、ＲＦスパッタリング法、ＤＣスパッタリング法、ＡＣスパッタリング法等を用いるこ
とができる。特に、成膜時に発生するゴミを低減でき、かつ膜厚分布も均一とすることか
らＤＣスパッタリング法を用いることが好ましい。

酸化物半導体膜の成膜後、加熱処理を行ってもよい。加熱処理は、２５０℃以上６５０
℃以下、好ましくは３００℃以上５００℃以下の温度で、不活性ガス雰囲気、酸化性ガス
を１０ｐｐｍ以上含む雰囲気、または減圧状態で行えばよい。また、加熱処理の雰囲気は
、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐ
ｐｍ以上含む雰囲気で行ってもよい。加熱処理により、絶縁層２０６から酸化物半導体膜
（または半導体層２０２）に酸素が供給され、半導体層２０２に含まれる酸化物半導体中
の酸素欠損を低減できる。なお、加熱処理は酸化物半導体膜を成膜した後のどの段階で行
ってもよく、酸化物半導体膜の加工前に行ってもよいし、酸化物半導体膜を加工して半導
体層２０２を形成した後に行ってもよい。

〔導電膜の形成〕
続いて、絶縁層２０６及び半導体層２０２上に導電膜２１４を形成する。

導電膜２１４は後の第１の電極２０４ａ及び第２の電極２０４ｂとなる膜である。導電
膜は例えばスパッタリング法などにより成膜する。

〔有機塗布膜、レジスト膜の形成〕
続いて、導電膜２１４上に有機塗布膜１０３を形成する。その後、有機塗布膜１０３上
にレジスト膜１０４を形成する（図４（Ｂ））。有機塗布膜１０３及びレジスト膜１０４
の形成方法は、実施の形態１を参酌できる。

〔レジスト膜の露光、現像〕
続いてレジスト膜１０４に対して露光を行う。本作製方法例ではレジスト膜としてネガ
型のレジストを用い、電子ビームを走査することにより露光を行う。その後、レジスト膜
１０４に対して現像処理を行ってレジスト膜１０４の露光されない部分を除去する（図４
（Ｃ））。

〔有機物層の形成〕
続いて、レジスト膜１０４の表面に有機物層１１１を形成する（図４（Ｄ））。本作製
方法例では、ＣＨＦ_３を含む反応ガスを用いたプラズマ処理を行うことにより、フルオロ
カーボンポリマーを含有する有機物層１１１をレジスト膜１０４の表面に堆積させる。

〔有機塗布膜のエッチング〕
続いて、レジスト膜１０４及び有機物層１１１をマスクとして、有機塗布膜１０３の露
出した部分をエッチングし、導電膜２１４の上面の一部を露出させる。

〔導電膜のエッチング〕
続いて、レジスト膜１０４及び有機物層１１１をマスクとして、導電膜２１４の露出し
た部分をエッチングし、第１の電極２０４ａ及び第２の電極２０４ｂを形成する（図４（
Ｅ））。

ここで、本作製方法例では、有機物層１１１を形成するためのプラズマ処理、有機塗布
膜１０３のエッチング処理、及び導電膜２１４のエッチング処理を同一の装置で連続して
行う。ここで、プラズマ処理にはＣＨＦ_３を含むガスを反応ガスとして用い、有機塗布膜
１０３及び導電膜２１４のエッチングにはＣＦ_４と酸素を含む反応ガスを用いる。

ここで、半導体層２０２に酸化物半導体を用いる場合、プラズマ処理やエッチング処理
に用いる反応ガスとして、塩素が含まれないガスを用いることが好ましい。塩素を含む反
応ガスを用いることで、エッチング速度の制御性や安定性が向上する場合があるが、塩素
を含む反応ガスを用いてエッチングした後に大気中に半導体層２０２が暴露すると、反応
ガスに曝された面に残存する塩素と大気中の水が反応して塩酸が生じ、半導体層２０２の
露出した表面が腐食してしまうことがある。そのため、プラズマ処理やエッチング処理に
用いる反応ガスとして塩素を含まないガスを用いることで半導体層２０２の表面欠陥の増
大を抑制でき、信頼性の高いトランジスタを実現できる。

〔レジスト膜、有機塗布膜、有機物層の除去〕
続いて、レジスト膜１０４、有機塗布膜１０３、及び有機物層１１１を除去する。本作
製方法例では、酸素を含む雰囲気下におけるプラズマ処理（アッシングともいう）により
これらを除去する。

ここで、半導体層２０２に酸化物半導体を用いる場合、上述のプラズマ処理によって、
レジスト膜１０４、有機塗布膜１０３、及び有機物層１１１を除去することが好ましい。
例えば、レジストの除去によく用いられるレジスト剥離液はアルカリ性である場合が多い
が、アルカリ性の液体により半導体層２０２が腐食する、または半導体層２０２の一部が
エッチングされてしまう場合がある。そのため、レジスト膜１０４等の除去にプラズマ処
理を用いることで、半導体層２０２の表面欠陥増大や、半導体層２０２の意図しない薄膜
化などを抑制でき、信頼性の高いトランジスタを実現できる。

〔ゲート絶縁層の形成〕
続いて、半導体層２０２、第１の電極２０４ａ及び第２の電極２０４ｂ上に、絶縁層２
０３を形成する（図５（Ａ））。

絶縁層２０３は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法な
どを用いて形成することができる。特に、絶縁層２０３をＣＶＤ法、好ましくはプラズマ
ＣＶＤ法によって成膜すると、被覆性が良好であるため好ましい。

また、絶縁層２０３の形成後、加熱処理を行うことが好ましい。加熱処理によって、絶
縁層２０３に含まれる水、水素等の不純物を脱離（脱水化、又は脱水素化）させることが
できる。加熱処理の温度は、３００℃以上４００℃以下とすることが好ましい。加熱処理
は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０
ｐｐｍ以上含む雰囲気で行うことが好ましい。

〔ゲート電極の形成〕
続いて、絶縁層２０３上に導電膜を成膜し、フォトリソグラフィ法等の加工方法を用い
て該導電膜の不要な部分をエッチングすることにより、ゲート電極２０５を形成する（図
５（Ｂ））。

ゲート電極２０５となる導電膜は例えばスパッタリング法などを用いて形成する。

〔絶縁層の形成〕
続いて、絶縁層２０３及びゲート電極２０５上に絶縁層２０７を形成し、続いて絶縁層
２０７上に絶縁層２０８を形成する（図５（Ｃ））。

絶縁層２０７、絶縁層２０８は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法ま
たはＰＬＤ法などを用いて形成することができる。特に、絶縁層２０７及び絶縁層２０８
をＣＶＤ法、好ましくはプラズマＣＶＤ法によって成膜すると、被覆性が良好であるため
好ましい。

絶縁層２０７として酸化シリコン膜または酸化窒化シリコン膜をプラズマＣＶＤ法によ
り形成する場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いる
ことが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリ
シラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二
酸化窒素等がある。

例えば、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以
上２６０℃以下、さらに好ましくは２００℃以上２４０℃以下に保持し、処理室に原料ガ
スを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下、さらに好ましくは
１００Ｐａ以上２００Ｐａ以下とし、処理室内に設けられる電極に０．１７Ｗ／ｃｍ^２以
上０．５Ｗ／ｃｍ^２以下、さらに好ましくは０．２５Ｗ／ｃｍ^２以上０．３５Ｗ／ｃｍ^２
以下の高周波電力を供給する条件により、酸化シリコン膜または酸化窒化シリコン膜を形
成する。

成膜条件として、上記圧力の反応室において上記パワー密度の高周波電力を供給するこ
とで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増加し、原料ガスの酸
化が進むため、酸化物絶縁膜中における酸素含有量が化学量論比よりも多くなる。しかし
ながら、基板温度が、上記温度であると、シリコンと酸素の結合力が弱いため、加熱によ
り酸素の一部が脱離する。この結果、化学量論的組成を満たす酸素よりも多くの酸素を含
み、加熱により酸素の一部が脱離する酸化物絶縁膜を形成することができる。

絶縁層２０８として窒化シリコン膜、または窒化酸化シリコン膜を形成する場合、原料
ガスとしては、シリコンを含む堆積性気体、酸化性気体、及び窒素を含む気体を用いるこ
とが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシ
ラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸
化窒素等がある。窒素を含む気体としては、窒素、アンモニア等がある。

絶縁層２０７及び絶縁層２０８の形成後、加熱処理を行うことが好ましい。加熱処理に
より絶縁層２０７が放出した酸素が半導体層２０２に供給され、半導体層２０２に含まれ
る酸化物半導体中の酸素欠損を低減することができる。

〔配線の形成〕
続いて、絶縁層２０８、絶縁層２０７及び絶縁層２０３の一部をエッチングし、それぞ
れ第１の電極２０４ａ及び第２の電極２０４ｂに達する開口を形成する。

続いて、絶縁層２０８、第１の電極２０４ａ、及び第２の電極２０４ｂ上に導電膜を成
膜し、該導電膜の一部をフォトリソグラフィ法等の加工方法を用いてエッチングすること
で、配線２０９ａ及び配線２０９ｂを形成する。

配線２０９ａ及び配線２０９ｂとなる導電膜としては、ゲート電極２０５や第１の電極
２０４ａ及び第２の電極２０４ｂに用いることのできる導電性材料を用いればよい。また
導電膜はスパッタリング法などにより形成できる。

以上の工程により、トランジスタ２００を作製することができる。

このような方法により作製したトランジスタ２００は、第１の電極２０４ａと第２の電
極２０４ｂの加工時におけるＣＤロスを実質的に無くすことが可能となる。したがって第
１の電極２０４ａと第２の電極２０４ｂとの間の距離（トランジスタのチャネル長Ｌとも
いう）を設計寸法に即した値に安定して加工することができ、トランジスタの電気特性の
ばらつきを低減できる。

また、トランジスタのＬ長を最小加工寸法よりも小さいものとすることも可能となる。
例えば、露光装置や光源、レジスト膜の材料などの様々な制限により、トランジスタのＬ
長の最小加工寸法が２０ｎｍ乃至３０ｎｍ程度である場合でも、トランジスタのＬ長が２
５ｎｍ以下、または２０ｎｍ以下、または１８ｎｍ以下、または１５ｎｍ以下、または１
２ｎｍ以下にまで縮小されたトランジスタを実現することも可能である。

［変形例］
以下では、上記トランジスタ２００とは構成の異なるトランジスタの例について説明す
る。なお以下では、上記と同様の構成要素、または同様の機能を備える構成要素において
は、同一の符号を付し、重複する説明は省略する。

〔変形例１〕
図６（Ａ）に、以下で例示するトランジスタ２５０の断面概略図を示す。トランジスタ
２５０は、主に半導体層の構成が異なる点で、トランジスタ２００と相違している。

また、以下では配線２０９ａ及び配線２０９ｂが設けられない場合の例について示すが
、必要に応じて第１の電極２０４ａや第２の電極２０４ｂに達する開口を、これらの上層
の絶縁層に形成し、当該絶縁層上に配線を設けてもよい。

トランジスタ２５０は、絶縁層２０６が設けられた基板２０１上に半導体層２５２と、
半導体層２５２の上面に接する第１の電極２０４ａ、第２の電極２０４ｂと、半導体層２
５２、第１の電極２０４ａ、第２の電極２０４ｂ上に設けられる絶縁層２０３と、絶縁層
２０３上に半導体層２５２と重なるゲート電極２０５とを有する。また、絶縁層２０３及
びゲート電極２０５を覆って絶縁層２０７及び絶縁層２０８が設けられる。

トランジスタ２５０の備える半導体層２５２は、半導体層２５２ａ、半導体層２５２ｂ
、半導体層２５２ｃが順に積層されて構成されている。

なお、半導体層２５２ａと半導体層２５２ｂの境界、半導体層２５２ｂと半導体層２５
２ｃの境界は不明瞭である場合があるため、図６（Ａ）等の図中には、これらの境界を破
線で示している。

例えば、半導体層２５２ｂは、代表的にはＩｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ
−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、またはＨｆ）
を用いる。また、半導体層２５２ｂがＩｎ−Ｍ−Ｚｎ酸化物であるとき、ＩｎとＭの和を
１００ａｔｏｍｉｃ％としたとき、好ましくは、Ｉｎが２５ａｔｏｍｉｃ％以上、Ｍが７
５ａｔｏｍｉｃ％未満、さらに好ましくは、Ｉｎが３４ａｔｏｍｉｃ％以上、Ｍが６６ａ
ｔｏｍｉｃ％未満とする。また例えば、半導体層２５２ｂは、エネルギーギャップが２ｅ
Ｖ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である材料を用いる。

例えば、半導体層２５２ａは、Ｉｎ若しくはＧａを含み、代表的には、Ｉｎ−Ｇａ酸化
物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ
、Ｃｅ、ＮｄまたはＨｆ）であり、且つ半導体層２５２ｂよりも伝導帯の下端のエネルギ
ーが真空準位に近く、代表的には、半導体層２５２ａの伝導帯の下端のエネルギーと、半
導体層２５２ｂの伝導帯の下端のエネルギーとの差が、０．０５ｅＶ以上、０．０７ｅＶ
以上、０．１ｅＶ以上、または０．１５ｅＶ以上、且つ２ｅＶ以下、１ｅＶ以下、０．５
ｅＶ以下、または０．４ｅＶ以下とすることが好ましい。

例えば、半導体層２５２ｃは、Ｉｎ若しくはＧａを含み、代表的には、Ｉｎ−Ｇａ酸化
物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ
、Ｃｅ、ＮｄまたはＨｆ）であり、且つ半導体層２５２ｂよりも伝導帯の下端のエネルギ
ーが真空準位に近く、代表的には、半導体層２５２ｃの伝導帯の下端のエネルギーと、半
導体層２５２ｂの伝導帯の下端のエネルギーとの差が、０．０５ｅＶ以上、０．０７ｅＶ
以上、０．１ｅＶ以上、または０．１５ｅＶ以上、且つ２ｅＶ以下、１ｅＶ以下、０．５
ｅＶ以下、または０．４ｅＶ以下とすることが好ましい。

また例えば、半導体層２５２ａがＩｎ−Ｍ−Ｚｎ酸化物であるとき、ＩｎとＭの和を１
００ａｔｏｍｉｃ％としたとき、好ましくは、Ｉｎが５０ａｔｏｍｉｃ％未満、Ｍが５０
ａｔｏｍｉｃ％以上、さらに好ましくは、Ｉｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔ
ｏｍｉｃ％以上とする。

半導体層２５２ｂとして、例えばＩｎ：Ｇａ：Ｚｎ＝１：１：１または３：１：２の原
子数比のＩｎ−Ｇａ−Ｚｎ酸化物を用いることができる。また、半導体層２５２ａまたは
半導体層２５２ｃとして、例えばＩｎ：Ｇａ：Ｚｎ＝１：３：４、１：３：６、１：６：
８、または１：６：１０の原子数比のＩｎ−Ｇａ−Ｚｎ酸化物を用いることができる。な
お、半導体層２５２ａ、半導体層２５２ｂ、及び半導体層２５２ｃの原子数比はそれぞれ
、誤差として上記の原子数比のプラスマイナス２０％の変動を含む。

半導体層２５２ｂを挟むように設けられる半導体層２５２ａ及び半導体層２５２ｃに、
半導体層２５２ｂに比べてスタビライザとして機能するＧａの含有量の多い酸化物を用い
ることにより、半導体層２５２からの酸素の放出を抑制することができる。

なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効
果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とす
るトランジスタの半導体特性を得るために、半導体層２５２ａ、半導体層２５２ｂ、半導
体層２５２ｃのキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子
間距離、密度等を適切なものとすることが好ましい。

なお、上記では半導体層２５２として、３つの半導体層が積層された構成を例示したが
、２つ、または４つ以上の半導体層を積層する構成としてもよい。

ここで、第１の電極２０４ａ及び第２の電極２０４ｂの形成時に、本発明の一態様の薄
膜の加工方法を適用できる。

〔変形例２〕
図６（Ｂ）に、以下で例示するトランジスタ２６０の断面概略図を示す。トランジスタ
２６０は、主に半導体層、ゲート絶縁層などの構成が異なる点で、上記トランジスタ２５
０と相違している。

トランジスタ２６０の備える半導体層２５２のうち、半導体層２５２ｃが半導体層２５
２ｂ、並びに第１の電極２０４ａ及び第２の電極２０４ｂの端部を覆って設けられている
。

また、半導体層２５２ｃ及び絶縁層２０３の端部が、ゲート電極２０５の端部と略一致
するように、同一のフォトマスクを用いて、半導体層２５２ｃ、絶縁層２０３、及びゲー
ト電極２０５が加工されている。

また、絶縁層２０７は、絶縁層２０３及び半導体層２５２ｃの側面に接して設けられて
いる。

ここで、第１の電極２０４ａ及び第２の電極２０４ｂの形成時に、本発明の一態様の薄
膜の加工方法を適用できる。

〔変形例３〕
図７（Ａ）に、以下で例示するトランジスタ２７０の断面概略図を示す。図７（Ａ）に
示すトランジスタ２７０は、ボトムゲート型のトランジスタである。

トランジスタ２７０は、基板２０１上にゲート電極２０５と、ゲート電極２０５上に絶
縁層２０３と、絶縁層２０３上に半導体層２０２と、半導体層２０２上に第１の電極２０
４ａ及び第２の電極２０４ｂとを有する。また第１の電極２０４ａ、第２の電極２０４ｂ
、及び半導体層２０２上に絶縁層２０７と、絶縁層２０７上に絶縁層２０８とが設けられ
ている。

ここで、第１の電極２０４ａ及び第２の電極２０４ｂの形成時に、本発明の一態様の薄
膜の加工方法を適用できる。

〔変形例４〕
図７（Ｂ）に、以下で例示するトランジスタ２８０の断面概略図を示す。トランジスタ
２８０は、半導体層の構成が異なる点で、上記トランジスタ２７０と相違している。

トランジスタ２８０の備える半導体層２８２は、半導体層２８２ａ、半導体層２８２ｂ
が順に積層されて構成される。

例えば、半導体層２８２ａとして、上記変形例１で例示した半導体層２５２ａまたは半
導体層２５２ｃと同様の構成を用いることができる。また例えば、半導体層２８２ｂとし
て、上記変形例１で例示した半導体層２５２ｂと同様の構成を用いることができる。

例えば、半導体層２８２ｂの下層に設けられる半導体層２８２ａに、スタビライザとし
て機能するＧａの含有量の多い酸化物を用いることにより、半導体層２８２ａ、及び半導
体層２８２ｂからの酸素の放出を抑制することができる。

また、例えば半導体層２８２ｂに主としてチャネルが形成される場合に、半導体層２８
２ｂにＩｎの含有量の多い酸化物を用い、半導体層２８２ｂと接して第１の電極２０４ａ
、第２の電極２０４ｂを設けることにより、トランジスタ２８０のオン電流を増大させる
ことができる。

ここで、第１の電極２０４ａ及び第２の電極２０４ｂの形成時に、本発明の一態様の薄
膜の加工方法を適用できる。

〔変形例５〕
図７（Ｃ）に、以下で例示するトランジスタ２９０の断面概略図を示す。トランジスタ
２９０は、半導体層の構成が異なる点で、上記トランジスタ２７０やトランジスタ２８０
と相違している。

トランジスタ２９０の備える半導体層２９２は、半導体層２９２ａ、半導体層２９２ｂ
、半導体層２９２ｃが順に積層されて構成される。

半導体層２９２ａ及び半導体層２９２ｂは、絶縁層２０３上に積層して設けられる。ま
た半導体層２９２ｃは、半導体層２９２ｂの上面、並びに第１の電極２０４ａ及び第２の
電極２０４ｂの上面及び側面に接して設けられる。

例えば、半導体層２９２ｂとして、上記変形例１で例示した半導体層２５２ｂと同様の
構成を用いることができる。また例えば、半導体層２９２ａとして、上記変形例１で例示
した半導体層２５２ａと同様の構成を用いることができる。また例えば、半導体層２９２
ｃとして、上記変形例１で例示した半導体層２５２ｃと同様の構成を用いることができる
。

例えば、半導体層２９２ｂの下層に設けられる半導体層２９２ａ、及び上層に設けられ
る半導体層２９２ｃに、スタビライザとして機能するＧａの含有量の多い酸化物を用いる
ことにより、半導体層２９２ａ、半導体層２９２ｂ、及び半導体層２９２ｃからの酸素の
放出を抑制することができる。

また、例えば半導体層２９２ｂに主としてチャネルが形成される場合に、半導体層２９
２ｂにＩｎの含有量の多い酸化物を用い、半導体層２９２ｂと接して第１の電極２０４ａ
、第２の電極２０４ｂを設けることにより、トランジスタ２９０のオン電流を増大させる
ことができる。

ここで、第１の電極２０４ａ及び第２の電極２０４ｂの形成時に、本発明の一態様の薄
膜の加工方法を適用できる。

以上がトランジスタの変形例についての説明である。

本実施の形態は、本明細書中に記載する他の実施の形態及び実施例と適宜組み合わせて
実施することができる。

（実施の形態３）
本実施の形態では、本発明の一態様の半導体装置の作製方法を適用して作製される半導
体装置を含む表示パネルの構成例について説明する。

［構成例］
図８（Ａ）は、本発明の一態様の表示パネルの上面図であり、図８（Ｂ）は、本発明の
一態様の表示パネルの画素に液晶素子を適用する場合に用いることができる画素回路を説
明するための回路図である。また、図８（Ｃ）は、本発明の一態様の表示パネルの画素に
有機ＥＬ素子を適用する場合に用いることができる画素回路を説明するための回路図であ
る。

画素部に配置するトランジスタは、実施の形態２に従って形成することができる。また
、当該トランジスタはｎチャネル型とすることが容易なので、駆動回路のうち、ｎチャネ
ル型トランジスタで構成することができる駆動回路の一部を画素部のトランジスタと同一
基板上に形成する。このように、画素部や駆動回路に実施の形態２に示すトランジスタを
用いることにより、信頼性の高い表示装置を提供することができる。

アクティブマトリクス型表示装置のブロック図の一例を図８（Ａ）に示す。表示装置の
基板５００上には、画素部５０１、第１の走査線駆動回路５０２、第２の走査線駆動回路
５０３、信号線駆動回路５０４を有する。画素部５０１には、複数の信号線が信号線駆動
回路５０４から延伸して配置され、複数の走査線が第１の走査線駆動回路５０２、及び第
２の走査線駆動回路５０３から延伸して配置されている。なお走査線と信号線との交差領
域には、各々、表示素子を有する画素がマトリクス状に設けられている。また、表示装置
の基板５００はＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）等の接続
部を介して、タイミング制御回路（コントローラ、制御ＩＣともいう）に接続されている
。

図８（Ａ）では、第１の走査線駆動回路５０２、第２の走査線駆動回路５０３、信号線
駆動回路５０４は、画素部５０１と同じ基板５００上に形成される。そのため、外部に設
ける駆動回路等の部品の数が減るので、コストの低減を図ることができる。また、基板５
００外部に駆動回路を設けた場合、配線を延伸させる必要が生じ、配線間の接続数が増え
る。同じ基板５００上に駆動回路を設けた場合、その配線間の接続数を減らすことができ
、信頼性の向上、又は歩留まりの向上を図ることができる。

〔液晶パネル〕
また、画素の回路構成の一例を図８（Ｂ）に示す。ここでは、ＶＡ型液晶表示パネルの
画素に適用することができる画素回路を示す。

この画素回路は、一つの画素に複数の画素電極層を有する構成に適用できる。それぞれ
の画素電極層は異なるトランジスタに接続され、各トランジスタは異なるゲート信号で駆
動できるように構成されている。これにより、マルチドメイン設計された画素の個々の画
素電極層に印加する信号を、独立して制御できる。

トランジスタ５１６のゲート配線５１２と、トランジスタ５１７のゲート配線５１３に
は、異なるゲート信号を与えることができるように分離されている。一方、データ線とし
て機能するソース電極層又はドレイン電極層５１４は、トランジスタ５１６とトランジス
タ５１７で共通に用いられている。トランジスタ５１６とトランジスタ５１７は実施の形
態２で説明するトランジスタを適宜用いることができる。これにより、信頼性の高い液晶
表示パネルを提供することができる。

トランジスタ５１６と電気的に接続する第１の画素電極層と、トランジスタ５１７と電
気的に接続する第２の画素電極層の形状について説明する。第１の画素電極層と第２の画
素電極層の形状は、スリットによって分離されている。第１の画素電極層はＶ字型に広が
る形状を有し、第２の画素電極層は第１の画素電極層の外側を囲むように形成される。

トランジスタ５１６のゲート電極はゲート配線５１２と接続され、トランジスタ５１７
のゲート電極はゲート配線５１３と接続されている。ゲート配線５１２とゲート配線５１
３に異なるゲート信号を与えてトランジスタ５１６とトランジスタ５１７の動作タイミン
グを異ならせ、液晶の配向を制御できる。

また、容量配線５１０と、誘電体として機能するゲート絶縁膜と、第１の画素電極層ま
たは第２の画素電極層と電気的に接続する容量電極とで保持容量を形成してもよい。

マルチドメイン構造は、一画素に第１の液晶素子５１８と第２の液晶素子５１９を備え
る。第１の液晶素子５１８は第１の画素電極層と対向電極層とその間の液晶層とで構成さ
れ、第２の液晶素子５１９は第２の画素電極層と対向電極層とその間の液晶層とで構成さ
れる。

なお、図８（Ｂ）に示す画素回路は、これに限定されない。例えば、図８（Ｂ）に示す
画素に新たにスイッチ、抵抗素子、容量素子、トランジスタ、センサ、又は論理回路など
を追加してもよい。また画素回路を構成する素子や回路にも、本発明の一態様の半導体装
置の作製方法を用いて作製された半導体装置を適用することができる。

〔有機ＥＬパネル〕
画素の回路構成の他の一例を図８（Ｃ）に示す。ここでは、有機ＥＬ素子を用いた表示
パネルの画素構造を示す。

有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極の一方から電子が
、他方から正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そし
て、電子および正孔が再結合することにより、発光性の有機化合物が励起状態を形成し、
その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発
光素子は、電流励起型の発光素子と呼ばれる。

図８（Ｃ）は、適用可能な画素回路の一例を示す図である。ここでは本発明の一態様の
半導体装置の作製方法を用いて作製されたｎチャネル型のトランジスタを１つの画素に２
つ用いる例を示す。また、当該画素回路は、デジタル時間階調駆動を適用することができ
る。

適用可能な画素回路の構成及びデジタル時間階調駆動を適用した場合の画素の動作につ
いて説明する。

画素５２０は、スイッチング用トランジスタ５２１、駆動用トランジスタ５２２、発光
素子５２４及び容量素子５２３を有している。スイッチング用トランジスタ５２１は、ゲ
ート電極層が走査線５２６に接続され、第１電極（ソース電極層及びドレイン電極層の一
方）が信号線５２５に接続され、第２電極（ソース電極層及びドレイン電極層の他方）が
駆動用トランジスタ５２２のゲート電極層に接続されている。駆動用トランジスタ５２２
は、ゲート電極層が容量素子５２３を介して電源線５２７に接続され、第１電極が電源線
５２７に接続され、第２電極が発光素子５２４の第１電極（画素電極）に接続されている
。発光素子５２４の第２電極は共通電極５２８に相当する。共通電極５２８は、同一基板
上に形成される共通電位線と電気的に接続される。

スイッチング用トランジスタ５２１および駆動用トランジスタ５２２は実施の形態２で
説明するトランジスタを適宜用いることができる。これにより、信頼性の高い有機ＥＬ表
示パネルを提供することができる。

発光素子５２４の第２電極（共通電極５２８）の電位は低電源電位に設定する。なお、
低電源電位とは、電源線５２７に設定される高電源電位より低い電位であり、例えばＧＮ
Ｄ、０Ｖなどを低電源電位として設定することができる。発光素子５２４の順方向のしき
い値電圧以上となるように高電源電位と低電源電位を設定し、その電位差を発光素子５２
４に印加することにより、発光素子５２４に電流を流して発光させる。なお、発光素子５
２４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向し
きい値電圧を含む。

なお、容量素子５２３は駆動用トランジスタ５２２のゲート容量を代用することにより
省略できる。駆動用トランジスタ５２２のゲート容量については、チャネル形成領域とゲ
ート電極層との間で容量が形成されていてもよい。

次に、駆動用トランジスタ５２２に入力する信号について説明する。電圧入力電圧駆動
方式の場合、駆動用トランジスタ５２２が十分にオンするか、オフするかの二つの状態と
なるようなビデオ信号を、駆動用トランジスタ５２２に入力する。なお、駆動用トランジ
スタ５２２を線形領域で動作させるために、電源線５２７の電圧よりも高い電圧を駆動用
トランジスタ５２２のゲート電極層にかける。また、信号線５２５には、電源線電圧に駆
動用トランジスタ５２２の閾値電圧Ｖｔｈを加えた値以上の電圧をかける。

アナログ階調駆動を行う場合、駆動用トランジスタ５２２のゲート電極層に発光素子５
２４の順方向電圧に駆動用トランジスタ５２２の閾値電圧Ｖｔｈを加えた値以上の電圧を
かける。なお、駆動用トランジスタ５２２が飽和領域で動作するようにビデオ信号を入力
し、発光素子５２４に電流を流す。また、駆動用トランジスタ５２２を飽和領域で動作さ
せるために、電源線５２７の電位を、駆動用トランジスタ５２２のゲート電位より高くす
る。ビデオ信号をアナログとすることで、発光素子５２４にビデオ信号に応じた電流を流
し、アナログ階調駆動を行うことができる。

なお、画素回路の構成は、図８（Ｃ）に示す画素構成に限定されない。例えば、図８（
Ｃ）に示す画素回路にスイッチ、抵抗素子、容量素子、センサ、トランジスタ又は論理回
路などを追加してもよい。また画素回路を構成する素子や回路にも、本発明の一態様の半
導体装置の作製方法を用いて作製された半導体装置を適用することができる。

本実施の形態は、本明細書中に記載する他の実施の形態及び実施例と適宜組み合わせて
実施することができる。

（実施の形態４）
本実施の形態では、本発明の一態様の半導体装置の作製方法を適用して作製される半導
体装置を含む電子機器の構成例について説明する。

図９は、本発明の一態様の半導体装置の作製方法を適用して作製される半導体装置を含
む電子機器のブロック図である。

図１０は、本発明の一態様の半導体装置の作製方法を適用して作製される半導体装置を
含む電子機器の外観図である。

図９に示す電子機器はＲＦ回路９０１、アナログベースバンド回路９０２、デジタルベ
ースバンド回路９０３、バッテリー９０４、電源回路９０５、アプリケーションプロセッ
サ９０６、フラッシュメモリ９１０、ディスプレイコントローラ９１１、メモリ回路９１
２、ディスプレイ９１３、タッチセンサ９１９、音声回路９１７、キーボード９１８など
より構成されている。

アプリケーションプロセッサ９０６はＣＰＵ９０７、ＤＳＰ９０８、インターフェイス
（ＩＦ）９０９を有している。また、メモリ回路９１２はＳＲＡＭまたはＤＲＡＭで構成
することができる。

実施の形態２で説明するトランジスタを、メモリ回路９１２に適用することにより、情
報の書き込みおよび読み出しが可能な信頼性の高い電子機器を提供することができる。

また、実施の形態２で説明するトランジスタを、ＣＰＵ９０７またはＤＳＰ９０８に含
まれるレジスタ等に適用することにより、情報の書き込みおよび読み出しが可能な信頼性
の高い電子機器を提供することができる。

なお、実施の形態２で説明するトランジスタのオフリーク電流が極めて小さい場合は、
長期間の記憶保持が可能で長期間の記憶保持が可能で、且つ消費電力が十分に低減された
メモリ回路９１２を提供できる。また、パワーゲーティングされている期間に、パワーゲ
ーティング前の状態をレジスタ等に記憶することができるＣＰＵ９０７またはＤＳＰ９０
８を提供することができる。

また、ディスプレイ９１３は表示部９１４、ソースドライバ９１５、ゲートドライバ９
１６によって構成されている。

表示部９１４はマトリクス状に配置された複数の画素を有する。画素は画素回路を備え
、画素回路はゲートドライバ９１６と電気的に接続されている。

実施の形態２で説明するトランジスタを、画素回路またはゲートドライバ９１６に適宜
用いることができる。これにより、信頼性の高いディスプレイを提供することができる。

電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機と
もいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ等のカ
メラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯
型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げら
れる。

図１０（Ａ）は、携帯型の情報端末であり、本体１００１、筐体１００２、表示部１０
０３ａ、１００３ｂなどによって構成されている。表示部１００３ｂはタッチパネルとな
っており、表示部１００３ｂに表示されるキーボードボタン１００４を触れることで画面
操作や、文字入力を行うことができる。勿論、表示部１００３ａをタッチパネルとして構
成してもよい。実施の形態２で示したトランジスタをスイッチング素子として液晶パネル
や有機発光パネルを作製して表示部１００３ａ、１００３ｂに適用することにより、信頼
性の高い携帯型の情報端末とすることができる。

図１０（Ａ）に示す携帯型の情報端末は、様々な情報（静止画、動画、テキスト画像な
ど）を表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に
表示した情報を操作又は編集する機能、様々なソフトウェア（プログラム）によって処理
を制御する機能、等を有することができる。また、筐体の裏面や側面に、外部接続用端子
（イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部などを備える構成としてもよい。

また、図１０（Ａ）に示す携帯型の情報端末は、無線で情報を送受信できる構成として
もよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロー
ドする構成とすることも可能である。

図１０（Ｂ）は、携帯音楽プレイヤーであり、本体１０２１には表示部１０２３と、耳
に装着するための固定部１０２２と、スピーカー、操作ボタン１０２４、外部メモリスロ
ット１０２５等が設けられている。実施の形態２で示したトランジスタをスイッチング素
子として液晶パネルや有機発光パネルを作製して表示部１０２３に適用することにより、
より信頼性の高い携帯音楽プレイヤーとすることができる。

さらに、図１０（Ｂ）に示す携帯音楽プレイヤーにアンテナやマイク機能や無線機能を
持たせ、携帯電話と連携させれば、乗用車などを運転しながらワイヤレスによるハンズフ
リーでの会話も可能である。

図１０（Ｃ）は、携帯電話であり、筐体１０３０及び筐体１０３１の二つの筐体で構成
されている。筐体１０３１には、表示パネル１０３２、スピーカー１０３３、マイクロフ
ォン１０３４、ポインティングデバイス１０３６、カメラ用レンズ１０３７、外部接続端
子１０３８などを備えている。また、筐体１０３０には、携帯電話の充電を行う太陽電池
セル１０４０、外部メモリスロット１０４１などを備えている。また、アンテナは筐体１
０３１内部に内蔵されている。実施の形態２で説明するトランジスタを表示パネル１０３
２に適用することにより、信頼性の高い携帯電話とすることができる。

また、表示パネル１０３２はタッチパネルを備えており、図１０（Ｃ）には映像表示さ
れている複数の操作キー１０３５を点線で示している。なお、太陽電池セル１０４０で出
力される電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。

例えば、昇圧回路などの電源回路に用いられるパワートランジスタも実施の形態２で説
明するトランジスタの半導体層の膜厚を２μｍ以上５０μｍ以下とすることで形成するこ
とができる。

表示パネル１０３２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネ
ル１０３２と同一面上にカメラ用レンズ１０３７を備えているため、テレビ電話が可能で
ある。スピーカー１０３３及びマイクロフォン１０３４は音声通話に限らず、テレビ電話
、録音、再生などが可能である。さらに、筐体１０３０と筐体１０３１は、スライドし、
図１０（Ｃ）のように展開している状態から重なり合った状態とすることができ、携帯に
適した小型化が可能である。

外部接続端子１０３８はＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可
能であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外
部メモリスロット１０４１に記録媒体を挿入し、より大量のデータ保存及び移動に対応で
きる。

また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであって
もよい。

図１０（Ｄ）は、テレビジョン装置の一例を示している。テレビジョン装置１０５０は
、筐体１０５１に表示部１０５３が組み込まれている。表示部１０５３により、映像を表
示することが可能である。また、筐体１０５１を支持するスタンド１０５５にＣＰＵが内
蔵されている。実施の形態２で説明するトランジスタを表示部１０５３およびＣＰＵに適
用することにより、信頼性の高いテレビジョン装置１０５０とすることができる。

テレビジョン装置１０５０の操作は、筐体１０５１が備える操作スイッチや、別体のリ
モコン操作機により行うことができる。また、リモコン操作機に、当該リモコン操作機か
ら出力する情報を表示する表示部を設ける構成としてもよい。

なお、テレビジョン装置１０５０は、受信機やモデムなどを備えた構成とする。受信機
により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線
による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方
向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である
。

また、テレビジョン装置１０５０は、外部接続端子１０５４や、記憶媒体再生録画部１
０５２、外部メモリスロットを備えている。外部接続端子１０５４は、ＵＳＢケーブルな
どの各種ケーブルと接続可能であり、パーソナルコンピュータなどとのデータ通信が可能
である。記憶媒体再生録画部１０５２では、ディスク状の記録媒体を挿入し、記録媒体に
記憶されているデータの読み出し、記録媒体への書き込みが可能である。また、外部メモ
リスロットに差し込まれた外部メモリ１０５６にデータ保存されている画像や映像などを
表示部１０５３に映し出すことも可能である。

また、実施の形態２で説明するトランジスタのオフリーク電流が極めて小さい場合は、
当該トランジスタを外部メモリ１０５６やＣＰＵに適用することにより、消費電力が十分
に低減された信頼性の高いテレビジョン装置１０５０とすることができる。

本実施の形態は、本明細書中に記載する他の実施の形態及び実施例と適宜組み合わせて
実施することができる。

本実施例では、本発明の一態様の薄膜の加工方法を用いて、導電膜を加工した結果につ
いて説明する。

［試料の作製］
作製した試料の基板としてシリコンウェハを用いた。基板に対して熱酸化を行い、基板
表面上に熱酸化膜を形成した。続いて、熱酸化膜上に厚さ約３００ｎｍの酸窒化シリコン
膜をプラズマＣＶＤ法により形成した後、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃ
ａｌ Ｐｏｌｉｓｈｉｎｇ）を用いて酸窒化シリコン膜の表面を平坦化した。

続いて、厚さ約３５ｎｍの酸化物半導体膜をスパッタリング法により形成した。その後
、酸化物半導体膜上に厚さ約２０ｎｍの有機塗布膜と、厚さ約１００ｎｍのレジスト膜を
それぞれ形成した。続いて像処理を行うことでレジスト膜のパターンを形成した。続いて
、レジスト膜をマスクとして有機塗布膜及び酸化物半導体膜をエッチングし、酸素を含む
雰囲気下におけるプラズマ処理により有機塗布膜及びレジスト膜を除去し、島状の半導体
層を得た。

続いて、導電膜として厚さ約１０ｎｍのタングステン膜をスパッタリング法により成膜
した。続いて、厚さ約２０ｎｍの有機塗布膜と、厚さ約１００ｎｍのレジスト膜を形成し
た。

続いて、電子ビームを走査してレジスト膜を露光した後、現像処理を行うことでレジス
ト膜のパターンを形成した。

続いて、プラズマ処理を行い、レジスト膜の表面に有機物層を形成した。その後、レジ
スト膜及び有機物層をマスクとして、有機塗布膜及び導電膜のエッチングを行った。

ここで、プラズマ処理、有機塗布膜及び導電膜のエッチング処理の条件を異ならせた２
種類の試料を作製した。さらに、比較例としてプラズマ処理を行わない試料も作製した。

〔試料１〕
試料１のプラズマ処理は、ＣＨＦ_３とＨｅの流量をそれぞれ３０ｓｃｃｍ、１２０ｓｃ
ｃｍとし、ＩＣＰ電力４７５Ｗ、バイアス電力３００Ｗ、圧力５．５Ｐａ、基板温度７０
℃の条件で１０秒間行った。有機塗布膜及び導電膜のエッチングは、まずＣＦ_４の流量を
１００ｓｃｃｍとし、ＩＣＰ電力２０００Ｗ、バイアス電力５０Ｗ、圧力０．６７Ｐａ、
基板温度−１０℃の条件で約１２秒間行い、続いてＣＦ_４と酸素の流量をそれぞれ６０ｓ
ｃｃｍ、４０ｓｃｃｍとし、ＩＣＰ電力１０００Ｗ、バイアス電力２５０Ｗ、圧力２．０
Ｐａ、基板温度−１０℃の条件で約１４秒間行った。

〔試料２〕
試料２のプラズマ処理は、ＣＨＦ_３とＨｅの流量をそれぞれ７．５ｓｃｃｍ、１４２．
５ｓｃｃｍとし、ＩＣＰ電力４７５Ｗ、バイアス電力３００Ｗ、圧力５．５Ｐａ、基板温
度７０℃の条件で２０秒間行った。有機塗布膜及び導電膜のエッチングは、ＣＦ_４と酸素
の流量をそれぞれ６０ｓｃｃｍ、４０ｓｃｃｍとし、ＩＣＰ電力１０００Ｗ、バイアス電
力を２５０Ｗ、圧力２．０Ｐａ、基板温度−１０℃の条件で約１３秒間行った。

〔比較例〕
比較例は、プラズマ処理は行わず、有機塗布膜及び導電膜のエッチング処理のみを行っ
た。有機塗布膜及び導電膜のエッチングは、上記試料１の条件と同様の条件で行った。

その後、各試料に対し、酸素雰囲気下でプラズマ処理を行い、レジスト膜、有機物層及
び有機塗布膜を除去して、２つに離間した導電膜のパターンが形成された試料を得た。

［パターンの測長結果］
各試料について、試料上面から見た走査型電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅ
ｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）像を取得し、この像からパターンのスペース幅
を測長した。ＳＥＭ像の観察は、レジスト膜のパターンを形成した直後、プラズマ処理を
行った直後、導電膜のエッチングを行った直後の３回（比較例についてはプラズマ処理を
行わないため２回）行った。

図１１（Ａ）は、試料１に対するレジスト膜のパターンを形成した直後のＳＥＭ像であ
る。また図１１（Ｂ）は、プラズマ処理を行った直後における、試料上面から見たＳＥＭ
像である。また図１１（Ｃ）は、導電膜のエッチングを行った直後における、試料上面か
らみたＳＥＭ像である。

図１１より、レジスト膜のパターンを形成した直後よりもプラズマ処理を行った直後の
方が、レジスト膜のパターンのスペース幅が狭まっていることがわかる。またプラズマ処
理を行った直後よりも導電膜のエッチングを行った直後では、導電膜のパターンのスペー
ス幅が広がるが、レジスト膜のパターンを形成した直後と同等の間隔となっていることが
分かる。

図１２（Ａ）は、試料２に対するレジスト膜のパターンを形成した直後のＳＥＭ像であ
る。また図１２（Ｂ）は、プラズマ処理を行った直後における、試料上面から見たＳＥＭ
像である。また図１２（Ｃ）は、導電膜のエッチングを行った直後における、試料上面か
らみたＳＥＭ像である。

図１２に示すように、試料２でも試料１と同様の傾向を示すが、プラズマ処理を行った
直後のレジスト膜のパターンのスペース幅がより狭くなっている。また導電膜のエッチン
グを行った直後では、導電膜のパターンのスペース幅がレジスト膜のパターンを形成した
直後よりも狭くなっていることが分かる。このように、プラズマ処理やエッチング処理の
条件を変更することで、被加工膜である導電膜のパターンのスペース幅を、設計寸法（こ
こではレジスト膜のパターンのスペース幅）よりも狭くすることが可能となり、より微細
な加工を行うことができる。

図１３（Ａ）は、比較例に対するレジスト膜のパターンを形成した直後のＳＥＭ像であ
る。また図１３（Ｂ）は、導電膜のエッチングを行った直後における、試料上面からみた
ＳＥＭ像である。

図１３に示すように、プラズマ処理を行わない場合ではＣＤロスが生じ、エッチング直
後の導電膜のパターンのスペース幅が、レジスト膜のパターンのスペース幅よりも広がっ
ていることがわかる。

ここで、取得したＳＥＭ像より、レジスト膜のパターンのスペース幅を測長した結果を
図１４に示す。なお、ＳＥＭ像の観察は、１２．６ｍｍ角の基板面内の２５点の箇所で行
った。図１４にはその２５点で得られた値の平均値をプロットし、最大値及び最小値を誤
差範囲として示している。

図１４より、比較例では導電膜のエッチング後のパターンのスペース幅が、レジスト膜
のパターンを形成した直後に比べて２倍程度広がったのに対し、試料１では同程度となっ
ており、ＣＤロスを実質的に無くすことができていることが分かる。また、試料２ではレ
ジスト膜のパターンを形成した直後のレジスト膜のパターンのスペース幅が３０ｎｍ前後
であるのに対し、導電膜のエッチング直後の導電膜のパターンのスペース幅が２０ｎｍ前
後にまで低減し、さらにばらつきも低減していることがわかる。

本実施例では、プラズマ処理中の成膜装置内にどのようなガスが含まれているかを調べ
た結果と、レジスト膜の表面に堆積した有機物層について組成分析を行った結果について
説明する。

［プラズマ処理中のガス分析］
まず、シリコンウェハ上に厚さ約１００ｎｍのレジスト膜を形成した試料を用意した。

その後、上記試料に対しプラズマ処理を行う過程で、処理チャンバー内のガスの成分を
四重極型質量分析計（Ｑ−ｍａｓｓ：Ｑｕａｄｒｕｐｏｌｅ Ｍａｓｓ Ｓｐｅｃｔｒｏ
ｍｅｔｅｒ）により測定した。

プラズマ処理は、ＩＣＰ電力４７５Ｗ、バイアス電力を３００Ｗ、圧力５．５Ｐａとし
、反応ガスにＣＨＦ_３とＨｅの混合ガスを用いた。ここで、反応ガスの全流量に対するＣ
ＨＦ_３の流量の割合を、６．７％、２０．０％、３３．０％の３条件とした。

図１５に、ＣＨＦ_３流量の割合に対する、検出された主なガスの分圧を示す。図１５よ
り、プラズマ処理中にはＣＦ、ＣＦ_２、ＣＦ_３などのフッ素と炭素を含む化合物が生じる
ことが分かった。したがって、プラズマ処理中にはこのようなＣＦ系の活性種によってレ
ジスト膜の表面が処理されることにより、レジスト膜の表面には有機物層として上述のフ
ッ素と炭素を含む化合物を主成分とするフルオロカーボンポリマーが堆積することが示唆
される。

［有機物層の組成分析］
続いて、プラズマ処理前後におけるレジスト膜表面に対して、Ｘ線光電子分光法（ＸＰ
Ｓ：Ｘ−ｒａｙ ｐｈｏｔｏｅｌｅｃｔｒｏｎ ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて組
成分析を行った。

試料はシリコンウェハ上に厚さ約１００ｎｍのレジスト膜を形成した試料を用いた。ま
たプラズマ処理は、ＩＣＰ電力４７５Ｗ、バイアス電力３００Ｗ、圧力５．５Ｐａとし、
ＣＨＦ_３とＨｅの流量をそれぞれ７．５ｓｃｃｍ、１４２．５ｓｃｃｍとして、２０秒間
処理した。

図１６に、一例として測定したＸＰＳスペクトルを示す。図１６（Ａ）は、Ｃ１ｓに対
応した２８０ｅＶ近傍のスペクトルであり、図１６（Ｂ）はＦ１ｓに対応した６９０ｅＶ
近傍のスペクトルである。ここで、各図にはプラズマ処理前のものを破線で、プラズマ処
理後のものを実線で示している。

図１６より、プラズマ処理後のレジスト膜表面には、フッ素を含む結合を示すピークが
複数観測されることが分かった。

表１に、ＸＰＳスペクトルにより見積もったレジスト膜表面の組成を示す。

表１より、プラズマ処理後のレジスト膜表面にはフッ素が多量に含まれていることが確
認できた。

以上のことから、レジスト膜のパターンを形成した直後にプラズマ処理を行うことによ
って形成される有機物層は、ＣＦ、ＣＦ_２、ＣＦ_３などのフッ素と炭素を含む化合物を含
むフルオロカーボンポリマーであることが確認できた。

１０１ 基板
１０２ 被加工膜
１０３ 有機塗布膜
１０４ レジスト膜
１１１ 有機物層
２００ トランジスタ
２０１ 基板
２０２ 半導体層
２０３ 絶縁層
２０４ａ 電極
２０４ｂ 電極
２０５ ゲート電極
２０６ 絶縁層
２０７ 絶縁層
２０８ 絶縁層
２０９ａ 配線
２０９ｂ 配線
２１４ 導電膜
２５０ トランジスタ
２５２ 半導体層
２５２ａ 半導体層
２５２ｂ 半導体層
２５２ｃ 半導体層
２６０ トランジスタ
２７０ トランジスタ
２８０ トランジスタ
２８２ 半導体層
２８２ａ 半導体層
２８２ｂ 半導体層
２９０ トランジスタ
２９２ 半導体層
２９２ａ 半導体層
２９２ｂ 半導体層
２９２ｃ 半導体層
５００ 基板
５０１ 画素部
５０２ 走査線駆動回路
５０３ 走査線駆動回路
５０４ 信号線駆動回路
５１０ 容量配線
５１２ ゲート配線
５１３ ゲート配線
５１４ ドレイン電極層
５１６ トランジスタ
５１７ トランジスタ
５１８ 液晶素子
５１９ 液晶素子
５２０ 画素
５２１ スイッチング用トランジスタ
５２２ 駆動用トランジスタ
５２３ 容量素子
５２４ 発光素子
５２５ 信号線
５２６ 走査線
５２７ 電源線
５２８ 共通電極
９０１ ＲＦ回路
９０２ アナログベースバンド回路
９０３ デジタルベースバンド回路
９０４ バッテリー
９０５ 電源回路
９０６ アプリケーションプロセッサ
９０７ ＣＰＵ
９０８ ＤＳＰ
９１０ フラッシュメモリ
９１１ ディスプレイコントローラ
９１２ メモリ回路
９１３ ディスプレイ
９１４ 表示部
９１５ ソースドライバ
９１６ ゲートドライバ
９１７ 音声回路
９１８ キーボード
９１９ タッチセンサ
１００１ 本体
１００２ 筐体
１００３ａ 表示部
１００３ｂ 表示部
１００４ キーボードボタン
１０２１ 本体
１０２２ 固定部
１０２３ 表示部
１０２４ 操作ボタン
１０２５ 外部メモリスロット
１０３０ 筐体
１０３１ 筐体
１０３２ 表示パネル
１０３３ スピーカー
１０３４ マイクロフォン
１０３５ 操作キー
１０３６ ポインティングデバイス
１０３７ カメラ用レンズ
１０３８ 外部接続端子
１０４０ 太陽電池セル
１０４１ 外部メモリスロット
１０５０ テレビジョン装置
１０５１ 筐体
１０５２ 記憶媒体再生録画部
１０５３ 表示部
１０５４ 外部接続端子
１０５５ スタンド
１０５６ 外部メモリ

Claims (3)

1. 絶縁表面上に半導体層を形成し、
   前記半導体層上に導電膜を形成し、
   前記導電膜上に有機塗布膜を形成し、
   前記有機塗布膜上にレジスト膜を形成し、
   前記レジスト膜を露光し、前記レジスト膜の一部を現像により除去して前記有機塗布膜の一部を露出させ、
   プラズマ処理により、前記レジスト膜の上面及び側面に有機物層を堆積させ、
   前記レジスト膜及び前記有機物層をマスクとして、前記有機塗布膜の一部をエッチングして前記導電膜の一部を露出させ、
   前記レジスト膜及び前記有機物層をマスクとして前記導電膜の一部をエッチングして、前記半導体層と重なる領域を有する、第１の導電層及び第２の導電層を形成し、
   前記半導体層上、前記第１の導電層上、及び前記第２の導電層上に、絶縁膜を形成し、
   前記絶縁膜上に、前記半導体層と重なる領域を有する第３の導電層を形成し、
   前記第３の導電層は、前記絶縁膜を介して前記第１の導電層の側面と重なる領域と、前記絶縁膜を介して前記第２の導電層と重なる領域を有する、半導体装置の作製方法。
2. 請求項２において、前記プラズマ処理は、フッ素及び炭素を含むガスを用いて行われる、半導体装置の作製方法。
3. 請求項１又は２において、
   前記トランジスタのチャネル長は、２０ｎｍ乃至３０ｎｍである、半導体装置の作製方法。