[go: up one dir, main page]

JP2018137310A - 薄膜キャパシタ - Google Patents

薄膜キャパシタ Download PDF

Info

Publication number
JP2018137310A
JP2018137310A JP2017030027A JP2017030027A JP2018137310A JP 2018137310 A JP2018137310 A JP 2018137310A JP 2017030027 A JP2017030027 A JP 2017030027A JP 2017030027 A JP2017030027 A JP 2017030027A JP 2018137310 A JP2018137310 A JP 2018137310A
Authority
JP
Japan
Prior art keywords
layer
thin film
electrode
capacitor
electrode terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017030027A
Other languages
English (en)
Inventor
晃一 角田
Koichi Tsunoda
晃一 角田
満広 冨川
Mitsuhiro Tomikawa
満広 冨川
吉川 和弘
Kazuhiro Yoshikawa
吉川  和弘
吉田 健一
Kenichi Yoshida
健一 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2017030027A priority Critical patent/JP2018137310A/ja
Priority to CN201880004510.2A priority patent/CN110024066B/zh
Priority to KR1020197014542A priority patent/KR20190067241A/ko
Priority to US16/483,516 priority patent/US11114249B2/en
Priority to PCT/JP2018/004905 priority patent/WO2018155257A1/ja
Publication of JP2018137310A publication Critical patent/JP2018137310A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/33Thin- or thick-film capacitors (thin- or thick-film circuits; capacitors without a potential-jump or surface barrier specially adapted for integrated circuits, details thereof, multistep manufacturing processes therefor)
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/252Terminals the terminals being coated on the capacitive element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • H01G4/306Stacked capacitors made by thin film techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】低ESL化が図られた薄膜キャパシタを提供する。【解決手段】薄膜キャパシタ1においては、電極端子層30および容量部10の電極層11が、絶縁層40に厚さ方向に沿って貫設されたビア導体(すなわち、第1配線部43Aおよび第2配線部43B)によって電極端子20A〜20Cそれぞれに接続されており、ビア導体43A、43Bにより厚さ方向に沿う短い回路配線が実現されている。薄膜キャパシタ1では、複数の電極端子20A〜20Cでの多端子化を図りつつ、回路配線の短縮が図られており、それにより、低ESL化が図られた薄膜キャパシタが得られる。【選択図】図1

Description

本発明は、薄膜キャパシタに関する。
たとえば下記引用文献1には、内部にチップコンデンサを有し、かつ、該チップコンデンサから引き出された電極端子が両主面に設けられたコンデンサ内蔵基板が開示されている。
特開2009―194096号公報 特開2007―81325号公報
上記コンデンサ内蔵基板では回路配線の長さが長いため、低ESL化を図ることが困難である。そこで、薄膜プロセス技術を用いてコンデンサ内蔵基板の構成を実現する薄膜キャパシタ(すなわち、内部にキャパシタ構造を有し、かつ、該キャパシタ構造から引き出された電極端子が両主面に設けられた薄膜キャパシタ)の開発が進められている。
発明者らは、上記の薄膜キャパシタについて研究を重ね、このような薄膜キャパシタにおいてさらに低ESL化を図ることができる技術を新たに見出した。
本発明の種々の側面は、低ESL化が図られた薄膜キャパシタを提供することを目的とする。
本発明の一形態に係る薄膜キャパシタは、薄膜キャパシタの一方面側に位置し、外部と電気的に接続される接続領域を有する電極端子層と、電極端子層の一方面側とは反対の側に部分的に形成され、電極層と誘電体層とが交互に積層された積層構造を有する容量部と、電極端子層の一方面側とは反対の側から、容量部が形成された形成領域および容量部が形成されていない非形成領域を覆う絶縁層と、絶縁層上に設けられた複数の電極端子と、容量部の積層方向に沿って絶縁層に貫設され、電極端子層および容量部の電極層のいずれかに複数の電極端子それぞれを接続する複数のビア導体とを備える。
上記薄膜キャパシタにおいては、電極端子層および容量部の電極層が、絶縁層に貫設されたビア導体によって電極端子それぞれに接続されることで、回路配線の短縮および多端子化の両方が図られており、それにより、低ESL化が図られた薄膜キャパシタが得られる。
本発明の他の形態に係る薄膜キャパシタは、電極端子層が、外部に接続される複数の接続領域を有し、かつ、隣り合う接続領域の間における電極端子層を貫いて両接続領域を分断する貫通部を備える。この場合、複数の接続領域のうちの一部とその残部とを、異なる極性の電極端子として用いることができる。
本発明の他の形態に係る薄膜キャパシタは、絶縁層の厚さが容量部の厚さより厚く、また、電極端子層の厚さが容量部の厚さより厚い。
本発明の他の形態に係る薄膜キャパシタは、電子部品を搭載可能であり、かつ、該電子部品への電力を供給する配線板上に配置されるべき薄膜キャパシタであって、薄膜キャパシタに搭載される電子部品に複数の電極端子が接続され、配線板に電極端子層が接続される。
本発明の一側面によれば、低ESL化が図られた薄膜キャパシタが提供される。
図1は、本発明の一実施形態に係る薄膜キャパシタの一部を概略的に示す断面図である。 図2の(a)〜(e)は、図1に示す薄膜キャパシタの製造方法を説明するための図である。 図3の(a)〜(d)は、図1に示す薄膜キャパシタの製造方法を説明するための図である。 図4は、図1とは異なる態様の薄膜キャパシタの一部を概略的に示す断面図である。
以下、図面を参照して種々の実施形態について詳細に説明する。なお、各図面において同一または相当の部分に対しては同一の符号を付し、重複する説明を省略する。
図1に示すように、一本実施形態に係る薄膜キャパシタ1は、その内部にキャパシタ構造として容量部10を有し、かつ、その両主面に、容量部10から引き出された電極端子として電極端子20A〜20C、30A〜30Cを有している。
薄膜キャパシタ1の一方の主面aに設けられた電極端子20A〜20Cは、薄膜キャパシタ1に搭載される図示しない電子部品と接続するための電極端子であり、電極端子20A〜20Cが設けられた側の主面(以下、電子部品搭載面とも称す。)上に、電子部品が搭載され得る。
薄膜キャパシタ1の他方の主面1bに設けられた電極端子30A〜30Cは、薄膜キャパシタ1上に搭載される電子部品に薄膜キャパシタを介して電力を供給する図示しない配線板と接続するための電極端子であり、電極端子30A〜30Cが設けられた側の主面(以下、配線板搭載面とも称す。)1bが配線板と対面する姿勢で薄膜キャパシタ1が配線板上に搭載され得る。
薄膜キャパシタ1は、より詳しくは、配線板搭載面1b側に位置し、配線板と電気的に接続される複数の接続領域を有する電極端子層30と、電極端子層30の配線板側とは反対の側に部分的に形成され、電極層11と誘電体層12とが交互に積層された積層構造を有する容量部10と、電極端子層30の配線板側とは反対の側から、容量部10が形成された形成領域および容量部10が形成されていない非形成領域を覆う絶縁層40と、絶縁層40上に設けられ、電子部品に接続されるべき複数の電極端子20A〜20Cと、容量部10の積層方向に沿って貫設され、電極端子層30および容量部10の電極層11のいずれかに複数の電極端子20A〜20Cそれぞれを接続する複数のビア導体43A、43Bとを備えている。
電極端子層30の複数の接続領域は、隣り合う接続領域の間における電極端子層30を貫いて両接続領域を分断する貫通部31を備えており、貫通部31に分断された各接続領域が上述の電極端子30A〜30Cとなっている。各貫通部31は、電極端子層30の厚さより厚い絶縁樹脂32によって埋められており、電極端子30A〜30Cの間の高い電気絶縁性を実現している。
電極端子層30は、導電性を有する材料から形成されている。具体的には、電極端子層30を形成する導電性材料としては、主成分としてニッケル(Ni)や白金(Pt)を含有する合金が好ましく、特に、主成分としてNiを含有する合金が好適に用いられる。電極端子層30を構成するNiの純度は高いほど好ましく、99.99重量%以上であることが好ましい。なお、電極端子層30に微量の不純物が含まれていてもよい。主成分としてNiを含有する合金からなる電極端子層30に含まれ得る不純物としては、たとえば、鉄(Fe)、チタン(Ti)、銅(Cu)、アルミニウム(Al)、マグネシウム(Mg)、マンガン(Mn)、ケイ素(Si)またはクロム(Cr)、バナジウム(V)、亜鉛(Zn)、ニオブ(Nb)、タンタル(Ta)、イットリウム(Y)、ランタン(La)、セシウム(Ce)等の遷移金属元素あるいは希土類元素等、塩素(Cl)、硫黄(S)、リン(P)等が挙げられる。薄膜キャパシタの製造時に、電極端子層30から誘電体膜へ上記の不純物が拡散すると、誘電体層12の絶縁抵抗の低下等の性能低下を引き起こす可能性がある。
電極端子層30の厚さは、10nm〜100μmであることが好ましく、1μm〜70μmであることがより好ましく、10μm〜30μm程度であることがさらに好ましい。電極端子層30の厚さが薄過ぎる場合、薄膜キャパシタ1の製造時に電極端子層30をハンドリンクしにくくなる傾向があり、電極端子層30の厚さが厚過ぎる場合、リーク電流を抑制する効果が小さくなる傾向がある。なお、電極端子層30の面積は、たとえば1×0.5mm程度である。また、上述の電極端子層30は金属箔からなることが好ましく、基板と電極とを兼用している。このように、本実施形態に係る電極端子層30は基板としても兼用する構成であることが好ましいが、Siやアルミナなどからなる基板上に電極端子層30を設けた基板/電極膜構造を採用してもよい。
容量部10は、電極端子層30上に交互に積層された2層の電極層11および2層の誘電体層12によって構成されている。
電極層11は導電性を有する材料から形成されている。具体的には、主成分としてニッケル(Ni)や白金(Pt)を含有する材料が電極層11として好適に用いられ、Niが特に好適に用いられる。電極層11に主成分としてNiを含有する材料を用いる場合、その含有量は、電極層11全体に対して、50mol%以上であることが好ましい。また、電極層11の主成分がNiである場合、白金(Pt)、パラジウム(Pd)、イリジウム(Ir)、ロジウム(Rh)、ルテニウム(Ru)、オスミウム(Os)、レニウム(Re)、タングステン(W)、クロム(Cr)、タンタル(Ta)および銀(Ag)からなる群より選ばれる少なくとも一種(以下、「添加元素」と記す。)をさらに含有する。電極層11が添加元素を含有することによって、電極層11の途切れが防止される。なお、電極層11は複数種の添加元素を含有してもよい。電極層11の厚さは、たとえば10nm〜1000nm程度である。
誘電体層12は、BaTiO(チタン酸バリウム)、(Ba1−XSr)TiO(チタン酸バリウムストロンチウム)、(Ba1−XCa)TiO、PbTiO、Pb(ZrTi1−X)O等のペロブスカイト構造を持った(強)誘電体材料や、Pb(Mg1/3Nb2/3)O等に代表される複合ペロブスカイトリラクサー型強誘電体材料や、BiTi12、SrBiTa等に代表されるビスマス層状化合物、(Sr1−XBa)Nb、PbNb等に代表されるタングステンブロンズ型強誘電体材料等から構成される。ここで、ペロブスカイト構造、ペロブスカイトリラクサー型強誘電体材料、ビスマス層状化合物、タングステンブロンズ型強誘電体材料において、AサイトとBサイト比は、通常整数比であるが、特性向上のため、意図的に整数比からずらしてもよい。なお、誘電体層12の特性制御のため、誘電体層12に適宜、副成分として添加物質が含有されていてもよい。誘電体層12の厚さは、たとえば10nm〜1000nmである。
絶縁層40は、容量部10が形成された形成領域および容量部10が形成されていない非形成領域を覆っており、パッシベーション層41、第1絶縁層42Aおよび第2絶縁層42Bによって構成されている。
パッシベーション層41は、各容量部10を直接覆っており、無機絶縁材料(たとえば、SiO)によって構成されている。
第1絶縁層42Aは、電極端子層30の容量部10が形成された領域(形成領域)それぞれにおいて容量部10を覆っている。第2絶縁層42Bは、第1絶縁層42Aが形成されていない領域、すなわち、容量部10が形成されていない領域(非形成領域)を覆うとともに、非形成領域周縁の第1絶縁層42Aを部分的に覆っている。すなわち、第1絶縁層42Aと第2絶縁層42Bとの2段構成によって電極端子層30が覆われている。
第1絶縁層42Aおよび第2絶縁層42Bは、絶縁性を有する材料であれば特に限定されないが、たとえば、ポリイミドなどの非導電性樹脂、SiO、アルミナ、SiN(シリコンナイトライド)等の無機材料、あるいはこれらを混合または積層させた絶縁材料等を用いることができる。第1絶縁層41Aの厚さ(パッシベーション層41の上面と第1絶縁層42Aの上面との距離)は、たとえば、0.5μm〜10μmであり、第2絶縁層42Bの厚さ(第1絶縁層42Aの上面と第2絶縁層42Bの上面との距離)は、たとえば0.5μm〜10μmである。
第1絶縁層42Aと第2絶縁層42Bとの間には、第1絶縁層42Aの上面に沿って第1配線部43Aが形成されている。第1配線部43Aは、第1絶縁層42Aの上面に沿って上下方向に延びるとともにその下端に電極端子層30または電極層11と接する接触部44Aを有する。また、第2絶縁層42B上には、第2絶縁層42Bの上面に沿って第2配線部43Bが形成されている。第2配線部43Bは、第2絶縁層42Bに沿って上下方向に延びるとともにその下端に第1配線部43Aと接する接触部44Bを有する。そして、第2配線部43B上に電極端子20A〜20Cが形成されている。
電極端子20Aが形成された第2配線部43Bの接触部44Bは、電極端子層30に接する接触部44Aを有する第1配線部43Aに接している。電極端子20Bが形成された第2配線部43Bの接触部44Bは、容量部10の下側の電極層11に接する接触部44Aを有する第1配線部43Aに接している。電極端子20Cが形成された第2配線部43Bの接触部44Bは、容量部10の上側の電極層11に接する接触部44Aを有する第1配線部43ABに接している。
上述した第1配線部43Aおよび第2配線部43Bが、絶縁層40に貫設され、電極端子層30および容量部10の電極層11のいずれかに電極端子20A〜20Cそれぞれを接続するビア導体となっている。第1配線部43Aおよび第2配線部43Bは、たとえば銅(Cu)などの導電性を有する材料から構成されている。また、第2配線部43Bと電気的に接続される電極端子20A〜20Cも、たとえば銅(Cu)などの導電性を有する材料から構成されている。
次に、図2および図3を参照して薄膜キャパシタ1の製造方法について説明する。なお、図2および図3は、製造の途中段階における薄膜キャパシタ1の一部を拡大して示しているものである。実際には、複数の薄膜キャパシタ1を一度に形成した後、それぞれの薄膜キャパシタ1に個片化する。
まず、図2(a)に示すように、仮貼り材61を介して支持材60に支持された電極端子層30となる金属箔を準備し、電極端子層30上に容量部10となるべき誘電体層12と電極層11とを交互に形成する。電極端子層30となる金属箔は、必要に応じてその表面が所定の算術平均粗さRaとなるように研磨される。この研磨は、CMP(Chemical Mechanical Polishing)、電解研磨、バフ研磨等の方法によりおこなうことができる。電極層11の形成方法としては、DCスパッタリング等が挙げられる。また、誘電体層12の形成方法としては、溶液法、スパッタリング法等のPVD(Physical Vapor Deposition)法またはCVD(Chemical Vapor Deposition)法等の成膜技術を用いることができるが、スパッタリング法がより好ましい方法である。
次に、図2(b)に示すように、電極層11および誘電体層12を貫通する所定の開口70を形成する。開口70の形成は、たとえばパターニングされたレジストをマスクとしたドライエッチングによっておこなわれる。この工程により、電極層11および誘電体層12に2つの開口71、72が形成される。開口71では、底面に電極端子層30が露出すると共に、容量部10に電極層11および誘電体層12による連続した側面が形成される。また、開口72では底面に下側の電極層11が露出すると共に、容量部10に電極層11および誘電体層12による連続した側面が形成される。
その後、支持材60を仮貼り材61とともに剥離し、電極端子層30上に電極層11および誘電体層12が積層された積層体を焼成する。焼成時の温度は、誘電体層が焼結(結晶化)する温度とすることが好ましく、具体的には500〜1000℃であることが好ましい。また、焼成時間は5分〜2時間程度とすればよい。また、焼成時の雰囲気は、特に限定されず、酸化性雰囲気、還元性雰囲気、中性雰囲気のいずれでもよいが、少なくとも、電極層11が酸化しない程度の酸素分圧下で焼成することが好ましい。なお、焼成のタイミングはこのタイミングに限定されず、たとえば、開口70を形成する前に焼成をおこなってもよいし、開口70を形成した後におこなってもよい。
次に、図2(c)に示すように、電極端子層30に再度仮貼り材61を介して支持材60を貼付し、支持材60で電極端子層30を保持した状態で、パッシベーション層41となるべき無機絶縁層(たとえば、SiO層)を成膜する。
続いて、図2(d)に示すように、電極層11および誘電体層12上に第1絶縁層42Aを形成する。第1絶縁層42Aは、たとえば、未硬化の状態の熱硬化性樹脂を塗布した後、加熱して硬化させることによって形成される。また、第1絶縁層42Aは、未硬化の状態の光硬化性樹脂を塗布した後、特定の波長の光を照射して硬化させることによって形成されてもよい。第1絶縁層42Aを構成する絶縁性材料を硬化させた後、ドライエッチング等により第1配線部43Aを設けるための所定の開口73を形成する。本実施形態では、開口73として、3つの開口74、75、76を形成する。開口74は、開口71内の第1絶縁層42Aを貫通するように開口71の中央付近に形成される。また、開口75は、開口72内の第1絶縁層42Aを貫通するように開口72内の中央付近に形成される。さらに、開口76は、所定領域の第1絶縁層42Aを貫通するように形成される。
この工程により、開口74では底面に電極端子層30が露出し、開口75では底面に下側の電極層11が露出し、開口76では底面に上側の電極層11が露出する。また、電極層11および誘電体層12は第1絶縁層42Aによって封止された状態となる。
次に、図2(e)に示すように、第1絶縁層42Aの開口73内および開口周縁の第1絶縁層42A上に第1配線部43Aを形成する。第1配線部43Aは、たとえば、銅(Cu)等の導電性材料をスパッタまたは蒸着した後、エッチングによるパターニングをおこなうことによって形成される。この工程により、電気的に互いに独立した複数の第1配線部43Aが形成される。このとき、開口74周辺に形成された第1配線部43Aは電極端子層30と電気的に接続され、開口75周辺に形成された第1配線部43Aは下側の電極層11と電気的に接続され、開口76周辺に形成された第1配線部43Aは上側の電極層11と電気的に接続された状態となる。
次に、図3(a)に示すように、第1絶縁層42Aおよび第1配線部43A上に第2絶縁層42Bを形成する。第2絶縁層42Bは、第1絶縁層42Aと同様に、たとえば未硬化の状態の熱硬化性樹脂を塗布した後、加熱して硬化させることによって形成される。第2絶縁層42Bを構成する絶縁性材料を硬化させた後、ドライエッチング等により第2配線部43Bを形成するための3つの開口77を形成する。この工程により、開口77それぞれから第1配線部43Aが露出した状態となる。
次に、図3(b)に示すように、第2絶縁層42Bの開口77内および開口周縁の第2絶縁層42B上に第2配線部43Bを形成する。第2配線部43Bも、第1配線部43A同様、たとえば、銅(Cu)等の導電性材料をスパッタまたは蒸着した後、エッチングによるパターニングをおこなうことによって形成される。この工程により、電気的に互いに独立した複数の第2配線部43Bが形成される。このとき、開口77周辺に形成された第2配線部43Bはそれぞれ第1配線部43Aと電気的に接続された状態となる。
次に、図3(c)に示すように、第2配線部43上に、薄膜キャパシタ1を外部の電子部品と電気的に接続するための電極端子20A〜20Cを形成する。電極端子20A〜20Cは、たとえば、メッキ等により銅(Cu)等の導電性材料の層を形成した後、エッチング等をおこなうことによって形成される。
最後に、図3(d)に示すように、支持材60を仮貼り材61とともに剥離し、電極端子層30に貫通部31を形成して各電極端子30A〜30Bに分割する。貫通部31は、たとえばウェットエッチング法によって形成する。また、各貫通部31に、絶縁樹脂32を充填する。絶縁樹脂32の充填は、たとえばラミネート法によっておこなわれる。その後、ダイシング等によって個片化をおこなうことにより、図1に示すような薄膜キャパシタ1が得られる。
上述した薄膜キャパシタ1においては、電極端子層30および容量部10の電極層11が、容量部10の積層方向に沿って絶縁層40に貫設されたビア導体(すなわち、第1配線部43Aおよび第2配線部43B)によって電極端子20A〜20Cそれぞれに接続されている。薄膜キャパシタの厚さ方向に直交する面内において配線が這い回される場合には、回路配線の迂回等が生じてしまい配線が長くなるが、薄膜キャパシタ1ではビア導体43A、43Bにより厚さ方向に沿う短い回路配線が実現されている。すなわち、薄膜キャパシタ1では、複数の電極端子20A〜20Cでの多端子化を図りつつ、回路配線の短縮が図られており、それにより、低ESL化が図られた薄膜キャパシタが得られる。
なお、薄膜キャパシタ1では、第1絶縁層42Aと第2絶縁層42Bとの2段構成を採用することで、再配線をおこなっている。すなわち、第1配線部43Aの位置は、容量部10の直上または近傍に制限されるが、第2配線部43Bの位置はそのような位置に制限されず、自由に位置を決定することができる。そのため、第2配線部43B上に形成される電極端子20A〜20Cの位置についても設計自由度が高くなっている。また、一つの第1配線部43Aから複数の第2配線部43Bを引き出すこともでき、この場合には容易に電極端子20A、20B、20Cの多端子化を図ることができる。
また、薄膜キャパシタ1は、絶縁層40の厚さが容量部10の厚さより厚くなっている。このように、絶縁層40の厚さが厚い場合にはESLが高くなる傾向になるが、上述のビア導体43A、43Bによる回路配線の短縮で、効果的な低ESL化を図ることができる。電極端子層30の厚さについても、容量部10の厚さより厚くなっている。
さらに、薄膜キャパシタ1は、貫通部31で分断された電極端子30A〜30Cを備えている。そのため、電極端子30A〜30Bそれぞれについて所望の極性で用いることができる。たとえば図4に示すように、薄膜キャパシタ1が、貫通部31で分断された2つの電極端子30A、30Dを備える場合、それぞれの電極端子30A、30Dの極性を異なるようにすることで、図4の矢印で示すように、電極端子30A、30Dと電極端子20A、20Dとの間に介在するビア導体43A、43Bに逆向きの電流を流すこともできる。この場合、正極と負極の両方において厚さ方向に沿う短い回路配線が実現されるとともに、正極と負極の両方において容易に多端子化を図ることができ、さらなる低ESL化を図ることができる。
なお、薄膜キャパシタは、上述した実施形態に限らず、様々に変形することができる。
たとえば、ビア導体は、上述したビア導体43A、43Bの構成に限らず、絶縁層の厚さ方向に沿って真っ直ぐに延びる貫通孔に導体を充填した構成のビア導体であってもよい。また、薄膜キャパシタでは、絶縁層を再配線のために2段構成としたが、3段以上の多段構成としてもよく、1段で構成してもよい。容量部の構成についても、電極層および誘電体層の層数を適宜増減することができる。
1…薄膜キャパシタ、10…容量部、11…電極層、12…誘電体層、20A〜20D…電極端子、30…電極端子層、30A〜30D…電極端子、40…絶縁層、43A…第1配線部、43B…第2配線部。

Claims (5)

  1. 薄膜キャパシタの一方面側に位置し、外部と電気的に接続される接続領域を有する電極端子層と、
    前記電極端子層の前記一方面側とは反対の側に部分的に形成され、電極層と誘電体層とが交互に積層された積層構造を有する容量部と、
    前記電極端子層の前記一方面側とは反対の側から、前記容量部が形成された形成領域および前記容量部が形成されていない非形成領域を覆う絶縁層と、
    前記絶縁層上に設けられた複数の電極端子と、
    前記容量部の積層方向に沿って前記絶縁層に貫設され、前記電極端子層および前記容量部の電極層のいずれかに前記複数の電極端子それぞれを接続する複数のビア導体と
    を備える、薄膜キャパシタ。
  2. 前記電極端子層が、外部に接続される複数の接続領域を有し、かつ、前記隣り合う接続領域の間における前記電極端子層を貫いて両接続領域を分断する貫通部を備える、請求項1に記載の薄膜キャパシタ。
  3. 前記絶縁層の厚さが前記容量部の厚さより厚い、請求項1または2に記載の薄膜キャパシタ。
  4. 前記電極端子層の厚さが前記容量部の厚さより厚い、請求項1〜3のいずれか一項に記載の薄膜キャパシタ。
  5. 電子部品を搭載可能であり、かつ、該電子部品への電力を供給する配線板上に配置されるべき薄膜キャパシタであって、前記薄膜キャパシタに搭載される前記電子部品に前記複数の電極端子が接続され、前記配線板に前記電極端子層が接続される、請求項1〜4のいずれか一項に記載の薄膜キャパシタ。
JP2017030027A 2017-02-21 2017-02-21 薄膜キャパシタ Pending JP2018137310A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2017030027A JP2018137310A (ja) 2017-02-21 2017-02-21 薄膜キャパシタ
CN201880004510.2A CN110024066B (zh) 2017-02-21 2018-02-13 薄膜电容器
KR1020197014542A KR20190067241A (ko) 2017-02-21 2018-02-13 박막 커패시터
US16/483,516 US11114249B2 (en) 2017-02-21 2018-02-13 Thin-film capacitor
PCT/JP2018/004905 WO2018155257A1 (ja) 2017-02-21 2018-02-13 薄膜キャパシタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017030027A JP2018137310A (ja) 2017-02-21 2017-02-21 薄膜キャパシタ

Publications (1)

Publication Number Publication Date
JP2018137310A true JP2018137310A (ja) 2018-08-30

Family

ID=63252606

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017030027A Pending JP2018137310A (ja) 2017-02-21 2017-02-21 薄膜キャパシタ

Country Status (5)

Country Link
US (1) US11114249B2 (ja)
JP (1) JP2018137310A (ja)
KR (1) KR20190067241A (ja)
CN (1) CN110024066B (ja)
WO (1) WO2018155257A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020087992A (ja) * 2018-11-16 2020-06-04 Tdk株式会社 薄膜キャパシタ及びその製造方法、並びに、薄膜キャパシタを内蔵する回路基板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004259988A (ja) * 2003-02-26 2004-09-16 Shinko Electric Ind Co Ltd キャパシタ素子及びこの製造方法、半導体装置用基板、並びに半導体装置
JP2008085083A (ja) * 2006-09-27 2008-04-10 Shinko Electric Ind Co Ltd キャパシタの製造方法

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5323520A (en) * 1993-04-29 1994-06-28 Fujitsu Limited Process for fabricating a substrate with thin film capacitor
JP2616569B2 (ja) 1994-09-29 1997-06-04 日本電気株式会社 半導体集積回路装置の製造方法
JP3369827B2 (ja) 1995-01-30 2003-01-20 株式会社東芝 半導体装置及びその製造方法
US5822175A (en) 1995-04-13 1998-10-13 Matsushita Electronics Corporation Encapsulated capacitor structure having a dielectric interlayer
US6027947A (en) 1996-08-20 2000-02-22 Ramtron International Corporation Partially or completely encapsulated top electrode of a ferroelectric capacitor
JPH1093041A (ja) 1996-09-13 1998-04-10 Toshiba Corp 半導体記憶装置
JP2000138350A (ja) 1998-10-30 2000-05-16 Sharp Corp 半導体記憶装置の製造方法
US6724611B1 (en) * 2000-03-29 2004-04-20 Intel Corporation Multi-layer chip capacitor
JP3645808B2 (ja) * 2000-03-29 2005-05-11 京セラ株式会社 薄膜電子部品およびその製法並びに基板
JP4432207B2 (ja) 2000-05-25 2010-03-17 パナソニック株式会社 コンデンサ
JP4827299B2 (ja) 2001-01-26 2011-11-30 富士通株式会社 キャパシタ及び半導体装置
US6624501B2 (en) 2001-01-26 2003-09-23 Fujitsu Limited Capacitor and semiconductor device
JP2004079801A (ja) 2002-08-19 2004-03-11 Fujitsu Ltd コンデンサ装置及びその製造方法
JP3966208B2 (ja) 2002-11-14 2007-08-29 富士通株式会社 薄膜キャパシタおよびその製造方法
US7161793B2 (en) 2002-11-14 2007-01-09 Fujitsu Limited Layer capacitor element and production process as well as electronic device
US7319599B2 (en) * 2003-10-01 2008-01-15 Matsushita Electric Industrial Co., Ltd. Module incorporating a capacitor, method for manufacturing the same, and capacitor used therefor
JP4523299B2 (ja) 2003-10-31 2010-08-11 学校法人早稲田大学 薄膜コンデンサの製造方法
JP2005310814A (ja) * 2004-04-16 2005-11-04 Alps Electric Co Ltd キャパシタ内蔵基板
CN100521168C (zh) * 2004-06-24 2009-07-29 日本特殊陶业株式会社 中间基板
WO2006008789A1 (ja) 2004-07-15 2006-01-26 Fujitsu Limited 容量素子とその製造方法、及び半導体装置
JP4512497B2 (ja) 2005-01-31 2010-07-28 イビデン株式会社 コンデンサ内蔵パッケージ基板及びその製法
EP1876610B1 (en) 2005-04-27 2015-09-09 Murata Manufacturing Co., Ltd. Thin film capacitor and method for manufacturing same
JP4956947B2 (ja) 2005-09-16 2012-06-20 株式会社村田製作所 薄膜キャパシタ
JP4674606B2 (ja) 2005-10-18 2011-04-20 株式会社村田製作所 薄膜キャパシタ
JP4997757B2 (ja) * 2005-12-20 2012-08-08 富士通株式会社 薄膜キャパシタ及びその製造方法、電子装置並びに回路基板
JP4539870B2 (ja) * 2006-03-31 2010-09-08 Tdk株式会社 薄膜デバイス
JP2007299849A (ja) 2006-04-28 2007-11-15 Toppan Printing Co Ltd 配線基板の製造方法
JP4738299B2 (ja) 2006-09-20 2011-08-03 富士通株式会社 キャパシタ、その製造方法、および電子基板
JP2008153497A (ja) 2006-12-19 2008-07-03 Murata Mfg Co Ltd 誘電体薄膜キャパシタの製造方法
JP5098422B2 (ja) 2007-04-27 2012-12-12 株式会社村田製作所 薄膜電子部品
JPWO2009028596A1 (ja) * 2007-08-30 2010-12-02 日本電気株式会社 受動素子内蔵基板、製造方法、及び半導体装置
JP2009194096A (ja) 2008-02-13 2009-08-27 Murata Mfg Co Ltd 部品内蔵基板、及びそれを用いた部品パッケージ
JP2010016306A (ja) * 2008-07-07 2010-01-21 Murata Mfg Co Ltd 積層コンデンサ及びその実装構造
JP2010225849A (ja) 2009-03-24 2010-10-07 Murata Mfg Co Ltd 薄膜キャパシタ
JP5407775B2 (ja) 2009-03-31 2014-02-05 Tdk株式会社 薄膜コンデンサの製造方法及び薄膜コンデンサ
WO2011004874A1 (ja) 2009-07-09 2011-01-13 株式会社村田製作所 アンチヒューズ素子
JP5299158B2 (ja) 2009-08-11 2013-09-25 株式会社村田製作所 誘電体薄膜素子
JP5234521B2 (ja) 2009-08-21 2013-07-10 Tdk株式会社 電子部品及びその製造方法
JP5287644B2 (ja) 2009-09-30 2013-09-11 Tdk株式会社 薄膜コンデンサ
JP5158061B2 (ja) 2009-11-30 2013-03-06 Tdk株式会社 薄膜コンデンサ
JP2013122999A (ja) * 2011-12-12 2013-06-20 Sony Corp 配線基板の製造方法
JP6430686B2 (ja) 2012-10-30 2018-11-28 株式会社村田製作所 薄膜キャパシタおよびその製造方法
JP6519112B2 (ja) 2014-07-24 2019-05-29 Tdk株式会社 薄膜キャパシタ
CN205959773U (zh) * 2014-08-06 2017-02-15 株式会社村田制作所 复合电子部件
JP2016046454A (ja) 2014-08-26 2016-04-04 太陽誘電株式会社 薄膜電子部品
JP6233445B2 (ja) 2016-04-26 2017-11-22 株式会社村田製作所 電子部品
JP2018137311A (ja) * 2017-02-21 2018-08-30 Tdk株式会社 薄膜キャパシタ
US11276531B2 (en) * 2017-05-31 2022-03-15 Tdk Corporation Thin-film capacitor and method for manufacturing thin-film capacitor
JP7063019B2 (ja) * 2018-03-09 2022-05-09 Tdk株式会社 薄膜コンデンサの製造方法及び薄膜コンデンサ
JP7063027B2 (ja) * 2018-03-19 2022-05-09 Tdk株式会社 薄膜コンデンサおよび薄膜コンデンサの製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004259988A (ja) * 2003-02-26 2004-09-16 Shinko Electric Ind Co Ltd キャパシタ素子及びこの製造方法、半導体装置用基板、並びに半導体装置
JP2008085083A (ja) * 2006-09-27 2008-04-10 Shinko Electric Ind Co Ltd キャパシタの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020087992A (ja) * 2018-11-16 2020-06-04 Tdk株式会社 薄膜キャパシタ及びその製造方法、並びに、薄膜キャパシタを内蔵する回路基板
JP7225721B2 (ja) 2018-11-16 2023-02-21 Tdk株式会社 薄膜キャパシタ及びその製造方法、並びに、薄膜キャパシタを内蔵する回路基板

Also Published As

Publication number Publication date
US11114249B2 (en) 2021-09-07
CN110024066B (zh) 2022-05-06
WO2018155257A1 (ja) 2018-08-30
KR20190067241A (ko) 2019-06-14
CN110024066A (zh) 2019-07-16
US20200013554A1 (en) 2020-01-09

Similar Documents

Publication Publication Date Title
JP5158061B2 (ja) 薄膜コンデンサ
JP5407775B2 (ja) 薄膜コンデンサの製造方法及び薄膜コンデンサ
JP6737118B2 (ja) 薄膜コンデンサ
JP6750462B2 (ja) 薄膜コンデンサ及び電子部品内蔵基板
KR102348374B1 (ko) 박막 콘덴서 및 박막 콘덴서의 제조 방법
US10340088B2 (en) Thin-film capacitor
US11942278B2 (en) Thin film capacitor
US10319524B2 (en) Thin-film capacitor
US11114248B2 (en) Thin film capacitor and manufacturing method thereof
JP6822192B2 (ja) 電子部品内蔵基板
CN110024066B (zh) 薄膜电容器
JP2018206839A (ja) 薄膜コンデンサ
JP6805703B2 (ja) 薄膜コンデンサ
JP7027990B2 (ja) 薄膜コンデンサおよび薄膜コンデンサの製造方法
JP2020087992A (ja) 薄膜キャパシタ及びその製造方法、並びに、薄膜キャパシタを内蔵する回路基板
JP2019009392A (ja) 薄膜素子及び薄膜素子の製造方法
JP2019186285A (ja) 薄膜コンデンサの製造方法及び薄膜コンデンサ
JP2019186286A (ja) 薄膜コンデンサの製造方法及び薄膜コンデンサ
JP2019071388A (ja) 薄膜コンデンサおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210212

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210420