JP2018133892A - パワー半導体のゲート駆動装置およびゲート駆動方法 - Google Patents

Abstract

【課題】パワー半導体のゲートにソース電位より低い電圧を印加する時間を制御することにより、パワー半導体の劣化を抑制して該パワー半導体の寿命を延ばし、信頼性を保ちつつ装置の大型化を防ぐ手段を提供する。【解決手段】ゲート出力回路１０２により、パワー半導体３２のゲートに印加するゲート電圧１１３を、ゲートのオン指令を受けると第一の電圧に制御し、ゲートのオフ指令を受けると第二の電圧に制御し、オン／オフ状態判定回路１０３により、ゲート電圧を監視してパワー半導体３２のオン／オフの状態を判定し、タイマ回路１０４により、オン／オフ状態判定回路１０３が出力するオフ状態の判定を検知することにより一定時間の信号をゲート出力回路１０２へ出力する。ゲート出力回路１０２は、一定時間の信号を入力している間は、ゲート電圧を第二の電圧よりも低い第三の電圧に制御する。【選択図】図１

Description

本発明は、インバータ、コンバータあるいは直流チョッパ回路等の電力変換装置に用いられるパワー半導体のゲート駆動装置およびゲート駆動方法に関する。

直流電力を交流電力に変換するインバータ、交流電力を直流電力に変換するコンバータあるいは直流電圧の昇圧や降圧を行う直流チョッパ回路等の電力変換装置では、ＩＧＢＴ等のパワー半導体素子が広く使われている。このパワー半導体素子は、ゲート駆動装置からのオン／オフ信号により駆動される。ゲート駆動装置は、電力変換装置のコントローラである制御論理部からの信号により制御されている。

ゲート駆動装置を使用する一例として、図２に、鉄道車両用電力変換装置として用いる２レベルインバータの全体構成を示す。
電力変換装置４は、制御論理部１１、ゲート駆動装置２１〜２６、制御論理部１１とゲート駆動装置２１〜２６を接続する信号線１２およびパワー半導体３１〜３６から構成される。プラス電源線はパンタグラフ１を介して架線に接続され、マイナス電源線は車輪６を介してレールに接続されている。フィルタリアクトル２とフィルタコンデンサ３は、数十Ｈｚで動作する軌道回路（図示せず）が電力変換装置４の動作による誘導障害で誤動作しないために、設けている。また、遮断機７は、過電流および過電圧が発生した際に電源を遮断し電力変換装置４を保護するために、設けている。

次に、電力変換装置４の動作を説明する。ゲート駆動装置２１〜２６は、制御論理部１１から送信されたパワー半導体３１〜３６のオン／オフ指令に基づき、オン指令の場合にはソースに対してゲートに正の電圧を、オフ指令の場合にはソースに対してゲートに負の電圧を、出力する。パワー半導体３１〜３６は、ゲート駆動装置２１〜２６から出力される前記電圧に応じて導通／非導通を繰り返すことで、架線から供給される直流電力をパルス列の交流電力に変換して、交流モータ５を駆動する。

近年、環境負荷の低減という大きな社会潮流の中で、電力変換装置の高効率化や低損失化の要求が高まっている。この要求に応える方法として、従来のシリコン製パワー半導体素子に代わって、バンドキャップの大きいシリコンカーバイド（ＳｉＣ）やガリウムナイトライド（ＧａＮ）で構成したパワー半導体を用いた電力変換装置が普及しつつある。これらのバンドギャップの大きいパワー半導体では、絶縁耐圧がシリコン製パワー半導体の１０倍程度あるため、半導体のチップの厚みを１／１０程度に小さくできる。このため、導通時の抵抗は１／１０程度に下がり、導通損失を小さくできるという特長を持つ。

特開２０１３−２１９８７４号公報

電力変換装置の高効率化や低損失化の要求を満たすために、上述のＳｉＣで構成したパワー半導体を用いるに際して、ＳｉＣのＭＯＳゲート型パワー半導体は、ゲートに負の電圧を出力するオフ状態時に所定の電圧よりも低い電圧を長時間印加すると、閾値が負側にシフトするという問題がある。例えば、閾値が４ＶのＳｉＣのＭＯＳＦＥＴの場合には、長時間の負バイアスにより閾値が１Ｖ低下して３Ｖになる。閾値が負側にシフトすると、インバータの対となるアームのダイオードが、リバースリカバリする際のドレイン電圧の急峻な変動でゲート電圧も変動し、ＭＯＳＦＥＴが誤オンすることにより、上下アームのＳｉＣパワー半導体素子がアーム短絡（同時にオンする現象）を起こす恐れがある。ゲート電圧のシフトは、ゲートの負バイアスの大きさに依存して大きくなるため、極力負バイアスを小さくして使うことが望ましい。しかし、負バイアスが小さいと、上述したリカバリの際に、ゲート電圧が変動すると誤オンするリスクが高まるため、単純に小さくすることはできない。この対策として、例えば、特許文献１（特開２０１３−２１９８７４号公報）には、リカバリ時だけ負バイアス電圧を低くし、上述した閾値のシフトの問題を解決する技術が開示されている。

また、鉄道用電力変換器のように、変換する電圧が６００〜３０００Ｖと高い場合、装置の信頼性を確保するため、低電圧で動作する制御論理部と高電圧の主回路に接続して動作させるゲート駆動装置間、および、上下アームで対となっているゲート駆動装置間、の信号伝送は、光ファイバやフォトカプラ等の絶縁素子を介する必要がある。

上述した特許文献１に開示された技術では、上下アームのうちの一方のアームのオン指令をトリガとして、負バイアス電圧を通常より低くしている。しかし、この方式では、制御論理部とゲート駆動装置との間で伝送するオン／オフ指令のほかに、制御論理部とゲート駆動装置間、または一方のゲート駆動装置と対となるアームのゲート駆動装置間で、新たにオン／オフ指令を伝送する手段が必要となる。このため、信号線や絶縁素子などで構成される信号送受信回路を新たに設ける必要があり、装置が大型化するという課題があった。

ゲート出力回路により、パワー半導体のゲートに印加するゲート電圧をゲートのオン指令を受けると第一の電圧に制御しゲートのオフ指令を受けると第二の電圧に制御し、オン／オフ状態判定回路により、ゲート電圧を監視してパワー半導体のオン／オフの状態を判定し、タイマ回路により、オン／オフ状態判定回路が出力するオフ状態の判定を検知することにより一定時間の信号をゲート出力回路へ出力し、ゲート出力回路は、一定時間の信号を入力している間はゲート電圧を第二の電圧よりも低い第三の電圧に制御する。

本発明によれば、制御論理部とゲート駆動装置間およびゲート駆動装置と対となるアームのゲート駆動装置間の絶縁素子を介した信号伝達経路を新たに追加することなく、リカバリ時のみ負バイアスを低くすることが可能となり、パワー半導体素子の劣化を抑制しながら装置の大型化を伴わない、高信頼で小型の電力変換装置を提供する。

図１は、本発明に係るゲート駆動装置の実施例１の構成を示すブロック図である。 図２は、鉄道車両用電力変換装置として用いる２レベルインバータの全体構成図を示す図である。 図３は、実施例１のゲート出力回路の具体的構成例を示す図である。 図４は、実施例１によるリカバリ時の動作態様をタイムチャートで示した図である。 図５は、本発明に係るゲート駆動装置の実施例２の構成を示す図である。 図６は、実施例２によるリカバリ時の動作態様をタイムチャートで示した図である。 図７は、本発明に係るゲート駆動装置の実施例３の構成を示す図である。 図８は、実施例３におけるターンオフ後にゲート電圧をＶｓｓ２ｂに下げる場合のタイムチャートを示す図である。 図９は、実施例３におけるターンオフ後にゲート電圧をＶｓｓ２ｂに下げない場合のタイムチャートを示す図である。 図１０は、本発明に係るゲート駆動装置の実施例４の構成を示す図である。 図１１は、実施例４の構成要素である電流検知回路を示す図である。 図１２は、実施例４におけるターンオフ後にゲート電圧をＶｓｓ２ｂに下げる場合のタイムチャートを示す図である。 図１３は、実施例４におけるターンオフ後にゲート電圧をＶｓｓ２ｂに下げない場合のタイムチャートを示す図である。 図１４は、ターンオフ後に対アームのターンオンする時間を予測し必要最小限の時間のみゲート電圧をＶｓｓ２ｂに下げる場合のタイムチャートを示す図である。

本発明を実施するための形態として、本発明に係るゲート駆動装置の実施例１〜４について、図を参照しながら以下に説明する。

図１は、本発明に係るゲート駆動装置の実施例１の構成を示すブロック図である。実施例１は、リカバリ時のみ負のバイアス電圧を引き下げる機能を奏するものである。
ゲート駆動装置２２は、ゲートオン／オフ指令１１１をレベル変換するゲート指令レベル変換回路１０１、ゲート指令レベル変換回路１０１でレベル変換されたゲートオン／オフ指令ＬＩＮ（１１２）およびタイマ回路１０４の出力を受けてゲート出力電圧ＬＯ１（１１３）をパワー半導体素子のゲートに出力するゲート出力回路１０２、ゲート出力回路１０２によるゲート電圧監視信号１１４からパワー半導体素子のゲートの状態を判定するオン／オフ状態判定回路１０３およびオン／オフ状態判定回路１０３の出力であるフィードバック信号ＬＦＢ（１１５）により一定時間タイマ回路出力Ｎ１（１１７）を駆動するタイマ回路１０４、から構成される。

ゲート駆動装置２２には、制御論理部１１から出力されたゲートオン／オフ指令１１１が、絶縁素子（図示せず）を介してゲート指令レベル変換回路１０１に入力される。このオン／オフ指令１１１は、ゲート指令レベル変換回路１０１でＳｉＣパワー半導体３２を駆動できる振幅レベルにレベル変換されたゲートオン／オフ指令ＬＩＮ（１１２）となる。ゲート出力回路（１０２）は、受け取ったゲートオン／オフ指令ＬＩＮ（１１２）に基づいたゲート電圧ＬＯ１（１１３）をＳｉＣパワー半導体３２のベースに出力する。

また、ゲート出力回路１０２から出力されたゲート電圧監視信号１１４は、オン／オフ状態判定回路（１０３）で基準電圧と比較され、基準電圧以上ならばフィードバック信号ＬＦＢ（１１５）はオン信号として出力され、基準電圧以下ならばフィードバック信号ＬＦＢ（１１５）はオフ信号として出力される。ゲート指令レベル変換回路（１０１）でレベル変換したフィードバック信号１１６は、制御論理部（１１）に送信される。

なお、制御論理部１１とゲート駆動装置２２間を光ファイバで接続した場合には、ゲート指令レベル変換回路１０１はゲート指令１１１およびフィードバック信号１１５の振幅を変換するだけである。一方、制御論理部１１とゲート駆動装置２２間を電線で接続した場合には、低電圧で駆動する制御論理部１１と高電圧で駆動するＳｉＣパワー半導体３２およびゲート出力回路１０２を絶縁する機能をゲート指令レベル変換回路１０１に設けることになる。

本実施例１の特徴は、フィードバック信号ＬＦＢ（１１５）をトリガとして、リカバリ時の負バイアス電圧を通常時のオフ電圧よりも下げ、リカバリ終了後には負バイアス電圧を通常時のオフ電圧に戻すことにある。これにより、対アームからのオン／オフの情報無しで、ゲートの負バイアスをリカバリ時のみ引き下げることを可能にする。

図３は、実施例１のゲート電圧出力回路１０２の具体的構成例を示す図である。ゲート電圧出力回路１０２は、３台のＭＯＳトランジスタ１２１、１２２および１２３、ＳｉＣパワー半導体３２のスイッチング特性を制御するためのゲート抵抗１３１および１３２、ＭＯＳトランジスタ１２３をオンさせるためのバイアス抵抗１３３および１３４、並びに、タイマ回路１０４の出力Ｎ１（１１７）と基準電圧Ｖｒｅｆとを比較する負バイアス切替コンパレータ１４１から構成される。

ゲート指令１１２がオンの場合は、ＭＯＳトランジスタ１２１がオンしてゲート出力電圧ＬＯ１（１１３）は正のバイアス電圧ＶＤＤ２となり、ゲート指令１１２がオフの場合は、ＭＯＳトランジスタ１２２がオンして、ゲート出力電圧ＬＯ１（１１３）は負のバイアス電圧ＶＳＳ２ａとなる。なお、図３では、トランジスタ１２１〜１２３は、ＭＯＳトランジスタの場合を示しているが、バイポーラトランジスタとした場合でも同じ効果が得られることは明白である。

次に、リカバリ時の動作態様を、図４のタイムチャートを使って説明する。図４は、インバータ側から負荷側に電流が流れ出している状態での各部の動作波形を示した図である。図４で初めて示す信号として、ＨＩＮは上アームのゲートオン／オフ指令、ＶｇｓＨは上アームのゲート電圧、ＨＦＢは上アームのフィードバック信号、ＶｄｓＬは下アームのドレイン−ソース間電圧、ＩｄＬは下アームのドレイン電流を示し、ドレインからソースに向かって電流が流れる場合を正とする。

下アームのゲートオン／オフ指令ＬＩＮ（１１２）が、ゲートオフ指令によりＬレベルとなると、ゲート電圧ＶｇｓＬ（１１３）は、正のバイアス電圧ＶＤＤ２から負のバイアス電圧ＶＳＳ２ａに変化するが、パワー半導体を構成するＭＯＳＦＥＴと逆並列接続されているフリーホイルダイオードに電流が流れているため、下アームのドレイン電圧ＶｄｓＬとドレイン電流ＩｄＬは変化しない。この状態は、電力変換装置４から交流モータ５に向かってモータ電流が流れ、下アームのＳｉＣパワー半導体３２では、パワー半導体を構成するＭＯＳＦＥＴではなく逆並列されているフリーホイルダイオードに電流が流れるモードである。しかし、ゲート電圧ＶｇｓＬ（１１３）が負バイアス電圧ＶＳＳ２ａとなることで、ゲート駆動装置２２内のオン／オフ状態判定回路１０３はターンオフしたと判断し、フィードバック信号ＬＦＢ（１１５）はターンオフ状態のＨレベルの信号に変化する。フィードバック信号ＬＦＢ（１１５）がＨレベルに変化すると、タイマ回路１０４が動作し、一定時間ＴｄだけＨレベルとなる信号Ｎ１（１１７）を出力する。

信号Ｎ１（１１７）のＨレベルがＶｒｅｆより高くなると、コンパレータ１４１（図３）の出力はＬレベルからＨレベルとなり、ＭＯＳトランジスタ１２３がオンする。これにより、ゲート出力電圧ＬＯ１（１１３）の負バイアス電圧は、ＶＳＳ２ａからＶＳＳ２ｂに下がる。上アームのＳｉＣパワー半導体３１がターンオンすると、下アームのＳｉＣパワー半導体３２はリバースリカバリし、急激なドレイン電圧ＶｄｓＬの変化により下アームのゲート電圧ＶｇｓＬ（１１３）が一瞬上昇する。しかしながら、ゲート電圧ＶｇｓＬはＶＳＳ２ｂまで引き下げられているため、パワー半導体を構成するＭＯＳＦＥＴの閾値には達せず、パワー半導体を構成するＭＯＳＦＥＴが誤オンすることは無い。リカバリ動作が終了し、タイマ回路１０４の出力Ｎ１（１１７）がＨレベルである時間Ｔｄが経過すると、Ｎ１（１１７）の出力がＬレベルとなりＶｒｅｆより低くなる。これにより、コンパレータ１４１がオフし、ゲート出力電圧ＬＯ１（１１３）の負バイアス電圧はＶＳＳ２ａに戻る。

本実施例１によると、上述したように、簡素なシステム構成でリカバリ時の誤点弧を防止するとともに、しきい値Ｖｔｈのシフトを防止し、パワー半導体素子の劣化を抑制し該素子の寿命を延ばすことを可能にする。これにより、信頼性を保ちつつゲート駆動装置の大型化を防ぐことができる。

上述の構成としては、例えば通常のオフ時電圧ＶＳＳ２ａは−５Ｖとし、タイマ回路１０４がＨレベルを出す時間Ｔｄは、ゲート出力回路１０２の出力が変化してから対アームのゲート出力回路１０２の出力が変化するまでのデットタイムとリカバリ時間の合計で決まる５μｓ〜１０μｓ程度である。この期間のみ、負バイアス電圧ＶＳＳ２ｂを−１０Ｖに下げる。但し、ノイズの影響が極めて少ない環境では、ＶＳＳ２ａは０Ｖ、ＶＳＳ２ｂは−３Ｖとすることで、ＳｉＣパワー半導体素子の劣化をさらに抑制することができる。

以上においては、ＳｉＣパワー半導体を例に説明したところ、負バイアスを長時間印加するとパワー半導体素子の閾値電圧Ｖｔｈが負側にシフトし、劣化するパワー半導体素子すべてに対して有効である。

図５は、本発明に係るゲート駆動装置の実施例２の構成を示す図である。図１に示す実施例１の構成と異なる点は、ゲート駆動装置２２にオンオフ状態判定回路１０３を設けず、制御論理部１１にオン／オフ状態のフィードバック信号１１６を伝送する機能を有しない点である。このため、図６のタイムチャートに示すように、下アームのゲートオン／オフ指令ＬＩＮ（１１２）のオフを検知すると、タイマ回路１０４は、無条件に一定時間ＴｄだけＨレベルとなる信号Ｎ１（１１７）を出力する。

本実施例２の特徴は、上位のコントローラである制御論理部１１にフィードバック信号１１６を伝送しない簡易なシステム構成であっても、ゲート駆動装置２２の信号だけでリカバリ時のみ負バイアス電圧を下げることができることである。

図７は、本発明に係るゲート駆動装置の実施例３の構成を示す図である。図１に示す実施例１の構成と異なる点は、ゲート駆動装置２２にドレイン電圧を監視する機能が追加され、構成要素として、ドレイン電圧判定回路１０５およびＡＮＤ機能によるタイマ計測開始回路１０６が追加されている点である。以下に、図８および図９のタイムチャートによって、本実施例３の動作態様を説明する。

図８は、下アームのＳｉＣパワー半導体３２がリカバリする場合のタイムチャートを示す図である。制御論理部１１からの下アームのゲートオン／オフ指令ＬＩＮ（１１２）がオフになると、ゲート出力電圧ＬＯ１（１１３）がＶＳＳ２ａに低下するが、ドレインソース間電圧ＶｄｓＬやドレイン電流ＩｄＬは変化しない。この状態は、電力変換装置４から交流モータ５に向かってモータ電流が流れ、下アームのＳｉＣパワー半導体３２では、パワー半導体を構成するＭＯＳＦＥＴではなく逆並列されているフリーホイルダイオードに電流が流れるモードである。このため、ゲート出力電圧が正バイアス電圧ＶＤＤ２から負バイアス電圧ＶＳＳ２ａに変わっても、動作態様（ドレインソース間電圧ＶｄｓＬやドレイン電流ＩｄＬ）に変化はないことになる。

このモードでは、フィードバック信号ＬＦＢ（１１５）がターンオフ状態を検知しても、ドレインソース間電圧ＶｄｓＬ（１１８）が変化しないことをドレイン電圧判定回路１０５が検知する。これにより、ドレイン電圧判定回路１０５はＨレベルのドレイン電圧Ｌｏｗレベル検出信号１１９を出力し、タイマ計測開始回路１０６によりフィードバック信号ＬＦＢ（１１５）とのＡＮＤがとられ、タイマ回路１０４に入力される。タイマ回路１０４から一定時間ＴｄだけＨレベルの信号が出力され、ゲート出力電圧ＬＯ１（１１３）の負バイアス電圧をＶＳＳ２ｂに下げる。

次に、図９は、下アームのＳｉＣパワー半導体３２がリカバリしない場合のタイムチャートを示す図である。図８のタイムチャートとの違いは、図２において交流モータ５から電力変換装置４に向かってモータ電流が流れるモード（回生モード）である点である。このモードでは、下アームゲート指令がオフになると、ゲート出力電圧ＬＯ１（１１３）がＶＳＳ２ａに低下し、ドレインソース間電圧ＶｄｓＬは上昇、ドレイン電流ＩｄＬは減少する。この時、ドレイン電圧判定回路１０５は、ＶｄｓＬの上昇を検知して、Ｌレベルのドレイン電圧Ｌｏｗレベル検出信号１１９を出力し、タイマ回路１０４を動作させない。このため、ゲート出力電圧ＬＯ１（１１３）はＶＳＳ２ａのままとなる。

以上のとおり、本実施例３の特徴は、リカバリ動作しないモードでは閾値のシフトの原因となる負バイアス電圧をＶＳＳ２ｂに下げることを行わないため、パワー半導体素子の劣化をより防ぐことができる。

上述のタイムチャートでは、フィードバック信号ＬＦＢ（１１５）の変化はＶｄｓＬが変化するよりも遅い場合を想定したが、逆の場合もあり得る。この場合は、フィードバック信号ＬＦＢ（１１５）の変化より一定時間経過した後のドレインソース間電圧ＶｄｓＬの状態をドレイン電圧判定回路１０５で判定して、ドレイン電圧Ｌｏｗレベル検出信号１１９を出力し、タイマ回路１０４の動作を決めることになる。これにより、フィードバック信号ＬＦＢ（１１５）の変化がＶｄｓＬの変化よりも速い場合でも、上述と同様に、ゲート出力電圧ＬＯ１（１１３）をコントロールすることができ、パワー半導体素子の劣化をより防ぐことができる。

図１０は、本発明に係るゲート駆動装置の実施例４の構成を示す図である。図１に示す実施例１の構成と異なる点は、ゲート駆動装置２２にＳｉＣパワー半導体に電流が流れた際にソース寄生インダクタンス１５１に発生する起電圧を監視する機能が追加され、構成要素として、電流検知回路１５０およびＡＮＤ機能によるタイマ計測開始回路１０６が追加されている点である。

本実施例４では、電流検知回路１５０によりソース寄生インダクタンス１５１に発生する起電圧を検知することにより、ＳｉＣパワー半導体３２のソース電流ＩｓＬが監視できる。電流検知回路１５０は、ソース電流ＩｓＬの変化を検知するとターンオフ検出信号１５３を出力し、タイマ計測開始回路１０６によりフィードバック信号ＬＦＢ（１１５）とのＡＮＤをとり、負バイアス電圧切替指令１２０をタイマ回路１０４に入力する。

図１２のタイムチャートに示すように、制御論理部１１からのゲートオフ指令によって下アームのＳｉＣパワー半導体３２がターンオフ指令を受けた後、ソース電流ＩｓＬに変化が無い場合にはリカバリが発生すると判断し、一定期間負バイアスＶＳＳ２ｂを掛ける。これにより、ＳｉＣパワー半導体３２のゲート電圧が持ち上がり誤点弧することを防止する。

一方、図１３のタイムチャートに示すように、制御論理部１１からのゲートオフ指令によって下アームのＳｉＣパワー半導体３２がターンオフ指令を受けた後、ソース電流ＩｓＬに変化がある（図２の交流モータ５から電力変換装置４に向かってモータ電流が流れるモード（回生モード）である）場合には、リカバリは発生しないと判断し、ＳｉＣパワー半導体３２には負バイアスＶＳＳ２ｂを掛けないように機能する。これにより、ＳｉＣパワー半導体３２の劣化を抑えることができる。

図１１は、電流検知回路１５０の基本的構成例を示す図である。電流検知回路１５０は、電流変化によりＶ＝Ｌｄｉ／ｄｔ（Ｖは電圧、Ｌはインダクタンス，ｉは電流）の起電圧が発生することを利用して電流を検知する。図１１に示す回路構成により、ノイズの影響を抑えて誤動作を防止する。

以上のとおり、本実施例４では、ソース寄生インダクタンスに発生する起電圧を利用したところ、ドレイン寄生インダクタンスに発生する起電圧を利用しても同様の仕組みで負バイアス時間を制御することができる。
また、カレントトランスやロゴスキーコイルといった絶縁された電流／電圧変換部品を使用することでＳｉＣパワー半導体３２の電流変化を捉える手法によっても、同様の仕組みで負バイアス時間を制御できる。カレントトランスやロゴスキーコイル等は絶縁されているため、ゲート駆動装置のサイズに大きな影響を与えることはない。

次に、よりＳｉＣパワー半導体の劣化を抑制するための手法を、図１４を用いて説明する。ゲート電圧に負バイアスＶＳＳ２ｂを印加する時間は短い方が、ＳｉＣパワー半導体の劣化につながる閾値電圧の変化を抑えることができる。そのためには、負バイアス時間を極力短くすることが望ましい。これを実現するためには、下アームのゲートへのオン／オフ指令ＬＩＮ（１０２）が変化してから、上アームのゲートへのオン／オフ指令ＨＩＮが変化する時間（デットタイム）を一定とすることで、ゲート駆動装置２２はリカバリが発生するタイミングが予測できる。すなわち、フィードバック信号ＬＦＢ（１１５）が変化してから負バイアスを印加するのではなく、タイマ回路１０４でタイミングを調整することでリカバリが発生するタイミングに絞って、より短い時間負バイアスを印加するようにする。この手法は、先に示した実施例１〜４の全てに適用することができる。

１…パンタグラフ、２…フィルタリアクトル、３…フィルタコンデンサ、
４…電力変換装置、５…交流モータ、６…車輪、
１１…制御論理部、１２…制御指令信号線、
２１…Ｕ層上アームゲートドライバ、２２…Ｕ層下アームゲートドライバ、
２３…Ｖ層上アームゲートドライバ、２４…Ｖ層下アームゲートドライバ、
２５…Ｗ層上アームゲートドライバ、２６…Ｗ層下アームゲートドライバ、
３１…Ｕ層上アームＳｉＣパワー半導体、３２…Ｕ層下アームＳｉＣパワー半導体、
３３…Ｖ層上アームＳｉＣパワー半導体、３４…Ｖ層下アームＳｉＣパワー半導体、
３５…Ｗ層上アームＳｉＣパワー半導体、３６…Ｗ層下アームＳｉＣパワー半導体、
１０１…ゲート指令レベル変換回路、１０２…ゲート電圧出力回路、
１０３…オン／オフ状態判定回路、１０４…タイマ回路、
１０５…ドレイン電圧判定回路、１０６…タイマ計測開始回路、
１１１…制御論理部から受信されるオン／オフ指令、
１１２…レベル変換されたゲートオン／オフ指令ＬＩＮ、
１１３…ゲート出力電圧ＬＯ１、１１４…ゲート電圧監視信号、
１１５…フィードバック信号ＬＦＢ、１１６…制御論理部に送信するフィードバック信号、
１１７…タイマ回路出力Ｎ１、１１８…ドレイン−ソース間電圧検知信号、
１１９…ドレイン電圧Ｌｏｗレベル検出信号、１２０…負バイアス電圧切替指令、
１２１、１２２、１２３…ＭＯＳトランジスタ、１３１、１３２…ゲート抵抗、
１３３、１３４…バイアス抵抗、１４１負バイアス切替コンパレータ
１５０…電流検知回路、１５１…ソース寄生インダクタンス、
１５２…ソース寄生インダクタンスによる起電圧検知信号、１５３…ターンオフ検出信号

Claims (12)

1. 制御論理部からゲートのオン指令またはゲートのオフ指令を受けてパワー半導体のゲート電圧を制御するゲート駆動装置であって、
   前記パワー半導体のゲートに印加する前記ゲート電圧を、前記オン指令を受けると第一の電圧に制御し、前記オフ指令を受けると第二の電圧に制御するゲート出力回路と、
   前記オフ指令を検知することにより一定時間の信号を前記ゲート出力回路へ出力するタイマ回路と
   を備え、
   前記ゲート出力回路は、前記一定時間の信号を入力している間は前記ゲート電圧を前記第二の電圧よりも低い第三の電圧に制御する
   ことを特徴とするゲート駆動装置。
2. 請求項１に記載のゲート駆動装置であって、
   前記ゲート電圧を監視して前記パワー半導体のオン／オフの状態を判定するオン／オフ状態判定回路と更に備え、
   前記タイマ回路は、前記オフ指令に替えて前記オン／オフ状態判定回路が出力するオフ状態の判定を検知することにより前記一定時間の信号を前記ゲート出力回路へ出力する
   ことを特徴とするゲート駆動装置。
3. 請求項２に記載のゲート駆動装置であって、
   前記パワー半導体が有する一対の主端子から一方の主端子の電圧を検出し、当該パワー半導体のオフ後に該検出電圧が変化するか否かを判定する主端子電圧判定回路を更に備え、
   前記タイマ回路は、前記オン／オフ状態判定回路が出力するオフ状態判定と前記主端子電圧判定回路が出力する前記検出電圧が変化しないことの判定とを検知することにより、前記一定時間の信号を前記ゲート出力回路へ出力する
   ことを特徴とするゲート駆動装置。
4. 請求項２に記載のゲート駆動装置であって、
   前記パワー半導体が有する一対の主端子と一対の補助端子から一方の主端子と該一方の主端子側にある一方の補助端子間に発生する電圧を検出し、前記パワー半導体の主電流の変化の有無を判定する電流判定回路を更に備え、
   前記タイマ回路は、前記オン／オフ状態判定回路が出力するオフ状態判定と前記電流判定回路が出力する前記主電流が変化しないことの判定とを検知することにより、前記一定時間の信号を前記ゲート出力回路へ出力する
   ことを特徴とするゲート駆動装置。
5. 請求項１〜４のいずれか１項に記載のゲート駆動装置であって、
   当該ゲート駆動装置は、前記パワー半導体を上アームおよび下アームに備えて構成した電力変換装置を駆動し、
   前記タイマ回路は、前記上アームおよび前記下アームが備える前記各パワー半導体のオン／オフに伴うデッドタイムを一定にした状態で、前記一定時間の信号を前記ゲート出力回路へ出力するタイミングを調整する
   ことを特徴とするゲート駆動装置。
6. 請求項１〜５のいずれか１項に記載のゲート駆動装置であって、
   前記パワー半導体は、シリコンカーバイド（ＳｉＣ）で構成した半導体である
   ことを特徴とするゲート駆動装置。
7. パワー半導体のゲート電圧を制御するゲート駆動方法であって、
   前記パワー半導体のゲートにオン指令が印加されると前記パワー半導体のゲート電圧を第一の電圧に制御し、
   前記パワー半導体のゲートにオフ指令が印加されると前記ゲート電圧を第二の電圧に制御すると共に、当該オフ指令を検知すると一定時間の間は前記ゲート電圧を前記第二の電圧よりも低い第三の電圧に制御する
   ことを特徴とするゲート駆動方法。
8. 請求項７に記載のゲート駆動方法であって、
   前記ゲート電圧を監視して前記パワー半導体のオン／オフの状態を判定し、
   前記オフ指令を検知することに替えて前記オン／オフのオフ状態を判定した場合に、前記一定時間の間は前記ゲート電圧を前記第二の電圧よりも低い前記第三の電圧に制御する
   ことを特徴とするゲート駆動方法。
9. 請求項８に記載のゲート駆動方法であって、
   前記パワー半導体が有する一対の主端子から一方の主端子の電圧を検出することで、当該パワー半導体のオフ後に該検出電圧が変化するか否かを判定し、
   前記オフ状態を判定しかつ前記検出電圧が変化しないことを判定することにより、前記一定時間の間は前記ゲート電圧を前記第二の電圧よりも低い前記第三の電圧に制御する
   ことを特徴とするゲート駆動方法。
10. 請求項８に記載のゲート駆動方法であって、
    前記パワー半導体が有する一対の主端子と一対の補助端子から一方の主端子と該一方の主端子側にある補助端子間に発生する電圧を検出することで、前記パワー半導体の主電流が変化するか否かを判定し、
    前記オフ状態を判定しかつ前記主電流が変化しないことを判定することにより、前記一定時間の間は前記ゲート電圧を前記第二の電圧よりも低い前記第三の電圧に制御する
    ことを特徴とするゲート駆動方法。
11. 請求項７〜１０のいずれか１項に記載のゲート駆動方法であって、
    当該ゲート駆動方法により、前記パワー半導体を上アームおよび下アームに備えて構成した電力変換装置を駆動し、
    前記上アームおよび前記下アームが備える前記各パワー半導体のオン／オフに伴うデッドタイムを一定にした状態で、前記一定時間を設定するタイミングを調整する
    ことを特徴とするゲート駆動方法。
12. 請求項７〜１１のいずれか１項に記載のゲート駆動方法であって、
    前記パワー半導体として、シリコンカーバイド（ＳｉＣ）で構成した半導体を対象とする
    ことを特徴とするゲート駆動方法。

Images