[go: up one dir, main page]

JP2018133448A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2018133448A
JP2018133448A JP2017026218A JP2017026218A JP2018133448A JP 2018133448 A JP2018133448 A JP 2018133448A JP 2017026218 A JP2017026218 A JP 2017026218A JP 2017026218 A JP2017026218 A JP 2017026218A JP 2018133448 A JP2018133448 A JP 2018133448A
Authority
JP
Japan
Prior art keywords
metal plate
metal
semiconductor device
semiconductor
heat sink
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017026218A
Other languages
English (en)
Inventor
優太 市倉
Yuta Ichikura
優太 市倉
伊東 弘晃
Hiroaki Ito
弘晃 伊東
大部 利春
Toshiharu Obe
利春 大部
和靖 瀧本
Kazuyasu Takimoto
和靖 瀧本
真輝 山成
Naoki Yamanari
真輝 山成
渡邉 尚威
Naotake Watanabe
尚威 渡邉
関谷 洋紀
Hironori Sekiya
洋紀 関谷
久里 裕二
Yuuji Kuri
裕二 久里
尚隆 飯尾
Hisataka Iio
尚隆 飯尾
仁嗣 松村
Hitotsugu Matsumura
仁嗣 松村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Energy Systems and Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Energy Systems and Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Energy Systems and Solutions Corp filed Critical Toshiba Corp
Priority to JP2017026218A priority Critical patent/JP2018133448A/ja
Priority to PCT/JP2018/004428 priority patent/WO2018151010A1/ja
Priority to EP18754582.7A priority patent/EP3584834A4/en
Publication of JP2018133448A publication Critical patent/JP2018133448A/ja
Pending legal-status Critical Current

Links

Classifications

    • H10W90/00
    • H10W40/10
    • H10W40/778
    • H10W70/20
    • H10W76/138
    • H10W72/07354
    • H10W72/325
    • H10W72/347
    • H10W72/352
    • H10W72/353
    • H10W72/5449
    • H10W72/5473
    • H10W72/552
    • H10W72/59
    • H10W72/865
    • H10W72/884
    • H10W72/932
    • H10W72/936
    • H10W74/00
    • H10W74/111
    • H10W90/736
    • H10W90/756

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】大電流容量の半導体装置を低コストで提供する。【解決手段】半導体装置は、第1面を有する第1金属板と、前記第1面に向き合う第2面を有する第2金属板と、前記第1金属板と前記第2金属板との間に配置された2以上の半導体モジュールと、を備える。前記2以上の半導体モジュールのそれぞれは、前記第1金属板に電気的に接続された第1金属部材と、前記第2金属板に電気的に接続された第2金属部材と、前記第1金属部材と前記第2金属部材との間に配置された少なくとも1つの半導体素子と、前記第1金属部材と前記第2金属部材との間において、前記半導体素子を封じる樹脂部材と、を含む。前記少なくとも1つの半導体素子は、前記第1金属部材に電気的に接続された第1電極と、前記第2金属部材に電気的に接続された第2電極と、を有する。【選択図】図1

Description

実施形態は、半導体装置に関する。
数キロボルト(kV)の耐圧を備えたメガワット級電力変換器などに用いられる半導体装置は、大電流容量が要求される。このような用途には、複数の半導体素子を並列実装した構造が適する。しかし、並列実装された全ての半導体素子を均一に動作させるには、半導体装置の加工精度を高くする必要があり、その製造コストを上昇させる。
特開平8−330338号公報 特開2006−13080号公報
実施形態は、大電流容量の半導体装置を低コストで提供する。
実施形態に係る半導体装置は、第1面を有する第1金属板と、前記第1面に向き合う第2面を有する第2金属板と、前記第1金属板と前記第2金属板との間に配置された2以上の半導体モジュールと、を備える。前記2以上の半導体モジュールのそれぞれは、前記第1金属板に電気的に接続された第1金属部材と、前記第2金属板に電気的に接続された第2金属部材と、前記第1金属部材と前記第2金属部材との間に配置された少なくとも1つの半導体素子と、前記第1金属部材と前記第2金属部材との間において、前記半導体素子を封じる樹脂部材と、を含む。前記少なくとも1つの半導体素子は、前記第1金属部材に電気的に接続された第1電極と、前記第2金属部材に電気的に接続された第2電極と、を有する。
第1実施形態に係る半導体装置を示す模式断面図である。 第1実施形態に係る半導体モジュールを示す模式断面図である。 第1実施形態に係る半導体装置の別の断面を示す模式図である。 第1実施形態に係る半導体装置の特性を表すグラフである。 第1実施形態の第1変形例に係る半導体装置を示す模式断面図である。 第1実施形態の第2変形例に係る半導体装置を示す模式断面図である。 第1実施形態の第3変形例に係る半導体装置を示す模式断面図である。 第1実施形態の第4変形例に係る半導体装置を示す模式断面図である。 第1実施形態の第5変形例に係る半導体装置を示す模式断面図である。 第1実施形態の第6変形例に係る半導体モジュールを模式的に示す斜視図である。 第1実施形態の第7変形例に係る半導体モジュールを模式的に示す斜視図である。 第1実施形態の第8変形例に係る半導体モジュールを示す模式断面図である。 第2実施形態に係る半導体装置を示す模式断面図である。 第2実施形態に係る半導体モジュールを示す模式図である。 第2実施形態に係る半導体モジュールの一部を示す模式図である。 第2実施形態に係る半導体モジュールを示す模式図である。 第2実施形態に係る別の半導体モジュールを示す模式断面図である。 第2実施形態に係る半導体装置を示す模式平面図である。 第2実施形態の第1変形例に係る半導体装置を示す模式断面図である。 第2実施形態の第2変形例に係る半導体装置を示す模式断面図である。 第3実施形態に係る半導体装置を示す模式断面図である。 第3実施形態に係る半導体装置を示す模式平面図である。 第3実施形態に係る別の半導体装置を示す模式平面図である。 第3実施形態の変形例に係る半導体装置を示す模式平面図である。 第4実施形態に係る半導体装置を示す模式図である。 第4実施形態に係る半導体装置の一部を示す模式図である。 第4実施形態に係る半導体装置の信号線を模式的に示す斜視図である。 第4実施形態の第1変形例に係る半導体装置を示す図である。 第4実施形態の第2変形例に係る半導体装置を示す模式断面図である。
以下、実施の形態について図面を参照しながら説明する。図面中の同一部分には、同一番号を付してその詳しい説明は適宜省略し、異なる部分について説明する。なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
さらに、各図中に示すX軸、Y軸およびZ軸を用いて各部分の配置および構成を説明する。X軸、Y軸、Z軸は、相互に直交し、それぞれX方向、Y方向、Z方向を表す。また、Z方向を上方、その反対方向を下方として説明する場合がある。
[第1実施形態]
図1は、第1実施形態に係る半導体装置100を示す模式断面図である。半導体装置100は、例えば、大電流型半導体装置であり、複数の半導体モジュール1を備える。図2は、半導体モジュール1を示す模式断面図である。図3は、図1中に示すA−A線に沿った模式断面図である。
図1に示すように、半導体装置100は、金属板10と、金属板20と、2以上の半導体モジュール1と、を備える。金属板10は、主面10aと、その反対側の主面10bとを有する。金属板20は、金属板10の主面10aに向き合う主面20aと、その反対側の主面20bと、を有する。半導体モジュール1は、金属板10と、金属板20との間に配置される。金属板10および20は、それぞれ接合部材40を介して半導体モジュール1に電気的に接続される。接合部材40は、例えば、金属ハンダもしくは銀ペースト等の導電性接着剤である。
さらに、金属板10および20の側面にケース30が付設され、金属板10と金属板20との間の空間が密閉される。金属板10と金属板20との間において、半導体モジュール1間の空間には、例えば、SF等の絶縁ガスもしくはゲル状の絶縁部材が充填される。
図2に示すように、半導体モジュール1は、金属部材11と、金属部材13と、半導体素子15と、封止樹脂19と、を含む。半導体素子15は、金属部材11と金属部材13との間に配置される。金属部材11および13は、例えば、電極プレートであり、銅などの電気伝導性と熱伝導性に優れた材料を用いる。例えば、金属部材11および13は同じ材料で構成される。また、金属部材11と金属部材13の形状の違いによる熱歪みの差を低減するために、線膨張係数の異なる材料を用いることも可能である。
半導体素子15は、封止樹脂19を用いて金属部材11および13の間に封止される。例えば、真空状態の樹脂成型用金型内に封止樹脂19を注入し、固化させる。これにより、金属部材11、13および半導体素子15の近傍に気泡を残さずに封止することができる。封止樹脂19は、例えば、メラミン系樹脂等の熱硬化性樹脂である。
半導体素子15は、電力用半導体チップであり、例えば、IGBT(Insulated Gate Bipolar Transistor)、あるいは、MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)等の制御電極を有するスイッチング素子である。また、半導体素子15は、FRD(Fast Recovery Diode)等のダイオードであっても良い。半導体装置100に備えられる半導体モジュール1の全てが同じ種類の半導体素子15を含む必要はなく、IGBT等のスイッチング素子とFRD等のダイオードとを混在させた構成でも良い。
半導体素子15は、コレクタ電極(もしくは、ドレイン電極、またはアノード電極)と、エミッタ電極(もしくは、ソース電極、または、カソード電極)を有する。金属部材11は、例えば、半導体素子15のコレクタ電極側に接合部材17を介して電気的に接続される。金属部材13は、例えば、半導体素子15のエミッタ電極側に接合部材17を介して電気的に接続される。接合部材17は、例えば、金属ハンダもしくは銀ペースト等の導電性接着剤である。
金属部材13は、第1部分13aと、第2部分13bと、を含む。第2部分13bは、第1部分13aと半導体素子15との間に配置される。半導体素子15は、接合部材17を介して第2部分13bに接続される。
接合部材17には、接合部材40よりも融点が高い材料を用いることが好ましい。接合部材17には、例えば、錫と銀を原料とする融点220℃程度のハンダを使用し、接合部材40には、例えば、錫と銀と銅を原料とする融点200℃程度のハンダを使用する。
例えば、半導体モジュール1を金属板10および金属板20にハンダ付けする際に、半導体モジュール1の内部において接合部材17が再溶融すると、封止樹脂19にクラックが発生し、接合部材17の流出などによる故障が懸念される。本実施形態によれば、半導体モジュール1をハンダ付けするために接合部材40を加熱する際に、接合部材17の温度を融点以下に抑えることができる。これにより、接合部材17の再溶融を防ぎつつ、接合部材40を溶融させてハンダ付けすることが可能であり、半導体モジュール1の信頼性を向上させることができる。
図3に示すように、金属部材13の第2部分13bにおけるX−Y平面に平行な断面の面積は、第1部分13aのX−Y平面に平行な断面の面積よりも狭い。金属部材13は、例えば、1つの第1部分13aと、2つの第2部分13bと、を有する。そして、2つの第2部分13bのそれぞれに半導体素子15が接続される。金属部材13は、この例に限定される訳ではなく、1つの第2部分13b、もしくは、3以上の第2部分13bを含んでも良い。
図4は、半導体装置100にパルス電流を流した場合の特性を表すグラフである。縦軸は、半導体素子15の温度(℃)であり、横軸は、金属部材11および13の厚さ(mm)である。
図4に示すように、金属部材11および13の厚さが厚くなるにつれて半導体素子15の温度は低下する。そして、金属部材11および13の厚さが3mm以上になると、半導体素子15の温度は一定となる。すなわち、金属部材11および13の厚さが3mm以上であれば、金属部材11および13はヒートシンクとして機能し、半導体素子15の熱を吸収する。一方、金属部材11および13の厚さが3mm以下になると、半導体素子15の発熱量に対して、金属部材11および13の熱容量が小さいため、半導体素子15の温度が上昇する。したがって、金属部材11および13の厚さは、3mm以上であることが望ましい。ここで、金属部材13の厚さは、第1部分13aの厚さと第2部分13bの厚さの和である。
次に、本実施形態の作用と効果について説明する。例えば、大電流型半導体装置は、複数の半導体素子15を電極プレート上に並設し、一括して圧接することにより製造することができる。しかしながら、各半導体素子15を均等に圧接することは困難である。一方、半導体素子15の両面をハンダ付けすることにより接合の信頼性を上げることが可能であるが、多数の半導体素子を一括でハンダ付けする場合、金属部材の加工精度や、昇温時の温度ばらつきを原因とする接合不良が生じる恐れがある。また、1つでも半導体素子に接合不良があれば、半導体装置の不良となり、歩留まりを悪化させる。
これに対し、本実施形態の半導体装置100は、金属部材11および13の間に1つまたは複数の小単位でハンダ付けした半導体素子15を含む半導体モジュール1を用いる。そして、金属板10および20の間に複数の半導体モジュール1を平面実装することにより製造される。これにより、半導体モジュール1毎に電気試験を行い、良品のみを用いて半導体装置100を構成することが可能となり、その歩留まりを向上することができる。また、半導体装置100の大電流容量化は、半導体モジュール1の数を増やすことにより容易に実現できる。
さらに、図4に示すように、金属部材11および13の厚さを4mm以上とすることにより、半導体素子15の温度上昇を抑制することができる。このため、故障時の大電流による部材の溶融や気化を低減することが可能であり、例えば、ケース30の破裂を防ぐことができる。これにより、半導体装置100の信頼性を向上させることができる。
図5は、第1実施形態の第1変形例に係る半導体装置110を示す模式断面図である。この例では、金属板10および20に接するヒートシンク21が設けられる。例えば、半導体モジュール1は、金属板10の主面10aの上に設けられる。そして、ヒートシンク21は、主面10aとは反対側の主面10bに接するように配置される。また、半導体モジュール1は、金属板20の主面20a側に設けられ、別のヒートシンク21は、主面20aとは反対側の主面20bに接するように配置される。また、金属板10および20のそれぞれに、複数のヒートシンク21が配置される。
ヒートシンク21は、例えば、ハンダ付け、ろう付け、もしくは、摩擦撹拌接合(FSW)などを用いて金属板10および20に接合される。ヒートシンク21は、電気的および熱的に接続される。ヒートシンク21には、例えば、銅やアルミなどの熱伝導性と電気伝導性が良い材料を用いる。
複数の半導体モジュール1を実装した半導体装置100では、金属板10および20は大型化される。このため、例えば、一体のヒートシンクを金属板10および20のそれぞれに接合するためには、金属板10および20の接合面、および、ヒートシンクの接合面の平坦化に高精度の加工が必要となり、製造コストが上昇する。これに対し、複数のヒートシンク21を用いることにより、それぞれの接合面の平坦化が容易となり、生産性を向上させ、製造コストを低減することができる。また、一体のヒートシンクに比べてヒートシンク21の熱容量を小さくすることができる。これにより、ヒートシンク21と、金属板10および20と、をハンダで接合する場合に、昇温時の温度ばらつきを抑制し、ヒートシンク21の接合不良を低減することができる。
図6は、第1実施形態の第2変形例に係る半導体装置120を示す模式断面図である。この例では、金属板10および20に接するヒートシンク23が設けられる。ヒートシンクが水平に複数分割されている点で、上述した実施形態と相違する。なお、分割のサイズ、形状はそれぞれのヒートシンクで異なっていても構わない。
ヒートシンク23は、金属板10の主面10bの上に積層される。また、別のヒートシンク23は、金属板20の主面20bの上に積層される。これにより、ヒートシンク23の厚さを薄くし、その熱容量を小さくすることができる。
ヒートシンク23は、例えば、ハンダ付けを用いて順に接合される。このとき、ヒートシンク23の熱容量が小さければ、その昇温および降温に要する時間を短縮できる。また、ヒートシンク23を昇温させるヒーター等を小型化することも可能である。すなわち、ヒートシンク23の接合に要する時間を短縮し、その実施を容易にすることができる。さらに、ヒートシンク23をハンダ接合する場合に、昇温時の温度ばらつきを抑制することができる。これにより、ヒートシンク23の接合不良を低減することができ、加工性や生産性を向上させることができる。
図7および図8は、第1実施形態の第3変形例に係る半導体装置130および第4変形例に係る半導体装置140を示す模式断面図である。図7に示すように、金属板10および20に複数の放熱フィン25を取り付け、金属板10および20とヒートシンクが一体化される。放熱フィン25は、例えば、摩擦撹拌接合などを用いて金属板10および20に接合することができる。また、図8に示すように、金属板10および20のいずれか一方に放熱フィン25を設けても良い。
このように、金属板10および20に放熱フィンを直接取り付けることにより、ヒートシンクと金属板10および20との接合や熱伝導グリースの塗布工程を省略できる。これにより、ヒートシンク部材の削減による低コスト化が可能となる。また、熱伝導グリースを塗布を省略することによりコンパウンド抜けの防止や熱抵抗の低減も可能となる。
図9は、第1実施形態の第5変形例に係る半導体装置150を示す模式断面図である。この例では、金属板10および20に代えて金属板210および220が用いられる。言い換えれば、金属板10および20が複数に分割されている。これにより、金属板210および220は、金属板10および20と比べて小型化される。
例えば、1組の金属板210および220の間に少なくとも1つの半導体モジュール1が配置される。そして、金属板210および220は、それぞれX方向およびY方向において接続される。この例では、金属板210および220を小型化することにより、その主面の平坦度などの精度を向上させることができる。これにより、半導体装置150の生産性を向上させることができる。
図10は、第1実施形態の第6変形例に係る半導体モジュール2を模式的に示す斜視図である。半導体モジュール2は、金属部材11および13と、半導体素子15と、封止樹脂31と、を有する。半導体素子15は、金属部材11および13の間に配置され、接合部材17を介して金属部材11および13に電気的に接続される。封止樹脂31は、金属部材11および13の側面に付設され、金属部材11および13の間に半導体素子15を封入する。封止樹脂31は、例えば、メラミン系樹脂等の熱硬化性樹脂である。
封止樹脂31は、金属部材11の主面11mおよび金属部材13の主面13mが半導体モジュール2の下面および上面にそれぞれ露出するように設けられる。また、封止樹脂31は、横方向(例えば、X方向およびY方向)に突出した凸部31pを有する。そして、凸部31pは、その先端のコーナー部31qを面取りした形状を有する。凸部31pは、例えば、金型を用いた一体成型により設けられる。
さらに、金属部材11および13の側面を覆う封止樹脂31には、半導体素子15の耐圧に対応した沿面距離が求められる。例えば、半導体素子15の耐圧が4.5kVである場合、封止樹脂31の表面に沿って、金属部材11の主面11mから金属部材13の主面13mに至る沿面距離は、20mm以上であることが望ましい。
しかしながら、主面11mと主面13mとの間隔を20mm以上とすることは難しい。例えば、金属部材11および13の厚さは、それぞれ3mm以上であることが好ましいが、熱抵抗を小さくするためには、金属部材11および13の厚さをできるだけ薄くすることが望ましい。したがって、半導体素子15および接合部材17の厚さを含めたとしても、主面11mと主面13mとの間隔は10mm程度である。このため、封止樹脂31に凸部31pを設けることにより、沿面距離を延ばすことが好ましい。例えば、横方向に6mm突出した凸部31pを設けることにより、主面11mから主面13mに至る沿面距離を20mm以上とすることができる。
このように、凸部31pを設けることにより、封止樹脂31の沿面距離を延ばしながら、半導体モジュール2を小型化することができる。また、凸部31pのコーナー部31qを面取りすることにより、樹脂封止時の金型を取り外すことが容易となり、作業性を向上させることができる。
図11は、第1実施形態の第7変形例に係る半導体モジュール3を模式的に示す断面図である。半導体モジュール3は、金属部材11および13と、半導体素子15と、封止樹脂33と、を有する。
図11に示すように、封止樹脂33は、横方向に突出した2つの凸部33pを有する。言い換えれば、封止樹脂33は、横方向に後退した凹部33rを有する。これにより、金属部材11の主面11mから金属部材13の主面13mに至る沿面距離をさらに延ばすことができる。また、実施形態は、この例に限定されず、例えば、封止樹脂33に設けられる凸部33p(もしくは凹部33r)の数は任意である。
図12は、第1実施形態の第8変形例に係る半導体モジュール4を模式的に示す斜視図である。半導体モジュール4は、金属部材11および13と、半導体素子15と、封止樹脂35と、を有する。この例では、半導体素子15は、横方向に並べて配置された金属部材11と金属部材13との間に位置する。封止樹脂35の一部は、半導体モジュール4の上面および下面に延在し、半導体素子15を封入する。さらに、封止樹脂35は、横方向に突出した凸部35pを有する。そして、金属部材11の側面11sおよび金属部材13の側面13sが、半導体モジュール4の下面および上面にそれぞれ露出する。
このように、半導体素子15は、その主面を、例えば、X方向と交差する向きに配置しても良い。これにより、封止樹脂35を成型する際に、半導体素子15に加わる応力を緩和し、その特性劣化もしくは破損を回避することができる。
[第2実施形態]
図13は、第2実施形態に係る半導体装置200を示す模式断面図である。図13に示すように、半導体装置200は、金属板10と、金属板20と、半導体モジュール5と、信号線50と、を備える。半導体モジュール5および信号線50は、金属板10と、金属板20との間に配置される。金属板10および20は、それぞれ接合部材40を介して半導体モジュール5に電気的に接続される。信号線50は、金属板10および20との間において、隣り合う半導体モジュール5の間に配置される。信号線50は、例えば、絶縁スペーサ53を介して金属板10に固定される。
図13に示すように、半導体モジュール5は、半導体素子15のゲート電極に電気的に接続されたゲート端子57を有する。ゲート端子57は、接続導体55により信号線50に電気的に接続される。ゲート端子57には、例えば、銅のような電気伝導性に優れた材料を用いる。
図14(a)および図14(b)は、半導体モジュール5を示す模式図である。図14(a)は、半導体モジュール5を示す断面図であり、図14(b)は、半導体モジュール5の外観を示す斜視図である。
図14(a)に示すように、半導体モジュール5は、金属部材11と、金属部材13と、半導体素子15と、封止樹脂19と、ゲート端子57と、を含む。半導体素子15は、金属部材11と金属部材13との間に配置される。ゲート端子57は、封止樹脂19に固定される。ゲート端子57は、例えば、金属ワイヤ59を介して半導体素子15のゲート電極(図15(b)参照)に電気的に接続される。
図14(b)に示すように、封止樹脂19は、半導体モジュール5の側面を囲むように設けられる。そして、ゲート端子57は、封止樹脂19から横方向に突出するように設けられる。また、半導体モジュール5の上面には、金属部材13の主面13mが露出される。一方、図示しない下面には、金属部材11の主面11mが露出される。
このように、半導体モジュール5からゲート端子57が突出した構造とすることにより、試験装置をゲート端子57に接続し、半導体素子15のゲート電極15gに電圧を印加することができる。さらに、半導体モジュール5の下面および上面に露出した金属部材11および13に電圧を印加することにより半導体モジュール1の電気試験を実施することができる。
図15(a)および図15(b)は、半導体モジュール5の構造を模式的に示す斜視図である。図15(a)は、金属部材11上にマウントされた半導体素子15を示す斜視図である。図15(b)は、金属部材13を示す斜視図である。
図15(a)に示すように、金属部材11の上に、例えば、2つの半導体素子15がマウントされる。半導体素子15は、その表面に、例えば、エミッタ電極15eと、ゲート電極15gと、を有する。ゲート電極15gは、例えば、金属ワイヤ59を介してゲート端子57に電気的に接続される。また、半導体素子15は、図示しない裏面にコレクタ電極を有し、金属部材11は、接合部材17を介してコレクタ電極に電気的に接続される。
図15(b)に示すように、金属部材13は、第1部分13aと、第2部分13bと、を含む。さらに、金属部材13は、リセス部13rを有する。第2部分13bは、接合部材17を介してエミッタ電極15eに電気的に接続される。リセス部13rは、ゲート電極15gに重なる部分を除去するために設けられる。すなわち、リセス部13rは、図15(a)に示す半導体素子15の上に金属部材13を重ねた時、ゲート電極15gが露出されるように設けられる。
図15(b)に示すように、第2部分13bは、エミッタ電極15eの形状にフィットするように設けられる。第2部分13bの表面は、例えば、エミッタ電極15eと略同じ形状、もしくは、相似形である。
図16は、半導体素子15とゲート端子57との間の電気的な接続を例示する模式平面図である。図16に示すように、2つの半導体素子15のゲート電極15gは、それぞれ金属ワイヤ59を介して1つのゲート端子57に電気的に接続される。この際、各半導体素子15とゲート端子57とを接続する金属ワイヤ59の長さが略同一となるように接続することが望ましい。
図17(a)および図17(b)は、第2実施形態に係る別の半導体モジュール6および7を示す模式図である。図17(a)は、半導体モジュール6を示す断面図である。図17(b)は、半導体モジュール7を示す斜視図である。
図17(a)に示すように、半導体モジュール6は、Z方向に並べて配置された金属部材11および13と、その間に配置された半導体素子15と、を有する。金属部材11および13の間に半導体素子15を封入する封止樹脂37は、横方向に突出した凸部37pを有する。ゲート端子57は、例えば、凸部37pの先端から外部に突出するように設けられる。
図17(b)に示すように、半導体モジュール7は、X方向に並べて配置された金属部材11および13と、その間に配置された半導体素子15と、を有する。そして、封止樹脂39は、その一部が半導体モジュール7の上面側および下面側に延在し、半導体素子15を金属部材11および13の間に封入する。また、封止樹脂39は、横方向に突出した凸部39pを有する。金属部材11および13は、その側面11sおよび13sがそれぞれ半導体モジュール7の上面側および下面側に露出するように設けられる。
ゲート端子57は、封止樹脂39内においてゲート電極15gの近傍に配置され、ワイヤ接続される第1部分57aと、X方向に延在し、封止樹脂39の外側に引き出される第2部分57bと、を含む。
図18は、半導体装置200における半導体素子15と信号線50との間の電気的な接続を例示する模式平面図である。図18に示すように、2つの半導体素子15は、ゲート端子57が向き合うように配置される。そして、2つのゲート端子57は、信号線50に電気的に接続される。また、信号線50は、ケース30(図13)の外側に突出する接続端子65を有する。
ゲート電極15gがチップの角に設けられている場合、図18に示すように、4つのゲート電極15gを近づけて配置することが可能である。そして、2つのゲート端子57も近接して配置することができる。これにより、信号線50とゲート端子57との接続が容易になる。また、信号線50の数を減らし、低コスト化することもできる。
さらに、ゲート電極15gとゲート端子57とを接続する金属ワイヤ59は、略同一の長さを有することが好ましい。これにより、各半導体素子15に電気的に接続される信号線50のインピーダンスを均一化することができる。
図19は、第2実施形態の第1変形例に係る半導体装置300を模式的に示す斜視図である。図19に示すように、半導体装置300は、金属板10および20にそれぞれ接続されたヒートシンク27を有する。
ヒートシンク27は、例えば、ハンダ付けやろう付け、または、摩擦撹拌接合などにより、金属板10および金属板20のそれぞれの主面10bおよび20bに接合される。ヒートシンク27には、例えば、銅やアルミなどの熱伝導性と電気伝導性が良い材料を用い、金属板10および20に電気的および熱的に接続される。また、ヒートシンク27は、例えば、内部に純水を循環させる水冷式の冷却器であっても良い。
この例では、ヒートシンク27を絶縁基板を介さずに金属板10および20に接合する。これにより、半導体素子15からヒートシンク27への放熱経路における熱抵抗を低減することができる。また、冷却液として非電気伝導性の純水を用いることにより、漏電を回避することができる。
図20は、第2実施形態の第2変形例に係る半導体装置400を示す模式断面図である。半導体装置400は、金属板10および20と、その間に配置された少なくとも2つの半導体モジュール5と、を備える。さらに、半導体装置400は、金属板10および20の間において、隣り合う半導体モジュール5の間に設けられた信号線50を備える。信号線50は、接続導体73を介して半導体モジュール5のゲート端子57に電気的に接続される。
図20に示すように、信号線50は、金属板20に設けられた突起状の支持体71に保持される。支持体71は、例えば、エポキシ樹脂からなる絶縁体である。一方、ゲート端子57には、例えば、ハンダ付け等の方法を用いて接続導体73が固定される。接続導体73は、例えば、弾性部材であり、信号線50とゲート端子57との間において圧縮され、例えば、Z方向に付勢されている。接続導体73は、例えば、プランジャー等のばね構造を有する。
ゲート端子57と金属板20の間の間隔をH、支持体71の高さをH、信号線50のZ方向の厚さをTsとすると、圧縮されていない状態の接続導体73は、次の関係を満足する長さLsを有する。

<H+Ts+Ls

これにより、接続導体73を介した信号線50とゲート端子57との間の電気的な接続が確保される。信号線50の接続導体73が接触する位置には、例えば、くぼみ等、接続導体73の位置づれを防ぐ構造が設けられる。
この例では、導電性の弾性部材を用いて信号線50とゲート端子57との間の電気的な接続を確保する。これにより、ハンダ付けなどの工程を削減し、簡易で低コストな接続構造を実現することができる。なお、実施形態は、上記の例に限定される訳ではなく、例えば、信号線50もしくはゲート端子57に弾性を有する材料を用いても良い。
さらに、信号線50に代えて、例えば、ゲート配線を含む配線基板を用いることもできる。また、ゲート配線に加えて、金属板20をエミッタセンス回路に電気的に接続する配線を含む基板を用いても良い。例えば、支持体71に導電性の材料を用い、金属板20とエミッタセンス回路とを電気的に接続する。これにより、半導体装置400の駆動時に必要なエミッタセンス回路とゲート制御回路とを一体に構成し、回路基板の組み込み工程の削減による低コスト化を実現できる。
[第3実施形態]
図21は、第3実施形態に係る半導体装置500を示す模式断面図である。図21に示すように、半導体装置500は、2つのヒートシンク80の間に、少なくとも2つの半導体装置200を配置した構造を有する。この場合、ケース30は、半導体装置500の全体の側面を囲むように設けられる。
図22は、半導体装置500の信号線50を示す模式平面図である。図22に示すように、信号線50は、複数の半導体素子15のゲート電極15gに電気的に接続された1つの端子部分50eと、各ゲート端子57に接続される接続部分50cと、を含む。
端子部分50eは、半導体装置500から外部に引き出され、例えば、ゲート制御回路に電気的に接続される。本実施形態では、信号線50は、端子部分50eから各接続部分50cまでの距離が均一となるように配線される。これにより、信号線50と各端子部分50eとの間のインピーダンスを略同一にすることができる。これにより、各半導体素子15の動作速度を均一化し、電流を均一化することが可能となる。これにより、半導体装置500の電流容量を大きくすることができる。
図23は、第3実施形態に係る別の半導体装置600を示す模式平面図である。図23に示すように、半導体装置600は、4×4のマトリックス状に配置された複数の半導体モジュール5を含む。この例でも、信号線50は、各ゲート端子57に接続される接続部分50cと、1つの端子部分50eと、を含む。そして、端子部分50eから各接続部分50cに至る距離が、略同一となるように設けられる。これにより、信号線50と各端子部分50eとの間のインピーダンスを均一化にすることができる。
図24は、第3実施形態の変形例に係る半導体装置700を示す模式平面図である。図24に示すように、半導体装置700は、4×4のマトリックス状に配置された複数の半導体装置200を含む。信号線90は、各半導体装置200のゲート端子57に接続される接続部分90cと、1つの端子部分90eと、を含む。信号線90は、端子部分90eから各接続部分90cに至る長さが略同一となるように配線される。
さらに、信号線90は、2以上の接続部分90c至る共通部90k、90mおよび90nを含む。例えば、共通部90kは、2つの接続部分90cにつながり、共通部90mは、2つの共通部90kを介して4つの接続部分90cにつながる。言い換えれば、共通部90kでは、各接続部分90cに流れる制御電流の2倍の電流が流れる。また、共通部90mでは、4倍の電流が流れる。例えば、共通部90kの幅は、接続部分90cの幅の2倍であり、共通部90mの幅は、接続部分90cの幅の4倍である。
この例では、各共通部に流れる制御電流の大きさに応じて、その幅を変化させる。これにより、端子部分90eから各接続部分90cに流れる制御電流を均一化することができる。また、実施形態は、これに限定される訳ではなく、例えば、制御電流に応じて信号線90の厚さを変化させても良い。また、制御電流の大きさに応じて、信号線90の断面積を変化させても良い。
[第4実施形態]
図25(a)および図25(b)は、第4実施形態に係る半導体装置800を示す模式図である。図25(a)は、半導体装置800の外観を示す斜視図であり、図25(b)は、半導体モジュール5の配置を示す斜視図である。
図25(a)に示すように、半導体装置800は、重ねて配置された2つのヒートシンク160と、その間に配置されたケース30と、を有する。2つのヒートシンク160には、それぞれ横方向に突出した接続端子160aおよび160bが設けられる。また、ゲート基板170の端子部分170eが、ケース30から横方向に突出している。さらにヒートシンク160には、水冷用の接続部163が設けられている。
図25(b)に示すように、ヒートシンク160の上に金属板10が設置され、複数の半導体モジュール5が金属板10の上に実装される。半導体モジュール5は、例えば、10×5のマトリックス状に配置される。そして、隣り合う半導体モジュール5の間を延在するように、ゲート基板170が設けられる。ゲート基板170は、例えば、絶縁基板にプリントされた配線を含む。
例えば、信号線50は、ゲート基板170の上に実装される。例えば、薄い金属板等からなる信号線は容易に変形し、そのインダクタンスがわずかながら変化する。これに対し、本実施形態では、信号線50を変形し難い基板上に実装することにより、一定のインピーダンスを保つことができる。
図26(a)および図26(b)は、半導体装置800の一部を示す模式図である。図26(a)は、ゲート基板170を模式的に示す斜視図である。図26(b)は、ゲート基板170の固定部170fを模式的に示す斜視図である。
図26(a)に示すように、ゲート基板170は、格子状に設けられる。ゲート基板170は、例えば、格子間に2つの半導体モジュール5を収容できるサイズの開口を有する(図26(b)参照)。これにより、半導体モジュール5のゲート端子57を対向させるように配置し、ゲート基板170とゲート端子57との接続部を削減することができる。これにより、ゲート基板170とゲート端子57との接続を効率的に実施することができる。
ゲート基板170は、複数の固定部170fを有し、各固定部170fにおいて金属板10にネジ固定される。図26(b)に示すように、ゲート基板170は、絶縁スペーサ171の上にネジ173を用いて固定される。なお、実施形態は、これに限定される訳ではなく、例えば、ゲート基板170を金属板20に固定しても良い。
図27は、第4実施形態に係る半導体装置800の信号線50aおよび50bを模式的に示す斜視図である。信号線50aおよび50bは、例えば、ゲート基板170上に実装される。
信号線50aは、例えば、ゲート端子57に電気的に接続される。また、信号線50bは、例えば、半導体素子15のエミッタ電極15eに電気的に接続される。すなわち、信号線50aは、ゲート基板170の端子部分170eからゲート端子57との接続部に向かう往路配線である。また、信号線50bは、エミッタ電極15eから端子部分170eに向かう復路配線である。
図27に示すように、信号線50aおよび50bは、重ねて配置される。信号線50aと信号線50bとの間には、例えば、酸化シリコン層などの絶縁層が設けられる。このように、往路配線と復路配線とを近接して配置し、相互インダクタンスを寄与させることにより、配線インダクタンスを低減することができる。信号線の配線インダクタンスが大きいと、半導体素子15は、ノイズによる誤動作を起こし易くなる。したがって、本実施形態によれば、配線インダクタンスを低減することにより半導体素子15の誤動作を防ぎ、安定的に動作させることができる。
図28(a)および図28(b)は、第4実施形態の第1変形例に係る半導体装置900を示す図である。図28(a)は、半導体装置900を示す斜視図であり、図28(b)は、半導体装置900の断面図である。
図28(a)に示すように、半導体装置900は、ヒートシンク160の上に配置された2つの金属板210と、金属板210のそれぞれに実装された複数の半導体モジュール5と、を備える。半導体モジュール5は、金属板210上において、5×5のマトリックス状に配置される。また、ゲート基板180も、金属板210の上にそれぞれ配置される。この例では、図25に示す半導体装置800の金属板10を分割し、それぞれの上に、半導体モジュール5およびゲート基板180を配置した形態となっている。
図28(b)に示すように、半導体装置900は、上下に配置されたヒートシンク160の間に、金属板210および220と、複数の半導体モジュール5と、を備える。半導体モジュール5は、金属板210および220の間に配置される。
例えば、半導体モジュール5の数が多くなると、それらを実装する金属板のサイズは大型化する。そして、半導体モジュールを金属板間に並列実装する際に、金属板表面の平坦度に起因した半導体モジュール上面の高さばらつきがあると、半導体モジュールと金属板との間の接合不良を生じる場合がある。このため、金属板表面の平坦度を高くすると、製造コストの上昇を招く。この例では、金属板を分割することにより、その大型化を抑え、所定の平坦度を確保することができる。これにより、半導体装置900の製造歩留まりを向上させると共に、大電流容量化を実現することができる。さらに、ゲート基板180を金属板毎に配置することにより、金属板210および220と、その間に配置される半導体モジュール5およびゲート基板と、を1つのユニットとして実装することが可能となり、製造効率を向上させることができる。
図29は、第4実施形態の第2変形例に係る半導体装置1000を示す模式断面図である。図29に示すように、半導体装置1000は、金属板210および220のそれぞれに接合されたヒートシンク190を有する。
この例では、図28(a)および(b)に示す半導体装置900において、ヒートシンク160も分割した態様を有する。これにより、ヒートシンク190の接合面の平坦度を向上させ、ヒートシンク190と金属板210もしくは220との接合を容易にすると共に、その間の熱抵抗を低減することができる。
さらに、半導体装置1000は、隣接する2つの金属板の間を電気的に接続するための接続導体230を備える。例えば、半導体装置900では、ヒートシンク160が隣接する2つの金属板の両方に接続されているため、両者はヒートシンク160を介して電気的に接続されるが、この例では、ヒートシンク190が金属板毎に接合されるため、接続導体230を介して金属板間の電気的接続を確保する。接続導体230は、隣接するヒートシンク160の間に設けられても良い。
以上、第1実施形態〜第4実施形態を例に説明したが、各実施形態の構成要素は、それぞれに固有のものではなく、技術的に可能であれば相互に適用し得るものである。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1、2、3、4、5、6、7…半導体モジュール、 10、20、210、220…金属板、 10a、10b、11m、13m、20a、20b…主面、 11、13…金属部材、 11s、13s…側面、 13a、57a…第1部分、 13b、57b…第2部分、 13r…リセス部、 15…半導体素子、 15e…エミッタ電極、 15g…ゲート電極、 17、40…接合部材、 19、31、33、35、37、39…封止樹脂、 21、23、27…ヒートシンク、 25…放熱フィン、 30…ケース、 31p、33p、35p、37p、39p…凸部、 31q…コーナー部、 33r…凹部、 50、50a、50b、90…信号線、 50c、90c…接続部分、 50e、90e、170e…端子部分、 53、171…絶縁スペーサ、 55、73、230…接続導体、 57…ゲート端子、 59…金属ワイヤ、 65、160a、160b…接続端子、 71…支持体、 80、160、190…ヒートシンク、 90k、90m、90n…共通部、 100、110、120、130、140、150、200、300、400、500、600、700、800、900、1000…半導体装置、 170、180…ゲート基板、 163…接続部、 170f…固定部、 173…ネジ

Claims (22)

  1. 第1面を有する第1金属板と、
    前記第1面に向き合う第2面を有する第2金属板と、
    前記第1金属板と前記第2金属板との間に配置された2以上の半導体モジュールと、
    を備え、
    前記2以上の半導体モジュールのそれぞれは、前記第1金属板に電気的に接続された第1金属部材と、前記第2金属板に電気的に接続された第2金属部材と、前記第1金属部材と前記第2金属部材との間に配置された少なくとも1つの半導体素子と、前記第1金属部材と前記第2金属部材との間において、前記半導体素子を封じる樹脂部材と、をそれぞれ含み、
    前記少なくとも1つの半導体素子は、前記第1金属部材に電気的に接続された第1電極と、前記第2金属部材に電気的に接続された第2電極と、を有する半導体装置。
  2. 前記第2金属部材は、第1部分と、前記半導体素子と前記第1部分との間に位置する第2部分と、を有し、前記第2面に平行な前記第1部分の断面の面積は、前記第2面に平行な前記第2部分の断面の面積よりも広い請求項1記載の半導体装置。
  3. 前記第2金属部材は、第1部分と、前記半導体素子と前記第1部分との間に位置する第2部分と、を有し、
    前記第2部分は、前記第2電極にフィットする形状を有する請求項1または2に記載の半導体装置。
  4. 前記半導体モジュールは、第3金属部材をさらに含み、
    前記半導体素子は、前記第1金属部材と前記第2金属部材との間において、前記第3金属部材に電気的に接続された第3電極をさらに有する請求項1〜3のいずれか1つに記載の半導体装置。
  5. 前記第1金属板と前記第2金属板との間において、前記2以上の半導体モジュール間に配置され、前記第3金属部材に電気的に接続された第1配線と、
    前記第1配線に電気的に接続された第1外部端子と、
    をさらに備えた請求項4記載の半導体装置。
  6. 前記第1配線は、前記第1外部端子と、前記第3金属部材と、の間のインピーダンスが一定となるように設けられる請求項5記載の半導体装置。
  7. 前記第1配線は、前記第3金属部材と前記第1外部端子との間において一定の長さを有する請求項6記載の半導体装置。
  8. 前記配線は、前記第3電極にそれぞれ接続される端部と、前記端部よりも広い断面を有する共通部と、を有する請求項6記載の半導体装置。
  9. 前記第1金属板と前記第2金属板との間において、前記2以上の半導体モジュール間に配置され、前記第1電極または前記第2電極に電気的に接続された第2配線と、
    前記第2配線に電気的に接続された第2外部端子と、
    をさらに備えた請求項5〜8のいずれか1つに記載の半導体装置。
  10. 前記第1配線は、弾性部材を用いて前記第3金属部材に電気的に接続される請求項5記載の半導体装置。
  11. 前記樹脂部材は、前記第1金属板の前記第1面に沿った方向に突出した凸部、もしくは、前記第1面に沿った方向に後退した凹部を有する請求項1〜10のいずれか1つに記載の半導体装置。
  12. 前記樹脂部材は、前記第1金属板の前記第1面に沿った方向に突出し、面取りされた端部を有する請求項1〜11のいずれか1つに記載の半導体装置。
  13. 前記半導体素子と前記第1金属部材との間、および、前記半導体素子と前記第2金属部材との間に配置された第1接合部材と、
    前記第1金属部材と前記第1金属板との間、および、前記第2金属部材と前記第2金属板との間に配置された第2接合部材と、
    をさらに備え、
    前記第1接合部材の融点は、前記第2接合部材の融点よりも高い請求項1〜12のいずれか1つに記載の半導体装置。
  14. 前記第1金属板に接続された第1ヒートシンクと、
    前記第2金属板に接続された第2ヒートシンクと、
    をさらに備えた請求項1〜13のいずれか1つに記載の半導体装置。
  15. 前記第1ヒートシンクおよび前記第2ヒートシンクの少なくといずれか一方は、複数の分割された部分を有する請求項14記載の半導体装置。
  16. 前記複数の分割された部分は、前記第1金属板もしくは前記第2金属板を介して電気的に接続される請求項15記載の半導体装置。
  17. 前記第1金属板および前記第2金属板の少なくともいずれか一方は、複数の分割された部分を有する請求項14記載の半導体装置。
  18. 前記複数の分割された部分は、前記第1ヒートシンクもしくは前記第2ヒートシンクを介して電気的に接続される請求項17記載の半導体装置。
  19. 前記第1金属板に接続された第1ヒートシンクと、
    前記第2金属板に接続された第2ヒートシンクと、
    をさらに備え、
    前記複数の分割された部分は、前記第1ヒートシンクもしくは前記第2ヒートシンクを介して電気的に接続される請求項15記載の半導体装置。
  20. 前記第1ヒートシンクおよび前記第2ヒートシンクの少なくといずれか一方は、分割された第1部分および第2部分を含み、
    前記第1部分は、第1金属板もしくは第2金属板と、前記第2部分との間に位置し、 前記第1部分は、第1金属板もしくは第2金属板に接する請求項14記載の半導体装置。
  21. 前記第1金属板および前記第2金属板の少なくともいずれか一方に接続された複数のフィンをさらに備えた請求項1〜13のいずれか1つに記載の半導体装置。
  22. 前記第1金属板および前記第2金属板の少なくともいずれか一方は、複数の分割された部分を有する請求項21記載の半導体装置。
JP2017026218A 2017-02-15 2017-02-15 半導体装置 Pending JP2018133448A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017026218A JP2018133448A (ja) 2017-02-15 2017-02-15 半導体装置
PCT/JP2018/004428 WO2018151010A1 (ja) 2017-02-15 2018-02-08 半導体装置
EP18754582.7A EP3584834A4 (en) 2017-02-15 2018-02-08 SEMICONDUCTOR DEVICE

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017026218A JP2018133448A (ja) 2017-02-15 2017-02-15 半導体装置

Publications (1)

Publication Number Publication Date
JP2018133448A true JP2018133448A (ja) 2018-08-23

Family

ID=63170302

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017026218A Pending JP2018133448A (ja) 2017-02-15 2017-02-15 半導体装置

Country Status (3)

Country Link
EP (1) EP3584834A4 (ja)
JP (1) JP2018133448A (ja)
WO (1) WO2018151010A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021097146A (ja) * 2019-12-18 2021-06-24 富士電機株式会社 半導体装置
JP2021141220A (ja) * 2020-03-06 2021-09-16 富士電機株式会社 半導体モジュール
JP2021163817A (ja) * 2020-03-31 2021-10-11 愛三工業株式会社 電子基板
WO2024176751A1 (ja) * 2023-02-20 2024-08-29 ローム株式会社 半導体装置および車両

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001102520A (ja) * 1999-09-30 2001-04-13 Toshiba Corp 圧接型半導体装置
JP2003124410A (ja) * 2001-10-19 2003-04-25 Yamaha Corp 多層ヒートシンクおよびその製造方法
JP2006237060A (ja) * 2005-02-22 2006-09-07 Nec Corp ヒートシンクおよびその実装構造
JP2007251076A (ja) * 2006-03-20 2007-09-27 Hitachi Ltd パワー半導体モジュール
JP2009165278A (ja) * 2008-01-08 2009-07-23 Meidensha Corp 半導体回路
JP2010225720A (ja) * 2009-03-23 2010-10-07 Mitsubishi Electric Corp パワーモジュール
JP2013009501A (ja) * 2011-06-24 2013-01-10 Hitachi Automotive Systems Ltd パワー半導体モジュール及びそれを用いた電力変換装置
JP2013084706A (ja) * 2011-10-07 2013-05-09 Toyota Motor Corp 半導体装置
JP2016072354A (ja) * 2014-09-29 2016-05-09 トヨタ自動車株式会社 パワーモジュール

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3258200B2 (ja) 1995-05-31 2002-02-18 株式会社東芝 圧接型半導体装置
US6703707B1 (en) * 1999-11-24 2004-03-09 Denso Corporation Semiconductor device having radiation structure
JP4385324B2 (ja) 2004-06-24 2009-12-16 富士電機システムズ株式会社 半導体モジュールおよびその製造方法
JP2007073743A (ja) * 2005-09-07 2007-03-22 Denso Corp 半導体装置
JP2009283656A (ja) * 2008-05-22 2009-12-03 Denso Corp 半導体装置およびその製造方法
KR101459857B1 (ko) * 2012-12-27 2014-11-07 현대자동차주식회사 히트싱크 일체형 양면 냉각 파워모듈
DE102013216709B4 (de) * 2013-08-22 2021-03-25 Infineon Technologies Ag Halbleiteranordnung, verfahren zur herstellung einer anzahl von chipbaugruppen und verfahren zur herstellung einer halbleiteranordnung

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001102520A (ja) * 1999-09-30 2001-04-13 Toshiba Corp 圧接型半導体装置
JP2003124410A (ja) * 2001-10-19 2003-04-25 Yamaha Corp 多層ヒートシンクおよびその製造方法
JP2006237060A (ja) * 2005-02-22 2006-09-07 Nec Corp ヒートシンクおよびその実装構造
JP2007251076A (ja) * 2006-03-20 2007-09-27 Hitachi Ltd パワー半導体モジュール
JP2009165278A (ja) * 2008-01-08 2009-07-23 Meidensha Corp 半導体回路
JP2010225720A (ja) * 2009-03-23 2010-10-07 Mitsubishi Electric Corp パワーモジュール
JP2013009501A (ja) * 2011-06-24 2013-01-10 Hitachi Automotive Systems Ltd パワー半導体モジュール及びそれを用いた電力変換装置
JP2013084706A (ja) * 2011-10-07 2013-05-09 Toyota Motor Corp 半導体装置
JP2016072354A (ja) * 2014-09-29 2016-05-09 トヨタ自動車株式会社 パワーモジュール

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021097146A (ja) * 2019-12-18 2021-06-24 富士電機株式会社 半導体装置
JP7484156B2 (ja) 2019-12-18 2024-05-16 富士電機株式会社 半導体装置
JP2021141220A (ja) * 2020-03-06 2021-09-16 富士電機株式会社 半導体モジュール
JP7428018B2 (ja) 2020-03-06 2024-02-06 富士電機株式会社 半導体モジュール
JP2021163817A (ja) * 2020-03-31 2021-10-11 愛三工業株式会社 電子基板
JP7475925B2 (ja) 2020-03-31 2024-04-30 愛三工業株式会社 電子基板
WO2024176751A1 (ja) * 2023-02-20 2024-08-29 ローム株式会社 半導体装置および車両

Also Published As

Publication number Publication date
EP3584834A1 (en) 2019-12-25
WO2018151010A1 (ja) 2018-08-23
EP3584834A4 (en) 2020-12-02

Similar Documents

Publication Publication Date Title
JP7204770B2 (ja) 両面冷却型パワーモジュールおよびその製造方法
US9379083B2 (en) Semiconductor device and method for manufacturing semiconductor device
US6642576B1 (en) Power semiconductor device having layered structure of power semiconductor elements and terminal members
JP6120704B2 (ja) 半導体装置
US9673118B2 (en) Power module and method of manufacturing power module
US10396023B2 (en) Semiconductor device
US20140334203A1 (en) Power converter and method for manufacturing power converter
CN107112294A (zh) 半导体装置以及功率模块
US9159715B2 (en) Miniaturized semiconductor device
JP5659938B2 (ja) 半導体ユニットおよびそれを用いた半導体装置
JP7040032B2 (ja) 半導体装置
JP5895220B2 (ja) 半導体装置の製造方法
WO2019064775A1 (ja) 半導体装置およびその製造方法
JP4973059B2 (ja) 半導体装置及び電力変換装置
WO2014034411A1 (ja) 電力用半導体装置
WO2018151010A1 (ja) 半導体装置
CN111354709B (zh) 半导体装置及其制造方法
JP7118204B1 (ja) 半導体装置
US12489031B2 (en) Semiconductor device and manufacturing method thereof
CN106972001A (zh) 半导体模块以及半导体装置
JP2015026667A (ja) 半導体モジュール
US20150221621A1 (en) Semiconductor module
JP5619232B2 (ja) 半導体装置および電極用部材の製造方法
CN115206905B (zh) 半导体装置和使用该半导体装置的半导体模块
JP2016225365A (ja) パワー半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20171129

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20171130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20171129

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20171130

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190304

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200522

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200720

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20201224