JP2018129968A5 - - Google Patents

Claims (5)

1. 直流電圧源にインバータユニットを２つ以上並列接続した電力変換回路における横流電流を抑制する横流電流抑制制御装置であって、
   前記インバータユニットは、順次直列接続された第１〜第４のスイッチングデバイスと、第１，第２スイッチングデバイスの共通接続点と第３，第４スイッチングデバイスの共通接続点との間に介挿されたフライングキャパシタと、を有し、
   前記横流電流抑制制御装置は、
   固定値の立ち上がりのゲート遅延指令値をＰＷＭ変調器とＦＣ電圧制御器によって生成された前記第１，第４スイッチングデバイスをＯＮ／ＯＦＦする第１ゲート指令値に付加する第１立ち上がり遅延付加器と、固定値の立ち上がりのゲート遅延指令値をＰＷＭ変調器とＦＣ電圧制御器によって生成された前記第２，第３スイッチングデバイスをＯＮ／ＯＦＦする第２ゲート指令値に付加する第２立ち上がり遅延付加器と、固定値の立ち下がりのゲート遅延指令値を前記第１ゲート指令値に付加する第１立ち下がり遅延付加器と、固定値の立ち下がりのゲート遅延指令値を前記第２ゲート指令値に付加する第２立ち下がり遅延付加器と、を第１インバータユニットに設け、
   インバータユニット出力電流指令値に横流電流指令値を加算した値から自らのインバータユニット出力電流検出値を減算した値を横流電流としてゲインを乗算する比例アンプと、前記横流電流を入力し前記第１ゲート指令値が０から１に変化した後、かつ、前記インバータユニット出力電流指令値の符号が正の時に動作する第１積分アンプと、前記横流電流を入力し前記第１ゲート指令値が０から１に変化した後、かつ、前記インバータユニット出力電流指令値の符号が負の時に動作する第２積分アンプと、前記横流電流を入力し前記第１ゲート指令値が１から０に変化した後、かつ、前記インバータユニット出力電流指令値の符号が正の時に動作する第３積分アンプと、前記横流電流を入力し前記第１ゲート指令値が１から０に変化した後、かつ、前記インバータユニット出力電流指令値の符号が負の時に動作する第４積分アンプと、前記横流電流を入力し前記第２ゲート指令値が０から１に変化した後、かつ、前記インバータユニット出力電流指令値の符号が正の時に動作する第５積分アンプと、前記横流電流を入力し前記第２ゲート指令値が０から１に変化した後、かつ、前記インバータユニット出力電流指令値の符号が負の時に動作する第６積分アンプと、前記横流電流を入力し前記第２ゲート指令値が１から０に変化した後、かつ、前記インバータユニット出力電流指令値の符号が正の時に動作する第７積分アンプと、前記横流電流を入力し前記第２ゲート指令値が１から０に変化した後、かつ、前記インバータユニット出力電流指令値の符号が負の時に動作する第８積分アンプと、を有し、前記インバータユニット出力電流指令値の符号が正の時前記比例アンプの出力と前記第１積分アンプの出力とを加算して−１を乗算した値を第１立ち上がりのゲート遅延指令値とし、前記インバータユニット出力電流指令値の符号が負の時前記比例アンプの出力と前記第２積分アンプの出力とを加算して−１を乗算した値を第１立ち上がりのゲート遅延指令値とし、前記インバータユニット出力電流指令値の符号が正の時前記比例アンプの出力と前記第３積分アンプの出力とを加算した値を第２立ち上がりのゲート遅延指令値とし、前記インバータユニット出力電流指令値の符号が負の時前記比例アンプの出力と前記第４積分アンプの出力とを加算した値を第２立ち上がりのゲート遅延指令値とし、前記インバータユニット出力電流指令値の符号が正の時前記比例アンプの出力と前記第５積分アンプの出力とを加算して−１を乗算した値を第１立ち下がりのゲート遅延指令値とし、前記インバータユニット出力電流指令値の符号が負の時前記比例アンプの出力と前記第６積分アンプの出力とを加算して−１を乗算した値を第１立ち下がりのゲート遅延指令値とし、前記インバータユニット出力電流指令値の符号が正の時前記比例アンプの出力と前記第７積分アンプの出力とを加算した値を第２立ち下がりのゲート遅延指令値とし、前記インバータユニット出力電流指令値の符号が負の時前記比例アンプの出力と前記第８積分アンプの出力とを加算した値を第２立ち下がりのゲート遅延指令値として出力するゲート遅延指令値演算部と、前記第１立ち上がりのゲート遅延指令値を前記第１ゲート指令値に付加する第３立ち上がり遅延付加器と、前記第２立ち上がりのゲート遅延指令値を前記第２ゲート指令値に付加する第４立ち上がり遅延付加器と、前記第１立ち下がりのゲート遅延指令値を前記第１ゲート指令値に付加する第３立ち下がり遅延付加器と、前記第２立ち下がりのゲート遅延指令値を前記第２ゲート指令値に付加する第４立ち下がり遅延付加器と、を第２〜第Ｎ（Ｎ＝２以上の整数）インバータユニットにそれぞれ設けたことを特徴とする横流電流抑制制御装置。
2. 前記インバータユニット出力電流指令値の絶対値がしきい値以下のとき、前記第１〜第８積分アンプの更新を停止させることを特徴とする請求項１記載の横流電流抑制制御装置。
3. 前記インバータユニット出力電流指令値は、全インバータユニットの出力電流検出値の合計値を前記インバータユニットの台数で除算した値とすることを特徴とする請求項１または２記載の横流電流抑制制御装置。
4. 前記インバータユニット出力電流指令値は、第１インバータユニットの出力電流検出値とすることを特徴とする請求項１または２記載の横流電流抑制制御装置。
5. 全てのインバータユニットにおいて、横流電流指令値＝０とすることを特徴とする請求項１〜４のうち何れかに記載の横流電流抑制制御装置。