[go: up one dir, main page]

JP2018129358A - 電流検出装置、負荷駆動システム、及び、電流検出装置の製造方法 - Google Patents

電流検出装置、負荷駆動システム、及び、電流検出装置の製造方法 Download PDF

Info

Publication number
JP2018129358A
JP2018129358A JP2017020298A JP2017020298A JP2018129358A JP 2018129358 A JP2018129358 A JP 2018129358A JP 2017020298 A JP2017020298 A JP 2017020298A JP 2017020298 A JP2017020298 A JP 2017020298A JP 2018129358 A JP2018129358 A JP 2018129358A
Authority
JP
Japan
Prior art keywords
igbt
region
depth
trench gates
detection device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017020298A
Other languages
English (en)
Inventor
竹内　健二
Kenji Takeuchi
健二 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2017020298A priority Critical patent/JP2018129358A/ja
Priority to US15/833,331 priority patent/US10444275B2/en
Publication of JP2018129358A publication Critical patent/JP2018129358A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2608—Circuits therefor for testing bipolar transistors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/20—Modifications of basic electric elements for use in electric measuring instruments; Structural combinations of such elements with such instruments
    • G01R1/203—Resistors used for electric measuring, e.g. decade resistors standards, resistors for comparators, series resistors, shunts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
    • H10D12/038—Manufacture or treatment of IGBTs of vertical IGBTs having a recessed gate, e.g. trench-gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】精度良く電流検出することが可能な電流検出装置、負荷駆動システム、及び、電流検出装置の製造方法を提供すること。【解決手段】一実施の形態によれば、電流検出装置１０は、メインＩＧＢＴ２００に流れる電流に比例する電流が流れるセンスＩＧＢＴ１００を備え、センスＩＧＢＴ１００に設けられた複数のトレンチゲート１０５の下端部からのＰ型フローティング領域１１０の深さｄ１が、メインＩＧＢＴ２００に設けられた複数のトレンチゲート２０５の下端部からのＰ型フローティング領域２１０の深さよりも浅い。【選択図】図３

Description

本発明は、電流検出装置、負荷駆動システム、及び、電流検出装置の製造方法に関し、例えば、精度良く電流を検出するのに適した電流検出装置、負荷駆動システム、及び、電流検出装置の製造方法に関する。
例えば、自動車のモータ等の負荷を駆動する負荷駆動システムには、電力供給源からの電力をＰＷＭ制御によって直流から交流に変換する電力変換装置（インバータ）が設けられている。インバータは、ＩＧＢＴ(Insulated Gate Bipolar Transistor)等のパワートランジスタのスイッチング動作により、電力供給源からの直流電力をパルス信号に変換し、そのパルス信号のパルス幅に応じた振幅及び周波数の交流信号を生成する。
ここで、ＩＧＢＴ等のパワートランジスタは、大電流が流れることにより許容範囲を超えて発熱してしまう可能性がある。パワートランジスタの過熱は、自己の特性変動や寿命低下を招いてしまう。したがって、パタートランジスタに流れる過電流を検出して、パワートランジスタを過熱から保護することが求められている。
このような要求に対する解決策は、例えば特許文献１に開示されている。特許文献１に開示された半導体装置は、メインＩＧＢＴと、メインＩＧＢＴに流れる電流より小さい電流が流れるセンスＩＧＢＴと、を備え、センスＩＧＢＴに流れる電流を検出することによりメインＩＧＢＴに流れる電流を検出している。
特開２０１５−１５３７８５号公報
ところで、トレンチ構造を有するＩＧＢＴでは、半導体基板上に形成されたセル配置領域の表面に、エミッタ電極が配置されるが、調整代として意図的にエミッタ電極が配置されない領域（エミッタ電極非配置領域）が設けられる場合がある。
このような構成のＩＧＢＴでは、エミッタ電極が配置されない領域下のドリフト領域において、電子が行き渡らず、電子とホールとのバランスが崩れてしまうことがあった。そのため、このような構成のＩＧＢＴは、精度良く動作することができないという問題があった。その結果、例えば、このような構成のＩＧＢＴに流れる電流により検出対象に流れる電流を検出する電流検出装置は、精度良く電流検出することができないという問題があった。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態によれば、電流検出装置は、メインＩＧＢＴに流れる電流に比例する電流が流れるセンスＩＧＢＴを備え、前記センスＩＧＢＴは、半導体基板内に設けられた第１導電型のドリフト領域と、前記半導体基板の一方の表面側において前記ドリフト領域に隣接して設けられた第１導電型のバッファ層と、前記バッファ層に隣接して設けられた第２導電型のコレクタ層と、前記半導体基板の他方の表面から前記ドリフト領域の内部に延在する複数の第１トレンチゲートと、前記複数の第１トレンチゲート間のうちの一部に設けられた第１導電型のエミッタ領域と、前記複数の第１トレンチゲート間のうちの前記一部において、前記エミッタ領域と前記ドリフト領域との間に設けられた第２導電型のチャネル領域と、前記複数の第１トレンチゲート間のうちの他の一部に設けられた第２導電型の第１フローティング領域と、を有し、前記センスＩＧＢＴに設けられた前記複数の第１トレンチゲートの下端部からの前記第１フローティング領域の深さが、前記メインＩＧＢＴに設けられた複数の第２トレンチゲートの下端部からの第２フローティング領域の深さよりも浅い。
他の実施の形態によれば、電流検出装置の製造方法は、メインＩＧＢＴに流れる電流に比例する電流が流れるセンスＩＧＢＴを形成し、前記センスＩＧＢＴを形成するステップでは、半導体基板内に第１導電型のドリフト領域を形成し、前記半導体基板の一方の表面側において前記ドリフト領域に隣接して第１導電型のバッファ層を形成し、前記バッファ層に隣接して第２導電型のコレクタ層を形成し、前記半導体基板の他方の表面から前記ドリフト領域の内部に延在するように複数の第１トレンチゲートを形成し、前記複数の第１トレンチゲート間のうちの一部に第１導電型のエミッタ領域を形成し、前記複数の第１トレンチゲート間のうちの前記一部において、前記エミッタ領域と前記ドリフト領域との間に第２導電型のチャネル領域を形成し、前記複数の第１トレンチゲート間のうちの他の一部に第２導電型の第１フローティング領域を形成し、前記センスＩＧＢＴを形成するステップでは、前記センスＩＧＢＴに設けられる前記複数の第１トレンチゲートの下端部からの前記第１フローティング領域の深さを、前記メインＩＧＢＴに設けられる複数の第２トレンチゲートの下端部からの第２フローティング領域の深さよりも浅くする。
前記一実施の形態によれば、精度良く電流を検出することが可能な電流検出装置、負荷駆動システム、及び、電流検出装置の製造方法を提供することができる。
実施の形態１にかかる電流検出装置が搭載された負荷駆動システムの構成例を示す図である。 メインＩＧＢＴ及びセンスＩＧＢＴのそれぞれの平面構造の概略を示す図である。 メインＩＧＢＴ及びセンスＩＧＢＴのそれぞれの断面構造の概略を示す図である。 メインＩＧＢＴ及びセンスＩＧＢＴのそれぞれのトレンチゲートの製造方法を説明するための図である。 トレンチゲートの深さに応じた、メインＩＧＢＴ及びセンスＩＧＢＴのそれぞれに流れる電流の関係を示す図である。 トレンチゲートの深さとＰ型フローティング領域の深さとの差と、ＶＣＥＳ耐圧と、の関係を示す図である。 メインＩＧＢＴ及びセンスＩＧＢＴのそれぞれの断面構造の変形例を示す図である。
以下、図面を参照しつつ、実施の形態について説明する。なお、図面は簡略的なものであるから、この図面の記載を根拠として実施の形態の技術的範囲を狭く解釈してはならない。また、同一の要素には、同一の符号を付し、重複する説明は省略する。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、応用例、詳細説明、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
さらに、以下の実施の形態において、その構成要素（動作ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数等（個数、数値、量、範囲等を含む）についても同様である。
＜実施の形態１＞
図１は、実施の形態１にかかる電流検出装置が搭載された負荷駆動システムＳＹＳ１の構成例を示す図である。負荷駆動システムＳＹＳ１は、例えば、自動車のモータ等の負荷を駆動するシステムである。
図１に示すように、負荷駆動システムＳＹＳ１は、高圧系バッテリ（電力供給源）１１と、昇圧コンバータ１２と、インバータ１３と、制御部であるメインＥＣＵ(electronic control unit)１６と、ドライブＥＣＵ１７と、ブレーキ１８と、電流検出装置１０と、を備える。なお、図１には、負荷であるモータ１４及びタイヤ１５も示されている。
高圧系バッテリ１１は、高電圧の電力を出力する。昇圧コンバータ１２は、高圧系バッテリ１１から出力された電力の電圧レベルを、モータ１４を駆動するのに十分なレベルにまで昇圧する。なお、昇圧コンバータ１２は、不要であれば設けられていなくてもよい。
インバータ１３は、昇圧コンバータ１２により昇圧された電力を、ＰＷＭ制御によって直流から交流に変換する。具体的には、インバータ１３は、メインＩＧＢＴ(Insulated Gate Bipolar Transistor)２００を備え、メインＩＧＢＴ２００のスイッチング動作によって電力供給源からの直流電力をパルス信号に変換し、そのパルス信号のパルス幅に応じた振幅及び周波数の交流信号を生成する。この交流信号（例えば三相交流）によってモータ１４が回転し、モータ１４が回転することによってタイヤ１５が回転する。
メインＥＣＵ１６は、運転者によるペダル操作及びタイヤ１５の回転数等に基づいて、ドライブＥＣＵ１７に対して、所定の処理を実行するように指示する。ドライブＥＣＵ１７は、メインＥＣＵ１６からの指示に基づいて所定の処理を実行する。具体的には、ドライブＥＣＵ１７は、メインＥＣＵ１６からの指示に基づいて、モータ１４の回転数を制御したり、ブレーキ１８を駆動したりする。
なお、モータ１４の回転数を制御する場合、ドライブＥＣＵ１７は、インバータ１３に設けられたメインＩＧＢＴ２００のスイッチングタイミングを調整することにより、パルス信号のパルス幅を調整し、それにより、交流信号の振幅及び周波数を制御する。その結果、モータ１４の回転数が所望の回転数に制御される。
ここで、インバータ１３に設けられたメインＩＧＢＴ２００は、大電流が流れることにより許容範囲を超えて発熱してしまう可能性がある。メインＩＧＢＴ２００の過熱は、自己の特性変動や寿命低下を招いてしまう。そこで、本実施の形態では、電流検出装置１０を用いてメインＩＧＢＴ２００に流れる過電流を検出することにより、メインＩＧＢＴ２００を過熱から保護している。
電流検出装置１０は、インバータ１３に設けられたメインＩＧＢＴ２００に流れる過電流を検出し、その検出結果をドライブＥＣＵ１７に出力する。例えば、電流検出装置１０は、メインＩＧＢＴ２００に流れる電流に比例する電流（例えば１０００分の１程度の電流）が流れるセンスＩＧＢＴ１００と、センスＩＧＢＴ１００に流れる電流からメインＩＧＢＴ２００に流れる電流を算出する電流算出部と、を備える。
例えば、ドライブＥＣＵ１７は、電流検出装置１０の検出結果によりメインＩＧＢＴ２００に過電流が流れていることを検出した場合には、インバータ１３によるモータ１４の駆動を停止させるなどの制御を行う。
（メインＩＧＢＴ２００及びセンスＩＧＢＴ１００の詳細）
続いて、メインＩＧＢＴ２００及びセンスＩＧＢＴ１００の詳細について説明する。
まず、図２を参照しながら、メインＩＧＢＴ２００及びセンスＩＧＢＴ１００のそれぞれの平面構造について説明する。図２は、メインＩＧＢＴ２００及びセンスＩＧＢＴ１００のそれぞれの平面構造の概略を示す図である。
図２に示すように、メインＩＧＢＴ２００のセル配置領域の表面には、エミッタ電極２１２が広範囲にわたって配置されている。それに対し、センスＩＧＢＴ１００のセル配置領域の表面には、中央部にエミッタ電極１１２が配置されているが、その周辺領域にはエミッタ電極１１２が配置されていない。以下、エミッタ電極１１２が配置されていない領域をエミッタ電極非配置領域１１３と称す。
ここで、エミッタ電極非配置領域１１３にエミッタ電極１１２を新たに配置してエミッタ電極配置領域を増やしたり、エミッタ電極１１２の配置領域を減らしたりすることにより、メインＩＧＢＴ２００及びセンスＩＧＢＴ１００のそれぞれに流れる電流の比（センス比）を調整することが可能である。それにより、センス比の誤差を補正したり、仕様に応じてセンス比を変更したりすることができる。
次に、図３を参照しながら、メインＩＧＢＴ２００及びセンスＩＧＢＴ１００のそれぞれの断面構造について説明する。図３は、メインＩＧＢＴ２００及びセンスＩＧＢＴ１００のそれぞれの断面構造の概略を示す図である。なお、本実施の形態では、メインＩＧＢＴ２００及びセンスＩＧＢＴ１００が同一の半導体基板上に形成された場合について説明するが、これに限られず、別々の半導体基板上に設けられていてもよい。
（メインＩＧＢＴ２００の断面構造）
図３に示すように、メインＩＧＢＴ２００では、半導体基板２１４内にＮ−型ドリフト領域２０４が形成されている。
半導体基板２１４の一方の表面（紙面の下側の表面）には、Ｎ型バッファ層２０３、Ｐ型コレクタ層２０２が順に形成されている。Ｐ型コレクタ層２０２の表面には、コレクタ電極２０１の層がさらに形成されている。
半導体基板２１４の他方の表面（紙面の上側の表面）には、セル配置領域が形成されている。具体的には、半導体基板２１４の他方の表面側には、半導体基板２１４の他方の表面からＮ−型ドリフト領域２０４内に垂直に延びる複数のトレンチゲート２０５（図３における２０５ａ〜２０５ｃ）が設けられている。各トレンチゲート２０５は、ゲート電極として用いられ、その表面はゲート絶縁膜２０６により覆われている。以下、トレンチゲート２０５をゲート電極２０５とも称す。
複数のトレンチゲート２０５間のうちの一部（本例では、Ｐ型フローティング領域２１０が形成された部分を挟んで、一つ置き）には、Ｎ型エミッタ領域２０７が設けられるとともに、Ｎ型エミッタ領域２０７とＮ−型ドリフト領域２０４との間にＰ型チャネル領域２０８が設けられている。また、Ｐ型チャネル領域２０８の内部には、Ｐ型コンタクト領域２０９が設けられている。ただし、Ｐ型コンタクト領域２０９は、設けられていなくてもよい。
複数のトレンチゲート２０５間のうちの他の一部（本例では一つ置き）には、Ｐ型フローティング領域２１０が設けられている。Ｐ型フローティング領域２１０は、その形成領域にＮ−型ドリフト領域２０４が形成されていた場合に、意図しない電流が流れるのを防ぐためのものである。
なお、図３の例では、トレンチゲート２０５ａ，２０５ｂ間に、Ｎ型エミッタ領域２０７、Ｐ型チャネル領域２０８、Ｐ型コンタクト領域２０９が設けられている。また、トレンチゲート２０５ｂ，２０５ｃ間に、Ｐ型フローティング領域２１０が設けられている。
さらに、半導体基板２１４の他方の表面には、絶縁層２１１を介して、エミッタ電極２１２の層が形成されている。絶縁層２１１には、複数の貫通孔が設けられており、エミッタ電極２１２は、当該複数の貫通孔を介して、Ｎ型エミッタ領域２０７及びＰ型コンタクト領域２０９に接続されている。
ここで、Ｐ型フローティング領域２１０は、トレンチゲート２０５の下端部からさらにＮ−型ドリフト領域２０４側に張り出しており、トレンチゲート２０５の下端部の大部分を覆っている。それにより、トレンチゲート２０５の下端部における電界集中が緩和されるため、ＩＧＢＴ２００の耐圧が向上する。それにより、例えば、ＩＧＢＴ２００の耐圧を低下させることなくＮ−型ドリフト領域２０４の厚みを薄くすることができるため、ＩＧＢＴ２００のオン抵抗を小さくすることができる。
（メインＩＧＢＴ２００の動作）
続いて、メインＩＧＢＴ２００の動作について説明する。なお、コレクタ電極２０１には、正極性の電源電圧が供給され、エミッタ電極２１２には、負荷が接続されている。
仮に、ゲート電極２０５にＬレベルの電圧が印加された場合、Ｐ型チャネル領域２０８にはホール（正孔）が集まるため、Ｐ型チャネル領域２０８とＮ−型ドリフト領域２０４との間には、コレクタ電極２０１からエミッタ電極２１２にかけて形成され得る電流経路の電流方向とは逆方向特性のＰＮ接合ダイオードが形成される。そのため、コレクタ電極２０１からエミッタ電極２１２にかけて電流は流れない。つまり、ゲート電極２０５にＬレベルの電圧が印加された場合、ＩＧＢＴ２００はオフする。
他方、ゲート電極２０５にＨレベルの電圧が印加された場合、Ｐ型チャネル領域２０８には、電子の誘起によってＮ型に反転したチャネル領域が形成される。そのため、Ｐ型チャネル領域２０８におけるＮ型チャネル領域、Ｎ−型ドリフト領域２０４、及び、Ｎ型バッファ層２０３は、同一導電型として導通する。また、Ｎ型バッファ層２０３とＰ型コレクタ層２０２との間には、コレクタ電極２０１からエミッタ電極２１２にかけて形成され得る電流経路の電流方向と同じ方向（順方向）のＰＮ接合ダイオードが形成される。そのため、コレクタ電極２０１からＰ型コレクタ層２０２、Ｎ型バッファ層２０３、Ｎ−型ドリフト領域２０４、Ｐ型チャネル領域２０８におけるＮ型チャネル領域、Ｎ型エミッタ領域２０７を介して、エミッタ電極２１２に電流が流れる。つまり、ゲート電極２０５にＨレベルの電圧が印加された場合、ＩＧＢＴ２００はオンする。なお、ゲート電極２０５に印加される電圧のレベルに応じて、ＩＧＢＴ２００に流れる電流の値は変化する。
（センスＩＧＢＴ１００の断面構造）
図３に示すように、センスＩＧＢＴ１００では、メインＩＧＢＴ２００の場合と同様に、半導体基板２１４内にＮ−型ドリフト領域２０４が形成されている。
半導体基板２１４の一方の表面（紙面の下側の表面）には、Ｎ型バッファ層１０３、Ｐ型コレクタ層１０２が順に形成されている。Ｐ型コレクタ層１０２の表面には、コレクタ電極１０１の層がさらに形成されている。
半導体基板２１４の他方の表面（紙面の上側の表面）には、セル配置領域が形成されている。具体的には、半導体基板２１４の他方の表面側には、半導体基板２１４の他方の表面からＮ−型ドリフト領域１０４内に垂直に延びる複数のトレンチゲート１０５（図３における１０５ａ〜１０５ｃ）が設けられている。各トレンチゲート１０５は、ゲート電極として用いられ、その表面はゲート絶縁膜１０６により覆われている。以下、トレンチゲート１０５をゲート電極１０５とも称す。
複数のトレンチゲート１０５間のうちの一部（本例では、Ｐ型フローティング領域１１０が形成された部分を挟んで、一つ置き）には、Ｎ型エミッタ領域１０７が設けられるとともに、Ｎ型エミッタ領域１０７とＮ−型ドリフト領域１０４との間にＰ型チャネル領域１０８が設けられている。また、Ｐ型チャネル領域１０８の内部には、Ｐ型コンタクト領域１０９が設けられている。ただし、Ｐ型コンタクト領域１０９は、設けられていなくてもよい。
複数のトレンチゲート１０５間のうちの他の一部（本例では一つ置き）には、Ｐ型フローティング領域１１０が設けられている。Ｐ型フローティング領域１１０は、その形成領域にＮ−型ドリフト領域１０４が形成されていた場合に、意図しない電流が流れるのを防ぐためのものである。
なお、図３の例では、トレンチゲート１０５ａ，１０５ｂ間に、Ｎ型エミッタ領域１０７、Ｐ型チャネル領域１０８、Ｐ型コンタクト領域１０９が設けられている。また、トレンチゲート１０５ｂ，１０５ｃ間に、Ｐ型フローティング領域１１０が設けられている。
さらに、半導体基板２１４の他方の表面には、絶縁層１１１を介して、エミッタ電極１１２の層が形成されている。絶縁層１１１には、複数の貫通孔が設けられており、エミッタ電極１１２は、当該複数の貫通孔を介して、Ｎ型エミッタ領域１０７及びＰ型コンタクト領域１０９に接続されている。
ここで、上述のように、センスＩＧＢＴ１００のセル配置領域の表面には、エミッタ電極１１２が配置されないエミッタ電極非配置領域１１３が存在する。エミッタ電極非配置領域１１３下では、ＭＯＳＦＥＴ動作は行われないが、エミッタ電極配置領域１１２下でのＭＯＳＦＥＴ動作を正常なものとするため、Ｎ−型ドリフト領域１０４におけるホールと電子とのバランスが一定に保たれる必要がある。
しかしながら、Ｐ型フローティング領域１１０がトレンチゲート１０５の下端部からさらにＮ−型ドリフト領域１０４側に張り出している場合、その張り出し部分が障壁となって、Ｎ−型ドリフト領域１０４内において電子が横方向（ｙ軸方向）に移動しづらくなってしまう。特に、エミッタ電極配置領域１１２から遠いエミッタ電極非配置領域１１３下のＮ−型ドリフト領域１０４では、電子が届かずにホール蓄積層が形成されてしまう。それにより、エミッタ電極非配置領域１１３下のＮ−型ドリフト領域１０４では、ホールと電子とのバランスが崩れてしまう。そのため、センスＩＧＢＴ１００は、精度良く動作することができなくなり、その結果、電流検出装置１０は、所望のセンス比で精度良く電流検出することができなくなってしまう可能性がある。
そこで、本実施の形態では、Ｐ型フローティング領域１１０のうちトレンチゲート１０５の下端部からＮ−型ドリフト領域１０４側に張り出す部分を小さくしている。具体的には、半導体基板２１４の表面から内側に延びるトレンチゲート１０５の深さｈ１を、半導体基板２１４の表面から内側に延びるトレンチゲート２０５の深さｈ２より深くすることにより、トレンチゲート１０５の下端部からのＰ型フローティング領域１１０の深さｄ１を、トレンチゲート２０５の下端部からのＰ型フローティング領域２１０の深さｄ２よりも浅くしている。
それにより、Ｎ−型ドリフト領域１０４では、Ｐ型フローティング領域１１０の障壁が小さくなって電子が横方向に移動しやすくなるため、エミッタ電極非配置領域１１３下のＮ−型ドリフト領域１０４でもホールと電子とのバランスを一定に保つことができる。そのため、センスＩＧＢＴ１００は精度良く動作することができ、その結果、電流検出装置１０は、所望のセンス比で精度良く電流検出することができる。
（センスＩＧＢＴ１００の動作）
続いて、センスＩＧＢＴ１００の動作について説明する。なお、センスＩＧＢＴ１００には、例えばメインＩＧＢＴ２００の１０００分の１のセンス比の電流が流れる。
例えば、ゲート電極１０５にＬレベルの電圧が印加された場合、Ｐ型チャネル領域１０８にはホール（正孔）が集まるため、Ｐ型チャネル領域１０８とＮ−型ドリフト領域１０４との間には、コレクタ電極１０１からエミッタ電極１１２にかけて形成され得る電流経路の電流方向とは逆方向特性のＰＮ接合ダイオードが形成される。そのため、コレクタ電極１０１からエミッタ電極１１２にかけて電流は流れない。つまり、ゲート電極１０５にＬレベルの電圧が印加された場合、ＩＧＢＴ１００はオフする。
他方、ゲート電極１０５にＨレベルの電圧が印加された場合、Ｐ型チャネル領域１０８には、電子の誘起によってＮ型に反転したチャネル領域が形成される。そのため、Ｐ型チャネル領域１０８におけるＮ型チャネル領域、Ｎ−型ドリフト領域１０４、及び、Ｎ型バッファ層１０３は、同一導電型として導通する。また、Ｎ型バッファ層１０３とＰ型コレクタ層１０２との間には、コレクタ電極１０１からエミッタ電極１１２にかけて形成され得る電流経路の電流方向と同じ方向（順方向）のＰＮ接合ダイオードが形成される。そのため、コレクタ電極１０１からＰ型コレクタ層１０２、Ｎ型バッファ層１０３、Ｎ−型ドリフト領域１０４、Ｐ型チャネル領域１０８におけるＮ型チャネル領域、Ｎ型エミッタ領域１０７を介して、エミッタ電極１１２に電流が流れる。つまり、ゲート電極１０５にＨレベルの電圧が印加された場合、ＩＧＢＴ１００はオンする。
ここで、ゲート電極１０５には、ゲート電極２０５と同じレベルの電圧が印加される。それにより、センスＩＧＢＴ１００には、メインＩＧＢＴ２００に流れる電流に比例する電流（本例では１０００分の１の電流）が流れる。
（メインＩＧＢＴ２００及びセンスＩＧＢＴ１００の製造方法）
続いて、図４を参照しながら、メインＩＧＢＴ２００及びセンスＩＧＢＴ１００のそれぞれのトレンチゲートの製造方法について説明する。図４は、メインＩＧＢＴ２００及びセンスＩＧＢＴ１００のそれぞれのトレンチゲートの製造方法を説明するための図である。
まず、シリコン基板２２１（半導体基板２１４に相当）の表面に、酸化膜２２２及びフォトレジスト２２３を順に形成する。その後、露光及び現像を行う。それにより、フォトレジスト２２３には、メインＩＧＢＴ２００の複数のトレンチゲート２０５のパターンが形成される。具体的には、フォトレジスト２２３には、複数のトレンチゲート２０５形成用の複数の開口部が形成される（図４の（Ａ）参照）。
その後、ドライエッチングを行う。それにより、フォトレジスト２２３に形成された複数の開口部を介して露出した酸化膜２２２の領域には、腐食により、複数の開口部が形成される（図４の（Ｂ）参照）。
その後、残ったフォトレジスト２２３は除去される。それにより、シリコン基板２２１の表面には、腐食により形成された複数の開口部を有する酸化膜２２２のみが残る（図４の（Ｃ）参照）。
その後、シリコンエッチングを行う。それにより、酸化膜２２２に形成された複数の開口部を介して露出したシリコン基板２２１の表面には、腐食により、深さｈ２の複数の凹部２２４が形成される（図４の（Ｄ）参照）。
その後、残った酸化膜２２２は除去される（図４の（Ｅ）参照）。シリコン基板２２１の表面に形成された複数の凹部２２４は、メインＩＧＢＴ２００の複数のトレンチゲート２０５の形成領域となる。
その後、シリコン基板２２１（半導体基板２１４に相当）の表面に、酸化膜１２２及びフォトレジスト１２３を順に形成する。その後、露光及び現像を行う。それにより、フォトレジスト１２３には、センスＩＧＢＴ１００の複数のトレンチゲート１０５のパターンが形成される。具体的には、フォトレジスト１２３には、複数のトレンチゲート１０５形成用の複数の開口部が形成される（図４の（Ｆ）参照）。
その後、ドライエッチングを行う。それにより、フォトレジスト１２３に形成された複数の開口部を介して露出した酸化膜１２２の領域には、腐食により、複数の開口部が形成される（図４の（Ｇ）参照）。
その後、残ったフォトレジスト１２３は除去される。それにより、シリコン基板２２１の表面には、腐食により形成された複数の開口部を有する酸化膜１２２のみが残る（図４の（Ｈ）参照）。
その後、シリコンエッチングを行う。それにより、酸化膜１２２に形成された複数の開口部を介して露出したシリコン基板２２１の表面には、腐食により、深さｈ２より深い深さｈ１の複数の凹部１２４が形成される（図４の（Ｉ）参照）。
その後、残った酸化膜１２２は除去される（図４の（Ｊ）参照）。シリコン基板２２１の表面に形成された複数の凹部１２４は、センスＩＧＢＴ１００の複数のトレンチゲート１０５の形成領域となる。
その後、いくつかの製造工程を経た後、複数の凹部２２４間のうちの一部（複数のトレンチゲート２０５間のうちの一部）、及び、複数の凹部１２４間のうちの一部（複数のトレンチゲート１０５間のうちの一部）には、それぞれＰ型フローティング領域２１０，１１０が形成される。
ここで、Ｐ型フローティング領域２１０，１１０は同じ製造工程において同時に形成されるため、Ｐ型フローティング領域２１０，１１０の基板表面からの深さは同等程度である。それに対し、トレンチゲート２０５の凹部２２４及びトレンチゲート１０５の凹部１２４は、それぞれ異なる製造工程において異なる深さｈ２，ｈ１（ｈ２＜ｈ１）に形成される。そのため、センスＩＧＢＴ１００におけるトレンチゲート１０５の下端部からのＰ型フローティング領域１１０の深さｄ１を、メインＩＧＢＴ２００におけるトレンチゲート２０５の下端部からのＰ型フローティング領域２１０の深さｄ２よりも浅くすることができる。即ち、センスＩＧＢＴ１００のＮ−型ドリフト領域１０４において、Ｐ型フローティング領域１１０の障壁を小さくすることができる。
このように、本実施の形態にかかる電流検出装置１０は、メインＩＧＢＴ２００に流れる電流に比例する電流が流れるセンスＩＧＢＴ１００を備え、センスＩＧＢＴ１００におけるトレンチゲート１０５の下端部からのＰ型フローティング領域１１０の深さｄ１を、メインＩＧＢＴ２００におけるトレンチゲート２０５の下端部からのＰ型フローティング領域２１０の深さｄ２よりも浅くしている。
それにより、本実施の形態にかかる電流検出装置１０では、センスＩＧＢＴ１００におけるＮ−型ドリフト領域１０４内での電子の移動が容易になるため、エミッタ電極１１２が配置されていない領域下のＮ−型ドリフト領域１０４でもホールと電子とのバランスを一定に保つことができる。そのため、センスＩＧＢＴ１００は精度良く動作することができ、その結果、電流検出装置１０は、所望のセンス比で精度良く電流検出することができる。
（実験結果）
図５は、トレンチゲートの深さに応じた、メインＩＧＢＴ及びセンスＩＧＢＴのそれぞれに流れる電流の関係を示す図である。なお、図５に示す破線は、メインＩＧＢＴ２００及びセンスＩＧＢＴ１００のそれぞれに流れる電流の比（センス比）が１０００対１となる理想状態を表している。
図５に示すように、例えば、トレンチゲートの深さが２．５μｍの場合、Ｐ型フローティング領域がトレンチゲートの下端部からＮ−型ドリフト領域側に大きく張り出すため、センス比にずれが生じてしまっている。それに対し、トレンチゲートの深さが２．７μｍ以上の場合、Ｐ型フローティング領域がトレンチゲートの下端部からＮ−型ドリフト領域側に大きく張り出さなくなるため、センス比のずれが無視できる程度に小さくなっているのがわかる。
なお、トレンチゲートを深くするほど、Ｐ型フローティング領域のＮ−型ドリフト領域側への張り出しが小さくなってセンス比のずれは小さくなるが、ＩＧＢＴのスイッチング特性は劣化する傾向にある。したがって、本実施の形態では、高速動作が求められるメインＩＧＢＴ２００のトレンチゲートは深くせずに、センスＩＧＢＴ１００のトレンチゲートのみを深くしている。
本実施の形態では、センスＩＧＢＴ１００におけるトレンチゲート１０５の下端部からのＰ型フローティング領域１１０の深さｄ１が０より大きいことを想定して説明したが、これに限られない。当然ながら、センスＩＧＢＴ１００におけるトレンチゲート１０５の下端部からのＰ型フローティング領域１１０の深さｄ１が０以下であってもよい。つまり、Ｐ型フローティング領域１１０はトレンチゲート１０５の下端部からＮ−型ドリフト領域１０４側に張り出していなくてもよい。ただし、この場合、トレンチゲート１０５の下端部がＰ型フローティング領域１１０によって覆われなくなるため、トレンチゲート１０５の下端部に電界が集中し、その結果、センスＩＧＢＴ１００の耐圧が低下する可能性があることに留意する必要がある。以下、図６を用いて簡単に説明する。
（深さｄ１とＶＣＥＳ耐圧との関係）
図６は、トレンチゲート１０５の下端部からのＰ型フローティング領域１１０の深さｄ１と、ＶＣＥＳ耐圧（コレクタ−エミッタ間の耐圧）と、の関係を示す図である。図６に示すように、深さｄ１が小さくなるほど、ＶＣＥＳ耐圧は小さくなっている。このことから、深さｄ１が小さくなると、トレンチゲート１０５の下端部がＰ型フローティング領域１１０によって覆われなくなるため、トレンチゲート１０５の下端部に電界が集中し、その結果、センスＩＧＢＴ１００のＶＣＥＳ耐圧が低下していることがわかる。
（メインＩＧＢＴ２００及びセンスＩＧＢＴ１００の変形例）
図７は、メインＩＧＢＴ２００及びセンスＩＧＢＴ１００のそれぞれの断面構造の変形例をメインＩＧＢＴ２００ａ及びセンスＩＧＢＴ１００ａとして示す図である。
メインＩＧＢＴ２００及びセンスＩＧＢＴ１００では、Ｐ型フローティング領域２１０，１１０の基板表面からの深さを同等程度にして、トレンチゲート２０５，１０５の基板表面からの深さを異ならせていた。それに対し、メインＩＧＢＴ２００ａ及びセンスＩＧＢＴ１００ａでは、トレンチゲート２０５，１０５の基板表面からの深さを同等程度にして、Ｐ型フローティング領域２１０，１１０の基板表面からの深さを異ならせている。
メインＩＧＢＴ２００ａ及びセンスＩＧＢＴ１００ａのその他の構成については、メインＩＧＢＴ２００及びセンスＩＧＢＴ１００の場合と同様であるため、その説明を省略する。
メインＩＧＢＴ２００ａ及びセンスＩＧＢＴ１００ａの場合でも、メインＩＧＢＴ２００及びセンスＩＧＢＴ１００の場合と同様に、センスＩＧＢＴ１００におけるトレンチゲート１０５の下端部からのＰ型フローティング領域１１０の深さｄ１を、メインＩＧＢＴ２００におけるトレンチゲート２０５の下端部からのＰ型フローティング領域２１０の深さｄ２よりも浅くすることができる。即ち、センスＩＧＢＴ１００のＮ−型ドリフト領域１０４において、Ｐ型フローティング領域１１０の障壁を小さくすることができる。
それにより、本実施の形態の変形例にかかる電流検出装置１０ａでは、センスＩＧＢＴ１００ａにおけるＮ−型ドリフト領域１０４内での電子の移動が容易になるため、エミッタ電極１１２が配置されていない領域下のＮ−型ドリフト領域１０４でもホールと電子とのバランスを一定に保つことができる。そのため、センスＩＧＢＴ１００ａは精度良く動作することができ、その結果、電流検出装置１０ａは、所望のセンス比で精度良く電流検出することができる。
以上のように、上記実施の形態に係る電流検出装置は、メインＩＧＢＴに流れる電流に比例する電流が流れるセンスＩＧＢＴを備え、センスＩＧＢＴにおけるトレンチゲートの下端部からのＰ型フローティング領域の深さｄ１を、メインＩＧＢＴにおけるトレンチゲートの下端部からのＰ型フローティング領域の深さｄ２よりも浅くしている。
それにより、上記実施の形態に係る電流検出装置では、センスＩＧＢＴにおけるＮ−型ドリフト領域内での電子の移動が容易になるため、エミッタ電極が配置されていない領域下のＮ−型ドリフト領域でもホールと電子とのバランスを一定に保つことができる。そのため、センスＩＧＢＴは精度良く動作することができ、その結果、電流検出装置は、所望のセンス比で精度良く電流検出することができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は既に述べた実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変更が可能であることはいうまでもない。
例えば、上記の実施の形態では、センス比が１０００対１である場合を例に説明したが、これに限られない。センス比は任意に設定可能である。
また、例えば、上記の実施の形態に係る半導体装置では、半導体基板、半導体層、拡散層（拡散領域）などの導電型（ｐ型もしくはｎ型）を反転させた構成としてもよい。そのため、ｎ型、及びｐ型の一方の導電型を第１の導電型とし、他方の導電型を第２の導電型とした場合、第１の導電型をｐ型、第２の導電型をｎ型とすることもできるし、反対に第１の導電型をｎ型、第２の導電型をｐ型とすることもできる。
ＳＹＳ１ 負荷駆動システム
１０ 電流検出装置
１０ａ 電流検出装置
１１ 高圧系バッテリ
１２ 昇圧コンバータ
１３ インバータ
１４ モータ
１５ タイヤ
１６ メインＥＣＵ
１７ ドライブＥＣＵ
１８ ブレーキ
１００ センスＩＧＢＴ
１００ａ センスＩＧＢＴ
１０１ コレクタ電極
１０２ Ｐ型コレクタ層
１０３ Ｎ型バッファ層
１０４ Ｎ−型ドリフト領域
１０５ トレンチゲート
１０５ａ〜１０５ｃ トレンチゲート
１０６ ゲート絶縁膜
１０７ Ｎ型エミッタ領域
１０８ Ｐ型チャネル領域
１０９ Ｐ型コンタクト領域
１１０ Ｐ型フローティング領域
１１１ 絶縁層
１１２ エミッタ電極（エミッタ電極配置領域）
１１３ エミッタ電極非配置領域
１２２ 酸化膜
１２３ フォトレジスト
１２４ 凹部
２００ メインＩＧＢＴ
２００ａ メインＩＧＢＴ
２０１ コレクタ電極
２０２ Ｐ型コレクタ層
２０３ Ｎ型バッファ層
２０４ Ｎ−型ドリフト領域
２０５ トレンチゲート
２０５ａ〜２０５ｃ トレンチゲート
２０６ ゲート絶縁膜
２０７ Ｎ型エミッタ領域
２０８ Ｐ型チャネル領域
２０９ Ｐ型コンタクト領域
２１０ Ｐ型フローティング領域
２１１ 絶縁層
２１２ エミッタ電極
２１４ 半導体基板
２２１ シリコン基板
２２２ 酸化膜
２２３ フォトレジスト
２２４ 凹部

Claims (12)

  1. メインＩＧＢＴに流れる電流に比例する電流が流れるセンスＩＧＢＴを備え、
    前記センスＩＧＢＴは、
    半導体基板内に設けられた第１導電型のドリフト領域と、
    前記半導体基板の一方の表面側において前記ドリフト領域に隣接して設けられた第１導電型のバッファ層と、
    前記バッファ層に隣接して設けられた第２導電型のコレクタ層と、
    前記半導体基板の他方の表面から前記ドリフト領域の内部に延在する複数の第１トレンチゲートと、
    前記複数の第１トレンチゲート間のうちの一部に設けられた第１導電型のエミッタ領域と、
    前記複数の第１トレンチゲート間のうちの前記一部において、前記エミッタ領域と前記ドリフト領域との間に設けられた第２導電型のチャネル領域と、
    前記複数の第１トレンチゲート間のうちの他の一部に設けられた第２導電型の第１フローティング領域と、
    を有し、
    前記センスＩＧＢＴに設けられた前記複数の第１トレンチゲートの下端部からの前記第１フローティング領域の深さが、前記メインＩＧＢＴに設けられた複数の第２トレンチゲートの下端部からの第２フローティング領域の深さよりも浅い、
    電流検出装置。
  2. 前記センスＩＧＢＴは、前記メインＩＧＢＴとともに前記半導体基板に形成されている、
    請求項１に記載の電流検出装置。
  3. 前記センスＩＧＢＴに流れる電流に基づいて、前記メインＩＧＢＴに流れる電流を算出する電流算出部を備えた、
    請求項１に記載の電流検出装置。
  4. 前記センスＩＧＢＴは、
    前記半導体基板の他方の表面上において、前記複数のトレンチゲートの一部を覆うエミッタ電極をさらに有する、
    請求項１に記載の電流検出装置。
  5. 前記センスＩＧＢＴに設けられた前記第１フローティング領域の深さは、前記メインＩＧＢＴに設けられた前記第２フローティング領域の深さと略同一であって、
    前記センスＩＧＢＴに設けられた前記複数の第１トレンチゲートの深さは、前記メインＩＧＢＴに設けられた前記複数の第２トレンチゲートの深さよりも深い、
    請求項１に記載の電流検出装置。
  6. 前記センスＩＧＢＴに設けられた前記第１フローティング領域の深さは、前記センスＩＧＢＴに設けられた前記複数の第１トレンチゲートの深さよりも浅い、
    請求項５に記載の電流検出装置。
  7. 前記センスＩＧＢＴに設けられた前記複数の第１トレンチゲートの深さは、前記メインＩＧＢＴに設けられた前記複数の第２トレンチゲートの深さと略同一であって、
    前記センスＩＧＢＴに設けられた前記第１フローティング領域の深さは、前記メインＩＧＢＴに設けられた前記第２フローティング領域の深さよりも浅い、
    請求項１に記載の電流検出装置。
  8. 電力供給源と、
    前記電力供給源と負荷との間に設けられたメインＩＧＢＴと、
    前記メインＩＧＢＴに流れる過電流を検出する請求項１に記載の電流検出装置と、
    前記電流検出装置による検出結果に基づいて前記メインＩＧＢＴのオンオフを制御する制御部と、
    を備えた、負荷駆動システム。
  9. メインＩＧＢＴに流れる電流に比例する電流が流れるセンスＩＧＢＴを形成し、
    前記センスＩＧＢＴを形成するステップでは、
    半導体基板内に第１導電型のドリフト領域を形成し、
    前記半導体基板の一方の表面側において前記ドリフト領域に隣接して第１導電型のバッファ層を形成し、
    前記バッファ層に隣接して第２導電型のコレクタ層を形成し、
    前記半導体基板の他方の表面から前記ドリフト領域の内部に延在するように複数の第１トレンチゲートを形成し、
    前記複数の第１トレンチゲート間のうちの一部に第１導電型のエミッタ領域を形成し、
    前記複数の第１トレンチゲート間のうちの前記一部において、前記エミッタ領域と前記ドリフト領域との間に第２導電型のチャネル領域を形成し、
    前記複数の第１トレンチゲート間のうちの他の一部に第２導電型の第１フローティング領域を形成し、
    前記センスＩＧＢＴを形成するステップでは、
    前記センスＩＧＢＴに設けられる前記複数の第１トレンチゲートの下端部からの前記第１フローティング領域の深さを、前記メインＩＧＢＴに設けられる複数の第２トレンチゲートの下端部からの第２フローティング領域の深さよりも浅くする、
    電流検出装置の製造方法。
  10. 前記センスＩＧＢＴに設けられる前記第１フローティング領域の深さを、前記メインＩＧＢＴに設けられる前記第２フローティング領域の深さと略同一にし、
    前記センスＩＧＢＴに設けられる前記複数の第１トレンチゲートの深さを、前記メインＩＧＢＴに設けられる前記複数の第２トレンチゲートの深さよりも深くする、
    請求項９に記載の電流検出装置の製造方法。
  11. 前記センスＩＧＢＴに設けられる前記第１フローティング領域の深さを、前記センスＩＧＢＴに設けられる前記複数の第１トレンチゲートの深さよりも浅くする
    請求項１０に記載の電流検出装置の製造方法。
  12. 前記センスＩＧＢＴに設けられる前記複数の第１トレンチゲートの深さを、前記メインＩＧＢＴに設けられる前記複数の第２トレンチゲートの深さと略同一にし、
    前記センスＩＧＢＴに設けられる前記第１フローティング領域の深さを、前記メインＩＧＢＴに設けられる前記第２フローティング領域の深さよりも浅くする、
    請求項９に記載の電流検出装置の製造方法。
JP2017020298A 2017-02-07 2017-02-07 電流検出装置、負荷駆動システム、及び、電流検出装置の製造方法 Pending JP2018129358A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017020298A JP2018129358A (ja) 2017-02-07 2017-02-07 電流検出装置、負荷駆動システム、及び、電流検出装置の製造方法
US15/833,331 US10444275B2 (en) 2017-02-07 2017-12-06 Electric-current sensing device, load driving system, and method for manufacturing electric-current sensing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017020298A JP2018129358A (ja) 2017-02-07 2017-02-07 電流検出装置、負荷駆動システム、及び、電流検出装置の製造方法

Publications (1)

Publication Number Publication Date
JP2018129358A true JP2018129358A (ja) 2018-08-16

Family

ID=63037604

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017020298A Pending JP2018129358A (ja) 2017-02-07 2017-02-07 電流検出装置、負荷駆動システム、及び、電流検出装置の製造方法

Country Status (2)

Country Link
US (1) US10444275B2 (ja)
JP (1) JP2018129358A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7013606B1 (ja) 2021-03-09 2022-01-31 株式会社東芝 半導体装置、及び半導体装置の製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102315054B1 (ko) * 2020-05-15 2021-10-21 현대모비스 주식회사 전력 반도체 소자 및 전력 반도체 칩
CN113447790B (zh) * 2021-07-13 2022-10-25 西安交通大学 一种非接触型igbt状态监测的装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4761644B2 (ja) * 2001-04-18 2011-08-31 三菱電機株式会社 半導体装置
EP2003694B1 (en) * 2007-06-14 2011-11-23 Denso Corporation Semiconductor device
JP2013201237A (ja) * 2012-03-23 2013-10-03 Toshiba Corp 半導体装置
JP6142813B2 (ja) 2014-02-10 2017-06-07 トヨタ自動車株式会社 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7013606B1 (ja) 2021-03-09 2022-01-31 株式会社東芝 半導体装置、及び半導体装置の製造方法
JP2022137629A (ja) * 2021-03-09 2022-09-22 株式会社東芝 半導体装置、及び半導体装置の製造方法
US11862698B2 (en) 2021-03-09 2024-01-02 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing semiconductor device

Also Published As

Publication number Publication date
US10444275B2 (en) 2019-10-15
US20180224495A1 (en) 2018-08-09

Similar Documents

Publication Publication Date Title
US8324691B2 (en) Power semiconductor device
JP5651927B2 (ja) スイッチング制御回路
JP5012737B2 (ja) 半導体装置
JP6820287B2 (ja) 半導体装置および電力変換装置
JP4506808B2 (ja) 半導体装置
JP6144510B2 (ja) 半導体装置の製造方法
JP5637175B2 (ja) 半導体装置
US20190051648A1 (en) Diode and semiconductor device
CN115668507B (zh) 半导体装置以及电力变换装置
CN110098253A (zh) 半导体装置、电力变换装置以及半导体装置的制造方法
CN116325176B (zh) 碳化硅半导体装置以及电力变换装置
JP2018129358A (ja) 電流検出装置、負荷駆動システム、及び、電流検出装置の製造方法
WO2022224840A1 (ja) 半導体装置及びそれを用いた電力変換装置、半導体装置の製造方法
JP6825520B2 (ja) 半導体装置、半導体装置の製造方法、電力変換装置
CN113557607A (zh) 碳化硅半导体装置以及电力变换装置
JP6101440B2 (ja) ダイオードおよびそれを用いた電力変換装置
US10186571B2 (en) Power semiconductor device and method therefor
US12136665B2 (en) Semiconductor device and power conversion device
US20240194780A1 (en) Semiconductor device and power conversion apparatus
JP7679761B2 (ja) 半導体装置及び電力変換装置
JP4442372B2 (ja) 半導体装置
JP2019046996A (ja) 半導体装置、電力変換装置および半導体装置の製造方法
JP2018049912A (ja) 半導体装置および電力変換装置
JP6179426B2 (ja) 半導体装置
US20250088120A1 (en) Silicon carbide mosfet inverter circuit, and control method for silicon carbide mosfet inverter circuit