[go: up one dir, main page]

JP2018121004A - パターン形成方法、インプリント装置およびドロップレシピ調整プログラム - Google Patents

パターン形成方法、インプリント装置およびドロップレシピ調整プログラム Download PDF

Info

Publication number
JP2018121004A
JP2018121004A JP2017012789A JP2017012789A JP2018121004A JP 2018121004 A JP2018121004 A JP 2018121004A JP 2017012789 A JP2017012789 A JP 2017012789A JP 2017012789 A JP2017012789 A JP 2017012789A JP 2018121004 A JP2018121004 A JP 2018121004A
Authority
JP
Japan
Prior art keywords
pattern
imprint
film thickness
etching
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017012789A
Other languages
English (en)
Inventor
友策 井澤
Yusaku Izawa
友策 井澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Priority to JP2017012789A priority Critical patent/JP2018121004A/ja
Priority to US15/698,801 priority patent/US10192793B2/en
Publication of JP2018121004A publication Critical patent/JP2018121004A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H10P74/23
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B43/00EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B43/00EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H10P50/73
    • H10P72/0428
    • H10P72/0604
    • H10P76/20
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B43/00EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H10P72/7604
    • H10P74/203

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Shaping Of Tube Ends By Bending Or Straightening (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】インプリントパターンをマスクとして形成されたエッチングパターンの寸法均一性を向上させる。【解決手段】インプリントパターン6をマスクとして絶縁層3をエッチングし、インプリントパターン6の残膜厚とエッチングパターン3´の幅との関係を参照することにより、インプリント材4のドロップレシピを変更し、エッチングパターン3´の幅のばらつきが低減するようにインプリントパターン6の残膜厚を補正する。【選択図】図1

Description

本発明の実施形態は、パターン形成方法、インプリント装置およびドロップレシピ調整プログラムに関する。
半導体デバイスの微細化に伴って、フォトリソグラフィよりも低コスト化が容易なインプリントリソグラフィが用いられることがある。インプリントリソグラフィでは、インプリント材を滴下した後、インプリント材にテンプレートを押し当てることで、テンプレートパターンがインプリント材に転写される。
特開2015−153953号公報
本発明の一つの実施形態は、インプリントパターンをマスクとして形成されたエッチングパターンの寸法均一性を向上させることが可能なパターン形成方法、インプリント装置およびドロップレシピ調整プログラムを提供することを目的とする。
本発明の一つの実施形態によれば、インプリントパターンの残膜厚と、前記インプリントパターンをマスクとして形成されたエッチングパターンの寸法との関係に基づいて、前記インプリントパターンの残膜厚を補正し、前記残膜厚が補正されたインプリントパターンをマスクとして用いることで寸法が補正されたエッチングパターンを形成する。
図1(a)は、第1実施形態に係るドロップレシピ変更前のドロップ密度分布の一例を示す断面図、図1(b)は、第1実施形態に係るドロップレシピ変更前のインプリントパターンのレジスト残膜厚の一例を示す断面図、図1(c)は、第1実施形態に係るドロップレシピ変更後のドロップ密度分布の一例を示す断面図、図1(d)は、第1実施形態に係るドロップレシピ変更後のインプリントパターンのレジスト残膜厚の一例を示す断面図である。 図2(a1)から図2(a5)は、図1(b)の周辺領域R2におけるエッチングパターン3´の形成方法を示す断面図、図2(b1)から図2(b5)は、図1(b)のセル領域R3におけるエッチングパターン3´の形成方法を示す断面図である。 図3(a1)から図3(a5)は、図1(d)の周辺領域R2におけるエッチングパターン3´の形成方法を示す断面図、図3(b1)から図3(b5)は、図1(d)のセル領域R3におけるエッチングパターン3´の形成方法を示す断面図である。 図4(a)は、第1実施形態に係るドロップレシピ変更前のドロップ密度分布のその他の例を示す断面図、図4(b)は、第1実施形態に係るドロップレシピ変更前のインプリントパターンのレジスト残膜厚のその他の例を示す断面図、図4(c)は、第1実施形態に係るドロップレシピ変更後のドロップ密度分布のその他の例を示す断面図、図4(d)は、第1実施形態に係るドロップレシピ変更後のインプリントパターンのレジスト残膜厚のその他の例を示す断面図である。 図5(a1)から図5(a5)は、図4(b)のインプリントパターン6のパターン幅がA1の部分におけるエッチングパターン3´の形成方法を示す断面図、図5(b1)から図5(b5)は、図4(b)のインプリントパターン6のパターン幅がA2の部分におけるエッチングパターン3´の形成方法を示す断面図である。 図6(a1)から図6(a5)は、図4(d)のインプリントパターン6´のパターン幅がA1の部分におけるエッチングパターン3´´の形成方法を示す断面図、図6(b1)から図6(b5)は、図4(d)のインプリントパターン6´のパターン幅がA2の部分におけるエッチングパターン3´´の形成方法を示す断面図である。 図7は、インプリントパターンのレジスト残膜厚とエッチングパターン幅との関係を示す図である。 図8(a)は、ドロップレシピ変更前のインプリントパターンのレジスト残膜厚とエッチングパターン幅との関係を示す図、図8(b)は、図8(a)の関係からレジスト残膜厚を修正する方法を示す図、図8(c)は、図8(b)のレジスト残膜厚の修正に対応したドロップレシピ変更後のインプリントパターンのレジスト残膜厚とエッチングパターン幅との関係を示す図である。 図9は、第2実施形態に係るパターン形成システムの概略構成を示すブロック図である。 図10(a)は、図9のパターン形成システムで算出可能なドロップレシピ変更前のドロップ密度分布の一例を示す平面図、図10(b)は、図9のパターン形成システムで算出可能なドロップレシピ変更後のドロップ密度分布の一例を示す平面図である。 図11(a)は、図9のパターン形成システムで算出可能なドロップレシピ変更前のドロップ密度分布のその他の例を示す平面図、図11(b)は、図9のパターン形成システムで算出可能なドロップレシピ変更後のドロップ密度分布のその他の例を示す平面図である。 図12は、第3実施形態に係るドロップレシピ調整方法を示すフローチャートである。 図13(a)および図13(b)は、第4実施形態に係るドロップレシピ調整方法を示すフローチャートである。 図14は、第5実施形態に係るドロップレシピ調整方法を示すフローチャートである。 図15は、第6実施形態に係るナノインプリント装置の概略構成を示す側面図である。 図16は、第7実施形態に係るドロップレシピ調整プログラムが実行されるハードウェア構成を示すブロック図である。 図17は、第8実施形態に係るパターン形成方法が適用される半導体記憶装置の一例を示す断面図である。
以下に添付図面を参照して、実施形態に係るパターン形成方法およびインプリント装置を詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。
(第1実施形態)
図1(a)は、第1実施形態に係るドロップレシピ変更前のドロップ密度分布の一例を示す断面図、図1(b)は、第1実施形態に係るドロップレシピ変更前のインプリントパターンのレジスト残膜厚の一例を示す断面図、図1(c)は、第1実施形態に係るドロップレシピ変更後のドロップ密度分布の一例を示す断面図、図1(d)は、第1実施形態に係るドロップレシピ変更後のインプリントパターンのレジスト残膜厚の一例を示す断面図である。
図1(a)において、半導体層1上には絶縁層2、3が順次積層されている。なお、半導体層1には、カーフ領域R1、周辺領域R2およびセル領域R3を設けることができる。セル領域R3には、メモリセルを配置することができる。周辺領域R2には、メモリセルを動作させるロウデコーダやセンスアンプなどを設けることができる。カーフ領域R1には、アライメントマークやTEG(Test Element Groupe)などを設けることができる。カーフ領域R1は、半導体層1をチップ状に切断するスクライブ領域として用いることができる。カーフ領域R1と周辺領域R2との間には段差D1を設けることができる。周辺領域R2とセル領域R3との間には段差D2を設けることができる。半導体層1の材料は、例えば、アモルファスシリコンを用いることができる。絶縁層2の材料は、例えば、SOC(Spin On Carbon)を用いることができる。絶縁層3の材料は、例えば、SOG(Spin On Glass)を用いることができる。
そして、インプリント材4を絶縁層3上に滴下する。インプリント材4の滴下では、インクジェット法によりインプリント材4を絶縁層3上に吐出させるようにしてもよい。この時、インプリント材4はドロップ状に離散的に絶縁層3上に配置することができる。すなわち、インプリント材4のドロップは上下に重ならないように2次元的に配置することができる。また、インプリント材4の各ドロップの径は互いに等しくすることができる。このため、絶縁層3上のインプリント材4のドロップ密度を変化させる場合、絶縁層3上のインプリント材4のドロップ間隔を変化させることができる。
インプリント材4の材料は、例えば、レジスト材を用いることができる。このレジスト材は、例えば、紫外線硬化樹脂を用いることができる。インプリント材4としてレジスト材を用いた場合、絶縁層2、3はハードマスク材として用いることができる。
図1(b)において、テンプレート5には、凹部5Aが設けられている。凹部5Aの幅はA1に設定することができる。幅A1はナノオーダに設定することができる。テンプレート5の材料は、例えば、石英を用いることができる。
次に、テンプレート5をインプリント材4に押し当てる。そして、テンプレート5をインプリント材4に押し当てたまま、インプリント材4に紫外線を照射することで、インプリント材4を硬化させることができる。そして、インプリント材4が硬化された後、テンプレート5をインプリント材4から離間させることで、絶縁層3上にインプリントパターン6を形成することができる。この時、インプリントパターン6には、凹部5Aの形状に対応した凸部6Aを形成することができる。凸部6Aの幅はA1に設定することができる。また、インプリントパターン6には、残膜6Bが形成される。この時、残膜6Bの残膜厚は、段差D1、D2に応じてばらつく。例えば、周辺領域R2では、残膜6Bの残膜厚はa、セル領域R3では、残膜6Bの残膜厚はb(b<a)となる。なお、インプリント材4としてレジストが用いられる場合、この残膜厚はRLT(Residual Layer Thickness)と呼ばれることがある。
図2(a1)から図2(a5)は、図1(b)の周辺領域R2におけるエッチングパターン3´の形成方法を示す断面図、図2(b1)から図2(b5)は、図1(b)のセル領域R3におけるエッチングパターン3´の形成方法を示す断面図である。なお、図2(a1)は、図1(b)の周辺領域R2の絶縁層2、3およびインプリントパターン6を切り出し、図2(b1)は、図1(b)のセル領域R3の絶縁層2、3およびインプリントパターン6を切り出した。
図2(a1)および図2(b1)において、周辺領域R2では、残膜6Bの残膜厚はa、セル領域R3では、残膜6Bの残膜厚はbとなっている。
次に、図2(a1)から図2(a4)および図2(b1)から図2(b4)に示すように、インプリントパターン6をマスクとした絶縁層3のエッチングE1により、絶縁層2上にエッチングパターン3´を形成する。なお、エッチングパターン3´の形状は、凹凸、ライン&スペース、ホールまたはピラーなどを挙げることができ、特に限定されない。
この時、図2(a1)および図2(b1)に示すように、周辺領域R2の残膜厚aはセル領域R3の残膜厚bより厚い。このため、図2(a2)および図2(b2)に示すように、セル領域R3の絶縁層3上の残膜6Bが消失した時に、周辺領域R2の残膜6Bは絶縁層3上に残っている。
この結果、セル領域R3の絶縁層3のエッチングE1は、周辺領域R2の絶縁層3のエッチングE1よりも先に開始される。従って、図2(a3)および図2(b3)に示すように、周辺領域R2のエッチングパターン3´が貫通する前に、セル領域R3のエッチングパターン3´が貫通する。
そして、図2(a4)および図2(b4)に示すように、周辺領域R2のエッチングパターン3´が貫通した時には、セル領域R3のエッチングパターン3´のサイドエッチングE2が進行する。このため、周辺領域R2のエッチングパターン3´の幅がA1であるとすると、セル領域R3のエッチングパターン3´の幅はB1(B1<A1)となる。このため、周辺領域R2とセル領域R3とでエッチングE1を同時に行った場合においても、周辺領域R2とセル領域R3とでエッチングパターン3´の幅にばらつきが発生する。
次に、図2(a5)および図2(b5)に示すように、エッチングE1後にエッチングパターン3´上に残存するインプリントパターン6を除去する。
周辺領域R2のエッチングパターン3´の幅A1とセル領域R3のエッチングパターン3´の幅B1との差分が規定範囲内にない場合、図1(c)に示すように、インプリント材4のドロップレシピを変更することができる。ここで、このドロップレシピの変更では、周辺領域R2のエッチングパターン3´の幅A1とセル領域R3のエッチングパターン3´の幅B1との差分を小さくすることができる。周辺領域R2のエッチングパターン3´の幅A1とセル領域R3のエッチングパターン3´の幅B1との差分を小さくするには、セル領域R3のエッチングパターン3´の幅をB1よりも大きくすればよい。セル領域R3のエッチングパターン3´の幅をB1よりも大きくするには、セル領域R3の残膜6Bの残膜厚をbよりも大きくすればよい。セル領域R3の残膜6Bの残膜厚をbよりも大きくするには、セル領域R3のインプリント材4のドロップ密度を大きくすればよい。セル領域R3のインプリント材4のドロップ密度を大きくするために、図1(c)では図1(a)に比べて、セル領域R3のインプリント材4のドロップ間隔が小さくなっている。
次に、図1(d)に示すように、テンプレート5をインプリント材4に押し当てる。そして、テンプレート5をインプリント材4に押し当てたまま、インプリント材4に紫外線を照射することで、インプリント材4を硬化させることができる。そして、インプリント材4が硬化された後、テンプレート5をインプリント材4から離間させることで、絶縁層3上にインプリントパターン6´を形成することができる。この時、インプリントパターン6´には、凹部5Aの形状に対応した凸部6A´を形成することができる。凸部6A´の幅はA1に設定することができる。また、インプリントパターン6´には、残膜6B´が形成される。この時、周辺領域R2では、残膜6B´の残膜厚はa、セル領域R3では、残膜6Bの残膜厚はb´(b<b´)とすることができる。
ここで、ドロップレシピを変更するために、インプリントパターン6の残膜厚とエッチングパターン3´の幅との関係を参照することができる。この時、インプリントパターン6の凸部6Aの幅は一定であるという条件を付けることができる。インプリントパターン6の残膜厚は複数の異なる値に設定することができる。そして、この残膜厚の複数の異なる値にそれぞれ対応するエッチングパターン3´の幅を求めることができる。この残膜厚の複数の異なる値と、それらの値にそれぞれ対応するエッチングパターン3´の幅との関係から、インプリントパターン6の残膜厚に対するエッチングパターン3´の幅の変化率を算出することができる。この時、インプリントパターン6の残膜厚に対するエッチングパターン3´の幅の変化率が一定であるとみなして、この変化率を直線で表現してもよい。そして、エッチングパターン3´の幅のばらつきが低減するように、その変化率に従ってインプリントパターン6の残膜厚を補正することができる。インプリントパターン6の残膜厚を補正するには、インプリントパターン6の残膜厚に対応したインプリント材4のドロップ密度を算出する。そして、その算出したドロップ密度に基づいて絶縁層3上にインプリント材4を滴下することができる。
インプリントパターン6の残膜厚およびエッチングパターン3´の幅は実測により求めることができる。インプリントパターン6の残膜厚を実測により求める場合、エリプソメータまたはスキャトロメトリなどを用いることができる。エッチングパターン3´の幅を実測により求める場合、測長SEM(Scanning Electron Microscope)などを用いることができる。なお、インプリントパターン6の残膜厚とエッチングパターン3´の幅との関係は、シミュレーションで求めるようにしてもよい。
インプリントパターン6の残膜厚の複数の異なる値と、それらの値にそれぞれ対応するエッチングパターン3´の幅との関係を求めるために、インプリントパターン6の残膜厚の異なるエリアごとにエッチングパターン3´の幅を求めることができる。この時、必要に応じて、インプリントパターン6の残膜厚を振った複数のサンプルを用意してもよい。あるいは、インプリントパターン6の残膜厚とエッチングパターン3´の幅との関係を求めるTEGをカーフ領域R1に設け、このTEGにおいてインプリントパターン6の残膜厚を振るようにしてもよい。
また、ドロップレシピの変更は、インプリントパターン6の残膜厚の異なるエリアごとに行ってもよいし、エッチングパターン3´の幅が目標値と異なるパターン位置ごとに行ってもよいし、インプリント時のショットごとに行ってもよいし、ウェハ間で行ってもよいし、ロット間で行ってもよい。
図3(a1)から図3(a5)は、図1(d)の周辺領域R2におけるエッチングパターン3´´の形成方法を示す断面図、図3(b1)から図3(b5)は、図1(d)のセル領域R3におけるエッチングパターン3´´の形成方法を示す断面図である。なお、図3(a1)は、図1(d)の周辺領域R2の絶縁層2、3およびインプリントパターン6´を切り出し、図3(b1)は、図1(d)のセル領域R3の絶縁層2、3およびインプリントパターン6´を切り出した。
図3(a1)および図3(b1)において、周辺領域R2では、残膜6B´の残膜厚はa、セル領域R3では、残膜6B´の残膜厚はb´となっている。
次に、図3(a1)から図3(a4)および図3(b1)から図3(b4)に示すように、インプリントパターン6´をマスクとした絶縁層3のエッチングE1により、絶縁層2上にエッチングパターン3´´を形成する。
この時、図3(a1)および図3(b1)に示すように、周辺領域R2の残膜厚aはセル領域R3の残膜厚b´と等しくすることができる。このため、図3(a2)および図3(b2)に示すように、セル領域R3の絶縁層3上の残膜6B´が残っている時に、周辺領域R2の残膜6B´を絶縁層3上に残すことができる。
この結果、セル領域R3の絶縁層3のエッチングE1は、周辺領域R2の絶縁層3のエッチングE1と同時に開始させることができる。従って、図3(a3)および図3(b3)に示すように、周辺領域R2のエッチングパターン3´´の深さと、セル領域R3のエッチングパターン3´´の深さとを等しく維持しつつ、絶縁層3のエッチングE1を進めることができる。
そして、図3(a4)および図3(b4)に示すように、周辺領域R2のエッチングパターン3´´が貫通した時には、セル領域R3のエッチングパターン3´´を貫通させることができる。このため、周辺領域R2のエッチングパターン3´´の幅がA1であるとすると、セル領域R3のエッチングパターン3´´の幅はA1とすることができる。このため、周辺領域R2とセル領域R3とでエッチングE1を同時に行った場合においても、周辺領域R2とセル領域R3とでエッチングパターン3´´の幅にばらつきが発生するのを防止することができる。
次に、図3(a5)および図3(b5)に示すように、エッチングE1後にエッチングパターン3´´上に残存するインプリントパターン6´を除去する。
図4(a)は、第1実施形態に係るドロップレシピ変更前のドロップ密度分布のその他の例を示す断面図、図4(b)は、第1実施形態に係るドロップレシピ変更前のインプリントパターンのレジスト残膜厚のその他の例を示す断面図、図4(c)は、第1実施形態に係るドロップレシピ変更後のドロップ密度分布のその他の例を示す断面図、図4(d)は、第1実施形態に係るドロップレシピ変更後のインプリントパターンのレジスト残膜厚のその他の例を示す断面図である。
図4(a)において、セル領域R3の半導体層1には段差がないものとする。そして、インプリント材4をセル領域R3の絶縁層3上に滴下する。
次に、図4(b)に示すように、テンプレート5をインプリント材4に押し当てる。ここで、テンプレート5の凹部5Aの幅にはばらつきがあるものとする。例えば、テンプレート5の凹部5Aの幅の設計値がA1に設定されている時に、テンプレート5の凹部5Aの幅がA1の部分と、A2(A2<A1)の部分があるものとする。ただし、A2は、テンプレート5の寸法誤差をA1から引いた値である。テンプレート5の寸法誤差の原因として、テンプレート5の製造誤差、テンプレート5にかかる応力およびテンプレート5の摩耗などの経時変化を挙げることができる。
そして、テンプレート5をインプリント材4に押し当てたまま、インプリント材4に紫外線を照射することで、インプリント材4を硬化させることができる。そして、インプリント材4が硬化された後、テンプレート5をインプリント材4から離間させることで、絶縁層3上にインプリントパターン6を形成することができる。この時、インプリントパターン6には、凹部5Aの形状に対応した凸部6Aを形成することができる。テンプレート5の凹部5Aの幅がA1の部分では、凸部6Aの幅はA1に設定することができる。テンプレート5の凹部5Aの幅がA2の部分では、凸部6Aの幅はA2に設定することができる。また、インプリントパターン6には、残膜6Bが形成される。セル領域R3において、残膜6Bの残膜厚はbとすることができる。この時、セル領域R3の残膜6Bの残膜厚bにばらつきが発生しないようにすることができる。
図5(a1)から図5(a5)は、図4(b)のインプリントパターン6のパターン幅がA1の部分におけるエッチングパターン3´の形成方法を示す断面図、図5(b1)から図5(b5)は、図4(b)のインプリントパターン6のパターン幅がA2の部分におけるエッチングパターン3´の形成方法を示す断面図である。なお、図5(a1)は、図4(b)のセル領域R3においてテンプレート5の凹部5Aの幅がA1の部分に対応した絶縁層2、3およびインプリントパターン6を切り出した。図5(b1)は、図4(b)のセル領域R3においてテンプレート5の凹部5Aの幅がA2の部分に対応した絶縁層2、3およびインプリントパターン6を切り出した。
図5(a1)および図5(b1)において、セル領域R3では、インプリントパターン6には、凸部6Aの幅がA1の部分とA2の部分がある。
次に、図5(a1)から図5(a4)および図5(b1)から図5(b4)に示すように、インプリントパターン6をマスクとした絶縁層3のエッチングE1により、絶縁層2上にエッチングパターン3´を形成する。
ここで、図5(a1)および図5(b1)に示すように、セル領域R3において凸部6Aの幅がA1の部分とA2の部分とで残膜厚bは一定であるとする。この時、図5(a2)および図5(b2)に示すように、セル領域R3において凸部6Aの幅がA1の部分とA2の部分とで残膜6Bが同時に消失する。
この結果、セル領域R3において凸部6Aの幅がA1の部分とA2の部分とで絶縁層3のエッチングE1が同時に開始される。従って、図5(a3)および図5(b3)に示すように、セル領域R3において凸部6Aの幅がA1の部分とA2の部分とでエッチングパターン3´が同時に貫通される。この時、凸部6Aの幅がA1の部分ではエッチングパターン3´の幅がA1、凸部6Aの幅がA2の部分ではエッチングパターン3´の幅がA2となる。
次に、図5(a4)および図5(b4)に示すように、エッチングパターン3´のオーバーエッチングを行うことにより、エッチングパターン3´のサイドエッチングE2が進行する。このため、凸部6Aの幅がA1の部分ではエッチングパターン3´の幅がB1(B1<A1)、凸部6Aの幅がA2の部分ではエッチングパターン3´の幅がB2(B2<A2)となる。この時、凸部6Aの幅がA1の部分とA2の部分とでサイドエッチングE2のエッチング量が等しくなる。このため、A2<A1の場合、B2<B1となる。この結果、凸部6Aの幅がA1の部分とA2の部分とでエッチングE1を同時に行った場合、エッチングパターン3´の幅にばらつきが発生する。すなわち、凸部6Aの幅がA1の部分とA2の部分とで残膜厚bが一定の場合、凸部6Aの幅のばらつきに起因してエッチングパターン3´の幅にばらつきが発生する。
次に、図5(a5)および図5(b5)に示すように、エッチングE1後にエッチングパターン3´上に残存するインプリントパターン6を除去する。
エッチングパターン3´の幅B1と幅B2との差分が規定範囲内にない場合、図4(c)に示すように、インプリント材4のドロップレシピを変更することができる。ここで、このドロップレシピの変更では、エッチングパターン3´の幅B1と幅B2との差分を小さくすることができる。エッチングパターン3´の幅B1と幅B2との差分を小さくするには、エッチングパターン3´の幅がB2のエリアの残膜6Bの残膜厚をbよりも大きくすればよい。エッチングパターン3´の幅がB2のエリアの残膜6Bの残膜厚をbよりも大きくするには、エッチングパターン3´の幅がB2のエリアのインプリント材4のドロップ密度を大きくすればよい。エッチングパターン3´の幅がB2のエリアのインプリント材4のドロップ密度を大きくするために、図4(c)では図4(a)に比べて、エッチングパターン3´の幅がB2のエリアのインプリント材4のドロップ間隔が小さくなっている。
ここで、インプリント材4のドロップ密度分布の精度を向上させるために、インプリントパターン6の残膜厚とエッチングパターン3´の幅との関係を参照することができる。この時、インプリントパターン6の凸部6Aの幅は一定であるという条件を付けることができる。
次に、図4(d)に示すように、テンプレート5をインプリント材4に押し当てる。そして、テンプレート5をインプリント材4に押し当てたまま、インプリント材4に紫外線を照射することで、インプリント材4を硬化させることができる。そして、インプリント材4が硬化された後、テンプレート5をインプリント材4から離間させることで、絶縁層3上にインプリントパターン6´を形成することができる。この時、インプリントパターン6´には、凹部5Aの形状に対応した凸部6A´を形成することができる。テンプレート5の凹部5Aの幅がA1の部分では、凸部6A´の幅はA1に設定することができる。テンプレート5の凹部5Aの幅がA2の部分では、凸部6A´の幅はA2に設定することができる。また、インプリントパターン6´には、残膜6B´が形成される。この時、凸部6A´の幅がA1のエリアでは、残膜6B´の残膜厚はb、凸部6A´の幅がA2のエリアでは、残膜6B´の残膜厚はb´´(b<b´´)とすることができる。
図6(a1)から図6(a5)は、図4(d)のインプリントパターン6´のパターン幅がA1の部分におけるエッチングパターン3´´の形成方法を示す断面図、図6(b1)から図6(b5)は、図4(d)のインプリントパターン6´のパターン幅がA2の部分におけるエッチングパターン3´´の形成方法を示す断面図である。なお、図6(a1)は、図4(d)の凸部6A´の幅がA1のエリアの絶縁層2、3およびインプリントパターン6´を切り出した。図6(b1)は、図4(d)の凸部6A´の幅がA2のエリアのセル領域R3の絶縁層2、3およびインプリントパターン6´を切り出した。
図6(a1)および図6(b1)において、凸部6A´の幅がA1のエリアでは、残膜6B´の残膜厚はb、凸部6A´の幅がA2のエリアでは、残膜6B´の残膜厚はb´´となっている。
次に、図6(a1)から図6(a4)および図6(b1)から図6(b4)に示すように、インプリントパターン6´をマスクとした絶縁層3のエッチングE1により、絶縁層2上にエッチングパターン3´´を形成する。
この時、図6(a1)および図6(b1)に示すように、凸部6A´の幅がA2のエリアの残膜厚b´´は、凸部6A´の幅がA1のエリアの残膜厚bより厚い。このため、図6(a2)および図6(b2)に示すように、凸部6A´の幅がA1のエリアの絶縁層3上の残膜6B´が消失した時に、凸部6A´の幅がA2のエリアの残膜6B´は絶縁層3上に残っている。
この結果、凸部6A´の幅がA1のエリアのエッチングE1は、凸部6A´の幅がA2のエリアの絶縁層3のエッチングE1よりも先に開始される。従って、図6(a3)および図6(b3)に示すように、凸部6A´の幅がA2のエリアのエッチングパターン3´´が貫通する前に、凸部6A´の幅がA1のエリアのエッチングパターン3´´が貫通する。
そして、図6(a4)および図6(b4)に示すように、凸部6A´の幅がA2のエリアのエッチングパターン3´´が貫通した時には、凸部6A´の幅がA1のエリアのエッチングパターン3´´のサイドエッチングE2が進行する。その後、凸部6A´の幅がA1のエリアのエッチングパターン3´´のサイドエッチングE2が進行している時に、凸部6A´の幅がA2のエリアのエッチングパターン3´´が貫通すると、凸部6A´の幅がA2のエリアのエッチングパターン3´´のサイドエッチングE3が進行する。このため、凸部6A´の幅がA2のエリアのエッチングパターン3´´のサイドエッチングE3のエッチング量は、凸部6A´の幅がA1のエリアのエッチングパターン3´´のサイドエッチングE2のエッチング量より小さくすることができる。このため、凸部6A´の幅がA2<A1である場合においても、凸部6A´の幅がA2のエリアのエッチングパターン3´´のサイドエッチングE3後のエッチングパターン3´´の幅B1を、凸部6A´の幅がA1のエリアのエッチングパターン3´´のサイドエッチングE2後のエッチングパターン3´´の幅B1に等しくすることができる。このため、凸部6A´の幅がA1のエリアと凸部6A´の幅がA2のエリアとでエッチングE1を同時に行った場合においても、凸部6A´の幅がA1のエリアと凸部6A´の幅がA2のエリアとでエッチングパターン3´´の幅にばらつきが発生するのを防止することができる。
次に、図6(a5)および図6(b5)に示すように、エッチングE1後にエッチングパターン3´´上に残存するインプリントパターン6´を除去する。
ここで、エッチングパターン3´の寸法のばらつきに応じてインプリント材4のドロップレシピを変更することにより、エッチングパターン3´´の幅の均一性を向上させることができる。インプリント材4のドロップレシピを変更するために、インプリントパターン6の残膜厚とエッチングパターン3´の幅との関係を参照することができる。これにより、エッチングパターン3´の寸法のばらつきが、残膜6Bの残膜厚のばらつきおよびテンプレート5の寸法のばらつきなどに複合的に依存する場合においても、エッチングパターン3´´の幅の均一性を向上させることができる。
図7は、インプリントパターンのレジスト残膜厚とエッチングパターン幅との関係を示す図である。
図7において、インプリントパターンの残膜厚が異なる値を持つエリアごとにエッチングパターンの幅を測定する。エッチングパターンは、インプリントパターンをマスクとしたエッチングにより形成することができる。インプリントパターンの残膜厚の測定値をX座標、エッチングパターンの幅の測定値をY座標とした時の点PTの分布を最も良く近似する直線Bの傾きを求める。この直線Bの傾きは、インプリントパターンの残膜厚に対するエッチングパターンの幅の変化率ΔCD/ΔRLTに対応する。ただし、ΔCDはエッチングパターンの幅の変化分、ΔRLTはインプリントパターンの残膜厚の変化分である。直線Bは、最小二乗法などで求めることができる。
図8(a)は、ドロップレシピ変更前のインプリントパターンのレジスト残膜厚とエッチングパターン幅との関係を示す図、図8(b)は、図8(a)の関係からレジスト残膜厚を修正する方法を示す図、図8(c)は、図8(b)のレジスト残膜厚の修正に対応したドロップレシピ変更後のインプリントパターンのレジスト残膜厚とエッチングパターン幅との関係を示す図である。
図8(a)において、レジスト残膜厚には設定値SLが与えられ、エッチングパターン幅には目標値CTが与えられるものとする。目標値CTは、例えば、10〜40nm程度に設定することができる。そして、レジスト残膜厚のばらつきDRに応じてエッチングパターン幅のばらつきDCが発生する。この時、これらのレジスト残膜厚およびエッチングパターン幅を測定することで点P1〜P6を得ることができる。各点P1〜P6のレジスト残膜厚の測定値はT1〜T6で与えることができる。各点P1〜P6のエッチングパターン幅の測定値はD1、D2、CT、D4、CT、D6で与えることができる。そして、点P1〜P6の分布を最も良く近似する直線B0の傾きを求める。
次に、図8(b)に示すように、直線B0と傾きが等しい補正カーブB1、B2、B4、B6を求める。補正カーブB1は点P1を通る。補正カーブB2は点P2を通る。補正カーブB4は点P4を通る。補正カーブB6は点P6を通る。なお、点P3、P5のエッチングパターン幅の測定値は目標値CTに等しいので、点P3、P5のレジスト残膜厚は変更しなくてよい。
次に、図8(c)に示すように、各点P1、P2、P4、P6を補正カーブB1、B2、B4、B6にそれぞれ沿ってエッチングパターン幅が目標値CTに一致する点P1´、P2´、P4´、P6´に移動する。この時、各点P1´、P2´、P4´、P6´のレジスト残膜厚がT1´、T2´、T4´、T6´に変化したものとすると、各点P1、P2、P4、P6のレジスト残膜厚がT1´、T2´、T4´、T6´になるようにドロップレシピを変更することができる。これにより、ドロップレシピ変更前にエッチングパターン幅のばらつきDCがある場合においても、ドロップレシピ変更後には各点P1、P2、P4、P6のエッチングパターン幅を目標値CTに一致させることができる。
(第2実施形態)
図9は、第2実施形態に係るパターン形成システムの概略構成を示すブロック図である。
図9において、パターン形成システムには、ナノインプリント装置11、膜厚計測部12、エッチャー13、測長SEM14およびドロップレシピ調整部15が設けられている。膜厚計測部12は、例えば、エリプソメータまたはスキャトロメトリなどを用いることができる。ナノインプリント装置11には、ドロップ分布制御部11Aが設けられている。ドロップレシピ調整部15には、データサーバ16および計算機17が設けられている。計算機17には、補正係数算出部17A、残膜厚補正部17Bおよびドロップ密度分布算出部17Cが設けられている。
ドロップ密度分布制御部11Aは、インプリントパターンの残膜厚と、インプリントパターンをマスクとして形成されたエッチングパターンの寸法との関係に基づいて補正された残膜厚に対応したインプリント材のドロップ密度に応じて、インプリント材の滴下位置を制御することができる。補正係数算出部17Aは、インプリントパターンの残膜厚に対するエッチングパターンの寸法の変化率を算出することができる。残膜厚補正部17Bは、補正係数算出部17Aで算出された変化率に従ってインプリントパターンの残膜厚を補正することができる。この残膜厚を補正することで、エッチングパターンの寸法のばらつきを低減させることができる。ドロップ密度分布算出部17Cは、残膜厚補正部17Bで補正されたインプリントパターンの残膜厚に対応したインプリント材のドロップ密度を算出することができる。
以下、図1(a)〜図1(d)、図2(a1)〜図2(a5)、図2(b1)〜図2(b5)、図3(a1)〜図3(a5)および図3(b1)〜図3(b5)の状態に対応させつつ、図9のパターン形成システムの動作例を説明する。
図1(a)の半導体層1および絶縁層2、3が形成された今回のウェハはナノインプリント装置11に搬送される。ナノインプリント装置11において、図1(a)に示すように、インプリント材4が絶縁層3上に滴下される。その後、ナノインプリント装置11において、図1(b)に示すように、テンプレート5がインプリント材4に押し当てられ、インプリント材4に紫外線が照射されることで、絶縁層3上にインプリントパターン6が形成される。
インプリントパターン6が形成された今回のウェハは膜厚計測部12に搬送される。膜厚計測部12において、図1(b)のインプリントパターン6の残膜6Bの残膜厚が計測される。残膜6Bの残膜厚は、残膜厚が異なるエリアごとに計測することができる。膜厚計測部12にて計測された残膜厚はRLTデータDAとしてデータサーバ16に記憶される。
インプリントパターン6の残膜厚が計測された今回のウェハはエッチャー13に搬送される。エッチャー13において、図2(a1)〜図2(a4)および図2(b1)〜図2(b4)に示すように、インプリントパターン6をマスクとした絶縁層3のエッチングE1により、絶縁層2上にエッチングパターン3´が形成される。
エッチングパターン3´が形成された今回のウェハは測長SEM14に搬送される。測長SEM14において、図2(a5)および図2(b5)のエッチングパターン3´の幅が計測される。エッチングパターン3´の幅は、残膜6Bの残膜厚が異なるエリアごとに計測することができる。測長SEM14にて計測されたエッチングパターン3´の幅はCD(Critical Dimension)データDBとしてデータサーバ16に記憶される。
データサーバ16に記憶されたRLTデータDAおよびCDデータDBは計算機17に送られる。そして、補正係数算出部17Aにおいて、RLTデータDAおよびCDデータDBが参照されることにより、インプリントパターン6の残膜厚に対するエッチングパターン3´の幅の変化率が算出される。この変化率はCD補正係数として用いることができる。次に、残膜厚補正部17Bにおいて、補正係数算出部17Aで算出されたCD補正係数に従ってインプリントパターン3´の残膜厚が補正される。この時、エッチングパターン3´の幅が目標値に一致するようにインプリントパターン3´の残膜厚を補正することができる。次に、ドロップ密度分布算出部17Cにおいて、残膜厚補正部17Bで補正されたインプリントパターン3´の残膜厚に対応したインプリント材4のドロップ密度がエリアごとに算出される。
ドロップ密度分布算出部17Cで算出されたエリアごとのドロップ密度はナノインプリント装置11に送られる。また、図1(c)の半導体層1および絶縁層2、3が形成された次回のウェハはナノインプリント装置11に搬送される。ナノインプリント装置11において、図1(c)に示すように、インプリント材4が絶縁層3上に滴下される。この時、ドロップ密度分布制御部11Aにおいて、ドロップ密度分布算出部17Cで算出されたエリアごとのドロップ密度に基づいて、インプリント材4の滴下位置が制御される。その後、ナノインプリント装置11において、図1(d)に示すように、テンプレート5がインプリント材4に押し当てられ、インプリント材4に紫外線が照射されることで、絶縁層3上にインプリントパターン6´が形成される。
インプリントパターン6´が形成された次回のウェハは膜厚計測部12に搬送される。膜厚計測部12において、図1(d)のインプリントパターン6´の残膜6B´の残膜厚が計測される。残膜6B´の残膜厚は、残膜厚が異なるエリアごとに計測することができる。膜厚計測部12にて計測された残膜厚はRLTデータDAとしてデータサーバ16に記憶される。
インプリントパターン6´の残膜厚が計測された次回のウェハはエッチャー13に搬送される。エッチャー13において、図3(a1)〜図3(a4)および図3(b1)〜図3(b4)に示すように、インプリントパターン6´をマスクとした絶縁層3のエッチングE1により、絶縁層2上にエッチングパターン3´´が形成される。
エッチングパターン3´´が形成された次回のウェハは測長SEM14に搬送される。測長SEM14において、図3(a5)および図3(b5)のエッチングパターン3´´の幅が計測される。エッチングパターン3´´の幅は、残膜6B´の残膜厚が異なるエリアごとに計測することができる。測長SEM14にて計測されたエッチングパターン3´´の幅はCDデータDBとしてデータサーバ16に記憶される。そして、CDデータDBに基づいてエッチングパターン3´´の幅がスペック内にあるかどうかが判定される。
ここで、インプリント材4のドロップレシピを変更するために、インプリントパターン6の残膜厚とエッチングパターン3´の幅との関係を参照することにより、残膜厚の補正量の目安となる値の精度を向上させることができる。このため、エッチングパターン3の幅のばらつきを解消するためのドロップレシピ変更時の精度を向上させることができ、ドロップレシピを何度も作成し直す必要がなくなる。
図10(a)は、図9のパターン形成システムで算出可能なドロップレシピ変更前のドロップ密度分布の一例を示す平面図、図10(b)は、図9のパターン形成システムで算出可能なドロップレシピ変更後のドロップ密度分布の一例を示す平面図である。
図10(a)において、ショット領域SHには、チップ領域RAおよびカーフ領域RBが設けられている。図10(a)では、1ショット内に12チップ分設けられている例を示した。ドロップレシピ変更前では、チップ領域RAおよびカーフ領域RBごとにインプリントパターン6の残膜厚が一定に設定されている。図10(a)では、カーフ領域RBの方がチップ領域RAよりも残膜厚が薄い場合を示した。
ドロップレシピ変更後では、図10(b)に示すように、チップ領域RA内において残膜厚が変化するとともに、カーフ領域RB内において残膜厚が変化するように設定されている。この時、チップ領域RAおよびカーフ領域RBの残膜厚には、ショット領域SHにおけるテンプレート5の寸法ばらつきの傾向、ショット領域SHにおけるエッチング量のばらつきの傾向などを反映させることができる。
図11(a)は、図9のパターン形成システムで算出可能なドロップレシピ変更前のドロップ密度分布のその他の例を示す平面図、図11(b)は、図9のパターン形成システムで算出可能なドロップレシピ変更後のドロップ密度分布のその他の例を示す平面図である。
図11(a)において、ウェハWには、ショット領域SHが設けられている。ドロップレシピ変更前では、ウェハW全体でショット領域SH間のインプリントパターン6の残膜厚が一定に設定されている。
ドロップレシピ変更後では、図11(b)に示すように、ショット領域SH間で残膜厚が変化するように設定されている。この時、ショット領域SHの残膜厚には、ウェハWの反りの傾向、ウェハWにおけるエッチング量のばらつきの傾向、ウェハWにおけるエッチング材の膜厚のばらつきの傾向などを反映させることができる。
図12は、第3実施形態に係るドロップレシピ調整方法を示すフローチャートである。
図12において、リファレンスNIL(Nanoimprint Lithography)処理を行う(S1)。リファレンスNIL処理は、インプリントパターンとして用いられるレジストパターンの残膜厚と、そのレジストパターンをマスクとして形成されたエッチングパターンの幅との関係を得るための予備的なNIL処理である。この時、必要に応じてRLTを振った複数のサンプルを用意してもよい。この処理は、図9のナノインプリント装置11を用いることができる。
次に、レジストパターンのRLT分布を測定する(S2)。この測定は、図9の膜厚計測部12を用いることができる。
次に、RLT制御係数を算出する(S3)。RLT制御係数は、レジスト材のドロップ密度に対するレジストパターンの残膜厚の変化率ΔRLT/Δドロップ密度に対応する。ただし、Δドロップ密度はドロップ密度の変化である。この算出は、図9のドロップレシピ調整部15を用いることができる。
次に、レジストパターンをマスクとしてエッチング材のRIE(Reactive Ion Etching)処理を行う(S4)。この処理は、図9のエッチャー13を用いることができる。
次に、エッチングパターンのCD分布を測定する(S5)。この測定は、図9の測長SEM14を用いることができる。
次に、S2で測定されたRLT分布およびS5で測定されたCD分布に基づいてCD補正係数(ΔCD/ΔRLT)を算出する(S6)。この算出は、図9のドロップレシピ調整部15を用いることができる。
次に、S3で算出されたRLT制御係数およびS6で算出されたCD補正係数に基づいてレジスト材のドロップ密度をエリアごとに算出することで、ドロップレシピを補正する(S7)。この補正は、図9のドロップレシピ調整部15を用いることができる。
次に、NIL処理を行う(S9)。この時、S7で補正されたドロップレシピに基づいてレジスト材をエッチング材上に滴下することができる。この処理は、図9のナノインプリント装置11を用いることができる。
次に、レジストパターンのRLT分布を測定する(S10)。この測定は、図9の膜厚計測部12を用いることができる。
次に、レジストパターンをマスクとしてエッチング材のRIE(Reactive Ion Etching)処理を行う(S11)。この処理は、図9のエッチャー13を用いることができる。
次に、エッチングパターンのCD分布を測定する(S12)。この測定は、図9の測長SEM14を用いることができる。
次に、エッチングパターンの幅がスペック内かどうかを判定する(S13)。そして、エッチングパターンの幅がスペック内の場合、NIL処理を終了する。
一方、エッチングパターンの幅がスペック外の場合、CD調整不足に対する追加分のΔRLTを算出し、S7に進む(S8)。この算出は、図9のドロップレシピ調整部15を用いることができる。そして、S8で算出されたΔRLTが追加されるようにドロップレシピを補正する(S7)。
図13(a)および図13(b)は、第4実施形態に係るドロップレシピ調整方法を示すフローチャートである。
図13(a)および図13(b)の処理では、図12の処理にS14の処理が追加されている。それ以外のS1〜S13の処理は図12の処理と同様である。
ただし、図12の処理では、RLT制御係数の算出(S3)、CD補正係数の算出(S6)、ドロップレシピの補正(S7)および追加分のΔRLTの算出(S8)は、図9の計算機17が実行する。
これに対して、図13(a)および図13(b)の処理では、RLT制御係数の算出(S3)およびCD補正係数の算出(S6)は、図9の計算機17が実行する。ドロップレシピの補正(S7)および追加分のΔRLTの算出(S8)は、図9の計算機17とは別の計算機が実行する。この別の計算機は、ドロップレシピの補正を行うために、図9の計算機17が算出したRLT制御係数およびCD補正係数を読み込む(S14)。
ここで、ドロップレシピの補正(S7)および追加分のΔRLTの算出(S8)は、図9の計算機17とは別の計算機が実行することにより、図9の計算機17の負荷を低減することができる。
図14は、第5実施形態に係るドロップレシピ調整方法を示すフローチャートである。
図14の処理が開始される前は、図12または図13(a)および図13(b)の処理を行うことができる。図12または図13(a)および図13(b)の処理は、エッチングパターンの寸法ばらつきがスペック内に入ってない時にエッチングパターンの寸法ばらつきをスペック内に入れるために用いることができる。エッチングパターンの寸法ばらつきが一旦スペック内に入ったら、テンプレートまたはウェハロットが同一の場合は、エッチングパターンの寸法ばらつきに対して同一のドロップレシピを使用することができる。
一方、テンプレートの交換またはウェハロットの変更があった場合、若干ではあるが、エッチングパターンの寸法ばらつきに変動がある場合がある。このような場合、図14の処理を実行することができる。
図14において、今回のNIL後のインプリントパターンの寸法またはエッチング後のエッチングパターンの寸法を測定し、インプリントパターンの寸法またはエッチングパターンの寸法をCDデータとして読み込む(S21)。
次に、今回のCDデータと以前に処理したCDデータとの差分を算出する(S22)。このCDデータは、インプリントパターンの寸法およびエッチングパターンの寸法のどちらを用いてもよい。その後は、図13(b)の処理と同様の処理を行うことができる(S14、S7〜S13)。ただし、図14のドロップレシピ補正(S7)では、S22で算出した差分をなくすためのRLT補正分をCD補正係数を用いて算出し、そのRLT補正分に対応したドロップ密度補正分をRLT制御係数を用いて算出することができる。
これにより、テンプレートの交換またはウェハロットの変更があった場合には、ドロップレシピを補正するために、その都度CD補正係数およびRLT制御係数を算出する必要がなくなり、工数を削減することができる。
図15は、第6実施形態に係るナノインプリント装置の概略構成を示す側面図である。
図15において、ナノインプリント装置には、装置全体を支持する基台21、ウェハWを載せるステージ22、ステージ22を水平方向に駆動する水平駆動部23、テンプレート5を垂直方向に駆動する垂直駆動部24、垂直駆動部24下でテンプレート5を支持する支持部25、ウェハWにインプリント材を滴下する滴下部26、紫外光をウェハW上に照射する照射部27、垂直駆動部24および滴下部26をウェハW上で支持する支持部28、照射部27をテンプレート5上で支持する支持部29、支持部28をウェハW上で支持する支持部30が設けられている。
また、ナノインプリント装置には、ナノインプリント動作を制御する制御部31およびナノインプリント装置の操作画面や操作状況などを表示する表示部32が設けられている。制御部31には、ドロップ密度分布制御部31Aが設けられている。ドロップ密度分布制御部31Aは、インプリントパターンの残膜厚と、インプリントパターンをマスクとして形成されたエッチングパターンの寸法との関係に基づいて補正された残膜厚に対応したインプリント材のドロップ密度に応じて、インプリント材の滴下位置を制御することができる。
そして、ウェハWがステージ22上に搬送されると、ステージ22が水平方向に駆動され、ウェハWのショット領域が滴下部26下に移動される。そして、インクジェット法などを用いることにより、滴下部26からインプリント材がウェハW上に滴下される。この時、ドロップ密度分布制御部31Aにおいて、ドロップレシピで指定されるエリアごとのドロップ密度に基づいて、ドロップの滴下時のステージ22の位置が制御されることで、インプリント材の滴下位置が制御される。1ショット分のインプリント材が滴下されると、テンプレート5が下降されることでインプリント材に押し当てられる。その状態でテンプレート5を介して照射部27からインプリント材に紫外線が照射されることでインプリント材が硬化され、テンプレート5の凹凸パターンがインプリント材に転写されたインプリントパターンが形成される。
ここで、ドロップ密度分布制御部31Aにてインプリント材の滴下位置を制御することにより、インプリントパターンをマスクとしてエッチングにより形成されるエッチングパターンの寸法均一性を向上させることができる。
図16は、第7実施形態に係るドロップレシピ調整プログラムが実行されるハードウェア構成を示すブロック図である。
図16における図9のハードウェア構成は図9に示す計算機17に対応する。この計算機17には、CPUなどを含むプロセッサ41、固定的なデータを記憶するROM42、プロセッサ41に対してワークエリアなどを提供するRAM43、人間とコンピュータとの間の仲介を行うヒューマンインターフェース44、外部との通信手段を提供する通信インターフェース45、プロセッサ41を動作させるためのプログラムや各種データを記憶する外部記憶装置46を設けることができ、プロセッサ41、ROM42、RAM43、ヒューマンインターフェース44、通信インターフェース45および外部記憶装置46は、バス47を介して接続されている。
なお、外部記憶装置46としては、例えば、ハードディスクなどの磁気ディスク、DVDなどの光ディスク、SSDなどの不揮発性半導体記憶装置、USBメモリやメモリカードなどの可搬性半導体記憶装置などを用いることができる。また、ヒューマンインターフェース44としては、例えば、入力インターフェースとしてキーボードやマウスやタッチパネル、出力インターフェースとしてディスプレイやプリンタなどを用いることができる。また、通信インターフェース45としては、例えば、インターネットやLANなどに接続するためのLANカードやモデムやルータなどを用いることができる。ここで、外部記憶装置46には、ドロップレシピ調整プログラム46aがインストールされている。ドロップレシピ調整プログラム46aは、図9の補正係数算出部17A、残膜厚補正部17Bおよびドロップ密度分布算出部17Cの機能を実現することができる。
そして、ドロップレシピ調整プログラム46aがプロセッサ41にて実行されると、図9のRLTデータDAおよびCDデータDBが参照されることにより、インプリントパターンの残膜厚に対するエッチングパターンの幅の変化率が算出される。この変化率はCD補正係数として用いることができる。次に、CD補正係数に従って補正されたインプリントパターンの残膜厚に対応したインプリント材のドロップ密度がエリアごとに算出される。
なお、プロセッサ41に実行させるドロップレシピ調整プログラム46aは、外部記憶装置46に格納しておき、プログラムの実行時にRAM43に読み込むようにしてもよいし、ドロップレシピ調整プログラム46aをROM42に予め格納しておくようにしてもよいし、通信インターフェース45を介してドロップレシピ調整プログラム46aを取得するようにしてもよい。また、ドロップレシピ調整プログラム46aは、スタンドアロンコンピュータに実行させてもよいし、クラウドコンピュータに実行させてもよい。
なお、上述した実施形態では、エッチングパターンの寸法としてエッチングパターンの幅を例にとったが、エッチングパターンの寸法はエッチングパターンの幅に限定されることなく、エッチングパターンの間隔、ホール径またはピラー径などであってもよい。
図17は、第8実施形態に係るパターン形成方法が適用される半導体記憶装置の一例を示す断面図である。なお、図17では、メモリセルが3次元的に配置されたNANDフラッシュメモリを例にとる。
図17において、半導体記憶装置には、積層体TAが設けられている。積層体TAは、絶縁層51と導電層52が高さ方向zに交互に積層されている。絶縁層51および導電層52の膜厚は、例えば、数十nmに設定することができる。絶縁層51および導電層52の層数は、例えば、数十〜数百程度に設定することができる。なお、例えば、導電層52のうち上から3層分はセレクトゲート線SG、セレクトゲート線SG下の導電層52はワード線WLとして用いることができる。
積層体TA上には絶縁層53〜56が順次積層されている。積層体TAおよび絶縁層53〜54には、メモリホールMHが高さ方向zに設けられ、積層体TAおよび絶縁層53〜55には、スリットSLが高さ方向zに設けられている。メモリホールMHの径は、例えば、数十nmに設定することができる。
メモリホールMHの内周にはメモリ膜62が設けられ、メモリ膜62の内側には半導体61が設けられている。メモリ膜62は、例えば、ブロック絶縁膜、チャージトラップ膜およびトンネル酸化膜を含む多層構造とすることができる。ここで、1層分の導電層52および1つのメモリホールMH内のメモリ膜62および半導体61で1つのメモリセルMCを構成することができる。スリットSLには絶縁体71が埋め込まれている。
メモリホールMH間において、積層体TAの上部および絶縁層53〜55には、絶縁体57が埋め込まれている。この絶縁体57にてセレクトゲート線SGがロウ方向yに切断されている。絶縁層56および埋め込み層72上には、絶縁膜81、82、84が順次積層されている。
絶縁層55、56および絶縁膜81、82には、導電体66が埋め込まれている。導電体66の先端は、半導体61に接触している。絶縁膜82には、配線83が埋め込まれている。絶縁膜84には、導電体67、89が埋め込まれている。導電体67は、導電体66に接続されている。導電体89は、配線83に接続されている。
絶縁膜84上には、ビット線85が設けられている。ビット線85はカラム方向xに切断されている。ビット線85は、導電体67に接続されている。ビット線85間には、絶縁層92が設けられている。ビット線85の幅および間隔は、例えば、10〜40nmの範囲内に設定することができる。
ビット線85および絶縁層92上には、エッチストッパ膜86が設けられている。エッチストッパ膜86上には、絶縁層87が設けられている。エッチストッパ膜86および絶縁層87には、導電体90が埋め込まれている。導電体90は、ビット線85に接続されている。絶縁層87上には、配線88およびビア91が設けられている。配線88は、導電体90に接続されている。
ここで、上述したNIL処理は導電体67が埋め込まれるホールの形成およびビット線85の形成などに用いることができる。これにより、フォトリソグラフィを用いる方法に比べてコストダウンを図りつつ、導電体67が埋め込まれるホールの径のばらつきやビット線85の線幅のばらつきを低減することができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1 半導体層、2、3 絶縁層、4 インプリント材、5 テンプレート、6、6´ インプリントパターン

Claims (5)

  1. インプリントパターンの残膜厚と、前記インプリントパターンをマスクとして形成されたエッチングパターンの寸法との関係に基づいて、前記インプリントパターンの残膜厚を補正し、
    前記残膜厚が補正されたインプリントパターンをマスクとして用いることで寸法が補正されたエッチングパターンを形成するパターン形成方法。
  2. 前記インプリントパターンの残膜厚に対応したインプリント材のドロップ密度を算出し、
    前記算出したドロップ密度に基づいてエッチング材上に前記インプリント材を滴下し、
    前記滴下されたインプリント材にテンプレートを押し当てることで前記残膜厚を有するインプリントパターンを前記エッチング材上に形成し、
    前記インプリントパターンをマスクとして前記エッチング材をエッチングすることで前記エッチングパターンを形成する請求項1に記載のパターン形成方法。
  3. 前記インプリントパターンの残膜厚に対する前記エッチングパターンの寸法の変化率を算出し、
    前記エッチングパターンの寸法のばらつきが低減するように前記変化率に従って前記インプリントパターンの残膜厚を補正し、
    前記補正された残膜厚が得られるようにインプリント材のドロップ密度を算出する請求項1に記載のパターン形成方法。
  4. ウェハを保持するステージと、
    前記ウェハ上にインプリント材を滴下する滴下部と、
    前記ウェハ上に滴下された前記インプリント材にテンプレートを押し当てる押当部と、
    前記インプリント材の滴下位置を制御する制御部とを備え、
    前記制御部は、前記インプリント材に前記テンプレートを押し当てた後に形成されるインプリントパターンの残膜厚と、前記インプリントパターンをマスクとして形成されたエッチングパターンの寸法との関係に基づいて補正された前記残膜厚に対応した前記インプリント材のドロップ密度に応じて、前記インプリント材の滴下位置を制御するインプリント装置。
  5. インプリントパターンの残膜厚と、前記インプリントパターンをマスクとして形成されたエッチングパターンの寸法との関係に基づいて、前記インプリントパターンの残膜厚を補正し、
    前記インプリントパターンの残膜厚に対応したインプリント材のドロップ密度を算出することをコンピュータに実行させるドロップレシピ調整プログラム。
JP2017012789A 2017-01-27 2017-01-27 パターン形成方法、インプリント装置およびドロップレシピ調整プログラム Pending JP2018121004A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017012789A JP2018121004A (ja) 2017-01-27 2017-01-27 パターン形成方法、インプリント装置およびドロップレシピ調整プログラム
US15/698,801 US10192793B2 (en) 2017-01-27 2017-09-08 Pattern formation method, imprint device, and computer-readable non-volatile storage medium storing drop recipe adjustment program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017012789A JP2018121004A (ja) 2017-01-27 2017-01-27 パターン形成方法、インプリント装置およびドロップレシピ調整プログラム

Publications (1)

Publication Number Publication Date
JP2018121004A true JP2018121004A (ja) 2018-08-02

Family

ID=62980161

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017012789A Pending JP2018121004A (ja) 2017-01-27 2017-01-27 パターン形成方法、インプリント装置およびドロップレシピ調整プログラム

Country Status (2)

Country Link
US (1) US10192793B2 (ja)
JP (1) JP2018121004A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200115139A (ko) * 2019-03-26 2020-10-07 캐논 가부시끼가이샤 성형 방법, 성형 장치, 임프린트 방법, 물품의 제조 방법, 및 물품 제조 시스템
US12189285B2 (en) 2021-09-22 2025-01-07 Kioxia Corporation Droplet recipe creation method, pattern formation method, and manufacturing method of semiconductor device

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6901358B2 (ja) * 2017-09-14 2021-07-14 キオクシア株式会社 半導体装置の製造方法および半導体ウェハ
US11474441B2 (en) 2020-06-25 2022-10-18 Canon Kabushiki Kaisha Systems and methods for generating drop patterns
US20240085782A1 (en) * 2022-09-14 2024-03-14 Google Llc Residual layer thickness modulation in nanoimprint lithography
US12282252B2 (en) * 2023-02-21 2025-04-22 Canon Kabushiki Kaisha Systems, devices, and methods for generating drop patterns

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5238742B2 (ja) 2010-03-19 2013-07-17 株式会社東芝 加工方法および加工装置
JP6277588B2 (ja) 2013-03-08 2018-02-14 大日本印刷株式会社 パターン形成方法及びナノインプリント用テンプレートの製造方法
JP6262015B2 (ja) 2014-02-17 2018-01-17 東芝メモリ株式会社 レジスト配置方法およびレジスト配置プログラム
JP2016058476A (ja) 2014-09-08 2016-04-21 株式会社東芝 インプリント方法およびインプリント装置
KR102591120B1 (ko) * 2016-08-29 2023-10-19 에스케이하이닉스 주식회사 나노임프린트 리소그래피를 이용한 패턴 형성 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200115139A (ko) * 2019-03-26 2020-10-07 캐논 가부시끼가이샤 성형 방법, 성형 장치, 임프린트 방법, 물품의 제조 방법, 및 물품 제조 시스템
KR102846235B1 (ko) 2019-03-26 2025-08-14 캐논 가부시끼가이샤 성형 방법, 성형 장치, 임프린트 방법, 물품의 제조 방법, 및 물품 제조 시스템
US12189285B2 (en) 2021-09-22 2025-01-07 Kioxia Corporation Droplet recipe creation method, pattern formation method, and manufacturing method of semiconductor device

Also Published As

Publication number Publication date
US10192793B2 (en) 2019-01-29
US20180218951A1 (en) 2018-08-02

Similar Documents

Publication Publication Date Title
JP2018121004A (ja) パターン形成方法、インプリント装置およびドロップレシピ調整プログラム
US20230070357A1 (en) Staircase etch control in forming three-dimensional memory device
US10274839B2 (en) Two-dimensional marks
US9690212B2 (en) Hybrid focus-exposure matrix
US9046763B2 (en) Pattern forming method
JP4971050B2 (ja) 半導体装置の寸法測定装置
US8429569B2 (en) Method and system for feed-forward advanced process control
JP4990548B2 (ja) 半導体装置の製造方法
US9389513B2 (en) Method of forming pattern, system for calculating resist coating distribution and program for calculating the same
US20100124601A1 (en) Pattern formation method and computer program product
CN102027418B (zh) 通过opc模型空间中的局部化监视结构进行集成电路制造的实时监视的方法
JP2006506812A (ja) 一体型計測を使用して誘電体エッチング効率を改善する方法及び装置
US10488754B2 (en) Imprint apparatus and manufacturing method of semiconductor device
KR102791624B1 (ko) 임계 치수 측정을 위한 관심 영역 및 관심 패턴 생성
KR101328611B1 (ko) 반도체 메모리 디바이스 제조를 위한 패턴 매칭 방법
CN100424501C (zh) 使用高产率频谱散射量测法以控制半导体工艺的方法
US20160260643A1 (en) Semiconductor device and manufacturing method of semiconductor device
US20240060916A1 (en) Overlay measuring method
JP2009099745A (ja) 半導体装置の生産管理装置及び生産管理方法
CN105448704B (zh) 刻蚀方法
US20250239492A1 (en) Deformation control for die-to-wafer and die-to-die bonding in device manufacturing
KR20110028982A (ko) 웨이퍼 패턴의 선폭 측정 방법
JP2005079240A (ja) 半導体装置の製造方法、半導体装置の製造システム及び半導体製造装置
Allgair et al. Metrology Requirements for the 32 nm Technology Node and Beyond
CN114556218A (zh) 光刻系统及形成图案的方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170605

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180905