[go: up one dir, main page]

JP2018120999A - Wiring board - Google Patents

Wiring board Download PDF

Info

Publication number
JP2018120999A
JP2018120999A JP2017012593A JP2017012593A JP2018120999A JP 2018120999 A JP2018120999 A JP 2018120999A JP 2017012593 A JP2017012593 A JP 2017012593A JP 2017012593 A JP2017012593 A JP 2017012593A JP 2018120999 A JP2018120999 A JP 2018120999A
Authority
JP
Japan
Prior art keywords
wiring
element mounting
pads
wiring board
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017012593A
Other languages
Japanese (ja)
Inventor
憲 溝口
Ken Mizoguchi
憲 溝口
一範 福永
Kazunori Fukunaga
一範 福永
光平 吉村
Kohei Yoshimura
光平 吉村
秀哉 水野
Hideya Mizuno
秀哉 水野
正典 鬼頭
Masanori Kito
正典 鬼頭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2017012593A priority Critical patent/JP2018120999A/en
Publication of JP2018120999A publication Critical patent/JP2018120999A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】セラミックからなり物理的強度を有する基板本体を備え、該基板本体の同じ表面で隣接する素子搭載用パッド同士間の距離を小さくでき、且つ搭載される素子からの熱を容易に放熱可能な配線基板を提供する。【解決手段】セラミックc1,c2からなり、対向する表面3および裏面4とこれら周辺間の側面5とを有する基板本体2aと、該基板本体2aの表面3側に先部7aが該表面3よりも外側に突出して形成された一対の素子搭載用パッド6a,6bと、上記表面3に形成された一対の外部接続端子10a,10bとを備え、素子搭載用パッド6a,6bの基部7bは、基板本体2aの表面3に形成された複数の凹部3a,3b内ごとに位置し、上記パッド6a,6bと部接続端子10a,10bとの間は、第1接続配線21を介して電気的に接続されていると共に、上記パッド6a,6bごとには、基板本体2aの内部に形成された内層配線23の一端が個別に接続されている、配線基板1b。【選択図】 図6PROBLEM TO BE SOLVED: To provide a substrate main body made of ceramic and having physical strength, the distance between adjacent element mounting pads on the same surface of the substrate main body can be reduced, and heat from the mounted element can be easily dissipated. Providing a flexible wiring board. SOLUTION: A substrate main body 2a made of ceramics c1 and c2 and having a front surface 3 and a back surface 4 facing each other and a side surface 5 between the peripheral surfaces thereof, and a tip portion 7a on the surface 3 side of the substrate main body 2a from the surface 3 A pair of element mounting pads 6a and 6b formed so as to project outward and a pair of external connection terminals 10a and 10b formed on the surface 3 are provided, and the base portion 7b of the element mounting pads 6a and 6b is formed. It is located in each of a plurality of recesses 3a and 3b formed on the surface 3 of the substrate body 2a, and is electrically connected between the pads 6a and 6b and the part connection terminals 10a and 10b via the first connection wiring 21. A wiring board 1b that is connected and one end of an inner layer wiring 23 formed inside the board main body 2a is individually connected to each of the pads 6a and 6b. [Selection diagram] Fig. 6

Description

本発明は、発熱量が比較的大きい発光素子などを基板本体の表面に搭載するための配線基板に関する。   The present invention relates to a wiring board for mounting a light emitting element having a relatively large amount of heat generation on the surface of a board body.

例えば、セラミックグリーンシートの両面にフライス加工の研削によって複数の凹部を個別に形成し、得られたセラミックグリーン体を焼成して、予め、セラミック焼結基板を得る。該セラミック焼結基板の上記凹部内ごとに貴金属ペーストまたは卑金属ペーストを個別に塗布または充填した後、前記貴金属ペーストなどを前記セラミック焼結基板と共に焼成するか、上記凹部内ごとに予め用意した金属層をロウ付けするか、あるいは、上記凹部内ごとに金属溶射を施すことによって、上記セラミック基板の片面に配線回路を形成し、且つ上部が突出する導体層の下部が埋め込まれると共に、上記セラミック基板の他面に放熱作用を果たし、且つ上部が突出する金属層の下部が埋め込まれたセラミック配線回路基板を得るための製造方法が提案されている(例えば、特許文献1参照)。   For example, a plurality of concave portions are individually formed on both surfaces of the ceramic green sheet by grinding by milling, and the obtained ceramic green body is fired to obtain a ceramic sintered substrate in advance. After the precious metal paste or base metal paste is individually applied or filled in each of the recesses of the ceramic sintered substrate, the precious metal paste or the like is fired together with the ceramic sintered substrate, or a metal layer prepared in advance for each of the recesses Or by performing metal spraying in each of the recesses, a wiring circuit is formed on one side of the ceramic substrate, and the lower portion of the conductor layer protruding from the upper portion is embedded, and the ceramic substrate There has been proposed a manufacturing method for obtaining a ceramic wiring circuit board having a heat radiation effect on the other surface and having a lower part of a metal layer protruding from the upper part (see, for example, Patent Document 1).

しかし、前記セラミック配線回路基板の製造方法において開示された何れの製造方法であっても、比較的多くの工数を必要とし且つコストが嵩む、という問題がある。しかも、前記フライス加工により前記グリーンシートを研削して複数の凹部を形成した場合には、前記セラミック焼結基板の強度を保つため、同じ表面で隣接する金属層同士間の距離を一定以上に保持する必要がある。その結果、複数の導体層を高密度に配置したり、前記配線回路基板全体を小型化することが困難となる場合もあった。   However, any of the manufacturing methods disclosed in the method for manufacturing a ceramic wiring circuit board requires a relatively large number of man-hours and increases costs. In addition, when the green sheet is ground by milling to form a plurality of recesses, the distance between adjacent metal layers on the same surface is maintained at a certain level or more in order to maintain the strength of the ceramic sintered substrate. There is a need to. As a result, it may be difficult to arrange a plurality of conductor layers at a high density or downsize the entire printed circuit board.

特公平6−82921号公報(第1〜12頁、第1〜5図)Japanese Examined Patent Publication No. 6-82921 (pages 1 to 12, FIGS. 1 to 5)

本発明は、背景技術で説明した問題点を解決し、セラミックからなり物理的強度を有する基板本体を備え、且つ該基板本体の同じ表面で隣接する素子搭載用パッド同士間の距離を可及的に小さくできると共に、追って搭載される素子からの熱を外部などに容易に放熱可能な配線基板を提供する、ことを課題とする。   The present invention solves the problems described in the background art, and includes a substrate body made of ceramic and having physical strength, and the distance between adjacent element mounting pads on the same surface of the substrate body is as much as possible. It is an object of the present invention to provide a wiring board that can be made small and can easily dissipate heat from elements to be mounted to the outside.

課題を解決するための手段および発明の効果Means for Solving the Problems and Effects of the Invention

本発明は、前記課題を解決するため、基板本体の表面側に形成する一対以上の素子搭載用パッドの基部を前記基板本体の表面に形成した凹部内に挿入し、且つ前記パッドの先部を表面よりも上方向および斜め上方向の双方に突出させる、ことに着想して成されたものである。
即ち、本発明の配線基板(請求項1)は、セラミックからなり、対向する表面および裏面とこれら周辺に位置する側面とを有する基板本体と、該基板本体の表面側に先部が該表面よりも外側に突出して形成された少なくとも一対の素子搭載用パッドと、上記基板本体の表面、裏面、および側面の少なくとも何れかに形成された一対の外部接続端子と、を備えた配線基板であって、上記素子搭載用パッドの基部、あるいは該基部の一部は、上記基板本体の表面に形成された複数の凹部内ごとに位置しており、上記素子搭載用パッドと上記外部接続端子との間は、第1接続配線を介して、電気的に接続されていると共に、上記素子搭載用パッドごとには、上記基板本体の内部に形成された内層配線が個別に接続されている、ことを特徴とする。
In order to solve the above problems, the present invention inserts a base portion of a pair of element mounting pads formed on the surface side of the substrate body into a recess formed on the surface of the substrate body, and a tip portion of the pad. The idea is to project both upward and obliquely upward from the surface.
That is, the wiring board of the present invention (Claim 1) is made of ceramic, and has a substrate body having opposed front and back surfaces and side surfaces located in the periphery thereof, and a front portion on the front side of the substrate body from the surface. And a pair of external mounting terminals formed on at least one of the front surface, the back surface, and the side surface of the substrate body, and a wiring board comprising: The base portion of the element mounting pad or a part of the base portion is located in each of a plurality of recesses formed on the surface of the substrate body, and between the element mounting pad and the external connection terminal. Is electrically connected via the first connection wiring, and the inner layer wiring formed inside the substrate body is individually connected to each of the element mounting pads. And

前記配線基板によれば、以下の効果(1)〜(5)を得ることが可能である。
(1)前記一対以上の素子搭載用パッドの先部が前記基板本体の表面側に先部が該表面よりも外側(上方向および斜め上方向)に突出して形成されているので、例えば、発光ダイオードのような比較的大きな発熱量の素子を搭載した場合でも、その熱を上記素子搭載用パッドごとの周辺側や上記基板本体を構成するセラミックの内部に対し、容易且つ迅速に放熱させることが可能である。
(2)互いに隣接する前記素子搭載用パッドごとの基部が位置し且つ互いに隣接する前記凹部同士の距離を、上記素子搭載用パッドごとの先部同士間の距離よりも大きくできるので、セラミックからなる前記基板本体の表面側における物理的強度を高く保つことができる。
(3)互いに隣接する前記素子搭載用パッドの先部同士間の距離を短絡が生じないように最小限に短くできるので、複数の上記素子搭載用パッドを高密度で前記基板本体の表面に形成できると共に、本配線基板全体の小型化も容易に図り得る。
(4)前記基板本体の表面側に露出する前記素子搭載用パッドや外部接続端子の表面には、前記内層配線を介した電解金属メッキにより、下地側のNi層を介してAu層が表層側に強固に被覆されているので、比較的高い耐食性および前記素子の搭載時に必要なハンダの高い濡れ性の双方を発揮することができる。
(5)前記配線基板は、少なくとも2層のセラミックグリーンシートを用意し、少なくとも1層の前記グリーンシートに打ち抜き加工を施し、少なくとも前記グリーンシートの何れか一方に対してメタライズ層、前記第1接続配線、内層配線、および一対の外部接続端子となる導電性ペーストを印刷形成した後、複数回の電解金属メッキを施すことで得られるので、前記特許文献1に記載の技術に比べて比較的低コストで製作することが可能となる。
According to the wiring board, the following effects (1) to (5) can be obtained.
(1) The tip portions of the pair of element mounting pads are formed on the surface side of the substrate body so that the tip portions protrude outward (upward and obliquely upward) from the surface. Even when a device with a relatively large calorific value, such as a diode, is mounted, the heat can be dissipated easily and quickly to the peripheral side of each device mounting pad and to the inside of the ceramic constituting the substrate body. Is possible.
(2) Since the bases of the respective element mounting pads adjacent to each other are located and the distance between the concave parts adjacent to each other can be made larger than the distance between the front parts of each of the element mounting pads, it is made of ceramic. The physical strength on the surface side of the substrate body can be kept high.
(3) Since the distance between the tip portions of the element mounting pads adjacent to each other can be minimized so as not to cause a short circuit, a plurality of the element mounting pads are formed at a high density on the surface of the substrate body. In addition, the entire wiring board can be easily downsized.
(4) On the surface of the element mounting pads and external connection terminals exposed on the surface side of the substrate body, the Au layer is formed on the surface layer side through the Ni layer on the base side by electrolytic metal plating through the inner layer wiring. Therefore, it is possible to exhibit both relatively high corrosion resistance and high solder wettability necessary for mounting the element.
(5) The wiring board is provided with at least two ceramic green sheets, at least one of the green sheets is punched, and at least one of the green sheets is provided with a metallized layer and the first connection. Since it is obtained by printing a conductive paste to be a wiring, an inner layer wiring, and a pair of external connection terminals and then performing electrolytic metal plating a plurality of times, it is relatively low compared to the technique described in Patent Document 1. It can be manufactured at a low cost.

尚、前記セラミックは、例えば、アルミナや窒化アルミニウムなどの高温焼成セラミック、あるいはガラス−セラミックなどの低温焼成セラミックである。
また、前記基板本体には、対向する表面および裏面を有する平板形状の形態のほか、前記複数の素子搭載用パッドが形成された表面の周辺に沿って側壁が立設され、且つ該側壁に囲まれたキャビティを有しており、該キャビティの底面を上記表面とする形態も含まれる。
更に、前記素子搭載用パッドに追って搭載される素子は、例えば、発光ダイオード(以下、LED素子と称する)やレーザーダイオード(以下、LD素子と称する)などの発光素子や、あるいは、パワー半導体のような比較的大きい発熱性の素子である。該素子搭載用パッドは、互いに異極となる一対(2個)以上が前記基板本体の表面側に形成される。
The ceramic is, for example, a high-temperature fired ceramic such as alumina or aluminum nitride, or a low-temperature fired ceramic such as glass-ceramic.
The substrate body has a flat plate shape having a front surface and a back surface facing each other, and a side wall is erected along the periphery of the surface on which the plurality of element mounting pads are formed, and is surrounded by the side wall. A configuration in which a cavity is provided and the bottom surface of the cavity is the above surface is also included.
Further, the elements mounted on the element mounting pad are, for example, light emitting elements such as light emitting diodes (hereinafter referred to as LED elements) and laser diodes (hereinafter referred to as LD elements), or power semiconductors. This is a relatively large exothermic element. A pair (two) or more of the element mounting pads having different polarities are formed on the surface side of the substrate body.

また、前記素子搭載用パッドの「前記基板本体の表面側に先部が該表面よりも外側に突出して」の「外側」とは、上記基板本体の表面側よりも上方向および斜め上方向の双方に突出していることを表している。
更に、前記素子搭載用パッドは、導電性および放熱性の観点から銅(以下、Cuと称する)あるいは銀(以下、Agと称する)からなることが推奨される。
また、前記一対の外部接続端子は、互いに異極となるプラス(+)とマイナス(−)の少なくとも一対からなり、前記基板本体の同じ表面、同じ裏面、同じ側面または異なる側面の何れかに形成されていたり、あるいは、前記一対が表面と裏面、表面と側面、裏面と側面の何れかに分れて形成されていても良い。
更に、前記外部接続端子は、互いに並列とした二対以上としても良い。
また、前記第1接続配線は、後述する第2接続配線と区別する呼称である。
加えて、前記内層配線は、製造時において、前記基板本体の表面側に露出する前記素子搭載用パッドや外部接続端子を電解金属メッキにより形成したり、前記素子搭載用パッドや外部接続端子の表面に対し、ニッケル(以下、Niと称する)および金(以下、Auと称する)を順次電解金属メッキした際に活用されたメッキ用配線回路の一部(残部)である。このような配線回路を製造時に有することで、比較的容易に且つ低コストで前記配線基板を得ることが可能となる。
Further, the “outside” of “the front side of the substrate body protrudes outside the surface” of the element mounting pad is an upward direction and a diagonally upward direction from the surface side of the substrate body. It shows that it protrudes to both sides.
Furthermore, it is recommended that the element mounting pad be made of copper (hereinafter referred to as Cu) or silver (hereinafter referred to as Ag) from the viewpoint of conductivity and heat dissipation.
Further, the pair of external connection terminals includes at least a pair of plus (+) and minus (−) having different polarities, and is formed on the same surface, the same back surface, the same side surface, or different side surfaces of the substrate body. Alternatively, the pair may be divided into a front surface and a back surface, a front surface and a side surface, or a back surface and a side surface.
Furthermore, the external connection terminals may be two or more pairs in parallel with each other.
The first connection wiring is a name that distinguishes it from the second connection wiring described later.
In addition, the inner layer wiring is formed by electrolytic metal plating on the element mounting pads and external connection terminals exposed on the surface side of the substrate body during manufacture, or on the surface of the element mounting pads and external connection terminals. On the other hand, it is a part (remainder) of the wiring circuit for plating utilized when nickel (hereinafter referred to as Ni) and gold (hereinafter referred to as Au) are successively subjected to electrolytic metal plating. By having such a wiring circuit at the time of manufacture, the wiring board can be obtained relatively easily and at low cost.

また、本発明には、前記基板本体の表面側において、前記素子搭載用パッドは、互いに異極となる一対が一組となる組パッドを構成しており、複数組の前記組パッドは、上記基板本体の表面側において平面視で直線状または並列状に配置され、且つ該組パッドごとにおける一方の素子搭載用パッドは、隣り合う組パッドにおける他方の素子搭載用パッドと第2接続配線を介して導通可能とされていると共に、上記複数組の組パッドにおいて、上記第2接続配線を介して電気的に接続されていない一方または他方の素子搭載用パッドは、前記第1接続配線を介して、互いに異極となる一対の前記外部接続端子と個別に接続されている、配線基板(請求項2)も含まれる。   Further, in the present invention, on the surface side of the substrate body, the element mounting pad constitutes a pair of pairs each having a different polarity, and a plurality of sets of the pair of pads are described above. One element mounting pad for each set pad is arranged on the surface side of the substrate body in a plan view, and the other element mount pad in the adjacent set pad is connected to the other set pad via the second connection wiring. In the plurality of sets of sets of pads, one or the other element mounting pad that is not electrically connected via the second connection wiring is connected via the first connection wiring. Also included is a wiring board (Claim 2) individually connected to the pair of external connection terminals having different polarities.

前記のような配線基板によれば、更に以下の効果(6),(7)が得られる。
(6)1つの配線基板の表面上に複数の前記組パッドを直線状に配置することによって、例えば、複数のLED素子やLD素子を直線状に配列した形態の照明や表示手段を、高い耐久性および信頼性をもって容易に提供することが可能となる。
(7)複数の前記組パッドを直線状および並列状の双方に配置に配置することで、1つの配線基板により、比較的広い面積を有する形態の照明や表示手段を上記と同様に提供可能となる。
According to the wiring board as described above, the following effects (6) and (7) are further obtained.
(6) By arranging a plurality of the assembly pads in a straight line on the surface of one wiring board, for example, lighting and display means in a form in which a plurality of LED elements and LD elements are arranged in a straight line are highly durable. It can be easily provided with reliability and reliability.
(7) By arranging a plurality of the assembly pads in both a linear shape and a parallel shape, a single wiring board can provide illumination and display means having a relatively large area in the same manner as described above. Become.

更に、本発明には、前記組パッドを構成する個々の素子搭載用パッドには、前記基板本体の内部に形成された前記内層配線が個別に接続されている、配線基板(請求項3)も含まれる。
これによれば、前記素子搭載用パッドごとに内層配線が個別に接続されているので、前記効果(4),(5)を一層確実に奏することが可能となる。
また、本発明には、前記基板本体の表面側において、互いに隣接する素子搭載用パッド同士間の平面視における距離は、50μm以上である、配線基板(請求項4)も含まれる。
これによれば、互いに隣接する素子搭載用パッド同士間における不用意な短絡を防止できるので、前記効果(3)を一層確実に奏することが可能となる。
Furthermore, the present invention also provides a wiring board (Claim 3) in which the inner layer wiring formed inside the substrate body is individually connected to each element mounting pad constituting the assembly pad. included.
According to this, since the inner layer wiring is individually connected for each of the element mounting pads, the effects (4) and (5) can be achieved more reliably.
Further, the present invention includes a wiring board (claim 4) in which the distance between the element mounting pads adjacent to each other on the surface side of the substrate body is 50 μm or more.
According to this, since an inadvertent short circuit between adjacent element mounting pads can be prevented, the effect (3) can be achieved more reliably.

更に、本発明には、前記基板本体の裏面側には、平面視において前記素子搭載用パッドと少なくとも一部が重複する単数または複数の金属パッドが形成されている、配線基板(請求項5)も含まれる。
これによれば、前記一対の素子搭載パッド(組パッド)の上方に搭載される素子が発する熱を、上記金属パッドを介して基板本体の裏面側からも外部に放熱可能となるので、前記効果(1)をより一層奏することが可能となる。
尚、前記金属パッドも、導電性および放熱性の観点からCuあるいはAgからなることが推奨される。
また、前記金属パッドには、予め所定の形状に成形された金属板や、前記素子搭載用パッドと同様に複数回の電解金属メッキにより次述する形態に形成されるものが含まれる。
Further, according to the present invention, on the back surface side of the substrate body, one or a plurality of metal pads at least partially overlapping with the element mounting pads in a plan view are formed (Claim 5). Is also included.
According to this, since the heat generated by the elements mounted above the pair of element mounting pads (assembled pads) can be dissipated to the outside from the back side of the substrate body via the metal pads, the effect described above is achieved. (1) can be further improved.
The metal pad is also preferably made of Cu or Ag from the viewpoint of conductivity and heat dissipation.
The metal pad includes a metal plate formed in a predetermined shape in advance and a metal plate formed in the following form by electrolytic metal plating a plurality of times as in the case of the element mounting pad.

加えて、本発明には、前記金属パッドは、基部が前記基板本体の裏面に形成された凹部内に位置し、且つ先部が前記裏面よりも外側に突出して形成されている、配線基板(請求項6)も含まれる。
これによれば、上記金属パッドの基部や先部を通じて、前記素子が発する熱の放熱性を一層高められ、前記効果(1)を一層顕著に奏することが可能となる。
尚、前記素子搭載用パッドの基部と上記金属パッドの基部との間に位置する前記基板本体を構成するセラミックの厚みは、約50〜100μmと比較的薄くすることが、上記放熱性を確保するための観点から望ましい。
また、前記金属パッドと前記素子搭載用パッドとを互いに同数とし、且つ両者の基部同士を前記基板本体の内部で対向させた形態のほか、前記複数の組パッドに対して単数または異なる総数(複数)の金属パッドを、平面視において少なくとも両者の基部同士が一部で重複する形態としても良い。
更に、前記形態の金属パッドを有する配線基板を得るには、3層以上のセラミック層を積層した基板本体が用いられる。
In addition, according to the present invention, the metal pad includes a wiring board in which a base portion is located in a recess formed on the back surface of the substrate body, and a tip portion protrudes outward from the back surface. Claim 6) is also included.
According to this, the heat dissipation of the heat generated by the element can be further enhanced through the base portion and the tip portion of the metal pad, and the effect (1) can be more remarkably exhibited.
The thickness of the ceramic constituting the substrate body located between the base of the element mounting pad and the base of the metal pad is relatively thin, about 50 to 100 μm, to ensure the heat dissipation. Because of this is desirable.
In addition to the form in which the number of the metal pads and the element mounting pads are equal to each other and the bases of the two are opposed to each other inside the substrate body, the number of the pads is singular or different from the plurality of set pads. The metal pad may have a configuration in which at least a part of both bases partially overlap each other in plan view.
Furthermore, in order to obtain a wiring board having the metal pads of the above-described form, a substrate body in which three or more ceramic layers are laminated is used.

本発明による一形態の配線基板を示す平面図。The top view which shows the wiring board of one form by this invention. 図1中のX−X線の矢視に沿った上記配線基板の垂直断面図。FIG. 2 is a vertical sectional view of the wiring board taken along the line XX in FIG. 1. 図2中の一点鎖線部分Yの部分拡大垂直断面図。FIG. 3 is a partially enlarged vertical sectional view of a one-dot chain line portion Y in FIG. 2. 上記配線基板の応用形態である配線基板の図3と同様な部分拡大垂直断面図。The partial expanded vertical sectional view similar to FIG. 3 of the wiring board which is the application form of the said wiring board. 図1〜図3に示した配線基板を得るための素基板を示す概略図。FIG. 4 is a schematic view showing an element substrate for obtaining the wiring board shown in FIGS. 1 to 3. (A)は異なる形態の配線基板を示す垂直断面図、(B)は(A)の配線基板の変形形態を示す垂直断面図。(A) is a vertical sectional view showing a wiring board of a different form, (B) is a vertical sectional view showing a modified form of the wiring board of (A). 図6(B)に示した配線基板を得るための素基板の概略を示す平面図。The top view which shows the outline of the raw substrate for obtaining the wiring board shown to FIG. 6 (B). (A),(B)は更に異なる形態の配線基板の概略を示す平面図。(A), (B) is a top view which shows the outline of the wiring board of a different form further. 図8(A)に示した配線基板を得るための素基板の概略を示す平面図。The top view which shows the outline of the base substrate for obtaining the wiring board shown to FIG. 8 (A).

以下において、本発明を実施するための形態について説明する。
図1は、本発明による一形態の配線基板1aを示す平面図、図2は、図1中のX−X線の矢視に沿った垂直断面図、図3は、図2中の一点鎖線部分Yの部分拡大垂直断面図である。
上記配線基板1aは、図1〜図3に示すように、平面視が細長い長方形(矩形)を呈し且つ全体が板形状の基板本体2aと、該基板本体2aの表面3における長辺方向に沿って直線状に配列された複数組の組パッド6と、前記表面3における長辺方向の両端側に個別に位置する一対の外部接続端子10a,10bとを備えている。
上記基板本体2aは、セラミック層c1,c2を一体に積層したもので、対向する表面3および裏面4と、これらの周辺間に位置する長辺および短辺の側面5a,5bとを有している。上記セラミック層c1,c2は、例えば、アルミナまたは窒化アルミニウムなどを主成分とし、複数の凹部3a,3bとなる貫通孔を有する上層側のセラミック層c1と、平板状のセラミック層c2とからなる。
Hereinafter, modes for carrying out the present invention will be described.
1 is a plan view showing an embodiment of a wiring board 1a according to the present invention, FIG. 2 is a vertical sectional view taken along the line XX in FIG. 1, and FIG. 3 is an alternate long and short dash line in FIG. 3 is a partially enlarged vertical sectional view of a portion Y. FIG.
As shown in FIGS. 1 to 3, the wiring board 1 a has an elongated rectangular (rectangular) shape in plan view, and has a plate-like board body 2 a as a whole, and a long side direction on the surface 3 of the board body 2 a. A plurality of sets of pads 6 arranged in a straight line, and a pair of external connection terminals 10a, 10b individually positioned on both ends of the surface 3 in the long side direction.
The substrate body 2a is formed by integrally laminating ceramic layers c1 and c2, and has a front surface 3 and a back surface 4 that face each other, and long and short side surfaces 5a and 5b located between the peripheries. Yes. The ceramic layers c1 and c2 are composed of, for example, an upper ceramic layer c1 having alumina or aluminum nitride as a main component and having through holes to form a plurality of recesses 3a and 3b, and a flat ceramic layer c2.

図1〜図3に示すように、前記基板本体2aの表面3における長辺方向に沿って直線状に配列された複数組(本実施形態では4組)の組パッド6は、互いに異極(プラスとマイナス)となる一対の素子搭載用パッド6a,6bからなる。
上記素子搭載用パッド6a,6bは、平面視が矩形(長方形)状を呈し、前記基板本体2aの表面3に開口する凹部3a,3b内に位置する基部7bと、前記表面3よりも外側(即ち、該表面3よりも上方向および斜め上方向)に突出した先部7aとから構成される放熱部(パッド本体)7からなる。上記凹部3a,3bは、平面視が矩形(長方形)状であり、それらの底面ごとには、相似形のメタライズ層18が形成され、且つ上記先部7aの外部に露出する表面(上面および側面)には、電解金属メッキにより形成されたNi層8およびAu層9がそれぞれ所要の厚みで被覆されている。図3中に示すように、互いに最短距離で隣接する素子搭載用パッド6a,6b間の距離L1は、平面視で50μm以上とされている。かかる距離L1は、上記パッド6a,6b間の不用意な短絡を防止する。
As shown in FIGS. 1 to 3, a plurality of sets (four sets in this embodiment) of the set pads 6 arranged linearly along the long side direction on the surface 3 of the substrate body 2a are different from each other ( It is composed of a pair of element mounting pads 6a and 6b (plus and minus).
The element mounting pads 6a and 6b are rectangular (rectangular) in plan view, and have a base portion 7b located in the recesses 3a and 3b opened in the surface 3 of the substrate body 2a, and an outer side than the surface 3 ( That is, it is composed of a heat radiating portion (pad body) 7 composed of a tip portion 7a protruding upward and obliquely upward from the surface 3. The concave portions 3a and 3b are rectangular (rectangular) in plan view, and a similar metallized layer 18 is formed on each bottom surface of the concave portions 3a and 3b and exposed to the outside of the tip portion 7a (upper surface and side surfaces). The Ni layer 8 and the Au layer 9 formed by electrolytic metal plating are respectively coated with a required thickness. As shown in FIG. 3, the distance L1 between the element mounting pads 6a and 6b adjacent to each other at the shortest distance is 50 μm or more in plan view. The distance L1 prevents an inadvertent short circuit between the pads 6a and 6b.

図1,図2に示すように、前記基板本体2aの表面3における長辺方向の両端側には、互いに異極となる一対の外部接続端子10a,10bが前記素子搭載用パッド6a,6bと同様にして形成されている。該外部接続端子10a,10bと、隣接する組パッド6ごとにおける上記素子搭載用パッド6a,6bとの間は、前記セラミック層c1,c2間に形成された第1接続配線21を介して、互い且つ個別に通電可能とされている。
また、複数組の組パッド6において、互いに隣接する前記素子搭載用パッド6a,6b間は、前記セラミック層c1,c2間に形成された第2接続配線22を介して、個別に電気的に接続されている。
更に、図1,図3に示すように、各組パッド6の前記素子搭載用パッド6a,6bには、基板本体2aにおける一対の側面5aの何れかに達する内層配線23が、基板本体2aの表面3の長手方向に沿って交互に且つ個別に接続されている。
As shown in FIGS. 1 and 2, a pair of external connection terminals 10a and 10b having different polarities are provided on both ends of the surface 3 of the substrate body 2a in the long side direction and the element mounting pads 6a and 6b. It is formed similarly. The external connection terminals 10a and 10b and the element mounting pads 6a and 6b in each adjacent set pad 6 are mutually connected via a first connection wiring 21 formed between the ceramic layers c1 and c2. And it can be individually energized.
Further, in the plurality of sets of set pads 6, the element mounting pads 6a and 6b adjacent to each other are individually electrically connected via the second connection wiring 22 formed between the ceramic layers c1 and c2. Has been.
Further, as shown in FIG. 1 and FIG. 3, the element mounting pads 6a and 6b of each set pad 6 have inner layer wiring 23 reaching either one of the pair of side surfaces 5a of the substrate body 2a. They are connected alternately and individually along the longitudinal direction of the surface 3.

前記内層配線23は、前記セラミック層c1,c2間に形成され、本配線基板1aの製造時において、前記放熱部7を電解銅メッキまたは電解銀メッキによって形成すると共に、かかる放熱部7ごとにおける先部7aの表面に前記Ni層8およびAu層9を、電解Niメッキと電解Auメッキとによって個別に且つ順次被覆する際に用いられたメッキ電流専用の配線の一部(残部)である。
尚、前記放熱部(パッド本体)7は、導電性および伝熱性に優れたCuあるいはAgからなり、前記外部接続端子10a,10b、メタライズ層18、第1・第2接続配線21,22、および内層配線23は、主にWあるいはMoからなる。
また、上記外部接続端子10a,10bの外部に露出する表面にも、前記同様のNi層およびAu層(図示せず)が順次被覆されている。
The inner layer wiring 23 is formed between the ceramic layers c1 and c2, and when the wiring board 1a is manufactured, the heat dissipating part 7 is formed by electrolytic copper plating or electrolytic silver plating. This is a part (remainder) of the wiring dedicated to the plating current used when the Ni layer 8 and the Au layer 9 are individually and sequentially coated on the surface of the part 7a by electrolytic Ni plating and electrolytic Au plating.
The heat radiating portion (pad body) 7 is made of Cu or Ag having excellent conductivity and heat conductivity, and the external connection terminals 10a and 10b, the metallized layer 18, the first and second connection wirings 21 and 22, The inner layer wiring 23 is mainly made of W or Mo.
In addition, the same Ni layer and Au layer (not shown) as described above are sequentially coated on the surfaces exposed to the outside of the external connection terminals 10a and 10b.

図1〜図3に示すように、各組パッド6を構成する素子搭載用パッド6a,6bごとの上方には、図示しないロウ材を介して、例えば、LED素子のような比較的発熱量の大きな素子20が追って搭載される。
図1,図2に示すように、前記一対の外部接続端子10a,10bは、各組パッド6ごとの上方に個別に追って搭載される複数の上記素子20と、前記第1接続配線21および第2接続配線22とを介して、互いに電気的に導通可能となる。換言すると、上記一対の外部接続端子10a,10bと、複数組の組パッド6ごとの前記素子搭載用パッド6a,6bとは、第1接続配線21および第2接続配線22と、組パッド6ごとの上方に追って搭載される複数の上記素子20とを介して、1つの直列回路を形成可能としている。
As shown in FIG. 1 to FIG. 3, a relatively large amount of heat generated by, for example, an LED element is provided above each of the element mounting pads 6 a and 6 b constituting each set pad 6 via a brazing material (not shown). The large element 20 will be mounted later.
As shown in FIGS. 1 and 2, the pair of external connection terminals 10 a and 10 b includes a plurality of elements 20 that are individually mounted on the upper side of each set pad 6, the first connection wiring 21, and the first connection wiring 21. The two connection wirings 22 can be electrically connected to each other. In other words, the pair of external connection terminals 10 a and 10 b and the element mounting pads 6 a and 6 b for each of a plurality of sets of assembly pads 6 include the first connection wiring 21 and the second connection wiring 22 and the assembly pads 6. One series circuit can be formed through a plurality of the elements 20 mounted on the upper side of the circuit.

図4は、前記配線基板1aの応用形態を示す図3と同様な垂直断面図である。
かかる応用形態の配線基板1aは、図4に示すように、3層のセラミック層c1〜c3を一体に積層した基板本体2bを有し、下層側のセラミック層c3には、裏面4に開口し且つ平面視で前記凹部3a,3bと重複する複数の凹部4a,4bが形成されている。かかる凹部4a,4bの天井面(底面)にも、前記同様であるメタライズ層18が個別に形成され、該メタライズ層18同士間は、セラミック層c2,c3間に適宜パターンで形成された内層配線24を介して、電気的に接続されている。上記メタライズ層18を天井面に有する凹部4a,4b内ごとには、金属パッド14を構成する放熱部(パッド本体)15の基部15bが位置すると共に、基板本体2bの裏面4において、上記凹部4a,4bごとにおける裏面4の開口部側には、前記裏面4よりも外側に突出し、且つ前記先部7aと対称となる先部15aが形成されている。かかる先部15aごとの表面には、前記同様のNi層16とAu層17とが順次被覆されている。
FIG. 4 is a vertical sectional view similar to FIG. 3 showing an application form of the wiring board 1a.
As shown in FIG. 4, the wiring board 1a of such an application has a substrate body 2b in which three ceramic layers c1 to c3 are integrally laminated, and the lower ceramic layer c3 has an opening on the back surface 4. A plurality of recesses 4a and 4b overlapping the recesses 3a and 3b in plan view are formed. The same metallized layers 18 as those described above are also individually formed on the ceiling surfaces (bottom surfaces) of the recesses 4a and 4b, and an inner layer wiring formed between the metallized layers 18 in an appropriate pattern between the ceramic layers c2 and c3. 24 is electrically connected. In each of the recesses 4a and 4b having the metallized layer 18 on the ceiling surface, a base portion 15b of a heat radiating portion (pad body) 15 constituting the metal pad 14 is located, and the recess 4a is formed on the back surface 4 of the substrate body 2b. , 4b, a front portion 15a is formed on the opening side of the back surface 4 so as to protrude outward from the back surface 4 and be symmetrical to the front portion 7a. The same Ni layer 16 and Au layer 17 as described above are sequentially coated on the surface of each tip portion 15a.

尚、前記セラミック層c2の厚みを、約50〜100μmと比較的薄くすることで、前記素子搭載用パッド6a,6bの基部7bごとと、該セラミック層c2を挟んで対向する金属パッド14ごとの基部15bとの間における伝熱性を確保し、且つ裏面4側からの放熱も効率良くできるようにしている。
また、前記セラミックc1,c2は、前記基板本体2a,2bで凹部3a,3b,4a,4bが形成されている箇所ごとにおいて、貫通孔やビア導体を設けていないので、上記基板本体2a,2b自体の強度させることがない。
更に、前記基部7bと基部15bとは、平面視で一部が重複していても良い。
加えて、図4で上記パッド6a,6b間の距離L2も前記距離L1と同じである。
以上のような配線基板1aによれば、複数対の素子搭載用パッド6a,6bの先部7aが前記基板本体2a,2bの表面3よりも外側に突出して形成されていおり、前記凹部3a,3b間の距離を、前記素子搭載用パッド6a,6b間の距離L1,L2より大きくでき、且つ先部7a同士間の距離L1,L2を短絡が生じないように最小限に短くでき、且つ素子搭載用パッド6a,6bや外部接続端子10a,10bや金属パッド14ごとの表面にNi層8,16およびAu層9,17が順次被覆されているなどによって、前記効果(1)〜(4)、(6),(7)を奏し得る。
In addition, by making the thickness of the ceramic layer c2 relatively thin, about 50 to 100 μm, the base portions 7b of the element mounting pads 6a and 6b and the metal pads 14 facing each other with the ceramic layer c2 interposed therebetween. The heat transfer between the base portion 15b and the base portion 15b is ensured, and the heat radiation from the back surface 4 side can be efficiently performed.
Further, since the ceramics c1 and c2 are not provided with through holes or via conductors in the portions where the recesses 3a, 3b, 4a and 4b are formed in the substrate bodies 2a and 2b, the substrate bodies 2a and 2b are provided. There is no strength of itself.
Further, the base portion 7b and the base portion 15b may partially overlap in plan view.
In addition, the distance L2 between the pads 6a and 6b in FIG. 4 is the same as the distance L1.
According to the wiring substrate 1a as described above, the tip portions 7a of the plurality of pairs of element mounting pads 6a and 6b are formed so as to protrude outward from the surface 3 of the substrate bodies 2a and 2b. The distance between 3b can be made larger than the distances L1, L2 between the element mounting pads 6a, 6b, and the distances L1, L2 between the front portions 7a can be minimized so as not to cause a short circuit. The effects (1) to (4) are obtained by sequentially covering the Ni pads 8 and 16 and the Au layers 9 and 17 on the surfaces of the mounting pads 6a and 6b, the external connection terminals 10a and 10b, and the metal pads 14, respectively. , (6), (7) can be performed.

図5は、前記配線基板1aを製造するための素基板30を示す平面図である。
上記素基板30は、図5に示すように、平面視が矩形状を呈し、前記配線基板1aにおける長手方向の両側に一対の耳部31を個別に有している。前記配線基板1aと一対の耳部31との間には、仮想の切断予定面cfが設定されている。
上記一対の耳部31ごとにおける長辺の側面36には、平面視で半円形状である一対の凹み34が形成され、該凹み34ごとの内壁面に沿って平面視が円弧形状であるメッキ用電極35が個別に形成されている。該メッキ用電極35には、上記耳部31ごとの内部に形成されたメッキ専用の主内層配線32が副内層配線33を介して接続されている。前記主内層配線32と、前記配線基板1aにおける複数組の組パッド6における素子搭載用パッド6a,6bごととの間には、上記切断予定面cfを横切る複数の前記内層配線23が個別に形成されている。
FIG. 5 is a plan view showing an element substrate 30 for manufacturing the wiring substrate 1a.
As shown in FIG. 5, the base substrate 30 has a rectangular shape in plan view, and has a pair of ear portions 31 on both sides of the wiring substrate 1a in the longitudinal direction. A virtual cutting plane cf is set between the wiring board 1a and the pair of ears 31.
A pair of recesses 34 that are semicircular in plan view are formed on the side surfaces 36 of the long sides of each pair of ears 31, and plating that has an arc shape in plan view along the inner wall surface of each recess 34 is formed. The electrode 35 for use is formed separately. A main inner layer wiring 32 dedicated to plating formed inside each of the ear portions 31 is connected to the plating electrode 35 via a sub inner layer wiring 33. Between the main inner layer wiring 32 and each of the element mounting pads 6a and 6b in the plurality of sets of assembly pads 6 in the wiring substrate 1a, a plurality of the inner layer wirings 23 crossing the planned cutting plane cf are individually formed. Has been.

前記のような素基板30を得るため、予め、アルミナ粉末などを含む2層または3層のグリーンシート(図示せず)を用意し、何れか1層のグリーンシートを平板状の形態のままとし、残り1層または2層のグリーンシートに打ち抜き加工を行い、追って前記凹部3a,3b、更に凹部4a,4bとなる複数の貫通孔を穿孔した。上記平板状のグリーンシートの片面または両面にW粉末などを含む導電性ペーストを所定パターンにより印刷して、未焼成の前記メタライズ層18、第1・第2接続配線21,22、および主・副内層配線32,33を形成した。
次に、平板状のグリーンシートの片面または両面に、上記貫通孔が形成された1層または2層のグリーンシートを積層および圧着してグリーンシート積層体を形成し、該積層体で対向する長辺の側面ごとに一対の前記凹み34を切り欠いた後、該凹み34ごとの内壁面に沿って未焼成の前記メッキ用電極35を形成した。かかる状態のグリーンシート積層体を同時焼成して前記セラミック層c1,c2、あるいはセラミック層c1〜c3からなる前記素基板31の基板本体を得た。
In order to obtain the base substrate 30 as described above, a two-layer or three-layer green sheet (not shown) containing alumina powder or the like is prepared in advance, and one of the green sheets is left in a flat plate form. Then, the remaining one or two layers of green sheets were punched, and a plurality of through-holes that became the recesses 3a and 3b and the recesses 4a and 4b were punched. A conductive paste containing W powder or the like is printed in a predetermined pattern on one or both sides of the flat green sheet, and the unfired metallized layer 18, the first and second connection wires 21 and 22, and the main and sub Inner layer wirings 32 and 33 were formed.
Next, the green sheet laminate is formed by laminating and pressing one or two green sheets with the through holes formed on one or both sides of a flat green sheet, and the laminate is opposed to the long sheet. After notching the pair of recesses 34 for each side surface of the side, the unsintered electrode 35 for plating was formed along the inner wall surface of each recess 34. The green sheet laminate in this state was simultaneously fired to obtain the substrate body of the base substrate 31 composed of the ceramic layers c1 and c2 or the ceramic layers c1 to c3.

次いで、前記基板本体を電解Cuメッキ浴中に浸漬して、前記前記凹部3a,3b、4a,4b内に基部7b、15bを有し、表面3の外側に突出する先部7aを有する放熱部7と、必要に応じて裏面4の外側に突出する先部15aを有する放熱部15とを形成した。更に、複数の上記放熱部7,15が形成された前記基板本体を、電解Niメッキ浴および電解Auメッキ浴中に順次浸漬して、上記放熱部7,15ごとの先部7a,15aの表面に前記Ni層8,16やAu層9,17を順次被覆した。そして、得られた前記素基板30に対し、前記切断予定面cfごとに沿ってダイシング加工を施して、前記一対の耳部31を切除した。その結果、前記配線基板1aを得ることができた。   Next, the substrate main body is immersed in an electrolytic Cu plating bath, and the heat radiating portion has base portions 7b and 15b in the concave portions 3a, 3b, 4a and 4b and a tip portion 7a protruding outside the surface 3. 7 and a heat radiating portion 15 having a tip portion 15a protruding outside the back surface 4 as necessary. Further, the substrate body on which a plurality of the heat radiating portions 7 and 15 are formed is sequentially immersed in an electrolytic Ni plating bath and an electrolytic Au plating bath, so that the surfaces of the front portions 7a and 15a for the heat radiating portions 7 and 15 are obtained. The Ni layers 8 and 16 and Au layers 9 and 17 were sequentially coated. Then, the obtained base substrate 30 was diced along each of the planned cutting planes cf, and the pair of ear portions 31 were excised. As a result, the wiring board 1a was obtained.

以上のように、前記配線基板1aを製造するには、複数のグリーンシートに対し、打ち抜き加工、導電性ペーストの印刷、積層・焼成、および複数回の電解金属メッキの各工程を順次行うことで済むので、背景技術で説明した従来の技術に比較して、少なく且つ簡素な工程により、低コストで製造することができた。
従って、前記配線基板1aが前記効果(5)を奏することも判明した。
尚、前記素基板30は、複数の前記配線基板1aを前記切断予定面cfにより区分して併設し、隣接する配線基板1a同士の間にも前記内層配線23を形成し、これらの配線基板1aの両側に前記一対の耳部31を設けた形態としても良い。
また、前記基板本体に電解Cuメッキを施す前に、前記電解Niメッキ浴中に前記基板本体を浸漬し、且つ前記第1・第2接続配線21,22、および内層配線32,33に通電する電解Niメッキを施すことによって、前記メタライズ層18ごとの表面にNi層を形成した後、該Ni層を含む前記基板本体を約500〜900℃に加熱し且つ所定時間にわたり保持する熱処理を施しても良い。かかるメッキ工程と熱処理工程とを施すことにより、前記放熱部7,15の基部7b,15bとメタライズ層18との間に上記Ni層が形成されるので、かかる両者間の密着強度が高められた配線基板1aを得ることが可能となる。
As described above, in order to manufacture the wiring board 1a, a plurality of green sheets are sequentially subjected to stamping, conductive paste printing, lamination / firing, and a plurality of times of electrolytic metal plating. Therefore, compared with the conventional technique described in the background art, it was possible to manufacture at a low cost with fewer and simple processes.
Therefore, it was also found that the wiring board 1a has the effect (5).
The base substrate 30 includes a plurality of the wiring substrates 1a separated by the planned cutting plane cf, and forms the inner layer wiring 23 between the adjacent wiring substrates 1a. These wiring substrates 1a Alternatively, the pair of ears 31 may be provided on both sides.
Further, before the electrolytic Cu plating is applied to the substrate body, the substrate body is immersed in the electrolytic Ni plating bath, and the first and second connection wirings 21 and 22 and the inner layer wirings 32 and 33 are energized. After forming an Ni layer on the surface of each metallized layer 18 by performing electrolytic Ni plating, the substrate body including the Ni layer is heated to about 500 to 900 ° C. and subjected to heat treatment for holding for a predetermined time. Also good. By performing the plating step and the heat treatment step, the Ni layer is formed between the base portions 7b and 15b of the heat radiating portions 7 and 15 and the metallized layer 18, so that the adhesion strength between the two is enhanced. The wiring board 1a can be obtained.

図6(A)は、前記とは異なる形態の配線基板1bを示す垂直断面図である。
上記配線基板1bは、図6(A)に示すように、セラミック層c1,c2からなり、対向する表面3および裏面4と、これらの周辺間に位置する側面5とを有する板形状の基板本体2aと、該基板本体2aの表面3における平面視で中央側に形成された一対の素子搭載用パッド6a,6b(一組の組パッド6)と、上記表面3の周辺側に形成された一対の外部接続端子10a,10bとを備えている。
上記素子搭載用パッド6a,6bは、それらの基部7bが前記と同じ凹部3a,3b内に位置し、該凹部3a,3bの底面ごとに形成された前記同様のメタライズ層18には、セラミック層c1,c2間において互いに離れて形成された一対の第1接続配線21の一端が個別に接続されている。該一対の第1接続配線21は、セラミック層c1を厚み方向に沿って貫通するビア導体19を介して、前記表面3に位置する外部接続端子10a,10bと個別に導通可能とされ、且つ当該第1接続配線21ごとの他端は、対向する側面5ごとに個別に達している。
FIG. 6A is a vertical sectional view showing a wiring board 1b having a different form from the above.
As shown in FIG. 6A, the wiring board 1b is composed of ceramic layers c1 and c2, and has a plate-like board body having opposed front and rear surfaces 3 and 4, and a side surface 5 located between these surfaces. 2a, a pair of element mounting pads 6a and 6b (a set of assembled pads 6) formed on the center side in plan view on the surface 3 of the substrate body 2a, and a pair formed on the peripheral side of the surface 3 External connection terminals 10a and 10b.
The element mounting pads 6a and 6b have their base portions 7b located in the same recesses 3a and 3b as described above, and the same metallized layer 18 formed for each bottom surface of the recesses 3a and 3b includes a ceramic layer. One end of a pair of first connection wirings 21 formed apart from each other between c1 and c2 is individually connected. The pair of first connection wirings 21 can be individually connected to the external connection terminals 10a and 10b located on the surface 3 via via conductors 19 penetrating the ceramic layer c1 along the thickness direction, and The other end of each first connection wiring 21 reaches each of the opposing side surfaces 5 individually.

また、前記メタライズ層18ごとには、平面視で前記第1接続配線21と直交する方向に沿って前記セラミック層c1,c2間に形成された内層配線23の一端が接続され、かかる内層配線23の他端は、図6(A)で前後方向に位置する側面5(図示せず)に達している。
更に、前記外部接続端子10a,10bは、図6(A)に示すように、基板本体2aの表面3上に形成された端子本体11と、その表面(上面および側面または周面)に順次被覆されたNi層12およびAu層13とを有している。
前記同様に、一対の素子搭載用パッド6a,6bの上方に追って前記素子20を搭載した際、一対の外部接続端子10a,10bは、図6(A)で左右のビア導体19、第1接続配線21、メタライズ層18、上記パッド6a,6b、および素子20を介して、互いに導通可能となる1つの直列回路を形成可能となる。
尚、前記端子本体11やビア導体19は、主にWあるいはMoからなる。
また、前記配線基板1bは、前記素基板31に準じて、複数の該配線基板1bを平面視で縦横に隣接して併設した多数個取りにて製造することが可能である。
Further, for each metallized layer 18, one end of an inner layer wiring 23 formed between the ceramic layers c1 and c2 is connected along a direction orthogonal to the first connection wiring 21 in a plan view. The other end reaches a side surface 5 (not shown) positioned in the front-rear direction in FIG.
Further, as shown in FIG. 6A, the external connection terminals 10a and 10b are sequentially covered on the terminal body 11 formed on the surface 3 of the substrate body 2a and its surface (upper surface and side surface or peripheral surface). The Ni layer 12 and the Au layer 13 are provided.
Similarly to the above, when the element 20 is mounted over the pair of element mounting pads 6a and 6b, the pair of external connection terminals 10a and 10b are connected to the left and right via conductors 19 and the first connection in FIG. One series circuit that can conduct each other can be formed through the wiring 21, the metallized layer 18, the pads 6 a and 6 b, and the element 20.
The terminal body 11 and the via conductor 19 are mainly made of W or Mo.
Further, the wiring board 1b can be manufactured in a multi-piece configuration in which a plurality of the wiring boards 1b are arranged adjacent to each other vertically and horizontally in a plan view in accordance with the base substrate 31.

図6(B)は、前記配線基板1bの変形形態である配線基板1cを示す前記同様の垂直断面図である。
上記配線基板1cも、図6(B)に示すように、前記同様の基板本体2a、一組の組パッド6となる素子搭載用パッド6a,6b、メタライズ層18、第1接続配線21、および内層配線23を備えている。該配線基板1cが前記配線基板1bと相違するのは、前記外部接続端子10a,10bに替えて、基板本体2aで対向する一対の側面5に個別に形成した一対の外部接続端子25a,25bを有している点である。
上記外部接続端子25a,25bは、上記一対の側面5ごとに平面視で半円形状の凹み26を前記表面3と裏面4との間で垂直に形成し、該凹み26ごとの内壁面に沿って平面視が円弧形状である一対の端子本体27を個別に形成すると共に、該端子本体27ごとの内壁面に沿って、Ni層28およびAu層29を順次被覆したものである。尚、上記端子本体27も、主にWまたはMoからなる。
FIG. 6B is a vertical sectional view similar to the above, showing a wiring board 1c which is a modification of the wiring board 1b.
As shown in FIG. 6B, the wiring board 1c also has the same substrate body 2a, element mounting pads 6a and 6b that become a set of assembled pads 6, a metallized layer 18, a first connection wiring 21, and An inner layer wiring 23 is provided. The wiring board 1c is different from the wiring board 1b in that instead of the external connection terminals 10a and 10b, a pair of external connection terminals 25a and 25b individually formed on a pair of side surfaces 5 opposed by the board body 2a are provided. It is a point.
The external connection terminals 25a and 25b each have a semicircular recess 26 formed vertically between the pair of side surfaces 5 between the front surface 3 and the back surface 4 in plan view, and along the inner wall surface of each recess 26. A pair of terminal bodies 27 having a circular arc shape in plan view are individually formed, and an Ni layer 28 and an Au layer 29 are sequentially coated along the inner wall surface of each terminal body 27. The terminal body 27 is also mainly made of W or Mo.

図7は、前記配線基板1cを得るための製造方法の一例に関し、該配線基板1cを多数個取りによって得るための素基板40を示す平面図である。
上記素基板40は、前記セラミック層c1,c2からなり、図7に示すように、平面視で3個の前記配線基板1cを図示で左右方向に連続して配置し、これら同士の間および周辺に沿って仮想の切断予定面cfが設定され、かかる切断予定面cfの外周側を平面視が矩形枠状の耳部41が囲んでいる。図7中で左右方向に沿って連設された上記配線基板1c同士の間の切断予定面cfと、左右両端の配線基板1cにおける外周側の切断予定面cfとには、これらの切断予定面cfの中間部に跨って、全体が円筒形状で且つ平面視で中心側に円形の中空部39を垂直に有する複数の筒形導体38が個別に形成されている。
上記複数の筒形導体38と、これらと個別に隣接する各組パッド6の素子搭載用パッド6aあるいは素子搭載用パッド6bとの間には、前記同様の第1接続配線21が個別に形成されている。
FIG. 7 is a plan view showing an element substrate 40 for obtaining a large number of wiring substrates 1c by taking an example of a manufacturing method for obtaining the wiring substrate 1c.
The base substrate 40 is composed of the ceramic layers c1 and c2, and as shown in FIG. 7, the three wiring boards 1c are continuously arranged in the left-right direction in the plan view, and between and around them. A virtual cutting planned surface cf is set along the outer peripheral side of the cutting planned surface cf, and an ear 41 having a rectangular frame shape in plan view surrounds the outer peripheral side of the cutting planned surface cf. In FIG. 7, the scheduled cutting surfaces cf between the wiring boards 1 c arranged along the left-right direction and the scheduled cutting surfaces cf on the outer peripheral side of the wiring boards 1 c at both the left and right ends are these scheduled cutting surfaces. A plurality of cylindrical conductors 38 each having a cylindrical shape as a whole and having a circular hollow portion 39 vertically on the center side in plan view are formed individually across the intermediate portion of cf.
Between the plurality of cylindrical conductors 38 and the element mounting pads 6a or the element mounting pads 6b of the set pads 6 that are individually adjacent to the plurality of cylindrical conductors 38, the same first connection wirings 21 as described above are individually formed. ing.

また、前記素基板40において対向する長辺の側面36ごとの中間には、前記同様である一対の凹み34およびメッキ用電極35が個別に形成されている。該メッキ用電極35は、前記セラミック層c1,c2間に形成された副内層配線33、主内層配線32、および複数の前記内層配線23を介して、組パッド6ごとの素子搭載用パッド6a,6bの何れか一方と個別に導通可能とされている。
前記素基板40も、前述した2層のグリーンシートを用い、一方のグリーンシートにおける所要の位置ごとに対する打ち抜き加工、1層ないし2層のグリーンシートにおける両面または片面に対する導電性ペーストの印刷形成、上記グリーンシートの積層および圧着、得られたグリーンシート積層体を貫通する貫通孔の内壁面に対する導電性ペーストの塗布、および該グリーンシート積層体の焼成を行った後、前述した複数回の電解金属メッキを施すことによって、容易に製造可能である。
A pair of recesses 34 and plating electrodes 35 similar to those described above are individually formed in the middle of each of the long side surfaces 36 facing each other on the base substrate 40. The plating electrode 35 is connected to the element mounting pads 6a for each set pad 6 through the sub-inner layer wiring 33, the main inner layer wiring 32, and the plurality of inner layer wirings 23 formed between the ceramic layers c1 and c2. It is possible to conduct individually with either one of 6b.
The base substrate 40 also uses the above-described two-layer green sheet, punching for each required position in one green sheet, printing formation of conductive paste on both sides or one side of the one-layer or two-layer green sheet, After the green sheet is laminated and pressure-bonded, the conductive paste is applied to the inner wall surface of the through hole penetrating the obtained green sheet laminate, and the green sheet laminate is fired, the above-described electrolytic metal plating is performed a plurality of times. Can be easily manufactured.

但し、前記配線基板1cに対して、前述した複数回の電解金属メッキを施す場合には、以下のように、一部の工程が異なってくる。
前述した製造方法では、焼成後の素基板本体に電解Cuメッキを施したが、前記配線基板1cを製造する場合には、前記筒形導体38の内周面にCu層が被覆されないように、マスキングを行う。次いで、電解Cuメッキにより放熱部7を形成した後、前記マスキングを除去し、電解Niメッキ浴および電解Auメッキ浴に順次浸漬する。かかる方法により、上記筒形導体38は、Cu層がなく且つ中空部39を有する形態とされる。その後、前記切断予定面cfに沿ったダイシング加工を行うことによって、前記配線基板1cを得ることが可能となる。
However, when the above-described electrolytic metal plating is performed a plurality of times on the wiring substrate 1c, some processes are different as follows.
In the manufacturing method described above, electrolytic Cu plating was performed on the fired base substrate body. However, when manufacturing the wiring substrate 1c, the inner peripheral surface of the cylindrical conductor 38 is not covered with a Cu layer. Perform masking. Next, after the heat radiation part 7 is formed by electrolytic Cu plating, the masking is removed and immersed in an electrolytic Ni plating bath and an electrolytic Au plating bath sequentially. By such a method, the cylindrical conductor 38 is configured to have no hollow layer 39 and no Cu layer. Thereafter, the wiring substrate 1c can be obtained by performing dicing along the planned cutting plane cf.

以上のような配線基板1b,1cによれば、前記効果(1)〜(5)を奏することができる。
尚、前記配線基板1b,1cは、前記セラミック層c1〜c3を積層してなる前記基板本体2bと、その裏面4側に単数または複数の前記金属パッド14とを更に有する形態としても良い。
また、前記配線基板1a,1bは、前記図6(A)中の一点鎖線で例示するように、前記第1接続配線21を基板本体2a(2b)の表面3に沿って形成した形態としても良い。かかる形態とした場合、該第1接続配線21の外側に露出する表面にも、前記Ni層およびAu層が順次被覆される。
According to the wiring boards 1b and 1c as described above, the effects (1) to (5) can be achieved.
The wiring boards 1b and 1c may further include the board body 2b formed by laminating the ceramic layers c1 to c3 and one or more metal pads 14 on the back surface 4 side.
Further, the wiring boards 1a and 1b may be configured such that the first connection wiring 21 is formed along the surface 3 of the board body 2a (2b), as exemplified by the one-dot chain line in FIG. good. In such a configuration, the Ni layer and the Au layer are also sequentially coated on the surface exposed to the outside of the first connection wiring 21.

図8(A)は、更に異なる形態の配線基板1dを示す平面図である。
上記配線基板1dは、図8(A)に示すように、平面視が長方形状の基板本体2aと、該基板本体2aにおける表面3の左辺側に沿って形成された上下一対の外部接続端子10a,10bと、上記表面3における図示で上下に併設された2組ずつ(合計4組)の組パッド6とを備えている。上記一対の外部接続端子10a,10bと、隣接する組パッド6ごとの素子搭載用端子6a,6bとの間は、上記基板本体2a内に形成された前記同様の第1接続配線21により接続されている。また、図8(A)に示すように、前記基板本体2aの表面3において、互いに隣接する組パッド6ごとの素子搭載用パッド6a,6b間と、図示で右辺側の組パッド6ごとの素子搭載用パッド6a,6b間とは、それぞれ上記基板本体2a内に形成された前記同様の第2接続配線22により個別に接続されている。
FIG. 8A is a plan view showing a further different form of the wiring board 1d.
As shown in FIG. 8A, the wiring board 1d includes a board body 2a having a rectangular shape in plan view and a pair of upper and lower external connection terminals 10a formed along the left side of the surface 3 of the board body 2a. , 10b and two sets of pad pads 6 (up to 4 sets in total) arranged in the upper and lower directions in the surface 3 as shown in the figure. The pair of external connection terminals 10a and 10b and the element mounting terminals 6a and 6b for each adjacent set pad 6 are connected by the same first connection wiring 21 formed in the substrate body 2a. ing. Further, as shown in FIG. 8A, on the surface 3 of the substrate body 2a, between the element mounting pads 6a and 6b for each adjacent set pad 6 and for each set pad 6 on the right side in the drawing. The mounting pads 6a and 6b are individually connected by the same second connection wiring 22 formed in the substrate body 2a.

更に、図8(A)に示すように、前記基板本体2aの表面3において、上下に併設された2組ずつの合計4組の組パッド6における素子搭載用端子6a,6bの一方と、基板本体2aにおける図示で上下の側面5との間には、前記同様の内層配線23が個別に形成されている。加えて、前記基板本体2aの表面3において、上下に併設された2組ずつの合計4組の組パッド6に囲まれた部位には、上記基板本体2a内に形成された水平な内層配線23と、該内層配線23と組パッド6ごとの素子搭載用端子6a,6bの一方との間を接続する複数の垂直な内層配線23とが形成されている。
即ち、前記配線基板1dは、平面視による基板本体2aの表面3において、図示で左辺側に設けた上下一対の外部接続端子10a,10bの間に、上記第1接続配線21と、上下一対ずつ合計4組の組パッド6と、隣接する組パッド6同士間で隣接する素子搭載用端子6a,6b間に形成された第2接続配線22と、各組パッド6における素子搭載用端子6a,6bの上方に追って搭載される前記素子20とを介して、図示で横向きU字形状の直列回路が形成可能とされている。
Further, as shown in FIG. 8A, on the surface 3 of the substrate main body 2a, one of the element mounting terminals 6a and 6b in a total of four sets of set pads 6 of two sets arranged side by side, Between the upper and lower side surfaces 5 in the figure of the main body 2a, the same inner layer wirings 23 as those described above are individually formed. In addition, on the surface 3 of the substrate main body 2a, a horizontal inner layer wiring 23 formed in the substrate main body 2a is provided at a portion surrounded by a total of four set pads 6 of two sets arranged side by side. In addition, a plurality of vertical inner layer wirings 23 connecting the inner layer wiring 23 and one of the element mounting terminals 6a and 6b for each set pad 6 are formed.
That is, the wiring substrate 1d is connected to the first connection wiring 21 and the pair of upper and lower portions between the pair of upper and lower external connection terminals 10a and 10b provided on the left side in the figure on the surface 3 of the substrate body 2a in plan view. A total of four sets of set pads 6, second connection wirings 22 formed between adjacent element mounting terminals 6 a and 6 b between adjacent set pads 6, and element mounting terminals 6 a and 6 b in each set pad 6. A horizontal U-shaped series circuit shown in the figure can be formed via the element 20 mounted on the upper side of the element.

図8(B)は、本発明による別異な形態の配線基板1eを示す平面図である。
上記配線基板1eは、図8(B)に示すように、前記同様の前記基板本体2aと、該基板本体2aの表面3における左右の短辺の側面5側に設けた左右一対の外部接続端子10a,10bと、上記表面3における図示で上下に併設された2組ずつ(合計4組)の組パッド6とを備えている。
上記左右一対の外部接続端子10a,10bと、これらと個別に隣接する上下2組の組パッド6ごとの素子搭載用パッド6a,6bの一方との間は、前記同様で且つ中間で二股に分岐した第1接続配線21を介して、導通可能とされている。また、図8(B)に示すように、前記基板本体2aの表面3において、互いに左右方向で隣接する組パッド6ごとの素子搭載用バッド6a,6b間は、上記基板本体2a内に形成された前記同様の第2接続配線22により接続されている。
FIG. 8B is a plan view showing a wiring board 1e having a different form according to the present invention.
As shown in FIG. 8B, the wiring board 1e includes a pair of left and right external connection terminals provided on the side 5 of the left and right short sides of the surface 3 of the board 2a. 10a and 10b, and two sets of pad pads 6 (up to four sets in total) arranged side by side in the figure on the surface 3 are provided.
Between the pair of left and right external connection terminals 10a and 10b and one of the element mounting pads 6a and 6b for each of the two pairs of upper and lower sets of pads 6 adjacent to each other, the same branching as described above is performed in the middle. The first connection wiring 21 can be made conductive. Further, as shown in FIG. 8B, on the surface 3 of the substrate body 2a, the element mounting pads 6a and 6b for each set pad 6 adjacent in the left-right direction are formed in the substrate body 2a. Further, they are connected by the same second connection wiring 22 as described above.

更に、前記基板本体2aの表面3において、上下に併設された2組ごとの合計4組の組パッド6に囲まれた部位には、図8(B)に示すように、上記基板本体2a内に形成された水平な内層配線23と、該内層配線23から組パッド6ごとの素子搭載用端子6a,6bの一方との間を接続する複数の垂直な内層配線23とが形成されている。加えて、上記水平な内層配線23の中間には、平面視が円形状の幅広部が形成され、該幅広部の中心側には、下層側の前記セラミック層c2を貫通するビア導体19が接続され、該ビア導体19の先端には、何れかの側面5に達する内層配線(図示せず)が接続されている。
即ち、前記配線基板1eは、平面視の基板本体2aの表面3において、図示で左右の側面5側に設けた左右一対の外部接続端子10a,10b間に、前記第1接続配線21、上下一対ずつ合計4組の組パッド6と、左右で隣接する組パッド6間で隣接する素子搭載用端子6a,6b間に個別に形成された第2接続配線22と、各組パッド6における素子搭載用端子6a,6bの上方に追って搭載される前記素子20とを介して、平面視で1つの並列回路を形成可能とされている。
尚、上記配線基板1eは、前記素基板40に準じて製造することが可能である。
Further, in the surface 3 of the substrate body 2a, a portion surrounded by a total of four sets of the set pads 6 in two sets arranged vertically is provided in the substrate body 2a as shown in FIG. 8B. And a plurality of vertical inner layer wirings 23 connecting between the inner layer wirings 23 and one of the element mounting terminals 6a and 6b for each set pad 6 are formed. In addition, a wide portion having a circular shape in plan view is formed in the middle of the horizontal inner layer wiring 23, and a via conductor 19 penetrating the ceramic layer c2 on the lower layer side is connected to the center of the wide portion. An inner layer wiring (not shown) reaching any one of the side surfaces 5 is connected to the tip of the via conductor 19.
That is, the wiring board 1e includes the first connection wiring 21 and the pair of upper and lower sides between the pair of left and right external connection terminals 10a and 10b provided on the left and right side surfaces 5 side in the figure on the surface 3 of the board body 2a in plan view. A total of four sets of set pads 6 each, second connection wirings 22 formed individually between adjacent element mounting terminals 6a and 6b between the adjacent set pads 6 on the left and right, and element mounting on each set pad 6 One parallel circuit can be formed in plan view through the element 20 mounted on the terminals 6a and 6b.
The wiring board 1e can be manufactured according to the raw substrate 40.

図9は、前記配線基板1dを得るための素基板42を示す平面図である。
上記素基板42は、前記セラミック層c1,c2からなり、図9に示すように、平面視の中央側に前記配線基板1dを配置しており、該配線基板1dの周囲を切断予定面cfにより区分された平面視が矩形枠状の耳部43が囲んでいる。
平面視の上記素基板42において、上下一対の側面44の中間ごとに前記同様の凹み34およびメッキ用電極35が形成され、該メッキ用電極35と、近接する組パッド6ごとの素子搭載用端子6bとの間は、副内層配線33、主内層配線32、および前記同様の内層配線23を介して電気的に接続されている。
また、平面視の上記素基板42において、左辺の側面44の中間にも、前記同様の凹み34およびメッキ用電極35が形成され、該メッキ用電極35と、上下に併設された2組の組パッド6ごとの素子搭載用パッド6aとの間とは、記基板本体2a内の中間に形成された図示で水平な内層配線23と、該内層配線23から分岐した複数の垂直な内層配線23とを介して、導通可能とされている。
FIG. 9 is a plan view showing a base substrate 42 for obtaining the wiring substrate 1d.
The substrate 42 is composed of the ceramic layers c1 and c2, and as shown in FIG. 9, the wiring substrate 1d is disposed on the center side in plan view, and the periphery of the wiring substrate 1d is cut by a planned cutting surface cf. The segmented plan view surrounds the rectangular frame-shaped ear portion 43.
In the element substrate 42 in a plan view, a recess 34 and a plating electrode 35 similar to those described above are formed in the middle of a pair of upper and lower side surfaces 44, and the element mounting terminal for each of the adjacent assembly pads 6 with the plating electrode 35. 6b is electrically connected through the sub inner layer wiring 33, the main inner layer wiring 32, and the same inner layer wiring 23 as described above.
Further, in the base substrate 42 in plan view, a recess 34 and a plating electrode 35 similar to those described above are formed in the middle of the left side surface 44, and the plating electrode 35 and two sets of upper and lower sides are provided. Between the element mounting pads 6 a for each pad 6, the illustrated horizontal inner layer wiring 23 formed in the middle of the substrate body 2 a and a plurality of vertical inner layer wirings 23 branched from the inner layer wiring 23 Via, it is possible to conduct.

前記素基板42も、前記素基板40と同様に容易に製造することが可能である。
従って、前記のような配線基板1d,1eによっても、前記効果(1)〜(7)を奏することが可能である。
尚、前記配線基板1d,1eは、前記セラミック層c1〜c3を積層してなる前記基板本体2bと、その裏面4側に単数または複数の前記金属パッド14とを更に有する形態としても良い。
The base substrate 42 can be easily manufactured in the same manner as the base substrate 40.
Therefore, the effects (1) to (7) can be achieved by the wiring boards 1d and 1e as described above.
The wiring boards 1d and 1e may further include the board body 2b formed by laminating the ceramic layers c1 to c3 and one or more metal pads 14 on the back surface 4 side.

本発明は、以上において説明した各形態に限定されるものではない。
例えば、前記基板本体2a,2bを構成するセラミックは、ムライトなどの高温焼成セラミックとしたり、あるいはガラス−セラミックなどの低温焼成セラミックとしても良い。後者の場合、前記第1・第2接続配線21,22などには、上記ガラス−セラミックなどと同時焼成が可能なCuまたはAgが適用される。
また、前記基板本体2a,2bは、その表面3の周辺に沿って平面視が矩形枠状の側壁を突設した形態とし、該側壁に囲まれたキャビティの底面が前記表面3を兼用である形態としても良い。
更に、前記配線基板1b,1cは、基板本体2a(2b)の表面3側に複数組の組パッド6を併有し、且つこれらなどと追って搭載される素子20とにより、1組あるいは複数組の直列回路または並列回路が構成可能な形態としても良い。
The present invention is not limited to the embodiments described above.
For example, the ceramic constituting the substrate bodies 2a and 2b may be a high-temperature fired ceramic such as mullite, or a low-temperature fired ceramic such as glass-ceramic. In the latter case, Cu or Ag that can be fired simultaneously with the glass-ceramic or the like is applied to the first and second connection wires 21 and 22.
The substrate bodies 2a and 2b have a shape in which a side wall having a rectangular frame shape is projected along the periphery of the surface 3, and the bottom surface of the cavity surrounded by the side wall also serves as the surface 3. It is good also as a form.
Further, the wiring boards 1b and 1c have a plurality of sets of set pads 6 on the surface 3 side of the substrate body 2a (2b), and one or a plurality of sets depending on the elements 20 to be mounted along with these sets. A series circuit or a parallel circuit may be configured.

また、前記外部接続端子10a,10b,25a,25bは、何れか一方を前記基板本体2a,2bの表面3に形成し、且つ他方を該基板本体2a,2bの側面5,5a,5bの何れかに形成した形態としたり、あるいは、何れか一方を前記基板本体2a,2bの表面3に形成し、且つ他方を該基板本体2a,2bの裏面4に形成した形態としても良い。
更に、前記素子搭載用パッド6a,6bの基部7bや、前記金属パッド14の基部15bは、複数の部分に分かれた(例えば、垂直断面で下駄形状を呈する)形態としても良く、かかる形態の場合、前記凹部3a,3b,4a,4bも同数の複数にして形成される。この場合、前記素子搭載用パッド6a,6bおよび前記金属パッド14と、前記基板本体2a,2bとの接触面積が増えることで、良好な放熱性が得られると共に、より高い接合強度を確保することもできる。
加えて、前記配線基板1d,1eは、追って搭載される素子20を介して、複数組の直列回路あるいは複数組の並列回路を併有可能とする形態としても良い。
One of the external connection terminals 10a, 10b, 25a, and 25b is formed on the surface 3 of the substrate body 2a, 2b, and the other is any of the side surfaces 5, 5a, 5b of the substrate body 2a, 2b. Alternatively, either one may be formed on the front surface 3 of the substrate bodies 2a and 2b, and the other may be formed on the back surface 4 of the substrate bodies 2a and 2b.
Further, the base portion 7b of the element mounting pads 6a and 6b and the base portion 15b of the metal pad 14 may be divided into a plurality of parts (for example, exhibiting a clog shape in a vertical cross section). The recesses 3a, 3b, 4a, 4b are also formed in the same number. In this case, by increasing the contact area between the element mounting pads 6a and 6b and the metal pad 14 and the substrate bodies 2a and 2b, good heat dissipation can be obtained and higher bonding strength can be ensured. You can also.
In addition, the wiring boards 1d and 1e may be configured such that a plurality of sets of series circuits or a plurality of sets of parallel circuits can be used together via elements 20 to be mounted later.

本発明によれば、セラミックからなり物理的強度を有する基板本体を備え、且つ該基板本体の同じ表面で隣接する素子搭載用パッド同士間の距離を小さくできると共に、搭載される素子の熱を外部に容易に放熱可能な配線基板を提供できる。   According to the present invention, a substrate main body made of ceramic and having physical strength is provided, and the distance between adjacent element mounting pads on the same surface of the substrate main body can be reduced, and the heat of the mounted element is externally transmitted. A wiring board capable of easily dissipating heat can be provided.

1a〜1e……………………………配線基板
2a,2b……………………………基板本体
3………………………………………表面
3a,3b……………………………凹部
4………………………………………裏面
5,5a,5b………………………側面
6………………………………………組パッド
6a,6b……………………………素子搭載用パッド
7a,15a…………………………先部
7b,15b…………………………基部
10a,10b,25a,25b…外部接続端子
14……………………………………金属パッド
21……………………………………第1接続配線
22……………………………………第2接続配線
23……………………………………内層接続配線
c1〜c3……………………………セラミック層(絶縁材)
L1,L2……………………………距離
1a to 1e ................... Wiring boards 2a, 2b ..................... PCB main body 3. ........................ Surface 3a , 3b ..................... Recess 4 ......... ……………………………… Back 5, 5, 5a, 5b ………………… Side 6 ……… ……………………………… Assembly pads 6a, 6b …………………………… Element mounting pads 7a, 15a ………………………… Previous parts 7b, 15b ………………………… Base 10a, 10b, 25a, 25b… External connection terminal 14 …………………………………… Metal pad 21 ………………………… ………… First connection wiring 22 …………………………………… Second connection wiring 23 …………………………………… Inner layer connection wiring c1 to c3 …… ……………………… Ceramic layer (insulating material)
L1, L2 …………………………… Distance

Claims (6)

セラミックからなり、対向する表面および裏面とこれら周辺に位置する側面とを有する基板本体と、該基板本体の表面側に先部が該表面よりも外側に突出して形成された少なくとも一対の素子搭載用パッドと、上記基板本体の表面、裏面、および側面の少なくとも何れかに形成された一対の外部接続端子と、を備えた配線基板であって、
上記素子搭載用パッドの基部、あるいは該基部の一部は、上記基板本体の表面に形成された複数の凹部内ごとに位置しており、
上記素子搭載用パッドと上記外部接続端子との間は、第1接続配線を介して、電気的に接続されていると共に、
上記素子搭載用パッドごとには、上記基板本体の内部に形成された内層配線が個別に接続されている、
ことを特徴とする配線基板。
A substrate main body made of ceramic and having opposing front and back surfaces and side surfaces located in the periphery thereof, and at least a pair of elements formed on the front surface side of the substrate main body so that the front portion protrudes outward from the surface A wiring board comprising a pad and a pair of external connection terminals formed on at least one of the front surface, the back surface, and the side surface of the substrate body,
The base part of the element mounting pad, or a part of the base part is located in each of the plurality of recesses formed on the surface of the substrate body,
The element mounting pad and the external connection terminal are electrically connected via a first connection wiring,
For each element mounting pad, the inner layer wiring formed inside the substrate body is individually connected.
A wiring board characterized by that.
前記基板本体の表面側において、前記素子搭載用パッドは、互いに異極となる一対が一組となる組パッドを構成しており、
複数組の上記組パッドは、上記基板本体の表面側において平面視で直線状または並列状に配置され、且つ該組パッドごとにおける一方の素子搭載用パッドは、隣り合う組パッドにおける他方の素子搭載用パッドと第2接続配線を介して導通可能とされていると共に、
上記複数組の組パッドにおいて、上記第2接続配線を介して電気的に接続されていない一方または他方の素子搭載用パッドは、前記第1接続配線を介して、互いに異極となる一対の前記外部接続端子と個別に接続されている、
ことを特徴とする請求項1に記載の配線基板。
On the surface side of the substrate body, the element mounting pad constitutes a pair of pads each having a pair of different polarities,
The plurality of sets of the set pads are arranged linearly or in parallel in a plan view on the surface side of the substrate body, and one element mounting pad for each set pad is mounted on the other element in the adjacent set pad And can be conducted through the pad and the second connection wiring,
In the plurality of sets of sets of pads, one or the other element mounting pad that is not electrically connected via the second connection wiring is a pair of the polarities that are different from each other via the first connection wiring. Individually connected to the external connection terminal,
The wiring board according to claim 1.
前記組パッドを構成する個々の素子搭載用パッドには、前記基板本体の内部に形成された前記内層配線が個別に接続されている、
ことを特徴とする請求項1または2に記載の配線基板。
The inner layer wiring formed inside the substrate body is individually connected to each element mounting pad constituting the set pad,
The wiring board according to claim 1 or 2, wherein
前記基板本体の表面側において、互いに隣接する素子搭載用パッド同士間の平面視における距離は、50μm以上である、
ことを特徴とする請求項1乃至3の何れか一項に記載の配線基板。
On the surface side of the substrate body, the distance in plan view between the element mounting pads adjacent to each other is 50 μm or more.
The wiring board according to any one of claims 1 to 3, wherein
前記基板本体の裏面側には、平面視において前記素子搭載用パッドと少なくとも一部が重複する単数または複数の金属パッドが形成されている、
ことを特徴とする請求項1乃至4の何れか一項に記載の配線基板。
On the back side of the substrate body, a single or a plurality of metal pads at least partially overlapping with the element mounting pads in plan view are formed.
The wiring board according to any one of claims 1 to 4, wherein the wiring board is provided.
前記金属パッドは、基部が前記基板本体の裏面に形成された凹部内に位置し、且つ先部が前記裏面よりも外側に突出して形成されている、
ことを特徴とする請求項5に記載の配線基板。
The metal pad is formed such that a base portion is located in a recess formed on the back surface of the substrate body, and a tip portion protrudes outward from the back surface.
The wiring board according to claim 5.
JP2017012593A 2017-01-27 2017-01-27 Wiring board Pending JP2018120999A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017012593A JP2018120999A (en) 2017-01-27 2017-01-27 Wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017012593A JP2018120999A (en) 2017-01-27 2017-01-27 Wiring board

Publications (1)

Publication Number Publication Date
JP2018120999A true JP2018120999A (en) 2018-08-02

Family

ID=63044052

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017012593A Pending JP2018120999A (en) 2017-01-27 2017-01-27 Wiring board

Country Status (1)

Country Link
JP (1) JP2018120999A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112242476A (en) * 2019-07-16 2021-01-19 佛山市国星光电股份有限公司 A kind of LED display unit group and display panel

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005347401A (en) * 2004-06-01 2005-12-15 Meiko:Kk Optical element chip parts
JP2008258214A (en) * 2007-03-31 2008-10-23 Sumitomo Metal Electronics Devices Inc Multilayer wiring board for mounting light-emitting device, and its manufacturing method
JP2009044027A (en) * 2007-08-10 2009-02-26 Shinko Electric Ind Co Ltd Heat dissipation package and semiconductor device
JP2010171170A (en) * 2009-01-22 2010-08-05 Hitachi Cable Ltd Copper circuit wiring board and method for manufacturing the same
JP2013045943A (en) * 2011-08-25 2013-03-04 Citizen Holdings Co Ltd Semiconductor light-emitting device and manufacturing method of the same
JP2013175578A (en) * 2012-02-24 2013-09-05 Kyocera Corp Wiring board and semiconductor device
JP2014120737A (en) * 2012-12-19 2014-06-30 Ngk Spark Plug Co Ltd Ceramic substrate and manufacturing method therefor
JP2014120738A (en) * 2012-12-19 2014-06-30 Ngk Spark Plug Co Ltd Ceramic substrate and manufacturing method therefor
WO2015033700A1 (en) * 2013-09-05 2015-03-12 シャープ株式会社 Substrate for light emitting device, light emitting device, and method for manufacturing substrate for light emitting device
JP2015122396A (en) * 2013-12-24 2015-07-02 日亜化学工業株式会社 Wiring board and light emitting device
JP2015233085A (en) * 2014-06-10 2015-12-24 新光電気工業株式会社 WIRING BOARD, SEMICONDUCTOR DEVICE, AND WIRING BOARD MANUFACTURING METHOD

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005347401A (en) * 2004-06-01 2005-12-15 Meiko:Kk Optical element chip parts
JP2008258214A (en) * 2007-03-31 2008-10-23 Sumitomo Metal Electronics Devices Inc Multilayer wiring board for mounting light-emitting device, and its manufacturing method
JP2009044027A (en) * 2007-08-10 2009-02-26 Shinko Electric Ind Co Ltd Heat dissipation package and semiconductor device
JP2010171170A (en) * 2009-01-22 2010-08-05 Hitachi Cable Ltd Copper circuit wiring board and method for manufacturing the same
JP2013045943A (en) * 2011-08-25 2013-03-04 Citizen Holdings Co Ltd Semiconductor light-emitting device and manufacturing method of the same
JP2013175578A (en) * 2012-02-24 2013-09-05 Kyocera Corp Wiring board and semiconductor device
JP2014120737A (en) * 2012-12-19 2014-06-30 Ngk Spark Plug Co Ltd Ceramic substrate and manufacturing method therefor
JP2014120738A (en) * 2012-12-19 2014-06-30 Ngk Spark Plug Co Ltd Ceramic substrate and manufacturing method therefor
WO2015033700A1 (en) * 2013-09-05 2015-03-12 シャープ株式会社 Substrate for light emitting device, light emitting device, and method for manufacturing substrate for light emitting device
JP2015122396A (en) * 2013-12-24 2015-07-02 日亜化学工業株式会社 Wiring board and light emitting device
JP2015233085A (en) * 2014-06-10 2015-12-24 新光電気工業株式会社 WIRING BOARD, SEMICONDUCTOR DEVICE, AND WIRING BOARD MANUFACTURING METHOD

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112242476A (en) * 2019-07-16 2021-01-19 佛山市国星光电股份有限公司 A kind of LED display unit group and display panel
CN112242476B (en) * 2019-07-16 2022-03-18 佛山市国星光电股份有限公司 LED display unit group and display panel

Similar Documents

Publication Publication Date Title
JP2009071013A (en) Light emitting device mounting board
JP2003309292A (en) Metal core substrate for surface mounted light emitting diode and method of manufacturing the same
JP2008294253A (en) Light-emitting element mounting wiring board
CN101266850A (en) Electrostatic countermeasure component and electronic component module using the same
JP2006216764A (en) Light-emitting element mounting wiring board
JP4387160B2 (en) Manufacturing method of light emitting element storage package
JP2012094679A (en) Substrate manufacturing method
TW201622500A (en) Wiring substrate and multi-piece wiring substrate
CN101997079B (en) Light-emitting device
JP2008270327A (en) Electrostatic countermeasure component and light emitting diode module using the same
CN110612780B (en) Multi-connection wiring board, package for housing electronic component, and electronic device
JP2012084786A (en) Led package
JP2004259893A (en) Light emitting element storage package and light emitting device
JP6613089B2 (en) Wiring board and manufacturing method thereof
JP6713890B2 (en) Wiring board and manufacturing method thereof
JP2018120999A (en) Wiring board
JP5173903B2 (en) Light emitting element storage package and light emitting device
JP5855822B2 (en) Multiple wiring board
JP2008016593A (en) Light-emitting element mounting wiring board
JP5956185B2 (en) Multiple wiring board
JP2013008826A (en) Wiring board for light emitting element mounting and manufacturing method of the same
JP7358525B2 (en) Substrates for mounting electronic elements, electronic devices, and electronic modules
JP2006024878A (en) Wiring board of multiple allocation and its manufacturing method
JP6857504B2 (en) Wiring board and its manufacturing method
JP2008130946A (en) Multi-cavity ceramic substrate, ceramic wiring substrate and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190620

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20200210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200929

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210202

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210803