JP2018117071A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2018117071A JP2018117071A JP2017007666A JP2017007666A JP2018117071A JP 2018117071 A JP2018117071 A JP 2018117071A JP 2017007666 A JP2017007666 A JP 2017007666A JP 2017007666 A JP2017007666 A JP 2017007666A JP 2018117071 A JP2018117071 A JP 2018117071A
- Authority
- JP
- Japan
- Prior art keywords
- case body
- semiconductor device
- connection terminal
- terminal portion
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H10W40/10—
-
- H10W40/037—
-
- H10W40/255—
-
- H10W70/20—
-
- H10W70/65—
-
- H10W72/071—
-
- H10W76/136—
-
- H10W76/153—
-
- H10W90/701—
-
- H10W74/01—
-
- H10W74/111—
-
- H10W76/15—
-
- H10W76/47—
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Geometry (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Description
<半導体装置の構成>
図1は、本発明の実施の形態1に係る半導体装置の部分断面模式図である。図2は、図1に示した半導体装置の部分斜視模式図である。図1は、半導体装置をベース板4に垂直に切断した際の断面を示している。図1に示した半導体装置では、導電パターン1を有する絶縁板2と半導体チップ3とを搭載したベース板4に、ベース板4の外周を囲むように外周ケース体5が接着される。外周ケース体5に沿って配置された外部接続端子6(以下、端子6とも呼ぶ)の一端が導電パターン1と電気的に接続されている。外周ケース体5の内周側は、熱硬化性の樹脂層7で封止されている。
本開示に従った半導体装置は、ベース体としてのベース板4と、絶縁板2と、導体層としての導電パターン1と、半導体素子としての半導体チップ3と、外周ケース体5と、端子部材としての外部接続端子6と、樹脂層7とを備える。絶縁板2は、ベース板4の表面上に配置される。導電パターン1は、絶縁板2の表面に形成される。半導体チップ3は、導電パターン1に接続される。外周ケース体5は、ベース板4の外周を囲むように配置される。外周ケース体5には、複数の凹部としての誘い部分5aが形成される。複数の誘い部分5aは、外周ケース体5においてベース板4側と反対側の上端面に開口した上端開口部5bを含む。外周ケース体5の内周面には、上端開口部5bに連なり、上端面側からベース板4側に延びるとともに誘い部分5aに連なる内周側開口部5cが形成される。外周ケース体5の周方向において、内周側開口部5cの幅は誘い部分5aの幅より狭い。外部接続端子6は、第1挿入部16aと、第1外側端子部16bと、第1接続端子部16cとを含む。第1挿入部16aは、複数の誘い部分5aのうちの第1の誘い部分5aに挿入される。第1外側端子部16bは、第1挿入部16aと連なり第1の誘い部分5aの上端開口部5bを介して外周ケース体5の外側に延在する。第1接続端子部16cは、第1挿入部16aと連なり内周側開口部5cを介して導電パターン1の上にまで延在するとともに導電パターン1と接続される。樹脂層7は、絶縁板2と外周ケース体5とにより囲まれた領域において半導体チップ3と第1接続端子部16cとを少なくとも封止する。
上述した半導体装置において、ベース板として、絶縁板2と銅などからなるベース板4が一体となった構造を持つ一体型絶縁ベース板を用いてもよい。つまり、上記半導体装置では、ベース板4と絶縁板2とが一体となっていてもよい。この場合、ベース板4と絶縁板2とを接続する工程を削減でき、また部品のハンドリングも容易になるので、半導体装置の製造コストを低減できる。なお、絶縁板2としてはエポキシ樹脂などの樹脂絶縁物や、窒化珪素、窒化アルミニウム、アルミナなどのセラミック絶縁物が用いられる。
図4は、本発明の実施の形態1に係る半導体装置の製造方法を説明するためのフローチャートである。図5および図6は、図4に示した半導体装置の製造方法を説明するための模式図である。図7は、図4に示した半導体装置の製造方法を説明するための斜視模式図である。図4〜図7を用いて、本実施の形態に係る半導体装置の製造方法を説明する。
<半導体装置の構成>
図8は、本発明の実施の形態2に係る半導体装置の部分斜視模式図である。図9は、図8に示した半導体装置の変形例を示す部分斜視模式図である。
上記半導体装置において、複数の誘い部分5aは、図8および図9に示すように第1の誘い部分5aに隣接する第2の誘い部分5aを含む。たとえば、図8および図9では、右から第1の誘い部分5aおよび第2の誘い部分5aが並んでいる。外部接続端子6は、第2挿入部16aと、第2外側端子部16bとを含む。第2挿入部16aは、第2の誘い部分5aに挿入される。第2外側端子部16bは、第2挿入部16aと連なり第2の誘い部分5aの上端開口部5bを介して外周ケース体5の外側に延在する。第1接続端子部16cは、第2挿入部16aと隣接する位置まで延在するとともに第2挿入部16aと連なるように構成されている。
<半導体装置の構成>
図10は、本発明の実施の形態3に係る半導体装置の部分断面模式図である。図11は、図10に示した半導体装置の部分斜視模式図である。図10および図11に示した半導体装置は、基本的には図1および図2に示した半導体装置と同様の構成を備えるが、外部接続端子6の形状および外周ケース体5の形状が図1に示した半導体装置と異なっている。すなわち、図10および図11に示した半導体装置では、外周ケース体5にあらかじめ斜面を形成している。また、外部接続端子6は、その斜面に沿うように配置され、導電パターン1まで直線的に延びるような端子構造を持つ。
上記半導体装置において、第1接続端子部16cは、導電パターン1の表面に対して傾斜した傾斜部を含む。この場合、外部接続端子6の第1接続端子部16cが、導電パターン1の表面に対して平行な部分と垂直な部分とが屈曲部によりつながった構成である場合より、第1接続端子部16cの電流経路長を短くできる。このため、外部接続端子6のインダクタンスを低減できる。
<半導体装置の構成>
図12は、本発明の実施の形態4に係る半導体装置の部分断面模式図である。図12に示した半導体装置は、基本的に図1に示した半導体装置と同様の構成を備えるが、外部接続端子6と導電パターン1との接続部の構成が異なる。すなわち、図12に示した半導体装置では、外部接続端子6と導電パターン1との接続の際に、外部接続端子6を導電パターン1と接触するように配置してから外部接続端子6の上部よりツールを用いて外部接続端子6に超音波振動を印加した。その超音波振動による摩擦熱で、外部接続端子6と導電パターン1とは熱溶着部11により電気的に接合される。この超音波振動接合では、加熱および冷却の工程が不要であるため、半導体装置の製造工程を簡略化できる。
図12に示した上記半導体装置において、第1接続端子部16cは、超音波接合部としての熱溶着部11を介して導電パターン1に接続されている。この場合、超音波接合法を用いて第1接続端子部16cを導電パターン1に接続するので、はんだ等の接合材を予め第1接続端子部16cに配置するといった工程が不要になるため、半導体装置の製造工程を簡略化できる。
<半導体装置の構成>
図14は、本発明の実施の形態5に係る半導体装置の部分斜視模式図である。図14に示した半導体装置は、基本的には図1および図2に示した半導体装置と同様の構成を備えるが、外部接続端子6の形状が図1に示した半導体装置と異なっている。すなわち、図14に示した半導体装置では、外部接続端子6の外部接続部分である外側端子部16bがプレスフット形状になった端子を使用する。プレスフィット形状とは、図14のような外側端子部16bが空隙領域を持つ構造で、空隙部分を中心に端子が屈曲することで延在方向での長さが伸縮可能となっている構造である。プレスフィット形状の例としては、図14に示すようなループ状の構造でもよいし、コイルバネ形状としてもよいし、弾性変形可能な屈曲部を形成してもよい。
上記半導体装置において、第1外側端子部16bは、第1外側端子部16bの延在方向における長さを可変とする弾性変形部であるプレスフィット形状を含む。この場合、第1外側端子部16bが外部電極などと接続されるときに、当該第1外側端子部16bを外部電極に押圧するように半導体装置を配置することで、第1外側端子部16bを外部電極に確実に接触させることができる。この結果、外部接続端子6と外部電極との電気的接続の信頼性を高めることができる。また、外部接続端子6の上部より配置した制御基板等の電極を、はんだ接着等の処理をすることなく外部接続端子6に接続することができる。これにより外部接続端子6の利便性が向上する。
Claims (9)
- ベース体と、
前記ベース体の表面上に配置された絶縁板と、
前記絶縁板の表面に形成された導体層と、
前記導体層に接続された半導体素子と、
前記ベース体の外周を囲むように配置された外周ケース体とを備え、
前記外周ケース体には、複数の凹部が形成され、
前記複数の凹部は、前記外周ケース体において前記ベース体側と反対側の上端面に開口した上端開口部を含み、
前記外周ケース体の内周面には、前記上端開口部に連なり、前記上端面側から前記ベース体側に延びるとともに前記凹部に連なる内周側開口部が形成され、
前記外周ケース体の周方向において、前記内周側開口部の幅は前記凹部の幅より狭く、
前記複数の凹部のうちの第1の凹部に挿入された第1挿入部と、前記第1挿入部と連なり前記第1の凹部の前記上端開口部を介して前記外周ケース体の外側に延在する第1外側端子部と、前記第1挿入部と連なり前記内周側開口部を介して前記導体層の上にまで延在するとともに前記導体層と接続された第1接続端子部とを含む端子部材と、
前記絶縁板と前記外周ケース体とにより囲まれた領域において前記半導体素子と前記第1接続端子部とを少なくとも封止する樹脂層とを備える、半導体装置。 - 前記ベース体と前記絶縁板とが一体となっている、請求項1に記載の半導体装置。
- 前記複数の凹部は、前記第1の凹部に隣接する第2の凹部を含み、
前記端子部材は、前記第2の凹部に挿入された第2挿入部と、前記第2挿入部と連なり前記第2の凹部の前記上端開口部を介して前記外周ケース体の外側に延在する第2外側端子部とを含み、
前記第1接続端子部は、前記第2挿入部と隣接する位置まで延在するとともに前記第2挿入部と連なるように構成されている、請求項1または請求項2に記載の半導体装置。 - 前記第1接続端子部は、前記導体層の表面に対して傾斜した傾斜部を含む、請求項1〜請求項3のいずれか1項に記載の半導体装置。
- 前記第1挿入部と前記第1接続端子部との境界部には切欠き部が形成され、
前記外周ケース体において前記内周側開口部の側壁を構成する部分の一部が前記切欠き部の内側に配置されている、請求項1〜請求項4のいずれか1項に記載の半導体装置。 - 前記第1外側端子部は、前記第1外側端子部の延在方向における長さを可変とする弾性変形部を含む、請求項1〜請求項5のいずれか1項に記載の半導体装置。
- 前記第1接続端子部は、超音波接合部を介して前記導体層に接続されている、請求項1〜請求項6のいずれか1項に記載の半導体装置。
- 前記第1接続端子部は、はんだを用いて前記導体層に接続されている、請求項1〜請求項6のいずれか1項に記載の半導体装置。
- ベース体と、前記ベース体の表面上に配置された絶縁板と、前記絶縁板の表面に形成された導体層と、前記導体層に接続された半導体素子とを含む積層体を準備する工程と、
前記積層体に、前記ベース体の外周を囲むように外周ケース体を接続する工程とを備え、
前記外周ケース体には、複数の凹部が形成され、
前記複数の凹部は、前記外周ケース体において前記ベース体側と反対側の上端面に開口した上端開口部を含み、
前記外周ケース体の内周面には、前記上端開口部に連なり、前記上端面側から前記ベース体側に延びるとともに前記凹部に連なる内周側開口部が形成され、
前記外周ケース体の周方向において、前記内周側開口部の幅は前記凹部の幅より狭く、
前記複数の凹部のうちの第1の凹部に、前記上端開口部から端子部材を挿入する工程を備え、
前記端子部材は、前記第1の凹部に挿入される第1挿入部と、前記第1挿入部と連なり前記第1の凹部の前記上端開口部を介して前記外周ケース体の外側に延在する第1外側端子部と、前記第1挿入部と連なり前記内周側開口部を介して前記導体層の上にまで延在する第1接続端子部とを含み、
前記第1接続端子部を前記導体層と接続する工程と、
前記絶縁板と前記外周ケース体とにより囲まれた領域において前記半導体素子と前記第1接続端子部とを少なくとも封止する樹脂層を形成する工程とを備える、半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017007666A JP6755197B2 (ja) | 2017-01-19 | 2017-01-19 | 半導体装置およびその製造方法 |
| US15/725,303 US10319661B2 (en) | 2017-01-19 | 2017-10-05 | Semiconductor device and method of manufacturing the same |
| DE102017221427.9A DE102017221427B4 (de) | 2017-01-19 | 2017-11-29 | Halbleiteranordnung und Verfahren zum Herstellen derselben |
| CN201810053857.8A CN108336057B (zh) | 2017-01-19 | 2018-01-19 | 半导体装置及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017007666A JP6755197B2 (ja) | 2017-01-19 | 2017-01-19 | 半導体装置およびその製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2018117071A true JP2018117071A (ja) | 2018-07-26 |
| JP2018117071A5 JP2018117071A5 (ja) | 2019-07-11 |
| JP6755197B2 JP6755197B2 (ja) | 2020-09-16 |
Family
ID=62716859
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017007666A Active JP6755197B2 (ja) | 2017-01-19 | 2017-01-19 | 半導体装置およびその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US10319661B2 (ja) |
| JP (1) | JP6755197B2 (ja) |
| CN (1) | CN108336057B (ja) |
| DE (1) | DE102017221427B4 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022111597A (ja) * | 2021-01-20 | 2022-08-01 | 三菱電機株式会社 | 半導体モジュール |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20170084521A1 (en) * | 2015-09-18 | 2017-03-23 | Industrial Technology Research Institute | Semiconductor package structure |
| JP7190985B2 (ja) * | 2019-08-05 | 2022-12-16 | 三菱電機株式会社 | 半導体装置 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06334070A (ja) * | 1993-05-27 | 1994-12-02 | Sanyo Electric Co Ltd | 混成集積回路装置 |
| JPH07153907A (ja) * | 1993-11-29 | 1995-06-16 | Sansha Electric Mfg Co Ltd | 電力用半導体モジュール |
| JP2008153368A (ja) * | 2006-12-15 | 2008-07-03 | Mitsubishi Electric Corp | 半導体装置 |
| JP2008252055A (ja) * | 2007-03-08 | 2008-10-16 | Fuji Electric Device Technology Co Ltd | 半導体装置およびその製造方法 |
| JP2009021286A (ja) * | 2007-07-10 | 2009-01-29 | Mitsubishi Electric Corp | 電力用半導体装置 |
| US20140167242A1 (en) * | 2012-12-14 | 2014-06-19 | Samsung Electro-Mechanics Co., Ltd. | Power module package |
| WO2015141325A1 (ja) * | 2014-03-19 | 2015-09-24 | 富士電機株式会社 | 半導体装置及びその製造方法 |
| JP2016219778A (ja) * | 2015-05-15 | 2016-12-22 | 三菱電機株式会社 | 電力用半導体装置 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7944042B2 (en) | 2007-03-08 | 2011-05-17 | Fuji Electric Device Technology Co., Ltd. | Semiconductor device and method of manufacturing same |
| JP2009130007A (ja) * | 2007-11-21 | 2009-06-11 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JP4894784B2 (ja) * | 2008-02-27 | 2012-03-14 | 三菱電機株式会社 | 半導体装置とその製造方法 |
| JP5211364B2 (ja) | 2010-05-07 | 2013-06-12 | 三菱電機株式会社 | 半導体装置 |
| WO2011149017A1 (ja) * | 2010-05-27 | 2011-12-01 | 京セラ株式会社 | 半導体モジュール基板および半導体モジュール |
| JP2013051366A (ja) * | 2011-08-31 | 2013-03-14 | Hitachi Ltd | パワーモジュール及びその製造方法 |
| JP2013069782A (ja) * | 2011-09-21 | 2013-04-18 | Toshiba Corp | 半導体装置 |
| EP2816598B1 (en) * | 2012-02-13 | 2020-03-18 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor device and method for manufacturing same |
| JP5935374B2 (ja) | 2012-02-17 | 2016-06-15 | 富士電機株式会社 | 半導体モジュールの製造方法 |
| KR101443972B1 (ko) * | 2012-10-31 | 2014-09-23 | 삼성전기주식회사 | 일체형 전력 반도체 모듈 |
| JP6341822B2 (ja) * | 2014-09-26 | 2018-06-13 | 三菱電機株式会社 | 半導体装置 |
| US9979105B2 (en) * | 2015-05-15 | 2018-05-22 | Mitsubishi Electric Corporation | Power semiconductor device |
| JP6625044B2 (ja) | 2016-12-28 | 2019-12-25 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
-
2017
- 2017-01-19 JP JP2017007666A patent/JP6755197B2/ja active Active
- 2017-10-05 US US15/725,303 patent/US10319661B2/en active Active
- 2017-11-29 DE DE102017221427.9A patent/DE102017221427B4/de active Active
-
2018
- 2018-01-19 CN CN201810053857.8A patent/CN108336057B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06334070A (ja) * | 1993-05-27 | 1994-12-02 | Sanyo Electric Co Ltd | 混成集積回路装置 |
| JPH07153907A (ja) * | 1993-11-29 | 1995-06-16 | Sansha Electric Mfg Co Ltd | 電力用半導体モジュール |
| JP2008153368A (ja) * | 2006-12-15 | 2008-07-03 | Mitsubishi Electric Corp | 半導体装置 |
| JP2008252055A (ja) * | 2007-03-08 | 2008-10-16 | Fuji Electric Device Technology Co Ltd | 半導体装置およびその製造方法 |
| JP2009021286A (ja) * | 2007-07-10 | 2009-01-29 | Mitsubishi Electric Corp | 電力用半導体装置 |
| US20140167242A1 (en) * | 2012-12-14 | 2014-06-19 | Samsung Electro-Mechanics Co., Ltd. | Power module package |
| WO2015141325A1 (ja) * | 2014-03-19 | 2015-09-24 | 富士電機株式会社 | 半導体装置及びその製造方法 |
| JP2016219778A (ja) * | 2015-05-15 | 2016-12-22 | 三菱電機株式会社 | 電力用半導体装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022111597A (ja) * | 2021-01-20 | 2022-08-01 | 三菱電機株式会社 | 半導体モジュール |
| JP7479310B2 (ja) | 2021-01-20 | 2024-05-08 | 三菱電機株式会社 | 半導体モジュール |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6755197B2 (ja) | 2020-09-16 |
| DE102017221427B4 (de) | 2022-08-25 |
| US20180204782A1 (en) | 2018-07-19 |
| CN108336057A (zh) | 2018-07-27 |
| CN108336057B (zh) | 2022-01-28 |
| US10319661B2 (en) | 2019-06-11 |
| DE102017221427A1 (de) | 2018-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6304974B2 (ja) | 半導体装置 | |
| JP6012533B2 (ja) | 電力用半導体装置 | |
| EP3226292B1 (en) | Lead frame, semiconductor device, method for manufacturing lead frame, and method for manufacturing semiconductor device | |
| JP5665729B2 (ja) | 電力用半導体装置 | |
| JP5071405B2 (ja) | 電力用半導体装置 | |
| JP6256309B2 (ja) | 電力用半導体装置 | |
| WO2009150995A1 (ja) | 電力半導体回路装置およびその製造方法 | |
| CN102456652A (zh) | 功率半导体装置 | |
| JP2012084708A (ja) | 半導体装置 | |
| JPH10335579A (ja) | 大電力半導体モジュール装置 | |
| JP5859906B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| WO2015174158A1 (ja) | パワー半導体モジュールおよび複合モジュール | |
| JP2008124468A (ja) | 電力モジュール | |
| JP2015026820A (ja) | 電子装置 | |
| JP4967701B2 (ja) | 電力半導体装置 | |
| JP3881502B2 (ja) | 電力用半導体モジュール | |
| JP6755197B2 (ja) | 半導体装置およびその製造方法 | |
| WO2015001766A1 (ja) | 電子装置 | |
| US20050161782A1 (en) | Hybrid integrated circuit device and manufacturing method of the same | |
| JP2009164240A (ja) | 半導体装置 | |
| JP5793295B2 (ja) | 半導体装置 | |
| JP6625044B2 (ja) | 半導体装置およびその製造方法 | |
| JP2017028131A (ja) | パッケージ実装体 | |
| JP4864990B2 (ja) | 半導体装置 | |
| CN219832634U (zh) | Igbt组件和压缩机 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190607 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190607 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200317 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200319 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200511 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200609 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200702 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200728 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200825 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6755197 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |