JP2018109744A - チルトパターニングによりｉｃチップを製造するための方法および装置 - Google Patents

Abstract

【課題】チルトパターニングによって、従来のリソグラフィプロセスによって与えられるものより小さな寸法の形状によってＩＣダイを製造する方法、及び装置を提供する。【解決手段】材料スタックの第１の材料層４０８上にマンドレル４１４−１から４１４−３が作製される。これらのマンドレルは、マンドレルに対してある入射角で照射されるエネルギーの場から材料層の一部分を遮蔽する。材料層の遮蔽された部分は、第２の材料層４１０、及び４０６の一部分をマスクして、ＩＣダイの基板上に膜パターンを形成するために使用され得る。【選択図】図４ａ

Description

［関連出願の相互参照］
本開示は、２０１６年１１月２１日に出願された米国特許仮出願第６２／４２４，９７１号に基づく優先権を主張する。その開示内容全体は、参照により本明細書に組み込まれる。

集積回路（ＩＣ）チップまたはダイを製造するための従来の技術は、通常、リソグラフィプロセスに依存している。リソグラフィプロセスにおいては、マスクおよびレンズを通して、半導体ウェハ上にエネルギー場が照射される。その後、現像プロセスによって、照射エネルギーに対して露光された区域の材料が半導体ウェハから除去される。材料の下層部分はしばしばエッチングプロセスによって除去され、照射されたエネルギー場が通るマスクと相関する、ＩＣダイ構造のパターンを形成する。このプロセスによって形成されるＩＣダイ構造の最小寸法は、通常、レンズ系によって制限され、レンズ系の光学特性は、回折の物理法則によって制約される。いくつかの場合、レンズ系の能力を拡張してより小さい形状を形成すべく、所望のＩＣダイ構造のパターンを複数の対応するマスクによる複数のインターリーブされたパターンに分割することによる複数のリソグラフィ−エッチングサイクル（例えば、ダブルパターニング）が使用される。しかしながら、複数のリソグラフィ−エッチングサイクルの使用は、しばしば、ＩＣダイ構造の欠陥密度を増大させ、追加プロセスの複雑さを導入し、ＩＣダイを製造するための総コストを増加させる。

この概要は、詳細な説明および図面においてさらに説明される主題を導入するために提供される。従って、この概要は、必須な特徴を説明するものとみなされるべきではなく、請求される主題の範囲を限定するために使用されるべきでもない。

いくつかの態様において、パターニングされるべき膜上に、照射エネルギーに対して感応性の第１の材料層と、照射エネルギーに対して感応性のない第２の材料層とを有する材料スタックを成膜する方法が説明される。その後、この材料スタック上にマンドレルが作製され、その後で、コリメートされたエネルギーの場が、マンドレルに対してある入射角で照射される。これらのマンドレルは、第１の材料層の一部分をコリメートされたエネルギーの場から遮蔽し、第１の材料層の他の部分をコリメートされたエネルギーの場に露光させる。材料スタックからこれらのマンドレルを除去した後、第２の材料層、および、第１の材料層のうちエネルギーに露光された他の部分が除去される。この膜のうち、第１の材料層の一部分によってもはやマスクされない部分が除去され、その後、第１の材料層の未露光部が除去されて、パターニングされた膜を露出させる。

他の態様において、第１のモジュール、第２のモジュール、およびこれらのモジュールの制御システムを備える装置が説明される。第１のモジュールは、リソグラフィマスクおよびレンズ系を通して、コリメートされたエネルギー場を照射するように構成される。第２のモジュールは、第１のモジュールまたはそこから照射されるエネルギーに対して半導体ウェハを位置決めするように構成される。制御システムは、半導体ウェハに対するコリメートされたエネルギー場の入射角が入射の法線角度から変動され得るように、この装置の第１のモジュールまたは第２のモジュールを制御するように構成される。

１または複数の実装形態の詳細は、添付の図面および以下の説明に記載される。その他の特徴および利点が、説明および図面から、そして特許請求の範囲から明らかとなるであろう。

ＩＣダイを製造するためのチルトパターニング（ｔｉｌｔｅｄ ｐａｔｔｅｒｎｉｎｇ）の１または複数の態様の詳細が以下に説明される。説明および図面中の異なる場合における同じ参照番号の使用は、同様な要素を示してよい。
１または複数の態様に従った、ＩＣダイをパターニングするためのリソグラフィツールを含む例示的動作環境を図示する。 様々な材料スタックおよびマンドレルの構成を有する半導体ウェハの例示的断面を図示する。 １または複数の態様に従った、ＩＣダイを製造するための例示的方法を描写する。 １または複数の態様に従って製造されている様々な段階のＩＣダイの例示的断面を図示する。 １または複数の態様に従って製造されている様々な段階のＩＣダイの例示的断面を図示する。 エネルギーに感応性の材料をより下層に有するＩＣダイを製造するための別の例示的方法を描写する。 １または複数の態様に従って製造されている様々な段階のＩＣダイの他の例示的断面を図示する。 １または複数の態様に従って製造されている様々な段階のＩＣダイの他の例示的断面を図示する。 １または複数の態様に従った、ＩＣダイを製造するための別の例示的方法を描写する。 反復チルトパターニングによって製造されるＩＣダイの例示的断面を図示する。 １または複数の態様に従った、リソグラフィツールのチルトコンポーネントに対する例示的方法を描写する。 １または複数の態様に従った、チルトパターニングを実装するためのリソグラフィツールの例示的構成を図示する。 １または複数の態様に従った、チルトパターニングを実装するためのリソグラフィツールの例示的構成を図示する。 １または複数の態様に従った、チルトパターニングを実装するためのリソグラフィツールの例示的構成を図示する。

集積回路（ＩＣ）ダイのライン、スペース、トレンチ、コンタクト、ビア、およびその他の形状を形成するための従来の製造プロセスは、通常、レンズの光学に関連した物理法則によって制限される光リソグラフィプロセスに依存している。特に、
で表されるレイリーの式を考える。ここで、Ｒは最小ハーフピッチまたは解像度であり、λは使用される光の波長であり、ＮＡはレンズ系の開口数であり、ｋ_１はプロセス能力ファクタである。今日の光物理学の能力によって制限されながら、単一のリソグラフィサイクルに対しておよそ３８ｎｍの最小解像度または最小形状寸法を、技術的な努力がもたらしている。より小さな寸法のＩＣダイ構造を製造するため、複数のリソグラフィ−エッチングサイクルでは、ＩＣダイ構造を形成するためのパターンを、複数の対応するマスク上で複数のインターリーブされたパターンに分割し得る。しかしながら、複数のインターリーブされたパターンを実装することに関連するそれぞれの追加的なリソグラフィ−エッチングサイクルは、別の組の高価な最小解像度のリソグラフィ−エッチングツールを必要とする。これは、ＩＣダイを製造することに関連するコストを増大させる。さらに、追加的なリソグラフィ−エッチングサイクルは、ＩＣダイの歩留まりの低下、半導体ウェハ当たりの廃棄コストの増加に寄与する、ＩＣダイ構造の欠陥密度をしばしば増大させる。

本開示は、チルトパターニングによりＩＣダイを製造するための装置および技術を説明する。これらの装置および技術は、より少ないリソグラフィ−エッチング工程を用いて、および／または低減されたコストで、より小さな形状を有するＩＣダイを形成するために実装されてよい。いくつかの態様において、ＩＣダイ製造プロセスの一部として、パターニングされるべき膜を覆う材料スタック上にマンドレルが作製される。これらのマンドレルは、マンドレルに対するある入射角で（例えば、傾けられて）リソグラフィツールによって照射されるエネルギーのコリメートされた場から、材料スタックの層の一部分を遮蔽してよい（例えば、遮ってよい）。マンドレルを除去した後、一連の処理段階により材料スタックの一部分または層を除去して、下層膜の一部分を露出してよい。これらの露出された膜部分はその後除去され、従来のリソグラフィプロセスによって与えられるものより小さな形状の製造を可能にするように、残存する膜部分をパターニングするのに効果的である。そうすることによって、より少ないリソグラフィ−エッチングサイクルを使用し、且つ、ＩＣダイ構造の低減された欠陥密度で、ＩＣダイが製造され得る。

本明細書にて説明されるこれらの態様およびその他の態様は、より少ないリソグラフィ−エッチングサイクルおよびより低コストのツールを使用して、従来のリソグラフィプロセスによって与えられるものより小さいところまで拡張された最小形状寸法を有するＩＣダイを製造するために実装されてよい。いくつかの場合において、チルトパターニングの態様が、メモリダイまたはプロセッサダイのような、非常に規則的な形状または繰り返される形状を有するＩＣダイを製造するために実装される。その代わりに、または追加的に、チルトパターニングの技術が、システムオンチップ（ＳｏＣ）ダイまたは超々大規模集積回路（ＵＬＳＩ）デバイスのような、高密度パターンと低密度パターンとの組み合わせを有するＩＣダイを製造するための他のリソグラフィプロセスと組み合わされてよい。

以下の説明は、動作環境、動作環境にて採用され得る技術、および、動作環境のコンポーネントが具現化されることのできるリソグラフィツールを説明する。本開示の文脈において、単なる例として、動作環境に対する参照が成される。

［動作環境］
図１は、リソグラフィツール１０２を含む例示的動作環境１００を図示する。リソグラフィツール１０２は、リソグラフィパターニングプロセスの一部として、ＩＣダイの半導体ウェハ１０４の表面上にエネルギーを照射するためのメカニズムおよび制御を含む。リソグラフィツール１０２によって照射されるまたは放射されるエネルギーは、紫外光（ＵＶ）、極端紫外（ＥＵＶ）光、電子ビーム、イオンビーム、またはＸ線ＥＭ波のような、任意の適切なタイプの電磁エネルギーまたは粒子を含んでよい。リソグラフィツール１０２は、プロセッサ１０６と、実行された場合に、リソグラフィパターニングプロセスの一部としての工程を当該プロセッサに実行させる命令を格納するコンピュータ可読ストレージ媒体１０８（ＣＲＭ１０８）とを含む。例えば、ＣＲＭ１０８は、リソグラフィツール１０２の機能を実装するためにプロセッサ１０６によって実行される、リソグラフィツール１０２のファームウェアまたはソフトウェアを格納してよい。

動作環境１００の文脈において、半導体ウェハ１０４は、リソグラフィツール１０２の露光モジュール１１２から生じる照射エネルギーに対して露光される。この例において、ツールの露光モジュール１１２は、様々なリソグラフィ工程を実装するためのエネルギー源１１４、リソグラフィマスク１１６、およびレンズ系１１８を含む。エネルギー源１１４は、ＵＶ光、ＥＵＶ光、電子ビーム（ｅビーム）、イオンビーム、またはＸ線ＥＭ波の形態でエネルギーを生成または放射することができる。エネルギー源１１４のエネルギーはリソグラフィマスク１１６を通して照射される。リソグラフィマスク１１６は、半導体ウェハ１０４の表面上に投影するための集積回路（ＩＣ）ダイのパターン（例えば、イメージまたはスケーリングされたイメージ）を定義するように構成されてよい。リソグラフィマスク１１６を通過したエネルギーは、レンズ系１１８の縮小レンズへと入る。レンズ系１１８は、リソグラフィマスク１１６のパターンを縮小、またはシュリンクさせてよく、半導体ウェハ１０４上にＩＣダイ構造を形成するのに適切な寸法にする。

リソグラフィツール１０２は、エネルギー源１１４またはレンズ系１１８のような露光モジュール１１２の他のコンポーネントに対して半導体ウェハ１０４を支持または操作するためのウェハモジュール１２０もまた含む。

リソグラフィツール１０２は、チルトコントローラ１２４もまた含む。チルトコントローラ１２４は、露光モジュール１１２またはウェハモジュール１２０のいずれかのコンポーネントのチルトを制御するために使用される。

図２は、１または複数の態様、概して２００に従った、様々な材料スタックおよびマンドレルの構成を有する半導体ウェハの例示的断面を図示する。

図２に示されるように、半導体ウェハ２０２は、パターニングされるべき膜２０６によって覆われたシリコン基板２０４を含む。膜２０６は、例えば、ポリシリコンまたは誘電体層であってよい。パターニングされるべき膜２０６の上には材料スタックが存在し、第２の材料層２１０上にわたる第１の材料層２０８を含む。第１の材料層２０８は、半導体ウェハ２０２上に照射され得るエネルギーに対して感応性の材料であって、例えば、ポジ型フォトレジスト材料であり得る。第２の材料層２１０は、半導体ウェハ２０２上に照射され得るエネルギーに対して感応性のない材料であって、窒化シリコン材料、酸窒化シリコン材料、または窒化チタン材料のようなハードマスク材料であり得る。材料スタックの上には、マンドレル２１２−１から２１２−３が存在し、これらは、一般的な、または低コストのリソグラフィプロセスを使用して作製される。マンドレル２１２−１から２１２−３は、照射エネルギーがこれらのマンドレルを通過して第１の材料層２０８と相互作用することを防止または遮蔽する材料から作製されてよい。

別の例として、パターニングされるべき膜２１８によって覆われたシリコン基板２１６を含む、図２の半導体ウェハ２１４を考える。膜２１８は、例えば、ポリシリコンまたは誘電体膜であってよい。パターニングされるべき膜２１８の上には材料スタックが存在し、下側の第１の材料層２２０および第２の材料層２２２を含む。第１の材料層２２０は、半導体ウェハ２１４上に照射され得るエネルギーに対して感応性の材料であって、例えば、ポジ型フォトレジスト材料であり得る。第２の材料層２２２は、半導体ウェハ２１４上に照射され得るエネルギーに対して感応性のない材料であり、例えば、アルゴンまたは酸素が注入された二酸化シリコン材料であり得る。材料スタックの上には、マンドレル２２４−１から２２４−３が存在し、これらは、一般的な、または低コストのリソグラフィプロセスを使用して作製される。マンドレル２２４−１から２２４−３は、照射エネルギーがこれらのマンドレルを通過して第１の材料層２２０と相互作用することを防止または遮蔽する材料から作製されてよい。

半導体ウェハ２０２および半導体ウェハ２１４複合体の構成に加えて、追加的な材料スタックの配列が可能である。半導体ウェハ２２６の断面によって図示されるように、シリコン基板２２８が、パターニングされるべき膜２３０によって覆われている。パターニングされるべき膜２３０の上には、例えば、反射防止コーティング材料であり得る第１の材料層２３２、例えば、窒化シリコン材料、酸窒化シリコン材料、または窒化チタン材料のようなハードマスク材料であり得る第２の材料層２３４、例えば、ポジ型フォトレジスト材料のように照射エネルギーに対して感応性の材料であり得る第３の材料層２３６、例えば、二酸化シリコン材料であり得る第４の材料層２３８を含む、例示的な４層の材料スタックが存在する。材料スタックの上には、マンドレル２４０−１から２４０−３が存在し、これらは、一般的な、または低コストのリソグラフィプロセスを使用して作製される。マンドレル２４０−１から２４０−３は、照射エネルギーがこれらのマンドレルを通過することを防止または遮蔽する材料から作製されてよい。４層の材料スタックを有する半導体ウェハ２２６は具体的な態様であるものの、多くの可能な構成のうちの１つを単なる例として図示することを意味するものであって、限定するものであることを意味するのではない。入手可能な配列から選択されるような、材料スタック内での材料層の具体的な量または順序は、所望のＩＣダイ特性、製造プロセス能力、製造コストの制約などに基づいて決定されてよい。

［チルトパターニングを用いたＩＣ製造のための技術］
以下の説明は、チルトパターニングのための技術を説明する。これらの技術は、リソグラフィツール１０２、制御システム１１０、およびチルトコントローラ１２４を含む動作環境１００のような、本明細書にて説明される環境およびエンティティのうちの任意のものを使用して実装され得る。これらの方法は、示されている工程の順序に必ずしも制限されるものではない。むしろ、これらの工程のいずれもが、本明細書にて説明される様々な態様を実装すべく、繰り返され、スキップされ、置換され、または並べ換えられてよい。さらに、同じエンティティによって実行されるのか、別個の複数のエンティティによって実行されるのか、または、これらの任意の組み合わせによって実行されるのかにかかわらず、これらの方法は、お互いと共に、全体的または部分的に使用されてよい。以下の説明の一部において、例として、図１の動作環境１００および図２のエンティティに対する参照が成されよう。そのような参照は、説明される態様を動作環境１００に限定するものとして捉えられるべきではなく、むしろ、様々な例の１つの例示として捉えられるべきである。

図３は、１または複数の態様に従った、ＩＣダイを製造するための例示的方法３００を描写するものであり、図１のリソグラフィツール１０２、制御システム１１０、またはチルトコントローラ１２４によって実行される工程を含む。

３０２において、ＩＣダイ製造プロセスの一部として、半導体ウェハ上のパターニングされるべき膜上に材料スタックが成膜される。この材料スタックは、第２の材料層上にわたって存在する第１の材料層を含む。いくつかの態様において、第１の材料層は照射エネルギーに対して感応性の材料であるのに対し、第２の材料層は照射エネルギーに対して感応性のない材料である。

例として、１または複数の態様に従って製造されている様々な段階のＩＣダイの例示的断面を図示する図４ａを考える。４００に示されるように、半導体ウェハ４０２はシリコン基板４０４およびパターニングされるべき膜４０６を含む。パターニングされるべき膜４０６の上には、第２の材料層４１０上にわたる第１の材料層４０８を含む材料スタックが存在する。この例において、第１の材料層４０８は、ポジ型フォトレジスト材料であり得る、照射エネルギーに対して感応性の材料を含む。第２の材料層４１０は、窒化シリコン材料、酸窒化シリコン材料、または、窒化チタン材料のようなハードマスク材料であり得る、照射エネルギーに対して感応性のない材料を含む。膜４０６、第１の材料層４０８、および第２の材料層４１０は、化学気相成長（ＣＶＤ）プロセスまたはスピンコートプロセスを含む、数多くの半導体製造プロセスのうちの任意の１つを使用して全面的に形成されてよい。

３０４において、材料スタックの第１の層上にマンドレルが作製される。本例の文脈において、また、４１２に示されるように、マンドレル４１４−１から４１４−３が、材料スタックの第１の材料層４０８上に作製される。マンドレル４１４−１から４１４−３は、低コストのリソグラフィおよびエッチングプロセス、並びに、照射エネルギーを透過させない材料を使用して作製されてよい。

３０６において、材料スタック上に作製されたマンドレルが、マンドレルの下にない第１の材料層の一部分をコリメートされたエネルギーの場から遮蔽し、第１の材料層の他の部分をコリメートされたエネルギーの場に露光させるような入射角で、コリメートされたエネルギーの場が照射される。

説明中の例を継続すると、４１６に示されるように、コリメートされたエネルギーの場４１８が、チルトコントローラ１２４を有するリソグラフィツール１０２のようなリソグラフィツールを使用して、マンドレル４１４−１から４１４−３に対するある入射角４２０で照射される。このような場合、入射角４２０は、リソグラフィツール１０２の露光モジュール１１２またはウェハモジュール１２０のいずれかの１または複数のコンポーネントの角度位置を変動させるチルトコントローラ１２４の結果であってよい。入射角４２０は、第１の材料層の部分４２２−１から４２２−４がコリメートされたエネルギーの場４１８から遮蔽されるようになっている（部分４２２−１は図示されないマンドレルによってコリメートされたエネルギーの場４１８から遮蔽される。これに対し、部分４２２−２から４２２−４は、それぞれ、マンドレル４１４−１から４１４−３によって遮蔽される）。第１の材料層の他の部分４２４−１から４２４−３は、コリメートされたエネルギーの場４１８に露光される。

３０８において、これらのマンドレルは材料スタックから除去される。本例の文脈において、また図４ｂの工程４２６に示されるように、シリコン基板４０４、パターニングされるべき膜４０６、第２の材料層４１０、第１の材料層の露光部４２４−１から４２４−３、および第１の材料層の未露光部４２８−１から４２８−４を残して、（４１４−１から４１４−３として以前に図示されていた）マンドレルが除去される。第１の材料層の未露光部４２８−１から４２８−４は、以前に図示された、第１の材料層のうちの遮蔽された部分４２２−１から４２２−４、並びに、第１の材料層のうちマンドレル４１４−１から４１４−３がその上に作製された部分を含むことに留意されたい。いくつかの場合において、これらのマンドレルは、ウェットエッチングプロセス、ドライエッチングプロセス、現像プロセス、化学機械研磨プロセス、または裏面研削プロセスであり得るプロセスを含む、１または複数の半導体製造プロセスを使用して除去されてよい。

３１０において、第１の材料層のうちコリメートされたエネルギーの場に露光された部分が除去される。４３０に図示されるように、第１の材料層のうちコリメートされたエネルギーの場に露光された部分（以前に図示されていた露光部４２４−１から４２４−３）が除去される。第１の材料層の未露光部４２８−１から４２８−４は残り、第２の材料層４１０およびパターニングされるべき膜４０６の一部分をマスクするように機能する。第１の材料層のうちコリメートされたエネルギーの場に露光された部分の除去は、第１の材料層の性質にとって適切な半導体製造プロセスを使用して成されてよい。例えば、もし第１の材料層がポジ型フォトレジスト材料であるならば、現像液を使用した現像プロセスが使用されてよい。

３１２において、第２の材料層および膜のうち、もはやマスクされていない部分が除去される。説明中の例によって工程４３２に図示されるように、第２の材料層および膜のうち、第１の材料層の未露光部４２８−１から４２８−４によりマスクされていない部分が除去され、第２の材料層の他の部分４３４−１から４３４−４および膜の部分４３６−１から４３６−４を残す。ウェットエッチングプロセスまたはドライエッチングプロセスを含む単一段階または複数段階の半導体製造プロセスを使用して、それぞれの材料が除去される。

３１４において、第１の材料層の未露光部および第２の材料層の他の部分が除去されて、残存するパターニングされた膜を露出させる。工程４３８に図示されるように、（例えば、未露光部４２８−１から４２８−４として以前に図示されていた）第１の材料層の未露光部が除去される。第１の材料層の未露光部は、例えば、アッシングプロセスを使用して除去されてよい。続いて、（他の部分４３４−１から４３４−４として以前に図示されていた）第２の材料層の他の部分が、ウェットエッチングプロセスまたはドライエッチングプロセスである半導体製造プロセスを使用して除去される。ここで、半導体ウェハ４０２が処理されて、シリコン基板４０４上に残存するパターニングされた膜を形成すべく露出された膜の部分４３６−１から４３６−４を有するシリコン基板４０４を生じる。

図５は、１または複数の態様に従った、ＩＣダイを製造するための別の例示的方法を描写するものであり、図１のリソグラフィツール１０２、制御システム１１０、またはチルトコントローラ１２４によって実行される工程を含む。

５０２において、ＩＣダイ製造プロセスの一部として、半導体ウェハ上のパターニングされるべき膜上に材料スタックが成膜される。この材料スタックは、第２の材料層の下にある第１の材料層を含む。いくつかの態様において、第１の材料層は照射エネルギーに対して感応性の材料であるのに対し、第２の材料層は照射エネルギーに対して感応性のない材料である。

例として、１または複数の態様に従って製造されている様々な段階のＩＣダイの他の断面を図示する図６ａを考える。６００に示されるように、半導体ウェハ６０２は、シリコン基板６０４およびパターニングされるべき膜６０６を含む。パターニングされるべき膜６０６の上には、第２の材料層６１０の下にある第１の材料層６０８を含む材料スタックが存在する。この例において、第１の材料層６０８は、照射エネルギーに対して感応性の材料、例えばポジ型フォトレジスト材料を含む。第２の材料層６１０は、アルゴンまたは酸素が注入された二酸化シリコンのような、照射エネルギーに対して感応性のない材料を含む。膜６０６、第１の材料層６０８、および第２の材料層６１０は、化学気相成長（ＣＶＤ）プロセスまたはスピンコートプロセスを含む、数多くの半導体製造プロセスのうちの任意の１つを使用して全面的に形成されてよい。

５０４において、材料スタックの第２の層上にマンドレルが作製される。説明中の例の文脈において、また、６１２に示されるように、マンドレル６１４−１から６１４−３が、材料スタックの第２の材料層６１０上に作製される。マンドレル６１４−１から６１４−３は、低コストのリソグラフィおよびエッチングプロセス、並びに、照射エネルギーを透過させない材料を使用して作製されてよい。

５０６において、材料スタック上に作製されたマンドレルが、マンドレルの下にない第１の材料層の一部分をコリメートされたエネルギーの場から遮蔽し、第１の材料層の他の部分をコリメートされたエネルギーの場に露光させるような入射角で、コリメートされたエネルギーの場が照射される。

本例の一部として６１６に示されるように、コリメートされたエネルギーの場６１８が、チルトコントローラ１２４を有するリソグラフィツール１０２のようなリソグラフィツールを使用して、マンドレル６１４−１から６１４−３に対するある入射角６２０で照射される。いくつかの場合、入射角６２０は、リソグラフィツール１０２の露光モジュール１１２またはウェハモジュール１２０のいずれかの１または複数のコンポーネントの角度位置を変動させるチルトコントローラ１２４の結果であってよい。第２の材料層６１０は、コリメートされたエネルギーの場６１８に対して感応性のないように、そのため、コリメートされたエネルギーの場６１８が第２の材料層６１０を通過するようになっている。しかしながら、入射角６２０は、第１の材料層６０８の部分６２２−１から６２２−４が、コリメートされたエネルギーの場６１８から遮蔽されるようになっている（部分６２２−１は図示されないマンドレルによってコリメートされたエネルギーの場６１８から遮蔽される。これに対し、部分６２２−２から６２２−４は、それぞれ、マンドレル６１４−１から６１４−３によって遮蔽される）。第１の材料層の他の部分６２４−１から６２４−３は、コリメートされたエネルギーの場６１８に露光される。

５０８において、これらのマンドレルは材料スタックから除去される。本例の文脈において、また、例の図示を続ける図６ｂの工程６２６に示されるように、シリコン基板６０４、パターニングされるべき膜６０６、および第２の材料層６１０を含む半導体ウェハ６０２が、マンドレルを除いた状態で残る。第１の材料層の遮蔽された部分６２２−１から６２２−４、並びに、第１の材料層の他の部分である露光部６２４−１から６２４−３もまた含まれる。いくつかの場合において、これらのマンドレルは、ウェットエッチングプロセス、ドライエッチングプロセス、現像プロセス、化学機械研磨プロセス、または裏面研削プロセスであり得るプロセスを含む、１または複数の半導体製造プロセスを使用して除去されてよい。

５１０において、第２の材料層は除去される。本例を継続すると、６２８に示されるように、（６１０として以前に図示されていた）第２の材料層が除去され、シリコン基板６０４、パターニングされるべき膜６０６、第１の材料層の露光部６２４−１から６２４−３、および第１の材料層の未露光部６３０−１から６３０−４を残す。第１の材料層の未露光部６３０−１から６３０−４は、以前に図示された、遮蔽された部分６２２−１から６２２−４、並びに、第１の材料層のうちマンドレル６１４−１から６１４−３がその上に作製された部分を含むことに留意されたい。いくつかの場合において、第２の材料層の除去は、ウェットエッチングプロセスまたはドライエッチングプロセスを含む数多くの半導体製造プロセスのうちの任意の１つを使用して成されてよい。

５１２において、第１の材料層のうちコリメートされたエネルギーの場に露光された部分が除去される。説明中の例を継続すると、６３２に図示されるように、第１の材料層のうちコリメートされたエネルギーの場に露光された部分（６２４−１から６２４−３として以前に図示されていた）が除去される。第１の材料層の未露光部６３０−１から６３０−４は残り、パターニングされるべき膜６０６の一部分をマスクするように機能する。第１の材料層の性質にとって適切な半導体製造プロセスを使用して第１の材料層の一部分が除去される。例えば、もし第１の材料層がポジ型フォトレジスト材料であれば、現像液を使用した現像プロセスが使用されてよい。

５１４において、この膜のうち、もはやマスクされていない部分が除去される。説明中の例の一部として工程６３４に図示されるように、この膜のうち、第１の材料層の部分６３０−１から６３０−４によりマスクされていない部分が除去され、対応する部分６３０−１から６３０−４の下にある膜の部分６３６−１から６３６−４を残す。この膜のうち、もはやマスクされていない部分は、ウェットエッチングプロセスまたはドライエッチングプロセスを含む半導体製造プロセスを使用して除去される。

５１６において、第１の材料層の未露光部が除去される。第１の材料層の未露光部の除去後、残存するパターニングされた膜が露出される。

本例の文脈において、６３８に図示されるように、第１の材料層のうち照射エネルギーに露光されなかった部分（６３０−１から６３０−４として以前に図示されていた）が除去される。第１の材料層のうち照射エネルギーに露光されなかった部分は、例えば、アッシングプロセスを使用して除去されてよい。ここで、半導体ウェハ６０２が処理されて、膜の残存部分６３６−１から６３６−４を有するシリコン基板６０４を形成する。膜の残存部分６３６−１から６３６−４は露出されて、シリコン基板６０４上のパターンを形成する。

図７は、１または複数の態様に従った、ＩＣダイを製造するための別の例示的方法７００を描写するものであり、図１のリソグラフィツール１０２、制御システム１１０、またはチルトコントローラ１２４によって実行される工程を含む。

７０２において、ＩＣダイ製造プロセスの一部として、半導体ウェハ上のパターニングされるべき膜上に材料スタックが成膜される。この材料スタックは、第１の材料層および第２の材料層を含む。いくつかの態様において、第１の材料層は照射エネルギーに対して感応性の材料であるのに対し、第２の材料層は照射エネルギーに対して感応性のない材料である。

７０４において、材料スタック上にマンドレルが作製される。これらのマンドレルは、照射エネルギーが通過することのできない材料で作製される。７０６において、材料スタック上に作製されたマンドレルが、第１の材料層の一部分を遮蔽し、第１の材料層の他の部分をコリメートされたエネルギーの場に露光させるような入射角で、コリメートされたエネルギーの場が照射される。７０８において、これらのマンドレルが材料スタックから除去される。

７１０において、第１の材料層のうちコリメートされたエネルギーの場に露光された部分が除去される。第２の材料層もまた除去される。７１２において、この膜のうち、第１の材料層のうちの除去された部分によってもはやマスクされていない部分が除去される。そして、７１４において、第１の材料層の未露光部が除去され、パターニングされた膜を露出させる。

方法７００において、そして、第１の材料層が第２の材料層上にわたって存在するかまたは第２の材料層の下に存在するかに応じて、（それぞれ、方法３００および５００にて詳述されたような）いくつかの段階が方法７００の一部として含まれてよい。

チルトパターニング技術は、チルトパターニング無しでの単一露光を使用して与えられる形状寸法より小さいところまで拡張された形状寸法を形成するために、リソグラフィツール１０２のようなリソグラフィツールを使用した、複数回の反復される露光を含んでよい。図８は、反復チルトパターニング（ｉｔｅｒａｔｉｖｅ ｔｉｌｔｅｄ ｐａｔｔｅｒｎｉｎｇ）技術を使用して製造されるＩＣダイの例示的断面を図示する。

８００において、ＩＣダイを製造するために使用されている半導体ウェハ８０２が、以前に説明された実装に従い、パターニングされるべき膜８０４並びに材料スタックおよびマンドレルを含む。第１の露光の間、第１のコリメートされたエネルギーの場８０６が、マンドレルに対する第１の入射角８０８で照射される。第１のコリメートされたエネルギーの場８０６は、材料層の部分８１０−１から８１０−３と相互作用する。続いて、第２の露光が実行される。ここでは、リソグラフィツールが、マンドレルに対する第２の入射角８１４で第２のコリメートされたエネルギーの場８１２を照射する。第２のコリメートされたエネルギーの場８１２は、材料層の他の部分８１６−１から８１６−３と相互作用する。そのような二重露光は、マンドレルの直下に位置する未露光材料部分８１８−１から８１８−３および未露光材料の他の部分８２０−１および８２０−２を有する材料層を生成するのに効果的である。未露光材料の他の部分８２０−１および８２０−２は、それぞれの入射角においてそれぞれのコリメートされたエネルギーの場を遮蔽するマンドレルの結果である。

工程８２２は、さらに処理した後の８００における二重露光の効果を図示する。前の技術に従って材料スタック中の材料を除去した後では、この膜のうち、以前に図示されていた未露光材料部分８１８−１から８１８−３によりマスクされることで除去されなかった部分８２４−１から８２４−３が残る。また、この膜のうち、以前に図示されていた未露光材料の他の部分８２０−１および８２０−２によりマスクされることで除去されなかった他の部分８２６−１および８２６−２も残存する。膜の残存部分８２４−１から８２４−３、および、膜の残存する他の部分８２６−１および８２６−２は、半導体ウェハ８０２上のパターンを形成する。

図９は、１または複数の態様に従った、リソグラフィツールのチルトコンポーネントに対する例示的方法を描写する。この方法は、図１のリソグラフィツール１０２、制御システム１１０、またはチルトコントローラ１２４によって実行される工程を含む。

９０２において、半導体ウェハがリソグラフィツールに入れられる。この半導体ウェハは、９０４においてウェハステージによって露光モジュールに対して位置合わせされる。半導体ウェハは、図１の半導体ウェハ１０４であってよく、図１のウェハモジュール１２０のウェハステージ１２２を使用して位置合わせされてよい。また、露光モジュールは図１の露光モジュール１１２であってよい。

位置合わせ後、半導体ウェハと照射されるべきコリメートされたエネルギーの場との間の入射角が、リソグラフィツール１０２の１または複数のメカニズムによって導入されてよい。第１のオプションとして、９０６−１において、露光モジュール１１２に対するある角度位置へとウェハステージが傾けられる。ウェハステージ１２２は、図１のチルトコントローラ１２４を使用して、その角度位置まで傾けられてよい。第２のオプションとして、９０６−２に示されるように、チルトコントローラ１２４を使用して、露光モジュール１１２がある角度位置まで傾けられてよい。そして、第３のオプションとして、９０６−３に図示されるように、図１のレンズ系１１８のようなレンズ系の一部であるレンズが、チルトコントローラ１２４を使用してある角度位置まで傾けられてよい。上述のように、任意の個別の工程９０６−１から９０６−３、または、工程９０６−１から９０６−３の組み合わせが実行されてよい。従って、個別の角度位置または複数の角度位置の集合が、半導体ウェハと照射されるべきコリメートされたエネルギーの場との間の入射角を形成するように機能し得る。

９０８において、コリメートされたエネルギーの場が、エネルギー源から、半導体ウェハに対してある入射角で照射される。このエネルギー源は、図１のエネルギー源１１４であってよい。照射されるコリメートされたエネルギーの場は、紫外（ＵＶ）光、極端紫外（ＥＵＶ）光、電子ビーム（ｅビーム）、イオンビーム、またはＸ線電磁波の形であってよく、半導体ウェハ１０４上の１または複数の材料層と相互作用する。上述のように、入射角は、ウェハステージ１２２、露光モジュール１１２、または、レンズ系１１８の一部分であるレンズと関連する任意の単一の角度位置または複数の角度位置の組み合わせを変動させる、チルトコントローラ１２４の結果であってよい。

９０８の後、以前に説明された反復チルトパターニング（図７を参照のこと）に従って、第２の露光が必要に応じて実行されてよい。この場合、図示されるように、工程９０６−１から９０６−３の１または複数を繰り返すことによって、第２の入射角が導入されてよい。その後、第２のコリメートされたエネルギーの場が照射されてよい。

９１０において、システムのレベリングが実行される。角度位置が導入された任意のコンポーネントがレベリングされ、コリメートされたエネルギーの場を照射する前のその状態へと戻される。これは、チルトコントローラ１２４によって、ウェハステージ１２２、露光モジュール１１２、または、レンズ系１１８の一部であるレンズをレベリングすることを含む。その後、９１２において、さらに処理するために、ウェハステージ１２２を使用して半導体ウェハ１０４が出される。

これらのチルトパターニング技術に対して追加的な変更が導入されてよい。これらの変更は、露光量の修正、所望の遮蔽または遮断効果を生じさせるようにマンドレルをカスタマイズすること、複数または異なるコリメートされたエネルギー源、および、半導体ウェハ表面の複数の半径方向角度（例えば、０度から３６０度まで）を包含する多重露光を含む。チルトパターニング技術は、必要に応じて、１つのリソグラフィサイクルにおいて従来のリソグラフィ技術と組み合わされ得る。（言い換えると、高密度パターンを有するＩＣダイのいくつかの部分がチルトパターニング技術を使用して製造されることができ、これに対して、ＩＣダイの他の部分は、従来のリソグラフィ技術を使用して製造されるだろう。）

［リソグラフィツール］
以下の説明は、チルトパターニングを使用してＩＣダイを製造するための、以前に説明された技術に従って使用され得るリソグラフィツールに特有のものである。これらのツールは、動作環境１００および半導体ウェハ１０４のような、本明細書にて説明される環境およびエンティティの任意のものを使用して実装されるリソグラフィツール１０２であり得る。これらのツールによって利用される方法は、示されている工程の順序に必ずしも制限されるものではない。むしろ、これらの工程のいずれもが、本明細書にて説明される様々な態様を実装すべく、繰り返され、スキップされ、置換され、または並べ換えられてよい。さらに、同じエンティティによって実行されるのか、別個の複数のエンティティによって実行されるのか、または、これらの任意の組み合わせによって実行されるのかにかかわらず、これらの方法は、お互いと共に、全体的または部分的に使用されてよい。

図１０ａ〜図１０ｃは、動作環境１００の１または複数の態様に従った、チルトパターニングを実装するためのリソグラフィツールの例示的構成を図示する。図１０ａ〜図１０ｃにおいて、フォトリソグラフィツールの１または複数のコンポーネントが、本開示を通じて説明されるように、コリメートされたエネルギーの場と半導体ウェハとの間の入射角を導入するために、例えばチルトコントローラ１２４によって管理または動作させられ得る。

図１０ａは、半導体ウェハ１０４のチルトを可能にするように構成されたリソグラフィツールの例示的構成１０００を図示する。この例において、半導体ウェハ１０４は、図２を参照して説明されたもののような、パターニングされるべき膜、材料スタック、およびマンドレルを伴うＩＣダイ製造に向けて構成されている。リソグラフィツール１０２のようなフォトリソグラフィツール中のウェハモジュール１２０によってコリメートされたエネルギーの場１００２に露光するように、半導体ウェハ１０４が提供される。ウェハステージ１２２を使用して、このウェハは位置決めされる。ウェハステージ１２２は、リソグラフィツール１０２のチルトコントローラ１２４のようなチルトコントローラによって、ウェハステージチルト角１００４で傾けられ得る。コリメートされたエネルギーの場１００２は、露光モジュール１１２中にてエネルギー源１１４から生じ、リソグラフィマスク１１６を通り、レンズ系１１８のレンズを使用して縮小される。コリメートされたエネルギーの場１００２は、ウェハステージチルト角１００４によって、ウェハステージチルト角１００４と等しい入射角で半導体ウェハ１０４の表面上を照射し、以前に説明されたように、半導体ウェハ１０４上のマンドレルにより、コリメートされたエネルギーの場１００２から材料層の一部分を効果的に遮蔽させる。

あるいは、図１０ｂによって、および構成１００６によって図示されるように、露光モジュール１１２のチルトを可能にするようにリソグラフィツールが構成される。この例において、半導体ウェハ１０４は、図２を参照して説明されたもののような、パターニングされるべき膜、材料スタック、およびマンドレルを伴うＩＣダイ製造に向けて構成されている。ウェハは、ウェハモジュール１２０のウェハステージ１２２を使用して位置決めされる。コリメートされたエネルギーの場１００２は、露光モジュール１１２に含まれるエネルギー源１１４から照射される。露光モジュール１１２は、リソグラフィツール１０２のチルトコントローラ１２４のようなチルトコントローラによって、露光モジュールチルト角１００８に傾けられる。コリメートされたエネルギーの場１００２は、エネルギー源１１４から生じ、リソグラフィマスク１１６を通り、レンズ系１１８のレンズを使用して縮小される。コリメートされたエネルギーの場１００２は、露光モジュールチルト角１００８によって、露光モジュールチルト角１００８と等しい入射角で半導体ウェハ１０４の表面上を照射する。これは、以前に説明されたように、半導体ウェハ１０４上のマンドレルにより、コリメートされたエネルギーの場１００２から材料層の一部分を効果的に遮蔽させる。

図１０ｃは、レンズ系１１８のレンズのチルトを可能にするように構成されたリソグラフィツールの別の例示的構成１０１０を図示する。半導体ウェハ１０４は、図２を参照して説明されたもののような、パターニングされるべき膜、材料スタック、およびマンドレルを伴うＩＣダイ製造に向けて構成されている。ウェハは、ウェハモジュール１２０のウェハステージ１２２を使用して位置決めされる。コリメートされたエネルギーの場１００２は、露光モジュール１１２に含まれるエネルギー源１１４から照射される。レンズ系１１８のレンズは、リソグラフィツール１０２のチルトコントローラ１２４のようなチルトコントローラによって、レンズチルト角１０１２に傾けられる。コリメートされたエネルギーの場１００２は、エネルギー源１１４から生じ、パターンを有するリソグラフィマスク１１６を通り、レンズ系１１８のレンズを使用して縮小される。コリメートされたエネルギーの場１００２は、レンズチルト角１０１２によって、レンズチルト角１０１２と等しい入射角で半導体ウェハ１０４の表面上を照射し、以前に説明されたように、半導体ウェハ１０４上のマンドレルにより、コリメートされたエネルギーの場１００２から材料層の一部分を効果的に遮蔽させる。

チルトパターニングのための追加的な最適化が、リソグラフィツール１０２の露光モジュール１１２に含まれるレンズ系１１８のレンズに対して適用されてよい。最適化は、照射エネルギーの露光の間の精度のために必要とされる焦点深度を維持するために、レンズの開口数を変えることを含んでよい。別の最適化は、エネルギーの回折および／または反射がレンズ系１１８に対して内部に生じ、入射角を導入するためにリソグラフィツール１０２によって使用されるその他のメカニズムを増強する、または置き換えるのに効果的であるようにレンズ系１１８を製造することを含んでよい。

本主題が構造的特徴および／または方法論的工程に対して特定の言語で説明されてきたものの、添付の特許請求の範囲にて定義される主題は、必ずしも、本明細書にて説明される特定の特徴または工程、それらが実行される順序も含めて、これらに限定されるものではないことが理解されるべきである。

Claims (20)

1. パターニングされるべき膜上に材料スタックを成膜する段階であって、前記材料スタックは、照射エネルギーに対して感応性の第１の材料層および照射エネルギーに対して感応性のない第２の材料層を有する、成膜する段階と、
   前記材料スタック上に、照射エネルギーが通過することのできない材料からマンドレルを作製する段階と、
   前記マンドレルが（ｉ）前記第１の材料層の一部分をコリメートされたエネルギーの場から遮蔽し、且つ、（ｉｉ）前記第１の材料層の他の部分を前記コリメートされたエネルギーの場に露光させるような前記マンドレルに対する入射角で、前記コリメートされたエネルギーの場を照射する段階と、
   前記材料スタックから前記マンドレルを除去する段階と、
   前記第２の材料層および前記第１の材料層の前記露光された部分を除去する段階と、
   前記膜のうち、前記第１の材料層の前記露光された部分が除去されることでもはやマスクされていない部分を除去する段階と、
   前記第１の材料層の未露光部を除去する段階であって、前記未露光部は前記遮蔽された部分を含み、これにより前記パターニングされた膜を露出させる、除去する段階と、
   を備える方法。
2. 前記第１の材料層は、前記第２の材料層上にわたって存在する、請求項１に記載の方法。
3. 前記第１の材料層は、前記第２の材料層の下に存在する、請求項１に記載の方法。
4. 前記第１の材料層を成膜する段階は、ポジ型フォトレジスト材料の層を成膜する段階を有する、請求項１から請求項３のいずれか１項に記載の方法。
5. 前記ポジ型フォトレジスト材料の層を成膜する段階は、スピンコートプロセスによって前記層を成膜する段階を含む、請求項４に記載の方法。
6. 前記第１の材料層の前記露光された部分を除去する段階は、現像プロセスによって前記露光された部分を除去する段階を有する、請求項４または請求項５に記載の方法。
7. 前記第１の材料層を成膜する段階は、二酸化シリコン材料の層を成膜する段階を有する、請求項１から請求項３のいずれか１項に記載の方法。
8. 前記二酸化シリコン材料の層を成膜する段階は、化学気相成長（ＣＶＤ）プロセスによって前記二酸化シリコン材料の層を成膜する段階を含む、請求項７に記載の方法。
9. 前記第１の材料層を照射エネルギーに対して感応性にするのに効果的な、前記二酸化シリコン材料の層にアルゴンまたは酸素を注入する段階をさらに有する、請求項７または請求項８に記載の方法。
10. 前記第２の材料層を成膜する段階は、反射防止コーティング材料またはハードマスク材料を成膜する段階を有する、請求項１から請求項９のいずれか１項に記載の方法。
11. 前記材料スタック上に前記マンドレルを作製する段階は、リソグラフィプロセスを使用して前記マンドレルを作製する段階を有する、請求項１から請求項１０のいずれか１項に記載の方法。
12. 前記コリメートされたエネルギーの場を照射する段階は、紫外光、極端紫外光、Ｘ線電磁波、イオンビーム、または電子ビームを照射する段階を有する、請求項１から請求項１１のいずれか１項に記載の方法。
13. 前記材料スタックから前記マンドレルを除去する段階は、ウェットエッチングプロセス、ドライエッチングプロセス、現像プロセス、化学機械研磨プロセス、または裏面研削プロセスを含むプロセスによって前記マンドレルを除去する段階を有する、請求項１から請求項１２のいずれか１項に記載の方法。
14. 前記第２の材料層、および前記膜のうち前記第１の材料層の前記露光された部分によってもはやマスクされない部分は、エッチングプロセスによって除去される、請求項１から請求項１３のいずれか１項に記載の方法。
15. 前記第１の材料層の前記未露光部を除去する段階は、アッシングプロセスによって前記未露光部を除去する段階を有する、請求項１から請求項１４のいずれか１項に記載の方法。
16. 装置であって、
    リソグラフィマスクの縮小されたパターンを半導体ウェハ上に投影すべく、エネルギー源から、前記リソグラフィマスクおよびレンズ系を通してコリメートされたエネルギーの場を照射する第１のモジュールと、
    前記第１のモジュールに対して前記半導体ウェハを位置決めする第２のモジュールと、
    前記半導体ウェハに対する前記コリメートされたエネルギーの場の入射角が入射の法線角度から変動され得るように前記装置を制御するチルトコントローラと、
    を備える装置。
17. 前記チルトコントローラは、前記第１のモジュールの少なくとも１つのコンポーネントの角度位置を変動させることによって前記入射角を制御する、請求項１６に記載の装置。
18. 前記チルトコントローラは、前記第１のモジュールに含まれる前記レンズ系のレンズの前記角度位置を変動させる、請求項１７に記載の装置。
19. 前記チルトコントローラは、前記第２のモジュールの少なくとも１つのコンポーネントの角度位置を変動させることによって前記入射角を制御する、請求項１６に記載の装置。
20. 前記第１のモジュールは、紫外光、極端紫外光、Ｘ線電磁波、イオンビーム、または電子ビームを照射することにより、前記コリメートされたエネルギーの場を照射する、請求項１６から請求項１９のいずれか１項に記載の装置。