JP2018101745A - ｐｎ接合シリコンウェーハの製造方法およびｐｎ接合シリコンウェーハ - Google Patents

Abstract

【課題】縦型デバイスにおいてリーク電流を抑制することができるｐｎ接合シリコンウェーハの製造方法を提供する。【解決手段】本発明は、ｐ型単結晶シリコン基板１０の片面と、ｎ型単結晶シリコン基板２０の片面に、真空常温下でフッ素イオンを照射して、前記両方の片面をエッチング処理して、活性化面１０Ａ，２０Ａとする第１工程と、第１工程に引き続き、真空常温下で活性化面１０Ａ，２０Ａを接触させることで、ｐ型単結晶シリコン基板１０とｎ型単結晶シリコン基板２０とを一体化させて、ｐｎ接合シリコンウェーハ１００を得る第２工程と、を有することを特徴とするｐｎ接合シリコンウェーハの製造方法である。【選択図】図１

Description

本発明は、ｐｎ接合シリコンウェーハの製造方法およびｐｎ接合シリコンウェーハに関する。

特許文献１には、縦型デバイスに用いるｐｎ接合シリコンウェーハの製造方法として、エピタキシャル成長法が記載されている。具体的には、支持基板の上に、支持基板とは反対の導電型を有するエピタキシャル層を化学蒸着法等によりエピタキシャル成長させて、ｐｎ接合シリコンウェーハを得る。ここで、縦型デバイスにおいて高耐圧動作を実現するためには、１００μｍ以上のエピタキシャル層を堆積する必要がある。

特許文献２には、シリコン基板同士を真空常温下で貼り合わせる方法（以下、「真空常温接合法」と称する）として、以下の技術が記載されている。まず、真空常温下で、２枚のシリコン基板の各表面にアルゴン高速原子ビームを照射する活性化処理を施すことにより、上記両方の表面を活性化面とする。引き続き、真空常温下で、上記両方の活性化面を接触させることで、上記両方の活性化面を貼合せ面として２枚のシリコン基板を貼り合わせる。

特開平９−２１３９４６号公報 特開平１０−９２７０２号公報

しかしながら、特許文献１に記載のエピタキシャル成長法では、１００μｍ以上の層厚のエピタキシャル層を形成するのに長時間かかってしまう。そのため、エピタキシャル成長中にウェーハが熱応力に耐えることができずスリップや転位が発生したり、支持基板中のドーパントがエピタキシャル層へ拡散するという問題が生じることがわかった。

そこで、本発明者らは、エピタキシャル成長法に代わる方法として特許文献２に記載の真空常温接合法を用いてｐｎ接合シリコンウェーハを作製することを考えた。真空常温接合法では、特許文献２に記載の技術のように、アルゴンを照射することにより活性化処理を行うのが一般的である。そこで、本発明者らは、以下の方法によりｐｎ接合シリコンウェーハを作製した。まず、真空常温下でｐ型単結晶シリコン基板の片面とｎ型単結晶シリコン基板の片面にアルゴンをプラズマ雰囲気でイオン化して生成したアルゴンイオンを照射することにより、上記両方の片面を活性化面とした。引き続き、真空常温下で、上記両方の活性化面を接触させることで、上記両方の活性化面を貼合せ面として、ｐ型単結晶シリコン基板とｎ型単結晶シリコン基板とを貼り合わせて、ｐｎ接合シリコンウェーハを得た。

しかしながら、このようにして得たｐｎ接合シリコンウェーハを用いて作製した縦型デバイスに電圧を印加した場合、リーク電流を抑制しきれず、デバイス特性の観点から改善の余地があることがわかった。

本発明は、上記課題に鑑み、縦型デバイスにおいてリーク電流を抑制することができるｐｎ接合シリコンウェーハの製造方法およびｐｎ接合シリコンウェーハを提供することを目的とする。

本発明者らは、上記課題を解決すべくｐｎ接合シリコンウェーハの貼合せ面近傍に着目し、これについて分析を行った。その結果、貼合せ面近傍には酸素が存在しており、これがリーク電流の発生源となっていることがわかった。そして、本発明者らは更なる検討を進めたところ、この酸素は、ｐ型単結晶シリコン基板やｎ型単結晶シリコン基板の表層に形成された厚さ５〜２０Åの自然酸化膜に由来するものであることがわかった。すなわち、一般的に非酸化性雰囲気に保持されないｐ型単結晶シリコン基板やｎ型単結晶シリコン基板の表層には、厚さ５〜２０Åの自然酸化膜が形成されている。この自然酸化膜中の酸素は、アルゴンイオンの照射によって、自然酸化膜が存在する領域よりも深い領域に押し込まれてしまう（以下「ノックオン」と称する）。そして、酸素がノックオンされたｐ型単結晶シリコン基板とｎ型単結晶シリコン基板とを貼り合わせてｐｎ接合シリコンウェーハを作製すると、貼合せ面近傍に酸素が残存し、リーク電流の発生源となる。

そこで、本発明者らは、貼合せ面近傍に酸素が残存するのを抑制することができる真空常温接合法について検討したところ、自然酸化膜中の酸素やノックオンされた酸素の量は、フッ素イオンのエッチング作用により抑制することができるという新たな着想を得た。この着想に基づいて、照射イオンをアルゴンイオンに代えてフッ素イオンとすることにより、貼合せ面近傍に酸素が残存するのを抑制することができることを見出した。そして、縦型デバイスにおいてリーク電流を顕著に抑制することができることを確認した。

本発明は、上記知見に基づいて完成されたものであり、その要旨構成は以下のとおりである。
（１）ｐ型単結晶シリコン基板の片面と、ｎ型単結晶シリコン基板の片面に、真空常温下でフッ素イオンを照射して、前記両方の片面をエッチング処理して、活性化面とする第１工程と、
前記第１工程に引き続き、真空常温下で前記両方の活性化面を接触させることで、前記ｐ型単結晶シリコン基板と前記ｎ型単結晶シリコン基板とを一体化させて、ｐｎ接合シリコンウェーハを得る第２工程と、
を有することを特徴とするｐｎ接合シリコンウェーハの製造方法。

（２）前記第１工程に先立ち、前記ｐ型単結晶シリコン基板の片面に、前記ｎ型単結晶シリコン基板のドーパント濃度よりも高いドーパント濃度をもつ、厚さ５０μｍ以下のｎ型シリコンエピタキシャル層を形成する工程を有し、
前記第１工程では、前記ｐ型単結晶シリコン基板の片面に代えて、前記ｎ型シリコンエピタキシャル層の表面に、真空常温下でフッ素イオンを照射して、該表面をエッチング処理して、活性化面とする、上記（１）に記載のｐｎ接合シリコンウェーハの製造方法。

（３）前記第１工程に先立ち、前記ｎ型単結晶シリコン基板の片面に、前記ｐ型単結晶シリコン基板のドーパント濃度よりも高いドーパント濃度をもつ、厚さ５０μｍ以下のｐ型シリコンエピタキシャル層を形成する工程を有し、
前記第１工程では、前記ｎ型単結晶シリコン基板の片面に代えて、前記ｐ型シリコンエピタキシャル層の表面に、真空常温下でフッ素イオンを照射して、該表面をエッチング処理して、活性化面とする、上記（１）に記載のｐｎ接合シリコンウェーハの製造方法。

（４）前記第１工程において照射する前記フッ素イオンのドーズ量が、１×１０^１５ａｔｏｍｓ／ｃｍ^２以上１×１０^１８ａｔｏｍｓ／ｃｍ^２以下である、上記（１）〜（３）のいずれか１つに記載のｐｎ接合シリコンウェーハの製造方法。

（５）前記ｐ型単結晶シリコン基板および前記ｎ型単結晶シリコン基板が転位クラスターおよびＣＯＰを含まないシリコンウェーハである、上記（１）〜（４）のいずれか１つに記載のｐｎ接合シリコンウェーハの製造方法。

（６）前記ｐ型単結晶シリコン基板および前記ｎ型単結晶シリコン基板の面方位が同じである、上記（１）〜（５）のいずれか１つに記載のｐｎ接合シリコンウェーハの製造方法。

（７）前記第２工程の後に、前記ｐｎ接合シリコンウェーハを構成する前記ｐ型単結晶シリコン基板および前記ｎ型単結晶シリコン基板の少なくとも一方を研削および研磨する工程をさらに有する、上記（１）〜（６）のいずれか１つに記載のｐｎ接合シリコンウェーハの製造方法。

（８）ｐ型単結晶シリコン基板と、
前記ｐ型単結晶シリコン基板と接するｎ型単結晶シリコン基板と、
を有するｐｎ接合シリコンウェーハであって、
前記ｐｎ接合シリコンウェーハの深さ方向の酸素濃度プロファイルにおいて、前記ｐ型単結晶シリコン基板と前記ｎ型単結晶シリコン基板との界面にピークを有しないことを特徴とするｐｎ接合シリコンウェーハ。

（９）前記ｐ型単結晶シリコン基板と前記ｎ型単結晶シリコン基板との間に、前記ｎ型単結晶シリコン基板のドーパント濃度よりも高いドーパント濃度をもつ、厚さ５０μｍ以下のｎ型シリコンエピタキシャル層をさらに有し、
前記ｐｎ接合シリコンウェーハの深さ方向の酸素濃度プロファイルにおいて、前記ｐ型単結晶シリコン基板と前記ｎ型単結晶シリコン基板との前記界面に代えて、前記ｎ型シリコンエピタキシャル層と前記ｎ型単結晶シリコン基板との界面にピークを有しない、上記（８）に記載のｐｎ接合シリコンウェーハ。

（１０）前記ｐ型単結晶シリコン基板と前記ｎ型単結晶シリコン基板との間に、前記ｐ型単結晶シリコン基板のドーパント濃度よりも高いドーパント濃度をもつ、厚さ５０μｍ以下のｐ型シリコンエピタキシャル層をさらに有し、
前記ｐｎ接合シリコンウェーハの深さ方向の酸素濃度プロファイルにおいて、前記ｐ型単結晶シリコン基板と前記ｎ型単結晶シリコン基板との前記界面に代えて、前記ｐ型シリコンエピタキシャル層と前記ｐ型単結晶シリコン基板との界面にピークを有しない、上記（８）に記載のｐｎ接合シリコンウェーハ。

（１１）前記ｐ型単結晶シリコン基板および前記ｎ型単結晶シリコン基板が転位クラスターおよびＣＯＰを含まないシリコンウェーハである、上記（８）〜（１０）のいずれか１つに記載のｐｎ接合シリコンウェーハ。

（１２）前記ｐ型単結晶シリコン基板および前記ｎ型単結晶シリコン基板の面方位が同じである、上記（８）〜（１１）のいずれか１つに記載のｐｎ接合シリコンウェーハ。

本発明によれば、縦型デバイスにおいてリーク電流を抑制することができるｐｎ接合シリコンウェーハを製造することができる。

本発明の第１の実施形態によるｐｎ接合シリコンウェーハ１００の製造方法を説明する模式断面図である。 本発明の第２の実施形態によるｐｎ接合シリコンウェーハ２００の製造方法を説明する模式断面図である。 本発明の一実施形態において、真空常温接合を行う際に用いる装置の模式断面図である。 固液界面における温度勾配に対する引き上げ速度の比と単結晶シリコンインゴットの断面図における欠陥分布を示す図である。 比較例によるｐｎ接合シリコンウェーハ３００の製造方法を説明する模式断面図である。 （ａ）発明例および（ｂ）比較例について、ｐｎ接合シリコンウェーハの酸素濃度プロファイルを示したグラフである。

以下、図面を参照しつつ本発明の実施形態を詳細に説明する。なお、同一の構成要素には原則として同一の参照番号を付して、再度の説明を省略する。また、図１及び図２では説明の便宜上、実際の厚さの割合とは異なり、ｐ型単結晶シリコン基板１０およびｎ型単結晶シリコン基板２０に対して自然酸化膜１２，２２，３４、及びシリコンエピタキシャル層３２の厚さを誇張して示す。

（第１の実施形態）
図１を参照して、本発明のｐｎ接合シリコンウェーハの製造方法の第１の実施形態を説明する。

（第１工程）
図１を参照して、非酸化性雰囲気に保持されないｐ型単結晶シリコン基板１０およびｎ型単結晶シリコン基板２０の表層には、厚さが５〜２０Åの自然酸化膜１２，２２がそれぞれ形成されている。第１工程では、まず、ｐ型単結晶シリコン基板１０の片面とｎ型単結晶シリコン基板２０の片面に、真空常温下でフッ素イオンを照射する。フッ素イオンのエッチング作用および活性化作用により、図１に示すように、ｐ型単結晶シリコン基板１０の片面とｎ型単結晶シリコン基板２０の片面とがそれぞれエッチング処理され、活性化面１０Ａ，２０Ａとなる。
これらの活性化面１０Ａ，２０Ａにはシリコンが本来有するダングリングボンド（結合の手）が現れている。本発明の特徴的部分は、第１工程における照射イオンとしてフッ素イオンを用いることであり、その技術的意義については後述する。

（第２工程）
次に、図１を参照して、第１工程に引き続き、真空常温下で上記両方の活性化面を接触させる。これにより、上記両方の活性化面に対して瞬時に接合力が働き、上記両方の活性化面を貼合せ面としてｐ型単結晶シリコン基板１０とｎ型単結晶シリコン基板２０とが強固に接合されて一体化し、ｐｎ接合シリコンウェーハが得られる。このように真空常温接合法では、両基板の接合が常温下で瞬時かつ強固に行われる。そのため、ｐ型単結晶シリコン基板１０中のドーパントがｎ型単結晶シリコン基板２０側に拡散したり、ｎ型単結晶シリコン基板２０中のドーパントがｐ型単結晶シリコン基板１０側に拡散したりすることが抑制される。また、支持基板上にエピタキシャル層を長時間かけて成長させてｐｎ接合シリコンウェーハを作製する従来技術と異なり、瞬時かつ強固に両基板を接合することができるので、スリップおよび転位の発生を防止することができる。

以下では、図３を参照して、第１工程および第２工程を実現する装置の一形態を説明する。真空常温接合装置４０は、プラズマチャンバー４１と、ガス導入口４２と、真空ポンプ４３と、パルス電圧印加装置４４と、ウェーハ固定台４５Ａ，４５Ｂと、を有する。

まず、プラズマチャンバー４１内のウェーハ固定台４５Ａ，４５Ｂにそれぞれｐ型単結晶シリコン基板１０およびｎ型単結晶シリコン基板２０を載置および固定する。次に、真空ポンプ４３によりプラズマチャンバー４１内を減圧し、ついで、ガス導入口４２からプラズマチャンバー４１内にフッ素源化合物からなる原料ガスを導入する。フッ素源化合物としては、エッチング作用および活性化作用を有するものであれば特に限定されず、具体的にはＣＦ_４、ＳＦ_６等が挙げられる。

続いて、パルス電圧印加装置４４によりウェーハ固定台４５Ａ，４５Ｂ（およびｐ型単結晶シリコン基板１０，ｎ型単結晶シリコン基板２０）に正電圧をパルス状に印加する。これにより、原料ガスが分解してプラズマが生成するとともに、生成したプラズマに含まれるフッ素イオン（Ｆ⁻）がｐ型単結晶シリコン基板１０およびｎ型単結晶シリコン基板２０に向けて加速および照射される。

照射するフッ素イオンのドーズ量は、１×１０^１５ａｔｏｍｓ／ｃｍ^２以上１×１０^１８ａｔｏｍｓ／ｃｍ^２以下とすることが好ましい。１×１０^１５ａｔｏｍｓ／ｃｍ^２以上であれば、エッチング処理および活性化処理を安定して行うことができ、１×１０^１８ａｔｏｍｓ／ｃｍ^２以下であれば、デバイスプロセスにおける熱処理だけで後述する変質層の結晶性を回復させることができるからである。

以下では、第１工程におけるチャンバー圧力、パルス電圧、及び基板温度の条件について詳細に説明する。

プラズマチャンバー４１内のチャンバー圧力は１×１０^−５Ｐａ以下とすることが好ましい。１×１０^−５Ｐａ以下とすることで、ｐ型単結晶シリコン基板１０およびｎ型単結晶シリコン基板２０から弾き出されたシリコン等の元素が基板１０，２０や活性化面１０Ａ，２０Ａに再付着し、ダングリングボンドの形成率が低下するのを防ぐことができるからである。

ｐ型単結晶シリコン基板１０およびｎ型単結晶シリコン基板２０に印加するパルス電圧は、基板１０，２０に対するフッ素イオン（Ｆ⁻）の加速エネルギーが１００ｅＶ以上５ｋｅＶ以下となるように設定する。１００ｅＶ以上であれば、フッ素イオンが基板１０，２０や活性化面１０Ａ，２０Ａに堆積することを防止でき、シリコン原子をスパッタすることによりダングリングボンドを形成でき、５ｋｅＶ以下であれば、フッ素イオンが基板の内部に注入されるのを防止できるからである。

パルス電圧の周波数は、１０Ｈｚ以上１０ｋＨｚ以下とすることが好ましい。１０Ｈｚ以上であれば、フッ素イオンの照射ばらつきを吸収できるので、イオン照射量が安定し、１０ｋＨｚ以下であれば、グロー放電によるプラズマ形成が安定するからである。

パルス電圧のパルス幅は、１μ秒以上１０ｍ秒以下とすることが好ましい。１μ秒以上であれば、安定してフッ素イオンを基板１０，２０や活性化面１０Ａ，２０Ａに照射でき、１０ｍ秒以下であれば、グロー放電によるプラズマ形成が安定するからである。

ｐ型単結晶シリコン基板１０およびｎ型単結晶シリコン基板２０は加熱されず、その温度は常温（通常、３０℃〜９０℃）となる。

上記の条件を満たす範囲で、チャンバー圧力、パルス電圧、及び基板温度を設定することで、第１工程を実現することができる。その後、第２工程では、ウェーハ固定台４５Ａ，４５Ｂ同士を近づけることにより、上記両方の活性化面が接触する。これにより、ｐ型単結晶シリコン基板１０とｎ型単結晶シリコン基板２０とが一体化し、ｐｎ接合シリコンウェーハが得られる。

以上の方法により、真空常温接合装置４０を用いて、第１工程および第２工程を実現することができる。しかしながら、本発明による方法はこれに限定されず、第１工程におけるエッチング処理と活性化処理とで、チャンバー圧力、パルス電圧、及び基板温度の条件をそれぞれ別々に設定してもよい。

第１工程におけるエッチング処理では、プラズマチャンバー４１内のチャンバー圧力が１×１０^−３Ｐａ以下であってもよい。１×１０^−３Ｐａ以下であれば、各基板の片面をエッチングできるからである。

また、第１工程における活性化処理では、ｐ型単結晶シリコン基板１０およびｎ型単結晶シリコン基板２０に印加するパルス電圧は、ｐ型単結晶シリコン基板１０およびｎ型単結晶シリコン基板２０の表面に対するフッ素イオン（Ｆ⁻）の加速エネルギーが１００ｅＶ以上５ｋｅＶ以下となるように設定してもよい。１００ｅＶ以上であれば、フッ素イオンが基板１０，２０や活性化面１０Ａ，２０Ａに堆積することを防止でき、シリコン原子をスパッタすることによりダングリングボンドを形成でき、５ｋｅＶ以下であれば、フッ素イオンが基板の内部に注入されるのを防止できるからである。

（ｐｎ接合シリコンウェーハの研削および研磨）
第２工程の後、ｐｎ接合シリコンウェーハを構成するｐ型単結晶シリコン基板１０およびｎ型単結晶シリコン基板２０の少なくとも一方を研削および研磨する工程をさらに有してもよい。これにより、所望の厚さのｐｎ接合シリコンウェーハ１００を得ることができる。なお、上記研削および研磨する工程では、公知または任意の研削および研磨法を好適に用いることができ、具体的には平面研削および鏡面研磨法が挙げられる。

本発明の特徴的部分は、照射イオンとして、エッチング作用および活性化作用を有するフッ素イオン（Ｆ⁻）を用いることである。以下では、この技術的意義を作用効果とともに説明する。

図５を参照して、ｐ型単結晶シリコン基板１０およびｎ型単結晶シリコン基板２０の各表層には、一般的に、厚さが５〜２０Åの自然酸化膜１２，２２が形成されている。そのため、ｐ型単結晶シリコン基板１０の片面とｎ型単結晶シリコン基板２０の片面に、従来のようにアルゴンイオン（Ａｒ^＋）を照射する活性化処理を施すと、自然酸化膜１２，２２中の酸素が、自然酸化膜１２，２２が存在する領域よりも深い領域にノックオンされてしまう。そして、このｐ型単結晶シリコン基板１０とｎ型単結晶シリコン基板２０とを貼り合わせてｐｎ接合シリコンウェーハを作製すると、貼合せ面近傍には酸素が残存してしまう。そして、残存した酸素は、リーク電流の発生源となってしまう。

これに対して、本発明者らは、アルゴンイオンに代えてフッ素イオンを照射すると、縦型デバイスにおいてリーク電流を抑制することができることを見出した。本発明者らは、その作用効果を以下のように考えている。

図１を参照して、ｐ型単結晶シリコン基板１０の片面とｎ型単結晶シリコン基板２０の片面にフッ素イオンを照射する場合であっても、自然酸化膜１２，２２中の酸素は、ｐ型単結晶シリコン基板１０およびｎ型単結晶シリコン基板２０の各表面から２０Åより深い位置にノックオンされる。しかしながら、フッ素イオンは、エッチング作用と活性化作用とを有するイオンである。そのため、フッ素イオンのエッチング作用により、自然酸化膜１２，２２を除去することができ、さらには、酸素がノックオンした領域も除去することができる。そして、フッ素の活性化作用により、エッチング処理されたｐ型単結晶シリコン基板１０の片面とｎ型単結晶シリコン基板の片面とがそれぞれ活性化面１０Ａ，２０Ａとなる。このように、フッ素イオンのエッチング作用と活性化作用とを利用することで、貼合せ面近傍に残存する酸素の量を抑制することができる真空常温接合法を実現することができ、縦型デバイスにおいてリーク電流を抑制することができるのである。

しかも、上記の作用効果に加えて、本発明者らは、以下の作用効果も付加的に得られることを見出した。すなわち、アルゴンイオンを照射する場合、照射したアルゴンイオンは基板中の電子と結合してアルゴン（原子）となる。そして、貼合せ面近傍にて、これらのアルゴンが複数集合して塊状の析出物が複数形成される。これらの析出物もリーク電流の発生源になる。一方で、本発明のように、フッ素イオンを照射する場合、照射したフッ素イオンは、p型単結晶シリコン基板１０およびｎ型単結晶シリコン基板２０を構成するシリコンと反応して、４フッ化珪素（ＳｉＦ_４）になりガス化する。従って、本発明によればイオン照射に起因する析出物の発生を抑制することができるので、リーク電流をさらに抑制することができるのである。

リーク電流をさらに抑制する観点から、上記の活性化処理では、ノックオンされた酸素を除去し、ｐ型単結晶シリコン基板およびｎ型単結晶シリコン基板の各ベアシリコン面を露出させてもよい。なお、本明細書における「ベアシリコン面」とは、自然酸化膜が存在せず、かつ、ノックオンされた酸素が存在しないｐ型単結晶シリコン面、若しくはｎ型単結晶シリコン面、又は、ｐ型シリコンエピタキシャル面、若しくはｎ型シリコンエピタキシャル面を意味する。

ここで、ｐｎ接合シリコンウェーハの貼合せ面近傍には、第１工程における活性化処理に起因してｐ型単結晶シリコン基板１０およびｎ型単結晶シリコン基板２０が本来有する結晶性が乱れた変質層が生じている。しかしながら、変質層の結晶性は、デバイスプロセスに含まれる６００℃以上の熱処理によって本来の結晶性に回復する。そのため、変質層に起因するリーク電流は、縦型デバイスにおいて抑制される。

このように、変質層における結晶性の乱れは、デバイスプロセスにおける熱処理によって回復するので、第２工程の後であって、デバイスプロセスの前に再結晶化のための追加の熱処理を行う必要がない。そのため、製造コストを低減することができる。しかしながら、第２工程の後であって、デバイスプロセスの前に、以下に説明する再結晶化のための熱処理を追加的に行ってもよい。

上記再結晶化のための熱処理は、Ｎ_２、ＡｒおよびＨ_２から選択される少なくとも一種が含まれる雰囲気中で、２００℃以上１３００℃以下の温度領域で３０分以上２時間以下とすることが好ましい。例えば、１０００℃以上の温度領域で１〜２時間の熱処理を行う場合、昇温および降温速度が速いマイクロ波アニール処理を採用することがより好ましい。マイクロ波アニール処理では、広義のマイクロ波と呼ばれる周波数３００ＭＨｚ以上３ＴＨｚ以下の電磁波をｐｎ接合シリコンウェーハに照射して、ｐｎ接合シリコンウェーハを効率よく加熱することができる。なお、外部ヒーター源を用いて加熱する一般的な熱処理（例えば、ファーネス炉による熱処理）では、昇温および降温に数十分かかってしまう。そのため、昇温および降温中に基板中のドーパントが拡散するという問題が生じ、デバイス特性に影響を及ぼす。

本工程は、市販のマイクロ波アニール装置を用いて行うことができる。本工程では、電磁波をｐｎ接合シリコンウェーハに１０分以上１時間以下照射することにより、ｐｎ接合シリコンウェーハを５０℃以上１３００℃以下の温度に加熱することができる。また、マイクロ波アニール処理では、ｐｎ接合シリコンウェーハを急速に昇降温させることが可能であり、昇降温レートは、５０℃／ｍｉｎ以上２００℃／ｍｉｎ以下とすることが好ましい。５０℃／ｍｉｎ以上であれば、昇降温中に基板中のドーパントが拡散するおそれがなく、２００℃／ｍｉｎ以下であれば、昇降温中にウェーハにかかる熱応力を抑制することができるので、スリップや転位が発生しない。また、照射する電磁波の周波数は、３００ＭＨｚ以上３００ＧＨｚ以下とすることが好ましく、照射する電磁波の出力は、５００Ｗ以上４ｋＷ以下とすることが好ましい。

（第２の実施形態）
図２を参照して、本発明のｐｎ接合シリコンウェーハの製造方法の第２の実施形態を説明する。

（ｎ型シリコンエピタキシャル層の形成）
図２を参照してまず、ｐ型単結晶シリコン基板１０の片面に、ｎ型単結晶シリコン基板２０のドーパント濃度よりも高いドーパント濃度をもつ、厚さ５０μｍ以下のｎ型シリコンエピタキシャル層３２を形成する。ｎ型シリコンエピタキシャル層３２の厚さが５０μｍを超えると、エピタキシャル成長に長時間かかってしまう。そのため、ウェーハが熱応力に耐えることができず、スリップや転位が発生したり、ｐ型単結晶シリコン基板１０中のドーパントがｎ型シリコンエピタキシャル層３２へ拡散するという問題が生じる。

ｎ型単結晶シリコン基板２０のドーパント濃度は、８．４×１０^１２ａｔｏｍｓ／ｃｍ^３以上９．０×１０^１４ａｔｏｍｓ／ｃｍ^３以下とすることが好ましく、ｎ型シリコンエピタキシャル層３２のドーパント濃度は、ｎ型単結晶シリコン基板２０のドーパント濃度の１０倍以上１０００倍以下とすることが好ましい。１０倍以上とすることで、後述する空乏層領域の縦方向の広がりを抑制することができる。また、１０００倍以下とすることで、デバイス特性に影響を及ぼす電界集中を抑制することができる。

ｎ型シリコンエピタキシャル層３２の形成には、公知または任意の方法を好適に用いることができ、例えば枚葉式エピタキシャル成長装置を用いることができる。なお、エピタキシャル成長により形成したｎ型シリコンエピタキシャル層３２の表面にも、図２に示すように厚さ５〜２０Åの自然酸化膜３４が形成されている。

（第１工程）
次に、図２を参照して、ｎ型シリコンエピタキシャル層３２の表面と、ｎ型単結晶シリコン基板２０の片面に、真空常温下でフッ素イオンを照射する。フッ素イオンのエッチング作用および活性化作用により、図２に示すように、ｎ型シリコンエピタキシャル層の表面とｎ型単結晶シリコン基板２０の片面とがそれぞれエッチング処理され、活性化面３２Ａ，２０Ａとなる。ここで、これら活性化面３２Ａ，２０Ａには、シリコンが本来有するダングリングボンドが現れている。

（第２工程）
次に、図２を参照して、第１工程に引き続き、真空常温下で上記両方の活性化面を接触させる。これにより、上記両方の活性化面に対して瞬時に接合力が働き、上記両方の活性化面を貼合せ面としてｐ型単結晶シリコン基板１０とｎ型単結晶シリコン基板２０とが強固に接合されて一体化し、ｐｎ接合シリコンウェーハが得られる。

ここで、ｐｎ接合シリコンウェーハの貼合せ面近傍には、第２工程における活性化処理に起因してｎ型単結晶シリコン基板２０及びｎ型単結晶シリコンエピタキシャル層３２が本来有する結晶性が乱れた変質層が生じている。これらの変質層も、第１の実施形態と同様にデバイスプロセスにおける熱処理により再結晶化される。従って、これらの変質層に起因するリーク電流は、縦型デバイスにおいて抑制される。

（ｐｎ接合シリコンウェーハの研削および研磨）
第２工程の後、ｐｎ接合シリコンウェーハを構成するｐ型単結晶シリコン基板１０およびｎ型単結晶シリコン基板２０の少なくとも一方を研削および研磨する工程をさらに有してもよい。これにより、所望の厚さのｐｎ接合シリコンウェーハ２００を得ることができる。なお、上記研削および研磨する工程では、第１の実施形態にて説明した方法と同様の方法を用いることができる。

以上、図２を参照して、第２の実施形態について説明したが、第２の実施形態において第１工程および第２工程を採用することにより得られる作用効果については、第１の実施形態の説明を援用する。以下では、図２を参照して、第２の実施形態により付加的に得られる作用効果について詳細に説明する。

図２を参照して、第２の実施形態では、第１工程に先立ち、ｐ型単結晶シリコン基板１０の片面に、ｎ型シリコンエピタキシャル層３２を形成しておくことで、ｐｎ接合面と貼合せ面とをずらすことができる。このようにｐｎ接合面と貼合せ面とをずらし、さらに、ｎ型シリコンエピタキシャル層３２のドーパント濃度をｎ型単結晶シリコン基板２０のドーパント濃度よりも高濃度とする技術的意義を以下では作用効果とともに説明する。

縦型デバイスは、ｐｎ接合シリコンウェーハ２００を作製した後に、デバイスプロセスを経て作製される。このデバイスプロセスには、窒素または酸素雰囲気中で、６００℃以上１３００℃以下、１０分以上２０時間以下の熱処理が含まれる。また、デバイス作動時、縦型デバイスを構成するｐｎ接合シリコンウェーハには、５００Ｖ以上１５００Ｖ以下の高電圧がかかる。

ここで、ｐｎ接合面には、キャリアがほとんど存在しない空乏層と呼ばれる領域が存在する。この空乏層領域は、電圧がかかると縦型デバイスの縦方向に広がる性質を有する。また、ｐｎ接合シリコンウェーハ２００の貼合せ面には、ｐｎ接合シリコンウェーハを作製した直後には顕在化していないが、上記デバイスプロセスにおける熱処理によって顕在化する微小欠陥が存在する。このような微小欠陥が存在する領域と空乏層領域とが重複すると、逆リーク電流が生じ、結果として、ダイオードのスイッチング特性等のデバイス特性に影響を及ぼす。

そこで、ｐｎ接合面と貼合せ面とをずらすことにより、微小欠陥が存在する領域と空乏層領域との重複を抑制することができる。さらに、ｎ型シリコンエピタキシャル層のドーパント濃度をｎ型単結晶シリコン基板のドーパント濃度よりも高濃度とすることにより、デバイス作動時に高電圧がかかっても、空乏層領域の縦方向の広がりを抑制することができる。そのため、微小欠陥が存在する領域と空乏層領域との重複を抑制することができ、逆リーク電流が抑制されるため、ダイオードのスイッチング特性等のデバイス特性がより向上する。

（第３の実施形態）
次に、本発明の第３の実施形態を説明する。本実施形態では、ｐ型単結晶シリコン基板はそのままとし、ｎ型単結晶シリコン基板の片面に、ｐ型単結晶シリコン基板のドーパント濃度よりも高いドーパント濃度をもつｐ型シリコンエピタキシャル層を形成する以外は、第２の実施形態と同様である。

（ｐ型単結晶シリコン基板及びｎ型単結晶シリコン基板）
以下では、本発明の第１〜第３の実施形態において用いることのできるｐ型単結晶シリコン基板１０およびｎ型単結晶シリコン基板２０について説明する。

ｐ型単結晶シリコン基板１０およびｎ型単結晶シリコン基板２０としては、シリコン単結晶からなる単結晶シリコンウェーハを用いることができる。単結晶シリコンウェーハは、チョクラルスキー法（ＣＺ法）や浮遊帯域溶融法（ＦＺ法）により育成された単結晶シリコンインゴットをワイヤーソー等でスライスしたものを使用することができる。ここで、所望の厚さのｐｎ接合シリコンウェーハ１００，２００を縦型デバイスに用いる場合、デバイス形成領域の縦方向のいずれかの領域において欠陥が存在していると、この欠陥を介してｐｎ接合間でリーク電流が発生してしまうので、デバイス特性に影響を及ぼす。従って、より良好なデバイス特性を得る観点からは、ｐ型単結晶シリコン基板１０およびｎ型単結晶シリコン基板２０を転位クラスターおよび空孔凝集欠陥（ＣＯＰ：Crystal Originated Particle）を含まないシリコンウェーハとすることが好ましい。以下では、図４を参照して、転位クラスターおよびＣＯＰを含まないシリコンウェーハの製造方法を説明する。

シリコンウェーハの素材である単結晶シリコンインゴットの製造方法として代表的なものの１つとして、ＣＺ法を挙げることができる。このＣＺ法による単結晶シリコンインゴットの製造では、石英ルツボ内に供給されたシリコン融液に種結晶を浸漬し、石英ルツボおよび種結晶を回転させながら種結晶を引き上げることにより、種結晶の下方に単結晶シリコンインゴットが育成される。

こうして育成された単結晶シリコンインゴットには、デバイスプロセスで問題となる様々の種類のＧｒｏｗｎ−ｉｎ欠陥が生じることが知られている。その代表的なものは、低速な引き上げ条件での育成により格子間シリコンが優勢な領域（以下、「Ｉ領域」ともいう）に発生する転位クラスター、および高速な引き上げ条件での育成により空孔が優勢な領域（以下、「Ｖ領域」ともいう）に発生するＣＯＰである。また、Ｉ領域とＶ領域との境界付近には酸化誘起積層欠陥（ＯＳＦ：Oxidation induced Stacking Fault）と呼ばれるリング状に分布する欠陥が存在する。

育成された単結晶シリコンインゴットにおけるこれらの欠陥の分布は、２つの要因、すなわち、結晶の引き上げ速度Ｖと固液界面の温度勾配Ｇに依存することが知られている。図４は、固液界面における温度勾配Ｇに対する引き上げ速度Ｖの比Ｖ／Ｇと単結晶シリコンインゴットを構成する結晶領域との関係を示す図である。図４に示すように、単結晶シリコンインゴットは、Ｖ／Ｇが大きい場合には、ＣＯＰが検出される結晶領域であるＣＯＰ発生領域５１に支配され、Ｖ／Ｇが小さくなると、特定の酸化熱処理を施すとリング状のＯＳＦ領域として顕在化するＯＳＦ潜在核領域５２が形成され、このＯＳＦ領域５２ではＣＯＰは検出されない。また、高速引き上げ条件で育成した単結晶シリコンインゴットから採取されたシリコンウェーハは、ウェーハの多くをＣＯＰ発生領域５１が占めるため、結晶径方向のほぼ全域に亘ってＣＯＰが発生することになる。

また、ＯＳＦ潜在核領域５２の内側には、酸素の析出が起きやすくＣＯＰが検出されない結晶領域である酸素析出促進領域（以下、「Ｐｖ（１）領域」ともいう）５３が形成される。

Ｖ／Ｇを小さくしていくと、ＯＳＦ潜在核領域５２の外側には、酸素析出物が存在しＣＯＰが検出されない結晶領域である酸素析出促進領域（以下、「Ｐｖ（２）領域」ともいう）５４が形成される。

引き続き、Ｖ／Ｇを小さくしていくと、酸素の析出が起きにくくＣＯＰが検出されない結晶領域である酸素析出抑制領域（以下、「Ｐｉ領域」ともいう）５５が形成され、転位クラスターが検出される結晶領域である転位クラスター領域５６が形成される。

引き上げ速度に応じてこのような欠陥分布を示す単結晶シリコンインゴットから採取されるシリコンウェーハにおいて、ＣＯＰ発生領域５１および転位クラスター領域５６以外の結晶領域は、一般的には欠陥のない無欠陥領域と見なされる結晶領域であり、これらの結晶領域からなる単結晶シリコンインゴットから採取されるシリコンウェーハは、転位クラスターおよびＣＯＰを含まないシリコンウェーハとなる。そこで、本発明においては、ＣＯＰ発生領域５１および転位クラスター領域５６以外の結晶領域、すなわち、ＯＳＦ潜在核領域５２、Ｐｖ（１）領域５３、Ｐｖ（２）領域５４、および酸素析出抑制領域（Ｐｉ領域）５５の結晶領域のいずれか、あるいはそれらの組み合わせからなる単結晶シリコンインゴットから採取されるシリコンウェーハを、ｐ型単結晶シリコン基板１０およびｎ型単結晶シリコン基板２０として使用する。

ここで、本発明における「ＣＯＰを含まないシリコンウェーハ」とは、以下に説明する観察評価により、ＣＯＰが検出されないシリコンウェーハを意味するものとする。すなわち、まず、ＣＺ法により育成された単結晶シリコンインゴットから切り出し加工されたシリコンウェーハに対して、ＳＣ−１洗浄（すなわち、アンモニア水と過酸化水素水と超純水とを１：１：１５で混合した混合液による洗浄）を行い、洗浄後のシリコンウェーハ表面を、表面欠陥検査装置としてＫＬＡ−Ｔｅｎｃｏｒ社製：Ｓｕｒｆｓｃａｎ ＳＰ−２を用いて観察評価し、表面ピットと推定される輝点欠陥（ＬＰＤ：Light Point Defect）を特定する。その際、観察モードはＯｂｌｉｑｕｅモード（斜め入射モード）とし、表面ピットの推定は、Ｗｉｄｅ Ｎａｒｒｏｗチャンネルの検出サイズ比に基づいて行うものとする。こうして特定されたＬＰＤに対して、原子間力顕微鏡（ＡＦＭ：Atomic Force Microscope）を用いて、ＣＯＰか否かを評価する。この観察評価により、ＣＯＰが観察されないシリコンウェーハを「ＣＯＰを含まないシリコンウェーハ」とする。

一方、転位クラスターは、過剰な格子間シリコンの凝集体として形成されるサイズの大きな（１０μｍ程度）の欠陥（転位ループ）であり、セコエッチングなどのエッチング処理を施したり、Ｃｕデコレーションして顕在化させることにより、目視レベルで転位クラスターの有無を簡単に確認することができる。転位クラスターを含むシリコンウェーハを採用した場合には、ｐ型単結晶シリコン基板１０およびｎ型単結晶シリコン基板２０に転位クラスターを起点とする欠陥（積層欠陥など）が多量に発生してしまうため、欠陥を介してｐｎ接合間でリーク電流が発生し、デバイス特性に影響を及ぼす。

上記単結晶シリコンインゴットを育成する際に、酸素濃度が高すぎる場合には、酸素析出物に起因する欠陥が発生しやすく、ＯＳＦ潜在核領域５２を含む結晶領域のウェーハの場合、この欠陥のため活性化処理の際にダングリングボンドを形成することができない場合がある。これを抑制するためには、酸素濃度を低くすることが有効であり、具体的には，酸素濃度が６×１０^１７ａｔｏｍｓ／ｃｍ^３以下（ASTM F121-1979）とすることが好ましい。また、デバイスプロセスにおける熱処理の際のウェーハの熱応力耐性の観点からは、１×１０^１６ａｔｏｍｓ／ｃｍ^３以上とすることが好ましい。

また、ｐ型単結晶シリコン基板１０およびｎ型単結晶シリコン基板２０の面方位は同じであることが好ましい。具体的には、結晶方位＜１００＞や＜１１０＞が挙げられる。ｐ型単結晶シリコン基板１０とｎ型単結晶シリコン基板２０との面方位が異なる場合、真空常温接合法によりｐ型単結晶シリコン基板１０とｎ型単結晶シリコン基板２０とを貼り合わせることはできるものの、その後の熱処理の際にｐｎ接合シリコンウェーハを構成するｐ型単結晶シリコン基板１０とｎ型単結晶シリコン基板２０とが互いにずれることにより、ｐｎ接合シリコンウェーハの貼合せ界面近傍に微小欠陥が生じてしまい、この微小欠陥を起因とするリーク電流が生じるためデバイス特性に影響するからである。

以上、第１〜第３の実施形態につき、本発明によるｐｎ接合シリコンウェーハの製造方法について説明した。しかしながら、本発明によるｐｎ接合シリコンウェーハの製造方法についてはこれに限定されない。

（ｐｎ接合シリコンウェーハ）
次に、図１及び図２を参照して、上記製造方法により得られるｐｎ接合シリコンウェーハ１００，２００について説明する。

（第１の実施形態）
図１を参照して、ｐｎ接合シリコンウェーハ１００は、ｐ型単結晶シリコン基板１０と、ｐ型単結晶シリコン基板１０と接するｎ型単結晶シリコン基板２０とを有する。そして、ｐｎ接合シリコンウェーハ１００の深さ方向の酸素濃度プロファイルにおいて、ｐ型単結晶シリコン基板１０とｎ型単結晶シリコン基板２０との界面にピークを有しないことを特徴とする。

本実施形態のｐｎ接合シリコンウェーハ１００によれば、縦型デバイスにおいてリーク電流を抑制することができる。この理由については、既述の説明を援用する。

（第２の実施形態）
図２を参照して、ｐｎ接合シリコンウェーハ２００は、ｐ型単結晶シリコン基板１０と、ｐ型単結晶シリコン基板１０と接し、かつ、ｎ型単結晶シリコン基板２０のドーパント濃度よりも高いドーパント濃度をもつ、厚さ５０μｍ以下のｎ型シリコンエピタキシャル層３２と、ｎ型シリコンエピタキシャル層３２と接するｎ型単結晶シリコン基板２０と、を有する。そして、ｐｎ接合シリコンウェーハ２００の深さ方向の酸素濃度プロファイルにおいて、ｎ型シリコンエピタキシャル層３２とｎ型単結晶シリコン基板２０との界面にピークを有しないことを特徴とする。

本実施形態のｐｎ接合シリコンウェーハ２００によれば、縦型デバイスにおいてリーク電流を抑制することができ、さらに、ダイオードのスイッチング特性等のデバイス特性がより向上する。これらの理由については、既述の説明を援用する。

ｐ型単結晶シリコン基板１０およびｎ型単結晶シリコン基板２０は、転位クラスターおよびＣＯＰを含まないシリコンウェーハであることが好ましい。また、ｐ型単結晶シリコン基板１０およびｎ型単結晶シリコン基板２０の面方位は、同じであることが好ましい。これらの理由については、既述の説明を援用する。

以上、本発明によるｐｎ接合シリコンウェーハの第１及び第２の実施形態を説明したが、本発明はこれらの実施形態に限定されるものではない。

例えば、ｐｎ接合シリコンウェーハは、ｎ型単結晶シリコン基板と、ｎ型単結晶シリコン基板と接し、かつ、ｐ型単結晶シリコン基板のドーパント濃度よりも高いドーパント濃度をもつ、厚さ５０μｍ以下のｐ型シリコンエピタキシャル層と、ｐ型シリコンエピタキシャル層と接するｐ型単結晶シリコン基と、を有してもよい。この場合、ｐｎ接合シリコンウェーハの深さ方向の酸素濃度プロファイルにおいて、ｐ型シリコンエピタキシャル層とｐ型単結晶シリコン基板との界面にピークを有しないことを特徴とする。なお、本実施形態の作用効果については、第２の実施形態の説明を援用する。

（発明例）
図４中のＣＯＰ発生領域５１および転位クラスター領域５６を含まないようにＶ／Ｇの値を公知の方法で制御して、転位クラスターおよびＣＯＰを含まないシリコンウェーハを切り出し、ｐ型単結晶シリコン基板として、結晶方位＜１００＞、直径２００ｍｍ、ドーパントであるボロンの濃度が４．４×１０^１４ａｔｏｍｓ／ｃｍ^３、酸素濃度（ASTM F121-1979）が４．０×１０^１７ａｔｏｍｓ／ｃｍ^３である転位クラスターおよびＣＯＰを含まないシリコンウェーハを用意した。また、同様に転位クラスターおよびＣＯＰを含まないシリコンウェーハを切り出し、ｎ型単結晶シリコン基板として、結晶方位＜１００＞、直径２００ｍｍ、ドーパントであるリンの濃度が１．４×１０^１４ａｔｏｍｓ／ｃｍ^３、酸素濃度（ASTM F121-1979）が５．０×１０^１７ａｔｏｍｓ／ｃｍ^３である転位クラスターおよびＣＯＰを含まないシリコンウェーハを用意した。ここで、ｐ型単結晶シリコン基板およびｎ型単結晶シリコン基板の各表層には、厚さ２０Åの自然酸化膜が形成されていた。

次に、図１に示す方法に従って、発明例によるｐｎ接合シリコンウェーハを作製した。まず、２５℃、１×１０^−５Ｐａ未満の真空チャンバー内に原料ガスＣＦ_４を流してプラズマを発生させ、ｐ型単結晶シリコン基板の片面と、ｎ型単結晶シリコン基板の片面に、加速電圧で３００ｅＶにてＦ⁻を照射した。ここで、フッ素イオンのドーズ量は、２×１０^１６ａｔｏｍｓ／ｃｍ^２とした。これにより、ｐ型単結晶シリコン基板およびｎ型単結晶シリコン基板の各片面をエッチング処理し、活性化面とした。なお、このエッチング処理により、ｐ型単結晶シリコン基板およびｎ型単結晶シリコン基板の各表面から２０Åおよび酸素がノックオンした領域を除去した。

引き続き真空常温下で上記両方の活性化面を接触させることで、ｐ型単結晶シリコン基板とｎ型単結晶シリコン基板とを貼り合わせて、ｐｎ接合シリコンウェーハを得た。

続いて、ｐｎ接合シリコンウェーハを構成するｐ型単結晶シリコン基板およびｎ型単結晶シリコン基板を研削および研磨し、ｐ型単結晶シリコン基板の厚さが１００μｍであり、ｎ型単結晶シリコン基板の厚さが６２５μｍであり、厚さが７２５μｍのｐｎ接合シリコンウェーハを得た。

（比較例）
まず、ｐ型単結晶シリコン基板およびｎ型単結晶シリコン基板としては、発明例と同じものを用意した。次に、図５に示す方法に従って、比較例によるｐｎ接合シリコンウェーハ３００を作製した。

まず、２５℃、１×１０^−５Ｐａ未満の真空チャンバー内にＡｒを流してプラズマを発生させ、表面に自然酸化膜１２が形成されたｐ型単結晶シリコン基板１０と、表面に自然酸化膜２２が形成されたｎ型単結晶シリコン基板２０とに対して、各自然酸化膜１２，２２側から加速電圧６００ｅＶにてＡｒ^＋を照射する活性化処理を行い、上記両方の表面を活性化面とした。その後、引き続き真空常温下で上記両方の活性化面を接触させることで、ｐ型単結晶シリコン基板１０とｎ型単結晶シリコン基板２０とを貼り合わせて、ｐｎ接合シリコンウェーハを得た。

続いて、ｐｎ接合シリコンウェーハを構成するｐ型単結晶シリコン基板１０およびｎ型単結晶シリコン基板２０を研削および研磨し、ｐ型単結晶シリコン基板の厚さが１００μｍであり、ｎ型単結晶シリコン基板の厚さが６２５μｍであり、厚さが７２５μｍのｐｎ接合シリコンウェーハ３００を得た。

（評価方法）
発明例および比較例において、以下の評価を行った。

＜酸素の濃度分布（ＳＩＭＳ測定）＞
まず、発明例および比較例において、ｐｎ接合シリコンウェーハの接合界面近傍の酸素の濃度分布を二次イオン質量分析法（ＳＩＭＳ：Secondary Ion Mass Spectrometry）により測定した。測定結果を図６に示す。

引き続き、発明例および比較例によるｐｎ接合シリコンウェーハに対して、デバイスプロセスに含まれる熱処理に相当する熱処理を施した後に、ｐｎ接合リーク測定を行った。ここで、デバイスプロセスに含まれる熱処理に相当する熱処理は、窒素雰囲気中で、１１００℃、２時間とした。

＜ｐｎ接合リーク測定＞
発明例および比較例において、ｐｎ接合シリコンウェーハの表面にｐｎ接合リーク測定用の電極を形成した。その後、ｐ型単結晶シリコン基板側の表面の電圧を０Ｖとして、ｎ型単結晶シリコン基板側の表面に５００Ｖの電圧を印加して、ｐｎ接合リーク測定を行った。なお、５００Ｖは、デバイス作動時にｐｎ接合シリコンウェーハにかかる電圧（逆バイアス）に相当する。測定結果を表１に示す。

（評価結果の説明）
まず、比較例では、図６（ｂ）に示すように、貼合せ面近傍において酸素濃度プロファイルにピークが存在していた。このピークは、自然酸化膜中の酸素がｐｎ接合シリコンウェーハに残存していることを示す。そのため、表１に示すように、縦型デバイスにおいてリーク電流を抑制することができなかった。一方、発明例では、図６（ａ）に示すように、貼合せ面近傍において酸素濃度プロファイルにピークが存在していなかった。これは、フッ素イオンのエッチング作用により、自然酸化膜中の酸素がｐｎ接合シリコンウェーハから除去されたことに起因する。このとき、表１に示すように、縦型デバイスにおいてリーク電流が顕著に抑制された。

本発明によれば、縦型デバイスにおいてリーク電流を抑制することができるｐｎ接合シリコンウェーハを製造することができる。

１００，２００ ｐｎ接合シリコンウェーハ
１０ ｐ型単結晶シリコン基板
１０Ａ 活性化面
１２ ｐ型単結晶シリコン基板の表面に形成された自然酸化膜
２０ ｎ型単結晶シリコン基板
２０Ａ 活性化面
２２ ｎ型単結晶シリコン基板の表面に形成された自然酸化膜
３２ ｎ型シリコンエピタキシャル層
３２Ａ 活性化面
３４ ｎ型シリコンエピタキシャル層の表面に形成された自然酸化膜
４０ 真空常温接合装置
４１ プラズマチャンバー
４２ ガス導入口
４３ 真空ポンプ
４４ パルス電圧印加装置
４５Ａ，４５Ｂ ウェーハ固定台
５１ ＣＯＰ発生領域
５２ ＯＳＦ潜在核領域
５３ 酸素析出促進領域（Ｐｖ（１）領域）
５４ 酸素析出促進領域（Ｐｖ（２）領域）
５５ 酸素析出抑制領域（Ｐｉ領域）
５６ 転位クラスター領域

Claims (12)

1. ｐ型単結晶シリコン基板の片面と、ｎ型単結晶シリコン基板の片面に、真空常温下でフッ素イオンを照射して、前記両方の片面をエッチング処理して、活性化面とする第１工程と、
   前記第１工程に引き続き、真空常温下で前記両方の活性化面を接触させることで、前記ｐ型単結晶シリコン基板と前記ｎ型単結晶シリコン基板とを一体化させて、ｐｎ接合シリコンウェーハを得る第２工程と、
   を有することを特徴とするｐｎ接合シリコンウェーハの製造方法。
2. 前記第１工程に先立ち、前記ｐ型単結晶シリコン基板の片面に、前記ｎ型単結晶シリコン基板のドーパント濃度よりも高いドーパント濃度をもつ、厚さ５０μｍ以下のｎ型シリコンエピタキシャル層を形成する工程を有し、
   前記第１工程では、前記ｐ型単結晶シリコン基板の片面に代えて、前記ｎ型シリコンエピタキシャル層の表面に、真空常温下でフッ素イオンを照射して、該表面をエッチング処理して、活性化面とする、請求項１に記載のｐｎ接合シリコンウェーハの製造方法。
3. 前記第１工程に先立ち、前記ｎ型単結晶シリコン基板の片面に、前記ｐ型単結晶シリコン基板のドーパント濃度よりも高いドーパント濃度をもつ、厚さ５０μｍ以下のｐ型シリコンエピタキシャル層を形成する工程を有し、
   前記第１工程では、前記ｎ型単結晶シリコン基板の片面に代えて、前記ｐ型シリコンエピタキシャル層の表面に、真空常温下でフッ素イオンを照射して、該表面をエッチング処理して、活性化面とする、請求項１に記載のｐｎ接合シリコンウェーハの製造方法。
4. 前記第１工程において照射する前記フッ素イオンのドーズ量が、１×１０^１５ａｔｏｍｓ／ｃｍ^２以上１×１０^１８ａｔｏｍｓ／ｃｍ^２以下である、請求項１〜３のいずれか一項に記載のｐｎ接合シリコンウェーハの製造方法。
5. 前記ｐ型単結晶シリコン基板および前記ｎ型単結晶シリコン基板が転位クラスターおよびＣＯＰを含まないシリコンウェーハである、請求項１〜４のいずれか一項に記載のｐｎ接合シリコンウェーハの製造方法。
6. 前記ｐ型単結晶シリコン基板および前記ｎ型単結晶シリコン基板の面方位が同じである、請求項１〜５のいずれか一項に記載のｐｎ接合シリコンウェーハの製造方法。
7. 前記第２工程の後に、前記ｐｎ接合シリコンウェーハを構成する前記ｐ型単結晶シリコン基板および前記ｎ型単結晶シリコン基板の少なくとも一方を研削および研磨する工程をさらに有する、請求項１〜６のいずれか一項に記載のｐｎ接合シリコンウェーハの製造方法。
8. ｐ型単結晶シリコン基板と、
   前記ｐ型単結晶シリコン基板と接するｎ型単結晶シリコン基板と、
   を有するｐｎ接合シリコンウェーハであって、
   前記ｐｎ接合シリコンウェーハの深さ方向の酸素濃度プロファイルにおいて、前記ｐ型単結晶シリコン基板と前記ｎ型単結晶シリコン基板との界面にピークを有しないことを特徴とするｐｎ接合シリコンウェーハ。
9. 前記ｐ型単結晶シリコン基板と前記ｎ型単結晶シリコン基板との間に、前記ｎ型単結晶シリコン基板のドーパント濃度よりも高いドーパント濃度をもつ、厚さ５０μｍ以下のｎ型シリコンエピタキシャル層をさらに有し、
   前記ｐｎ接合シリコンウェーハの深さ方向の酸素濃度プロファイルにおいて、前記ｐ型単結晶シリコン基板と前記ｎ型単結晶シリコン基板との前記界面に代えて、前記ｎ型シリコンエピタキシャル層と前記ｎ型単結晶シリコン基板との界面にピークを有しない、請求項８に記載のｐｎ接合シリコンウェーハ。
10. 前記ｐ型単結晶シリコン基板と前記ｎ型単結晶シリコン基板との間に、前記ｐ型単結晶シリコン基板のドーパント濃度よりも高いドーパント濃度をもつ、厚さ５０μｍ以下のｐ型シリコンエピタキシャル層をさらに有し、
    前記ｐｎ接合シリコンウェーハの深さ方向の酸素濃度プロファイルにおいて、前記ｐ型単結晶シリコン基板と前記ｎ型単結晶シリコン基板との前記界面に代えて、前記ｐ型シリコンエピタキシャル層と前記ｐ型単結晶シリコン基板との界面にピークを有しない、請求項８に記載のｐｎ接合シリコンウェーハ。
11. 前記ｐ型単結晶シリコン基板および前記ｎ型単結晶シリコン基板が転位クラスターおよびＣＯＰを含まないシリコンウェーハである、請求項８〜１０のいずれか一項に記載のｐｎ接合シリコンウェーハ。
12. 前記ｐ型単結晶シリコン基板および前記ｎ型単結晶シリコン基板の面方位が同じである、請求項８〜１１のいずれか一項に記載のｐｎ接合シリコンウェーハ。

Images