[go: up one dir, main page]

JP2018101683A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2018101683A
JP2018101683A JP2016246521A JP2016246521A JP2018101683A JP 2018101683 A JP2018101683 A JP 2018101683A JP 2016246521 A JP2016246521 A JP 2016246521A JP 2016246521 A JP2016246521 A JP 2016246521A JP 2018101683 A JP2018101683 A JP 2018101683A
Authority
JP
Japan
Prior art keywords
region
semiconductor device
insulating film
recess
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016246521A
Other languages
English (en)
Other versions
JP2018101683A5 (ja
JP6710627B2 (ja
Inventor
宏基 藤井
Hiromoto Fujii
宏基 藤井
森　隆弘
Takahiro Mori
隆弘 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2016246521A priority Critical patent/JP6710627B2/ja
Priority to US15/847,342 priority patent/US10468523B2/en
Priority to CN201711381037.3A priority patent/CN108321203B/zh
Publication of JP2018101683A publication Critical patent/JP2018101683A/ja
Publication of JP2018101683A5 publication Critical patent/JP2018101683A5/ja
Application granted granted Critical
Publication of JP6710627B2 publication Critical patent/JP6710627B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/65—Lateral DMOS [LDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0221—Manufacture or treatment of FETs having insulated gates [IGFET] having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended-drain MOSFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0281—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of lateral DMOS [LDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/603—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended drain IGFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109—Reduced surface field [RESURF] PN junction structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H10D62/116—Dielectric isolations, e.g. air gaps adjoining the input or output regions of field-effect devices, e.g. adjoining source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/152—Source regions of DMOS transistors
    • H10D62/154—Dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/158—Dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform
    • H10W10/011—
    • H10W10/014—
    • H10W10/10—
    • H10W10/17—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351—Substrate regions of field-effect devices
    • H10D62/357—Substrate regions of field-effect devices of FETs
    • H10D62/364—Substrate regions of field-effect devices of FETs of IGFETs
    • H10D62/371—Inactive supplementary semiconductor regions, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/017—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/40—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00 with at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of IGFETs with BJTs
    • H10D84/401—Combinations of FETs or IGBTs with BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10P95/062—

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

【課題】ゲート絶縁膜へのホットキャリアの注入をさらに抑制することが可能な半導体装置およびその製造方法を提供する。
【解決手段】ｐ+ソース領域ＳＣとｐ+ドレイン領域ＤＣとの間の分離溝ＴＮＣ内を埋め込む分離絶縁膜ＳＩＳの上面に凹部ＨＬが形成されている。ｐ-ドリフト領域ＤＦＴは、分離溝ＴＮＣの下側に位置し、かつｐ+ドレイン領域ＤＣに接続されている。ゲート電極ＧＥは、凹部ＨＬ内を埋め込んでいる。ｐ-ドリフト領域ＤＦＴの下側であって凹部ＨＬの真下には、ｎ型不純物領域ＮＨが位置している。
【選択図】図４

Description

本発明は、半導体装置およびその製造方法に関するものである。
高耐圧化のために、高耐圧ＬＤＭＯＳ（Laterally Diffused Metal Oxide Semiconductor）トランジスタのゲートとドレインとの間にＳＴＩ（Shallow Trench Isolation）構造を用いることが知られている。このような構造は、たとえば特開２０１５−１６２５８１号公報、特開２００９−２７８１００号公報などに開示されている。
上記２つの公報には、分離溝内を埋め込む分離絶縁膜の上面に溝を形成し、その溝内にゲート電極の一部が埋め込まれた構成が開示されている。
上記２つの公報に記載の構成では、ホットキャリア注入（ＨＣＩ：Hot Carrier Injection）と呼ばれる現象を改善することが可能である。ここでホットキャリア注入とは、ＬＤＭＯＳトランジスタのドレイン電界によって加速され高いエネルギーを持ったキャリア（ホットキャリア）がゲート絶縁膜に注入されてトランジスタの特性（Ｉｄｓ、Ｖｔｈ）が変動する現象である。
特開２０１５−１６２５８１号公報 特開２００９−２７８１００号公報
しかしながら、上記２つの公報に記載の技術では、ゲート絶縁膜へのホットキャリアの注入を抑制する効果が十分でない場合がある。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態の半導体装置によれば、第１導電型のソース領域とドレイン領域との間の分離溝内を埋め込む分離絶縁膜の上面に凹部が形成されている。第１導電型のドリフト領域は、分離溝の下側に位置し、かつドレイン領域に接続されている。ゲート電極は、凹部内を埋め込んでいる。ドリフト領域の下側であって凹部の真下には、第２導電型の第１不純物領域が位置している。
一実施の形態の半導体装置の製造方法によれば、分離溝内を埋め込み、かつ上面に凹部を有する分離絶縁膜が形成される。ドリフト領域の下側であって凹部の真下に位置する第２導電型の第１不純物領域が形成される。ソース領域とドリフト領域とに挟まれる主表面の上にゲート絶縁膜を挟んで対向し、かつ凹部内を埋め込むゲート電極が形成される。
前記一実施の形態によれば、ゲート絶縁膜へのホットキャリアの注入をさらに抑制することが可能な半導体装置およびその製造方法を実現することができる。
実施の形態１におけるチップ状態の半導体装置の構成を概略的に示す平面図である。 図１に示す半導体装置の構成を示す断面図である。 図２に示すＬＤｐＭＯＳトランジスタ部の構成を示す平面図である。 図３のＩＶ−ＩＶ線に沿う概略断面図である。 図４のＶ−Ｖ線に沿う不純物濃度分布を示す図である。 リセス下のｎ型不純物領域の位置を説明するための部分拡大断面図である。 リセス下のｎ型不純物領域の位置を説明するための部分拡大断面図である。 図４に示す半導体装置の製造方法の第１工程を示す断面図である。 図４に示す半導体装置の製造方法の第２工程を示す断面図である。 図４に示す半導体装置の製造方法の第３工程を示す断面図である。 図４に示す半導体装置の製造方法の第４工程を示す断面図である。 図４に示す半導体装置の製造方法の第５工程を示す断面図である。 図４に示す半導体装置の製造方法の第６工程を示す断面図である。 図４に示す半導体装置の製造方法の第７工程を示す断面図である。 図４に示す半導体装置の製造方法の第８工程を示す断面図である。 比較例における半導体装置のインパクトイオン化率分布を示す図である。 実施の形態１における半導体装置のインパクトイオン化率分布を示す図である。 図１６および図１７のＡ−Ａ線に沿う電界強度を示す図である。 図１６および図１７のＡ−Ａ線に沿うインパクトイオン化発生率を示す図である。 実施の形態１と比較例との各々におけるオン抵抗Ｒｓｐとゲート電流Ｉｇとの関係を示す図である。 実施の形態１と比較例との各々におけるオフ耐圧ＢＶｏｆｆとゲート電流Ｉｇとの関係を示す図である。 比較例における半導体装置の等電位線を示す図である。 実施の形態１における半導体装置の等電位線を示す図である。 実施の形態２における半導体装置の構成を示す断面図である。 図２４に示す半導体装置の製造方法を示す断面図である。 実施の形態１および２と比較例との各々におけるオン抵抗Ｒｓｐとゲート電流Ｉｇとの関係を示す図である。 実施の形態１および２と比較例との各々におけるオフ耐圧ＢＶｏｆｆとゲート電流Ｉｇとの関係を示す図である。 実施の形態３における半導体装置の構成を示す断面図である。 図２８に示す半導体装置の製造方法の第１工程を示す断面図である。 図２８に示す半導体装置の製造方法の第２工程を示す断面図である。 図２８に示す半導体装置の製造方法の第３工程を示す断面図である。 図２８に示す半導体装置の製造方法の第４工程を示す断面図である。 図２８に示す半導体装置の製造方法の第５工程を示す断面図である。 比較例の半導体装置の製造方法の第１工程を示す断面図である。 比較例の半導体装置の製造方法の第２工程を示す断面図である。 実施の形態３の変形例における半導体装置の構成を示す断面図である。 図３６に示す半導体装置の製造方法を示す断面図である。 実施の形態１の構成をＬＤｎＭＯＳトランジスタにも適用できることを説明するための断面図である。
以下、実施の形態について図に基づいて説明する。
（実施の形態１）
図１に示されるように、本実施の形態の半導体装置ＣＨは、たとえばチップ状態であり、半導体基板を有している。半導体基板の表面には、ドライバ回路ＤＲＩ、プリドライバ回路ＰＤＲ、アナログ回路ＡＮＡ、電源回路ＰＣ、ロジック回路ＬＣ、入出力回路ＩＯＣなどの各形成領域が配置されている。
なお本実施の形態の半導体装置は、半導体チップに限定されず、ウエハ状態であってもよく、また封止樹脂で封止されたパッケージ状態であってもよい。
図２に示されるように、本実施の形態の半導体装置は、高耐圧ＣＭＯＳ（Complementary Metal Oxide Semiconductor）トランジスタと、ロジックＣＭＯＳトランジスタと、バイポーラトランジスタとを含んでいる。
高耐圧ＣＭＯＳトランジスタは、ｎチャネル型ＬＤ（Laterally Diffused）ＭＯＳトランジスタＬＮＴと、ｐチャネル型ＬＤＭＯＳトランジスタＬＰＴとを有している。またロジックＣＭＯＳトランジスタは、ｎチャネル型ＭＯＳトランジスタＮＴＲと、ｐチャネル型ＭＯＳトランジスタＰＴＲとを有している。
以下において、ｎチャネル型ＬＤＭＯＳトランジスタをｎＬＤＭＯＳトランジスタと記載し、ｐチャネル型ＬＤＭＯＳトランジスタをｐＬＤＭＯＳトランジスタと記載する。またｎチャネル型ＭＯＳトランジスタをｎＭＯＳトランジスタと記載し、ｐチャネル型ＭＯＳトランジスタをｐＭＯＳトランジスタと記載する。
各トランジスタは、半導体基板ＳＵＢの主表面ＭＳに形成されている。各トランジスタの形成領域は、ＤＴＩ（Deep Trench Isolation）により電気的に分離されている。ＤＴＩは、半導体基板ＳＵＢの主表面ＭＳに形成された溝ＤＴＲと、その溝ＤＴＲ内を埋め込む絶縁膜ＢＩＬとを有している。
ロジックＣＭＯＳトランジスタの形成領域には、半導体基板ＳＵＢの基板領域ＳＢ上に、ｐ型ウエル領域ＰＷＬと、ｎ型ウエル領域ＮＷＬとが並んで配置されている。ｐ型ウエル領域ＰＷＬにはｎＭＯＳトランジスタＮＴＲが配置されており、ｎ型ウエル領域ＮＷＬにはｐＭＯＳトランジスタＰＴＲが配置されている。
ｎＭＯＳトランジスタＮＴＲの形成領域とｐＭＯＳトランジスタＰＴＲの形成領域とは、ＳＴＩ（Shallow Trench Isolation）により電気的に分離されている。ＳＴＩは、半導体基板ＳＵＢの主表面ＭＳに形成された分離溝ＴＮＣと、その分離溝ＴＮＣ内を埋め込む分離絶縁膜ＳＩＳとを有している。
ＳＴＩの分離溝ＴＮＣは、ＤＴＩの溝ＤＴＲよりも主表面ＭＳから浅く配置されている。ＳＴＩの分離溝ＴＮＣは、ｐ型ウエル領域ＰＷＬおよびｎ型ウエル領域ＮＷＬよりも浅く配置されている。
上記ｎＭＯＳトランジスタＮＴＲは、ｎ+ソース領域ＳＣと、ｎ+ドレイン領域ＤＣと、ゲート絶縁膜ＧＩと、ゲート電極ＧＥとを有している。ｎ+ソース領域ＳＣとｎ+ドレイン領域ＤＣとは、互いに間隔をあけて半導体基板ＳＵＢの主表面ＭＳに配置されている。ゲート電極ＧＥは、ｎ+ソース領域ＳＣとｎ+ドレイン領域ＤＣとに挟まれる半導体基板ＳＵＢの主表面ＭＳ上にゲート絶縁膜ＧＩを介在して配置されている。
上記ｐＭＯＳトランジスタＰＴＲは、ｐ+ソース領域ＳＣと、ｐ+ドレイン領域ＤＣと、ゲート絶縁膜ＧＩと、ゲート電極ＧＥとを有している。ｐ+ソース領域ＳＣとｐ+ドレイン領域ＤＣとは、互いに間隔をあけて半導体基板ＳＵＢの主表面ＭＳに配置されている。ゲート電極ＧＥは、ｐ+ソース領域ＳＣとｐ+ドレイン領域ＤＣとに挟まれる半導体基板ＳＵＢの主表面ＭＳ上にゲート絶縁膜を介在して配置されている。
バイポーラトランジスタの配置領域には、半導体基板ＳＵＢの基板領域ＳＢ上に、ｎ+埋め込み領域ＢＬが配置されている。そのｎ+埋め込み領域ＢＬ上には、ｎ-ウエル領域ＨＷＬが配置されている。そのｎ-ウエル領域ＨＷＬ上には、ｐ型ウエル領域ＰＷＬとｎ型ウエル領域ＮＷＬとが配置されている。ｐ型ウエル領域ＰＷＬとｎ型ウエル領域ＮＷＬとは、ｎ-ウエル領域ＨＷＬの一部を間に挟んで互いに隣り合っている。
ｐ型ウエル領域ＰＷＬにはｐ+ベース領域ＢＣとｎ+エミッタ領域ＥＣとが配置されている。ｎ型ウエル領域ＮＷＬにはｎ+コレクタ領域ＣＣが配置されている。ｐ+ベース領域ＢＣ、ｎ+エミッタ領域ＥＣおよびｎ+コレクタ領域ＣＣによりバイポーラトランジスタＢＴＲが構成されている。
ｐ+ベース領域ＢＣとｎ+エミッタ領域ＥＣとの間、ｎ+エミッタ領域ＥＣとｎ+コレクタ領域ＣＣとの間にはＳＴＩが配置されている。これにより、ｐ+ベース領域ＢＣ、ｎ+エミッタ領域ＥＣおよびｎ+コレクタ領域ＣＣの各々は、互いに電気的に分離されている。
各不純物領域（ｎ+ソース領域ＳＣ、ｎ+ドレイン領域ＤＣ、ｐ+ベース領域ＢＣ、ｎ+エミッタ領域ＥＣ、ｎ+コレクタ領域ＣＣ）には、配線層ＩＮＣが電気的に接続されている。
具体的には、半導体基板ＳＵＢの主表面ＭＳ上を覆うように層間絶縁膜（図示せず）が配置されている。この層間絶縁膜には、各不純物領域に達するコンタクトホールＣＮが配置されている。このコンタクトホールＣＮ内には、プラグ導電層ＰＬが埋め込まれている。層間絶縁膜上には、プラグ導電層ＰＬに接するように配線層ＩＮＣが配置されている。これにより配線層ＩＮＣは、プラグ導電層ＰＬを介在して各不純物領に電気的に接続されている。
高耐圧ＣＭＯＳトランジスタのｐＬＤＭＯＳトランジスタについては、図３および図４を用いて以下に説明する。
図３および図４に示されるように、ｐＬＤＭＯＳトランジスタの配置領域には、半導体基板ＳＵＢの基板領域ＳＢ上に、ｎ+埋め込み領域ＢＬが配置されている。そのｎ+埋め込み領域ＢＬ上には、ｎ-ウエル領域ＨＷＬ（第１ウエル領域）が配置されている。そのｎ-ウエル領域ＨＷＬ上には、ｐ-ドリフト領域ＤＦＴとｎ型ウエル領域ＮＷＬ（第２ウエル領域）とが配置されている。ｎ-ウエル領域ＨＷＬは、ｎ型ウエル領域ＮＷＬのｎ型不純物濃度よりも低いｎ型不純物濃度を有している。
ｐ-ドリフト領域ＤＦＴとｎ型ウエル領域ＮＷＬとは、ｐｎ接合を構成するように互いに隣り合っている。ｐ-ドリフト領域ＤＦＴとｎ型ウエル領域ＮＷＬとにより構成されるｐｎ接合は半導体基板ＳＵＢの主表面ＭＳから深さ方向に沿って延びている。
半導体基板ＳＵＢの主表面ＭＳにはＳＴＩが配置されている。このＳＴＩは、分離溝ＴＮＣと、分離絶縁膜ＳＩＳとを有している。分離溝ＴＮＣは、ｐ-ドリフト領域ＤＦＴに配置されている。つまりｐ-ドリフト領域ＤＦＴは、分離溝ＴＮＣの周囲を取り囲むとともに、分離溝ＴＮＣの下側に位置している。分離絶縁膜ＳＩＳは、分離溝ＴＮＣを埋め込んでいる。分離絶縁膜ＳＩＳの上面には、凹部ＨＬが配置されている。この凹部ＨＬの底面は分離絶縁膜ＳＩＳ内に位置している。つまり凹部ＨＬの底部はｐ-ドリフト領域ＤＦＴに達していない。
ｎ型ウエル領域ＮＷＬ内の主表面ＭＳには、ｐ+ソース領域ＳＣと、ｎ+コンタクト領域ＷＣとが配置されている。ｐ+ソース領域ＳＣとｎ+コンタクト領域ＷＣとは、互いに隣接している。ｐ+ソース領域ＳＣは、ｎ型ウエル領域ＮＷＬおよびｎ+コンタクト領域ＷＣの各々とｐｎ接合を構成している。ｎ+コンタクト領域ＷＣは、ｎ型ウエル領域ＮＷＬのｎ型不純物濃度よりも高いｎ型不純物濃度を有している。
ｐ-ドリフト領域ＤＦＴ内の主表面ＭＳには、ｐ+ドレイン領域ＤＣが配置されている。ｐ+ドレイン領域ＤＣは、分離溝ＴＮＣに隣接している。ｐ+ドレイン領域ＤＣは、ｐ-ドリフト領域ＤＦＴのｐ型不純物濃度よりも高いｐ型不純物濃度を有している。ｐ+ドレイン領域ＤＣは、ｐ+ソース領域ＳＣとの間で分離溝ＴＮＣを挟んでいる。
ｐ+ソース領域ＳＣとｐ-ドリフト領域ＤＦＴとに挟まれる主表面ＭＳの上にゲート絶縁膜ＧＩを介在してゲート電極ＧＥが配置されている。ゲート電極ＧＥは、ｐ+ソース領域ＳＣとｐ-ドリフト領域ＤＦＴとに挟まれる主表面ＭＳと絶縁されながら対向している。
ゲート電極ＧＥは、ＳＴＩの分離絶縁膜ＳＩＳ上に乗り上げており、かつ分離絶縁膜ＳＩＳの凹部ＨＬ内を埋め込んでいる。ゲート電極ＧＥは、凹部ＨＬ内を埋め込む部分からさらにドレイン領域ＤＣ側に延在している。このゲート電極ＧＥは、分離絶縁膜ＳＩＳを介在してｐ-ドリフト領域ＤＦＴおよびｎ-ウエル領域ＨＷＬの各々と対向している。
ｐ-ドリフト領域ＤＦＴの下側には、凹部ＨＬの真下に位置する部分を有するようにｎ型不純物領域ＮＨ（第１不純物領域）が配置されている。ｎ型不純物領域ＮＨは、ｐ-ドリフト領域ＤＦＴに接していてもよいが、ｐ-ドリフト領域ＤＦＴに接していなくてもよい。
図５に示されるように、ｎ型不純物領域ＮＨは、たとえば１×１０17ｃｍ-3〜６×１０17ｃｍ-3のｎ型不純物濃度ＣＡを有している。一方、ｎ型ウエル領域ＮＷＬは、たとえば５×１０15ｃｍ-3のｎ型不純物濃度ＣＢを有している。ｎ型不純物領域ＮＨとｎ型不純物濃度ＣＡとの境界は、たとえば１×１０16ｃｍ-3のｎ型不純物濃度を有する部分である。
図６に示されるように、本開示において凹部ＨＬの真下とは、凹部ＨＬの底面から分離溝ＴＮＣの底面までの距離Ｈと同じ寸法Ｈだけ凹部ＨＬを平面視で拡大した領域ＲＤＢ（図３の破線で示す領域）内の真下領域を意味する。
ここで、凹部ＨＬのドレイン領域ＤＣ側の端部ＨＬＤから上記寸法Ｈ分だけドレイン領域ＤＣ側の位置を位置Ｐ１とする。このとき、ｎ型不純物領域ＮＨのドレイン領域ＤＣ側の端部ＮＨＤは、位置Ｐ１よりもソース領域ＳＣ側に位置している。
また、凹部ＨＬのソース領域ＳＣ側の端部ＨＬＳから上記寸法Ｈ分だけソース領域ＳＣ側の位置を位置Ｐ２とする。このとき、ｎ型不純物領域ＮＨのソース領域ＳＣ側の端部ＮＨＳは、位置Ｐ２よりもドレイン領域ＤＣ側に位置していることが好ましい。
またｎ型不純物領域ＮＨは凹部ＨＬの真下にのみ位置していることが好ましい。具体的には、ｎ型不純物領域ＮＨは、上記領域ＲＤＢ内に配置されており、平面視においてこの領域ＲＤＢからはみださないことが好ましい。なお平面視とは、たとえば図３に示されるように半導体基板ＳＵＢの主表面ＭＳに対して直交する方向から見た視点を意味する。
また、ｎ型不純物領域ＮＨのソース領域ＳＣ側の端部ＮＨＳは、分離溝ＴＮＣのソース領域ＳＣ側の端部ＴＮＣＳよりもドレイン領域ＤＣ側に位置している。またｎ型不純物領域ＮＨのソース領域ＳＣ側の端部ＮＨＳは、ｐ-ドリフト領域ＤＦＴのソース領域ＳＣ側の端部ＤＦＴＳよりもドレイン領域ＤＣ側に位置している。
しかし図７に示されるように、ｎ型不純物領域ＮＨのソース側端部ＮＨＳは、分離溝ＴＮＣのソース領域ＳＣ側の端部ＴＮＣＳよりもソース領域ＳＣ側に位置していてもよい。またｎ型不純物領域ＮＨのソース側端部ＮＨＳは、ｐ-ドリフト領域ＤＦＴのソース領域ＳＣ側の端部ＤＦＴＳよりもソース領域ＳＣ側に位置していてもよい。
図４に示されるように、ソース領域ＳＣからドレイン領域ＤＣへ向かう方向（ソース−ドレイン方向）におけるドリフト領域ＤＦＴの長さはＬｄである。凹部ＨＬは、分離溝ＴＮＣのソース領域ＳＣ側の端部ＴＮＣＳから、上記長さＬｄの３分の１の寸法の範囲内に位置している。
具体的には、凹部ＨＬのドレイン領域ＤＣ側の端部ＨＬＤと分離溝ＴＮＣのソース領域ＳＣ側の端部ＴＮＣＳとの間の寸法Ｌｈは、上記長さＬｄの３分の１以下である。
またｎ型不純物領域ＮＨも、分離溝ＴＮＣのソース領域ＳＣ側の端部ＴＮＣＳから、ドリフト領域ＤＦＴの長さＬｄの３分の１の寸法の範囲内に位置している。
具体的には、ｎ型不純物領域ＮＨのドレイン領域ＤＣ側の端部ＮＨＤと分離溝ＴＮＣのソース領域ＳＣ側の端部ＴＮＣＳとの間の上記ソース−ドレイン方向の寸法は、上記長さＬｄの３分の１以下である。
またｎ型不純物領域ＮＨのソース領域ＳＣ側の端部ＮＨＳと分離溝ＴＮＣのソース領域ＳＣ側の端部ＴＮＣＳとの間の上記ソース−ドレイン方向の寸法は、上記長さＬｄの３分の１以下である。
また凹部ＨＬのソース領域ＳＣ側の端部ＨＬＳと分離溝ＴＮＣのソース領域ＳＣ側の端部ＴＮＣＳとの間の寸法Ｌｓは、ゲート絶縁膜ＧＩの膜厚以上である。
半導体基板ＳＵＢの主表面ＭＳ上には、層間絶縁膜ＩＳが配置されている。層間絶縁膜ＩＳには、複数のコンタクトホールＣＮ１、ＣＮ２、ＣＮ３が配置されている。コンタクトホールＣＮ１は、ｐ+ソース領域ＳＣおよびｎ+コンタクト領域ＷＣの双方に達している。コンタクトホールＣＮ２は、ゲート電極ＧＥに達している。コンタクトホールＣＮ３は、ｐ+ドレイン領域ＤＣに達している。
各コンタクトホールＣＮ１、ＣＮ２、ＣＮ３の各々には、プラグ導電層ＰＬが埋め込まれている。層間絶縁膜ＩＳ上には複数の配線層ＩＮＣが配置されている。複数の配線層の各々はプラグ導電層ＰＬに接している。
これにより一の配線層ＩＮＣは、プラグ導電層ＰＬを介在してｐ+ソース領域ＳＣおよびｎ+コンタクト領域ＷＣの双方に電気的に接続されている。他の配線層ＩＮＣは、プラグ導電層ＰＬを介在してゲート電極ＧＥに電気的に接続されている。さらに他の配線層ＩＮＣは、プラグ導電層ＰＬを介在してｐ+ドレイン領域ＤＣに電気的に接続されている。
次に、本実施の形態の製造方法について図８〜図１５を用いて説明する。
図８に示されるように、ｐ-基板領域ＳＢ上にｎ-ウエル領域ＨＷＬが形成される。ｎ-ウエル領域ＨＷＬ上にｎ型ウエル領域ＮＷＬとｐ型ドリフト領域ＤＦＴとが形成される。これにより、ｐ-基板領域ＳＢ、ｎ-ウエル領域ＨＷＬ、ｎ型ウエル領域ＮＷＬおよびｐ型ドリフト領域ＤＦＴを内部に有する半導体基板ＳＵＢが準備される。
図９に示されるように、半導体基板ＳＵＢの主表面上に、たとえばシリコン酸化膜よりなるゲート絶縁膜ＧＩが形成される。ゲート絶縁膜ＧＩは、たとえば数μｍ〜数十μｍの膜厚で形成される。このゲート絶縁膜ＧＩ上に、たとえば不純物が導入された多結晶シリコン（ドープドポリシリコン）よりなる導電膜ＧＥ１が形成される。この導電膜ＧＥ１上に、たとえばシリコン窒化膜よりなるハードマスク層ＨＭが形成される。導電膜ＧＥ１およびハードマスク層ＨＭの各々は、たとえば数十ｎｍの膜厚で形成される。
この後、通常の写真製版技術およびエッチング技術によりハードマスク層ＨＭがパターニングされる。このパターニングされたハードマスク層ＨＭをマスクとして、導電膜ＧＥ１、ゲート絶縁膜ＧＩおよび半導体基板ＳＵＢがエッチングされる。このエッチングにより、半導体基板ＳＵＢの主表面ＭＳに分離溝ＴＮＣが形成される。
図１０に示されるように、分離溝ＴＮＣ内を埋め込むように、たとえばシリコン酸化膜よりなる絶縁膜ＢＩ（埋込絶縁膜）が形成される。この絶縁膜ＢＩの形成においては、たとえば分離溝ＴＮＣ内を埋め込むように半導体基板ＳＵＢの主表面全体上に絶縁膜ＢＩが形成される。この後、たとえばＣＭＰ（Chemical Mechanical Polishing）でハードマスク層ＨＭの表面が露出するまで絶縁膜ＢＩが研磨される。これにより、絶縁膜ＢＩが分離溝ＴＮＣ内のみに残存される。
この後、通常の写真製版技術により、フォトレジストパターンＰＲ１が形成される。このフォトレジストパターンＰＲ１は、絶縁膜ＢＩの一部表面を露出する開口を有する。このフォトレジストパターンＰＲ１をマスクとして絶縁膜ＢＩがエッチングされる。このエッチングの後、フォトレジストパターンＰＲ１がたとえばアッシングなどにより除去される。
図１１に示されるように、上記のエッチングにより絶縁膜ＢＩを貫通してｐ型ドリフト領域ＤＦＴに達する貫通孔ＴＨが絶縁膜ＢＩに形成される。この貫通孔ＴＨを通じて半導体基板ＳＵＢにｎ型の不純物が注入される。ｎ型不純物のイオン注入の条件は、たとえば注入エネルギーが数百ｋｅＶ〜数ＭｅＶで、ドーズ量が１０12〜１０13ｃｍ-2である。このｎ型不純物の注入により、ｐ型ドリフト領域ＤＦＴの下側であって貫通孔ＴＨの真下領域にｎ型不純物領域ＮＨが形成される。
図１２に示されるように、貫通孔ＴＨの内壁面を覆い、かつハードマスク層ＨＭおよび絶縁膜ＢＩの各上面を覆うように、たとえばシリコン酸化膜よりなる絶縁膜ＩＬ（被覆絶縁膜）が形成される。絶縁膜ＩＬは、たとえば貫通孔ＴＨの深さの１／３程度の膜厚で形成される。貫通孔ＴＨの内壁面を覆う絶縁膜ＩＬの上面により凹部ＨＬの内壁面が構成される。
この後、ドープドポリシリコンよりなる導電膜ＧＥ２が、凹部ＨＬ内を埋め込むように、かつ絶縁膜ＩＬの上面上を覆うように形成される。導電膜ＧＥ２は、たとえば数百ｎｍの膜厚で形成される。この後、たとえばＣＭＰで絶縁膜ＩＬの表面が露出するまで導電膜ＧＥ２が研磨される。
図１３に示されるように、上記のＣＭＰにより凹部ＨＬの内部にのみ導電膜ＧＥ２が残存される。この後、絶縁膜ＩＬの一部およびハードマスク層ＨＭがたとえばエッチングにより除去される。
図１４に示されるように、上記エッチング除去により導電膜ＧＥ１の表面が露出する。また上記エッチング除去により絶縁膜ＩＬは貫通孔ＴＨ内にのみ残存される。この貫通孔ＩＬ内に残存する絶縁膜ＩＬと絶縁膜ＢＩとにより分離絶縁膜ＳＩＳが形成される。
半導体基板ＳＵＢの主表面ＭＳ上の全面に、たとえばドープドポリシリコンよりなる導電膜ＧＥ３が形成される。導電膜ＧＥ３は、たとえば数十ｎｍの膜厚で形成される。この後、通常の写真製版技術およびエッチング技術により導電膜ＧＥ３、ＧＥ１がパターニングされる。これにより、導電膜ＧＥ１、ＧＥ２、ＧＥ３よりなるゲート電極ＧＥが形成される。
図１５に示されるように、ゲート電極ＧＥの側壁にサイドウォール上の側壁絶縁膜ＳＷが形成される。この後、イオン注入などにより半導体基板ＳＵＢの主表面ＭＳにｎ型不純物およびｐ型不純物が注入される。これにより半導体基板ＳＵＢの主表面ＭＳにｐ+ソース領域ＳＣ、ｐ+ドレイン領域ＤＣおよびｎ+コンタクト領域ＷＣが形成される。
図４に示されるように、層間絶縁膜ＩＳ、プラグ導電層ＰＬ、配線層ＩＮＣなどが形成されることにより、本実施の形態の半導体装置が製造される。
なお、図１５における導電膜ＧＥ１、ＧＥ２、ＧＥ３は、図４において１つのゲート電極ＧＥとして示されている。また図１５における絶縁膜ＩＬ、ＢＩは、図４において１つの分離絶縁膜ＳＩＳとして示されている。また、図１５における側壁絶縁膜ＳＷは図４において省略されている。
また図３におけるｎＬＤＭＯＳトランジスタＬＮＴは、上記ｐＭＯＳトランジスタＬＰＴとは逆導電型の構成を有している。具体的には、ｎ+埋め込み領域ＢＬ上に、ｐ-ウエル領域ＨＷＬ（第１ウエル領域）が配置されている。そのｐ-ウエル領域ＨＷＬ上には、ｎ-ドリフト領域ＤＦＴとｐ型ウエル領域ＮＷＬ（第２ウエル領域）とが配置されている。ｐ-ウエル領域ＨＷＬ内の主表面ＭＳには、ｎ+ソース領域ＳＣと、ｐ+コンタクト領域ＷＣとが形成されている。ｎ-ドリフト領域ＤＦＴ内の主表面ＭＳには、ｎ+ドレイン領域ＤＣが形成されている。ｎ-ドリフト領域ＤＦＴの下側には、凹部ＨＬの真下に位置する部分を有するようにｐ型不純物領域ＰＨ（第１不純物領域）が配置されている。
次に、本実施の形態の作用効果について、図４におけるｎ型不純物領域ＮＨを有しない比較例と対比して説明する。
ＢｉＣ−ＤＭＯＳ（Bipolar Complementary Metal Oxide Semiconductor）分野においては、図２に示されるように、ＬＤＭＯＳトランジスタ、ＣＭＯＳトランジスタおよびバイポーラトランジスタが混載される。このような分野においても、デザインスケーリングが進んできている。これにより従来のＬＯＣＯＳ（LoCal Oxidation of Silicon）に代えてＳＴＩが用いられるようになってきている。
この場合、ＬＤＭＯＳトランジスタのドリフト領域にもＳＴＩが用いられることになる。ＳＴＩにおいては、分離溝のコーナー部の形状がシャープである。このため、ドレインに高電圧が印加された場合に電界が分離溝のコーナー部に集中しやすい。この電界集中により、ＳＴＩの端部でインパクトイオン化が発生しやすい。インパクトイオン化により発生した電子・ホール対は、界面準位を生成したり、散乱により酸化膜に注入される。これによりホットキャリア変動が大きくなるという問題が顕著になる。特にｐＬＤＭＯＳトランジスタにおいては、ゲート絶縁膜に電子が注入されることによりゲート絶縁膜が絶縁破壊を生じる。
そこで本発明者は、図４における本実施の形態の構成と、図４におけるｎ型不純物領域ＮＨを有しない比較例の構成とについて、デバイス・シミュレーションによってインパクトイオン化の抑制効果について調べた。その結果を図１６および図１７に示す。
図１６は比較例における半導体装置のインパクトイオン化率分布を示しており、図１７は本実施の形態における半導体装置のインパクトイオン化率分布を示している。この結果から、比較例においては、図１６に示すようにＳＴＩのソース領域側の下端においてインパクトイオン化率が高くなっていることがわかる。これに対して本実施の形態においては、図１７に示すようにＳＴＩのソース領域側の下端においてインパクトイオン化率が比較例よりも低くなっていることがわかる。
また本発明者は、図１６および図１７の各々のＡ−Ａ線に沿う電界強度と、インパクトイオン化発生率とを調べた。その結果を図１８および図１９に示す。
図１８は図１６および図１７のＡ−Ａ線に沿う電界強度を示し、図１９は図１６および図１７のＡ−Ａ線に沿うインパクトイオン化発生率を示している。図１８および図１９の結果から、本実施の形態においては比較例よりも電界強度およびインパクトイオン化発生率の双方が低くなっていることがわかる。特にＳＴＩのソース領域側の下端付近において、本実施の形態の電界強度およびインパクトイオン化発生率が、比較例よりも低くなっていることがわかる。
さらに本発明者は、本実施の形態と比較例との各々におけるオン抵抗Ｒｓｐとゲート電流Ｉｇとの関係と、オフ耐圧ＢＶｏｆｆとゲート電流Ｉｇとの関係とについて調べた。その結果を図２０および図２１に示す。
図２０は本実施の形態と比較例との各々におけるオン抵抗Ｒｓｐとゲート電流Ｉｇとの関係を示し、図２１は本実施の形態と比較例との各々におけるオフ耐圧ＢＶｏｆｆとゲート電流Ｉｇとの関係を示している。図２１および図２２の結果から、本実施の形態においては比較例に比べて、オン抵抗Ｒｓｐが１〜２％増加しているものの、オフ耐圧ＢＶｏｆｆを維持したままゲート電流Ｉｇを低下できることがわかる。
ここでゲート電流Ｉｇとは、半導体基板ＳＵＢとゲート電極ＧＥとの間にゲート絶縁膜ＧＩなどを介在して流れる電流のことである。このため、ゲート電流Ｉｇが小さいとは、ゲート電極ＧＥに半導体基板ＳＵＢから注入されるキャリアの量が少ないことを意味する。よって、ゲート電流Ｉｇが低減されるとの上記結果から、本実施の形態では比較例よりもゲート電極ＧＥ内へのホットキャリアの注入が抑制できていることがわかる。
加えて本発明者は、本実施の形態と比較例との各々において、測定素子に対し一定のストレスを与えたときの半導体基板内の電位分布について調べた。その結果を図２２および図２３に示す。
図２２は比較例における半導体装置の等電位線を示し、図２３は本実施の形態における半導体装置の等電位線を示している。このシミュレーションにおいては、オン耐圧８０Ｖの素子に対し、ゲート電圧Ｖｇを−１．３Ｖとし、かつドレイン電圧Ｖｄを−８０Ｖとして電位分布を観察した。
図２２および図２３の結果から、比較例においてはＳＴＩのソース領域側の下端において−１０Ｖとなっているのに対し、本実施の形態においてはＳＴＩのソース領域側の下端において−８Ｖとなっている。また本実施の形態においては、比較例よりもＳＴＩのソース領域側の端部近傍において等電位線の間隔が広がっており、電界が緩和されていることがわかる。
これらの結果から、本実施の形態においては、ｎ型不純物領域ＮＨ（図４）が配置されたことによって、ＳＴＩ端部における電界が緩和され、それによりインパクトイオン化が抑えられたことでホットキャリアのゲート電極ＧＥへの注入がさらに抑制されたと考えられる。
以上より、本実施の形態においては図４に示すようにｐ型ドリフト領域ＤＦＴの下側であって凹部ＨＬの真下領域にｎ型不純物領域ＮＨが配置されている。このため、上記のとおりオフ耐圧ＢＶｏｆｆを維持したままゲート電極ＧＥへのホットキャリアの注入がさらに抑制でき、その結果、ゲート電流Ｉｇを抑制することができる。
また本実施の形態において凹部ＨＬの真下領域にのみｎ型不純物領域ＮＨが配置されている場合には、ゲート電極ＧＥへのホットキャリアの注入を抑制しつつ、ＲＥＳＵＲＦ（REduced SURface Field）効果により高耐圧を得ることもできる。以下、そのことを説明する。
図４の構成において、仮に凹部ＨＬが分離絶縁膜ＳＩＳに設けられておらず、かつｎ型不純物領域ＮＨが分離溝ＴＮＣの真下領域の全体に配置されている場合について想定する。この場合、ｎ型不純物領域ＮＨが分離溝ＴＮＣの真下領域の全体に配置されているため、ｐ-ドリフト領域ＤＦＴとｎ-ウエル領域ＨＷＬとの横方向の接合により得られるＲＥＳＵＲＦ効果が得られなくなる。この結果、電界集中が生じやすくなり、耐圧が低下する。
係る耐圧の低下を抑えるためには、ｐ-ドリフト領域ＤＦＴのｐ型不純物濃度を高くする必要がある。しかしｐ-ドリフト領域ＤＦＴのｐ型不純物濃度を高くすると、ＳＴＩの端部近傍での電界集中が促進される。これによりゲート電極ＧＥへのホットキャリアの注入が促進される。
これに対して本実施の形態では、凹部ＨＬの真下領域にのみｎ型不純物領域ＮＨが配置されている。このためｐ-ドリフト領域ＤＦＴとｎ-ウエル領域ＨＷＬとの横方向の接合長さを十分に確保することができる。これにより、ＲＥＳＵＲＦ効果によって高耐圧を得ることができる。
つまり、空乏層がｐ-ドリフト領域ＤＦＴとｎ-ウエル領域ＨＷＬとのｐｎ接合部から上下に拡がり、これにより電界分布が均一化され電界集中が緩和される結果、耐圧が向上する。
また高耐圧を得るためにｐ-ドリフト領域ＤＦＴのｐ型不純物濃度を高くする必要がない。このためｐ-ドリフト領域ＤＦＴのｐ型不純物濃度を高くした場合に生じるホットキャリア注入促進も生じない。
以上より、ゲート電極ＧＥへのホットキャリアの注入を抑制しつつ、ＲＥＳＵＲＦ効果により高耐圧を得ることもできる。
また本実施の形態においては、ｎ型不純物領域ＮＨは、分離溝ＴＮＣのソース領域ＳＣ側の端部ＴＮＣＳから、ドリフト領域ＤＦＴの長さＬｄの３分の１の寸法の範囲内に位置している。このような範囲内にｎ型不純物領域ＮＨが位置していることにより、上述したＲＥＳＵＲＦ効果による高耐圧を維持することができる。
また仮に凹部ＨＬのソース領域ＳＣ側の端部ＨＬＳと分離溝ＴＮＣのソース領域ＳＣ側の端部ＴＮＣＳとの間の寸法Ｌｓがゲート絶縁膜ＧＩの膜厚未満である場合、その薄い分離絶縁膜ＳＩＳの部分を通過してホットキャリアがゲート電極ＧＥに注入されやすくなる。このため上記寸法Ｌｓがゲート絶縁膜ＧＩの膜厚以上であることにより、その薄い分離絶縁膜ＳＩＳの部分を通じてゲート電極ＧＥにホットキャリアが注入されることが抑制される。
またｎ型不純物領域ＮＨのソース領域ＳＣ側の端部ＮＨＳと分離溝ＴＮＣのソース領域ＳＣ側の端部ＴＮＣＳとの間の上記ソース−ドレイン方向の寸法が上記ドリフト領域ＤＦＴの長さＬｄの３分の１以下である。これにより、ｎ型不純物領域ＮＨによって、ゲート電極ＧＥへのホットキャリアの注入を十分に抑制することができる。
また図６に示されるように、ｎ型不純物領域ＮＨのドレイン領域ＤＣ側の端部ＮＨＤは、上記位置Ｐ１よりもソース領域ＳＣ側に位置している。これによりゲート電極ＧＥへのホットキャリアの注入が抑制されるとともに、上記のＲＥＳＵＲＦ効果を得ることができる。
また図４に示されるように、ｎ型ウエル領域ＮＷＬよりもｎ型不純物濃度の低いｎ+ウエル領域がｐ+ドリフト領域ＤＦＴと横方向に沿って接続されてｐｎ接合を構成している。これにより上記のＲＥＳＵＲＦ効果を得ることができる。
（実施の形態２）
図２４に示されるように、本実施の形態の構成は実施の形態１の構成と比較してｐ型不純物領域ＰＨ（第２不純物領域）が追加されている点において異なる。ｐ型不純物領域ＰＨは、ｐ-ドリフト領域ＤＦＴよりも高いｐ型不純物濃度を有している。このｐ型不純物領域ＰＨは、ｎ型不純物領域ＮＨの濃度ピークよりも低い濃度ピークを有していることが好ましい。
ｐ型不純物領域ＰＨは、凹部ＨＬの真下領域に配置されている。ｐ型不純物領域ＰＨは、ｐ-ドリフト領域ＤＦＴ内に配置されていれば、分離絶縁膜ＳＩＳに接していてもよく、また接していなくてもよい。ｐ型不純物領域ＰＨは、ｎ型不純物領域ＮＨと深さ方向に間隔をあけて配置されていることが好ましい。
ｐ型不純物領域ＰＨのドレイン領域ＤＣ側の端部ＰＨＤは、図６で説明した位置Ｐ１よりもソース領域ＳＣ側に位置している。ｐ型不純物領域ＰＨのソース領域ＳＣ側の端部ＰＨＳは、図６で説明した位置Ｐ２よりもドレイン領域ＤＣ側に位置していることが好ましい。
またｐ型不純物領域ＰＨは、凹部ＨＬの真下領域のみに配置されていることが好ましい。具体的にはｐ型不純物領域ＰＨは、平面視において図３で説明した領域ＲＤＢ内に配置されており、この領域ＲＤＢからはみださないことが好ましい。
またｐ型不純物領域ＰＨのソース領域ＳＣ側の端部ＰＨＳは、分離溝ＴＮＣのソース領域ＳＣ側の端部ＴＮＣＳよりもドレイン領域ＤＣ側に位置している。またｐ型不純物領域ＰＨのソース領域ＳＣ側の端部ＰＨＳは、ｐ-ドリフト領域ＤＦＴのソース側端部ＤＦＴＳよりもドレイン領域ＤＣ側に位置している。
しかし図７に示すｎ型不純物領域ＮＨと同様に、ｐ型不純物領域ＰＨのソース側端部ＰＨＳは、分離溝ＴＮＣのソース領域ＳＣ側の端部ＴＮＣＳよりもソース領域ＳＣ側に位置していてもよい。またｐ型不純物領域ＰＨのソース側端部ＰＨＳは、ｐ-ドリフト領域ＤＦＴのソース領域ＳＣ側の端部ＤＦＴＳよりもソース領域ＳＣ側に位置していてもよい。
またｐ型不純物領域ＰＨは、分離溝ＴＮＣのソース領域ＳＣ側の端部ＴＮＣＳから、ドリフト領域ＤＦＴの長さＬｄの３分の１の寸法の範囲内に位置している。
具体的には、ｐ型不純物領域ＰＨのドレイン領域ＤＣ側の端部ＰＨＤと分離溝ＴＮＣのソース領域ＳＣ側の端部ＴＮＣＳとの間の上記ソース−ドレイン方向の寸法は、上記ドリフト領域ＤＦＴの長さＬｄの３分の１以下である。
またｐ型不純物領域ＰＨのソース領域ＳＣ側の端部ＰＨＳと分離溝ＴＮＣのソース領域ＳＣ側の端部ＴＮＣＳとの間の上記ソース−ドレイン方向の寸法は、上記ドリフト領域ＤＦＴの長さＬｄの３分の１以下である。
なお本実施の形態の上記以外の構成は、上述した実施の形態１の構成をほぼ同じであるため同一の要素については同一の符号を付し、その説明を繰り返さない。
次に、本実施の形態の半導体装置の製造方法について図２５を用いて説明する。
本実施の形態の製造方法は、まず図８〜図１０に示す実施の形態１の工程と同様の工程を経る。この後、本実施の形態においては図２５に示されるように、絶縁膜ＢＩの貫通孔ＴＨを通じてｎ型不純物およびｐ型不純物が半導体基板ＳＵＢに注入される。これにより、ｎ型不純物領域ＮＨとｐ型不純物領域ＰＨとが半導体基板ＳＵＢに形成される。
ｐ型不純物領域ＰＨを形成するためのｐ型不純物のイオン注入条件は、たとえばエネルギーが数十ｋｅＶで、ドーズ量が１０11〜１０12ｃｍ-2である。このｐ型不純物のイオン注入は、注入イオンのノックオンを防ぐため、ｎ型不純物領域ＮＨを形成するためのｎ型不純物のイオン注入よりも先に行われることが好ましい。
この後、本実施の形態の製造方法は、図１２〜図１５に示す実施の形態１の工程と同様の工程を経る。これにより、図２４に示される本実施の形態の半導体装置が製造される。
次に、本実施の形態の作用効果について説明する。
本発明者は、本実施の形態におけるオン抵抗Ｒｓｐおよびゲート電流Ｉｇの関係と、オフ耐圧ＢＶｏｆｆおよびゲート電流Ｉｇの関係とについて調べた。その結果を図２６および図２７に示す。
図２６は本実施の形態と実施の形態１と比較例との各々におけるオン抵抗Ｒｓｐとゲート電流Ｉｇとの関係を示している。また図２７は本実施の形態と実施の形態１と比較例との各々におけるオフ耐圧ＢＶｏｆｆとゲート電流Ｉｇとの関係を示している。図２６および図２７の結果から、本実施の形態においては比較例に比べてゲート電流Ｉｇを低減できるとともに、実施の形態１に比べて、オン抵抗Ｒｓｐをさらに低減できることがわかる。
以上より、本実施の形態によれば、凹部ＨＬの真下にｐ型不純物領域ＰＨが追加されたことにより、ゲート電流Ｉｇを低減できるとともに、オン抵抗Ｒｓｐをさらに低減することができる。
また仮にｐ型不純物領域ＰＨがｎ型不純物領域ＮＨの濃度ピークよりも高い濃度ピークを有する場合、ｎ型不純物領域ＮＨによる電界緩和の効果がｐ型不純物領域ＰＨにより相殺されるおそれがある。
本実施の形態においては、ｐ型不純物領域ＰＨは、ｎ型不純物領域ＮＨの濃度ピークよりも低い濃度ピークを有している。これによりｎ型不純物領域ＮＨによる電界緩和の効果がｐ型不純物領域ＰＨにより相殺されることが抑制される。
またｐ型不純物領域ＰＨのドレイン領域ＤＣ側の端部ＰＨＤは、凹部ＨＬの底部から分離溝ＴＮＣの底部までの深さ方向の寸法Ｈ分だけ、凹部ＨＬからドレイン領域ＤＣ側へ離れた位置よりもソース領域ＳＣ側に位置している。これにより、ゲート電極ＧＥへのホットキャリアの注入が抑制されるとともに、上記のＲＥＳＵＲＦ効果を得ることができる。
（実施の形態３）
図２８に示されるように、本実施の形態の半導体装置は、実施の形態１の構成と比較して、凹部ＨＬが複数個の凹部分ＨＬＰを有している点と、ｎ型不純物領域ＮＨが複数個のｎ型領域部分（第１領域部分）ＮＨＰを有している点とにおいて異なっている。
複数個の凹部分ＨＬＰは、平面視において互いに間隔を隔てて並走するように配置されている。つまり、平面視において複数個の凹部分ＨＬＰはいわゆる短冊状に形成されている。複数個の凹部分ＨＬＰの各々の幅ＷＡは、複数個の凹部分ＨＬＰのうち互いに隣り合う凹部分ＨＬＰ間の距離ＷＢよりも大きい。
また複数個のｎ型領域部分ＮＨＰの各々は、互いに間隔を隔てて配置されている。複数個のｎ型領域部分ＮＨＰの各々は、複数個の凹部分ＨＬＰの各々の真下領域に配置されている。
本実施の形態の上記以外の構成は、実施の形態１の構成とほぼ同じであるため、同一の要素については同一の符号を付し、その説明を繰り返さない。
次に、本実施の形態の半導体装置の製造方法について図２９〜図３３を用いて説明する。なお図２９〜図３３においては２つの凹部分ＨＬＰと２つのｎ型領域部分が示されているが、図２４に示されるように３つの凹部分ＨＬＰと３つのｎ型領域部分が設けられてもよい。
本実施の形態の製造方法は、まず図８、図９に示す実施の形態１の工程と同様の工程を経る。この後、本実施の形態においては図２９に示されるように、通常の写真製版技術により、フォトレジストパターンＰＲ２が形成される。このフォトレジストパターンＰＲ２は、絶縁膜ＢＩの一部表面を露出する開口を有する。このフォトレジストパターンＰＲ２をマスクとして絶縁膜ＢＩがエッチングされる。このエッチングの後、フォトレジストパターンＰＲ２がたとえばアッシングなどにより除去される。
図３０に示されるように、上記のエッチングにより絶縁膜ＢＩを貫通してｐ型ドリフト領域ＤＦＴに達する複数の貫通孔部ＴＨＰが絶縁膜ＢＩに形成される。この複数の貫通孔部ＴＨＰを通じて半導体基板ＳＵＢにｎ型の不純物が注入される。ｎ型不純物のイオン注入の条件は、たとえば注入エネルギーが数百ｋｅＶ〜数ＭｅＶで、ドーズ量が１０12〜１０13ｃｍ-2である。このｎ型不純物の注入により、複数の貫通孔部ＴＨＰの各々の真下領域であってｐ型ドリフト領域ＤＦＴの下側に複数のｎ型領域部分ＮＨＰが形成される。複数のｎ型領域部分ＮＨＰによりｎ型不純物領域ＮＨが構成される。
図３１に示されるように、複数の貫通孔部ＴＨＰの各々の内壁面を覆い、かつハードマスク層ＨＭおよび絶縁膜ＢＩの各上面を覆うように、たとえばシリコン酸化膜よりなる絶縁膜ＩＬが形成される。絶縁膜ＩＬは、たとえば貫通孔部ＴＨＰの深さの１／３程度の膜厚で形成される。貫通孔部ＴＨＰの内壁面を覆う絶縁膜ＩＬの上面により凹部分ＨＬＰの内壁面が構成される。
この後、ドープドポリシリコンよりなる導電膜ＧＥ２が、複数の凹部分ＨＬＰ内を埋め込むように、かつ絶縁膜ＩＬの上面上を覆うように形成される。導電膜ＧＥ２は、たとえば数百ｎｍの膜厚で形成される。この後、たとえばＣＭＰで絶縁膜ＩＬの表面が露出するまで導電膜ＧＥ２が研磨される。
図３２に示されるように、上記のＣＭＰにより複数の凹部分ＨＬＰの各々の内部にのみ導電膜ＧＥ２が残存される。この後、絶縁膜ＩＬの一部およびハードマスク層ＨＭがたとえばエッチングにより除去される。
図３３に示されるように、上記エッチング除去により導電膜ＧＥ１の表面が露出する。また上記エッチング除去により絶縁膜ＩＬは貫通孔ＴＨ内にのみ残存される。この貫通孔ＩＬ内に残存する絶縁膜ＩＬと絶縁膜ＢＩとにより分離絶縁膜ＳＩＳが形成される。
半導体基板ＳＵＢの主表面ＭＳ上の全面に、たとえばドープドポリシリコンよりなる導電膜ＧＥ３が形成される。導電膜ＧＥ３は、たとえば数十ｎｍの膜厚で形成される。この後、通常の写真製版技術およびエッチング技術により導電膜ＧＥ３、ＧＥ１がパターニングされる。これにより、導電膜ＧＥ１、ＧＥ２、ＧＥ３よりなるゲート電極ＧＥが形成される。
この後、本実施の形態の製造方法は、図１５に示す実施の形態１の工程と同様の工程を経る。これにより、図２８に示されるのと同等の構成を有する本実施の形態の半導体装置が製造される。
次に、本実施の形態の作用効果について図３４〜図３５に示す比較例と対比して説明する。
比較例においては、図３４に示されるように、幅の広い１つの凹部ＨＬが形成される。この場合、導電膜ＧＥ２が形成され、図３５に示されるように導電膜ＧＥ２がエッチバックされると、導電膜ＧＥ２は凹部ＨＬを埋め込むことができない。この場合、導電膜ＧＥ２は、凹部ＨＬの側壁にのみ、サイドウォール形状で残る。
これに対して本実施の形態においては、図２８に示されるように凹部ＨＬが複数の凹部分ＨＬＰを有している。このため、１つの凹部分ＨＬＰの幅ＷＡを小さくしつつも、複数の凹部分ＨＬＰ全体の幅（たとえば３×ＷＡ＋２×ＷＢ）を大きく確保することができる。
このためゲート電極ＧＥへのホットキャリアの注入を抑制できながら、各凹部分ＨＬＰを導電膜ＧＥ２で埋め込むことが可能となる。
また本実施の形態の製造方法においては、実施の形態１と比較して、フォトマスクを追加することなく複数の凹部分ＨＬＰを形成することができる。
また凹部ＨＬの幅Ｌｔ（図１参照）が大きくなると、電界が緩和されて寿命（ΔＴＴＦ）が向上する（以下の論文参照）。このため寿命向上の観点からは凹部ＨＬの幅が大きいことが好ましい。
論文：H. Fujii et al., "A Recessed Gate LDMOSFET for Alleviating HCI Effects", Proceedings of the 2016 28th ISPSD, June 12-16, 2016, Prague, Czech Republic, pp.167-170
そこで本実施の形態では、複数の凹部分ＨＬＰの各々の幅ＷＡは、複数の凹部分ＨＬＰのうちの互いに隣り合う凹部分ＨＬＰ間の距離ＷＢよりも大きく設定されている。これにより、複数の凹部分ＨＬＰの幅ＷＡの合計を可能な限り大きく確保することが可能となり、寿命が向上する。
なお、図３６に示されるように、実施の形態３の構成に、ｐ型不純物領域ＰＨが追加されてもよい。ｐ型不純物領域ＰＨは、複数のｐ型領域部分ＰＨＰを有している。複数のｐ型領域部分ＰＨＰの各々は、複数の凹部分ＨＬＰの各々の真下領域に配置されている。
この変形例は、図３０に示す実施の形態３の製造工程に代えて、図３７に示すようにｎ型不純物だけでなく、ｐ型不純物も注入することにより製造される。これ以外の上記変形例の製造方法は、実施の形態３とほぼ同じであるため、その説明は繰り返さない。
この変形例においては、複数のｐ型領域部分ＰＨＰを有するｐ型不純物領域ＰＨが追加されることにより、実施の形態２と同様の作用効果を得ることができる。
なお上記の実施の形態１〜３においては、ｐＬＤＭＯＳトランジスタについて説明したが、本開示は図３８に示すようなｎＬＤＭＯＳトランジスタにも適用することができる。この場合においても上記と同様の作用効果を得ることができる。
また上記においてはｐＬＤＭＯＳトランジスタおよびｎＬＤＭＯＳトランジスタについて説明した。しかし、本開示はｐＬＤＭＩＳ（Laterally Diffused Metal Insulator Semiconductor）トランジスタまたはｎＬＤＭＩＳトランジスタのようにゲート絶縁膜ＧＩがシリコン酸化膜以外の材質のものにも同様に適用することができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
ＡＮＡ アナログ回路、ＢＣ ベース領域、ＢＩＬ，ＩＬ 絶縁膜、ＢＬ ｎ+埋め込み領域、ＢＴＲ バイポーラトランジスタ、ＣＨ 半導体装置、ＣＮ，ＣＮ１，ＣＮ２，ＣＮ３ コンタクトホール、ＤＣ ドレイン領域、ＤＦＴ ｐ型ドリフト領域、ＤＦＴＳ，ＮＨＳ，ＰＨＳ，ＴＮＣＳ ソース側端部、ＨＬＤ，ＮＨＤ，ＰＨＤ ドレイン側端部、ＤＲＩ ドライバ回路、ＤＴＲ 溝、ＥＣ エミッタ領域、ＧＥ ゲート電極、ＧＥ１，ＧＥ２，ＧＥ３ 導電膜、ＧＩ ゲート絶縁膜、ＨＬ 凹部、ＨＬＰ 凹部分、ＨＭ ハードマスク層、ＨＷＬ ウエル領域、ＩＮＣ 配線層、ＩＯＣ 入出力回路、ＩＳ 層間絶縁膜、ＬＣ ロジック回路、ＬＮＴ ｎＬＤＭＯＳトランジスタ、ＬＰＴ ｐＬＤＭＯＳトランジスタ、ＭＳ 主表面、ＮＨ ｎ型不純物領域、ＮＨＰ ｎ型領域部分、ＮＴＲ ｎＭＯＳトランジスタ、ＮＷＬ ｎ型ウエル領域、Ｐ１，Ｐ２ 位置、ＰＣ 電源回路、ＰＤＲ プリドライバ回路、ＰＨ ｐ型不純物領域、ＰＨＰ ｐ型領域部分、ＰＬ プラグ導電層、ＰＲ１，ＰＲ２ フォトレジスト、ＰＴＲ ｐＭＯＳトランジスタ、ＰＷＬ ｐ型ウエル領域、ＳＢ 基板領域、ＳＣ ソース領域、ＳＩＳ 分離絶縁膜、ＳＵＢ 半導体基板、ＳＷ 側壁絶縁膜、ＴＨ 貫通孔、ＴＨＰ 貫通孔部、ＴＮＣ 分離溝、ＷＣ コンタクト領域。

Claims (13)

  1. 主表面を有し、前記主表面に分離溝を有する半導体基板と、
    前記半導体基板の前記主表面に配置された、第１導電型のソース領域と、
    前記ソース領域との間で前記分離溝を挟むように前記主表面に配置された、第１導電型のドレイン領域と、
    前記分離溝の下側に位置し、かつ前記ドレイン領域に接続された、第１導電型のドリフト領域と、
    前記分離溝内を埋め込み、かつ上面に凹部を有する分離絶縁膜と、
    前記ソース領域と前記ドリフト領域とに挟まれる前記主表面に絶縁しながら対向し、かつ前記凹部内を埋め込むゲート電極と、
    前記ドリフト領域の下側であって前記凹部の真下に位置する部分を有する、第２導電型の第１不純物領域とを備えた、半導体装置。
  2. 前記第１不純物領域は前記凹部の真下にのみ位置する、請求項１に記載の半導体装置。
  3. 前記ソース領域から前記ドレイン領域へ向かう方向における前記ドリフト領域の長さがＬｄであり、
    前記第１不純物領域は、前記分離溝の前記ソース領域側の端部から前記長さＬｄの３分の１の寸法の範囲内に位置している、請求項１に記載の半導体装置。
  4. 前記第１不純物領域の前記ドレイン領域側の端部は、前記凹部の底部から前記分離溝の底部までの深さ方向の寸法分だけ前記凹部から前記ドレイン領域側へ離れた位置よりも前記ソース領域側に位置している、請求項１に記載の半導体装置。
  5. 前記ドリフト領域の下側に位置する第２導電型の第１ウエル領域と、
    前記ソース領域と前記ドリフト領域との間の前記主表面に位置する第２導電型の第２ウエル領域とをさらに備え、
    前記第１ウエル領域は、前記第２ウエル領域よりも低い不純物濃度を有する、請求項１に記載の半導体装置。
  6. 前記ドリフト領域内であって、前記凹部の真下に位置する、第１導電型の第２不純物領域をさらに備えた、請求項１に記載の半導体装置。
  7. 前記第２不純物領域は、前記第１不純物領域の濃度ピークよりも低い濃度ピークを有する、請求項６に記載の半導体装置。
  8. 前記第２不純物領域の前記ドレイン領域側の端部は、前記凹部の底部から前記分離溝の底部までの深さ方向の寸法分だけ前記凹部から前記ドレイン領域側へ離れた位置よりも前記ソース領域側に位置している、請求項６に記載の半導体装置。
  9. 前記凹部は、複数の凹部分を有し、
    前記第２不純物領域は、前記複数の凹部分のそれぞれの真下領域に位置する複数の第２領域部分を有している、請求項６に記載の半導体装置。
  10. 前記凹部は、複数の凹部分を有し、
    前記第１不純物領域は、前記複数の凹部分のそれぞれの真下領域に位置する複数の第１領域部分を有している、請求項１に記載の半導体装置。
  11. 前記複数の凹部分の各々の幅は、前記複数の凹部分のうちの互いに隣り合う凹部分間の距離よりも大きい、請求項１０に記載の半導体装置。
  12. 主表面を有し、前記主表面に位置する分離溝と、前記主表面に位置する第１導電型のソース領域と、前記ソース領域との間で前記分離溝を挟むように前記主表面に位置する第１導電型のドレイン領域と、前記分離溝の下側に位置して前記ドレイン領域に接続された第１導電型のドリフト領域と、を有する半導体基板を形成する工程と、
    前記分離溝内を埋め込み、かつ上面に凹部を有する分離絶縁膜を形成する工程と、
    前記ドリフト領域の下側であって前記凹部の真下に位置する第２導電型の第１不純物領域を形成する工程と、
    前記ソース領域と前記ドリフト領域とに挟まれる前記主表面の上にゲート絶縁膜を挟んで対向し、かつ前記凹部内を埋め込むゲート電極を形成する工程とを備えた、半導体装置の製造方法。
  13. 前記上面に前記凹部を有する前記分離絶縁膜を形成する工程は、
    前記分離溝内を埋め込む埋込絶縁膜を形成する工程と、
    前記埋込絶縁膜を貫通する貫通孔を形成する工程と、
    前記貫通孔の内壁を覆う被覆絶縁膜を形成する工程とを有し、
    前記第１不純物領域を形成する工程は、前記貫通孔を通じて第２導電型の不純物を前記半導体基板に導入する工程を有する、請求項１２に記載の半導体装置の製造方法。
JP2016246521A 2016-12-20 2016-12-20 半導体装置およびその製造方法 Active JP6710627B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016246521A JP6710627B2 (ja) 2016-12-20 2016-12-20 半導体装置およびその製造方法
US15/847,342 US10468523B2 (en) 2016-12-20 2017-12-19 Semiconductor device and method for manufacturing the same
CN201711381037.3A CN108321203B (zh) 2016-12-20 2017-12-20 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016246521A JP6710627B2 (ja) 2016-12-20 2016-12-20 半導体装置およびその製造方法

Publications (3)

Publication Number Publication Date
JP2018101683A true JP2018101683A (ja) 2018-06-28
JP2018101683A5 JP2018101683A5 (ja) 2019-05-30
JP6710627B2 JP6710627B2 (ja) 2020-06-17

Family

ID=62556332

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016246521A Active JP6710627B2 (ja) 2016-12-20 2016-12-20 半導体装置およびその製造方法

Country Status (3)

Country Link
US (1) US10468523B2 (ja)
JP (1) JP6710627B2 (ja)
CN (1) CN108321203B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6837384B2 (ja) * 2017-05-23 2021-03-03 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US10424647B2 (en) * 2017-10-19 2019-09-24 Texas Instruments Incorporated Transistors having gates with a lift-up region
JP7195167B2 (ja) * 2019-02-08 2022-12-23 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US11195915B2 (en) * 2019-04-15 2021-12-07 Texas Instruments Incorporated Semiconductor devices with a sloped surface
US11222955B2 (en) * 2020-04-22 2022-01-11 Wolfspeed, Inc. Semiconductor power devices having gate dielectric layers with improved breakdown characteristics and methods of forming such devices
US11469307B2 (en) 2020-09-29 2022-10-11 Taiwan Semiconductor Manufacturing Company, Ltd. Thicker corner of a gate dielectric structure around a recessed gate electrode for an MV device
US12057475B2 (en) * 2021-03-11 2024-08-06 Taiwan Semiconductor Manufacturing Company Limited Field effect transistor including a downward-protruding gate electrode and methods for forming the same
US20240030341A1 (en) * 2022-07-25 2024-01-25 Globalfoundries U.S. Inc. High performance laterally-diffused metal-oxide semiconductor structure
US20240162345A1 (en) * 2022-11-10 2024-05-16 Globalfoundries U.S. Inc. Transistor with metal field plate contact
TWI828536B (zh) * 2023-02-08 2024-01-01 力晶積成電子製造股份有限公司 電晶體結構及其製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003501837A (ja) * 1999-06-03 2003-01-14 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 高圧回路素子を含む半導体装置
JP2005183633A (ja) * 2003-12-18 2005-07-07 Toyota Central Res & Dev Lab Inc 半導体装置とその製造方法
US20090283825A1 (en) * 2008-05-16 2009-11-19 Asahi Kasei Mircrodevices Corporation High speed orthogonal gate edmos device and fabrication
WO2014061254A1 (ja) * 2012-10-16 2014-04-24 旭化成エレクトロニクス株式会社 電界効果トランジスタ及び半導体装置
US20150243777A1 (en) * 2014-02-27 2015-08-27 Renesas Electronics Corporation Semiconductor device

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003501837A (ja) * 1999-06-03 2003-01-14 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 高圧回路素子を含む半導体装置
JP2005183633A (ja) * 2003-12-18 2005-07-07 Toyota Central Res & Dev Lab Inc 半導体装置とその製造方法
US20090283825A1 (en) * 2008-05-16 2009-11-19 Asahi Kasei Mircrodevices Corporation High speed orthogonal gate edmos device and fabrication
JP2009278100A (ja) * 2008-05-16 2009-11-26 Asahi Kasei Electronics Co Ltd 横方向半導体デバイスおよびその製造方法
WO2014061254A1 (ja) * 2012-10-16 2014-04-24 旭化成エレクトロニクス株式会社 電界効果トランジスタ及び半導体装置
KR20150034234A (ko) * 2012-10-16 2015-04-02 아사히 가세이 일렉트로닉스 가부시끼가이샤 전계 효과 트랜지스터 및 반도체 장치
US20150243777A1 (en) * 2014-02-27 2015-08-27 Renesas Electronics Corporation Semiconductor device
CN104882481A (zh) * 2014-02-27 2015-09-02 瑞萨电子株式会社 半导体器件
JP2015162581A (ja) * 2014-02-27 2015-09-07 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
US20180175192A1 (en) 2018-06-21
CN108321203A (zh) 2018-07-24
US10468523B2 (en) 2019-11-05
CN108321203B (zh) 2023-06-30
JP6710627B2 (ja) 2020-06-17

Similar Documents

Publication Publication Date Title
JP6710627B2 (ja) 半導体装置およびその製造方法
JP6713453B2 (ja) カスケードされたリサーフ注入及び二重バッファを備えるｌｄｍｏｓデバイスのための方法及び装置
KR100734302B1 (ko) 집적도를 향상시킬 수 있는 반도체 집적 회로 소자 및 그제조방법
KR101531882B1 (ko) 반도체 소자 및 그 제조 방법
JP2009170468A (ja) Ｍｏｓ電界効果トランジスタ
US11152505B2 (en) Drain extended transistor
US20180342577A1 (en) Semiconductor device and method of manufacturing the same
JP2013012577A (ja) 半導体装置
US10910492B2 (en) Semiconductor device and method for manufacturing the same
US9583616B2 (en) Semiconductor structure including backgate regions and method for the formation thereof
JP4477309B2 (ja) 高耐圧半導体装置及びその製造方法
KR20110078621A (ko) 반도체 소자 및 그 제조 방법
JP5410055B2 (ja) 半導体装置および半導体装置の製造方法
US9054185B2 (en) Semiconductor device
WO2017175544A1 (ja) 半導体装置およびその製造方法
JP2014192361A (ja) 半導体装置およびその製造方法
KR100922557B1 (ko) Ｃｍｏｓ 트랜지스터 및 그 제조 방법
CN110783334B (zh) 具有漏极有源区域的半导体装置
KR20110079021A (ko) 반도체 소자 및 그의 제조방법
JP2006013450A (ja) 半導体装置およびその製造方法
US11081581B2 (en) Semiconductor device and method of manufacturing the same
CN103311246B (zh) 半导体器件及其制造方法
KR100731092B1 (ko) 고전압 반도체소자 및 그 제조방법
JP5092202B2 (ja) 半導体装置
CN100517711C (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190419

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200128

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200318

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200519

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200527

R150 Certificate of patent or registration of utility model

Ref document number: 6710627

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150