[go: up one dir, main page]

JP2018101664A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2018101664A
JP2018101664A JP2016245623A JP2016245623A JP2018101664A JP 2018101664 A JP2018101664 A JP 2018101664A JP 2016245623 A JP2016245623 A JP 2016245623A JP 2016245623 A JP2016245623 A JP 2016245623A JP 2018101664 A JP2018101664 A JP 2018101664A
Authority
JP
Japan
Prior art keywords
semiconductor element
semi
conductive member
finished product
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016245623A
Other languages
English (en)
Inventor
海晴 佐藤
Kaisei Sato
海晴 佐藤
啓太 畑佐
Keita Hatasa
啓太 畑佐
知巳 奥村
Tomomi Okumura
知巳 奥村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Motor Corp
Original Assignee
Denso Corp
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Motor Corp filed Critical Denso Corp
Priority to JP2016245623A priority Critical patent/JP2018101664A/ja
Priority to US15/802,941 priority patent/US20180174998A1/en
Priority to KR1020170170156A priority patent/KR102033521B1/ko
Priority to CN201711338622.5A priority patent/CN108206141A/zh
Publication of JP2018101664A publication Critical patent/JP2018101664A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H10W70/417
    • H10W72/20
    • H10W70/461
    • H10W70/481
    • H10W72/012
    • H10W72/015
    • H10W99/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147Copper (Cu) as principal constituent
    • H10W70/442
    • H10W72/013
    • H10W72/01308
    • H10W72/01333
    • H10W72/07236
    • H10W72/073
    • H10W72/07336
    • H10W72/07354
    • H10W72/075
    • H10W72/07511
    • H10W72/07533
    • H10W72/07536
    • H10W72/347
    • H10W72/352
    • H10W72/381
    • H10W72/387
    • H10W72/5525
    • H10W72/59
    • H10W72/865
    • H10W72/884
    • H10W72/931
    • H10W72/952
    • H10W74/00
    • H10W90/736
    • H10W90/756

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 予備はんだの酸化を防止して銅製のボンディングワイヤの採用を可能とする。【解決手段】 半導体装置の製造方法は、第2導電性部材に導電性スペーサの下面がはんだ付けされているとともに、導電性スペーサの上面に予備はんだが設けられた第1半製品を用意する工程と、第1導電性部材に半導体素子の下面がはんだ付けされているとともに、半導体素子の上面にボンディングワイヤが接合された第2半製品を用意する工程と、第1半製品の予備はんだを溶融して、第2半製品の半導体素子の上面を、第1半製品の導電性スペーサの下面にはんだ付けする工程とを備える。【選択図】図5

Description

本明細書で開示する技術は、半導体装置の製造方法に関する。
特許文献1に、半導体装置とその製造方法が記載されている。半導体装置は、半導体素子と、半導体素子の下面に接合された第1導電性部材と、半導体素子の上面に導電性スペーサを介して接合された第2導電性部材と、半導体素子の上面に接合されたボンディングワイヤとを備える。この半導体装置の製造方法は、第1導電性部材上に半導体素子を介して導電性スペーサをはんだ付けする第1はんだ付け工程と、半導体素子にボンディングワイヤを接合するワイヤボンド工程と、導電性スペーサ上に第2導電性部材をはんだ付けする第2はんだ付け工程とを備える。第2はんだ付け工程では、導電性スペーサと第2導電性部材との間にはんだ箔が配置され、そのはんだ箔を溶融させることによって、導電性スペーサと第2導電性部材とが互いに接合される。
特開2004−303869号公報
上記した第2はんだ付け工程では、導電性スペーサ、はんだ箔及び第2導電性部材の三者の位置を正しく合わせる必要がある。例えば、はんだ箔が正規の位置から外れて配置されていると、溶融したはんだが導電性スペーサと第2導電性部材との間からはみ出すことによって、短絡や接合不良といった不具合が生じ得る。しかしながら、三つの部材の位置を同時に合せることは面倒である。そこで、導電性スペーサ上へ予めはんだを溶着しておくことが考えられる。このようなはんだは、予備はんだ(又は迎えはんだ)と称される。導電性スペーサ上に予備はんだが設けられていれば、第2はんだ付け工程では、導電性スペーサと第2導電性部材の二者の間で位置合わせを行えば足りる。予備はんだを設ける工程は、第1はんだ付け工程内に組み込むことができ、それによって第2はんだ付け工程を容易かつ簡素にすることができる。
しかしながら、導電性スペーサ上に予備はんだが設けられていると、ワイヤボンド工程において半導体素子を加熱したときに、導電性スペーサ上の予備はんだも加熱されて酸化することがある。予備はんだの酸化は、その後の第2はんだ付け工程において接合不良を招く。一般に、アルミニウム製のボンディングワイヤが使用される場合は、ワイヤボンド工程において半導体素子を加熱する必要はない。それに対して、銅製のボンディングワイヤが使用される場合は、半導体素子の加熱が不可欠とされている。銅製のボンディングワイヤは、アルミニウム製のものと比較して、高い強度や優れた導電性といった利点を有する。そのことから、銅製のボンディングワイヤを採用すれば、ボンディングワイヤをより細くすることが可能となり、それによって半導体素子(特に、ボンディングワイヤが接合される半導体素子上の電極)の小型化を図ることができる。しかしながら、銅製のボンディングワイヤを採用するためには、上述した予備はんだの酸化という問題を解決する必要がある。
本開示は、上述した予備はんだが酸化するという問題を解決して、銅製のボンディングワイヤの採用を可能とする技術を提供する。
本明細書が開示する技術は、半導体装置の製造方法に具現化される。半導体装置は、半導体素子と、半導体素子の下面に接合された第1導電性部材と、半導体素子の上面に導電性スペーサを介して接合された第2導電性部材と、半導体素子の上面に接合された銅製のボンディングワイヤとを備える。製造方法は、第2導電性部材に導電性スペーサの下面がはんだ付けされているとともに、導電性スペーサの上面に予備はんだが設けられた第1半製品を用意する工程と、第1導電性部材に半導体素子の下面がはんだ付けされているとともに、半導体素子の上面にボンディングワイヤが接合された第2半製品を用意する工程と、第1半製品の予備はんだを溶融して、第2半製品の半導体素子の上面を、第1半製品の導電性スペーサの下面にはんだ付けする工程とを備える。
上記した製造方法では、先ず、第1半製品と第2半製品とがそれぞれ用意される。第1半製品では、第2導電性部材に導電性スペーサの下面がはんだ付けされているとともに、導電性スペーサの上面に予備はんだが設けられている。即ち、予備はんだは、第1半製品に設けられる。一方、第2半製品では、第1導電性部材に半導体素子の下面がはんだ付けされているとともに、半導体素子の上面にボンディングワイヤが接合されている。即ち、ボンディングワイヤの接合は、第2半製品を用意する過程で実施される。このように、予備はんだを第1半製品に設けておくとともに、第2半製品においてボンディングワイヤの接合を完了しておくことで、ボンディングワイヤの接合時に半導体素子を加熱しても、第1半製品の予備はんだを酸化させることがない。その後、第1半製品の予備はんだを溶融し、第2半製品の半導体素子の上面を、第1半製品の導電性スペーサの下面にはんだ付けすることで、上記した半導体装置の構成が完成する。
なお、本明細書における上面及び下面といった用語は、互いに反対側に位置する面を便宜的に表現するものであり、上面及び下面が必ずしも鉛直上方及び鉛直下方にそれぞれ位置することを意味しない。例えば、半導体装置を製造する過程において、半導体素子の上面が、半導体素子の下側に位置する面となり、半導体素子の下面が、半導体素子の上側に位置する面となってもよい。第1及び第2導電性スペーサやその他の部材の上面及び下面についても同様である。
半導体装置10の構造を示す断面図。 図1中のII部の拡大図。 導電性スペーサ26の下面26bを示す図。 図3中のIV−IV線における断面図。 半導体装置10の製造方法の一実施例の流れを示すフローチャート。 第1半製品10aを用意する工程S10、S12を示す図。 第2半製品10bを用意する工程の一部であって、第1導電性部材22に半導体素子12をはんだ付けする工程S14を示す図。 第2半製品10bを用意する工程の他の一部であって、半導体素子12にボンディングワイヤ32を接合する工程S16を示す図。 予備はんだ44pを溶融して、第1半製品10aと第2半製品10bとの間をはんだ付けする工程S18を示す図。 封止材料20mを用いて第3半製品10cをパッケージングする工程S20を示す図。
本技術の一実施形態において、導電性スペーサには、下面の周縁に沿って凹部が設けられていてもよい。このような手法によると、予備はんだを溶融してはんだ付けを行うときに、余剰のはんだが凹部に収容されることによって、はんだのはみ出しを防止することができる。
本技術の一実施形態において、第1半製品を用意する工程は、第2導電性部材の鉛直上方に導電性スペーサが位置する状態で、第2導電性部材に導電性スペーサをはんだ付けする工程を含んでもよい。このような手法によると、第2導電性部材と導電性スペーサとの間の溶融したはんだが、自重によって第2導電性部材上に広がりやすくなる。それにより、第2導電性部材には、はんだの濡れ性を改善するための表面処理(例えば金めっき)が必ずしも必要とされない。そのような表面処理が省略されることで、半導体装置の製造コストを削減することができる。
本技術の一実施形態において、第2半製品を用意する工程は、半導体素子の下面を第1導電性部材にはんだ付けする工程と、第1導電性部材にはんだ付けされた半導体素子の上面にボンディングワイヤを接合する工程とを含んでもよい。このような手法によると、半導体素子へボンディングワイヤを接合するときに、半導体素子が第1導電性部材に固定されているので、第1導電性部材と共に半導体素子の位置決めを行いやすい。
本技術の一実施形態において、ボンディングワイヤを接合する工程は、第1導電性部材にはんだ付けされた半導体素子を加熱する工程と、加熱された半導体素子の上面にボンディングワイヤを超音波接合法によって接合する工程とを含んでもよい。このような手法によると、銅製のボンディングワイヤを十分な強度で半導体素子に接合することができる。
図面を参照して、半導体装置10の製造方法の一実施例について説明する。本実施例の半導体装置10は、特に限定されないが、例えばハイブリッド車、燃料電池車又は電気自動車といった電動型の自動車において、コンバータやインバータといった電力変換回路に用いることができる。以下では、先ず半導体装置10の構成について説明し、次いで半導体装置10の製造方法について説明する。但し、下記する半導体装置10及びその製造方法は一例であり、本明細書で開示する複数の技術要素は、単独又はいくつかの組み合わせによって、様々な半導体装置及びその製造方法に適用することができる。
図1、図2に示すように、本実施例における半導体装置10は、半導体素子12と、半導体素子12を封止する封止体20とを備える。半導体素子12は、パワー半導体素子である。半導体素子12の具体的な構成は限定されないが、例えばスイッチング素子、ダイオード又はそれらの組み合わせであってよい。ここでいうスイッチング素子は、例えばIGBT(Insulated Gate Bipolar Transistor)又はMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)が含まれる。半導体素子12に使用される半導体材料についても特に限定されず、例えばシリコン(Si)、炭化シリコン(SiC)又はIII−V族半導体であってよい。封止体20は、絶縁性を有する材料で構成されている。本実施例の封止体20は、特に限定されないが、エポキシ樹脂といった熱硬化性の樹脂材料で構成されている。図1では、一つの半導体素子12のみが図示されているが、半導体装置10は、二以上の半導体素子12を備えてもよい。
半導体素子12の下面12bには、第1電極14が設けられており、半導体素子12の上面12aには、第2電極16及び第3電極18が設けられている(図2参照)。第1電極14と第2電極16は電力用の電極であり、第3電極18は信号用の電極である。例えば半導体素子12がIGBTの場合、第1電極14はエミッタ電極であってよく、第2電極16はコレクタ電極であってよい。半導体素子12がMOSFETの場合、第1電極14はソース電極であってよく、第2電極16はドレイン電極であってよい。第3電極18は、半導体素子12への制御信号(例えば、ゲート駆動信号)が入力される電極であってもよいし、半導体素子12の温度や電流に応じた信号を出力する電極であってもよい。
半導体装置10はさらに、第1導電性部材22と第2導電性部材24と導電性スペーサ26とを備える。第1導電性部材22は、例えば銅又はその他の金属といった、導電性を有する材料で構成されている。第1導電性部材22は、上面22aと下面22bとを有する板形状を有する。第1導電性部材22の上面22aは、封止体20の内部において、半導体素子12の下面12bに接合されている。より詳しくは、半導体素子12の第1電極14が、第1導電性部材22にはんだ付けされており、半導体素子12と第1導電性部材22との間に、第1はんだ接合層42が形成されている(図2参照)。これにより、第1導電性部材22は、半導体素子12と電気的に接続されている。また、第1導電性部材22の下面22bは、封止体20の外部に露出している。第1導電性部材22は、半導体素子12と熱的にも接続されており、半導体素子12の熱を外部へ放出する放熱部材としても機能する。
第2導電性部材24及び導電性スペーサ26についても、例えば銅又はその他の金属といった、導電性を有する材料で構成されている。第2導電性部材24は、上面24aと下面24bとを有する板形状を有する。導電性スペーサ26もまた、上面26aと下面26bとを有する板形状を有する。第2導電性部材24の下面24bは、封止体20の内部において、導電性スペーサ26を介して半導体素子12の上面12aに接合されている。より詳しくは、半導体素子12の第2電極16が、導電性スペーサ26の下面26bにはんだ付けされており、半導体素子12と導電性スペーサ26との間に、第2はんだ接合層44が形成されている(図2参照)。そして、導電性スペーサ26の上面26aが、第2導電性部材24の下面24bにはんだ付けされており、導電性スペーサ26と第2導電性部材24との間に、第3はんだ接合層46が形成されている。これにより、第2導電性部材24は、導電性スペーサ26を介して半導体素子12と電気的に接続されている。また、第2導電性部材24の上面24aは、封止体20の外部に露出している。第2導電性部材24は、導電性スペーサ26を介して半導体素子12と熱的にも接続されており、半導体素子12の熱を外部へ放出する放熱部材としても機能する。
半導体装置10はさらに、第3導電性部材30とボンディングワイヤ32を備える。第3導電性部材30は、例えば銅又はその他の金属といった、導電性を有する材料で構成されている。第3導電性部材30は、封止体20の内部から外部へと伸びている。ボンディングワイヤ32は、封止体20の内部において、第3導電性部材30と半導体素子12とを電気的に接続する。詳しくは、ボンディングワイヤ32の一端は、封止体20の内部で第3導電性部材30に接合されており、ボンディングワイヤ32の他端は、半導体素子12の上面12aに位置する第3電極18に接合されている(図2参照)。これにより、第3導電性部材30は、ボンディングワイヤ32を介して半導体素子12の第3電極18に電気的に接続されている。
ボンディングワイヤ32は、銅製のボンディングワイヤである。ここでいう銅製のボンディングワイヤとは、銅を主成分とするボンディングワイヤを意味し、銅以外の元素が含有されていてもよい。この場合、銅の含有率は、特に限定されないが、95質量パーセント以上であるとよい。銅製のボンディングワイヤは、例えばアルミニウム製のものと比較して、高い強度や優れた導電性といった利点を有する。そのことから、銅製のボンディングワイヤ32を採用することで、ボンディングワイヤ32を細くすることができる。ボンディングワイヤ32が細くなると、半導体素子12の第3電極18のサイズを小さくすることができ、それによって半導体素子12の小型化を図ることができる。半導体素子12を小型化することで、一枚の半導体ウエハから多くの半導体素子12を製造することが可能となり、半導体素子12の製造コスト(即ち、半導体装置10の製造コスト)を削減することができる。
図2−4に示すように、導電性スペーサ26には、下面26bの周縁に沿って凹部26cが設けられている。このような構成によると、導電性スペーサ26の下面26bが半導体素子12の上面12aにはんだ付けされるときに、余剰のはんだが凹部26cに収容されることによって、はんだのはみ出しを防止することができる。凹部26cの具体的な構造は特に限定されないが、本実施例の凹部26cは、凹状に湾曲する曲面で画定されている。凹部26cは、下面26bの周縁に沿って一連に形成されてもよいし、下面26bの周縁に沿って断続的に形成されてもよい。なお、他の実施形態として、導電性スペーサ26は、凹部26cを有さなくてもよい。
次に、半導体装置10の製造方法について説明する。図5は、製造方法の流れを示すフローチャートである。以下、図5に示す製造方法の流れに沿って、各工程を詳細に説明する。先ず、工程S10、S12において、図6に示す第1半製品10aが用意される。第1半製品10aでは、第2導電性部材24の下面24bに導電性スペーサ26の上面26aがはんだ付けされているとともに、導電性スペーサ26の下面26bに予備はんだ44pが設けられている。なお、図1と比較して、図6では第2導電性部材24及び導電性スペーサ26が上下反転されている。従って、図6では、導電性スペーサ26の上面26aが下方を向いており、導電性スペーサ26の下面26bが上方を向いている。第2導電性部材24についても同様である。
第1半製品10aを用意する具体的な手法は特に限定されない。一例ではあるが、本実施例では、工程S10において、第2導電性部材24の下面24b上に、導電性スペーサ26の上面26aをはんだ付けする。このはんだ付けは、図6に示すように、第2導電性部材24の鉛直上方に導電性スペーサ26が位置する状態で行うことができる。このような手法によると、第2導電性部材24と導電性スペーサ26との間の溶融したはんだ(即ち、第3はんだ接合層46を形成するはんだ)が、自重によって第2導電性部材24上に広がりやすくなる。それにより、第2導電性部材24には、はんだの濡れ性を改善するための表面処理(例えば金めっき)が必ずしも必要とされない。そのような表面処理が省略されることで、半導体装置10の製造コストを削減することができる。
工程S12では、導電性スペーサ26の下面26bに、予備はんだ44pが設けられる。即ち、導電性スペーサ26の下面26b上ではんだを一時的に溶融させて、当該下面26bにはんだを付着させる。予備はんだ44pは、後の工程において第2はんだ接合層44になる。ここで、工程S10、S12の順序は問わず、いずれの工程が先に行われてもよい。あるいは、両工程S10、S12の一部又は全部が同時に行われてもよい。
次に、工程S14、S16において、図8に示す第2半製品10bが用意される。第2半製品10bでは、第1導電性部材22の上面22aに半導体素子12の下面12bがはんだ付けされているとともに、半導体素子12の上面12aにボンディングワイヤ32が接合されている。なお、第2半製品10bを用意する工程S14、S16は、第1半製品10aを用意する工程S10、S12よりも先に実施されてもよいし、第1半製品10aを用意する工程S10、S12と並行して行われてもよい。
第2半製品10bを用意する具体的な手法は特に限定されない。一例ではあるが、本実施例では、工程S14において、図7に示すように、半導体素子12の下面12bを第1導電性部材22の上面22aにはんだ付けする。次いで、工程S16において、図8に示すように、半導体素子12の上面12a及び第3導電性部材30に、ボンディングワイヤ32を接合する。工程S14、S16の順序は問わない。但し、工程S14の後に工程S16が実施されると、半導体素子12へボンディングワイヤ32を接合するときに、半導体素子12が第1導電性部材22に固定されているので、第1導電性部材22と共に半導体素子12の位置決めを行いやすい。
ボンディングワイヤ32を接合する工程S16では、第1導電性部材22にはんだ付けされた半導体素子12を加熱し、加熱された半導体素子12の上面12aにボンディングワイヤ32を超音波接合法によって接合することができる。即ち、半導体素子12の上面12aに当接させたボンディングワイヤ32に、超音波振動を加えることができる。このような手法によると、銅製のボンディングワイヤ32を、十分な強度で半導体素子12に接合することができる。半導体素子12を加熱する手法は特に限定されない。例えば、ヒータ(図示省略)上に第1導電性部材22を配置し、第1導電性部材22を介して半導体素子12を加熱することができる。半導体素子12を加熱する目標温度は、例えば180℃以上とすることができる。本実施例では、特に限定されないが、半導体素子12の上面12aが200℃となるように、ヒータによる加熱量を調節している。
以上の工程S10−S16により、第1半製品10aと第2半製品10bとがそれぞれ用意される。次に、図5の工程S18では、第1半製品10aの予備はんだ44pを溶融し、第1半製品10aと第2半製品10bとの間がはんだ付けされる。詳しくは、第2半製品10bの半導体素子12の上面12aが、第1半製品10aの導電性スペーサ26の下面26bにはんだ付けされる。これにより、図9に示す第3半製品10cが用意される。図9に示すように、予備はんだ44pを用いたはんだ付けの工程S18のでは、予備はんだ44pが設けられた第1半製品10aを、第2半製品10bの鉛直下方に配置することできる。なお、図1と比較して、図9では全ての部材が上下反転されて図示されている。
予備はんだ44pを用いたはんだ付けの工程S18では、第1導電性部材22の下面22bから、第2導電性部材24の上面24aまでの距離が設計値に等しくなるように、第1半製品10aと第2半製品10bとの間の相対位置が調整される。そのことから、第1半製品10a及び第2半製品10bの実寸法に応じて、半導体素子12の上面12aと導電性スペーサ26の下面26bとの間の距離が、設計値よりも狭くなることがある。この場合、溶融した予備はんだ44pの一部が余剰となるが、余剰のはんだが導電性スペーサ26の凹部26cに収容されることによって、溶融した予備はんだ44pのはみ出しを防止することができる。
次に、図5の工程S20では、封止材料20mによるパッケージングが行われる。図10に示すように、封止材料20mによるパッケージングは、インサート成形によって行うことができる。即ち、第3半製品10cを配置した金型100内に、第3半製品10cを配置し、金型100内に封止材料20mを注入する。金型100内に充填された封止材料20mは、温度低下に伴って硬化して、半導体装置10の封止体20(図1参照)となる。その後、パッケージング後の第3半製品10cを金型100から取り出し、必要な仕上げ処理を行うことによって、半導体装置10が完成する。
以上のように、本実施例の製造方法では、先ず、第1半製品10aと第2半製品10bとがそれぞれ用意される。第1半製品10aでは、第2導電性部材24に導電性スペーサ26の下面26bがはんだ付けされているとともに、導電性スペーサ26の上面26aに予備はんだ44pが設けられている。一方、第2半製品10bでは、第1導電性部材22に半導体素子12の下面12bがはんだ付けされているとともに、半導体素子12の上面12aにボンディングワイヤ32が接合されている。即ち、ボンディングワイヤ32の接合は、第2半製品10bを用意する過程で実施され、第1半製品10aの予備はんだ44pに影響を与えない。このように、予備はんだ44pを第1半製品10aに設けておくとともに、第2半製品10bにおいてボンディングワイヤ32の接合を完了しておくことで、ボンディングワイヤ32の接合時に半導体素子12を加熱しても、予備はんだ44pを酸化させることがない。従って、ボンディングワイヤ32に銅製のものを採用することができる。前述したように、銅製のボンディングワイヤ32を採用することで、半導体素子12を小型化することが可能となり、半導体素子12の製造コスト(即ち、半導体装置10の製造コスト)を削減することができる。
以上、本技術の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。本明細書又は図面に記載された技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項に記載された組合せに限定されるものではない。また、本明細書又は図面に例示された技術は複数の目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
10:半導体装置
10a:半導体装置10の第1半製品
10b:半導体装置10の第2半製品
10c:半導体装置10の第3半製品
12:半導体素子
12a:半導体素子10の上面
12b:半導体素子10の下面
14:半導体素子10の第1電極
16:半導体素子10の第2電極
18:半導体素子10の第3電極
20:封止体
20m:封止材料
22:第1導電性部材
22a:第1導電性部材22の上面
22b:第1導電性部材22の下面
24:第2導電性部材
24a:第2導電性部材24の上面
24b:第2導電性部材24の下面
26:導電性スペーサ
26a:導電性スペーサ26の上面
26b:導電性スペーサ26の下面
26c:導電性スペーサ26の凹部
30:第3導電性部材
32:ボンディングワイヤ
42:第1はんだ接合層
44:第2はんだ接合層
44p:予備はんだ
46:第3はんだ接合層
100:金型

Claims (5)

  1. 半導体装置の製造方法であって、
    前記半導体装置は、
    半導体素子と、
    前記半導体素子の下面に接合された第1導電性部材と、
    前記半導体素子の上面に導電性スペーサを介して接合された第2導電性部材と、
    前記半導体素子の前記上面に接合された銅製のボンディングワイヤと、を備え、
    前記製造方法は、
    前記第2導電性部材に前記導電性スペーサの上面がはんだ付けされているとともに、前記導電性スペーサの下面に予備はんだが設けられた第1半製品を用意する工程と、
    前記第1導電性部材に前記半導体素子の前記下面がはんだ付けされているとともに、前記半導体素子の前記上面に前記ボンディングワイヤが接合された第2半製品を用意する工程と、
    前記第1半製品の予備はんだを溶融して、前記第2半製品の前記半導体素子の前記上面を、前記第1半製品の前記導電性スペーサの前記下面にはんだ付けする工程と、
    を備える製造方法。
  2. 前記導電性スペーサには、前記下面の周縁に沿って凹部が設けられている、請求項1に記載の製造方法。
  3. 前記第1半製品を用意する工程は、前記第2導電性部材の鉛直上方に前記導電性スペーサが位置する状態で、前記第2導電性部材に前記導電性スペーサをはんだ付けする工程を含む、請求項1又は2に記載の製造方法。
  4. 前記第2半製品を用意する工程は、前記半導体素子の前記下面を前記第1導電性部材にはんだ付けする工程と、前記第1導電性部材にはんだ付けされた前記半導体素子の前記上面に前記ボンディングワイヤを接合する工程とを含む、請求項1から3のいずれか一項に記載の製造方法。
  5. 前記ボンディングワイヤを接合する工程は、前記第1導電性部材にはんだ付けされた前記半導体素子を加熱する工程と、加熱された前記半導体素子の前記上面に前記ボンディングワイヤを超音波接合法によって接合する工程とを含む、請求項4に記載の製造方法。
JP2016245623A 2016-12-19 2016-12-19 半導体装置の製造方法 Pending JP2018101664A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016245623A JP2018101664A (ja) 2016-12-19 2016-12-19 半導体装置の製造方法
US15/802,941 US20180174998A1 (en) 2016-12-19 2017-11-03 Method for manufacturing semiconductor device
KR1020170170156A KR102033521B1 (ko) 2016-12-19 2017-12-12 반도체 장치의 제조 방법
CN201711338622.5A CN108206141A (zh) 2016-12-19 2017-12-14 半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016245623A JP2018101664A (ja) 2016-12-19 2016-12-19 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2018101664A true JP2018101664A (ja) 2018-06-28

Family

ID=62561992

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016245623A Pending JP2018101664A (ja) 2016-12-19 2016-12-19 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US20180174998A1 (ja)
JP (1) JP2018101664A (ja)
KR (1) KR102033521B1 (ja)
CN (1) CN108206141A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020017582A (ja) * 2018-07-24 2020-01-30 トヨタ自動車株式会社 半導体装置の製造方法
WO2020105407A1 (ja) * 2018-11-21 2020-05-28 日立オートモティブシステムズ株式会社 パワー半導体装置
JP2023046065A (ja) * 2021-09-22 2023-04-03 株式会社東芝 半導体装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021141235A (ja) * 2020-03-06 2021-09-16 株式会社東芝 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001156225A (ja) * 1999-11-24 2001-06-08 Denso Corp 半導体装置
JP2008135613A (ja) * 2006-11-29 2008-06-12 Denso Corp 半導体装置の製造方法
JP2013084706A (ja) * 2011-10-07 2013-05-09 Toyota Motor Corp 半導体装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6693350B2 (en) * 1999-11-24 2004-02-17 Denso Corporation Semiconductor device having radiation structure and method for manufacturing semiconductor device having radiation structure
JP4281050B2 (ja) * 2003-03-31 2009-06-17 株式会社デンソー 半導体装置
JP4858290B2 (ja) * 2006-06-05 2012-01-18 株式会社デンソー 負荷駆動装置
JP5174092B2 (ja) * 2009-08-31 2013-04-03 日東電工株式会社 ダイシングシート付き接着フィルム及びその製造方法
JP5565147B2 (ja) * 2010-06-30 2014-08-06 株式会社デンソー 半導体モジュールの製造方法
JP2012015220A (ja) * 2010-06-30 2012-01-19 Toyota Industries Corp 素子の接合構造および接合方法
JP5947537B2 (ja) * 2011-04-19 2016-07-06 トヨタ自動車株式会社 半導体装置及びその製造方法
US8878347B2 (en) * 2011-05-16 2014-11-04 Toyota Jidosha Kabushiki Kaisha Power module
JP2013021254A (ja) * 2011-07-14 2013-01-31 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
WO2013133134A1 (ja) * 2012-03-07 2013-09-12 トヨタ自動車株式会社 半導体装置及びその製造方法
KR20140009732A (ko) * 2012-07-12 2014-01-23 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
JP2015146393A (ja) * 2014-02-03 2015-08-13 カルソニックカンセイ株式会社 超音波ウェッジボンディング構造
US9589922B2 (en) * 2014-03-16 2017-03-07 Infineon Technologies Ag Electronic module and method of manufacturing the same
JP6281468B2 (ja) * 2014-10-30 2018-02-21 トヨタ自動車株式会社 半導体装置とその製造方法
JP2016139658A (ja) * 2015-01-26 2016-08-04 トヨタ自動車株式会社 半導体装置
DE102016117841A1 (de) * 2016-09-21 2018-03-22 HYUNDAI Motor Company 231 Packung mit aufgerauter verkapselter Oberfläche zur Förderung einer Haftung
DE102016120778B4 (de) * 2016-10-31 2024-01-25 Infineon Technologies Ag Baugruppe mit vertikal beabstandeten, teilweise verkapselten Kontaktstrukturen

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001156225A (ja) * 1999-11-24 2001-06-08 Denso Corp 半導体装置
JP2008135613A (ja) * 2006-11-29 2008-06-12 Denso Corp 半導体装置の製造方法
JP2013084706A (ja) * 2011-10-07 2013-05-09 Toyota Motor Corp 半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020017582A (ja) * 2018-07-24 2020-01-30 トヨタ自動車株式会社 半導体装置の製造方法
WO2020105407A1 (ja) * 2018-11-21 2020-05-28 日立オートモティブシステムズ株式会社 パワー半導体装置
JP2020088074A (ja) * 2018-11-21 2020-06-04 日立オートモティブシステムズ株式会社 パワー半導体装置
JP7141316B2 (ja) 2018-11-21 2022-09-22 日立Astemo株式会社 パワー半導体装置
US11967584B2 (en) 2018-11-21 2024-04-23 Hitachi Astemo, Ltd. Power semiconductor device
JP2023046065A (ja) * 2021-09-22 2023-04-03 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
KR102033521B1 (ko) 2019-10-17
KR20180071169A (ko) 2018-06-27
US20180174998A1 (en) 2018-06-21
CN108206141A (zh) 2018-06-26

Similar Documents

Publication Publication Date Title
US9673118B2 (en) Power module and method of manufacturing power module
CN103688352B (zh) 半导体器件及半导体器件的制造方法
JP6115738B2 (ja) 半導体装置およびその製造方法
US11862542B2 (en) Dual side cooling power module and manufacturing method of the same
CN103493197A (zh) 半导体装置及其制造方法
JP2018101664A (ja) 半導体装置の製造方法
US9859195B1 (en) Semiconductor device
JP2005167075A (ja) 半導体装置
JP7074046B2 (ja) 半導体装置とその製造方法
JP2021057543A (ja) 半導体モジュール及び半導体モジュールの製造方法
JP2017054878A (ja) 半導体モジュール
JP2015015335A (ja) 半導体装置
JP2014154770A (ja) 半導体装置、及び、半導体装置の製造方法
JP2021027241A (ja) 半導体装置
JP2019087613A (ja) 半導体装置の製造方法
JP2019040955A (ja) 半導体モジュールの製造方法
JP2019067950A (ja) 半導体装置の製造方法
JP2019067976A (ja) 半導体装置
JP5381401B2 (ja) 半導体装置およびその製造方法
JP2005150419A (ja) 半導体装置
JP7017098B2 (ja) 半導体装置
JP2020113600A (ja) 半導体装置
JP2020188162A (ja) 半導体装置
JP7293978B2 (ja) 半導体装置
US20230317672A1 (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190308

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191112

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200513