[go: up one dir, main page]

JP2018196251A - electric circuit - Google Patents

electric circuit Download PDF

Info

Publication number
JP2018196251A
JP2018196251A JP2017098650A JP2017098650A JP2018196251A JP 2018196251 A JP2018196251 A JP 2018196251A JP 2017098650 A JP2017098650 A JP 2017098650A JP 2017098650 A JP2017098650 A JP 2017098650A JP 2018196251 A JP2018196251 A JP 2018196251A
Authority
JP
Japan
Prior art keywords
current
voltage
ripple
input
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017098650A
Other languages
Japanese (ja)
Other versions
JP6884637B2 (en
Inventor
知育 原田
Tomoyasu Harada
知育 原田
杉山 隆英
Takahide Sugiyama
隆英 杉山
陽樹 爲永
Haruki Tamenaga
陽樹 爲永
恒平 吉田
Kohei Yoshida
恒平 吉田
秀児 小池
Shuji Koike
秀児 小池
孝英 鈴木
Takahide Suzuki
孝英 鈴木
池田 成喜
Shigeki Ikeda
成喜 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Industries Corp
Toyota Central R&D Labs Inc
Original Assignee
Toyota Industries Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Industries Corp, Toyota Central R&D Labs Inc filed Critical Toyota Industries Corp
Priority to JP2017098650A priority Critical patent/JP6884637B2/en
Publication of JP2018196251A publication Critical patent/JP2018196251A/en
Application granted granted Critical
Publication of JP6884637B2 publication Critical patent/JP6884637B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Rectifiers (AREA)
  • Dc-Dc Converters (AREA)

Abstract

【課題】力率改善回路の出力コンデンサの出力電圧のリプルを抑制する。
【解決手段】入力された交流電圧を直流電圧に昇圧変換する昇圧変換手段102と、直流電圧を入力として負荷に所望の電力を供給する降圧変換手段104と、リプル信号を生成する電流リプル生成手段32と、リプル信号を直流の平滑目標ピーク電流信号に重畳させた目標ピーク電流信号を生成して出力する電流リプル重畳手段34と、を備え、目標ピーク電流信号に基づいて降圧変換手段104の平滑コイルを流れる電流を制御する。
【選択図】図1
An output voltage ripple of an output capacitor of a power factor correction circuit is suppressed.
A step-up conversion means for step-up converting an input AC voltage into a DC voltage, a step-down conversion means for supplying a desired power to a load with the DC voltage as an input, and a current ripple generation means for generating a ripple signal. 32 and current ripple superimposing means 34 for generating and outputting a target peak current signal in which the ripple signal is superimposed on the DC smoothed target peak current signal, and smoothing of the step-down conversion means 104 based on the target peak current signal Control the current through the coil.
[Selection] Figure 1

Description

本発明は、力率改善回路を備えた電気回路に関する。   The present invention relates to an electric circuit including a power factor correction circuit.

第1スイッチング回路を有する前段コンバータと、当該コンバータから出力された電流を平滑化するコンデンサと、当該平滑化された電流の入力を受ける第2スイッチング回路を有する後段コンバータと、を備えるコンバータが開示されている。第1スイッチング回路から電流が出力される出力期間の終了時点及び第2スイッチング回路に電流が入力される入力期間の開始時点が時間差を有するようにスイッチング制御することにより、リプル電流を低減できるとされている(特許文献1)。   Disclosed is a converter comprising a front-stage converter having a first switching circuit, a capacitor for smoothing the current output from the converter, and a rear-stage converter having a second switching circuit for receiving the smoothed current input. ing. The ripple current can be reduced by switching control so that the end point of the output period in which current is output from the first switching circuit and the start point of the input period in which current is input to the second switching circuit have a time difference. (Patent Document 1).

特開2016−149897号公報Japanese Patent Laid-Open No. 2006-149897

特許文献1のように、力率改善回路の出力コンデンサに電流が流れ込む期間と出力コンデンサから電流が流れ出す期間とを重ねることにより、出力コンデンサに対して流出入する電流を最小限にとどめることが可能である。しかしながら、入力電圧の周波数の2倍の周波数成分のリプル電流を打ち消すことができるほどのリプルの低減は実現されていない。したがって、出力コンデンサの容量を大幅に削減することが困難であり、装置の大幅な小型化は難しい。   As in Patent Document 1, it is possible to minimize the current flowing into and out of the output capacitor by overlapping the period in which the current flows into the output capacitor of the power factor correction circuit and the period in which the current flows out from the output capacitor. It is. However, a ripple reduction that can cancel out a ripple current having a frequency component twice the frequency of the input voltage has not been realized. Therefore, it is difficult to greatly reduce the capacity of the output capacitor, and it is difficult to greatly reduce the size of the device.

本発明の1つの態様は、入力された交流電圧を直流電圧に昇圧変換する力率改善回路と、前記直流電圧を入力として負荷に所望の電力を供給するコンバータ回路と、リプル信号を生成するリプル信号生成手段と、前記リプル信号を直流の平滑目標ピーク電流信号に重畳させた目標ピーク電流信号を生成して出力する電流リプル重畳手段と、を備え、前記目標ピーク電流信号に基づいて前記コンバータ回路の平滑コイルを流れる電流を制御することを特徴とする電気回路である。   One aspect of the present invention includes a power factor correction circuit that boosts and converts an input AC voltage into a DC voltage, a converter circuit that supplies the DC voltage as input and supplies desired power, and a ripple that generates a ripple signal. Signal generating means; and current ripple superimposing means for generating and outputting a target peak current signal obtained by superimposing the ripple signal on a DC smooth target peak current signal, and the converter circuit based on the target peak current signal It is an electric circuit characterized by controlling the current flowing through the smoothing coil.

ここで、前記力率改善回路は、前記交流電圧を整流する整流回路を含み、前記リプル信号生成手段は、前記整流回路から出力される整流電流の交流成分に含まれる周波数を有する前記リプル信号を生成することが好適である。   Here, the power factor correction circuit includes a rectifier circuit that rectifies the AC voltage, and the ripple signal generation unit outputs the ripple signal having a frequency included in an AC component of a rectified current output from the rectifier circuit. It is preferable to generate.

また、前記リプル信号生成手段は、前記交流電圧の周波数の2倍の周波数を有する前記リプル信号を生成することが好適である。   Further, it is preferable that the ripple signal generating means generates the ripple signal having a frequency twice as high as the frequency of the AC voltage.

また、前記リプル信号生成手段は、前記力率改善回路の出力電圧を微分した波形に基づいて前記リプル信号を生成することが好適である。   Further, it is preferable that the ripple signal generating means generates the ripple signal based on a waveform obtained by differentiating the output voltage of the power factor correction circuit.

本発明によれば、力率改善回路の出力コンデンサの出力電圧のリプルを抑制することができる。したがって、出力コンデンサの容量を低減することが可能になり、装置を小型化することができる。   According to the present invention, ripple of the output voltage of the output capacitor of the power factor correction circuit can be suppressed. Therefore, the capacity of the output capacitor can be reduced, and the device can be miniaturized.

第1の実施の形態における電気回路の構成を示す機能ブロック図である。It is a functional block diagram which shows the structure of the electric circuit in 1st Embodiment. 第1の実施の形態における電気回路の構成を示す図である。It is a figure which shows the structure of the electric circuit in 1st Embodiment. 従来の電気回路の作用を説明する図である。It is a figure explaining the effect | action of the conventional electric circuit. 第1の実施の形態における電気回路の作用を説明する図である。It is a figure explaining the effect | action of the electric circuit in 1st Embodiment. 第2の実施の形態における電気回路の構成を示す機能ブロック図である。It is a functional block diagram which shows the structure of the electric circuit in 2nd Embodiment. 第2の実施の形態における電気回路の構成を示す図である。It is a figure which shows the structure of the electric circuit in 2nd Embodiment. 従来の電気回路の作用を説明する図である。It is a figure explaining the effect | action of the conventional electric circuit. 第2の実施の形態における電気回路の作用を説明する図である。It is a figure explaining the effect | action of the electric circuit in 2nd Embodiment.

[第1の実施の形態]
第1の実施の形態における電気回路100は、図1の機能ブロック図に示すように、昇圧変換手段102、降圧変換手段104、入力電圧検出手段10、入力電流検出手段12、入力電流指令値生成手段14、電流誤差検出手段16、スイッチ制御手段18、出力電圧検出手段20、電圧誤差検出手段22、電圧補償器24、ピーク電流検出手段26、出力電圧検出手段28、目標ピーク電流生成手段30、電流リプル生成手段32、電流リプル重畳手段34、電流誤差検出手段36、電流指令値生成手段38及びスイッチ制御手段40を含んで構成される。
[First Embodiment]
As shown in the functional block diagram of FIG. 1, the electric circuit 100 according to the first embodiment includes a step-up conversion unit 102, a step-down conversion unit 104, an input voltage detection unit 10, an input current detection unit 12, and an input current command value generation. Means 14, current error detection means 16, switch control means 18, output voltage detection means 20, voltage error detection means 22, voltage compensator 24, peak current detection means 26, output voltage detection means 28, target peak current generation means 30, The current ripple generating unit 32, the current ripple superimposing unit 34, the current error detecting unit 36, the current command value generating unit 38, and the switch control unit 40 are configured.

電気回路100は、図2に示すように、具体的な電気回路として構成することができる。図2において、図1の機能ブロックに相当する構成に同じ符号を付して示している。   The electric circuit 100 can be configured as a specific electric circuit as shown in FIG. In FIG. 2, the components corresponding to the functional blocks in FIG.

昇圧変換手段102は、整流回路102aを含み、電気回路100においてブリッジレス型の力率改善回路(PFC回路:Power Factor Correction)として機能する。昇圧変換手段102は、交流電源に接続された整流回路102aと、出力側に設けられた出力コンデンサCVHを含んで構成される。 The step-up converter 102 includes a rectifier circuit 102 a and functions as a bridgeless power factor correction circuit (PFC circuit: Power Factor Correction) in the electric circuit 100. The step-up converter 102 includes a rectifier circuit 102a connected to an AC power source and an output capacitor C VH provided on the output side.

降圧変換手段104は、直流−直流コンバータ(DC/DCコンバータ)を縦続接続した構成を含んだコンバータ回路であり、昇圧変換手段102から出力電圧を受けて電圧変換して出力する。本実施の形態では、一例として、位相シフト型フルブリッジ型のDC/DCコンバータを縦続接続した構成を備える構成を示している。   The step-down converter 104 is a converter circuit including a configuration in which direct current-direct current converters (DC / DC converters) are connected in cascade, receives the output voltage from the step-up converter 102, converts the voltage, and outputs the converted voltage. In this embodiment, as an example, a configuration including a configuration in which phase-shifted full-bridge DC / DC converters are cascade-connected is shown.

まず、昇圧変換手段102の制御について説明する。昇圧変換手段102は、入力電圧検出手段10、入力電流検出手段12、入力電流指令値生成手段14、電流誤差検出手段16、スイッチ制御手段18、出力電圧検出手段20、電圧誤差検出手段22及び電圧補償器24により制御される。   First, the control of the boost converter 102 will be described. The step-up converter 102 includes an input voltage detector 10, an input current detector 12, an input current command value generator 14, a current error detector 16, a switch controller 18, an output voltage detector 20, a voltage error detector 22, and a voltage. It is controlled by the compensator 24.

入力電圧検出手段10は、昇圧変換手段102の入力電圧vacを検出して出力する。入力電圧検出手段10は、電圧センサを含んで構成することができる。検出された入力電圧vacは、アナログ/デジタル変換されて入力電流指令値生成手段14及び電流リプル生成手段32へ入力される。 The input voltage detection means 10 detects and outputs the input voltage vac of the boost conversion means 102. The input voltage detection means 10 can be configured including a voltage sensor. The detected input voltage v ac is analog / digital converted and input to the input current command value generating means 14 and the current ripple generating means 32.

ここで、角周波数ωac、実効値vac (RMS)であるとすると、入力電圧vacの波形は数式(1)で表される。
Here, assuming that the angular frequency ω ac is the effective value v ac (RMS) , the waveform of the input voltage v ac is expressed by Equation (1).

入力電流検出手段12は、昇圧変換手段102の入力電流iacを検出して出力する。入力電流検出手段12は、電流センサを含んで構成することができる。検出された入力電流iacは、アナログ/デジタル変換されて入力電流指令値生成手段14へ入力される。 The input current detection unit 12 detects and outputs the input current i ac of the boost conversion unit 102. The input current detection means 12 can be configured to include a current sensor. The detected input current i ac is analog / digital converted and input to the input current command value generation means 14.

入力電流指令値生成手段14は、入力電圧検出手段10で検出された入力電圧vacに基づいて目標入力電流指令値iac (REF)を生成して出力する。入力電流指令値iac (REF)は、数式(2)及び数式(3)に示すように、入力電圧実効値vac (RMS)と後述する電圧補償器24から入力される電圧値vcを用いて表され、振幅Iac (REF)で角周波数ωacで周期的に変化する信号となる。入力電流指令値iac (REF)は、電流誤差検出手段16に入力される。
The input current command value generation means 14 generates and outputs a target input current command value i ac (REF) based on the input voltage v ac detected by the input voltage detection means 10. Input current command value i ac (REF), as shown in Equation (2) and Equation (3), the voltage value v c input from the voltage compensator 24 to be described later as the input voltage effective value v ac (RMS) And is a signal that periodically changes at an angular frequency ω ac with an amplitude I ac (REF) . The input current command value i ac (REF) is input to the current error detection means 16.

電流誤差検出手段16は、入力電流指令値生成手段14で生成された目標入力電流指令値iac (REF)と入力電流検出手段12から入力された実際の入力電流iacとの差分値を求めてスイッチ制御手段18へ出力する。スイッチ制御手段18は、電流誤差検出手段16で得られた目標入力電流指令値iac (REF)と入力電流iacとの差分値に基づいて昇圧変換手段102の整流回路102aのスイッチング素子のオン/オフの時比率を求め、当該時比率に応じてスイッチング素子をオン/オフするタイミングを制御する。 The current error detection unit 16 obtains a difference value between the target input current command value i ac (REF) generated by the input current command value generation unit 14 and the actual input current i ac input from the input current detection unit 12. Output to the switch control means 18. The switch control means 18 turns on the switching element of the rectifier circuit 102a of the boost conversion means 102 based on the difference value between the target input current command value i ac (REF) obtained by the current error detection means 16 and the input current i ac. The time ratio of / off is obtained, and the timing for turning on / off the switching element is controlled according to the time ratio.

なお、昇圧変換手段102のスイッチングのタイミング毎に目標入力電流指令値iac (REF)を更新する。ここで、入力電圧実効値vac (RMS)は、入力電圧vacが零交差する時刻毎に直前の半周期の波形データを用いて計算して更新することが好適である。これにより、数式(2)の振幅Iac (REF)は、入力電圧vacが零交差する時刻毎に更新される。 The target input current command value i ac (REF) is updated at every switching timing of the boost converter 102. Here, the input voltage effective value v ac (RMS) is preferably calculated and updated using the waveform data of the immediately preceding half cycle every time the input voltage v ac crosses zero. As a result, the amplitude I ac (REF) in Equation (2) is updated every time the input voltage v ac crosses zero.

出力電圧検出手段20は、昇圧変換手段102の出力コンデンサCVHの端子電圧(出力コンデンサ電圧)vvhを検出して出力する。出力電圧検出手段20は、電圧センサを含んで構成される。検出された出力コンデンサ電圧vvhは、アナログ/デジタル変換されて電圧誤差検出手段22へ入力される。 The output voltage detection means 20 detects and outputs the terminal voltage (output capacitor voltage) v vh of the output capacitor C VH of the boost conversion means 102. The output voltage detection means 20 includes a voltage sensor. The detected output capacitor voltage v vh is analog / digital converted and input to the voltage error detecting means 22.

電圧誤差検出手段22は、出力電圧検出手段20から入力された出力コンデンサ電圧vvhと基準電圧Vvh (REF)との差分値を算出し、電圧補償器24へ出力する。 The voltage error detection unit 22 calculates a difference value between the output capacitor voltage v vh input from the output voltage detection unit 20 and the reference voltage V vh (REF), and outputs the difference value to the voltage compensator 24.

電圧補償器24は、電圧誤差検出手段22から出力コンデンサ電圧vvhと基準電圧Vvh (REF)との差分値を受け、昇圧変換手段102に要求されている比例ゲイン及び積分ゲイン等に基づいて電圧補償された電圧値Vcを算出し、入力電流指令値生成手段14へ出力する。 The voltage compensator 24 receives the difference value between the output capacitor voltage v vh and the reference voltage V vh (REF) from the voltage error detection means 22 and based on the proportional gain, integral gain, etc. required for the boost conversion means 102. Voltage compensated voltage value Vc is calculated and output to input current command value generation means 14.

このようにして、昇圧変換手段102の出力コンデンサ電圧vvhが入力電流指令値生成手段14へフィードバックされ、入力電圧vac及び入力電流iacから目標入力電流指令値iac (REF)が求められ、当該目標入力電流指令値iac (REF)に基づいて昇圧変換手段102のスイッチング制御が行われる。昇圧変換手段102の出力コンデンサ電圧vvhが降圧変換手段104の入力端子に入力される。降圧変換手段104は、出力コンデンサ電圧vvhをDC/DC変換して出力電圧vpv及び出力電流ipvとして出力する。 In this way, the output capacitor voltage v vh of the boost converter 102 is fed back to the input current command value generator 14, and the target input current command value i ac (REF) is obtained from the input voltage v ac and the input current i ac. Based on the target input current command value i ac (REF) , switching control of the boost converter 102 is performed. The output capacitor voltage v vh of the step-up conversion unit 102 is input to the input terminal of the step-down conversion unit 104. The step-down converter 104 performs DC / DC conversion on the output capacitor voltage v vh and outputs it as an output voltage v pv and an output current i pv .

次に、降圧変換手段104の制御について説明する。降圧変換手段104は、ピーク電流検出手段26、出力電圧検出手段28、目標ピーク電流生成手段30、電流リプル生成手段32、電流リプル重畳手段34、電流誤差検出手段36、電流指令値生成手段38及びスイッチ制御手段40により制御される。   Next, the control of the step-down converter 104 will be described. The step-down converter 104 includes a peak current detector 26, an output voltage detector 28, a target peak current generator 30, a current ripple generator 32, a current ripple superimposing unit 34, a current error detector 36, a current command value generator 38, and It is controlled by the switch control means 40.

ピーク電流検出手段26は、降圧変換手段104のトランス1次側の電流iT1を検出する。ピーク電流検出手段26は、電流センサを含んで構成される。電流iT1は、アナログ/デジタル変換される。ピーク電流検出手段26は、さらにトランス1次側の電流iT1から平滑コイルのピーク電流iPkを推定して出力する。ピーク電流iPkは、目標ピーク電流生成手段30及び電流誤差検出手段36へ入力される。 The peak current detector 26 detects the current i T1 on the transformer primary side of the step-down converter 104. The peak current detection means 26 includes a current sensor. The current i T1 is analog / digital converted. The peak current detection means 26 further estimates and outputs the peak current i Pk of the smoothing coil from the current i T1 on the transformer primary side. The peak current i Pk is input to the target peak current generation means 30 and the current error detection means 36.

出力電圧検出手段28は、降圧変換手段104の出力電圧vpvを検出して出力する。出力電圧検出手段28は、電圧センサを含んで構成することができる。検出された出力電圧vpvは、アナログ/デジタル変換されて目標ピーク電流生成手段30へ入力される。 The output voltage detection unit 28 detects and outputs the output voltage v pv of the step-down conversion unit 104. The output voltage detection means 28 can be configured to include a voltage sensor. The detected output voltage v pv is analog / digital converted and input to the target peak current generating means 30.

目標ピーク電流生成手段30は、降圧変換手段104からの出力電圧vpvが所望の値となるようにピーク電流指令値ILP (DC)を決定し、電流リプル重畳手段34へ出力する。 The target peak current generator 30 determines the peak current command value I LP (DC) so that the output voltage v pv from the step-down converter 104 becomes a desired value, and outputs it to the current ripple superimposing unit 34.

電流リプル生成手段32は、入力電圧検出手段10から昇圧変換手段102の入力電圧vacを受けて、電流リプルiLP (RIP)を生成する。電流リプルiLP (RIP)は、数式(4)に示すように、降圧変換手段104の回路構成において許容されるピーク電流の振幅ILP (RIP)及び入力電圧vacの角周波数ωacの2倍の角周波数2ωacで周期的に変化する信号となる。算出された電流リプルiLP (RIP)は、電流リプル重畳手段34に入力される。
Current ripple generation unit 32 receives the input voltage v ac step-up converter 102 from the input voltage detection unit 10 generates a current ripple i LP (RIP). The current ripple i LP (RIP) is expressed as 2 in the peak current amplitude I LP (RIP) and the angular frequency ω ac of the input voltage v ac allowed in the circuit configuration of the step-down converter 104, as shown in Equation (4). The signal periodically changes at the double angular frequency 2ω ac . The calculated current ripple i LP (RIP) is input to the current ripple superimposing means 34.

電流リプル重畳手段34は、数式(5)に示すように、目標ピーク電流生成手段30から入力されたピーク電流指令値ILP (DC)と電流リプル生成手段32から入力された電流リプルiLP (RIP)との加算値iPk (REF)を算出し、電流誤差検出手段36へ出力する。
The current ripple superimposing means 34, as shown in the equation (5), includes the peak current command value I LP (DC) input from the target peak current generating means 30 and the current ripple i LP ( RIP) and the added value i Pk (REF) are calculated and output to the current error detecting means 36.

電流誤差検出手段36は、電流リプル重畳手段34から入力されたピーク電流指令値ILP (DC)と電流リプルiLP (RIP)との差分値とピーク電流検出手段26から入力されたピーク電流iPkとの差分値を出力信号として算出し、電流指令値生成手段38へ出力する。 The current error detection means 36 has a difference value between the peak current command value I LP (DC) input from the current ripple superimposing means 34 and the current ripple i LP (RIP) and the peak current i input from the peak current detection means 26. A difference value from Pk is calculated as an output signal and output to the current command value generating means 38.

電流指令値生成手段38は、電流誤差検出手段36の出力信号を受けて、当該出力信号に対して降圧変換手段104に要求されている比例ゲイン及び積分ゲイン等に基づいて電流補償された信号を生成し、スイッチ制御手段40へ出力する。   The current command value generation means 38 receives the output signal of the current error detection means 36, and outputs a signal whose current has been compensated based on the proportional gain and integral gain required for the step-down conversion means 104 with respect to the output signal. It is generated and output to the switch control means 40.

スイッチ制御手段40は、電流指令値生成手段38の出力信号を受けて、位相シフトパルスを生成し、降圧変換手段104に含まれるインバータにおけるスイッチング素子のオン/オフを制御する。   The switch control means 40 receives the output signal of the current command value generation means 38, generates a phase shift pulse, and controls on / off of switching elements in the inverter included in the step-down conversion means 104.

本実施の形態における電気回路100では、電流リプル生成手段32及び電流リプル重畳手段34を設けて、電流リプルiLP (RIP)を推定し、電流リプルiLP (RIP)を考慮して降圧変換手段104の平滑コイルのピーク電流の制御の目標値を設定することにより、昇圧変換手段102の出力電圧Vvhのリプル電圧を低減することができる。リプル電圧の低減量は、電流リプルiLP (RIP)の振幅を変化させることにより調整することができる。 In the electric circuit 100 according to the present embodiment, the current ripple generating means 32 and the current ripple superimposing means 34 are provided, the current ripple i LP (RIP) is estimated, and the step-down conversion means in consideration of the current ripple i LP (RIP). By setting a target value for controlling the peak current of the smoothing coil 104, the ripple voltage of the output voltage V vh of the boost converter 102 can be reduced. The reduction amount of the ripple voltage can be adjusted by changing the amplitude of the current ripple i LP (RIP) .

ここで、電流リプルiLP (RIP)を重畳することにより、降圧変換手段104の出力電圧Vvhのリプル電圧を低減できる理由は以下のとおりである。 Here, the reason why the ripple voltage of the output voltage V vh of the step-down converter 104 can be reduced by superimposing the current ripple i LP (RIP) is as follows.

昇圧変換手段102では、入力電圧vacの波形の極性によって導通するダイオードが切り替わるため、図2のA点において入力電源から供給される電流は数式(3)の電流を全波整流したものとなり、数式(6)で表される。
In the step-up converter 102, the conducting diode is switched depending on the polarity of the waveform of the input voltage vac , so that the current supplied from the input power source at point A in FIG. It is expressed by Equation (6).

昇圧変換手段102の電圧リプルは、数式(6)の第2項で表される入力電流と降圧変換手段104に出力される電流の差分の電流が出力コンデンサにて積分されて生成される。すなわち、数式(4)で示した電流リプルiLP (RIP)は、数式(6)の第2項と等しい周波数及び位相で変化するので、この差分の電流のリプルを小さくするように作用する。これにより、昇圧変換手段102の電圧リプルが低減される。 The voltage ripple of the step-up conversion means 102 is generated by integrating the difference current between the input current represented by the second term of the equation (6) and the current output to the step-down conversion means 104 by the output capacitor. That is, the current ripple i LP (RIP) expressed by the equation (4) changes at the same frequency and phase as the second term of the equation (6), and thus acts to reduce the current ripple of this difference. As a result, the voltage ripple of the boost converter 102 is reduced.

図3は、従来の電気回路の構成、すなわち電流リプル生成手段32及び電流リプル重畳手段34を設けず、目標ピーク電流生成手段30からのピーク電流指令値ILP (DC)を電流誤差検出手段36に直接入力する構成において入力及び出力をシミュレーションした結果を示す。図4は、本実施の形態における電気回路100において入力及び出力をシミュレーションした結果を示す。 FIG. 3 shows the configuration of the conventional electric circuit, that is, the current ripple generating means 32 and the current ripple superimposing means 34 are not provided, and the peak current command value I LP (DC) from the target peak current generating means 30 is determined as the current error detecting means 36. The result of having simulated the input and output in the structure which inputs directly to the is shown. FIG. 4 shows the result of simulating the input and output in the electric circuit 100 in the present embodiment.

図3に示すように、従来の電気回路では、昇圧変換手段の出力コンデンサ電圧Vvhは直流平均値に対して±9V程度のリプルが発生したのに対して、本実施の形態の電気回路100において目標ピーク電流指令値ILP (DC)に±6A程度の電流リプルiLP (RIP)を重畳させると出力コンデンサ電圧Vvhのリプルは±4V程度に低減された。 As shown in FIG. 3, in the conventional electric circuit, the output capacitor voltage V vh of the step-up conversion means has a ripple of about ± 9 V with respect to the DC average value, whereas the electric circuit 100 of the present embodiment. When the current ripple i LP (RIP) of about ± 6 A is superimposed on the target peak current command value I LP (DC) , the ripple of the output capacitor voltage V vh is reduced to about ± 4 V.

[第2の実施の形態]
第2の実施の形態における電気回路200は、図5の機能ブロック図に示すように、第1の実施の形態の電気回路100と同様に、昇圧変換手段102、降圧変換手段104、入力電圧検出手段10、入力電流検出手段12、入力電流指令値生成手段14、電流誤差検出手段16、スイッチ制御手段18、出力電圧検出手段20、電圧誤差検出手段22、電圧補償器24、ピーク電流検出手段26、出力電圧検出手段28、目標ピーク電流生成手段30、電流リプル生成手段42、電流リプル重畳手段44、電流誤差検出手段36、電流指令値生成手段38及びスイッチ制御手段40を含んで構成される。
[Second Embodiment]
As shown in the functional block diagram of FIG. 5, the electric circuit 200 according to the second embodiment is similar to the electric circuit 100 according to the first embodiment in the step-up conversion unit 102, the step-down conversion unit 104, and the input voltage detection. Means 10, input current detection means 12, input current command value generation means 14, current error detection means 16, switch control means 18, output voltage detection means 20, voltage error detection means 22, voltage compensator 24, peak current detection means 26 , Output voltage detecting means 28, target peak current generating means 30, current ripple generating means 42, current ripple superimposing means 44, current error detecting means 36, current command value generating means 38 and switch control means 40.

ただし、第1の実施の形態では、入力電圧vacが電流リプル生成手段32に入力されていたが、本実施の形態では、昇圧変換手段102の出力コンデンサ電圧vvhが電流リプル重畳手段44に入力される点で異なる。したがって、以下の説明では、第1の実施の形態の電気回路100と異なる構成についてのみ説明する。 However, in the first embodiment, the input voltage v ac is input to the current ripple generating means 32, but in this embodiment, the output capacitor voltage v vh of the boost conversion means 102 is applied to the current ripple superimposing means 44. It differs in that it is input. Therefore, in the following description, only a configuration different from the electric circuit 100 of the first embodiment will be described.

電気回路200は、図6に示すように、具体的な電気回路として構成することができる。図6において、図5の機能ブロックに相当する構成に同じ符号を付して示している。   As shown in FIG. 6, the electric circuit 200 can be configured as a specific electric circuit. In FIG. 6, the components corresponding to the functional blocks in FIG.

電流リプル生成手段42では、数式(7)に示すように、降圧変換手段104の出力コンデンサ電圧vvhの微分波形と同じ変化する電流リプルiLP (RIP)を生成する。微分波形は、入力電圧vacの周期に対して十分短い時間(例えば、電圧補償器24の制御周期)でサンプルした値の時間差分から求めることができる。
The current ripple generation means 42 generates a current ripple i LP (RIP) that changes in the same manner as the differential waveform of the output capacitor voltage v vh of the step-down conversion means 104 as shown in Equation (7). The differential waveform can be obtained from the time difference between values sampled in a sufficiently short time (for example, the control cycle of the voltage compensator 24) with respect to the cycle of the input voltage vac .

本実施の形態における電気回路200では、出力コンデンサ電圧vvhを微分することにより、電流リプルiLP (RIP)を把握することができると考えられる。 In electric circuit 200 in the present embodiment, it is considered that current ripple i LP (RIP) can be grasped by differentiating output capacitor voltage v vh .

電流リプル重畳手段44では、数式(8)に示すように、目標ピーク電流生成手段30から入力されたピーク電流指令値ILP (DC)と電流リプル生成手段42から入力された電流リプルiLP (RIP)との加算値iPk (REF)を算出し、電流誤差検出手段36へ出力する。
In the current ripple superimposing means 44, as shown in the equation (8), the peak current command value I LP (DC) input from the target peak current generating means 30 and the current ripple i LP ( RIP) and the added value i Pk (REF) are calculated and output to the current error detecting means 36.

本実施の形態における電気回路200では、電流リプル生成手段42及び電流リプル重畳手段44を設けて、電流リプルiLP (RIP)を推定し、電流リプルiLP (RIP)を考慮して降圧変換手段104の平滑コイルのピーク電流の制御の目標値を設定することにより、昇圧変換手段102の出力電圧Vvhのリプル電圧を低減することができる。リプル電圧の低減量は、電流リプルiLP (RIP)の振幅を変化させることにより調整することができる。 In the electric circuit 200 in the present embodiment, the current ripple generating means 42 and the current ripple superimposing means 44 are provided, the current ripple i LP (RIP) is estimated, and the step-down conversion means in consideration of the current ripple i LP (RIP). By setting a target value for controlling the peak current of the smoothing coil 104, the ripple voltage of the output voltage V vh of the boost converter 102 can be reduced. The reduction amount of the ripple voltage can be adjusted by changing the amplitude of the current ripple i LP (RIP) .

図7は、従来の電気回路の構成、すなわち電流リプル生成手段42及び電流リプル重畳手段44を設けず、目標ピーク電流生成手段30からのピーク電流指令値ILP (DC)を電流誤差検出手段36に直接入力する構成において入力及び出力をシミュレーションした結果を示す。図8は、本実施の形態における電気回路200において入力及び出力をシミュレーションした結果を示す。 FIG. 7 shows the configuration of the conventional electric circuit, that is, the current ripple generating means 42 and the current ripple superimposing means 44 are not provided, and the peak current command value I LP (DC) from the target peak current generating means 30 is determined as the current error detecting means 36. The result of having simulated the input and output in the structure which inputs directly to the is shown. FIG. 8 shows the result of simulating the input and output in the electric circuit 200 in the present embodiment.

図7に示すように、従来の電気回路では、降圧変換手段の出力コンデンサ電圧VHは直流平均値に対して±9V程度のリプルが発生したのに対して、本実施の形態の電気回路200において目標ピーク電流指令値ILP (DC)に±5A程度の電流リプルiLP (RIP)を重畳させると圧出力コンデンサ電圧VHのリプルは±6V程度に低減された。 As shown in FIG. 7, in the conventional electric circuit, the output capacitor voltage V H of the step-down converter has a ripple of about ± 9 V with respect to the DC average value, whereas the electric circuit 200 of the present embodiment. When the current ripple i LP (RIP) of about ± 5 A is superimposed on the target peak current command value I LP (DC) , the ripple of the voltage output capacitor voltage V H is reduced to about ± 6 V.

10 入力電圧検出手段、12 入力電流検出手段、14 入力電流指令値生成手段、16 電流誤差検出手段、18 スイッチ制御手段、20 出力電圧検出手段、22 電圧誤差検出手段、24 電圧補償器、26 ピーク電流検出手段、28 出力電圧検出手段、30 目標ピーク電流生成手段、32 電流リプル生成手段、34 電流リプル重畳手段、36 電流誤差検出手段、38 電流指令値生成手段、40 スイッチ制御手段、42 電流リプル生成手段、44 電流リプル重畳手段、100 電気回路、102 昇圧変換手段、102a 整流回路、104 降圧変換手段、200 電気回路。   10 input voltage detection means, 12 input current detection means, 14 input current command value generation means, 16 current error detection means, 18 switch control means, 20 output voltage detection means, 22 voltage error detection means, 24 voltage compensator, 26 peak Current detection means, 28 Output voltage detection means, 30 Target peak current generation means, 32 Current ripple generation means, 34 Current ripple superimposition means, 36 Current error detection means, 38 Current command value generation means, 40 Switch control means, 42 Current ripple Generating means, 44 current ripple superimposing means, 100 electric circuit, 102 step-up conversion means, 102a rectifier circuit, 104 step-down conversion means, 200 electric circuit.

Claims (4)

入力された交流電圧を直流電圧に昇圧変換する力率改善回路と、
前記直流電圧を入力として負荷に所望の電力を供給するコンバータ回路と、
リプル信号を生成するリプル信号生成手段と、
前記リプル信号を直流の平滑目標ピーク電流信号に重畳させた目標ピーク電流信号を生成して出力する電流リプル重畳手段と、
を備え、
前記目標ピーク電流信号に基づいて前記コンバータ回路の平滑コイルを流れる電流を制御することを特徴とする電気回路。
A power factor correction circuit that boosts and converts an input AC voltage into a DC voltage;
A converter circuit for supplying desired power to a load using the DC voltage as an input;
Ripple signal generating means for generating a ripple signal;
Current ripple superimposing means for generating and outputting a target peak current signal in which the ripple signal is superimposed on a DC smooth target peak current signal;
With
An electric circuit for controlling a current flowing through a smoothing coil of the converter circuit based on the target peak current signal.
請求項1に記載の電気回路であって、
前記力率改善回路は、前記交流電圧を整流する整流回路を含み、
前記リプル信号生成手段は、前記整流回路から出力される整流電流の交流成分に含まれる周波数を有する前記リプル信号を生成することを特徴とする電気回路。
The electrical circuit according to claim 1,
The power factor correction circuit includes a rectifier circuit that rectifies the AC voltage,
The ripple signal generating means generates the ripple signal having a frequency included in an AC component of a rectified current output from the rectifier circuit.
請求項1に記載の電気回路であって、
前記リプル信号生成手段は、前記交流電圧の周波数の2倍の周波数を有する前記リプル信号を生成することを特徴とする電気回路。
The electrical circuit according to claim 1,
The electric circuit characterized in that the ripple signal generating means generates the ripple signal having a frequency twice as high as the frequency of the AC voltage.
請求項1に記載の電気回路であって、
前記リプル信号生成手段は、前記力率改善回路の出力電圧を微分した波形に基づいて前記リプル信号を生成することを特徴とする電気回路。
The electrical circuit according to claim 1,
The electric circuit characterized in that the ripple signal generating means generates the ripple signal based on a waveform obtained by differentiating the output voltage of the power factor correction circuit.
JP2017098650A 2017-05-18 2017-05-18 electric circuit Active JP6884637B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017098650A JP6884637B2 (en) 2017-05-18 2017-05-18 electric circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017098650A JP6884637B2 (en) 2017-05-18 2017-05-18 electric circuit

Publications (2)

Publication Number Publication Date
JP2018196251A true JP2018196251A (en) 2018-12-06
JP6884637B2 JP6884637B2 (en) 2021-06-09

Family

ID=64571834

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017098650A Active JP6884637B2 (en) 2017-05-18 2017-05-18 electric circuit

Country Status (1)

Country Link
JP (1) JP6884637B2 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016075996A1 (en) * 2014-11-11 2016-05-19 三菱電機株式会社 Power conversion device
WO2016098160A1 (en) * 2014-12-15 2016-06-23 三菱電機株式会社 Power converter, compressor, air blower, and air conditioner

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016075996A1 (en) * 2014-11-11 2016-05-19 三菱電機株式会社 Power conversion device
WO2016098160A1 (en) * 2014-12-15 2016-06-23 三菱電機株式会社 Power converter, compressor, air blower, and air conditioner

Also Published As

Publication number Publication date
JP6884637B2 (en) 2021-06-09

Similar Documents

Publication Publication Date Title
US8525495B2 (en) Input current generator for buck-boost circuit control
US9144856B2 (en) Welding power supply with digital controller
US8354827B2 (en) Controller for a buck-boost circuit
US20050270813A1 (en) Parallel current mode control
JP6909052B2 (en) Control device
WO2006116548A3 (en) Digital implementation of power factor correction
JP2010114993A (en) Control system of power factor correction circuit
JP6535539B2 (en) Power converter
JP5930700B2 (en) Switching power supply device and control method thereof
WO2015049716A1 (en) Power factor improvement circuit
JP2011152017A (en) Switching power supply device
JP2019068675A (en) AC-DC converter
US20090206902A1 (en) Method for providing power factor correction including synchronized current sensing and pwm generation
CN107635712A (en) Method and apparatus for providing welding and auxiliary power
JP6398537B2 (en) AC-DC converter
JP4854556B2 (en) Power supply
JP6911677B2 (en) AC-DC converter
JP2018137841A (en) Power factor improvement circuit and charger
JP5348427B2 (en) Voltage converter and voltage control circuit
JP4473041B2 (en) DC power supply
US11095206B2 (en) AC-DC converter with boost front end having flat current and active blanking control
KR101609726B1 (en) Control circuit of switching rectifier with high power factor
JP3874291B2 (en) Power supply
JP2013070586A (en) Switching converter
JPH1132435A (en) Power converter

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210302

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210412

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210427

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210512

R150 Certificate of patent or registration of utility model

Ref document number: 6884637

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250