[go: up one dir, main page]

JP2018194719A - Display system and electronic apparatus - Google Patents

Display system and electronic apparatus Download PDF

Info

Publication number
JP2018194719A
JP2018194719A JP2017099647A JP2017099647A JP2018194719A JP 2018194719 A JP2018194719 A JP 2018194719A JP 2017099647 A JP2017099647 A JP 2017099647A JP 2017099647 A JP2017099647 A JP 2017099647A JP 2018194719 A JP2018194719 A JP 2018194719A
Authority
JP
Japan
Prior art keywords
display
data
circuit
neural network
image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2017099647A
Other languages
Japanese (ja)
Inventor
洋介 塚本
Yosuke Tsukamoto
洋介 塚本
茂 小野谷
Shigeru Onotani
茂 小野谷
黒川 義元
Yoshimoto Kurokawa
義元 黒川
典子 柴田
Noriko Shibata
典子 柴田
山崎 舜平
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2017099647A priority Critical patent/JP2018194719A/en
Publication of JP2018194719A publication Critical patent/JP2018194719A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of El Displays (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】新規な表示システムの提供。【解決手段】人工知能を利用して画像信号(映像を含む)および電源電圧を補正する機能を有する。具体的には、表示画像を検出器で検出し、検出データと入力データに基づく人工ニューラルネットワークの推論(認知)により、画像信号(映像を含む)および電源電圧を補正し、表示部における表示ムラを低減させる。【選択図】図1PROBLEM TO BE SOLVED: To provide a new display system. SOLUTION: It has a function of correcting an image signal (including a moving image) and a power supply voltage by using artificial intelligence. Specifically, the display image is detected by the detector, the image signal (including video) and the power supply voltage are corrected by the inference (cognition) of the artificial neural network based on the detection data and the input data, and the display unevenness in the display unit is performed. To reduce. [Selection diagram] Fig. 1

Description

本発明の一態様は、半導体装置、表示システム及び電子機器に関する。 One embodiment of the present invention relates to a semiconductor device, a display system, and an electronic device.

なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、表示システム、電子機器、照明装置、入力装置、入出力装置、それらの駆動方法、又はそれらの製造方法、を一例として挙げることができる。 Note that one embodiment of the present invention is not limited to the above technical field. Technical fields of one embodiment of the present invention disclosed in this specification and the like include semiconductor devices, display devices, light-emitting devices, power storage devices, memory devices, display systems, electronic devices, lighting devices, input devices, input / output devices, and the like Examples of the driving method or the manufacturing method thereof can be given.

また、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタ、半導体回路、演算装置、記憶装置等は半導体装置の一態様である。また、撮像装置、電気光学装置、発電装置(薄膜太陽電池、有機薄膜太陽電池等を含む)、及び電子機器は半導体装置を有している場合がある。 In this specification and the like, a semiconductor device refers to all devices that can function by utilizing semiconductor characteristics. A transistor, a semiconductor circuit, an arithmetic device, a memory device, or the like is one embodiment of a semiconductor device. In addition, an imaging device, an electro-optical device, a power generation device (including a thin film solar cell, an organic thin film solar cell, and the like) and an electronic device may include a semiconductor device.

テレビジョン(TV)は、大画面化に伴って高精細度の画像(映像を含む)を表示できることが望まれており、超高解像度テレビジョン放送が推進されている。2016年には8Kデジタルテレビ放送の試験放送が開始され、本放送の開始も予定されている。そのため、8K放送に対応するための各種の電子機器が開発されている。 Television (TV) is desired to be able to display high-definition images (including video) as the screen becomes larger, and ultra-high-definition television broadcasting is being promoted. In 2016, trial broadcasting of 8K digital television broadcasting started, and the start of this broadcasting is also scheduled. Therefore, various electronic devices for supporting 8K broadcasting have been developed.

また、画像の表示には、液晶表示装置や発光表示装置に代表されるフラットパネルディスプレイが広く用いられている。これらの表示装置を構成するトランジスタの半導体材料には主にシリコンなどが用いられているが、近年、金属酸化物を用いたトランジスタを表示装置の画素に用いる技術も開発されている(例えば、特許文献1、2)。 For displaying images, flat panel displays typified by liquid crystal display devices and light-emitting display devices are widely used. Silicon or the like is mainly used as a semiconductor material of transistors constituting these display devices, but in recent years, a technique using a transistor using a metal oxide for a pixel of a display device has also been developed (for example, patents). References 1, 2).

特開2007−96055号公報JP 2007-96055 A 特開2007−123861号公報JP 2007-123861 A

本発明の一態様は、新規な表示システム提供する。また、本発明の一態様は、高品質の画像(映像を含む)の表示を可能とする表示システムを提供する。また、本発明の一態様は、大型の画像(映像を含む)の表示を可能とする表示システムを提供する。また、本発明の一態様は、表示部における表示ムラが低減された表示システムを提供する。また、本発明の一態様は、消費電力が低い表示システムを提供する。また、本発明の一態様は、上記表示システムを備えた電子機器を提供する。 One embodiment of the present invention provides a novel display system. One embodiment of the present invention provides a display system capable of displaying high-quality images (including videos). One embodiment of the present invention provides a display system capable of displaying a large image (including a video). Another embodiment of the present invention provides a display system in which display unevenness in a display portion is reduced. Another embodiment of the present invention provides a display system with low power consumption. Another embodiment of the present invention provides an electronic device including the display system.

なお、本発明の一態様は、必ずしも上記の課題の全てを解決する必要はなく、少なくとも一の課題を解決できるものであればよい。また、上記の課題の記載は、他の課題の存在を妨げるものではない。これら以外の課題は、明細書、特許請求の範囲、図面などの記載から、自ずと明らかとなるものであり、明細書、特許請求の範囲、図面などの記載から、これら以外の課題を抽出することが可能である。 Note that one embodiment of the present invention does not necessarily have to solve all of the problems described above, and may be one that can solve at least one problem. Further, the description of the above problem does not disturb the existence of other problems. Issues other than these will be apparent from the description of the specification, claims, drawings, etc., and other issues will be extracted from the description of the specification, claims, drawings, etc. Is possible.

本発明の一態様に係る表示システムは、人工知能(AI:Artificial Intelligence)を利用して画像(映像を含む)信号および電源電圧を補正する機能を有する。具体的には、表示画像を検出器で検出し、検出データと入力データに基づく人工ニューラルネットワーク(ANN:Artificial Neural Network)の推論(認知)により、表示パネルの表示ムラを低減し、画像(映像を含む)の表示品質を向上させることができる。 A display system according to one embodiment of the present invention has a function of correcting an image (including video) signal and a power supply voltage by using artificial intelligence (AI). Specifically, a display image is detected by a detector, and display panel display unevenness is reduced by inference (recognition) of an artificial neural network (ANN: Artificial Neural Network) based on detection data and input data. Display quality) can be improved.

なお、人工知能とは、人間の知能を模した計算機である。また、人工ニューラルネットワークとは、ニューロンとシナプスで構成される神経網を模した回路であり、人工知能の一種である。本明細書等において「ニューラルネットワーク」と記載する場合、特に人工ニューラルネットワークを指す。 Artificial intelligence is a computer that mimics human intelligence. An artificial neural network is a circuit simulating a neural network composed of neurons and synapses, and is a kind of artificial intelligence. In this specification and the like, the term “neural network” particularly refers to an artificial neural network.

本発明の一態様は、表示部と、検出部と、制御部とを有し、表示部は、複数の表示パネルを有し、制御部は、ニューラルネットワークを少なくとも有し、検出部は、複数の表示パネルに第1のデータを入力して表示させた画像に基づく第2のデータを検出し、ニューラルネットワークは、第1のデータと第2のデータに基づき補正データを出力し、補正データにより複数の表示パネルに入力するデータを制御することを特徴とする表示システムである。 One embodiment of the present invention includes a display unit, a detection unit, and a control unit. The display unit includes a plurality of display panels. The control unit includes at least a neural network. The detection unit includes a plurality of detection units. The second data based on the image displayed by inputting the first data to the display panel is detected, and the neural network outputs correction data based on the first data and the second data. A display system that controls data input to a plurality of display panels.

本発明の別の一態様は、表示部と、検出部と、制御部と、を有し、表示部は、複数の表示パネルを有し、制御部は、ニューラルネットワークを少なくとも有し、検出部は、複数の表示パネルに第1のデータを入力して表示させた画像に基づく第2のデータを検出し、ニューラルネットワークは、第1のデータと第2のデータに基づき補正データを出力し、補正データは、複数の表示パネルに入力する第1のデータおよび電源電圧を補正し、補正データにより複数の表示パネルに入力するデータを制御することを特徴とする表示システムである。 Another aspect of the present invention includes a display unit, a detection unit, and a control unit, the display unit includes a plurality of display panels, the control unit includes at least a neural network, and the detection unit. Detects second data based on an image displayed by inputting first data to a plurality of display panels, and the neural network outputs correction data based on the first data and the second data, The correction data is a display system characterized in that the first data input to the plurality of display panels and the power supply voltage are corrected, and the data input to the plurality of display panels is controlled by the correction data.

本発明の別の一態様は、表示部と、検出部と、制御部と、を有し、表示部は、複数の表示パネルを有し、制御部は、ニューラルネットワークと、信号生成部と、電源回路と、を少なくとも有し、検出部は、複数の表示パネルに第1のデータを入力して表示させた画像に基づく第2のデータを検出し、ニューラルネットワークは、第1のデータと第2のデータに基づき補正データを出力し、補正データは、信号生成部に入力される第3のデータ、および電源回路に入力される第4のデータであり、補正データにより複数の表示パネルに入力するデータを制御することを特徴とする表示システムである。 Another aspect of the present invention includes a display unit, a detection unit, and a control unit, the display unit includes a plurality of display panels, the control unit includes a neural network, a signal generation unit, A power circuit, and the detection unit detects second data based on an image displayed by inputting the first data to the plurality of display panels, and the neural network includes the first data and the first data. The correction data is output based on the data 2 and the correction data is the third data input to the signal generation unit and the fourth data input to the power supply circuit, and is input to the plurality of display panels by the correction data. It is a display system characterized by controlling data to be performed.

上記構成において、第3のデータは、複数の表示パネルに入力される第1のデータを補正し、第4のデータは、複数の表示パネルに入力される電源電圧を補正することを特徴とする。 In the above structure, the third data corrects the first data input to the plurality of display panels, and the fourth data corrects the power supply voltage input to the plurality of display panels. .

本発明の別の一態様は、上記に記載の表示システムが搭載された電子機器である。 Another embodiment of the present invention is an electronic device in which the display system described above is mounted.

また、本発明の一態様に係る表示システムにおいて、表示部における複数の表示パネルは、それぞれ素子を有する。なお、素子としては、公知の様々な素子を適用することができるが、発光素子を用いることが特に好ましい。 In the display system according to one embodiment of the present invention, each of the plurality of display panels in the display portion includes an element. Note that various known elements can be used as the element, but a light-emitting element is particularly preferable.

また、本発明の一態様に係る表示システムにおいて、ニューラルネットワークを複数有し、複数のデータの補正を複数のニューラルネットワークを用いた並列処理によって行われてもよい。 In the display system according to one embodiment of the present invention, a plurality of neural networks may be provided, and correction of a plurality of data may be performed by parallel processing using the plurality of neural networks.

また、本発明の一態様に係る表示システムにおいて、ニューラルネットワークには、データが順次入力され、データの補正は、データごとに異なる重み係数を用いて行われてもよい。 In the display system according to one embodiment of the present invention, data may be sequentially input to the neural network, and data correction may be performed using a different weighting factor for each data.

また、本発明の一態様に係る電子機器は、上記の表示システムが搭載された電子機器である。 An electronic device according to one embodiment of the present invention is an electronic device on which the above display system is mounted.

本発明の一態様により、新規な表示システム提供することができる。また、本発明の一態様により、高品質の画像(映像を含む)の表示を可能とする表示システムを提供することができる。また、本発明の一態様により、大型の画像(映像を含む)の表示を可能とする表示システムを提供することができる。また、本発明の一態様により、表示部における表示ムラが低減された表示システムを提供することができる。また、本発明の一態様により、消費電力が低い表示システムを提供することができる。また、本発明の一態様により、上記表示システムを備えた電子機器を提供することができる。 According to one embodiment of the present invention, a novel display system can be provided. According to one embodiment of the present invention, a display system that can display a high-quality image (including video) can be provided. According to one embodiment of the present invention, a display system that can display a large image (including a video) can be provided. According to one embodiment of the present invention, a display system in which display unevenness in the display portion is reduced can be provided. According to one embodiment of the present invention, a display system with low power consumption can be provided. According to one embodiment of the present invention, an electronic device including the display system can be provided.

なお、これらの効果の記載は、他の効果の存在を妨げるものではない。また、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。これら以外の効果は、明細書、特許請求の範囲、図面などの記載から、自ずと明らかとなるものであり、明細書、特許請求の範囲、図面などの記載から、これら以外の効果を抽出することが可能である。 Note that the description of these effects does not disturb the existence of other effects. Further, one embodiment of the present invention does not necessarily have all of these effects. Effects other than these will be apparent from the description of the specification, claims and drawings, and other effects will be extracted from the description of the specification, claims and drawings. Is possible.

表示システムの構成例を示す図。The figure which shows the structural example of a display system. 表示部の構成例を示す図。The figure which shows the structural example of a display part. ニューラルネットワークの構成例を示す図。The figure which shows the structural example of a neural network. ニューラルネットワークの動作例を示す図。The figure which shows the operation example of a neural network. 電源回路の構成例を示す図。The figure which shows the structural example of a power supply circuit. フローチャート。flowchart. フローチャート。flowchart. 表示システムの構成例を示す図。The figure which shows the structural example of a display system. 表示部の構成例を示す図。The figure which shows the structural example of a display part. 表示パネルの構成例を示す図。FIG. 11 illustrates a configuration example of a display panel. 画素の構成例を示す図。The figure which shows the structural example of a pixel. トランジスタの構成例を示す図。FIG. 9 illustrates a structure example of a transistor. 電子機器の構成例を示す図。FIG. 9 illustrates a configuration example of an electronic device. 電子機器の構成例を示す図。FIG. 9 illustrates a configuration example of an electronic device. 電子機器の構成例を示す図。FIG. 9 illustrates a configuration example of an electronic device. 車両の構成例を示す図。The figure which shows the structural example of a vehicle.

以下、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の実施の形態における説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. However, the present invention is not limited to the description in the following embodiments, and those skilled in the art can easily understand that the forms and details can be variously changed without departing from the spirit and scope of the present invention. Is done. Therefore, the present invention should not be construed as being limited to the description of the embodiments below.

また、本明細書等において、XとYとが接続されている、と明示的に記載されている場合は、XとYとが電気的に接続されている場合と、XとYとが機能的に接続されている場合と、XとYとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図又は文章に示された接続関係に限定されず、図又は文章に示された接続関係以外のものも、図又は文章に記載されているものとする。ここで、X、Yは、対象物(例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など)であるとする。 In addition, in this specification and the like, when it is explicitly described that X and Y are connected, X and Y are electrically connected, and X and Y function. And the case where X and Y are directly connected are disclosed in this specification and the like. Therefore, it is not limited to a predetermined connection relationship, for example, the connection relationship shown in the figure or text, and things other than the connection relation shown in the figure or text are also described in the figure or text. Here, X and Y are assumed to be objects (for example, devices, elements, circuits, wirings, electrodes, terminals, conductive films, layers, etc.).

XとYとが直接的に接続されている場合の一例としては、XとYとの電気的な接続を可能とする素子(例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など)が、XとYとの間に接続されていない場合であり、XとYとの電気的な接続を可能とする素子(例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など)を介さずに、XとYとが、接続されている場合である。 As an example of the case where X and Y are directly connected, an element that enables electrical connection between X and Y (for example, a switch, a transistor, a capacitor, an inductor, a resistor, a diode, a display, etc.) Element, light emitting element, load, etc.) are not connected between X and Y, and elements (for example, switches, transistors, capacitive elements, inductors) that enable electrical connection between X and Y X and Y are not connected via a resistor element, a diode, a display element, a light emitting element, a load, or the like.

XとYとが電気的に接続されている場合の一例としては、XとYとの電気的な接続を可能とする素子(例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など)が、XとYとの間に1個以上接続されることが可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイッチは、オン状態、又は、オフ状態になり、電流を流すか流さないかを制御する機能を有している。又は、スイッチは、電流を流す経路を選択して切り替える機能を有している。なお、XとYとが電気的に接続されている場合は、XとYとが直接的に接続されている場合を含むものとする。 As an example of the case where X and Y are electrically connected, an element (for example, a switch, a transistor, a capacitive element, an inductor, a resistance element, a diode, a display, etc.) that enables electrical connection between X and Y is shown. More than one element, light emitting element, load, etc.) can be connected between X and Y. Note that the switch has a function of controlling on / off. That is, the switch is in an on state or an off state, and has a function of controlling whether or not to pass a current. Alternatively, the switch has a function of selecting and switching a current flow path. Note that the case where X and Y are electrically connected includes the case where X and Y are directly connected.

XとYとが機能的に接続されている場合の一例としては、XとYとの機能的な接続を可能とする回路(例えば、論理回路(インバータ、NAND回路、NOR回路など)、信号変換回路(DA変換回路、AD変換回路、ガンマ補正回路など)、電位レベル変換回路(電源回路(昇圧回路、降圧回路など)、信号の電位レベルを変えるレベルシフタ回路など)、電圧源、電流源、切り替え回路、増幅回路(信号振幅又は電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など)、信号生成回路、記憶回路、制御回路など)が、XとYとの間に1個以上接続されることが可能である。なお、一例として、XとYとの間に別の回路を挟んでいても、Xから出力された信号がYへ伝達される場合は、XとYとは機能的に接続されているものとする。なお、XとYとが機能的に接続されている場合は、XとYとが直接的に接続されている場合と、XとYとが電気的に接続されている場合とを含むものとする。 As an example of the case where X and Y are functionally connected, a circuit (for example, a logic circuit (an inverter, a NAND circuit, a NOR circuit, etc.) that enables a functional connection between X and Y, signal conversion, etc. Circuit (DA conversion circuit, AD conversion circuit, gamma correction circuit, etc.), potential level conversion circuit (power supply circuit (boost circuit, step-down circuit, etc.), level shifter circuit that changes signal potential level, etc.), voltage source, current source, switching Circuit, amplifier circuit (circuit that can increase signal amplitude or current amount, operational amplifier, differential amplifier circuit, source follower circuit, buffer circuit, etc.), signal generation circuit, memory circuit, control circuit, etc.) One or more can be connected between them. As an example, even if another circuit is interposed between X and Y, if the signal output from X is transmitted to Y, X and Y are functionally connected. To do. Note that the case where X and Y are functionally connected includes the case where X and Y are directly connected and the case where X and Y are electrically connected.

なお、XとYとが電気的に接続されている、と明示的に記載されている場合は、XとYとが電気的に接続されている場合(つまり、XとYとの間に別の素子又は別の回路を挟んで接続されている場合)と、XとYとが機能的に接続されている場合(つまり、XとYとの間に別の回路を挟んで機能的に接続されている場合)と、XとYとが直接接続されている場合(つまり、XとYとの間に別の素子又は別の回路を挟まずに接続されている場合)とが、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明示的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合と同様な内容が、本明細書等に開示されているものとする。 In addition, when it is explicitly described that X and Y are electrically connected, a case where X and Y are electrically connected (that is, there is a separate connection between X and Y). And X and Y are functionally connected (that is, they are functionally connected with another circuit between X and Y). And the case where X and Y are directly connected (that is, the case where another element or another circuit is not connected between X and Y). It shall be disclosed in the document. In other words, when it is explicitly described that it is electrically connected, the same contents as when it is explicitly described only that it is connected are disclosed in this specification and the like. It is assumed that

また、図面上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、1つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能と電極の機能を両方併せ持っている。したがって、本明細書における電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。 In addition, even in the case where independent components are illustrated as being electrically connected to each other in the drawing, one component may have the functions of a plurality of components. is there. For example, when part of the wiring also functions as an electrode, one conductive film has both a wiring function and an electrode function. Therefore, the term “electrically connected” in this specification includes in its category such a case where one conductive film has functions of a plurality of components.

(実施の形態1)
本実施の形態では、本発明の一態様に係る表示システムについて説明する。
(Embodiment 1)
In this embodiment, a display system according to one embodiment of the present invention will be described.

<表示システムの構成例>
図1に、表示システム10の構成例を示す。なお、表示システム10は、表示部20、検出部30、制御部40を有し、制御部40は、ニューラルネットワーク(NN)50と、電源回路(PSC)60と、信号生成部70と、を有する。また、制御部40には、演算処理装置80等を有していても良い。
<Configuration example of display system>
FIG. 1 shows a configuration example of the display system 10. The display system 10 includes a display unit 20, a detection unit 30, and a control unit 40. The control unit 40 includes a neural network (NN) 50, a power supply circuit (PSC) 60, and a signal generation unit 70. Have. Further, the control unit 40 may include an arithmetic processing device 80 or the like.

表示システム10では、表示部20で表示された画像(映像を含む)を検出部30が検出し、検出されたデータを基にニューラルネットワーク50が補正データを生成する。生成された補正データは、電源回路60および信号生成部70に入力される。なお、電源回路60では、補正データにより電源電圧が補正され、補正された電源電圧は、表示部20の複数の表示パネル(DP)21に入力される。また、信号生成部70の補正回路(CC)77では、画像を表示するために予め各表示パネルに入力されていたデータが、補正データにより補正され、表示部20の各表示パネル21に入力される。 In the display system 10, the detection unit 30 detects an image (including video) displayed on the display unit 20, and the neural network 50 generates correction data based on the detected data. The generated correction data is input to the power supply circuit 60 and the signal generation unit 70. In the power supply circuit 60, the power supply voltage is corrected by the correction data, and the corrected power supply voltage is input to the plurality of display panels (DP) 21 of the display unit 20. In addition, in the correction circuit (CC) 77 of the signal generation unit 70, the data input in advance to each display panel for displaying an image is corrected by the correction data and input to each display panel 21 of the display unit 20. The

なお、表示システム10における表示部20および制御部40は、いずれも半導体装置によって構成することができる。また、表示部20を構成する複数の表示パネルには、発光装置を用いることができる。また、制御部40に含まれる回路は、1つの集積回路に集約することができる。 Note that both the display unit 20 and the control unit 40 in the display system 10 can be configured by a semiconductor device. In addition, a light emitting device can be used for the plurality of display panels constituting the display unit 20. Further, the circuits included in the control unit 40 can be integrated into one integrated circuit.

[表示部20の構成例]
表示部20は、複数の表示パネル21を有する。表示パネル21はそれぞれ、信号生成部70から入力される、所定の画像を表示するための信号(以下、画像信号または映像信号ともいう)に基づいて、画像を表示する機能を有する。図1には、N行M列(N、Mは自然数)の表示パネル21を有する表示部20を示している。なお、表示パネル21はそれぞれ独立に表示を制御することができる。
[Configuration Example of Display Unit 20]
The display unit 20 has a plurality of display panels 21. Each of the display panels 21 has a function of displaying an image based on a signal (hereinafter also referred to as an image signal or a video signal) input from the signal generation unit 70 for displaying a predetermined image. FIG. 1 shows a display unit 20 having a display panel 21 with N rows and M columns (N and M are natural numbers). The display panels 21 can control the display independently.

1つの画像(映像を含む)を分割した画像を、表示部20を構成する複数の表示パネル21にそれぞれ表示させることにより、表示部20の大型化を図ることができる。例えば、画面サイズが対角30インチ以上、40インチ以上、50インチ以上、または60インチ以上の表示部20を実現することができる。また、解像度がフルハイビジョン以上、例えば、4K2K、8K4K、又はそれ以上である、高解像度の表示部を実現することができる。 By displaying an image obtained by dividing one image (including video) on each of the plurality of display panels 21 constituting the display unit 20, the display unit 20 can be increased in size. For example, the display unit 20 with a screen size of 30 inches or more, 40 inches or more, 50 inches or more, or 60 inches or more can be realized. In addition, a high-resolution display unit having a resolution of full high-definition or higher, for example, 4K2K, 8K4K, or higher can be realized.

また、複数の表示パネルを用いて1つの画像表示を行う場合、1つの表示パネルの大きさは大型である必要がない。したがって、表示パネルを作製するための製造装置の大型化が不要となる。また、中小型の表示パネルの製造装置を用いることができるため、大型の表示装置用の設備を別途準備する必要がなく、製造コストを抑えることができる。また、表示パネルの大型化に伴う歩留まりの低下を回避することができる。 Further, when one image display is performed using a plurality of display panels, the size of one display panel does not need to be large. Therefore, it is not necessary to increase the size of the manufacturing apparatus for manufacturing the display panel. In addition, since a manufacturing apparatus for a small and medium display panel can be used, it is not necessary to separately prepare equipment for a large display apparatus, and manufacturing costs can be reduced. In addition, it is possible to avoid a decrease in yield due to an increase in the size of the display panel.

図2(A)に示すように、表示部20を構成するN×Mの表示パネル21([1,1]〜[N,M])には、信号生成部70から供給された画像信号(データ:SDdiv´)(SDdiv´[1,1]〜[N,M])がそれぞれ入力される。従って、例えば、表示パネル21([i,j])には、データ((SDdiv´)[i,j])(iは1以上N以下の整数、jは1以上M以下の整数)が入力される。 As shown in FIG. 2A, the N × M display panel 21 ([1, 1] to [N, M]) constituting the display unit 20 has an image signal ( Data: SDdiv ′) (SDdiv ′ [1, 1] to [N, M]) are respectively input. Therefore, for example, data ((SDdiv ′) [i, j]) (i is an integer from 1 to N, j is an integer from 1 to M) is input to the display panel 21 ([i, j]). Is done.

図2(B)には、表示パネル21の構成例を示す。表示パネル21は、複数の画素22によって構成された画素部23、駆動回路24、及び駆動回路25を有する。 FIG. 2B shows a configuration example of the display panel 21. The display panel 21 includes a pixel portion 23 including a plurality of pixels 22, a drive circuit 24, and a drive circuit 25.

画素22はそれぞれ表示素子を有し、所定の階調を表示する機能を有する。そして、駆動回路24及び駆動回路25から出力される信号により画素22の階調が制御され、画素部23に所定の画像が表示される。 Each pixel 22 has a display element and has a function of displaying a predetermined gradation. Then, the gradation of the pixel 22 is controlled by signals output from the drive circuit 24 and the drive circuit 25, and a predetermined image is displayed on the pixel unit 23.

画素22に設けられる表示素子としては、発光素子が挙げられる。発光素子の例としては、OLED(Organic Light Emitting Diode)、LED(Light Emitting Diode)、QLED(Quantum−dot Light Emitting Diode)、半導体レーザなどの、自発光性の発光素子が挙げられる。なお、図2に示す構成に適用可能な素子であれば、その他の公知の素子(例えば、液晶素子等)を適用しても良い。 Examples of the display element provided in the pixel 22 include a light emitting element. Examples of the light emitting element include a self-luminous light emitting element such as an OLED (Organic Light Emitting Diode), an LED (Light Emitting Diode), a QLED (Quantum-Dot Light Emitting Diode), and a semiconductor laser. Note that other known elements (for example, a liquid crystal element or the like) may be applied as long as the elements are applicable to the configuration illustrated in FIG.

なお、画素部23に設けられる画素22の数は、自由に設定することができる。例えば、表示部20に4K2Kの画像を表示する場合は、N×M個の表示パネル21に合計で3840×2160個以上、又は4096×2160個以上の画素を設けることが好ましい。また、8K4Kの画像を表示する場合は、合計で7680×4320個以上の画素を設けることが好ましい。また、画素部23にはさらに多くの画素22を設けることもできる。 Note that the number of pixels 22 provided in the pixel portion 23 can be freely set. For example, when a 4K2K image is displayed on the display unit 20, it is preferable to provide a total of 3840 × 2160 or more, or 4096 × 2160 or more, pixels on the N × M display panels 21. Further, in the case of displaying an 8K4K image, it is preferable to provide a total of 7680 × 4320 or more pixels. Further, more pixels 22 can be provided in the pixel portion 23.

画素22はそれぞれ、配線(SL)及び配線(GL)と接続されている。また、配線(GL)はそれぞれ駆動回路24と接続され、配線(SL)はそれぞれ駆動回路25と接続されている。 Each pixel 22 is connected to a wiring (SL) and a wiring (GL). Further, the wiring (GL) is connected to the drive circuit 24, and the wiring (SL) is connected to the drive circuit 25.

駆動回路24は、画素22を選択するための信号(以下、選択信号ともいう)を画素22に供給する機能を有する。具体的には、駆動回路24は、配線(GL)に選択信号を供給する機能を有し、配線(GL)は、駆動回路24から出力された選択信号を画素22に伝える機能を有する。なお、配線(GL)は、選択信号線、ゲート線などと呼ぶこともできる。 The drive circuit 24 has a function of supplying a signal for selecting the pixel 22 (hereinafter also referred to as a selection signal) to the pixel 22. Specifically, the driving circuit 24 has a function of supplying a selection signal to the wiring (GL), and the wiring (GL) has a function of transmitting the selection signal output from the driving circuit 24 to the pixel 22. Note that the wiring (GL) can also be referred to as a selection signal line, a gate line, or the like.

駆動回路25は、画像信号を画素22に供給する機能を有する。具体的には、駆動回路25は、配線(SL)に画像信号を供給する機能を有し、配線(SL)は、駆動回路25から出力された画像信号を画素22に伝える機能を有する。なお、配線(SL)は、画像信号線、ソース線などと呼ぶこともできる。選択信号が供給された画素22に画像信号が供給されることにより、画素22に選択信号が書き込まれ、所定の階調が表示される。 The drive circuit 25 has a function of supplying an image signal to the pixel 22. Specifically, the drive circuit 25 has a function of supplying an image signal to the wiring (SL), and the wiring (SL) has a function of transmitting the image signal output from the drive circuit 25 to the pixel 22. Note that the wiring (SL) can also be referred to as an image signal line, a source line, or the like. When an image signal is supplied to the pixel 22 to which the selection signal is supplied, the selection signal is written to the pixel 22 and a predetermined gradation is displayed.

図2(C)には、画素22の構成例を示す。画素22は、発光素子を有する。ここでは、発光素子として、一対の電極(陽極と陰極)間にEL層が挟まれた構造を有する発光素子(EL)を示す。なお、発光素子の陽極及び陰極は、それぞれ、電源回路(PSC)60(図1に示す電源回路60と同じ)と電気的に接続されている。電源回路60からは、発光素子の陽極に対して電圧(Va’)が印加され、陰極に対して電圧(Vc’)がそれぞれ印加される。 FIG. 2C illustrates a configuration example of the pixel 22. The pixel 22 includes a light emitting element. Here, a light-emitting element (EL) having a structure in which an EL layer is sandwiched between a pair of electrodes (an anode and a cathode) is shown as a light-emitting element. Note that the anode and the cathode of the light emitting element are each electrically connected to a power supply circuit (PSC) 60 (same as the power supply circuit 60 shown in FIG. 1). From the power supply circuit 60, a voltage (Va ') is applied to the anode of the light emitting element, and a voltage (Vc') is applied to the cathode.

[検出部30の構成例]
図1に示す検出部30は、表示部20で表示された画像を検出し、検出したデータを制御部40のニューラルネットワーク50に入力する機能を有する。検出部30には、表示部20で表示された画像をデータ化できる検出器を有する。検出器としては、イメージセンサ(例えば、CCDイメージセンサ、CMOSイメージセンサ等)、カメラ、その他センサを用いることができる。
[Configuration Example of Detection Unit 30]
The detection unit 30 illustrated in FIG. 1 has a function of detecting an image displayed on the display unit 20 and inputting the detected data to the neural network 50 of the control unit 40. The detection unit 30 includes a detector that can convert the image displayed on the display unit 20 into data. As the detector, an image sensor (for example, a CCD image sensor, a CMOS image sensor, etc.), a camera, and other sensors can be used.

従って、複数の表示パネル21を表示させて表示部20に1つの画像を表示させた場合に表示部20において、表示パネル間の輝度ばらつきに起因した表示ムラがあれば、それを含む表示画像を検出することができる。 Accordingly, when a plurality of display panels 21 are displayed and one image is displayed on the display unit 20, if there is display unevenness due to luminance variations between display panels in the display unit 20, a display image including the display unevenness is displayed. Can be detected.

[制御部40の構成例]
図1に示す制御部40は、ニューラルネットワーク(NN)50と、電源回路(PSC)60と、信号生成部70とを有する。ニューラルネットワーク50は、表示部20における複数の表示パネル(DP)の輝度ばらつきを補正するためのデータを生成する機能を有し、電源回路60は、表示部の素子の駆動電圧を制御する機能を有し、信号生成部70は、画像データを、複数の表示パネルと同数のデータに分割する機能と、複数の表示パネルの輝度ばらつきを補正する機能を有する。なお、制御部40の構成は、上記のみに限られることは無く、必要に応じて必要な回路を設けても良い。
[Configuration Example of Control Unit 40]
The control unit 40 shown in FIG. 1 includes a neural network (NN) 50, a power supply circuit (PSC) 60, and a signal generation unit 70. The neural network 50 has a function of generating data for correcting luminance variations of a plurality of display panels (DP) in the display unit 20, and the power supply circuit 60 has a function of controlling the drive voltage of the elements of the display unit. The signal generation unit 70 has a function of dividing the image data into the same number of data as the plurality of display panels and a function of correcting luminance variations of the plurality of display panels. In addition, the structure of the control part 40 is not restricted only to the above, You may provide a required circuit as needed.

<ニューラルネットワークの構成例>
制御部40が有するニューラルネットワーク(NN)50は、表示部20に入力される画像データ(SDdiv)を補正するための補正データ(補正データA:NSD)と、表示部20に入力される電源電圧を補正するための補正データ(補正データB:NVe)を出力する機能を有する。
<Configuration example of neural network>
The neural network (NN) 50 included in the control unit 40 includes correction data (correction data A: NSD) for correcting image data (SDdiv) input to the display unit 20 and power supply voltage input to the display unit 20. Has a function of outputting correction data (correction data B: NVe).

なお、ニューラルネットワーク50は、検出部30において検出された表示部20の画像データ(DD)と表示部20に入力した画像データ(SD)から、表示部20における輝度ばらつきを低減させるための画像用の補正データ(補正データA:NSD)を補正回路77に出力するための学習が施されている。また、同様のデータ(DDおよびSD)から、表示部20における輝度ばらつきを低減させるための表示パネル21の電源電圧用の補正データ(補正データB:NVe)を電源回路60に出力するための学習が施されている。 The neural network 50 uses the image data for reducing the luminance variation in the display unit 20 from the image data (DD) of the display unit 20 detected by the detection unit 30 and the image data (SD) input to the display unit 20. Learning for outputting the correction data (correction data A: NSD) to the correction circuit 77 is performed. Further, learning for outputting correction data (correction data B: NVe) for the power supply voltage of the display panel 21 for reducing luminance variation in the display unit 20 to the power supply circuit 60 from the similar data (DD and SD). Is given.

従って、表示部20に入力されていた画像データである、N×Mのデータ(SD)がニューラルネットワーク50に入力されると、ニューラルネットワーク50は推論を行い、N×Mの補正データ(補正データA:NSD、補正データB:NVe)をそれぞれ出力する。なお、ここでは、N×Mのニューラルネットワーク50(NN[1,1]〜[N,M])を有する構成について説明する。ニューラルネットワーク50[i,j]には、データSD[i,j]が入力される。 Therefore, when N × M data (SD), which is image data input to the display unit 20, is input to the neural network 50, the neural network 50 performs inference, and N × M correction data (correction data). A: NSD, correction data B: NVe) are output. Here, a configuration having an N × M neural network 50 (NN [1, 1] to [N, M]) will be described. Data SD [i, j] is input to the neural network 50 [i, j].

従って、ニューラルネットワーク50から補正回路77に補正データA(NSD)が入力されると、N×Mのデータ(SDdiv)が補正回路77で補正され、補正されたN×Mのデータ(SDdiv’)が、表示部20に供給される。また、ニューラルネットワーク50から電源回路60に補正データB(NVe)が入力されると、N×Mのデータ(Ve)が電源回路60で補正され、補正されたN×Mのデータ(Ve´)が表示部20に供給される。この結果、表示パネル間の輝度ばらつきに起因した表示ムラを低減させた表示を実現することができる。 Accordingly, when the correction data A (NSD) is input from the neural network 50 to the correction circuit 77, the N × M data (SDdiv) is corrected by the correction circuit 77, and the corrected N × M data (SDdiv ′). Is supplied to the display unit 20. When the correction data B (NVe) is input from the neural network 50 to the power supply circuit 60, the N × M data (Ve) is corrected by the power supply circuit 60, and the corrected N × M data (Ve ′). Is supplied to the display unit 20. As a result, it is possible to realize a display in which display unevenness due to luminance variations between display panels is reduced.

ここで、ニューラルネットワーク50が有する学習機能について説明する。ニューラルネットワーク50は、図3(A)に示すように、ニューロン回路(NC)32と、ニューロン回路間に設けられたシナプス回路(SC)31により構成される。 Here, the learning function of the neural network 50 will be described. As shown in FIG. 3A, the neural network 50 includes a neuron circuit (NC) 32 and a synapse circuit (SC) 31 provided between the neuron circuits.

シナプス回路(SC)31には、入力データx〜x(Lは自然数)が入力される。また、シナプス回路31は、重み係数w(kは1以上L以下の整数)を記憶する機能を有する。重み係数wは、ニューロン回路(NC)32間の結合の強さに対応する。 Input data x 1 to x L (L is a natural number) is input to the synapse circuit (SC) 31. The synapse circuit 31 has a function of storing a weight coefficient w k (k is an integer of 1 or more and L or less). The weighting factor w k corresponds to the strength of the connection between the neuron circuits (NC) 32.

シナプス回路31に入力データx〜xが入力されると、ニューロン回路32には、シナプス回路31に入力された入力データxと、シナプス回路31に記憶された重み係数wとの積(x)を、k=1〜Lについて足し合わせた値(x+x+…+x)、すなわち、xとwを用いた積和演算によって得られた値が供給される。この値がニューロン回路32の閾値θを超えた場合、ニューロン回路32はハイレベルの信号を出力する。この現象を、ニューロン回路32の発火と呼ぶ。 When the input data x 1 to x L are input to the synapse circuit 31, the neuron circuit 32 receives the product of the input data x k input to the synapse circuit 31 and the weight coefficient w k stored in the synapse circuit 31. (X k w k ) is a value obtained by adding up k = 1 to L (x 1 w 1 + x 2 w 2 +... + X L w L ), that is, obtained by a product-sum operation using x k and w k. The supplied value is supplied. If this value exceeds a threshold value theta O of the neuron circuit 32, neuron circuit 32 outputs a high level signal. This phenomenon is called firing of the neuron circuit 32.

図3(B)には、ニューロン回路32とシナプス回路31を用いて、階層型パーセプトロンを構成するニューラルネットワーク50のモデルを示す。なお、ニューラルネットワーク50は、入力層(IL)33、隠れ層(中間層:HL)34、出力層(OL)35を有する。 FIG. 3B shows a model of a neural network 50 that uses a neuron circuit 32 and a synapse circuit 31 to form a hierarchical perceptron. The neural network 50 includes an input layer (IL) 33, a hidden layer (intermediate layer: HL) 34, and an output layer (OL) 35.

入力層33から、入力データx〜xが出力される。隠れ層34は、隠れシナプス回路(HS)36、隠れニューロン回路(HN)37を有する。出力層35は、出力シナプス回路(OS)38、出力ニューロン回路(ON)39を有する。 Input data x 1 to x L are output from the input layer 33. The hidden layer 34 includes a hidden synapse circuit (HS) 36 and a hidden neuron circuit (HN) 37. The output layer 35 includes an output synapse circuit (OS) 38 and an output neuron circuit (ON) 39.

隠れニューロン回路37には、入力データxと、隠れシナプス回路36に保持された重み係数wと、を用いた積和演算によって得られた値が供給される。そして、出力ニューロン回路39には、隠れニューロン回路37の出力と、出力シナプス回路38に保持された重み係数wを用いた積和演算によって得られた値が供給される。そして、出力ニューロン回路39から、出力データy〜yが出力される。 The hidden neuron circuit 37 is supplied with a value obtained by a product-sum operation using the input data x k and the weighting coefficient w k held in the hidden synapse circuit 36. The output neuron circuit 39 is supplied with the value obtained by the product-sum operation using the output of the hidden neuron circuit 37 and the weighting coefficient w k held in the output synapse circuit 38. Then, the output neuron circuit 39, the output data y 1 ~y n is outputted.

このように、所定の入力データが与えられたニューラルネットワーク50は、シナプス回路31に保持された重み係数と、ニューロン回路の閾値θに応じた値を、出力データとして出力する機能を有する。 As described above, the neural network 50 to which predetermined input data is given has a function of outputting, as output data, a weight coefficient held in the synapse circuit 31 and a value corresponding to the threshold value θ of the neuron circuit.

また、ニューラルネットワーク50は、教師データの入力によって教師あり学習を行うことができる。図3(C)には、誤差逆伝播法を利用して教師あり学習を行うニューラルネットワーク50のモデルを示す。 The neural network 50 can perform supervised learning by inputting teacher data. FIG. 3C shows a model of the neural network 50 that performs supervised learning using the error back propagation method.

誤差逆伝播法は、ニューラルネットワーク50の出力データと教師信号の誤差が小さくなるように、シナプス回路31の重み係数wを変更する方式である。具体的には、出力データy〜yと教師データt〜tに基づいて決定される誤差δに応じて、隠れシナプス回路36の重み係数wが変更される。また、隠れシナプス回路36の重み係数wの変更量に応じて、さらに前段のシナプス回路31の重み係数wが変更される。このように、教師データt〜tに基づいて、シナプス回路31の重み係数を順次変更することにより、ニューラルネットワーク50の学習を行うことができる。 The error back propagation method is a method of changing the weighting coefficient w k of the synapse circuit 31 so that the error between the output data of the neural network 50 and the teacher signal becomes small. Specifically, according to the error [delta] O, which is determined on the basis of the output data y 1 ~y n and teacher data t 1 ~t L, the weighting factor w k hidden synapse circuit 36 is changed. Further, in accordance with the change amount of the weighting coefficient w k of the hidden synapse circuit 36 further has the weight coefficient w k of the preceding stage of the synapse circuit 31 is changed. In this manner, the neural network 50 can be learned by sequentially changing the weighting coefficient of the synapse circuit 31 based on the teacher data t 1 to t L.

なお、図1に示す表示システムにおいて、上述したニューラルネットワーク50の誤差δは、表示部20の表示パネル21に実際に表示され、検出器30で検出された表示画像に対応するデータ(DD)と、補正前の画像データ(放送信号をデコードすることにより取得した画像データ)に対応するデータ(SD)(教師データ)に基づいて決定することができる。 In the display system shown in FIG. 1, the error δ O of the neural network 50 described above is actually displayed on the display panel 21 of the display unit 20 and data (DD) corresponding to the display image detected by the detector 30. And the data (SD) (teacher data) corresponding to the image data before correction (image data acquired by decoding the broadcast signal).

なお、図3(B)、(C)には1層の隠れ層34を示しているが、隠れ層34の層数は2以上とすることができる。隠れ層34を2層以上有するニューラルネットワーク(ディープニューラルネットワーク(DNN))を用いることにより、深層学習(ディープラーニング)を行うことができる。これにより、階調の補正の精度を高めることができる。 3B and 3C show one hidden layer 34, the number of hidden layers 34 can be two or more. By using a neural network having two or more hidden layers 34 (deep neural network (DNN)), deep learning can be performed. As a result, the accuracy of gradation correction can be increased.

本実施の形態に示すニューラルネットワーク50には、表示部20における輝度ばらつきを低減させるために、N×Mのデータ(SD)およびN×Mの駆動電圧(Ve)を補正する機能が、学習によって付加されている。そして、ニューラルネットワーク50にデータ(SD)が入力されると、各層において演算処理が行われる。各層における演算処理は、前層が有するニューロン回路の出力と重み係数との積和演算などにより実行される。なお、層と層との結合は、全てのニューロン回路同士が結合する全結合としてもよいし、一部のニューロン回路同士が結合する部分結合としてもよい。そして、演算結果はデータ(NSD)および(NVe)として出力層OLから出力される。これにより、データ(SDdiv)がデータ(SDdiv´)に、駆動電圧(Ve)が駆動電圧(Ve’)にそれぞれ補正される。 The neural network 50 shown in the present embodiment has a function of correcting N × M data (SD) and N × M drive voltage (Ve) by learning in order to reduce luminance variation in the display unit 20. It has been added. When data (SD) is input to the neural network 50, arithmetic processing is performed in each layer. Arithmetic processing in each layer is executed by, for example, a product-sum operation between the output of the neuron circuit included in the previous layer and the weight coefficient. The coupling between layers may be a total coupling in which all the neuron circuits are coupled, or a partial coupling in which some neuron circuits are coupled. The calculation results are output from the output layer OL as data (NSD) and (NVe). Thus, the data (SDdiv) is corrected to the data (SDdiv ′), and the drive voltage (Ve) is corrected to the drive voltage (Ve ′).

図4には、複数のニューラルネットワーク50により、複数のデータ(SDdiv)およびデータ(Ve)の補正データの出力が並列処理によって行われる様子を示す。この場合、画像信号の補正を高速に行うことができる。 FIG. 4 shows a state in which correction data of a plurality of data (SDdiv) and data (Ve) is output by parallel processing by a plurality of neural networks 50. In this case, the image signal can be corrected at high speed.

ニューラルネットワーク50([1,1]〜[N,M])の出力層(OL)35から、それぞれデータ(NSDdiv([1,1]〜[N,M]))が出力され、補正回路77に出力される。また、ニューラルネットワーク50([1,1]〜[N,M])の出力層(OL)35から、それぞれデータ(NVediv([1,1]〜[N,M]))が出力され、電源回路60に出力される。このように、ニューラルネットワーク50で補正された補正信号(NSDdiv、NVediv)を用いることにより、表示部20における輝度ばらつきが低減された画像を表示することができる。 Data (NSDdiv ([1,1] to [N, M])) is output from the output layer (OL) 35 of the neural network 50 ([1,1] to [N, M]), respectively, and the correction circuit 77 is output. Is output. Further, data (NVdiv ((1,1,1) to [N, M])) is output from the output layer (OL) 35 of the neural network 50 ([1,1] to [N, M]), respectively, and the power supply It is output to the circuit 60. As described above, by using the correction signals (NSDdiv, NVdiv) corrected by the neural network 50, it is possible to display an image in which the luminance variation in the display unit 20 is reduced.

なお、各ニューラルネットワーク50に格納されている重み係数は、それぞれ個別に設定することができる。これにより、画像信号を表示パネル21ごとに独立して補正することができ、細粒度の補正を行うことができる。 The weighting factors stored in each neural network 50 can be set individually. As a result, the image signal can be corrected independently for each display panel 21, and fine-grained correction can be performed.

また、ニューラルネットワーク50の数は特に限定されず、N×Mより少なくてもよい。例えば、ニューラルネットワーク50が一つの場合には、ニューラルネットワーク50にはデータ(SDdiv[1,1]〜[N,M])が順次入力され、推論が行われる。このとき、ニューラルネットワーク50にはデータ(SDdiv)の補正処理ごとに重み係数が入力され、データ(SDdiv[i,j])の補正には重み係数[i,j]が用いられる。すなわち、データ(SDdiv)ごとに異なる重み係数を用いて推論を行うことができる。このように、入力されるデータ(SDdiv)に応じて重み係数を切り替えることにより、データ(SDdiv)が順次入力される場合にも画像信号を表示パネル21ごとに補正することができる。 The number of neural networks 50 is not particularly limited, and may be less than N × M. For example, when there is one neural network 50, data (SDdiv [1, 1] to [N, M]) are sequentially input to the neural network 50, and inference is performed. At this time, the weighting coefficient is input to the neural network 50 for each correction process of the data (SDdiv), and the weighting coefficient [i, j] is used to correct the data (SDdiv [i, j]). That is, inference can be performed using different weighting factors for each data (SDdiv). In this way, by switching the weighting factor according to the input data (SDdiv), the image signal can be corrected for each display panel 21 even when the data (SDdiv) is sequentially input.

なお、ここではニューラルネットワーク50を1つ用いる場合について説明したが、複数のニューラルネットワークを有し、各ニューラルネットワークに複数のデータが順次入力される構成とすることもできる。この場合、データが順次入力されるため、重み係数の切り替えは高速に行うことが好ましい。重み係数の切り替えに好適な構成については、公知の方法を適宜組み合わせて用いることができる。 Although the case where one neural network 50 is used has been described here, a configuration in which a plurality of neural networks are provided and a plurality of data is sequentially input to each neural network may be employed. In this case, since the data are sequentially input, it is preferable to switch the weighting factor at high speed. A configuration suitable for switching the weighting factor can be used by appropriately combining known methods.

次に、ニューラルネットワーク50の動作例について説明する。ここでは、表示部で表示された画像が検出部30で検出された、N×Mの検出データ(DDdiv)と、表示部に入力されたN×Mのデータ(SDdiv)とが、ニューラルネットワーク50に入力され、表示部20の表示パネルの輝度ばらつきを低減するための重み係数が設定された補正データ(画像補正データ:NSDdiv、電源電圧補正データ:NVe)がニューラルネットワーク50から補正回路77および電源回路60にそれぞれ出力される。以下にニューラルネットワーク50の学習時における動作例について図6を用いて説明する。 Next, an operation example of the neural network 50 will be described. Here, the N × M detection data (DDdiv) in which the image displayed on the display unit is detected by the detection unit 30 and the N × M data (SDdiv) input to the display unit are the neural network 50. Correction data (image correction data: NSDdiv, power supply voltage correction data: NVe) in which weighting factors for reducing the luminance variation of the display panel of the display unit 20 are set are input from the neural network 50 to the correction circuit 77 and the power supply. Each is output to the circuit 60. Hereinafter, an example of operation of the neural network 50 during learning will be described with reference to FIG.

まず、ニューラルネットワーク50にN×Mのデータ(SDdiv)が入力される(ステップS1)。このとき、ニューラルネットワーク50は学習前の状態であり、重み係数の初期値に応じたN×Mのデータ(NSDdiv)がニューラルネットワーク50から補正回路77に、重み係数の初期値に応じたN×Mのデータ(NVe)がニューラルネットワーク50から電源回路60へそれぞれ出力される。なお、N×Mのデータ(SDdiv)は、画像Aに対応する画像信号であるとする。 First, N × M data (SDdiv) is input to the neural network 50 (step S1). At this time, the neural network 50 is in a state before learning, and N × M data (NSDdiv) corresponding to the initial value of the weighting coefficient is transferred from the neural network 50 to the correction circuit 77 and N × corresponding to the initial value of the weighting coefficient. M data (NVe) is output from the neural network 50 to the power supply circuit 60, respectively. Note that the N × M data (SDdiv) is an image signal corresponding to the image A.

そして、N×Mのデータ(NSDdiv)により補正されたN×Mのデータ(SDdiv’)が補正回路77から表示部20に供給され、N×Mのデータ(NVe)により補正されたN×Mのデータ(NVe’)が電源回路60から表示部20に供給され、表示部20に画像Bが表示される(ステップS2)。 Then, N × M data (SDdiv ′) corrected by N × M data (NSDdiv) is supplied from the correction circuit 77 to the display unit 20, and N × M corrected by N × M data (NVe). (NVe ′) is supplied from the power supply circuit 60 to the display unit 20, and the image B is displayed on the display unit 20 (step S2).

ここで、画像Bを表示した際、表示パネルごとに輝度がばらつき、表示部における表示ムラが生じる場合がある。この表示ムラは、検出器30により検出される画像データであるデータ(DDdiv)(第2のデータ)に含まれる。このデータ(DDdiv)は、N×Mのデータとして検出される。(ステップS3)。なお、表示パネル20[1,1]〜[N,M]に実際に表示されている画像に対応するデータを、それぞれデータ(DDdiv[1,1]〜[N,M])とする。 Here, when the image B is displayed, the luminance varies from display panel to display panel, and display unevenness may occur in the display unit. This display unevenness is included in data (DDdiv) (second data) which is image data detected by the detector 30. This data (DDdiv) is detected as N × M data. (Step S3). The data corresponding to the images actually displayed on the display panels 20 [1, 1] to [N, M] are defined as data (DDdiv [1, 1] to [N, M]), respectively.

画像Bに表示ムラが視認される場合は、ニューラルネットワーク50の学習を行う。具体的には、まず、データSDdiv[1,1]と、データDDdiv[1,1]がニューラルネットワーク50に入力される(ステップS4)。ニューラルネットワーク50の入力層33にデータ(SDdiv[1,1])が供給され、データ(SDdiv[1,1])とデータ(DDdiv[1,1])の差分が0になるように、すなわち、実際に画素部23に表示された画像Bが表示を意図した画像(画像A)と等しくなるように、ニューラルネットワーク50の重み係数が更新される(ステップS5)。重み係数の更新には、誤差逆伝播方式などを用いることができる。 When display unevenness is visually recognized in the image B, the neural network 50 is learned. Specifically, first, data SDdiv [1,1] and data DDdiv [1,1] are input to the neural network 50 (step S4). Data (SDdiv [1,1]) is supplied to the input layer 33 of the neural network 50 so that the difference between the data (SDdiv [1,1]) and the data (DDdiv [1,1]) becomes 0, that is, The weighting factor of the neural network 50 is updated so that the image B actually displayed on the pixel unit 23 is equal to the image intended for display (image A) (step S5). An error back-propagation method or the like can be used for updating the weighting coefficient.

重み係数の更新に伴い、ニューラルネットワーク50から出力されるデータ(NSDdiv[1,1])およびデータ(NVediv[1,1])も更新される。また、データ(NSDdiv[1,1])およびデータ(NVediv[1,1])の更新によってデータ(DDdiv[1,1])が更新される。そして、更新後のデータ(DDdiv[1,1])とデータ(SDdiv[1,1])の差分に基づき、さらに重み係数を更新する。 With the update of the weighting factor, the data (NSDdiv [1,1]) and data (NVdiv [1,1]) output from the neural network 50 are also updated. Further, the data (DDdiv [1,1]) is updated by updating the data (NSDdiv [1,1]) and the data (NVdiv [1,1]). Then, based on the difference between the updated data (DDdiv [1,1]) and the data (SDdiv [1,1]), the weighting coefficient is further updated.

上記の重み係数の更新は、データ(SDdiv[1,1])とデータ(DDdiv[1,1])の誤差が一定以下になるまで繰り返される。なお、差分の算出は、ニューラルネットワーク50の内部又は外部のどちらで行われてもよい。また誤差の許容範囲は自由に設定することができる。そして、最終的にデータ(SDdiv[1,1])とデータ(DDdiv[1,1])の誤差が一定以下になると、ニューラルネットワーク50の学習が終了する(ステップS6でYES)。そして、このときのニューラルネットワーク50の重み係数W[1,1]が、学習結果として得られる。 The above updating of the weighting coefficient is repeated until the error between the data (SDdiv [1,1]) and the data (DDdiv [1,1]) becomes equal to or less than a certain value. The calculation of the difference may be performed either inside or outside the neural network 50. Further, the allowable range of error can be set freely. When the error between the data (SDdiv [1, 1]) and the data (DDdiv [1, 1]) finally becomes a certain value or less, learning of the neural network 50 ends (YES in step S6). Then, the weighting factor W [1, 1] of the neural network 50 at this time is obtained as a learning result.

なお、ニューラルネットワーク50の重み係数の初期値は、乱数によって決定してもよい。なお、重み係数の初期値は学習速度(例えば、重み係数の収束速度、ニューラルネットワーク50の予測精度など)に影響を与える場合があるため、学習速度が遅い場合は、重み係数の初期値を変更してもよい。 Note that the initial value of the weighting coefficient of the neural network 50 may be determined by a random number. Note that the initial value of the weighting coefficient may affect the learning speed (for example, the convergence speed of the weighting coefficient, the prediction accuracy of the neural network 50), so if the learning speed is slow, the initial value of the weighting coefficient is changed. May be.

その後、ニューラルネットワーク50にデータ(SDdiv[1,2])とデータ(DDdiv[1,2])が入力され(ステップS7でNO、ステップS4)、同様に学習が行われる。そして、最終的にN×M組のデータ(SDdiv)とデータ(DDdiv)を用いた学習が完了すると(ステップS7でYES)、学習結果として重み係数W[1,1]〜[N,M]が得られる。 Thereafter, data (SDdiv [1,2]) and data (DDdiv [1,2]) are input to the neural network 50 (NO in step S7, step S4), and learning is performed in the same manner. When learning using N × M sets of data (SDdiv) and data (DDdiv) is finally completed (YES in step S7), weighting factors W [1,1] to [N, M] are obtained as learning results. Is obtained.

その後、他の画像を用いて学習を続ける場合は(ステップS8でNO)、ステップS1以降の動作を繰り返す。そして、すべての画像で学習が完了すると(ステップS8でYES)、ニューラルネットワーク50の学習が終了する。 Thereafter, when learning is continued using another image (NO in step S8), the operations after step S1 are repeated. When learning is completed for all the images (YES in step S8), learning of the neural network 50 ends.

なお、上記のニューラルネットワーク50の学習は、制御部40の内部(または外部)に設けられた演算処理装置80(図1)などを用いて行うことができる。演算処理装置80としては、専用サーバやクラウドなどの演算処理能力の優れた計算機を用いることができる。演算処理装置40にニューラルネットワーク50に対応するソフトウェアを搭載することにより、ニューラルネットワーク50の学習を、演算処理装置80を用いてソフトウェア上で行うことができる。そして、ソフトウェアを用いた学習によって得られたN×Mの重み係数Wを、ニューラルネットワーク50に供給することにより、ニューラルネットワーク50に学習結果を反映させることができる。 The learning of the neural network 50 can be performed using an arithmetic processing device 80 (FIG. 1) provided inside (or outside) the control unit 40. As the arithmetic processing unit 80, a computer having excellent arithmetic processing capability such as a dedicated server or a cloud can be used. By installing software corresponding to the neural network 50 in the arithmetic processing device 40, learning of the neural network 50 can be performed on the software using the arithmetic processing device 80. Then, the learning result can be reflected on the neural network 50 by supplying the neural network 50 with the N × M weight coefficient W obtained by learning using software.

ニューラルネットワーク50に対応するソフトウェアを構成するためには、例えば、階層型パーセプトロンを用い、ニューラルネットワーク50と階層数、及び各階層が有するニューロンの個数が等しいニューラルネットワークをソフトウェア上に構築する等の方法を用いることができる。 In order to configure the software corresponding to the neural network 50, for example, a method of constructing a neural network on the software using a hierarchical perceptron and having the same number of layers as the neural network 50 and the number of neurons included in each layer. Can be used.

なお、上記のニューラルネットワーク50の学習は、複数のニューラルネットワーク50にそれぞれデータ(SDdiv)及びデータ(DDdiv)を入力する並列処理によって行ってもよいし、一のニューラルネットワーク50にデータ(SDdiv)及びデータ(DDdiv)を順次入力して行っても良い。 The learning of the neural network 50 may be performed by parallel processing in which data (SDdiv) and data (DDdiv) are input to a plurality of neural networks 50, respectively, or data (SDdiv) and Data (DDdiv) may be input sequentially.

次に、上記の学習を行ったニューラルネットワーク50が、推論を行う場合の動作例について図7を用いて説明する。なお、推論の際は、上記の学習によって得られた重み係数Wがニューラルネットワーク50に格納されているとする。 Next, an operation example when the neural network 50 that has performed the above-described learning performs inference will be described with reference to FIG. In the inference, it is assumed that the weighting coefficient W obtained by the above learning is stored in the neural network 50.

まず、処理回路73によって生成されたN×Mのデータ(SDdiv)がニューラルネットワーク50に入力される(ステップS11)。そして、ニューラルネットワーク50はデータ(SDdiv)を入力データとして推論を行い、データ(SDdiv)をデータ(NSDdiv)に補正する(ステップS12)。 First, N × M data (SDdiv) generated by the processing circuit 73 is input to the neural network 50 (step S11). The neural network 50 performs inference using the data (SDdiv) as input data, and corrects the data (SDdiv) to data (NSDdiv) (step S12).

ここで、ニューラルネットワーク50は、画像Bにおける表示パネルごとの輝度のばらつきを低減させるように学習されている。そのため、ニューラルネットワーク50の推論によって得られたN×Mのデータ(NSDdiv)が補正回路70、N×Mのデータ(NVediv)が電源回路60にそれぞれ入力され、さらに補正回路70からN×Mのデータ(SDdiv’)、電源回路60からN×Mのデータ(Vediv’)が表示部20にそれぞれ出力されると(ステップS13)、表示パネルごとの輝度のばらつきが低減された画像が表示される(ステップS14)。 Here, the neural network 50 is learned so as to reduce the variation in the luminance of each display panel in the image B. Therefore, N × M data (NSDdiv) obtained by the inference of the neural network 50 is input to the correction circuit 70, and N × M data (NVdiv) is input to the power supply circuit 60. When the data (SDdiv ′) and N × M data (Vediv ′) are respectively output from the power supply circuit 60 to the display unit 20 (step S13), an image with reduced luminance variation for each display panel is displayed. (Step S14).

なお、データ(SDdiv)の補正は、複数のニューラルネットワーク50を用いた並列処理によって行うこともできるが、一つのニューラルネットワーク50にデータ(SDdiv)を順次入力することによって行うこともできる。 The correction of data (SDdiv) can be performed by parallel processing using a plurality of neural networks 50, but can also be performed by sequentially inputting data (SDdiv) to one neural network 50.

以上のように、本実施の形態で示す表示システムの構成では、ニューラルネットワーク50を用いて画像データおよび電源電圧を補正することにより、輝度ばらつきによる表示ムラを低減させることができることを特徴とする。すなわち、図8(A)に示すようにN行M列(N、Mは自然数)の表示パネル21が配置されている画素部20を有する場合、表示パネル20にN×Mのデータ(SDdivおよびVediv)を入力すると、各表示パネルの特性に起因して、図8(B−1)に示すように各表示パネル21の表示輝度が異なり、表示部20全体としての表示ムラが生じる。 As described above, the configuration of the display system described in this embodiment is characterized in that display unevenness due to luminance variations can be reduced by correcting image data and power supply voltage using the neural network 50. That is, as shown in FIG. 8A, in the case where the display panel 21 is provided with the display panel 21 with N rows and M columns (N and M are natural numbers), the display panel 20 has N × M data (SDdiv and When (Vediv) is input, due to the characteristics of each display panel, the display brightness of each display panel 21 is different as shown in FIG.

これに対して、表示パネル20に入力されるN×Mのデータ(SDdivおよびVediv)を検出部30で検出されたデータを用いてニューラルネットワーク50により補正し、補正されたN×Mのデータ(SDdiv’およびVediv’)を表示部20に入力することにより、図8(B−2)に示すように表示パネル間に生じる輝度ばらつきを低減させることができる。従って、画像の品質を向上させることができる。 On the other hand, N × M data (SDdiv and Vediv) input to the display panel 20 is corrected by the neural network 50 using the data detected by the detection unit 30, and the corrected N × M data ( By inputting SDdiv ′ and Vdiv ′ ′) to the display unit 20, it is possible to reduce the luminance variation that occurs between the display panels as shown in FIG. 8B-2. Therefore, the image quality can be improved.

また、本実施の形態では、ニューラルネットワーク50を用いて画像データおよび電源電圧を補正する場合について示したが、ニューラルネットワーク50を用いてガンマ補正のパラメータを出力させる構成としても良い。この場合、ニューラルネットワーク50の推論によって得られたパラメータをガンマ補正のパラメータとして用いることにより、表示パネル間の輝度ばらつきが低減されるようにガンマ補正の補正曲線が補正される。 In the present embodiment, the case where the neural network 50 is used to correct the image data and the power supply voltage has been described. However, the neural network 50 may be used to output a gamma correction parameter. In this case, by using the parameter obtained by the inference of the neural network 50 as the parameter for gamma correction, the gamma correction correction curve is corrected so as to reduce the luminance variation between the display panels.

<電源回路の構成例>
制御部40が有する電源回路(PSC)60は、表示部20が複数有する表示パネル21に駆動電圧を供給する。なお、電源回路60は、ニューラルネットワーク50により入力されたN×Mの補正データ(補正データB:NVe)に基づき、表示パネル21に供給する駆動電圧を補正し、補正された駆動電圧として、N×Mのデータ(Ve´)を表示部20に供給する。すなわち、表示パネル21に入力する電源電圧を補正し、出力する機能を有する。なお、電源電圧を制御することにより、表示パネルの素子性能を大きく変えることが可能なため、表示部における輝度ばらつきに対し、効率の良い調整が可能となる。
<Configuration example of power supply circuit>
A power supply circuit (PSC) 60 included in the control unit 40 supplies a drive voltage to the display panel 21 included in the display unit 20. The power supply circuit 60 corrects the drive voltage supplied to the display panel 21 based on N × M correction data (correction data B: NVe) input by the neural network 50, and N N is used as the corrected drive voltage. The xM data (Ve ′) is supplied to the display unit 20. In other words, the power supply voltage input to the display panel 21 is corrected and output. Note that by controlling the power supply voltage, the element performance of the display panel can be greatly changed, so that it is possible to efficiently adjust the luminance variation in the display portion.

図5(A)、(B)を用いて電源回路の構成例について説明する。 A configuration example of the power supply circuit will be described with reference to FIGS.

図5(A)は、電源回路900のブロック図である。電源回路900は、電圧(V0)がニューラルネットワーク50により入力された補正データ(NVe)を基に補正された電源電圧(VaおよびVc)を生成し、表示パネル21の画素部22に供給する機能を有する。 FIG. 5A is a block diagram of the power supply circuit 900. The power supply circuit 900 generates a power supply voltage (Va and Vc) in which the voltage (V0) is corrected based on the correction data (NVe) input by the neural network 50, and supplies the power supply voltage to the pixel unit 22 of the display panel 21. Have

電源回路900は、一例として、電圧生成回路901および安定化回路902を有する。電圧生成回路901は、電圧(V0)を昇圧または降圧することで、電圧(Vref_aおよびVref_c)を生成する。電圧(Vref_aおよびVref_c)は、安定化回路902で安定した電圧(VaおよびVc)を生成するための電圧である。 As an example, the power supply circuit 900 includes a voltage generation circuit 901 and a stabilization circuit 902. The voltage generation circuit 901 generates voltages (Vref_a and Vref_c) by stepping up or down the voltage (V0). The voltages (Vref_a and Vref_c) are voltages for generating stable voltages (Va and Vc) in the stabilization circuit 902.

電圧生成回路901は、所望の電圧に応じて、昇圧回路あるいは降圧回路等を組み合わせて用いることができる。例えば、チャージポンプ回路、倍電圧整流回路などを用いることができる。 The voltage generation circuit 901 can be used in combination with a booster circuit or a step-down circuit according to a desired voltage. For example, a charge pump circuit, a voltage doubler rectifier circuit, or the like can be used.

図5(B)は、安定化回路902の一例を示すブロック図である。安定化回路902は、オペアアンプ903、容量素子904、905、トランジスタ906、および抵抗素子907、908を有する。安定化回路902は、例えば電圧(Vref_a)(または電圧(Vref_c))が入力され、安定化した電圧(Va)(または電圧(Vc))を生成することができる。
<信号生成部の構成例>
制御部40が有する信号生成部70は、外部から入力されたデータに基づいて画像信号を生成する機能を有する。信号生成部70は、フロントエンド部(FE)71、デコーダ(DEC)72、処理回路(PC)73、受信部(RCV)74、インターフェース(IF)75、及び制御回路(CTRL)76、および補正回路(CC)77を有する。
FIG. 5B is a block diagram illustrating an example of the stabilization circuit 902. The stabilization circuit 902 includes an op-amp 903, capacitive elements 904 and 905, a transistor 906, and resistive elements 907 and 908. The stabilization circuit 902 can receive a voltage (Vref_a) (or voltage (Vref_c)), for example, and generate a stabilized voltage (Va) (or voltage (Vc)).
<Configuration example of signal generator>
The signal generation unit 70 included in the control unit 40 has a function of generating an image signal based on data input from the outside. The signal generation unit 70 includes a front end unit (FE) 71, a decoder (DEC) 72, a processing circuit (PC) 73, a reception unit (RCV) 74, an interface (IF) 75, a control circuit (CTRL) 76, and a correction. A circuit (CC) 77 is included.

フロントエンド部71は、外部から入力される信号を受信し、適宜信号処理を行う機能を有する。フロントエンド部71には、例えば、所定の方式で符合化され、変調された放送信号などが入力される。フロントエンド部71は、受信した画像信号の復調、アナログ−デジタル変換などを行う機能を備えることができる。また、フロントエンド部71はエラー訂正を行う機能を有していてもよい。フロントエンド部71によって受信され、信号処理が施されたデータは、デコーダ72に出力される。 The front end unit 71 has a function of receiving a signal input from the outside and appropriately performing signal processing. For example, a broadcast signal encoded and modulated by a predetermined method is input to the front end unit 71. The front end unit 71 can have a function of performing demodulation, analog-digital conversion, and the like of the received image signal. Further, the front end unit 71 may have a function of performing error correction. Data received by the front end unit 71 and subjected to signal processing is output to the decoder 72.

デコーダ72は、符号化された信号を復号する機能を有する。フロントエンド部71に入力された放送信号に含まれる画像データが圧縮されている場合、デコーダ72によって伸長が行われる。例えば、デコーダ72は、エントロピー復号、逆量子化、逆離散コサイン変換(IDCT)や逆離散サイン変換(IDST)などの逆直交変換、フレーム内予測、フレーム間予測などを行う機能を備えることができる。 The decoder 72 has a function of decoding the encoded signal. When the image data included in the broadcast signal input to the front end unit 71 is compressed, the decoder 72 decompresses the image data. For example, the decoder 72 can have functions for performing entropy decoding, inverse quantization, inverse orthogonal transform such as inverse discrete cosine transform (IDCT) and inverse discrete sine transform (IDST), intraframe prediction, and interframe prediction. .

なお、8K/4Kテレビ放送における符号化規格には、H.265/MPEG−H High Efficiency Video Coding(以下、HEVCという)が採用されている。フロントエンド部71に入力される放送信号に含まれる画像データがHEVCに従って符号化されている場合には、デコーダ72によってHEVCに従った復号(デコード)が行われる。 Note that the encoding standard for 8K / 4K television broadcasting is H.264. H.265 / MPEG-H High Efficiency Video Coding (hereinafter referred to as HEVC) is employed. When the image data included in the broadcast signal input to the front end unit 71 is encoded according to HEVC, the decoder 72 performs decoding (decoding) according to HEVC.

デコーダ72による復号処理により生成された画像データ(SD)は、処理回路73に出力される。 Image data (SD) generated by the decoding process by the decoder 72 is output to the processing circuit 73.

処理回路73は、画像データであるデータ(SD)を複数のデータ(SDdiv)に分割する機能を有する。複数のデータ(SDdiv)は、複数の表示パネル21にそれぞれ表示される画像に対応する画像データである。従って、データ(SD)は、表示部20に設けられた表示パネル21と同数のデータ(SDdiv)に分割される。図1には、データ(SD)がN×Mのデータ(SDdiv)に分割され、補正回路77に出力される場合を示す。 The processing circuit 73 has a function of dividing data (SD), which is image data, into a plurality of data (SDdiv). The plurality of data (SDdiv) is image data corresponding to images displayed on the plurality of display panels 21. Therefore, the data (SD) is divided into the same number of data (SDdiv) as the display panel 21 provided in the display unit 20. FIG. 1 shows a case where the data (SD) is divided into N × M data (SDdiv) and output to the correction circuit 77.

なお、処理回路73は、データの分割の他、画像処理を行う機能を有していてもよい。画像処理の例としては、ノイズ除去処理、階調変換処理、色調補正処理、輝度補正処理などが挙げられる。色調補正処理や輝度調整処理は、ガンマ補正などを用いて行うことができる。また、処理回路PCは、解像度のアップコンバートに伴う画素間補間処理や、フレーム周波数のアップコンバートに伴うフレーム間補間処理などを実行する機能を有していてもよい。 The processing circuit 73 may have a function of performing image processing in addition to data division. Examples of image processing include noise removal processing, gradation conversion processing, color tone correction processing, and luminance correction processing. Color tone correction processing and luminance adjustment processing can be performed using gamma correction or the like. Further, the processing circuit PC may have a function of executing inter-pixel interpolation processing accompanying resolution up-conversion and inter-frame interpolation processing accompanying frame frequency up-conversion.

ノイズ除去処理としては、文字などの輪郭の周辺に生じるモスキートノイズ、高速の動画で生じるブロックノイズ、ちらつきを生じさせるランダムノイズ、解像度のアップコンバートにより生じるドットノイズなどのさまざまなノイズの除去が挙げられる。 Noise removal processing includes removal of various noises such as mosquito noise that occurs around the outline of characters, block noise that occurs in high-speed video, random noise that causes flickering, and dot noise that occurs due to resolution up-conversion. .

階調変換処理は、データ(SDdiv)が示す階調を表示部20の出力特性に対応した階調へ変換する処理である。例えば階調数を大きくする場合、小さい階調数で入力された画像に対して、各画素に対応する階調値を補間して割り当てることで、ヒストグラムを平滑化する処理を行うことができる。また、ダイナミックレンジを広げる、ハイダミックレンジ(HDR)処理も、階調変換処理に含まれる。 The gradation conversion process is a process of converting the gradation indicated by the data (SDdiv) into a gradation corresponding to the output characteristics of the display unit 20. For example, when the number of gradations is increased, a process for smoothing the histogram can be performed by interpolating and assigning gradation values corresponding to each pixel to an image input with a small number of gradations. Further, the dynamic range (HDR) process for expanding the dynamic range is also included in the gradation conversion process.

色調補正処理は、画像の色調を補正する処理である。また輝度補正処理は、画像の明るさ(輝度コントラスト)を補正する処理である。例えば、表示部20が設けられる空間の照明の種類や輝度、または色純度などに応じて、表示部20に表示される画像の輝度や色調が最適となるように補正される。 The color tone correction process is a process for correcting the color tone of an image. The brightness correction process is a process for correcting the brightness (brightness contrast) of the image. For example, the brightness and color tone of the image displayed on the display unit 20 are corrected so as to be optimal according to the type, brightness, or color purity of the space in which the display unit 20 is provided.

画素間補間処理は、解像度をアップコンバートした際に、本来存在しないデータを補間する処理である。例えば、目的とする画素の周囲にある画素を参照し、それらの中間色を表示するようにデータを補間する。 The inter-pixel interpolation process is a process of interpolating data that does not originally exist when the resolution is up-converted. For example, the pixels around the target pixel are referred to, and the data is interpolated so as to display those intermediate colors.

フレーム間補間は、表示する画像のフレーム周波数を増大させる場合に、本来存在しないフレーム(補間フレーム)の画像を生成する。例えば、ある2枚の画像の差分から2枚の画像の間に挿入する補間フレームの画像を生成する。または2枚の画像の間に複数枚の補間フレームの画像を生成することもできる。例えば画像データのフレーム周波数が60Hzであったとき、複数枚の補間フレームを生成することで、表示部20に出力される画像信号のフレーム周波数を、2倍の120Hz、または4倍の240Hz、または8倍の480Hzなどに増大させることができる。 Interframe interpolation generates an image of a frame (interpolation frame) that does not originally exist when the frame frequency of an image to be displayed is increased. For example, an interpolation frame image to be inserted between two images is generated from the difference between two images. Alternatively, an image of a plurality of interpolation frames can be generated between two images. For example, when the frame frequency of the image data is 60 Hz, by generating a plurality of interpolation frames, the frame frequency of the image signal output to the display unit 20 is doubled by 120 Hz, or quadrupled by 240 Hz, or It can be increased to 8 times 480 Hz or the like.

なお、上記の画像処理は、処理回路73とは別途設けられた画像処理回路によって行うこともできる。 Note that the above image processing can also be performed by an image processing circuit provided separately from the processing circuit 73.

受信部74は、外部から入力されるデータ又は制御信号を受信する機能を有する。受信部75へのデータ又は制御信号の入力には、リモートコントローラ、携帯情報端(スマートフォンやタブレットなど)、表示部20に設けられた操作ボタンなどを用いることができる。 The receiving unit 74 has a function of receiving data or control signals input from the outside. For inputting data or control signals to the receiving unit 75, a remote controller, a portable information terminal (such as a smartphone or a tablet), an operation button provided on the display unit 20, or the like can be used.

インターフェース75は、受信部74が受信したデータ又は制御信号に適宜信号処理を施し、制御回路76に出力する機能を有する。 The interface 75 has a function of appropriately performing signal processing on the data or control signal received by the receiving unit 74 and outputting the processed signal to the control circuit 76.

制御回路76は、信号生成部70が有する各回路に制御信号を供給する機能を有する。例えば、制御回路76は、デコーダ72、処理回路73又は補正回路77に制御信号を供給する機能を有する。制御回路76による制御は、受信部74が受信した制御信号などに基づいて行うことができる。 The control circuit 76 has a function of supplying a control signal to each circuit included in the signal generation unit 70. For example, the control circuit 76 has a function of supplying a control signal to the decoder 72, the processing circuit 73, or the correction circuit 77. The control by the control circuit 76 can be performed based on a control signal received by the receiving unit 74.

補正回路77は、ニューラルネットワーク50から入力されたN×Mの補正データ(補正データA:NSD)に基づき処理回路73から入力された画像信号であるデータ(SDdiv)を補正する機能を有する。具体的には、補正回路77は、表示部20に複数の表示パネル21が設けられる場合において、複数の表示パネル21を用いた画像表示における輝度ばらつきを低減するように、N×Mのデータ(SDdiv)を補正し、表示部20の複数の表示パネル21に補正したN×Mのデータ(SDdiv’)を入力する機能を有する。なお、このような輝度ばらつきは、画素22が有するトランジスタの特性又は容量素子のサイズ、配線(SL)の寄生抵抗又は寄生容量、駆動回路24の駆動能力などに起因して生じる問題である。 The correction circuit 77 has a function of correcting data (SDdiv) that is an image signal input from the processing circuit 73 based on N × M correction data (correction data A: NSD) input from the neural network 50. Specifically, when the display unit 20 is provided with a plurality of display panels 21, the correction circuit 77 has N × M data (in order to reduce luminance variation in image display using the plurality of display panels 21. SDdiv) is corrected, and the corrected N × M data (SDdiv ′) is input to the plurality of display panels 21 of the display unit 20. Note that such luminance variation is a problem caused by the characteristics of the transistor included in the pixel 22 or the size of the capacitor, the parasitic resistance or capacitance of the wiring (SL), the driving ability of the driver circuit 24, and the like.

[表示パネルの具体例]
表示部20に設ける表示パネル21の具体的な構成、および複数の表示パネル21を設ける場合の具体的な配置例を図9(A)(B)に示す。なお、図9(B)に示すように複数の表示パネル21は、隣接する表示パネル21間において表示領域が連続するように配置することが好ましい。
[Specific examples of the display panel]
9A and 9B show a specific configuration of the display panel 21 provided in the display unit 20 and a specific arrangement example when a plurality of display panels 21 are provided. As shown in FIG. 9B, the plurality of display panels 21 are preferably arranged so that display areas are continuous between adjacent display panels 21.

図9(A)に示す表示パネル21は、表示領域51と、表示領域51に隣接して、可視光を透過する領域52と、可視光を遮光する領域53と、を備える。また、図9(A)では、表示パネル21にFPC(Flexible Printed Circuit)54が設けられている例を示す。 The display panel 21 illustrated in FIG. 9A includes a display region 51, a region 52 that transmits visible light, and a region 53 that blocks visible light adjacent to the display region 51. FIG. 9A shows an example in which an FPC (Flexible Printed Circuit) 54 is provided on the display panel 21.

表示領域51には、複数の画素22(図示せず)が含まれる。また、領域52には、表示パネル21を構成する一対の基板だけでなく、一対の基板を貼り合わせるための封止材などが設けられていてもよい。このとき、領域52に設けられる部材には、可視光に対して透光性を有する材料を用いる。また、領域53には、表示領域51に含まれる画素22と電気的に接続された配線などが設けられていてもよい。また、領域53には、図2で説明した駆動回路23や駆動回路24等が設けられていてもよい。また、領域53にはFPC54と電気的に接続された端子や、端子と電気的に接続された配線等が設けられていてもよい。 The display area 51 includes a plurality of pixels 22 (not shown). In addition, the region 52 may be provided with not only a pair of substrates constituting the display panel 21 but also a sealing material for bonding the pair of substrates. At this time, a material having a light-transmitting property with respect to visible light is used for a member provided in the region 52. The region 53 may be provided with a wiring electrically connected to the pixel 22 included in the display region 51. In the region 53, the drive circuit 23, the drive circuit 24, and the like described with reference to FIG. The region 53 may be provided with a terminal electrically connected to the FPC 54, a wiring electrically connected to the terminal, or the like.

図9(B)には、表示パネル21の配置例を示す。ここでは一例として、隣接する4つの表示パネル21(DPa(21a)、DPb(21b)、DPc(21c)、DPd(21d))を示している。 FIG. 9B shows an arrangement example of the display panel 21. Here, as an example, four adjacent display panels 21 (DPa (21a), DPb (21b), DPc (21c), and DPd (21d)) are shown.

4つの表示パネル(21a、21b、21c、21d)は、それぞれ他の表示パネルと重なる領域を有するように配置されている。具体的には、一の表示パネルが有する可視光を透過する領域52が、他の表示パネルが有する表示領域51の上(表示面側)に重畳する領域を有するように、各表示パネル(21a、21b、21c、21d)が配置されている。また、一の表示パネルが有する可視光を遮光する領域53が、他の表示パネル(DP)の表示領域51上に重畳しないように、表示パネル(DPa、DPb、DPc、DPd)が配置されている。 The four display panels (21a, 21b, 21c, 21d) are arranged so as to have areas overlapping with other display panels. Specifically, each display panel (21a) has a region that overlaps the display region 51 (display surface side) of another display panel, and the region 52 that transmits visible light of one display panel. , 21b, 21c, 21d). Further, the display panels (DPa, DPb, DPc, DPd) are arranged so that the region 53 that shields visible light of one display panel does not overlap the display region 51 of the other display panel (DP). Yes.

より具体的には、表示パネル(21a)の表示領域51aの短辺に沿った領域と、表示パネル(21b)の領域52bの一部が重畳して設けられている。また、表示パネル(21a)の表示領域51aの長辺に沿った領域と、表示パネル(21c)の領域52cの一部が重畳して設けられている。また表示パネル(21d)の領域52dは、表示パネル(21b)の表示領域51bの長辺に沿った領域、及び表示パネル(21c)の表示領域51cの短辺に沿った領域に重畳して設けられている。 More specifically, an area along the short side of the display area 51a of the display panel (21a) and a part of the area 52b of the display panel (21b) are overlapped. Further, a region along the long side of the display region 51a of the display panel (21a) and a part of the region 52c of the display panel (21c) are provided so as to overlap each other. The area 52d of the display panel (21d) is provided so as to overlap the area along the long side of the display area 51b of the display panel (21b) and the area along the short side of the display area 51c of the display panel (21c). It has been.

このように、表示領域51上に可視光を透過する領域52を重畳させることにより、表示領域51の全体を表示面側から視認することが可能となる。これにより、表示領域51a、51b、51c、51dが連続的に配置された領域を、表示部20の表示領域55として用いることが可能となる。 Thus, by superimposing the region 52 that transmits visible light on the display region 51, the entire display region 51 can be viewed from the display surface side. As a result, it is possible to use an area in which the display areas 51 a, 51 b, 51 c, 51 d are continuously arranged as the display area 55 of the display unit 20.

なお、表示パネル21に可撓性を有する基板を用いることにより、表示パネル21が可撓性を有していることが好ましい。これにより、表示パネル(DPa)の一部を湾曲させることができるので、FPC54aを隣接する表示パネル(DPb)の表示領域51bの下側に重畳するように配置することができる。その結果、FPC54aを表示パネル(DPb)の裏面と物理的に干渉することなく配置することができる。また、表示パネル(DPa)と表示パネル(DPb)とを重ねて接着する際に、FPC54aの厚さを考慮する必要がないため、表示パネル(DPb)の領域52bの上面と、表示パネル(DPa)の表示領域51aの上面との高さの差を低減できる。その結果、表示領域51a上に位置する表示パネル(DPb)の端部が視認されるのを抑制することができる。 In addition, it is preferable that the display panel 21 has flexibility by using a flexible substrate for the display panel 21. Thereby, since a part of the display panel (DPa) can be curved, the FPC 54a can be arranged so as to overlap with the lower side of the display area 51b of the adjacent display panel (DPb). As a result, the FPC 54a can be disposed without physically interfering with the back surface of the display panel (DPb). Further, when the display panel (DPa) and the display panel (DPb) are bonded to each other, it is not necessary to consider the thickness of the FPC 54a. Therefore, the upper surface of the region 52b of the display panel (DPb) and the display panel (DPa) ) Can be reduced in height difference from the upper surface of the display area 51a. As a result, it can suppress that the edge part of the display panel (DPb) located on the display area 51a is visually recognized.

さらに、各表示パネル21に可撓性を持たせることで、表示パネル(DPb)の表示領域51bにおける上面の高さを、表示パネル(DPa)の表示領域51aにおける上面の高さと一致するように、表示パネル(DPb)を緩やかに湾曲させることができる。そのため、表示パネル(DPa)と表示パネル(DPb)とが重畳する領域近傍を除き、各表示領域の高さを揃えることが可能で、表示領域55に表示する画像の表示品位を高めることができる。 Further, by giving each display panel 21 flexibility, the height of the upper surface in the display area 51b of the display panel (DPb) is made to coincide with the height of the upper surface in the display area 51a of the display panel (DPa). The display panel (DPb) can be gently bent. Therefore, it is possible to make the heights of the respective display areas uniform except for the vicinity of the area where the display panel (DPa) and the display panel (DPb) overlap, and the display quality of the image displayed in the display area 55 can be improved. .

なお、隣接する2つの表示パネル21間の段差を軽減するため、表示パネル21の厚さは薄いことが好ましい。例えば表示パネル21の厚さを1mm以下、好ましくは300μm以下、より好ましくは100μm以下とすることが好ましい。 In addition, in order to reduce the level | step difference between the two adjacent display panels 21, it is preferable that the thickness of the display panel 21 is thin. For example, the thickness of the display panel 21 is preferably 1 mm or less, preferably 300 μm or less, more preferably 100 μm or less.

以上のように、本発明の一態様では、複数の表示パネル21により画像が表示される表示部20に、人工知能を用いて補正された画像信号を供給することにより、複数の表示パネル(DP)間における輝度ばらつきを低減させることができる。これにより、表示部に表示される画像の品質を向上させることができる。 As described above, in one embodiment of the present invention, by supplying an image signal corrected using artificial intelligence to the display unit 20 on which images are displayed by the plurality of display panels 21, a plurality of display panels (DP) ) Can be reduced. Thereby, the quality of the image displayed on a display part can be improved.

なお、本実施の形態に示す構成は、他の実施の形態に示した構成と適宜組み合わせて用いることができる。 Note that the structure described in this embodiment can be combined as appropriate with any of the structures described in the other embodiments.

(実施の形態2)
本実施の形態では、本発明の一態様である表示システムを構成する表示部20(図1参照)の表示パネル21の構成例について説明する。ここでは、表示素子とトランジスタ(FET)とを組み合わせた構成を有するアクティブマトリクス型であり、表示素子として発光素子を有する場合の構成について図10を用いて説明する。
(Embodiment 2)
In this embodiment, a structure example of the display panel 21 of the display portion 20 (see FIG. 1) included in the display system which is one embodiment of the present invention will be described. Here, an active matrix type having a structure in which a display element and a transistor (FET) are combined, and a structure in which a light-emitting element is used as the display element will be described with reference to FIGS.

アクティブマトリクス型の表示パネルについて、図10を用いて説明する。なお、図10(A)は表示パネルの上面図であり、図10(B)は図10(A)を鎖線A−A’で切断した断面図である。アクティブマトリクス型の表示パネルは、第1の基板301上に設けられた画素部302、駆動回路部(ソース線駆動回路)303と、駆動回路部(ゲート線駆動回路)(304a、304b)を有する。画素部302および駆動回路部303、304a、304b)は、シール材305によって、第1の基板301と第2の基板306との間に封止される。 An active matrix display panel is described with reference to FIGS. 10A is a top view of the display panel, and FIG. 10B is a cross-sectional view of FIG. 10A cut along a chain line A-A ′. The active matrix display panel includes a pixel portion 302, a driver circuit portion (source line driver circuit) 303, and driver circuit portions (gate line driver circuits) (304a and 304b) provided over the first substrate 301. . The pixel portion 302 and the driver circuit portions 303, 304 a, and 304 b) are sealed between the first substrate 301 and the second substrate 306 by a sealant 305.

また、第1の基板301上には、引き回し配線307が設けられる。引き回し配線307は、外部入力端子であるFPC308と接続される。なお、FPC308は、駆動回路部(303、304a、304b)に外部からの信号(例えば、ビデオ信号、クロック信号、スタート信号、リセット信号等)や電位を伝達する。また、FPC308にはプリント配線基板(PWB)が取り付けられていても良い。なお、これらFPCやのPWBが取り付けられた状態は、表示パネルに含まれる。 A lead wiring 307 is provided over the first substrate 301. The lead wiring 307 is connected to the FPC 308 which is an external input terminal. Note that the FPC 308 transmits signals (eg, a video signal, a clock signal, a start signal, a reset signal, and the like) and a potential from the outside to the driving circuit units (303, 304a, and 304b). Further, a printed wiring board (PWB) may be attached to the FPC 308. Note that the state in which the FPC or PWB is attached is included in the display panel.

図3(B)に示す断面構造において、画素部302は、FET(スイッチング用FET)311、FET(電流制御用FET)312、およびFET312と電気的に接続された第1の電極313を有する複数の画素により形成される。なお、各画素が有するFETの数は、特に限定されることはなく、必要に応じて適宜設けることができる。 In the cross-sectional structure illustrated in FIG. 3B, the pixel portion 302 includes a plurality of FETs (switching FETs) 311, FETs (current control FETs) 312, and first electrodes 313 electrically connected to the FETs 312. Formed by the pixels. Note that the number of FETs included in each pixel is not particularly limited, and can be appropriately provided as necessary.

FET309、310、311、312は、特に限定されることはなく、例えば、スタガ型や逆スタガ型などのトランジスタを適用することができる。また、トップゲート型やボトムゲート型などのトランジスタ構造であってもよい。 The FETs 309, 310, 311, and 312 are not particularly limited, and for example, a staggered type transistor or an inverted staggered type transistor can be applied. Further, a transistor structure such as a top gate type or a bottom gate type may be used.

なお、これらのFET309、310、311、312に用いることのできる半導体の結晶性については特に限定されず、非晶質半導体、結晶性を有する半導体(微結晶半導体、多結晶半導体、単結晶半導体、又は一部に結晶領域を有する半導体)のいずれを用いてもよい。なお、結晶性を有する半導体を用いることで、トランジスタ特性の劣化を抑制できるため好ましい。 Note that there is no particular limitation on the crystallinity of the semiconductor that can be used for these FETs 309, 310, 311, and 312; an amorphous semiconductor, a semiconductor having crystallinity (a microcrystalline semiconductor, a polycrystalline semiconductor, a single crystal semiconductor, Alternatively, a semiconductor having a crystal region in part) may be used. Note that it is preferable to use a crystalline semiconductor because deterioration of transistor characteristics can be suppressed.

また、これらの半導体としては、例えば、第14族の元素、化合物半導体、酸化物半導体、有機半導体などを用いることができる。代表的には、シリコンを含む半導体、ガリウムヒ素を含む半導体、インジウムを含む酸化物半導体などを適用することができる。 As these semiconductors, for example, Group 14 elements, compound semiconductors, oxide semiconductors, organic semiconductors, and the like can be used. Typically, a semiconductor containing silicon, a semiconductor containing gallium arsenide, an oxide semiconductor containing indium, or the like can be used.

駆動回路部303は、FET309とFET310とを有する。なお、FET309とFET310は、単極性(N型またはP型のいずれか一方のみ)のトランジスタを含む回路で形成されても良いし、N型のトランジスタとP型のトランジスタを含むCMOS回路で形成されても良い。また、外部に駆動回路を有する構成としても良い。 The drive circuit unit 303 includes an FET 309 and an FET 310. Note that the FET 309 and the FET 310 may be formed of a circuit including a unipolar transistor (N-type or P-type only) or a CMOS circuit including an N-type transistor and a P-type transistor. May be. In addition, a configuration in which a drive circuit is provided outside may be employed.

第1の電極313の端部は、絶縁物314により覆われている。なお、絶縁物314には、ネガ型の感光性樹脂や、ポジ型の感光性樹脂(アクリル樹脂)などの有機化合物や、酸化シリコン、酸化窒化シリコン、窒化シリコン等の無機化合物を用いることができる。絶縁物314の上端部または下端部には、曲率を有する曲面を有するのが好ましい。これにより、絶縁部314の上層に形成される膜の被覆性を良好なものとすることができる。 An end portion of the first electrode 313 is covered with an insulator 314. Note that the insulator 314 can be formed using an organic compound such as a negative photosensitive resin or a positive photosensitive resin (acrylic resin), or an inorganic compound such as silicon oxide, silicon oxynitride, or silicon nitride. . It is preferable that an upper end portion or a lower end portion of the insulator 314 have a curved surface having a curvature. Thereby, the coverage of the film formed in the upper layer of the insulating portion 314 can be improved.

第1の電極313上には、EL層315及び第2の電極316が積層され、第1の電極313、EL層315および第2の電極316により発光素子317が構成される。なお、EL層315は、発光層、正孔注入層、正孔輸送層、電子輸送層、電子注入層、電荷発生層等を有する。発光素子317には、公知の構成や公知の材料を適用することができる。 An EL layer 315 and a second electrode 316 are stacked over the first electrode 313, and a light-emitting element 317 is formed by the first electrode 313, the EL layer 315, and the second electrode 316. Note that the EL layer 315 includes a light-emitting layer, a hole injection layer, a hole transport layer, an electron transport layer, an electron injection layer, a charge generation layer, and the like. A known structure or a known material can be applied to the light-emitting element 317.

なお、ここでは図示しないが、第2の電極316は外部入力端子であるFPC308と電気的に接続されている。 Note that although not shown here, the second electrode 316 is electrically connected to the FPC 308 which is an external input terminal.

また、図10(B)に示す断面図では発光素子317を1つのみ図示しているが、画素部302において、複数の発光素子がマトリクス状に配置されているものとする。画素部302には、3種類(R、G、B)の発光が得られる発光素子をそれぞれ選択的に形成し、フルカラー表示可能な発光装置を形成することができる。また、3種類(R、G、B)の発光が得られる発光素子の他に、例えば、ホワイト(W)、イエロー(Y)、マゼンタ(M)、シアン(C)等の発光が得られる発光素子を形成してもよい。例えば、3種類(R、G、B)の発光が得られる発光素子に上述の数種類の発光が得られる発光素子を追加することにより、色純度の向上、消費電力の低減等の効果が得ることができる。また、カラーフィルタと組み合わせることによってフルカラー表示可能な発光装置としてもよい。なお、カラーフィルタの種類としては、赤(R)、緑(G)、青(B)、シアン(C)、マゼンタ(M)、イエロー(Y)等を用いることができる。 In the cross-sectional view illustrated in FIG. 10B, only one light-emitting element 317 is illustrated; however, in the pixel portion 302, a plurality of light-emitting elements are arranged in a matrix. In the pixel portion 302, light emitting elements capable of emitting three types (R, G, and B) of light emission can be selectively formed, so that a light emitting device capable of full color display can be formed. In addition to the light emitting element that can obtain three types of light emission (R, G, B), for example, light emission that can emit light such as white (W), yellow (Y), magenta (M), and cyan (C). An element may be formed. For example, by adding the above-described light emitting elements capable of obtaining several types of light emission (R, G, B) to the light emitting elements capable of obtaining three types of light emission (R, G, B), effects such as improvement in color purity and reduction in power consumption can be obtained. Can do. Alternatively, a light emitting device capable of full color display may be obtained by combining with a color filter. Note that as types of color filters, red (R), green (G), blue (B), cyan (C), magenta (M), yellow (Y), and the like can be used.

第1の基板301上のFET(309、310、311、312)や、発光素子317は、第2の基板306と第1の基板301とをシール材305により貼り合わせることにより、第1の基板301、第2の基板306、およびシール材305で囲まれた空間318に備えられた構造を有する。なお、空間318には、不活性気体(窒素やアルゴン等)や有機物(シール材305を含む)で充填されていてもよい。 The FETs (309, 310, 311 and 312) and the light emitting element 317 over the first substrate 301 are bonded to each other by attaching the second substrate 306 and the first substrate 301 with the sealant 305. 301, the second substrate 306, and a structure provided in a space 318 surrounded by the sealant 305. Note that the space 318 may be filled with an inert gas (such as nitrogen or argon) or an organic substance (including the sealant 305).

シール材305には、エポキシ系樹脂やガラスフリットを用いることができる。なお、シール材305には、できるだけ水分や酸素を透過しない材料を用いることが好ましい。 As the sealant 305, an epoxy resin or glass frit can be used. Note that it is preferable to use a material that does not transmit moisture and oxygen as much as possible for the sealant 305.

第1の基板301および第2の基板306には、ガラス基板や石英基板の他、FRP(Fiber−Reinforced Plastics)、PVF(ポリビニルフロライド)、ポリエステルまたはアクリル等からなるプラスチック基板を用いることができる。なお、シール材としてガラスフリットを用いる場合には、接着性の観点からガラス基板を用いることが好ましい。 As the first substrate 301 and the second substrate 306, in addition to a glass substrate or a quartz substrate, a plastic substrate made of FRP (Fiber-Reinforced Plastics), PVF (polyvinyl fluoride), polyester, acrylic, or the like can be used. . In addition, when using a glass frit as a sealing material, it is preferable to use a glass substrate from an adhesive viewpoint.

また、アクティブマトリクス型の表示パネルに可撓性を持たせる場合、可撓性基板上にFETと発光素子とを直接形成しても良いが、剥離層を有する別の基板にFETと発光素子を形成した後、熱、力、レーザ照射などを与えることによりFETと発光素子を剥離層で剥離し、さらに可撓性基板に転載して作製しても良い。なお、剥離層としては、例えば、タングステン膜と酸化シリコン膜との無機膜の積層や、ポリイミド等の有機樹脂膜等を用いることができる。また可撓性基板としては、トランジスタを形成することが可能な上述した基板材料のうち可撓性を有するものに加え、紙基板、セロファン基板、アラミドフィルム基板、ポリイミドフィルム基板、布基板(天然繊維(絹、綿、麻)、合成繊維(ナイロン、ポリウレタン、ポリエステル)若しくは再生繊維(アセテート、キュプラ、レーヨン、再生ポリエステル)などを含む)、皮革基板、又はゴム基板などが挙げられる。これらの基板を用いることにより、耐久性や耐熱性に優れ、軽量化および薄型化を図ることができる。 When an active matrix display panel is flexible, an FET and a light-emitting element may be directly formed over a flexible substrate, but the FET and the light-emitting element are formed over another substrate having a release layer. After the formation, the FET and the light-emitting element may be peeled off by a peeling layer by applying heat, force, laser irradiation, and transferred to a flexible substrate. Note that as the peeling layer, for example, a laminated inorganic film of a tungsten film and a silicon oxide film, an organic resin film such as polyimide, or the like can be used. In addition to the above-described flexible substrate materials that can form transistors, flexible substrates include paper substrates, cellophane substrates, aramid film substrates, polyimide film substrates, cloth substrates (natural fibers). (Silk, cotton, hemp), synthetic fibers (nylon, polyurethane, polyester) or recycled fibers (including acetate, cupra, rayon, recycled polyester), leather substrate, rubber substrate, and the like. By using these substrates, it is excellent in durability and heat resistance, and can be reduced in weight and thickness.

(実施の形態3)
本実施の形態では、本発明の一態様である表示システムを構成する表示部20(図1参照)の表示パネル21が、画素部23(図2参照)に有する画素22の具体的な構成例について図11を用いて説明する。なお、図11に示す画素22は、トランジスタ(Tr12、Tr13)、容量素子(C12)、および発光素子(EL)を有する。また、ここではトランジスタ(Tr12、Tr13)をnチャネル型としているが、トランジスタの極性は適宜変更することができる。
(Embodiment 3)
In this embodiment, a specific configuration example of the pixel 22 included in the pixel portion 23 (see FIG. 2) of the display panel 21 of the display portion 20 (see FIG. 1) included in the display system which is one embodiment of the present invention. Will be described with reference to FIG. Note that the pixel 22 illustrated in FIG. 11 includes a transistor (Tr12, Tr13), a capacitor (C12), and a light-emitting element (EL). Although the transistors (Tr12, Tr13) are n-channel type here, the polarity of the transistors can be changed as appropriate.

トランジスタ(Tr12)のゲートは、配線(GL)と電気的に接続され、ソースまたはドレインの一方は、トランジスタ(Tr13)のゲートおよび容量素子(C12)の一方の電極と、電気的に接続され、ソースまたはドレインの他方は配線(SL)と電気的に接続されている。トランジスタ(Tr13)のソースまたはドレインの一方は、容量素子(C12)の他方の電極および発光素子(EL)の一方の電極と電気的に接続され、ソースまたはドレインの他方は、電位(Va)が供給される配線と電気的に接続されている。 The gate of the transistor (Tr12) is electrically connected to the wiring (GL), and one of the source and the drain is electrically connected to the gate of the transistor (Tr13) and one electrode of the capacitor (C12), The other of the source and the drain is electrically connected to the wiring (SL). One of a source and a drain of the transistor (Tr13) is electrically connected to the other electrode of the capacitor (C12) and one electrode of the light-emitting element (EL), and the other of the source and the drain has a potential (Va). It is electrically connected to the supplied wiring.

また、発光素子(EL)の他方の電極は、電位(Vc)が供給される配線と電気的に接続されている。トランジスタ(Tr12)のソースまたはドレインの一方、トランジスタ(Tr13)のゲートおよび容量素子(C12)の一方の電極と電気的に接続されたノードを、ノード(N12)とする。また、トランジスタ(Tr13)のソースまたはドレインの一方および容量素子(C12)の他方の電極と、電気的に接続されたノードを、ノード(N13)とする。 The other electrode of the light-emitting element (EL) is electrically connected to a wiring to which a potential (Vc) is supplied. A node electrically connected to one of the source and the drain of the transistor (Tr12), the gate of the transistor (Tr13), and one electrode of the capacitor (C12) is referred to as a node (N12). A node electrically connected to one of the source and the drain of the transistor (Tr13) and the other electrode of the capacitor (C12) is a node (N13).

ここでは、電位(Va)を高電源電位とし、電位(Vc)を低電源電位とした場合について説明する。また、容量素子C11は、ノードN12の電位を保持するための保持容量としての機能を有する。 Here, a case where the potential (Va) is a high power supply potential and the potential (Vc) is a low power supply potential will be described. Further, the capacitor C11 functions as a storage capacitor for holding the potential of the node N12.

トランジスタ(Tr12)は、配線(SL)の電位のノード(N1)への供給を制御する機能を有する。具体的には、配線(GL)の電位を制御してトランジスタ(Tr12)をオン状態とすることにより、画像信号に対応する配線(SL)の電位(画像信号に対応)がノード(N12)に供給され、画素22の書き込みが行われる。その後、配線(GL)の電位を制御してトランジスタ(Tr12)をオフ状態とすることにより、ノード(N12)の電位が保持される。 The transistor (Tr12) has a function of controlling supply of the potential of the wiring (SL) to the node (N1). Specifically, by controlling the potential of the wiring (GL) to turn on the transistor (Tr12), the potential of the wiring (SL) corresponding to the image signal (corresponding to the image signal) is applied to the node (N12). Then, the pixel 22 is written. After that, the potential of the node (N12) is held by controlling the potential of the wiring (GL) to turn off the transistor (Tr12).

そして、ノード(N12、N13)の間の電圧に応じてトランジスタ(Tr13)のソース−ドレインの間に流れる電流量が制御され、発光素子(EL)が当該電流量に応じた輝度で発光する。これにより、画素22の階調を制御することができる。なお、トランジスタ(Tr13)は飽和領域で動作させることが好ましい。 Then, the amount of current flowing between the source and drain of the transistor (Tr13) is controlled in accordance with the voltage between the nodes (N12, N13), and the light emitting element (EL) emits light with luminance corresponding to the amount of current. Thereby, the gradation of the pixel 22 can be controlled. Note that the transistor (Tr13) is preferably operated in a saturation region.

上記の動作を配線(GL)ごとに順次行うことにより、第1フレーム分の画像を表示することができる。 By sequentially performing the above operation for each wiring (GL), an image for the first frame can be displayed.

なお、配線(GL)の選択には、プログレッシブ方式を用いてもよいし、インターレース方式を用いてもよい。また、配線(SL)への画像信号の供給は、配線(SL)に順次画像信号を供給する点順次駆動を用いて行ってもよいし、全ての配線(SL)に一斉に画像信号を供給する線順次駆動を用いて行ってもよい。また、複数の配線(SL)ごとに順に、画像信号を供給してもよい。 Note that a progressive method or an interlace method may be used for selection of the wiring (GL). Further, the supply of the image signal to the wiring (SL) may be performed using dot sequential driving that sequentially supplies the image signal to the wiring (SL), or the image signal is supplied to all the wirings (SL) at the same time. Alternatively, line sequential driving may be used. Further, the image signal may be supplied in order for each of the plurality of wirings (SL).

その後、第2のフレーム期間において、第1のフレーム期間と同様の動作により、画像の表示が行われる。これにより、画素部23に表示される画像が書き換えられる。 Thereafter, in the second frame period, an image is displayed by the same operation as that in the first frame period. Thereby, the image displayed on the pixel unit 23 is rewritten.

画素22が有するトランジスタに用いられる半導体としては、シリコン、ゲルマニウムなどの第14族の元素、ガリウムヒ素などの化合物半導体、有機半導体、金属酸化物などを用いることができる。また、半導体は、非単結晶半導体(非晶質半導体、微結晶半導体、多結晶半導体など)、であってもよいし、単結晶半導体であってもよい。 As a semiconductor used for the transistor included in the pixel 22, a Group 14 element such as silicon or germanium, a compound semiconductor such as gallium arsenide, an organic semiconductor, a metal oxide, or the like can be used. The semiconductor may be a non-single-crystal semiconductor (amorphous semiconductor, microcrystalline semiconductor, polycrystalline semiconductor, or the like) or a single-crystal semiconductor.

例えば、画素22が有するトランジスタとして、チャネル形成領域に非晶質半導体、特に、水素化アモルファスシリコン(a−Si:H)を含むトランジスタを用いることができる。非晶質半導体を用いたトランジスタは、基板の大面積化に対応することが容易であるため、製造工程を簡略化することができる。 For example, as the transistor included in the pixel 22, a transistor including an amorphous semiconductor, particularly hydrogenated amorphous silicon (a-Si: H) in a channel formation region can be used. Since a transistor using an amorphous semiconductor can easily cope with an increase in area of a substrate, a manufacturing process can be simplified.

また、画素22が有するトランジスタとして、チャネル形成領域に金属酸化物を含むトランジスタ、すなわちOSトランジスタを用いることもできる。OSトランジスタはオフ電流が極めて小さいため、トランジスタ(Tr11)またはトランジスタ(Tr12)としてOSトランジスタを用いる場合、画素22に画像信号を極めて長期間にわたって保持することができる。これにより、画素部23に表示される画像に変化がない期間、又は変化が一定以下である期間において、画像信号の更新の頻度を極めて低く設定することができる。画像信号の更新の頻度は、例えば、0.1秒間に1回以下、又は、1秒間に1回以下、又は、10秒間に1回以下などに設定することができる。また、画像信号の更新の頻度は、表示パネル21ごとに設定することができる。 Alternatively, a transistor including a metal oxide in a channel formation region, that is, an OS transistor can be used as the transistor included in the pixel 22. Since the OS transistor has an extremely low off-state current, an image signal can be held in the pixel 22 for a very long time when the OS transistor is used as the transistor (Tr11) or the transistor (Tr12). Thereby, the update frequency of the image signal can be set extremely low during a period in which the image displayed on the pixel unit 23 does not change or in a period in which the change is not more than a certain value. The frequency of updating the image signal can be set to, for example, not more than once every 0.1 seconds, or less than once per second, or less than once every 10 seconds. Further, the update frequency of the image signal can be set for each display panel 21.

なお、本実施の形態に示す構成は、他の実施の形態に示した構成と適宜組み合わせて用いることができる。 Note that the structure described in this embodiment can be combined as appropriate with any of the structures described in the other embodiments.

(実施の形態4)
本実施の形態では、本発明の一態様である表示システムを構成する表示部20(図1参照)の表示パネル21が、画素部23(図2参照)や駆動回路23、24において有するトランジスタの具体的な構成例について図12を用いて説明する。
(Embodiment 4)
In this embodiment, the display panel 21 of the display portion 20 (see FIG. 1) included in the display system which is one embodiment of the present invention includes transistors included in the pixel portion 23 (see FIG. 2) and the driver circuits 23 and 24. A specific configuration example will be described with reference to FIG.

図12(A)〜(E)に示すトランジスタは、半導体層432に金属酸化物を用いたOSトランジスタである。OSトランジスタを用いる場合、画像に変化がない期間、又は変化が一定以下である期間において、画像信号の更新の頻度を極めて低く設定することができ、消費電力の削減を図ることができる。 The transistors illustrated in FIGS. 12A to 12E are OS transistors in which a metal oxide is used for the semiconductor layer 432. In the case where an OS transistor is used, the frequency of updating an image signal can be set extremely low during a period in which there is no change in the image or a period in which the change is less than or equal to a certain level, so that power consumption can be reduced.

図12(A)に示すトランジスタは、半導体層432のチャネル形成領域上に、絶縁層484が設けられている。絶縁層484は、半導体層432をエッチングする際のエッチングストッパーとして機能する。 In the transistor illustrated in FIG. 12A, an insulating layer 484 is provided over a channel formation region of the semiconductor layer 432. The insulating layer 484 functions as an etching stopper when the semiconductor layer 432 is etched.

図12(B)に示すトランジスタは、絶縁層484が、半導体層432を覆って絶縁層434上に延在している構成を有する。この場合、導電層433a及び導電層433bは、絶縁層484に設けられた開口を介して、半導体層432と接続される。 In the transistor illustrated in FIG. 12B, the insulating layer 484 covers the semiconductor layer 432 and extends over the insulating layer 434. In this case, the conductive layer 433 a and the conductive layer 433 b are connected to the semiconductor layer 432 through an opening provided in the insulating layer 484.

図12(C)に示すトランジスタは、絶縁層485、導電層486を有する。絶縁層485は、半導体層432、導電層433a、導電層433bを覆って設けられる。また、導電層486は絶縁層485上に設けられ、半導体層432と重なる領域を有する。 The transistor illustrated in FIG. 12C includes an insulating layer 485 and a conductive layer 486. The insulating layer 485 is provided to cover the semiconductor layer 432, the conductive layer 433a, and the conductive layer 433b. The conductive layer 486 is provided over the insulating layer 485 and has a region overlapping with the semiconductor layer 432.

導電層486は、半導体層432を挟んで導電層431とは反対側に位置する。導電層431を第1のゲート電極とした場合、導電層486は、第2のゲート電極として機能することができる。導電層431と導電層486に同じ電位を与えることで、トランジスタのオン電流を高めることができる。また、導電層431と導電層486の一方にしきい値電圧を制御するための電位を与え、他方に駆動のための電位を与えることで、トランジスタのしきい値電圧を制御することができる。 The conductive layer 486 is located on the side opposite to the conductive layer 431 with the semiconductor layer 432 interposed therebetween. In the case where the conductive layer 431 is a first gate electrode, the conductive layer 486 can function as a second gate electrode. By applying the same potential to the conductive layer 431 and the conductive layer 486, the on-state current of the transistor can be increased. Further, by applying a potential for controlling the threshold voltage to one of the conductive layers 431 and 486 and a potential for driving to the other, the threshold voltage of the transistor can be controlled.

図12(D)に示すトランジスタは、トップゲート構造のトランジスタであり、ゲート電極として機能する導電層431が、半導体層432よりも上側(被形成面側とは反対側)に設けられる。また、半導体層432上には、絶縁層434及び導電層431が積層して形成される。また、絶縁層482は、半導体層432の上面及び側端部、導電層431を覆って設けられる。導電層433a及び導電層433bは、絶縁層482上に設けられている。導電層433a及び導電層433bは、絶縁層482に設けられた開口を介して、半導体層432と接続される。 The transistor illustrated in FIG. 12D is a top-gate transistor, and a conductive layer 431 functioning as a gate electrode is provided above the semiconductor layer 432 (on the side opposite to the formation surface). Further, an insulating layer 434 and a conductive layer 431 are stacked over the semiconductor layer 432. The insulating layer 482 is provided so as to cover the upper surface and side edges of the semiconductor layer 432 and the conductive layer 431. The conductive layer 433 a and the conductive layer 433 b are provided over the insulating layer 482. The conductive layers 433 a and 433 b are connected to the semiconductor layer 432 through openings provided in the insulating layer 482.

なお、ここでは絶縁層434が、導電層431と重ならない部分に存在しない場合の例を示すが、絶縁層434が半導体層432の上面及び側端部を覆って設けられていてもよい。 Note that although an example in which the insulating layer 434 does not exist in a portion that does not overlap with the conductive layer 431 is shown here, the insulating layer 434 may be provided so as to cover the upper surface and the side end portion of the semiconductor layer 432.

図12(D)に示すトランジスタは、導電層431と導電層433aまたは導電層433bとの物理的な距離を離すことが容易なため、これらの間の寄生容量を低減することが可能である。 In the transistor illustrated in FIG. 12D, a physical distance between the conductive layer 431 and the conductive layer 433a or the conductive layer 433b can be easily separated; thus, parasitic capacitance between them can be reduced.

図12(E)に示すトランジスタは、図12(D)と比較して、導電層487及び絶縁層488を有している点で相違する。導電層487は半導体層432と重なる領域を有する。また、絶縁層488は、導電層487を覆って設けられる。 The transistor illustrated in FIG. 12E is different from that in FIG 12D in that it includes a conductive layer 487 and an insulating layer 488. The conductive layer 487 has a region overlapping with the semiconductor layer 432. The insulating layer 488 is provided so as to cover the conductive layer 487.

導電層487は、第2のゲート電極として機能する。そのため、オン電流を高めたり、しきい値電圧を制御することなどが可能である。 The conductive layer 487 functions as a second gate electrode. Therefore, it is possible to increase the on-current or control the threshold voltage.

なお、図12(D)及び(E)に示すように、半導体層432は領域432nを有していてもよい。領域432nは、窒素又は水素を有する絶縁層482と接する領域を有する。そして、絶縁層482中の窒素または水素が領域432nに添加されることにより、領域432nがn型化される。この場合、領域432nはソース領域又はドレイン領域として機能する。なお、領域432nに含まれる窒素又は水素の濃度は、チャネル形成領域よりも高い。また、領域432nのキャリア密度は、チャネル形成領域よりも高い。 Note that as illustrated in FIGS. 12D and 12E, the semiconductor layer 432 may include a region 432n. The region 432n has a region in contact with the insulating layer 482 containing nitrogen or hydrogen. Then, nitrogen or hydrogen in the insulating layer 482 is added to the region 432n, so that the region 432n is n-type. In this case, the region 432n functions as a source region or a drain region. Note that the concentration of nitrogen or hydrogen contained in the region 432n is higher than that of the channel formation region. In addition, the carrier density of the region 432n is higher than that of the channel formation region.

また、半導体層432は領域432jを有していてもよい。領域432jは、チャネル形成領域と、ソース領域又はドレイン領域との間の接合領域としての機能を有する。領域432jに含まれる窒素又は水素の濃度は、領域432nよりも低く、チャネル形成領域よりも高い。また、領域432jのキャリア密度は、領域432nよりも低く、チャネル形成領域よりも高い。 In addition, the semiconductor layer 432 may include a region 432j. The region 432j functions as a junction region between the channel formation region and the source region or the drain region. The concentration of nitrogen or hydrogen contained in the region 432j is lower than the region 432n and higher than the channel formation region. In addition, the carrier density of the region 432j is lower than that of the region 432n and higher than that of the channel formation region.

なお、その他の構成として、半導体層432にシリコンを含む半導体を用いたトランジスタを用いてもよい。シリコンを含む半導体としては、例えば、水素化アモルファスシリコン、微結晶シリコン、または多結晶シリコン等を用いることができる。 Note that as another structure, a transistor including a semiconductor containing silicon for the semiconductor layer 432 may be used. As the semiconductor containing silicon, hydrogenated amorphous silicon, microcrystalline silicon, polycrystalline silicon, or the like can be used, for example.

なお、本実施の形態に示す構成は、他の実施の形態に示した構成と適宜組み合わせて用いることができる。 Note that the structure described in this embodiment can be combined as appropriate with any of the structures described in the other embodiments.

(実施の形態5)
本実施の形態では、本発明の一態様である電子機器について、図面を参照して説明する。
(Embodiment 5)
In this embodiment, an electronic device which is one embodiment of the present invention will be described with reference to drawings.

以下で例示する電子機器には、本発明の一態様である表示システムを搭載することができる。これにより、高品質な画像を表示可能な電子機器を提供することができる。 A display system which is one embodiment of the present invention can be mounted on the electronic devices exemplified below. Thereby, an electronic device capable of displaying a high-quality image can be provided.

また、以下で例示する電子機器の表示部には、本発明の一態様である表示システムの表示部を適用することができる。これにより、複数の表示パネルを用いて画像の表示を行う機能を有する電子機器を構成することができる。また、本発明の一態様である表示システムの表示部が有する表示パネルは可撓性を有していてもよい。この場合、以下で例示する電子機器に、曲面を有する表示部を設けることができる。 The display portion of the display system which is one embodiment of the present invention can be applied to the display portion of the electronic device exemplified below. Accordingly, an electronic device having a function of displaying an image using a plurality of display panels can be configured. The display panel included in the display portion of the display system which is one embodiment of the present invention may have flexibility. In this case, the electronic device exemplified below can be provided with a display portion having a curved surface.

電子機器としては、例えば、テレビジョン装置、デスクトップ型もしくはノート型のパーソナルコンピュータ、コンピュータ用などのモニタ、デジタルサイネージ(Digital Signage:電子看板)、パチンコ機などの大型ゲーム機などの比較的大きな画面を備える電子機器の他、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、などが挙げられる。 Examples of electronic devices include relatively large screens such as television devices, desktop or notebook personal computers, monitors for computers, digital signage (digital signage), and large game machines such as pachinko machines. In addition to the electronic devices provided, a digital camera, a digital video camera, a digital photo frame, a mobile phone, a portable game machine, a portable information terminal, a sound reproduction device, and the like can be given.

本発明の一態様である電子機器は、アンテナを有していてもよい。アンテナで信号を受信することで、表示部で画像や情報等の表示を行うことができる。また、電子機器がアンテナ及び二次電池を有する場合、アンテナを、非接触電力伝送に用いてもよい。 The electronic device which is one embodiment of the present invention may include an antenna. By receiving a signal with an antenna, an image, information, or the like can be displayed on the display unit. In the case where the electronic device has an antenna and a secondary battery, the antenna may be used for non-contact power transmission.

本発明の一態様である電子機器は、センサ(力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの)を有していてもよい。 An electronic device which is one embodiment of the present invention includes a sensor (force, displacement, position, velocity, acceleration, angular velocity, rotation speed, distance, light, liquid, magnetism, temperature, chemical substance, sound, time, hardness, electric field, and current. , Voltage, power, radiation, flow rate, humidity, gradient, vibration, smell, or infrared measurement function).

本発明の一態様である電子機器は、様々な機能を有することができる。例えば、様々な情報(静止画、動画、テキスト画像など)を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア(プログラム)を実行する機能、無線通信機能、記録媒体に記録されているプログラムまたはデータを読み出す機能等を有することができる。 An electronic device that is one embodiment of the present invention can have a variety of functions. For example, a function for displaying various information (still images, moving images, text images, etc.) on the display unit, a touch panel function, a function for displaying a calendar, date or time, a function for executing various software (programs), and wireless communication A function, a function of reading a program or data recorded on a recording medium, and the like can be provided.

図13(A)にテレビジョン装置の一例を示す。テレビジョン装置7100は、筐体7101に表示部7000が組み込まれている。ここでは、スタンド7103により筐体7101を支持した構成を示している。 FIG. 13A illustrates an example of a television device. In the television device 7100, a display portion 7000 is incorporated in a housing 7101. Here, a structure in which the housing 7101 is supported by a stand 7103 is shown.

表示部7000に、本発明の一態様である表示システムの表示部を適用することができる。 The display portion of the display system which is one embodiment of the present invention can be applied to the display portion 7000.

図13(A)に示すテレビジョン装置7100の操作は、筐体7101が備える操作スイッチや、別体のリモコン操作機7111により行うことができる。または、表示部7000にタッチセンサを備えていてもよく、指等で表示部7000に触れることで操作してもよい。リモコン操作機7111は、当該リモコン操作機7111から出力する情報を表示する表示部を有していてもよい。リモコン操作機7111が備える操作キーまたはタッチパネルにより、チャンネル及び音量の操作を行うことができ、表示部7000に表示される画像を操作することができる。 The television device 7100 illustrated in FIG. 13A can be operated with an operation switch included in the housing 7101 or a separate remote controller 7111. Alternatively, the display unit 7000 may be provided with a touch sensor, and may be operated by touching the display unit 7000 with a finger or the like. The remote controller 7111 may include a display unit that displays information output from the remote controller 7111. Channels and volume can be operated with an operation key or a touch panel included in the remote controller 7111, and an image displayed on the display portion 7000 can be operated.

なお、テレビジョン装置7100は、受信機及びモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができる。また、モデムを介して有線または無線による通信ネットワークに接続することにより、一方向(送信者から受信者)または双方向(送信者と受信者間、あるいは受信者間同士など)の情報通信を行うことも可能である。 Note that the television device 7100 is provided with a receiver, a modem, and the like. A general television broadcast can be received by the receiver. In addition, by connecting to a wired or wireless communication network via a modem, information communication is performed in one direction (from the sender to the receiver) or in two directions (between the sender and the receiver or between the receivers). It is also possible.

図13(B)に、ノート型パーソナルコンピュータ7200を示す。ノート型パーソナルコンピュータ7200は、筐体7211、キーボード7212、ポインティングデバイス7213、外部接続ポート7214等を有する。筐体7211に、表示部7000が組み込まれている。 FIG. 13B illustrates a laptop personal computer 7200. A laptop personal computer 7200 includes a housing 7211, a keyboard 7212, a pointing device 7213, an external connection port 7214, and the like. A display portion 7000 is incorporated in the housing 7211.

表示部7000に、本発明の一態様である表示システムの表示部を適用することができる。 The display portion of the display system which is one embodiment of the present invention can be applied to the display portion 7000.

図14(A)、(B)に、デジタルサイネージ(Digital Signage:電子看板)の一例を示す。 FIGS. 14A and 14B show examples of digital signage (digital signage).

図14(A)に示すデジタルサイネージ7300は、筐体7301、表示部7000、及びスピーカ7303等を有する。さらに、LEDランプ、操作キー(電源スイッチ、または操作スイッチを含む)、接続端子、各種センサ、マイクロフォン等を有することができる。 A digital signage 7300 illustrated in FIG. 14A includes a housing 7301, a display portion 7000, a speaker 7303, and the like. Furthermore, an LED lamp, operation keys (including a power switch or an operation switch), a connection terminal, various sensors, a microphone, and the like can be provided.

また、図14(B)は円柱状の柱7401に取り付けられたデジタルサイネージ7400である。デジタルサイネージ7400は、柱7401の曲面に沿って設けられた表示部7000を有する。 FIG. 14B illustrates a digital signage 7400 attached to a columnar column 7401. The digital signage 7400 includes a display portion 7000 provided along the curved surface of the column 7401.

図14(A)、(B)において、表示部7000に、本発明の一態様である表示システムの表示部を適用することができる。 14A and 14B, the display portion of the display system which is one embodiment of the present invention can be applied to the display portion 7000.

表示部7000が広いほど、一度に提供できる情報量を増やすことができる。また、表示部7000が広いほど、人の目につきやすく、例えば、広告の宣伝効果を高めることができる。 The wider the display unit 7000, the more information can be provided at one time. In addition, the wider the display unit 7000, the more easily noticeable to the human eye. For example, the advertising effect can be enhanced.

表示部7000にタッチパネルを適用することで、表示部7000に画像または動画を表示するだけでなく、使用者が直感的に操作することができ、好ましい。また、路線情報もしくは交通情報などの情報を提供するための用途に用いる場合には、直感的な操作によりユーザビリティを高めることができる。 By applying a touch panel to the display unit 7000, not only an image or a moving image is displayed on the display unit 7000, but also a user can operate intuitively, which is preferable. In addition, when it is used for providing information such as route information or traffic information, usability can be improved by an intuitive operation.

また、図14(A)、(B)に示すように、デジタルサイネージ7300またはデジタルサイネージ7400は、ユーザーが所持するスマートフォン等の情報端末機7311または情報端末機7411と無線通信により連携可能であることが好ましい。例えば、表示部7000に表示される広告の情報を、情報端末機7311または情報端末機7411の画面に表示させることができる。また、情報端末機7311または情報端末機7411を操作することで、表示部7000の表示を切り替えることができる。 14A and 14B, the digital signage 7300 or the digital signage 7400 can be linked with the information terminal 7311 or the information terminal 7411 such as a smartphone possessed by the user by wireless communication. Is preferred. For example, advertisement information displayed on the display unit 7000 can be displayed on the screen of the information terminal 7311 or the information terminal 7411. Further, the display on the display unit 7000 can be switched by operating the information terminal 7311 or the information terminal 7411.

また、デジタルサイネージ7300またはデジタルサイネージ7400に、情報端末機7311または情報端末機7411の画面を操作手段(コントローラ)としたゲームを実行させることもできる。これにより、不特定多数のユーザーが同時にゲームに参加し、楽しむことができる。 Further, the digital signage 7300 or the digital signage 7400 can execute a game using the screen of the information terminal 7311 or the information terminal 7411 as an operation means (controller). As a result, an unspecified number of users can participate and enjoy the game at the same time.

また、図15(A)、(B)に折りたたみ可能な携帯情報端末7500の一例を示す。折りたたみ可能な携帯情報端末7500は筐体7511および屈曲部7512を有している。筐体7511に、表示部7000が組み込まれている。図15(A)に携帯情報端末7500を展開した状態を示す。また、図15(B)に携帯情報端末7500を折りたたんだ状態を示す。携帯情報端末7500は、大きな表示部7000を有するにも関わらず、折りたためばコンパクトで可搬性に優れる。 FIGS. 15A and 15B illustrate an example of a portable information terminal 7500 that can be folded. A foldable portable information terminal 7500 includes a housing 7511 and a bent portion 7512. A display portion 7000 is incorporated in the housing 7511. FIG. 15A shows a state where the portable information terminal 7500 is developed. FIG. 15B shows a state where the portable information terminal 7500 is folded. Although the portable information terminal 7500 has a large display portion 7000, it is compact and excellent in portability when folded.

表示部7000は屈曲部7512により半分に折りたたむことができる。屈曲部7512は伸縮可能な部材と複数の支持部材とで構成されており、折りたたむ場合は、伸縮可能な部材が伸びて、屈曲部7512は2mm以上、好ましくは5mm以上の曲率半径を有して折りたたまれる。 The display portion 7000 can be folded in half by a bent portion 7512. The bent portion 7512 includes an extendable member and a plurality of support members. When the bent portion 7512 is folded, the extendable member extends, and the bent portion 7512 has a radius of curvature of 2 mm or more, preferably 5 mm or more. It can be folded.

なお、表示部7000に、本発明の一態様である表示システムの表示部を適用することができる。 Note that the display portion of the display system which is one embodiment of the present invention can be applied to the display portion 7000.

また、本発明の一態様に係る表示システムは、家屋もしくはビルの内壁もしくは外壁、または、車両の内装もしくは外装の曲面に沿って組み込むことができる。図16に、本発明の一態様に係る表示システムの車両への搭載例を示す。 The display system according to one embodiment of the present invention can be incorporated along an inner wall or an outer wall of a house or a building, or a curved surface of an interior or exterior of a vehicle. FIG. 16 illustrates an example of mounting a display system according to one embodiment of the present invention on a vehicle.

図16に、表示部5001を備えた車両の構成例を示す。表示部5001として、本発明の一態様に係る表示システムの表示部を用いることができる。なお、図16には表示部5001が右ハンドルの車両に搭載された例を示すが、特に限定されず、左ハンドルの車両に搭載することもできる。この場合、図16に示す構成の左右の配置が替わる。 FIG. 16 illustrates a configuration example of a vehicle including the display unit 5001. As the display portion 5001, the display portion of the display system according to one embodiment of the present invention can be used. Although FIG. 16 shows an example in which the display unit 5001 is mounted on a right-hand drive vehicle, the display portion 5001 is not particularly limited, and can be mounted on a left-hand drive vehicle. In this case, the left and right arrangements of the configuration shown in FIG. 16 are changed.

図16には、運転席と助手席の周辺に配置されるダッシュボード5002、ハンドル5003、フロントガラス5004などを示している。表示部5001は、ダッシュボード5002の所定の位置、具体的には運転者の回りに配置され、概略T字形状を有する。図16には、複数の表示パネル5007(表示パネル5007a、5007b、5007c、5007d)を用いて形成される1つの表示部5001を、ダッシュボード5002に沿って設けた例を示しているが、表示部5001は複数箇所に分けて配置してもよい。 FIG. 16 shows a dashboard 5002, a handle 5003, a windshield 5004, and the like arranged around the driver's seat and the passenger seat. The display unit 5001 is disposed at a predetermined position on the dashboard 5002, specifically around the driver, and has a substantially T-shape. FIG. 16 shows an example in which one display portion 5001 formed using a plurality of display panels 5007 (display panels 5007a, 5007b, 5007c, and 5007d) is provided along the dashboard 5002. The part 5001 may be divided into a plurality of places.

なお、複数の表示パネル5007は可撓性を有していてもよい。この場合、表示部5001を複雑な形状に加工することができ、表示部5001をダッシュボード5002などの曲面に沿って設ける構成や、ハンドルの接続部分、計器の表示部、送風口5006などに表示部5001の表示領域を設けない構成などを容易に実現することができる。 Note that the plurality of display panels 5007 may have flexibility. In this case, the display portion 5001 can be processed into a complicated shape, and the display portion 5001 is displayed along a curved surface such as the dashboard 5002 or displayed on a connection portion of a handle, a display portion of an instrument, an air outlet 5006, or the like. A configuration in which the display area of the portion 5001 is not provided can be easily realized.

また、後側方の状況を撮影するカメラ5005を車外に複数設けてもよい。図16においてはサイドミラーの代わりにカメラ5005を設置する例を示しているが、サイドミラーとカメラの両方を設置してもよい。 Further, a plurality of cameras 5005 for photographing the situation on the rear side may be provided outside the vehicle. Although FIG. 16 shows an example in which the camera 5005 is installed instead of the side mirror, both the side mirror and the camera may be installed.

カメラ5005としては、CCDカメラやCMOSカメラなどを用いることができる。また、これらのカメラに加えて、赤外線カメラを組み合わせて用いてもよい。赤外線カメラは、被写体の温度が高いほど出力レベルが高くなるため、人や動物等の生体を検知又は抽出することができる。 As the camera 5005, a CCD camera, a CMOS camera, or the like can be used. In addition to these cameras, an infrared camera may be used in combination. Since the infrared camera has a higher output level as the temperature of the subject increases, it can detect or extract a living body such as a person or an animal.

カメラ5005で撮像された画像は、表示パネル5007のいずれか一または複数に出力することができる。この表示部5001を用いて主に車両の運転を支援する。カメラ5005によって後側方の状況を幅広い画角で撮影し、その画像を表示パネル5007に表示することで、運転者の死角領域の視認が可能となり、事故の発生を防止することができる。 Images captured by the camera 5005 can be output to any one or more of the display panels 5007. The display unit 5001 is mainly used to assist driving of the vehicle. By photographing the rear side situation with a wide angle of view by the camera 5005 and displaying the image on the display panel 5007, the driver's blind spot area can be visually recognized, and the occurrence of an accident can be prevented.

また、本発明の一態様に係る表示システムを用いることにより、表示パネル5007a、5007b、5007c、及び5007dのつなぎ目における画像の不連続性を補償することができる。これにより、つなぎ目が目立たない画像の表示が可能となり、運転時における表示部5001の視認性を向上させることができる。 In addition, by using the display system according to one embodiment of the present invention, image discontinuity at a joint between the display panels 5007a, 5007b, 5007c, and 5007d can be compensated. As a result, it is possible to display an image where the joints are not conspicuous, and the visibility of the display unit 5001 during driving can be improved.

また、車のルーフ上などに距離画像センサを設け、距離画像センサによって得られた画像を表示部5001に表示してもよい。距離画像センサとしては、イメージセンサやライダー(LIDAR:Light Detection and Ranging)などを用いることができる。イメージセンサによって得られた画像と、距離画像センサによって得られた画像とを表示部5001に表示することにより、より多くの情報を運転手に提供し、運転を支援することができる。 Further, a distance image sensor may be provided on the roof of a car, and an image obtained by the distance image sensor may be displayed on the display unit 5001. As the distance image sensor, an image sensor, a rider (LIDAR: Light Detection and Ranging), or the like can be used. By displaying the image obtained by the image sensor and the image obtained by the distance image sensor on the display unit 5001, more information can be provided to the driver and driving can be supported.

また、表示部5001は、地図情報、交通情報、テレビ映像、DVD映像などを表示する機能を有していてもよい。例えば、表示パネル5007a、5007b、5007c、及び5007dを1つの表示画面として、地図情報を大きく表示することができる。なお、表示パネル5007の数は、表示される画像に応じて増やすことができる。 In addition, the display portion 5001 may have a function of displaying map information, traffic information, television video, DVD video, and the like. For example, the map information can be displayed in a large size using the display panels 5007a, 5007b, 5007c, and 5007d as one display screen. Note that the number of display panels 5007 can be increased in accordance with displayed images.

また、表示パネル5007a、5007b、5007c、及び5007dに表示される画像は、運転手の好みによって自由に設定することができる。例えば、テレビ映像、DVD映像を左側の表示パネル5007dに表示し、地図情報を中央部の表示パネル5007bに表示し、計器類を右側の表示パネル5007cに表示し、オーディオ類を変速ギア近傍(運転席と助手席の間)の表示パネル5007aに表示することができる。また、複数の表示パネル5007を組み合わせることにより、表示部5001にフェールセーフの機能を付加することができる。例えば、ある表示パネル5007が何らかの原因で故障したとしても、表示領域を変更し、他の表示パネル5007を用いて表示を行うことができる。 The images displayed on the display panels 5007a, 5007b, 5007c, and 5007d can be freely set according to the driver's preference. For example, a TV image and a DVD image are displayed on the left display panel 5007d, map information is displayed on the central display panel 5007b, instruments are displayed on the right display panel 5007c, and audio is displayed in the vicinity of the transmission gear. Display on the display panel 5007a (between the seat and the passenger seat). Further, by combining a plurality of display panels 5007, a fail-safe function can be added to the display portion 5001. For example, even if a certain display panel 5007 breaks down for some reason, the display area can be changed and display can be performed using another display panel 5007.

本実施の形態は、他の実施の形態に示す構成と適宜組み合わせることができる。 This embodiment can be combined with any of the structures described in the other embodiments as appropriate.

10 表示システム
20 表示部
21 表示パネル
21a 表示パネル
21b 表示パネル
21c 表示パネル
21d 表示パネル
22 画素
23 画素部
24 駆動回路
25 駆動回路
30 検出部
31 シナプス回路(SC)
32 ニューロン回路(NC)
33 入力層(IL)
34 隠れ層(中間層:HL)
35 出力層(OL)
36 隠れシナプス回路(HS)
37 隠れニューロン回路(HN)
38 出力シナプス回路(OS)
39 出力ニューロン回路(ON)
50 ニューラルネットワーク
51 表示領域
52 領域
53 領域
54 FPC
55 表示領域
60 電源回路
70 信号生成部
71 フロントエンド部(FE)
72 デコーダ(DEC)
73 処理回路(PC)
74 受信部(RCV)
75 インターフェース(IF)
76 制御回路(CTRL)
77 補正回路(CC)
80 演算処理装置
200 レジスタ
210 スキャンチェーンレジスタ部
211 レジスタ
212 セレクタ
213 フリップフロップ回路
214 保持回路
215 メモリ回路
216 メモリ回路
220 レジスタ部
221 レジスタ
222 ラッチ回路
223 MUX
301 第1の基板
302 画素部
303 駆動回路部(ソース線駆動回路)
304a、304b 駆動回路部(ゲート線駆動回路)
305 シール材
306 第2の基板
307 引き回し配線
308 FPC
309 FET
310 FET
311 FET
312 FET
313 第1の電極
314 絶縁物
315 EL層
316 第2の電極
317 発光素子
318 空間
400 表示装置
411 基板
412 基板
420 液晶素子
421 導電層
422 液晶
423 導電層
424 配向膜
426 絶縁層
430 トランジスタ
431 導電層
432 半導体層
432j 領域
432n 領域
432p 半導体層
433 導電層
434 絶縁層
435 不純物半導体層
437 半導体層
438 接続部
439 偏光板
441 着色層
442 遮光層
460 容量素子
481 絶縁層
482 絶縁層
483 絶縁層
484 絶縁層
485 絶縁層
486 導電層
487 導電層
488 絶縁層
490 バックライトユニット
900 電源回路
901 電圧生成回路
902 安定化回路
903 オペアンプ
904、905 容量素子
906 トランジスタ
907、908 抵抗素子
5001 表示部
5002 ダッシュボード
5003 ハンドル
5004 フロントガラス
5005 カメラ
5006 送風口
5007 表示パネル
7000 表示部
7100 テレビジョン装置
7101 筐体
7103 スタンド
7111 リモコン操作機
7200 ノート型パーソナルコンピュータ
7211 筐体
7212 キーボード
7213 ポインティングデバイス
7214 外部接続ポート
7300 デジタルサイネージ
7301 筐体
7303 スピーカ
7311 情報端末機
7400 デジタルサイネージ
7401 柱
7411 情報端末機
7500 携帯情報端末
7511 筐体
7512 屈曲部
DESCRIPTION OF SYMBOLS 10 Display system 20 Display part 21 Display panel 21a Display panel 21b Display panel 21c Display panel 21d Display panel 22 Pixel 23 Pixel part 24 Drive circuit 25 Drive circuit 30 Detection part 31 Synapse circuit (SC)
32 Neuron circuit (NC)
33 Input layer (IL)
34 Hidden layer (intermediate layer: HL)
35 Output layer (OL)
36 Hidden Synapse Circuit (HS)
37 Hidden neuron circuit (HN)
38 Output Synapse Circuit (OS)
39 Output neuron circuit (ON)
50 Neural network 51 Display area 52 Area 53 Area 54 FPC
55 Display Area 60 Power Supply Circuit 70 Signal Generation Unit 71 Front End Unit (FE)
72 Decoder (DEC)
73 Processing circuit (PC)
74 Receiver (RCV)
75 Interface (IF)
76 Control circuit (CTRL)
77 Correction circuit (CC)
80 arithmetic processing unit 200 register 210 scan chain register unit 211 register 212 selector 213 flip-flop circuit 214 holding circuit 215 memory circuit 216 memory circuit 220 register unit 221 register 222 latch circuit 223 MUX
301 First substrate 302 Pixel portion 303 Drive circuit portion (source line drive circuit)
304a, 304b Drive circuit section (gate line drive circuit)
305 Sealing material 306 Second substrate 307 Route wiring 308 FPC
309 FET
310 FET
311 FET
312 FET
313 First electrode 314 Insulator 315 EL layer 316 Second electrode 317 Light emitting element 318 Space 400 Display device 411 Substrate 412 Substrate 420 Liquid crystal element 421 Conductive layer 422 Liquid crystal 423 Conductive layer 424 Alignment film 426 Insulating layer 430 Transistor 431 Conductive layer 432 Semiconductor layer 432j Region 432n Region 432p Semiconductor layer 433 Conductive layer 434 Insulating layer 435 Impurity semiconductor layer 437 Semiconductor layer 438 Connection portion 439 Polarizing plate 441 Colored layer 442 Light shielding layer 460 Capacitance element 481 Insulating layer 482 Insulating layer 483 Insulating layer 484 Insulating layer 485 Insulating layer 486 Conductive layer 487 Conductive layer 488 Insulating layer 490 Backlight unit 900 Power supply circuit 901 Voltage generation circuit 902 Stabilization circuit 903 Operational amplifier 904, 905 Capacitance element 906 Transistor 907, 908 Resistive element Child 5001 Display unit 5002 Dashboard 5003 Handle 5004 Windshield 5004 Camera 5006 Blower port 5007 Display panel 7000 Display unit 7100 Television apparatus 7101 Case 7103 Stand 7111 Remote control device 7200 Notebook personal computer 7211 Case 7212 Keyboard 7213 Pointing device 7214 External connection port 7300 Digital signage 7301 Case 7303 Speaker 7311 Information terminal 7400 Digital signage 7401 Pillar 7411 Information terminal 7500 Portable information terminal 7511 Case 7512 Bending part

Claims (5)

表示部と、検出部と、制御部と、を有し、
前記表示部は、複数の表示パネルを有し、
前記制御部は、ニューラルネットワークを少なくとも有し、
前記検出部は、前記複数の表示パネルに第1のデータを入力して表示させた画像に基づく第2のデータを検出し、
前記ニューラルネットワークは、前記第1のデータと前記第2のデータに基づき補正データを出力し、前記補正データにより前記複数の表示パネルに入力するデータを制御することを特徴とする表示システム。
A display unit, a detection unit, and a control unit;
The display unit has a plurality of display panels,
The control unit has at least a neural network,
The detection unit detects second data based on an image displayed by inputting the first data to the plurality of display panels;
The neural network outputs correction data based on the first data and the second data, and controls data input to the plurality of display panels based on the correction data.
表示部と、検出部と、制御部と、を有し、
前記表示部は、複数の表示パネルを有し、
前記制御部は、ニューラルネットワークを少なくとも有し、
前記検出部は、前記複数の表示パネルに第1のデータを入力して表示させた画像に基づく第2のデータを検出し、
前記ニューラルネットワークは、前記第1のデータと前記第2のデータに基づき補正データを出力し、
前記補正データは、前記複数の表示パネルに入力する前記第1のデータおよび電源電圧を補正し、
前記補正データにより前記複数の表示パネルに入力するデータを制御することを特徴とする表示システム。
A display unit, a detection unit, and a control unit;
The display unit has a plurality of display panels,
The control unit has at least a neural network,
The detection unit detects second data based on an image displayed by inputting the first data to the plurality of display panels;
The neural network outputs correction data based on the first data and the second data,
The correction data corrects the first data and power supply voltage input to the plurality of display panels,
A display system, wherein data input to the plurality of display panels is controlled by the correction data.
表示部と、検出部と、制御部と、を有し、
前記表示部は、複数の表示パネルを有し、
前記制御部は、ニューラルネットワークと、信号生成部と、電源回路と、を少なくとも有し、
前記検出部は、前記複数の表示パネルに第1のデータを入力して表示させた画像に基づく第2のデータを検出し、
前記ニューラルネットワークは、前記第1のデータと前記第2のデータに基づき補正データを出力し、
前記補正データは、前記信号生成部に入力される第3のデータ、および前記電源回路に入力される第4のデータであり、
前記補正データにより前記複数の表示パネルに入力するデータを制御することを特徴とする表示システム。
A display unit, a detection unit, and a control unit;
The display unit has a plurality of display panels,
The control unit has at least a neural network, a signal generation unit, and a power supply circuit,
The detection unit detects second data based on an image displayed by inputting the first data to the plurality of display panels;
The neural network outputs correction data based on the first data and the second data,
The correction data is third data input to the signal generation unit and fourth data input to the power supply circuit,
A display system, wherein data input to the plurality of display panels is controlled by the correction data.
請求項3において、
前記第3のデータは、前記複数の表示パネルに入力される前記第1のデータを補正し、
前記第4のデータは、前記複数の表示パネルに入力される電源電圧を補正することを特徴とする表示システム。
In claim 3,
The third data corrects the first data input to the plurality of display panels,
The display system according to claim 4, wherein the fourth data corrects a power supply voltage input to the plurality of display panels.
請求項1乃至4のいずれか一項に記載の表示システムが搭載された電子機器。   An electronic device in which the display system according to any one of claims 1 to 4 is mounted.
JP2017099647A 2017-05-19 2017-05-19 Display system and electronic apparatus Withdrawn JP2018194719A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017099647A JP2018194719A (en) 2017-05-19 2017-05-19 Display system and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017099647A JP2018194719A (en) 2017-05-19 2017-05-19 Display system and electronic apparatus

Publications (1)

Publication Number Publication Date
JP2018194719A true JP2018194719A (en) 2018-12-06

Family

ID=64569006

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017099647A Withdrawn JP2018194719A (en) 2017-05-19 2017-05-19 Display system and electronic apparatus

Country Status (1)

Country Link
JP (1) JP2018194719A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020129490A1 (en) * 2018-12-21 2020-06-25 Eizo株式会社 Information processing system, information processing method, and computer program
WO2021156708A1 (en) * 2020-02-07 2021-08-12 株式会社半導体エネルギー研究所 Image processing system
WO2021261859A1 (en) * 2020-06-24 2021-12-30 엘지디스플레이 주식회사 Display apparatus, method for compensating for data signal thereof, and method for generating deep learning-based compensation model
CN113924612A (en) * 2019-06-13 2022-01-11 索尼集团公司 Image processing apparatus, image processing method, display apparatus having artificial intelligence function, and method of generating training neural network model
US20220067515A1 (en) * 2020-08-26 2022-03-03 Samsung Display Co., Ltd. Display device
CN115206230A (en) * 2022-07-29 2022-10-18 浙江传媒学院 Drive circuit and drive control method thereof
CN115953386A (en) * 2023-01-06 2023-04-11 山东省计算中心(国家超级计算济南中心) A detection method for surface defects of lightweight gears based on MSTA-YOLOv5
CN116472575A (en) * 2021-11-18 2023-07-21 瑞仪光电(苏州)有限公司 Display device, method for establishing current correction value, and current correction system

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0955165A (en) * 1995-08-11 1997-02-25 Fujitsu Ltd Display adjusting device, display adjusting method, and display adjusted using the same
JPH10293558A (en) * 1997-04-22 1998-11-04 Nichia Chem Ind Ltd LED display unit, display device using the same, and lighting method
US6081254A (en) * 1993-08-12 2000-06-27 Hitachi, Ltd. Color correction system of imaging apparatus
US6243059B1 (en) * 1996-05-14 2001-06-05 Rainbow Displays Inc. Color correction methods for electronic displays
JP2001197332A (en) * 1999-11-26 2001-07-19 Inst Fuer Neurosimulation & Bildtechnologien Gmbh Method for determining and at least partially correcting defects in an image reproduction system and apparatus for implementing the method
JP2009093181A (en) * 2007-10-10 2009-04-30 Barco Nv Method for adjusting the display of an image, method for deriving a correction signal, image processor, display system, computer program product, machine readable storage device, and transmission of a computer program product
US20150228704A1 (en) * 2014-02-11 2015-08-13 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
JP2017054112A (en) * 2015-09-08 2017-03-16 株式会社半導体エネルギー研究所 Display device and electronic device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6081254A (en) * 1993-08-12 2000-06-27 Hitachi, Ltd. Color correction system of imaging apparatus
JPH0955165A (en) * 1995-08-11 1997-02-25 Fujitsu Ltd Display adjusting device, display adjusting method, and display adjusted using the same
US6243059B1 (en) * 1996-05-14 2001-06-05 Rainbow Displays Inc. Color correction methods for electronic displays
JPH10293558A (en) * 1997-04-22 1998-11-04 Nichia Chem Ind Ltd LED display unit, display device using the same, and lighting method
JP2001197332A (en) * 1999-11-26 2001-07-19 Inst Fuer Neurosimulation & Bildtechnologien Gmbh Method for determining and at least partially correcting defects in an image reproduction system and apparatus for implementing the method
JP2009093181A (en) * 2007-10-10 2009-04-30 Barco Nv Method for adjusting the display of an image, method for deriving a correction signal, image processor, display system, computer program product, machine readable storage device, and transmission of a computer program product
US20150228704A1 (en) * 2014-02-11 2015-08-13 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
JP2017054112A (en) * 2015-09-08 2017-03-16 株式会社半導体エネルギー研究所 Display device and electronic device

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020129490A1 (en) * 2018-12-21 2020-06-25 Eizo株式会社 Information processing system, information processing method, and computer program
JP2020101701A (en) * 2018-12-21 2020-07-02 Eizo株式会社 Information processing system, information processing method, and computer program
CN113924612B (en) * 2019-06-13 2024-04-05 索尼集团公司 Image processing apparatus, image processing method, and display apparatus
US11869449B2 (en) 2019-06-13 2024-01-09 Saturn Licensing Llc Image processing device, image processing method, display device having artificial intelligence function, and method of generating trained neural network model
CN113924612A (en) * 2019-06-13 2022-01-11 索尼集团公司 Image processing apparatus, image processing method, display apparatus having artificial intelligence function, and method of generating training neural network model
JPWO2021156708A1 (en) * 2020-02-07 2021-08-12
US12488440B2 (en) 2020-02-07 2025-12-02 Semiconductor Energy Laboratory Co., Ltd. Image system display bright spot correction system
JP7736897B2 (en) 2020-02-07 2025-09-09 株式会社半導体エネルギー研究所 Image Processing System
TWI896430B (en) * 2020-02-07 2025-09-01 日商半導體能源研究所股份有限公司 Generating device
JP2025026981A (en) * 2020-02-07 2025-02-26 株式会社半導体エネルギー研究所 Image Processing System
TWI867152B (en) * 2020-02-07 2024-12-21 日商半導體能源研究所股份有限公司 Image processing system
JP7594555B2 (en) 2020-02-07 2024-12-04 株式会社半導体エネルギー研究所 Image Processing System
WO2021156708A1 (en) * 2020-02-07 2021-08-12 株式会社半導体エネルギー研究所 Image processing system
KR20210158566A (en) * 2020-06-24 2021-12-31 엘지디스플레이 주식회사 Display device, method for compensation data signal of display device, and a method of generating a compensation model based on a deep learning of a display device
US11854497B2 (en) 2020-06-24 2023-12-26 Lg Display Co., Ltd. Display apparatus, method for compensating for data signal thereof, and method for generating deep learning-based compensation model
KR102690525B1 (en) 2020-06-24 2024-07-30 엘지디스플레이 주식회사 Display device, method for compensation data signal of display device, and a method of generating a compensation model based on a deep learning of a display device
WO2021261859A1 (en) * 2020-06-24 2021-12-30 엘지디스플레이 주식회사 Display apparatus, method for compensating for data signal thereof, and method for generating deep learning-based compensation model
US11842276B2 (en) * 2020-08-26 2023-12-12 Samsung Display Co., Ltd. Display device including a light-emitting mode and a neural network mode
US20220067515A1 (en) * 2020-08-26 2022-03-03 Samsung Display Co., Ltd. Display device
CN116472575A (en) * 2021-11-18 2023-07-21 瑞仪光电(苏州)有限公司 Display device, method for establishing current correction value, and current correction system
CN115206230B (en) * 2022-07-29 2023-04-28 浙江传媒学院 Driving circuit and driving control method thereof
CN115206230A (en) * 2022-07-29 2022-10-18 浙江传媒学院 Drive circuit and drive control method thereof
CN115953386A (en) * 2023-01-06 2023-04-11 山东省计算中心(国家超级计算济南中心) A detection method for surface defects of lightweight gears based on MSTA-YOLOv5

Similar Documents

Publication Publication Date Title
JP7651601B2 (en) Data processing method and display system
JP7254994B2 (en) machine learning system
JP2018194719A (en) Display system and electronic apparatus
JP7146778B2 (en) display system
TWI742228B (en) Display device, display module, and electronic device
JP2023009074A (en) Semiconductor device
JP7395680B2 (en) semiconductor equipment
US7928932B2 (en) Display element drive circuit and display apparatus
JP2019204090A (en) Semiconductor device and electronic equipment
JP2018136537A (en) Semiconductor device and display system
WO2018172881A1 (en) Semiconductor device, display system, and electronic device
CN103137093A (en) Display device and method of driving the same
CN114787901B (en) Display device and video wall display system including the same
JP2022058453A (en) Semiconductor device, display system, and electronic apparatus
JP2018146648A (en) Display system and electronic apparatus
WO2019111092A1 (en) Display device and method for operating same
JP2018151452A (en) Semiconductor device, display system and electronic apparatus
WO2019048978A1 (en) SYSTEM FOR PROVIDING VIRTUAL REALITY

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210518

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210716

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210917

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220118

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20220318

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220519

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220712

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20221003