JP2018189715A5 - - Google Patents

Description

液晶表示装置と比較して、一般のＯＬＥＤ表示装置は、より長いデータ書き込み時間を必要とする。そのため、デマルチプレクサの動作による遅延時間により、ＯＬＥＤ表示装置における書き込み時間が不足し得る。また、デマルチプレクサをパネル上に実装する構成は、より広い額縁領域を必要とする。さらに、高精細化に伴い、データ線と画素回路との間の距離が小さくなり、クロストークの影響が大きくなる。

［画素回路］
絶縁基板１１１上には、複数の副画素のアノード電極にそれぞれ供給する電流を制御する複数の回路（画素回路）が形成されている。図３Ａは、画素回路の構成例を示す。各副画素は、第１のトランジスタＴ１と、第２のトランジスタＴ２と、第３のトランジスタＴ３と、保持容量Ｃ１とを含む画素回路と、ＯＬＥＤ素子Ｅ１とを含む。トランジスタは、ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）である。以下、第１のトランジスタＴ１〜第３のトランジスタＴ３をそれぞれトランジスタＴ１〜トランジスタＴ３と略記する。

画素回路は、絶縁基板１５１と封止基板２００との間に形成されている。画素回路は、下部電極（例えば、アノード電極１６２）と、上部電極（例えば、カソード電極１６６）と、有機発光膜１６５とを含む。図４は、トップエミッション型の副画素の例を示し、カソード電極１６６は、有機発光膜１６５からの光を封止基板２００に向けて透過させる透明電極である。副画素は、ボトムエミッション型であってもよい。

アノード電極１６２の上に、ＯＬＥＤ素子を分離する絶縁性の画素定義層（Ｐｉｘｅｌ Ｄｅｆｉｎｉｎｇ Ｌａｙｅｒ：ＰＤＬ）１６３が形成されている。画素定義層１６３は、素子分離膜とも呼ぶ。ＯＬＥＤ素子は、積層された、アノード電極１６２、有機発光膜１６５、及びカソード電極１６６（の部分）で構成される。ＯＬＥＤ素子は、画素定義層１６３の開口に形成されている。このように、画素定義層１６３の開口が、各副画素それぞれの発光領域を規定する。

Ｂ発光領域５３２は、図５Ａと異なる態様で形成、配置されてもよい。例えば、主画素行において、Ｂ発光領域５３２は均等に配列されてもよい。これにより、図５Ａの構成例と比較して、画像品質を上げることができる。Ｂ副画素ペアにおいて、二つのＢ発光領域５３２の間の行方向における中心点は、当該画素ペアの間の行方向における中心点と異なっていてもよい。

データ線Ｘａｍは、主画素列５５１ｍにおける全Ｒ副画素及び半分のＧ副画素に接続されている。データ線Ｘｂｍは、主画素列５５１ｍにおける全Ｂ副画素及び残り半分のＧ副画素に接続されている。主画素列５５１ｍにおけるＧ副画素は、データ線Ｘａｍとデータ線Ｘｂｍに交互に接続されている。図７Ｂの例において、データ線Ｘａｍは偶数番目主画素行のＧ副画素に接続され、データ線Ｘｂｍは、奇数番目主画素行のＧ副画素に接続されている。

データ線Ｘａｍ＋１は、主画素列５５１ｍ＋１における全Ｒ副画素及び半分のＧ副画素に接続されている。データ線Ｘｂｍ＋１は、主画素列５５１ｍ＋１における全Ｂ副画素及び残り半分のＧ副画素に接続されている。主画素列５５１ｍ＋１におけるＧ副画素は、データ線Ｘａｍ＋１とデータ線Ｘｂｍ＋１に交互に接続されている。図７Ｂの例において、データ線Ｘａｍ＋１は偶数番目主画素行のＧ副画素に接続され、データ線Ｘｂｍ＋１は、奇数番目主画素行のＧ副画素に接続されている。

Claims (10)

1. マトリックス状に配列された主画素と、
   行方向に延び、前記行方向に垂直な列方向に配列された、走査線と、
   前記列方向に延び、前記行方向に配列された、データ線と、
   を含み、
   前記主画素のそれぞれは、第１色副画素、第２色副画素、及び第３色副画素を含み、
   前記第２色副画素は、前記第１色副画素に対して、前記行方向に配置され、
   前記第３色副画素は、前記第１色副画素に対して、前記列方向に配置され、
   前記第１色副画素、前記第２色副画素、及び前記第３色副画素それぞれは、トランジスタと、前記トランジスタに接続される第１電極と、前記第１電極上に形成される素子分離膜と、前記素子分離膜に設けた開口を覆うように形成される発光材料部と、前記発光材料部上に形成される第２電極と、を含み、
   前記素子分離膜の開口が、前記第１色副画素、前記第２色副画素、及び前記第３色副画素それぞれの発光領域を規定し、
   前記第１色副画素、前記第２色副画素、及び前記第３色副画素は、それぞれ、前記走査線のうちの１本の走査線及び前記データ線のうちの１本のデータ線と接続し、
   前記行方向における前記主画素の数はＭ（Ｍは自然数）であり、前記列方向における前記主画素の数はＮであり、
   前記走査線の数は、（３／２）Ｎ（Ｎは正の偶数）であり、
   前記走査線のそれぞれが接続された副画素の数は、２Ｍであり、
   前記データ線の数は、２Ｍであり、
   前記データ線のそれぞれに接続された主画素の数は、Ｎであり、
   前記データ線のそれぞれに接続された副画素の数は、（３／２）Ｎである、表示装置。
2. 請求項１に記載の表示装置であって、
   前記第３色の発光材料の発光寿命は、前記第１色及び前記第２色の発光材料の発光寿命よりも短く、
   前記第３色副画素は、前記第１色副画素及び前記第２色副画素の双方に対して、前記列方向に配置されており、
   前記第３色副画素の発光領域は、前記第１色副画素及び前記第２色副画素の発光領域よりも広い、表示装置。
3. 請求項２に記載の表示装置であって、
   前記第１色、前記第２色、及び前記第３色は、それぞれ、赤色、緑色、及び青色である、表示装置。
4. 請求項２に記載の表示装置であって、
   前記主画素それぞれにおいて、前記第１色副画素、前記第２色副画素、及び前記第３色副画素の間において発光材料部は分離され、
   前記行方向において隣接する主画素からなるペアそれぞれにおいて、第３色副画素の発光材料部は連続し、前記第３色副画素の間において発光領域は分離され、
   前記行方向において、隣接ペアの間において前記第３色副画素の発光材料部は分離されている、表示装置。
5. 請求項４に記載の表示装置であって、
   第１主画素行において、隣接する主画素のペアそれぞれは、奇数列の主画素と次の偶数列の主画素で構成され、
   前記第１主画素行に隣接する第２主画素行において、隣接する主画素のペアそれぞれは、偶数列の主画素と次の奇数列の主画素で構成されている、表示装置。
6. 請求項２に記載の表示装置であって、
   前記主画素それぞれにおいて、前記第１色副画素の発光領域と前記第２色副画素の発光領域との間を、データ線が前記列方向において延びている、
   列方向に延びる電力供給線とデータ線とが、行方向において交互に配列されている、表示装置。
7. 請求項１に記載の表示装置であって、
   前記走査線は、１本の主画素行に含まれる副画素のうちの２／３の副画素に接続された第１種走査線と、隣接する２本の主画素行の各主画素行に含まれる副画素のうちの１／３の副画素に接続された第２種走査線と、で構成される、表示装置。
8. 請求項１に記載の表示装置であって、
   前記第１色、前記第２色、及び前記第３色は、それぞれ、赤色、青色、及び緑色であり、
   前記第２色副画素は、前記第１色副画素及び前記第３色副画素に対して、前記行方向において配置されている、表示装置。
9. マトリクス状に配列された複数の主画素と、
   行方向に延び、前記行方向に垂直な列方向に配列された、複数の走査線と、
   前記列方向に延び、前記行方向に配列された、複数のデータ線と、
   を含み、
   前記主画素のそれぞれは、自発光素子を含む、第１色副画素、第２色副画素、及び第３色副画素を含み、
   前記複数の走査線は、前記行方向に配置された第１主画素群に含まれる第１色副画素と第２色副画素とに接続する第１走査線と、前記第１主画素群に隣接する、前記行方向に配置された第２主画素群に含まれる第２色副画素と、前記第１主画素群に含まれる第３色副画素とに接続する第２走査線とを含み、
   前記複数のデータ線は、前記列方向に配置された複数の主画素に含まれる第１色副画素と第３色副画素とに接続する第１データ線と、前記列方向に配置された複数の主画素に含まれる第２色副画素と前記第１データ線が接続していない第３色副画素とに接続する第２データ線とを含む、表示装置。
10. 請求項９に記載の表示装置であって、
    前記複数の走査線は、さらに、前記第２主画素群に含まれる複数の第１色副画素と複数の第３色副画素とに接続する第３走査線を含む、表示装置。