[go: up one dir, main page]

JP2018186328A - サーキュレータ - Google Patents

サーキュレータ Download PDF

Info

Publication number
JP2018186328A
JP2018186328A JP2017085312A JP2017085312A JP2018186328A JP 2018186328 A JP2018186328 A JP 2018186328A JP 2017085312 A JP2017085312 A JP 2017085312A JP 2017085312 A JP2017085312 A JP 2017085312A JP 2018186328 A JP2018186328 A JP 2018186328A
Authority
JP
Japan
Prior art keywords
ground
signal
circulator
die pad
ferrite substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017085312A
Other languages
English (en)
Inventor
幸宣 垂井
Yukinori Tarui
幸宣 垂井
石橋 秀則
Hidenori Ishibashi
秀則 石橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2017085312A priority Critical patent/JP2018186328A/ja
Publication of JP2018186328A publication Critical patent/JP2018186328A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Non-Reversible Transmitting Devices (AREA)

Abstract

【課題】信頼性を向上させながら低コスト化、小型化できるサーキュレータを得ること。【解決手段】サーキュレータ100は、複数の信号端子60aと、複数の信号端子60aを取り囲む複数のグランド端子60bと、ダイパッド6と、信号パターン30aを有し、ダイパッド6上に設けられるフェライト基板3と、信号端子60aと信号パターン30aとを電気的に接続するワイヤ32と、複数の信号端子60a、複数のグランド端子60b及びダイパッド6が露出するように、ダイパッド6、フェライト基板3及びワイヤ32を覆うモールド樹脂4からなるモールドパッケージ50と、モールドパッケージ50上に設けられる永久磁石2とを備えることを特徴とする。【選択図】図1

Description

本発明は、非可逆回路素子であるサーキュレータに関する。
特許文献1に開示されるサーキュレータは、表面実装によりサーキュレータを樹脂基板上に配置することで、接着工程を不要とし、またワイヤボンドを不要として、製作コストを低減している。
特許第6000466号公報
しかしながら特許文献1に開示されるサーキュレータは、基板中に表裏導通VIAが必要であり、これによる基板の製作コストが増加すると共に基板の信頼性が低下するという課題がある。また特許文献1に開示されるサーキュレータでは、表裏導通VIA内への接着剤のブリードアウトを避けるために、スペーサからVIAまでの距離を離す必要があり、パターンが大型化するという課題がある。
本発明は、上記に鑑みてなされたものであって、信頼性を向上させながら小型化できるサーキュレータを得ることを目的とする。
上述した課題を解決し、目的を達成するために、本発明のサーキュレータは、複数の信号端子と、複数の信号端子を取り囲む複数のグランド端子と、ダイパッドと、信号パターンを有し、ダイパッド上に設けられるフェライト基板と、信号端子と信号パターンとを電気的に接続するワイヤと、複数の信号端子及び複数のグランド端子が露出するように、ダイパッド、フェライト基板及びワイヤを覆う樹脂からなるモールドパッケージと、モールドパッケージ上に設けられる永久磁石とを備えることを特徴とする。
本発明によれば、信頼性を向上させながら小型化できるという効果を奏する。
本発明の実施の形態1に係るサーキュレータの断面図 図1に示すモールドパッケージ内のモールド成形前のフェライト基板及びダイパッドをX軸方向の一方側から見た図 図1に示すモールドパッケージをX軸方向の他方側から見た図 本発明の実施の形態2に係るサーキュレータが備えるモールドパッケージのモールド成形前のフェライト基板及びダイパッドをX軸方向の一方側から見た図 図4に示すフェライト基板に設けられるパターンを示す図 図4に示すフェライト基板に設けられるグランドパターンを示す図 図4に示すモールドパッケージをX軸方向の他方側から見た図 本発明の実施の形態2に係るサーキュレータが備える導電膜に接続されるスルーホールを示す図
以下に、本発明の実施の形態に係るサーキュレータを図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
実施の形態1.
図1は本発明の実施の形態1に係るサーキュレータの断面図である。図2は図1に示すモールドパッケージ内のモールド成形前のフェライト基板及びダイパッドをX軸方向の一方側から見た図である。図3は図1に示すモールドパッケージをX軸方向の他方側から見た図である。
図1に示すように多層樹脂基板1は、多層樹脂基板1のX軸方向の一端側の第1の板面1aと、多層樹脂基板1のX軸方向の他端側の第2の板面1bとを有する。多層樹脂基板1の第1の板面1aには、導電性のグランドパターンである第1のグランド面11aが設けられる。多層樹脂基板1の第2の板面1bには、導電性のグランドパターンである第2のグランド面11bが設けられる。また多層樹脂基板1の中には内層グランド面11cが設けられる。多層樹脂基板1には、X軸方向に伸びる複数のグランドVIAホール12と、X軸方向に伸びる複数の信号VIAホール13とが形成される。複数のグランドVIAホール12及び信号VIAホール13は、Y軸方向に互いに離間して配列される。図1では、左手系のXYZ座標において、サーキュレータ100及び多層樹脂基板1の配列方向がX軸方向とされ、複数のグランドVIAホール12の配列方向がY軸方向とされ、X軸方向及びY軸方向の双方に直交する方向がZ軸方向とされる。
グランドVIAホール12のX軸方向の一端は第1のグランド面11aに接続される。グランドVIAホール12のX軸方向の他端は第2のグランド面11bに接続される。信号VIAホール13のX軸方向の一端はトリプレート線路14に接続される。信号VIAホール13のX軸方向の他端は信号パッド15に接続される。
多層樹脂基板1の内部に設けられるトリプレート線路14は、第1のグランド面11aと内層グランド面11cとの間に位置する。すなわちトリプレート線路14は同一電位のグランドに取り囲まれるように設けられている。
実施の形態1に係るサーキュレータ100は、多層樹脂基板1の第2の板面1b側に設けられている。サーキュレータ100は、永久磁石2とモールドパッケージ50とを備える。モールドパッケージ50は、フェライト基板3と、モールド樹脂4と、導電膜5と、ダイパッド6と、導電性接続部材としてのワイヤ32と、信号端子60aと、グランド端子60bとで構成される。
永久磁石2は、バイアス磁界をフェライト基板3に印加する磁石であり、永久磁石2にはフェライト磁石又は希土類磁石を例示できる。フェライト磁石の材料には、六方晶のマグネトプランバイト構造を持つSr(ストロンチウム)フェライト又はBa(バリウム)フェライトを例示できる。希土類磁石の材料には、サマリウムコバルト磁石、ネオジム磁石、プラセオジム磁石又はサマリウム鉄窒素磁石を例示できる。
方形形状の永久磁石2のY軸方向の幅は、導電膜5に覆われたモールド樹脂4のY軸方向の幅と等しい。永久磁石2の幅をモールド樹脂4の幅と等しくすることにより、永久磁石2とモールドパッケージ50の相対位置のばらつきが抑制されるため、永久磁石2の位置に依存して変動するサーキュレータ100の電気特性の均一化が図れる。
フェライト基板3の実装されるダイパッド6の材料としては、Cu(銅)、コバール、Ni(ニッケル)などの磁性体を例示できる。銅の代わりに、コバール又はNiなどの磁性体を用いることにより、永久磁石2によりダイパッド6が磁化するため、これらの2つの磁石によりフェライト基板3内の静磁界分布がさらに均一化され、特性の揃ったサーキュレータ100が得られる。なお、永久磁石2の外周には、ダイパッド6と同様の磁性体を設けてもよい。永久磁石2の外周及び上部に磁性体を設けることにより永久磁石2から外部への漏れ出し静磁界が低下するため、複数のサーキュレータ100を隣接して配列した場合、隣接する永久磁石2同士の反発力が低下し、複数のサーキュレータ100同士や、他の磁性材料同士を近くに配置できる。
モールドパッケージ50の信号端子60aは、半田7を介して、多層樹脂基板1の信号パッド15に接続される。またモールドパッケージ50の信号端子60aは、ワイヤ32を介して、フェライト基板3の信号パターン30aに接続される。トリプレート線路14、信号VIAホール13、信号パッド15、半田7、信号端子60a、ワイヤ32及び信号パターン30aは、互いに電気的に接続される。
多層樹脂基板1のY軸方向の端面寄りに設けられる複数のグランドVIAホール12は、トリプレート線路14及び信号VIAホール13を取り囲むように配置されている。そのため、これらのグランドVIAホール12により、トリプレート線路14に伝送されるRF(Radio Frequency)信号の多層樹脂基板1の周囲への漏えいが抑制される。
モールドパッケージ50のグランド端子60bは、半田7を介して、多層樹脂基板1の第2のグランド面11bに接続される。第1のグランド面11aと、多層樹脂基板1のY軸方向の端面寄りに設けられる複数のグランドVIAホール12と、多層樹脂基板1のY軸方向の端面寄りに設けられる第2のグランド面11bと、グランド端子60bとは、互いに電気的に接続される。
ダイパッド6は、半田7を介して、多層樹脂基板1の中央寄りに設けられる第2のグランド面11bに接続される。第1のグランド面11aと、多層樹脂基板1の中央寄りに設けられる複数のグランドVIAホール12と、多層樹脂基板1の中央寄りに設けられる第2のグランド面11bと、半田7と、ダイパッド6とは、互いに電気的に接続される。
フェライト基板3の上面側、すなわちフェライト基板3の永久磁石2側の面は、モールド樹脂4で覆われている。またモールドパッケージ50の上面側、すなわちモールドパッケージ50のフェライト基板3側の面は、モールド樹脂4で覆われている。従って、フェライト基板3の信号パターン30aと、ワイヤ32と、モールドパッケージ50の信号端子60aと、モールドパッケージ50のグランド端子60bとは、モールド樹脂4で覆われている。
一方、モールドパッケージ50の下面側、すなわちモールドパッケージ50の多層樹脂基板1側の面は、モールド樹脂4で覆われることなく露出している。従って、モールドパッケージ50の信号端子60a及びグランド端子60bは、それぞれの多層樹脂基板1側の面がモールド樹脂4で覆われることなく露出している。なお、図3に示すモールドパッケージ50の放熱用の導体パターン60c(ダイパッド6に等しい)もモールド樹脂4で覆われることなく露出している。
図1に示すように、モールド樹脂4の表面には、導電膜5が形成されている。導電膜5は、無電解メッキ又は導電性接着剤等の導電性を有する被膜であり、メッキ被膜の材料には、Ni又はAg(銀)等を例示でき、導電性接着剤には、銀粒子を含むエポキシ材料等を例示できる。モールド樹脂4の上側には、導電膜5を介して、永久磁石2が設けられている。永久磁石2は、接着等により導電膜5に固定される。なお、導電膜5への永久磁石2の固定方法は、接着に限定されず、導電膜5に永久磁石2を固定できれば接着以外の方法でもよく、例えばネジなどの締結部材で固定してもよい。また実施の形態1では、モールド樹脂4に導電膜5が設けられているが、導電膜5を省いて直接モールド樹脂4に永久磁石2を固定してもよい。但し導電膜5は電磁シールドの機能を果たすため、モールド樹脂4に導電膜5が設けるほうが望ましい。導電膜5による効果の詳細は後述する。
図1に示すように、モールドパッケージ50を構成するフェライト基板3及びダイパッド6は、X軸方向に積層され、フェライト基板3は、接着剤等でダイパッド6に固定される。その後トランスファーモールド等により上部をモールド樹脂4で封止され、最後に導電膜5が被膜される。
フェライト基板3は、第1の板面31a及び第2の板面31bを有する。第1の板面31aは、フェライト基板3のY軸方向の一端側の板面である。第2の板面31bは、フェライト基板3のY軸方向の他端側の板面である。図2に示すように、フェライト基板3の第2の板面31b側には、円形の信号パターン30aが設けられている。またモールドパッケージ50には、図2及び図3に示すように、複数の信号端子60aと、複数のグランド端子60bとが設けられている。
図2に示すように、モールドパッケージ50の複数の信号端子60aは、フェライト基板3の信号パターン30aの周囲全体を取り囲むように互いに離間して配置されている。モールドパッケージ50の複数のグランド端子60bは、信号端子60aの周囲全体を取り囲むように互いに離間して配置されている。図3に示すモールドパッケージ50の信号端子60a及びグランド端子60bは、リフロー工程等で図1に示す多層樹脂基板1上に表面実装される。
図3に示すように、モールドパッケージ50の裏面の中央には、放熱及びグランド接続用の導体パターン60cが設けられている。モールドパッケージ50の裏面は、図1に示す多層樹脂基板1側の面である。導体パターン60cは、複数の信号端子60aに取り囲まれるように設けられている。なお、サーキュレータ100の発熱量が高い場合には、モールドパッケージ50の導体パターン60cと図1に示す第1のグランド面11aとの間に、放熱用VIAを設けてもよいし、コイン形状の導体を設けてもよい。放熱用VIAやコイン形状の導体を設けることにより、フェライト基板3で発生した熱が第1のグランド面11aに伝わり、放熱性が向上する。
このように構成された実施の形態1に係るサーキュレータ100によれば、永久磁石2のY軸方向の幅をフェライト基板3のY軸方向の幅よりも広げることができるため、フェライト基板3内部の磁界分布が均一化され、従来構成において、永久磁石2の位置がフェライト基板3に対して変動し、フェライト基板3内の磁界が変化することによる電気特性が変動する電気特性の磁石位置感受性が低下し、電気特性の揃ったサーキュレータ100の製造が可能となる。
また、モールド樹脂4と概略同サイズの永久磁石2を採用することにより、磁石設置誤差がさらに低減される。また実施の形態1に係るサーキュレータ100では、モールド樹脂4が、永久磁石2とフェライト基板3との間の非導電性のスペーサを兼ねるため、特許文献1に開示されるスペーサ、すなわち永久磁石と磁性体との間に配置されるスペーサを設ける必要がない。
また実施の形態1に係るサーキュレータ100では、永久磁石2がモールド樹脂4を介してフェライト基板3に固定される。そのため、永久磁石2をモールド樹脂4に直接固定する場合に発生する接着剤のブリードアウトがなく、信号パターン30aの近くに、ワイヤボンディング用のパッドの配置が可能となり、サーキュレータ100を小型化できる。
なお、モールド樹脂4は、トランスファーモールド成形等の技術を用いることで複数のモールド樹脂4を一括で製造することが可能であり、また表面実装が可能であるためサーキュレータ100の組立に伴うコストを低減できる。
また導電膜5は、モールド樹脂4への導電性材料の塗布により設けることができ、モールドパッケージ50のグランド端子60bと電気的に接続されると共に、多層樹脂基板1の第2のグランド面11bと電気的に接続される。そのため、サーキュレータ100全体を取り囲む形状の電磁シールド機構を追加することなく、フェライト基板3及びワイヤ32に伝送されるRF信号の周囲への漏えいが抑制され、サーキュレータ100が実装されるモジュールの構成部品を低減でき、モジュールの小型化が図れる。また本構成により、フェライト基板3にスル−ホールや、裏面のソルダーボール又は銅ピラーといった導電性の微細接合材が不要となり、サーキュレータ100の製造コストを低減できる。
実施の形態2.
図4は本発明の実施の形態2に係るサーキュレータが備えるモールドパッケージのモールド成形前のフェライト基板及びダイパッドをX軸方向の一方側から見た図である。図5は図4に示すフェライト基板に設けられるパターンを示す図である。図6は図4に示すフェライト基板に設けられるグランドパターンを示す図である。図7は図4に示すモールドパッケージをX軸方向の他方側から見た図である。図8は本発明の実施の形態2に係るサーキュレータが備える導電膜に接続されるスルーホールを示す図である。
図4に示すように、フェライト基板3の第2の板面31bには、第1のグランドパターン30bが設けられている。第1のグランドパターン30bは、信号パターン30aの周囲を取り囲むように設けられている。図6に示すように、フェライト基板3の第1の板面31a側には、第2のグランドパターン30cが設けられている。図6に示す第2のグランドパターン30cは、図7に示すダイパッド6に実装される。第1のグランドパターン30b及び第2のグランドパターン30cは、X軸方向に伸びる第1のスルーホール36により電気的に接続される。また図4に示す第1のグランドパターン30bと図8に示す導電膜5は、第2のスルーホール37により電気的に接続される。第2のスルーホール37は、図1に示すモールド樹脂4の内部に設けられている。図4中には第2のスルーホール37の接続位置も同時に示してある。
モールド樹脂4の外周が導電膜5で電気的に閉じられているため、電気的要求特性の実現等でフェライト基板3のサイズの増加に伴いモールド樹脂4を大型化した場合、グランド面が全周閉じられることによるキャビティ共振が動作周波数に近くなる恐れがある。実施の形態2によれば、ダイパッド6と導電膜5とが、第1のスルーホール36及び第2のスルーホール37で電気的に接続されるため、共振周波数が上昇し所望のサーキュレータ動作が確保される。なお第1のスルーホール36及び第2のスルーホール37の数量と位置は、動作周波数により決定され、またモールド樹脂4及びフェライト基板3の誘電率により決定される。なお、第1のグランドパターン30bは、第1のスルーホール36及び第2のスルーホール37が配置された領域のみに帯状に配置してもよい。信号端子60aの一部を、多層樹脂基板1内のグランドVIAホール12に接続されたグランド端子61とし、第1のグランドパターン30bとグランド端子61とをワイヤで接続することにより、RF端子を取り囲むようにグランド端子が配置可能となり、信号パターン30a上のRF信号を多層樹脂基板1のトリプレート線路14に低反射で電気的に接続可能となる。
以上の実施の形態に示した構成は、本発明の内容の一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、構成の一部を省略、変更することも可能である。
1 多層樹脂基板、1a,31a 第1の板面、1b,31b 第2の板面、2 永久磁石、3 フェライト基板、4 モールド樹脂、5 導電膜、6 ダイパッド、7 半田、11a 第1のグランド面、11b 第2のグランド面、11c 内層グランド面、12 グランドVIAホール、13 信号VIAホール、14 トリプレート線路、15 信号パッド、30a 信号パターン、30b 第1のグランドパターン、30c 第2のグランドパターン、32 ワイヤ、36 第1のスルーホール、37 第2のスルーホール、50 モールドパッケージ、60a 信号端子、60b,61 グランド端子、60c 導体パターン、100 サーキュレータ。

Claims (5)

  1. 複数の信号端子と、
    前記複数の信号端子を取り囲む複数のグランド端子と、
    ダイパッドと、
    信号パターンを有し、前記ダイパッド上に設けられるフェライト基板と、
    前記信号端子と前記信号パターンとを電気的に接続するワイヤと、
    前記複数の信号端子及び前記複数のグランド端子が露出するように、前記ダイパッド、前記フェライト基板及び前記ワイヤを覆う樹脂からなるモールドパッケージと、
    前記モールドパッケージ上に設けられる永久磁石と
    を備えることを特徴とするサーキュレータ。
  2. 前記樹脂の外周を覆う導電膜を備え、
    前記複数のグランド端子は前記導電膜と電気的に接続されていることを特徴とする請求項1に記載のサーキュレータ。
  3. 前記フェライト基板は、
    前記信号パターンの周囲を取り囲むように前記フェライト基板の一端側に設けられる第1のグランドパターンと、
    前記ダイパッドと対向して前記フェライト基板の他端側に設けられる第2のグランドパターンと、
    前記第1のグランドパターンと前記第2のグランドパターンとを電気的に接続する第1のスルーホールと
    を備え
    前記樹脂には、前記導電膜と前記第1のグランドパターンとを電気的に接続する第2のスルーホールが設けられることを特徴とする請求項2に記載のサーキュレータ。
  4. 前記永久磁石は、方形形状であり、
    前記永久磁石の幅は、前記樹脂の幅と等しいことを特徴とする請求項1から3の何れか一項に記載のサーキュレータ。
  5. 前記ダイパッドは磁性体で構成されることを特徴とする請求項1から4の何れか一項に記載のサーキュレータ。
JP2017085312A 2017-04-24 2017-04-24 サーキュレータ Pending JP2018186328A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017085312A JP2018186328A (ja) 2017-04-24 2017-04-24 サーキュレータ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017085312A JP2018186328A (ja) 2017-04-24 2017-04-24 サーキュレータ

Publications (1)

Publication Number Publication Date
JP2018186328A true JP2018186328A (ja) 2018-11-22

Family

ID=64355154

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017085312A Pending JP2018186328A (ja) 2017-04-24 2017-04-24 サーキュレータ

Country Status (1)

Country Link
JP (1) JP2018186328A (ja)

Similar Documents

Publication Publication Date Title
JP6821008B2 (ja) マイクロ波デバイス及び空中線
US9748179B2 (en) Package and method of manufacturing the same
JP4468966B2 (ja) 金属壁を用いた高周波モジュール及びその製造方法
US20210233865A1 (en) Microwave device and antenna
CN103703610B (zh) 无线模块
US10861757B2 (en) Electronic component with shield plate and shield plate of electronic component
US11456562B2 (en) Signal transmission connector and method for manufacturing same
JPWO2015053213A1 (ja) 非可逆回路
CN101371399A (zh) 非可逆电路元件及其制造方法
WO2013088618A1 (ja) 非可逆回路素子、その非可逆回路素子を含む回路を備えた通信装置及び非可逆回路素子の製造方法
US7808339B2 (en) Non-reciprocal circuit element
JP6104125B2 (ja) 非可逆回路素子およびその製造方法
JP2018186328A (ja) サーキュレータ
JP6949239B2 (ja) 空中線
US20050206015A1 (en) System and method for attenuating electromagnetic interference
JP6937964B2 (ja) 非可逆回路
JP2008263360A (ja) 高周波基板装置
CN113453522A (zh) 屏蔽构造以及电子设备
JP2016119596A (ja) サーキュレータおよびサーキュレータの製造方法
JP4208087B2 (ja) 非可逆回路素子及び通信機器
JP5083113B2 (ja) 非可逆回路素子
JP2006174161A (ja) 非可逆回路素子
JP4780311B2 (ja) 非可逆回路素子、及び、これを用いた通信機器
JP2025086181A (ja) 高周波モジュール及び通信装置
JP4563980B2 (ja) 表面実装型パッケージ及び半導体装置