JP2018185588A - Information processing device and data protection method - Google Patents
Information processing device and data protection method Download PDFInfo
- Publication number
- JP2018185588A JP2018185588A JP2017085555A JP2017085555A JP2018185588A JP 2018185588 A JP2018185588 A JP 2018185588A JP 2017085555 A JP2017085555 A JP 2017085555A JP 2017085555 A JP2017085555 A JP 2017085555A JP 2018185588 A JP2018185588 A JP 2018185588A
- Authority
- JP
- Japan
- Prior art keywords
- wiring pattern
- housing
- information processing
- wiring
- processing apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 title claims abstract description 36
- 238000000034 method Methods 0.000 title claims abstract description 9
- 238000010586 diagram Methods 0.000 description 8
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 2
- 230000004308 accommodation Effects 0.000 description 2
- 238000012790 confirmation Methods 0.000 description 2
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Images
Landscapes
- Storage Device Security (AREA)
Abstract
Description
本発明は情報処理装置及びデータ保護方法に関する。 The present invention relates to an information processing apparatus and a data protection method.
非正規な手段による機密データの読み取りを防止するため、近年の情報処理装置には耐タンパー性を備えることが求められている。不正に情報を入手する行為(以下、タンパー行為と称する)を防ぐ構造として、例えば、特許文献1に記載された情報処理措置が知られている。 In order to prevent confidential data from being read by unauthorized means, recent information processing apparatuses are required to have tamper resistance. As a structure for preventing an act of illegally obtaining information (hereinafter referred to as a tamper act), for example, an information processing measure described in Patent Document 1 is known.
特許文献1に記載された情報処理装置は、セキュリティ情報の情報処理を行うための電子部品を収容したセキュリティケースと、これが物理的な開放作用を受けたときこれを検出できるプリントパターン配線と、プリントパターン配線に異常があると判断された場合、メモリからセキュリティ情報を消去または読み出し不能にするメモリ処理手段とを有している。 An information processing apparatus described in Patent Document 1 includes a security case that houses an electronic component for performing information processing of security information, a print pattern wiring that can detect this when it is physically opened, and a print Memory processing means for making it impossible to erase or read security information from the memory when it is determined that there is an abnormality in the pattern wiring.
しかし、特許文献1に記載の情報処理装置においては、鋭利な工具により、配線と配線の間を切るようにセキュリティケースが開けられた場合、異常を検出することができない。 However, in the information processing apparatus described in Patent Document 1, when the security case is opened with a sharp tool so as to cut between the wires, an abnormality cannot be detected.
本発明の目的は、上述した課題を鑑み、耐タンパー性を備えた情報処理装置及びデータ保護方法を提供することにある。 In view of the above-described problems, an object of the present invention is to provide an information processing apparatus and a data protection method having tamper resistance.
本発明の一態様にかかる情報処理装置は、筐体と、前記筐体の少なくとも一面に設けられた第1の配線パターン及び第2の配線パターンと、前記第1の配線パターンの導通及び前記第2の配線パターンの導通を判定する判定手段とを有し、前記第1の配線パターンは、所定の方向に往復する一連の配線を備え、前記第2の配線パターンは、前記所定の方向と交差する方向に往復する一連の配線を備え、前記第1の配線パターンが配置される領域と前記第2の配線パターンが配置される領域とが重複するように前記第1の配線パターン及び前記第2の配線パターンが前記筐体に設けられている。 An information processing apparatus according to one embodiment of the present invention includes a housing, a first wiring pattern and a second wiring pattern provided on at least one surface of the housing, conduction of the first wiring pattern, and the first wiring pattern. And determining means for determining continuity between the two wiring patterns, wherein the first wiring pattern includes a series of wirings that reciprocate in a predetermined direction, and the second wiring pattern intersects the predetermined direction. A series of wirings that reciprocate in the direction in which the first wiring pattern and the second wiring pattern are disposed so that the region where the first wiring pattern is disposed overlaps the region where the second wiring pattern is disposed. The wiring pattern is provided on the casing.
また、本発明の一態様にかかるデータ保護方法では、筐体の少なくとも一面に設けられた第1の配線パターン及び第2の配線パターンの導通を判定し、導通がとれないと判定された場合に、前記筐体内に格納されているデータを消去し、前記第1の配線パターンは、所定の方向に往復する一連の配線を備え、前記第2の配線パターンは、前記所定の方向と交差する方向に往復する一連の配線を備え、前記第1の配線パターンが配置される領域と前記第2の配線パターンが配置される領域とが重複するように前記第1の配線パターン及び前記第2の配線パターンが前記筐体に設けられている。 In the data protection method according to one aspect of the present invention, when continuity between the first wiring pattern and the second wiring pattern provided on at least one surface of the housing is determined and it is determined that continuity cannot be obtained. The data stored in the housing is erased, and the first wiring pattern includes a series of wirings that reciprocate in a predetermined direction, and the second wiring pattern intersects the predetermined direction. The first wiring pattern and the second wiring are arranged so that a region where the first wiring pattern is arranged overlaps a region where the second wiring pattern is arranged. A pattern is provided on the housing.
本発明によれば、耐タンパー性を備えた情報処理装置及びデータ保護方法を提供することができる。 According to the present invention, it is possible to provide an information processing apparatus and a data protection method having tamper resistance.
<実施の形態の概要>
実施の形態の詳細な説明に先立って、まず、実施の形態の概要を説明する。図1は、実施の形態の概要にかかる情報処理装置1の構成の一例を示す模式図である。図1に示すように情報処理装置1は、筐体2と、配線パターン3と、配線パターン4と、判定部5とを有する。なお、図1において、筐体2については、筐体2を構成する一つの面が模式的に図示されている。また、図1において、配線パターン3については、配線が実線で示されており、配線パターン4については、配線が破線で示されている。
<Outline of the embodiment>
Prior to detailed description of the embodiment, first, an outline of the embodiment will be described. FIG. 1 is a schematic diagram illustrating an example of the configuration of the information processing apparatus 1 according to the outline of the embodiment. As illustrated in FIG. 1, the information processing apparatus 1 includes a
筐体2は、情報処理装置1の処理を実現するためのハードウェアを内部に収容することができる。配線パターン3及び配線パターン4は、筐体2の少なくとも一面に設けられている。ここで、配線パターン3は、所定の方向に往復する一連の配線を備え、配線パターン4は、この所定の方向と交差する方向に往復する一連の配線を備えている。すなわち、配線パターン3及び配線パターン4は、配線パターン3の配線の方向と、配線パターン4の配線の方向とが交差するよう筐体2の面に設けられている。また、図1に示すように、配線パターン3が配置される領域と配線パターン4が配置される領域とが重複するように配線パターン3及び配線パターン4が筐体2に設けられている。
The
判定部5は、配線パターン3の導通及び配線パターン4の導通を判定する。なお、判定部5は、判定手段とも呼ばれる。判定部5は、例えば、筐体2の内部に実装されている。
The
情報処理装置1では、上述の通り、配線方向の異なる2種類の配線パターンが重複して筐体2の面に設けられている。このため、鋭利な工具等により、例えば一方の配線パターンを掻い潜って、筐体2が切りつけられたとしても、他方の配線パターンの支障は避けられない。すなわち、タンパー行為が行われた場合、少なくともいずれか一方の配線パターンの導通がとれなくなる。このため、情報処理装置1によれば、タンパー行為を確実に検出することができる。
In the information processing apparatus 1, as described above, two types of wiring patterns having different wiring directions are provided on the surface of the
<実施の形態1>
以下、図面を参照して本発明の実施の形態について説明する。図2は、実施の形態1にかかる情報処理装置10の構成の一例を示すブロック図である。耐タンパー装置である情報処理装置10は、FPC(フレキシブルプリント基板:Flexible Printed Circuits)100A〜100Fと、制御部200と、筐体300とを有する。
<Embodiment 1>
Embodiments of the present invention will be described below with reference to the drawings. FIG. 2 is a block diagram of an example of the configuration of the
FPC100A〜100Fは、それぞれ、一般的な両面実装のFPCであり、図3に示すように3層の構造を有する。すなわち、FPC100A〜100Fは、それぞれ、パターン層101と、パターン層102と、絶縁層103とを有する。パターン層101には、配線パターン110が設けられており、パターン層102には、配線パターン120が設けられている。
Each of the
ここで、配線パターン110は、所定の方向に往復する一連の配線を備え、配線パターン120は、配線パターン110配線の方向と交差する方向に往復する一連の配線を備えている。本実施の形態では、配線パターン110の配線方向と、配線パターン120の配線方向とは直交する。また、上述の通り、FPC100A〜100Fは、配線パターンが両面に実装されているため、配線パターン110の領域と配線パターン120の領域は、重複する。
Here, the
FPC100A〜100Fは、それぞれ情報処理装置10の筐体300の内面に貼りつけられており、情報処理装置10内に実装された制御部200と電気的に接続されている。なお、図2において、FPC100A〜100Fと制御部200とを結ぶ実線は、配線パターン110と制御部200との接続を表し、FPC100A〜100Fと制御部200とを結ぶ破線は、配線パターン120と制御部200との接続を表している。このように、本実施の形態では、FPC100A〜100Fは、並列に制御部200と接続されている。
The FPCs 100 </ b> A to 100 </ b> F are respectively attached to the inner surface of the
制御部200は、各種処理を実行する電子部品である。本実施の形態では、制御部200は、特に、配線パターン110の導通の確認及び配線パターン120の導通の確認を行うことで、タンパー行為を検出する。ここで、制御部200は、筐体300の内部に格納されたデータを、配線パターン110及び配線パターン120には伝送しない。すなわち、配線パターン110及び配線パターン120が、導通を確認するためだけに用いられる。なお、制御部200の詳細については、後述する。
The
図4は、情報処理装置10の物理的な構成の一例を示す分解図である。情報処理装置10の筐体300は、制御部200などの電子部品を収容するベース部310とベース部310の蓋であるカバー部320とを備えている。なお、以下の説明では、一例として、直方体の筐体300について説明するが、筐体300の形状は任意の形状が可能である。例えば、筐体300としては、電子部品を収容する空間と、該空間の全周囲を覆う面とを有するような任意の形状が可能である。
FIG. 4 is an exploded view illustrating an example of a physical configuration of the
ベース部310は、底面311と側面312〜314により構成されている。なお、本実施の形態では、筐体300は、直方体となっており、底面311は四角形となっている。本実施の形態では、側面312〜314は、底面311の3辺を囲むように設けられているが、底面311の全周囲(すなわち、4辺)を囲むように設けられてもよい。ベース部310の底面311には、制御部200が設けられている。また、ベース部310の底面311の内側の全域には、FPC100Aが貼り付けられている。
The
カバー部320は、上面321と側面322〜325により構成されている。本実施の形態では、上面321はベース部310の底面311とほぼ同じ形状及び大きさである。カバー部320によりベース部310の収容空間を閉じるとき、上面321は、ベース部310の上部を覆い、側面322〜325は、ベース部310の周囲を覆う。
The
カバー部320の上面321の内側の全域には、FPC100Bが貼り付けられている。また、カバー部320の側面322の内側の全域には、FPC100Cが貼り付けられている。また、カバー部320の側面323の内側の全域には、FPC100Dが貼り付けられている。また、カバー部320の側面324の内側の全域には、FPC100Eが貼り付けられている。また、カバー部320の側面325の内側の全域には、FPC100Fが貼り付けられている。
The
カバー部320によりベース部310の収容空間を閉じられた状態、すなわち、筐体300が組み立てられた状態においては、特殊ねじ330によりベース部310とカバー部320とが互いに固定される。特殊ねじ330は、汎用的なねじではなく、筐体300専用のねじである。このため、筐体300は、日本工業規格(JIS)B4633に挙げられるような通常の工具では開けられない。すなわち、筐体300を開けるためには、特殊ねじ330に対応した専用の工具が必要とされる。
In a state where the accommodation space of the
このように、組み立てられた状態の筐体300の全面の内側には、隙間なく、配線パターン110と配線パターン120とが設けられることとなる。そして、図4に示すように、各面の配線パターン110、120は、それぞれ、制御部200とリード線340により電気的に接続する。より詳細には、本実施の形態では、配線パターン110における一連の配線の両端が、制御部200と電気的に接続し、また、配線パターン120における一連の配線の両端が、制御部200と電気的に接続している。これにより、制御部200において、配線パターン110の導通の確認と、配線パターン120の導通の確認とを実施することができる。
As described above, the
ここで、筐体300の各面において、配線パターン110は、図5に示すように、図中のX軸方向に配線が往復している。図5では、配線パターン120の図示は省略されている。なお、図5は、ベース部310の底面311の内側に設けられた配線パターン110を代表して示しているが、他の面に設けられた配線パターン110も同様である。
また、筐体300の各面において、配線パターン120は、図6に示すように、図中のY軸方向に配線が往復している。図6では、配線パターン110の図示は省略されている。なお、図6は、ベース部310の底面311の内側に設けられた配線パターン120を代表して示しているが、他の面に設けられた配線パターン120も同様である。
このように、筐体300の各面において、配線パターン110と配線パターン120とが互いに直交するように重ねて設けられている。言い換えると、配線パターン110が配置される領域と配線パターン120が配置される領域とが重複するように配線パターン110及び配線パターン120が筐体300に設けられている。なお、本説明において、各面における配線パターン110及び配線パターン120の組について、パターンペアと称すことがある。
Here, on each surface of the
Further, on each surface of the
Thus, on each surface of the
次に、制御部200について説明する。図7は、制御部200の構成の一例を示すブロック図である。制御部200は、電子回路が実装される制御基板210と、FPC100A〜100Fの導通を確認する電子回路である判定部221と、筐体内に格納されているデータを消去する電子回路である消去部222とを有する。判定部221と消去部222とは、信号線223により電気的に接続されている。
Next, the
判定部221には、リード線340を介して、FPC100A〜100Fが電気的に接続されている。本実施の形態では、FPC100A〜100Fは、判定部221と並列に接続されている。このため、より詳細には、FPC100Aの配線パターン110が判定部221に接続され、FPC100Aの配線パターン120が判定部221に接続されている。同様に、FPC100B〜100Fについても、配線パターン110及び配線パターン120がそれぞれ判定部221に接続されている。判定部221は、配線パターン110が導通しているか否か及び配線パターン120が導通しているか否かについて判定する。判定部221は、信号線223を介した信号の伝送により、判定結果を消去部222に通知する。
FPCs 100 </ b> A to 100 </ b> F are electrically connected to the
消去部222は、判定部221によりFPC100A〜100Fの導通がとれないと判定された場合、すなわち、いずれかの配線パターン110または配線パターン120が断線している場合に、筐体300内に格納されているデータを消去する。なお、このデータは、筐体300内のメモリ等の記憶装置(図示せず)に格納されている。この記憶装置は、制御基板210に設けられていてもよい。
The erasing
FPC100A〜100Fのいずれかにおいて、配線パターン110又は配線パターン120切断された場合、導通がとれなったことが判定部221により検知される。そして、この場合、消去部222によりデータの消去が実行されることとなる。このように、本実施の形態では、配線パターン110及び配線パターン120の導通を判定し、導通がとれないと判定された場合に、筐体300内に格納されているデータを消去するデータ保護方法も提供される。
In any of the
以上、実施の形態1の構成について説明した。上述の通り、筐体300は専用工具を使用しなければ開けることができない構成となっているため、タンパー行為を行うためには筐体300を無理やり開けるか、筐体300に穴を開ける必要がある。しかし、FPC100A〜100Fは筐体300の内部の制御部200に接続されているため、筐体300を無理やり開けた場合、FPC100A〜100Fと制御部200の電気的な接続が断たれる。このため、判定部221により断線が検知され、消去部222によりデータが消去される。筐体300に穴を開けてタンパー行為を行った場合、配線パターン110又は配線パターン120に穴が開くことになり、その結果、断線が発生する。この場合も、判定部221により断線が検知され、消去部222によりデータが消去される。
The configuration of the first embodiment has been described above. As described above, the
また、本実施の形態では、筐体300の全面にFPCが貼り付けてあるため、いずれの方向からのタンパー行為に対しても耐性を備えている。なお、このように、筐体300の全面に配線パターン110、120が設けられていることが好ましいが、配線パターン110、120が1面だけに設けられていてもよいし、筐体300の複数の面にそれぞれ設けられていてもよい。
Further, in this embodiment, since the FPC is attached to the entire surface of the
また、本実施の形態では、FPC100A〜100Fのそれぞれにおいて、配線パターン110と配線パターン120は、互いに配線の方向が交差しており、かつ、配置される領域が重複している。このため、仮に、配線パターン110と配線パターン120のうちいずれか一方の配線に平行な切り口を開けられたとしても(すなわち、一方の配線パターンを切断しないように筐体300が切られたとしても)、他方の配線パターンの配線を切断することとなる。このため、この場合も、判定部221により断線が検知され、消去部222によりデータが消去される。
In the present embodiment, in each of the
また、FPC100A〜100Fは、筐体300の内側の面に設けられている。このため、タンパー行為を行う者が外部からFPC100〜100Fを視認することはできない。このため、この者が、タンパー行為をどのように行うか対応策を考えることが困難となる。したがって、情報処理装置10は、より高い耐タンパー性を備える。
The FPCs 100 </ b> A to 100 </ b> F are provided on the inner surface of the
また、配線パターン110及び配線パターン120は、導通を確認するためだけに用いられ、筐体300の内部に格納されたデータはこれらを流れない。このため、タンパー行為によりFPC100A〜100Fを傷つけずに配線パターンを露出させたとしても、FPC100A〜100Fからデータが取り出されることはない。
Further, the
<実施の形態2>
次に、実施の形態2について説明する。実施の形態1では、FPC100A〜100Fは、並列に制御部200と接続されていたが、直列に制御部200と接続されていてもよい。図8は、実施の形態2にかかる情報処理装置10の構成の一例を示すブロック図である。なお、図8において、実線は、配線パターン110の電気的な接続関係を示し、破線は、配線パターン120の電気的な接続関係を示している。
<
Next, a second embodiment will be described. In Embodiment 1, although FPC100A-100F was connected with the
図8に示すように、本実施の形態では、は、直列に制御部200と接続されている。言い換えると、本実施の形態では、筐体300の複数の面にそれぞれ設けられたパターンペア同士が直列に接続されている。より詳細には、FPC100A〜100Fの配線パターン110は、直列に制御部200と電気的に接続している。つまり、直列に接続された配線パターン110の配線の両端が制御部200と接続されている。また、FPC100A〜100Fの配線パターン120は、直列に制御部200と電気的に接続している。つまり、直列に接続された配線パターン120の配線の両端が制御部200と接続されている。
As shown in FIG. 8, in the present embodiment, is connected to the
本実施の形態のようにFPC100A〜100Fを直列に接続させた場合でもFPC100A〜100Fが導通しているか、導通していないかを判断できる。このため、本実施の形態においても、実施の形態1と同様にタンパー行為を防ぐことができる。さらに、直列で接続した場合に制御部200で確認をする配線パターンの本数は、並列で接続した場合より少なくて済む。このため、本実施の形態によれば、実施の形態1に比べ、制御部200にかかる負担が少なくなるとともに、制御基板210の外形を小さくできるというメリットがある。なお、図8に示した直列の順序は一例であり、他の順序により接続が実現されてもよい。また、図8に示した例では、配線パターン110と配線パターン120は、別々に制御部200と接続される例を示しているが、配線パターン110と配線パターン120も直列に接続されていてもよい。
Even when the
<実施の形態の変形例>
次に、実施の形態の変形例について説明する。実施の形態1及び実施の形態2では、筐体300の6面全てにFPCを貼るために、FPC100A〜100Fの6枚のFPCが用いられた。しかしながら、筐体300の6面全てにFPCを貼るために、任意の枚数のFPCが用いられてもよい。
<Modification of Embodiment>
Next, a modification of the embodiment will be described. In the first embodiment and the second embodiment, six FPCs FPCs 100 </ b> A to 100 </ b> F are used to attach FPCs to all six surfaces of the
例えば、上記実施の形態では、カバー部320の5面にFPCを貼り付けるために、5枚のFPC100B〜100Fが用いられたが、1枚のFPC100G(図9及び図10参照)によりカバー部320の5面を覆ってもよい。なお、図9は、FPC100Gによりカバー部320の5面を覆う構成の一例を示す分解図であり、図10は、FPC100Gの展開図である。
For example, in the above embodiment, five
なお、FPCの形状及び枚数については、種々の変形例が可能であることは言うまでもない。例えば、ベース部310の側面を4面にして構成した場合には、ベース部310の底面及び側面の5面のための1枚のFPCと、カバー部320の上面のための1枚のFPCが用いられてもよい。
Needless to say, various modifications of the shape and number of FPCs are possible. For example, when the
また、実施の形態では、6面体の筐体300を示したが、4面体、8面体など、どのような形の筐体が用いられてもよい。
Further, in the embodiment, the
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、上記の実施の形態では、筐体は6面体であるが、4面体、8面体など、どのような形の筐体が用いられてもよい。 Note that the present invention is not limited to the above-described embodiment, and can be changed as appropriate without departing from the spirit of the present invention. For example, in the above embodiment, the housing is a hexahedron, but any shape of housing such as a tetrahedron or an octahedron may be used.
1、10 情報処理装置
2、300 筐体
3、4、110、120 配線パターン
5 判定部
200 制御部
221 判定部
222 消去部
310 ベース部
320 カバー部
1, 10
Claims (8)
前記筐体の少なくとも一面に設けられた第1の配線パターン及び第2の配線パターンと、
前記第1の配線パターンの導通及び前記第2の配線パターンの導通を判定する判定手段と
を有し、
前記第1の配線パターンは、所定の方向に往復する一連の配線を備え、
前記第2の配線パターンは、前記所定の方向と交差する方向に往復する一連の配線を備え、
前記第1の配線パターンが配置される領域と前記第2の配線パターンが配置される領域とが重複するように前記第1の配線パターン及び前記第2の配線パターンが前記筐体に設けられている
情報処理装置。 A housing,
A first wiring pattern and a second wiring pattern provided on at least one surface of the housing;
Determining means for determining conduction of the first wiring pattern and conduction of the second wiring pattern;
The first wiring pattern includes a series of wirings reciprocating in a predetermined direction,
The second wiring pattern includes a series of wirings that reciprocate in a direction intersecting the predetermined direction,
The first wiring pattern and the second wiring pattern are provided on the casing so that an area where the first wiring pattern is arranged overlaps an area where the second wiring pattern is arranged. Information processing device.
請求項1に記載の情報処理装置。 The information processing apparatus according to claim 1, wherein the first wiring pattern and the second wiring pattern are provided on an inner surface of the housing.
請求項1又は2に記載の情報処理装置。 The information processing apparatus according to claim 1, wherein a pattern pair that is a set of the first wiring pattern and the second wiring pattern is provided on each of a plurality of surfaces of the casing.
請求項3に記載の情報処理装置。 The information processing apparatus according to claim 3, wherein the pattern pairs provided on the plurality of surfaces are connected in series.
請求項3又は4に記載の情報処理装置。 The information processing apparatus according to claim 3, wherein the pattern pair is provided on the entire surface of the housing.
をさらに有する請求項1乃至5のいずれか1項に記載の情報処理装置。 The information processing apparatus according to claim 1, further comprising: an erasing unit that erases data stored in the housing when it is determined by the determination unit that electrical continuity cannot be obtained.
請求項1乃至6のいずれか1項に記載の情報処理装置。 The information processing apparatus according to any one of claims 1 to 6, wherein the first wiring pattern and the second wiring pattern are used only for confirming conduction.
導通がとれないと判定された場合に、前記筐体内に格納されているデータを消去し、
前記第1の配線パターンは、所定の方向に往復する一連の配線を備え、
前記第2の配線パターンは、前記所定の方向と交差する方向に往復する一連の配線を備え、
前記第1の配線パターンが配置される領域と前記第2の配線パターンが配置される領域とが重複するように前記第1の配線パターン及び前記第2の配線パターンが前記筐体に設けられている
データ保護方法。 Determining the continuity of the first wiring pattern and the second wiring pattern provided on at least one surface of the housing;
When it is determined that continuity cannot be obtained, the data stored in the housing is erased,
The first wiring pattern includes a series of wirings reciprocating in a predetermined direction,
The second wiring pattern includes a series of wirings that reciprocate in a direction intersecting the predetermined direction,
The first wiring pattern and the second wiring pattern are provided on the casing so that an area where the first wiring pattern is arranged overlaps an area where the second wiring pattern is arranged. Data protection method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017085555A JP2018185588A (en) | 2017-04-24 | 2017-04-24 | Information processing device and data protection method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017085555A JP2018185588A (en) | 2017-04-24 | 2017-04-24 | Information processing device and data protection method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2018185588A true JP2018185588A (en) | 2018-11-22 |
Family
ID=64357047
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017085555A Pending JP2018185588A (en) | 2017-04-24 | 2017-04-24 | Information processing device and data protection method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2018185588A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021033561A (en) * | 2019-08-22 | 2021-03-01 | 沖電気工業株式会社 | Information processing device |
-
2017
- 2017-04-24 JP JP2017085555A patent/JP2018185588A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021033561A (en) * | 2019-08-22 | 2021-03-01 | 沖電気工業株式会社 | Information processing device |
| JP7238689B2 (en) | 2019-08-22 | 2023-03-14 | 沖電気工業株式会社 | Information processing equipment |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8589703B2 (en) | Tamper respondent covering | |
| US20150382455A1 (en) | A Security Module for Protecting Circuit Components from Unauthorized Access | |
| US9846459B2 (en) | Shield for an electronic device | |
| US20060259788A1 (en) | Secure circuit assembly | |
| CN100576985C (en) | safety cover | |
| EP1421549B1 (en) | A pin pad | |
| JP4914530B1 (en) | Terminal device | |
| JP5062705B1 (en) | Flexible printed cable and information processing apparatus | |
| US20210259100A1 (en) | Tamper resistance wall structure | |
| WO2014005385A1 (en) | Information security protection device | |
| US9055672B2 (en) | Device for protecting an electronic printed circuit board | |
| CN101128094B (en) | Secure protection device | |
| KR101402827B1 (en) | Pin pad and security method thereof | |
| JP2018185588A (en) | Information processing device and data protection method | |
| JP6731662B1 (en) | Information processing equipment | |
| US11423188B2 (en) | Information protection device and electronic apparatus | |
| KR102153973B1 (en) | Mobile terminal with security function | |
| JP6902978B2 (en) | Card reader | |
| JP6276635B2 (en) | Printed circuit board and card reader | |
| JP6740291B2 (en) | Electronics | |
| CN116432252A (en) | Anti-leakage board, anti-leakage method and electronic equipment | |
| CN206460467U (en) | The equipment of resistance against physical attack | |
| US11765816B2 (en) | Tamper-respondent assemblies with pressure connector assemblies | |
| KR101541276B1 (en) | Secure circuit kit and terminal with the same | |
| JP4716199B2 (en) | Tamper-resistant structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200305 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201207 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201215 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210212 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20210525 |