JP2018182995A - 電源装置 - Google Patents

Abstract

【課題】フィルタとして機能するリアクトルの容量を小さくしつつリプル電圧を抑制するのに適した技術を提供する。
【解決手段】第３アーム１４では、第５スイッチング素子２ｅおよび第５ダイオード３ｅを逆並列に接続した第５回路１０と、第３接続点ｐ３と、第６スイッチング素子２ｆおよび第６ダイオード３ｆを逆並列に接続した第６回路１１と、第５接続点ｐ５と、第７スイッチング素子２ｇおよび第７ダイオード３ｇを逆並列に接続した第７回路１２と、第４接続点ｐ４と、第８スイッチング素子２ｈおよび第８ダイオード３ｈを逆並列に接続した第８回路１３とがこの順に直列接続されている。
【選択図】図１

Description

本開示は、電源装置に関するものである。

従来から、インバータの機能を有する電源装置に関する種々の提案がなされている。例えば、特許文献１には、図６に示す電源装置が記載されている。

図６に示す電源装置は、交流電源１０７と負荷１１１の間に介在されている。この電源装置では、第１直列アーム１０３と、第２直列アーム１０４と、第３直列アーム１０５と、コンデンサ１０６とが互いに並列に接続されている。第１直列アーム１０３は、スイッチング素子１０１ａとダイオード１０２ａが逆並列に接続された回路と、スイッチング素子１０１ｂとダイオード１０２ｂが逆並列に接続された回路とを有している。第１直列アーム１０３では、これらの回路は、接続点ｑ１を介して直列接続されている。第２直列アーム１０４は、スイッチング素子１０１ｃとダイオード１０２ｃが逆並列に接続された回路と、スイッチング素子１０１ｄとダイオード１０２ｄが逆並列に接続された回路とを有している。第２直列アーム１０４では、これらの回路は、接続点ｑ２を介して直列接続されている。第３直列アーム１０５は、スイッチング素子１０１ｅとダイオード１０２ｅが逆並列に接続された回路と、スイッチング素子１０１ｆとダイオード１０２ｆが逆並列に接続された回路とを有している。第３直列アーム１０５では、これらの回路は、接続点ｑ３を介して直列接続されている。

この電源装置は、直列変圧器１０８を有している。直列変圧器１０８は、第１の１次巻線１０８ａと、第２の１次巻線１０８ｂと、２次巻線１０８ｃとを含んでいる。第１の１次巻線１０８ａ、第２の１次巻線１０８ｂおよび２次巻線１０８ｃは、所定の巻数比で巻かれている。

第１直列アーム１０３の接続点ｑ１と交流電源１０７の一端との間には、リアクトル１０９ａが接続されている。第３直列アーム１０５の接続点ｑ３と交流電源１０７の他端との間には、リアクトル１０９ｂが接続されている。第２直列アーム１０４の接続点ｑ２と２次巻線１０８ｃの一端との間には、リアクトル１０９ｃが接続されている。第３直列アーム１０５の接続点ｑ３と２次巻線１０８ｃの他端との間には、リアクトル１０９ｄが接続されている。

一対のリアクトル１０９ａおよび１０９ｂと交流電源１０７との間には、コンデンサ１１０ａが接続されている。コンデンサ１１０ａは、交流電源１０７に並列接続されている。一対のリアクトル１０９ｃおよび１０９ｄと２次巻線１０８ｃとの間には、コンデンサ１１０ｂが接続されている。コンデンサ１１０ｂは、２次巻線１０８ｃに並列接続されている。

第１直列アーム１０３は、フルブリッジコンバータ専用アームである。第２直列アーム１０４は、フルブリッジインバータ専用アームである。第３直列アーム１０５は、コンバータ／インバータ共通アームである。これら３つのアームは、それぞれ個別の変調率で動作する。これにより、交流電源１０７の電圧の位相と同位相または逆位相の電圧が、２次巻線１０８ｃに印加される。そして、交流電源１０７の電圧と、２次巻線１０８ｃの電圧と、直列変圧器１０８の巻数比とに応じた電圧が負荷１１１に印加される。

リアクトル１０９ａおよび１０９ｃは、フィルタとして機能する。

特開２００３−２３０２８１号公報

本発明者は、フィルタとして機能するリアクトルの容量を小さくしつつリプル電圧を抑制するのに適した技術を提案したいと考えた。

本開示は、
入力端部に入力電源が接続され出力端部に負荷が接続され得る電源装置であって、
第１スイッチング素子および第１ダイオードを逆並列に接続した第１回路と、第１接続点と、第２スイッチング素子および第２ダイオードを逆並列に接続した第２回路とがこの順に直列接続されている第１アームと、
第３スイッチング素子および第３ダイオードを逆並列に接続した第３回路と、第２接続点と、第４スイッチング素子および第４ダイオードを逆並列に接続した第４回路とがこの順に直列接続されている第２アームと、
第５スイッチング素子および第５ダイオードを逆並列に接続した第５回路と、第３接続点と、第６スイッチング素子および第６ダイオードを逆並列に接続した第６回路と、第５接続点と、第７スイッチング素子および第７ダイオードを逆並列に接続した第７回路と、第４接続点と、第８スイッチング素子および第８ダイオードを逆並列に接続した第８回路とがこの順に直列接続されている第３アームと、
第１の１次巻線、第２の１次巻線および２次巻線を有する直列変圧器と、
第１リアクトルと、
第２リアクトルと、
第１コンデンサと、
第６接続点を介して直列接続された一対のコンデンサと、
前記第６接続点に接続された第７接続点を介して直列接続された一対のクランプダイオードと、を備え、
前記第１アームと、前記第２アームと、前記第３アームと、前記第１コンデンサと、前記一対のコンデンサとは互いに並列接続されており、
前記第６回路および前記第７回路の直列回路と、前記一対のクランプダイオードとは、前記第３接続点と前記第４接続点の間で並列接続されており、
前記入力端部、前記第１の１次巻線および前記出力端部を接続する経路において、前記入力端部の一端と、前記第１の１次巻線の一端と、前記第１の１次巻線の他端と、前記出力端部の一端とがこの順に並んでおり、
前記出力端部、前記第２の１次巻線および前記入力端部を接続する経路において、前記出力端部の他端と、前記第２の１次巻線の他端と、前記第２の１次巻線の一端と、前記入力端部の他端とがこの順に並んでおり、
前記第１接続点、前記第１リアクトルおよび前記入力端部を接続する経路において、前記第１接続点と、前記第１リアクトルの一端と、前記第１リアクトルの他端と、前記入力端部の前記一端とがこの順に並んでおり、
前記第２接続点、前記第２リアクトル、前記２次巻線および前記入力端部を接続する経路において、前記第２接続点と、前記第２リアクトルの一端と、前記第２リアクトルの他端と、前記２次巻線の一端と、前記２次巻線の他端と、前記第５接続点と、前記入力端部の他端とがこの順に並んでおり、
前記第１コンデンサの一端の電位を第１電位と定義し、前記第１コンデンサの他端の電位を第２電位と定義し、前記第１電位と前記第２電位の中間の電位を中間電位と定義したとき、前記第６接続点に前記中間電位が現れる、電源装置を提供する。

本開示に係る技術は、フィルタとして機能するリアクトルの容量を小さくしつつリプル電圧を抑制するのに適している。

実施の形態に係る電源装置の構成図 制御ブロックを示す図 スイッチング素子のスイッチングを説明するための図 スイッチング素子のスイッチングを説明するための図 各部電圧の時間遷移を示す図 特許文献１の電源装置の構成図

（本発明者による知見）
図６の電源装置では、第１直列アーム１０３および第３直列アーム１０５によって、コンバータが構成されている。しかし、第１直列アーム１０３の接続点ｑ１の電位は、２レベルの値をとることができるに過ぎない。また、第３直列アーム１０５の接続点ｑ３の電位は、２レベルの値をとることができるに過ぎない。

また、図６の電源装置では、第２直列アーム１０４および第３直列アーム１０５によって、インバータが構成されている。しかし、第２直列アーム１０４の接続点ｑ２の電位は、２レベルの値をとることができるに過ぎない。さらに、第３直列アーム１０５の接続点ｑ３の電位は、２レベルの値をとることができるに過ぎない。

このように、第１直列アーム１０３および第３直列アーム１０５が構成するコンバータは、２レベルコンバータに過ぎない。また、第２直列アーム１０４および第３直列アーム１０５が構成するインバータは、２レベルインバータに過ぎない。このため、これらのコンバータおよびインバータは、リプル電圧を小さくするのに適した構成を有していない。

リアクトル１０９ａおよび１０９ｃは、入出力フィルタとして機能する。しかし、上述のように、直列アーム１０３，１０４および１０５が構成するコンバータおよびインバータは、リプル電圧を小さくするのに適した構成を有していない。このため、リアクトル１０９ａおよび１０９ｃによる波形整形によりリプル電圧が大きくなることを防止するためには、リアクトル１０９ａおよび１０９ｃの容量をある程度大きくする必要がある。

本発明者は、フィルタとして機能するリアクトルの容量を小さくしつつリプル電圧を抑制するのに適した技術を検討した。

すなわち、本開示の第１態様は、
入力端部に入力電源が接続され出力端部に負荷が接続され得る電源装置であって、
第１スイッチング素子および第１ダイオードを逆並列に接続した第１回路と、第１接続点と、第２スイッチング素子および第２ダイオードを逆並列に接続した第２回路とがこの順に直列接続されている第１アームと、
第３スイッチング素子および第３ダイオードを逆並列に接続した第３回路と、第２接続点と、第４スイッチング素子および第４ダイオードを逆並列に接続した第４回路とがこの順に直列接続されている第２アームと、
第５スイッチング素子および第５ダイオードを逆並列に接続した第５回路と、第３接続点と、第６スイッチング素子および第６ダイオードを逆並列に接続した第６回路と、第５接続点と、第７スイッチング素子および第７ダイオードを逆並列に接続した第７回路と、第４接続点と、第８スイッチング素子および第８ダイオードを逆並列に接続した第８回路とがこの順に直列接続されている第３アームと、
第１の１次巻線、第２の１次巻線および２次巻線を有する直列変圧器と、
第１リアクトルと、
第２リアクトルと、
第１コンデンサと、
第６接続点を介して直列接続された一対のコンデンサと、
前記第６接続点に接続された第７接続点を介して直列接続された一対のクランプダイオードと、を備え、
前記第１アームと、前記第２アームと、前記第３アームと、前記第１コンデンサと、前記一対のコンデンサとは互いに並列接続されており、
前記第６回路および前記第７回路の直列回路と、前記一対のクランプダイオードとは、前記第３接続点と前記第４接続点の間で並列接続されており、
前記入力端部、前記第１の１次巻線および前記出力端部を接続する経路において、前記入力端部の一端と、前記第１の１次巻線の一端と、前記第１の１次巻線の他端と、前記出力端部の一端とがこの順に並んでおり、
前記出力端部、前記第２の１次巻線および前記入力端部を接続する経路において、前記出力端部の他端と、前記第２の１次巻線の他端と、前記第２の１次巻線の一端と、前記入力端部の他端とがこの順に並んでおり、
前記第１接続点、前記第１リアクトルおよび前記入力端部を接続する経路において、前記第１接続点と、前記第１リアクトルの一端と、前記第１リアクトルの他端と、前記入力端部の前記一端とがこの順に並んでおり、
前記第２接続点、前記第２リアクトル、前記２次巻線および前記入力端部を接続する経路において、前記第２接続点と、前記第２リアクトルの一端と、前記第２リアクトルの他端と、前記２次巻線の一端と、前記２次巻線の他端と、前記第５接続点と、前記入力端部の他端とがこの順に並んでおり、
前記第１コンデンサの一端の電位を第１電位と定義し、前記第１コンデンサの他端の電位を第２電位と定義し、前記第１電位と前記第２電位の中間の電位を中間電位と定義したとき、前記第６接続点に前記中間電位が現れる、電源装置を提供する。

第１態様の第３アームは、３レベル化されたアームである。そして、第１アームと３レベル化された第３アームとの組み合わせが、３レベルコンバータとして機能する。また、第２アームと３レベル化された第３アームとの組み合わせが、３レベルインバータとして機能する。このため、これらのコンバータおよびインバータは、リプル電圧を小さくするのに適した構成を有している。従って、第１態様によれば、第１リアクトルおよび第２リアクトルとして小容量のリアクトルを用いても、リプル電圧を抑制することが可能となる。

本開示の第２態様は、第１態様に加え、
前記第５接続点がとり得る電位は、前記第１電位、前記中間電位、前記第２電位の３つであり、
前記第５接続点の電位はステップ状に変化する、電源装置を提供する。

第２態様の第５接続点の電位は、第５接続点の電位の具体例である。

本開示の第３態様は、第１態様または第２態様に加え、
前記制御装置は、制御器と、電圧センサを備え、
前記電圧センサは、前記出力端部に前記負荷が接続されたときにおいて前記負荷の電圧を検出し、
前記制御器は、前記第１スイッチング素子、前記第２スイッチング素子、前記第３スイッチング素子、前記第４スイッチング素子、前記第５スイッチング素子、前記第６スイッチング素子、前記第７スイッチング素子および前記第８スイッチング素子のスイッチングを制御することによって、前記電圧センサの検出値を目標値に追従させる、電源装置を提供する。

第３態様によれば、負荷の電圧をモニタリングしながら負荷の電圧を目標値に追従させることができる。

本開示の第４態様は、第１〜第３態様のいずれか１つに加え、
前記直列変圧器では、前記２次巻線の前記一端の電位が前記２次巻線の前記他端の電位よりも高くなったときに、前記第１の１次巻線の前記一端の電位が前記第１の１次巻線の前記他端の電位よりも高くなり、かつ、前記第２の１次巻線の前記他端の電位が前記第２の１次巻線の前記一端の電位よりも高くなり、
前記入力端部の前記他端に対する前記入力端部の前記一端の電圧を入力電圧と定義し、前記２次巻線の前記他端に対する前記２次巻線の前記一端の電圧を２次巻線電圧と定義したとき、前記検出値の振幅が前記入力電圧の振幅よりも大きいときは、前記入力電圧の位相と前記２次巻線電圧の位相とが同位相となり、前記検出値の振幅が前記入力電圧の振幅よりも小さいときは、前記入力電圧の位相と前記２次巻線電圧の位相とが逆位相となる、電源装置を提供する。

第４態様の動作は、電源装置の動作の一具体例である。

以下、本開示の実施の形態について、図面を参照しながら説明する。本開示は、以下の実施の形態に限定されない。

（実施の形態１）
図１は、実施の形態に係る電源装置の構成図である。以下、図１等を参照しながら、実施の形態に係る電源装置１の構成について説明する。

電源装置１は、第１スイッチング素子２ａ、第２スイッチング素子２ｂ、第３スイッチング素子２ｃ、第４スイッチング素子２ｄ、第５スイッチング素子２ｅ、第６スイッチング素子２ｆ、第７スイッチング素子２ｇおよび第８スイッチング素子２ｈを有している。電源装置１は、第１ダイオード３ａ、第２ダイオード３ｂ、第３ダイオード３ｃ、第４ダイオード３ｄ、第５ダイオード３ｅ、第６ダイオード３ｆ、第７ダイオード３ｇ、第８ダイオード３ｈおよび一対のクランプダイオード２５を有している。電源装置１は、第１リアクトル１６ａおよび第２リアクトル１６ｂを有している。電源装置１は、第１コンデンサ２０、一対のコンデンサ２１、第４コンデンサ１８ａおよび第５コンデンサ１８ｂを有している。電源装置１は、直列変圧器１７を有している。電源装置１は、電圧センサ２７および制御器２８を有している。電源装置１は、入力端部３１および出力端部３２を有している。

入力端部３１は、入力電源１５に接続され得る。入力電源１５は、入力端部３１に交流電圧を供給する。入力電源１５は、例えば商用電源である。出力端部３２は負荷２６に接続され得る。出力端部３２は、負荷２６に交流電圧を供給する。図１の例では、単相２線式の配線により、入力電源１５、負荷２６および電源装置１が接続されている。

電源装置１では、第１スイッチング素子２ａおよび第１ダイオード３ａを逆並列に接続した第１回路４が構成されている。第２スイッチング素子２ｂおよび第２ダイオード３ｂを逆並列に接続した第２回路５が構成されている。第３スイッチング素子２ｃおよび第３ダイオード３ｃを逆並列に接続した第３回路７が構成されている。第４スイッチング素子２ｄおよび第４ダイオード３ｄを逆並列に接続した第４回路８が構成されている。第５スイッチング素子２ｅおよび第５ダイオード３ｅを逆並列に接続した第５回路１０が構成されている。第６スイッチング素子２ｆおよび第６ダイオード３ｆを逆並列に接続した第６回路１１が構成されている。第７スイッチング素子２ｇおよび第７ダイオード３ｇを逆並列に接続した第７回路１２が構成されている。第８スイッチング素子２ｈおよび第８ダイオード３ｈを逆並列に接続した第８回路１３が構成されている。

なお、「スイッチング素子およびダイオードが逆並列に接続された」は、ダイオードの順方向電流の向きとスイッチング素子がオンのときに該スイッチング素子を流れる電流の向きとが互いに逆になるように、スイッチング素子およびダイオードが並列接続されている様を指す。

第１回路４と、第１接続点ｐ１と、第２回路５とがこの順に直列接続されている第１アーム６が構成されている。第３回路７と、第２接続点ｐ２と、第４回路８とがこの順に直列接続されている第２アーム９が構成されている。第５回路１０と、第３接続点ｐ３と、第６回路１１と、第５接続点ｐ５と、第７回路１２と、第４接続点ｐ４と、第８回路１３とがこの順に直列接続されている第３アーム１４が構成されている。

直列変圧器１７は、第１の１次巻線１７ａ、第２の１次巻線１７ｂおよび２次巻線１７ｃを有している。

２次巻線１７ｃと第１の１次巻線１７ａとの間の巻数比は、ｍ：１である。２次巻線１７ｃと第２の１次巻線１７ｂとの間の巻数比は、ｍ：１である。ｍは、１よりも大きい値であり、例えば５〜３０である。第１の１次巻線１７ａの巻線数と第２の１次巻線１７ｂの巻線数は、同じであってもよく、異なっていてもよい。本実施の形態では、これらの巻線数は、同じである。単相３線式の配線により入力電源１５、負荷２６および電源装置１が接続される変形例では、巻線数を同じにすると、電圧の平衡性を確保し易い。

直列変圧器１７は、２次巻線１７ｃの一端１７ｃｘが２次巻線１７ｃの他端１７ｃｙに比べて高電位であるときに、第１の１次巻線１７ａの一端１７ａｘが第１の１次巻線１７ａの他端１７ａｙに比べて高電位となるように構成されている。また、直列変圧器１７は、２次巻線１７ｃの一端１７ｃｘが２次巻線１７ｃの他端１７ｃｙに比べて高電位であるときに、第２の１次巻線１７ｂの一端１７ｂｘが第２の１次巻線１７ｂの他端１７ｂｙに比べて低電位となるように構成されている。

一対のコンデンサ２１は、第６接続点ｐ６を介して直列接続されている。以下では、一対のコンデンサ２１の一方を第２コンデンサ２１ａと称することがある。また、一対のコンデンサ２１の他方を第３コンデンサ２１ｂと称することがある。

一対のクランプダイオード２５は、第７接続点ｐ７を介して直列接続されている。以下では、一対のクランプダイオード２５の一方を、第１クランプダイオード２５ａと称することがある。また、一対のクランプダイオード２５の他方を、第２クランプダイオード２５ｂと称することがある。

第７接続点ｐ７は、第６接続点ｐ６に接続されている。具体的には、第７接続点ｐ７は、第６接続点ｐ６に同電位に接続されている。

第１アーム６と、第２アーム９と、第３アーム１４と、第１コンデンサ２０と、一対のコンデンサ２１とは互いに並列接続されている。

第６回路１１および第７回路１２の直列回路と、一対のクランプダイオード２５とは、第３接続点ｐ３と第４接続点ｐ４の間で並列接続されている。つまり、第３接続点ｐ３および第４接続点ｐ４を接続する経路上に一対のクランプダイオード２５が存在する。具体的には、この経路において、第３接続点ｐ３と、第１クランプダイオード２５ａのカソードと、第１クランプダイオード２５ａのアノードと、第７接続点ｐ７と、第２クランプダイオード２５ｂのカソードと、第２クランプダイオード２５ｂのアノードと、第４接続点ｐ４とがこの順に並んでいる。

入力端部３１、第１の１次巻線１７ａおよび出力端部３２を接続する経路が構成されている。この経路において、入力端部３１の一端３１ｘと、第１の１次巻線１７ａの一端１７ａｘと、第１の１次巻線１７ａの他端１７ａｙと、出力端部３２の一端３２ｘとがこの順に並んでいる。

出力端部３２、第２の１次巻線１７ｂおよび入力端部３１を接続する経路が構成されている。この経路において、出力端部３２の他端３２ｙと、第２の１次巻線１７ｂの他端１７ｂｙと、第２の１次巻線１７ｂの一端１７ｂｘと、入力端部３１の他端３１ｙとがこの順に並んでいる。

第１接続点ｐ１、第１リアクトル１６ａおよび入力端部３１を接続する経路が構成されている。この経路において、第１接続点ｐ１と、第１リアクトル１６ａの一端１６ａｘと、第１リアクトル１６ａの他端１６ａｙと、入力端部３１の一端３１ｘとがこの順に並んでいる。

第２接続点ｐ２、第２リアクトル１６ｂ、２次巻線１７ｃおよび入力端部３１を接続する経路が構成されている。この経路において、第２接続点ｐ２と、第２リアクトル１６ｂの一端１６ｂｘと、第２リアクトル１６ｂの他端１６ｂｙと、２次巻線１７ｃの一端１７ｃｘと、２次巻線１７ｃの他端１７ｃｙと、第５接続点ｐ５と、入力端部３１の他端３１ｙとがこの順に並んでいる。

［スイッチング素子２ａ〜２ｈ］
スイッチング素子２ａ〜２ｈとしては、公知のスイッチング素子を用いることができる。本実施の形態では、スイッチング素子２ａ〜２ｈは、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor：電界効果トランジスタ）であり、具体的にはｎチャネル型のＭＯＳＦＥＴである。ただし、スイッチング素子２ａ〜２ｈは、ｐチャネル型のＭＯＳＦＥＴであってもよい。以下、スイッチング素子２ａ〜２ｈをＭＯＳＦＥＴ２ａ〜２ｈと称することがある。

本実施の形態では、第１アーム６において、第１スイッチング素子２ａおよび第２スイッチング素子２ｂが第１接続点ｐ１を介して直列接続されている。具体的には、第１ＭＯＳＦＥＴ２ａのドレイン、第１ＭＯＳＦＥＴ２ａのソース、第１接続点ｐ１、第２ＭＯＳＦＥＴ２ｂのドレインおよび第２ＭＯＳＦＥＴ２ｂのソースがこの順に並んでいる。

本実施の形態では、第２アーム９において、第３スイッチング素子２ｃおよび第４スイッチング素子２ｄが第２接続点ｐ２を介して直列接続されている。具体的には、第３ＭＯＳＦＥＴ２ｃのドレイン、第３ＭＯＳＦＥＴ２ｃのソース、第２接続点ｐ２、第４ＭＯＳＦＥＴ２ｄのドレインおよび第４ＭＯＳＦＥＴ２ｄのソースがこの順に並んでいる。

本実施の形態では、第３アーム１４において、第５スイッチング素子２ｅ、第６スイッチング素子２ｆ、第７スイッチング素子２ｇおよび第８スイッチング素子２ｈがこの順に直列接続されている。第５スイッチング素子２ｅと第６スイッチング素子２ｆの間には第３接続点ｐ３が存在する。第６スイッチング素子２ｆと第７スイッチング素子２ｇの間には第５接続点ｐ５が存在する。第７スイッチング素子２ｇと第８スイッチング素子２ｈの間には第４接続点ｐ４が存在する。具体的には、第５ＭＯＳＦＥＴ２ｅのドレイン、第５ＭＯＳＦＥＴ２ｅのソース、第３接続点ｐ３、第６ＭＯＳＦＥＴ２ｆのドレイン、第６ＭＯＳＦＥＴ２ｆのソース、第５接続点ｐ５、第７ＭＯＳＦＥＴ２ｇのドレイン、第７ＭＯＳＦＥＴ２ｇのソース、第４接続点ｐ４、第８ＭＯＳＦＥＴ２ｈのドレインおよび第８ＭＯＳＦＥＴ２ｈのソースがこの順に並んでいる。

［ダイオード３ａ〜３ｈ］
ダイオード３ａ〜３ｈは、還流ダイオードである。ダイオード３ａ〜３ｈとしては、公知のダイオードを用いることができる。

本実施の形態では、第１アーム６において、第１ダイオード３ａおよび第２ダイオード３ｂが第１接続点ｐ１を介して直列接続されている。具体的には、第１ダイオード３ａのカソード、第１ダイオード３ａのアノード、第１接続点ｐ１、第２ダイオード３ｂのカソードおよび第２ダイオード３ｂのアノードがこの順に並んでいる。

本実施の形態では、第２アーム９において、第３ダイオード３ｃおよび第４ダイオード３ｄが第２接続点ｐ２を介して直列接続されている。具体的には、第３ダイオード３ｃのカソード、第３ダイオード３ｃのアノード、第２接続点ｐ２、第４ダイオード３ｄのカソードおよび第４ダイオード３ｄのアノードがこの順に並んでいる。

本実施の形態では、第３アーム１４において、第５ダイオード３ｅ、第６ダイオード３ｆ、第７ダイオード３ｇおよび第８ダイオード３ｈがこの順に直列接続されている。第５ダイオード３ｅと第６ダイオード３ｆの間には第３接続点ｐ３が存在する。第６ダイオード３ｆと第７ダイオード３ｇの間には第５接続点ｐ５が存在する。第７ダイオード３ｇと第８ダイオード３ｈの間には第４接続点ｐ４が存在する。具体的には、第５ダイオード３ｅのカソード、第５ダイオード３ｅのアノード、第３接続点ｐ３、第６ダイオード３ｆのカソード、第６ダイオード３ｆのアノード、第５接続点ｐ５、第７ダイオード３ｇのカソード、第７ダイオード３ｇのアノード、第４接続点ｐ４、第８ダイオード３ｈのカソードおよび第８ダイオード３ｈのアノードがこの順に並んでいる。

［コンデンサ２０，２１ａおよび２１ｂ］
コンデンサ２０，２１ａおよび２１ｂとしては、公知のコンデンサを用いることができる。本実施の形態では、第２コンデンサ２１ａの容量と第３コンデンサ２１ｂの容量は同じである。

［クランプダイオード２５ａおよび２５ｂ］
クランプダイオード２５ａおよび２５ｂとしては、公知のダイオードを用いることができる。

クランプダイオード２５ａおよび２５ｂは、接続点ｐ３およびｐ４の電位を接続点ｐ６およびｐ７の電位に追随する電位にクランプする。

［コンデンサ１８ａおよび１８ｂならびにリアクトル１６ａおよび１６ｂ］
第４コンデンサ１８ａおよび第１リアクトル１６ａは、ローパスフィルタ（ＬＣフィルタ）を構成している。このローパスフィルタにより、電源装置１における入力電源１５側のリプル電圧が低減する。第５コンデンサ１８ｂおよび第２リアクトル１６ｂは、ローパスフィルタ（ＬＣフィルタ）を構成している。このローパスフィルタにより、電源装置１における２次巻線１７ｃ側のリプル電圧が低減する。

［制御に関する定義および制御の概要］
以下、本実施の形態で行われる制御について説明する。以下の説明では、入力電源１５の電圧を入力電圧Ｖｉｎと称することがある。入力電圧Ｖｉｎは、入力端部３１の一端３１ｘ側が他端３１ｙ側よりも高電位であるときに正の値をとるものとする。入力電源１５から入力端部３１の一端３１ｘへと流れる電流を電流Ｉｉｎと称することがある。

第１コンデンサ２０の端子間電圧を電圧Ｖｄｃ１と称することがある。具体的には、電圧Ｖｄｃ１は、第１コンデンサ２０の一端２０ｘの電位から他端２０ｙの電位を差し引いた差分である。第２コンデンサ２１ａの端子間電圧を電圧Ｖｄｃ２と称することがある。具体的には、電圧Ｖｄｃ２は、第２コンデンサ２１ａの一端２１ａｘの電位から他端２１ａｙの電位を差し引いた差分である。第３コンデンサ２１ｂの端子間電圧を電圧Ｖｄｃ３と称することがある。具体的には、電圧Ｖｄｃ３は、第３コンデンサ２１ｂの一端２１ｂｘの電位から他端２１ｂｙの電位を差し引いた差分である。図１の例では、第１コンデンサ２０の一端２０ｘ、第２コンデンサ２１ａの一端２１ａｘおよび第３コンデンサ２１ｂの一端２１ｂｘは、正側の端である。第１コンデンサ２０の他端２０ｙ、第２コンデンサ２１ａの他端２１ａｙおよび第３コンデンサ２１ｂの他端２１ｂｙは、負側の端である。また、本実施形態では、Ｖｄｃ２はＶｄｃ１の半分であり、Ｖｄｃ３もＶｄｃ１の半分である。つまり、Ｖｄｃ２＝Ｖｄｃ３＝１／２・Ｖｄｃ１である。このため、本実施の形態では、第１コンデンサ２０の一端２０ｘの電位を第１電位と定義し、第１コンデンサ２０の他端２０ｙの電位を第２電位と定義し、第１電位と第２電位の中間の電位を中間電位と定義したとき、第６接続点ｐ６（および第７接続点ｐ７）に中間電位が現れるといえる。ここで、「第１電位と第２電位の中間の電位」は、第１電位と第２電位の平均値を指す。つまり、中間電位は、同平均値を指す。

負荷２６への供給電圧をＶｏｕｔと記載することがある。Ｖｏｕｔは、出力端部３２の一端３２ｘ側が他端３２ｙ側よりも高電位であるときに正の値をとるものとする。出力端部３２の一端３２ｘから負荷２６へと流れる電流を電流Ｉｏｕｔと称することがある。

第１コンデンサ２０の他端２０ｙを基準としたときの第１接続点ｐ１の電圧を電圧Ｖｃと称することがある。第１コンデンサ２０の他端２０ｙを基準としたときの第５接続点の電圧を電圧Ｖｎと称することがある。第１コンデンサ２０の他端２０ｙを基準としたときの第２接続点の電圧をＶｉｎｖと称することがある。

第１リアクトル１６ａをその他端１６ａｙから一端１６ａｘに流れる電流を電流ＩＬｉｎと称することがある。第２リアクトル１６ｂをその一端１６ｂｘから他端１６ｂｙに流れる電流をＩＬｏｕｔと称することがある。

以下では、説明の簡略化のために、第１リアクトル１６ａおよび第２リアクトル１６ｂのインダクタンスは、ともにＬであるものとする。本実施の形態では、式１の回路方程式が成り立つ。

ところで、商用電源の電圧は、所定の管理範囲に収めることが義務付けられている。具体的には、商用電源の電圧は、２００Ｖ系であれば２０２Ｖ±２０Ｖの範囲に収め、１００Ｖ系であれば１０１Ｖ±６Ｖの範囲に収めることが義務付けられている。配電線路では、配電線路のインピーダンスおよび通電電流により、送り出し側から末端側へと進むにつれて電圧が低下する。末端側でも電圧を上記管理範囲の下限以上とするために、送り出し側の電圧は上記管理範囲内の高めの値に設定されるのが通例である。このような送り出し側と末端側との間の電圧分布に加え、負荷変動による通電電流の時々刻々の変動が相俟って、商用電源の電圧は、場所によっても時間によっても変化するのが通常である。このため、商用電源の電圧は、常に想定通りの値をとるとは限らない。このことは、入力電源１５として商用電源を用いる場合、入力電圧Ｖｉｎは、常に想定通りの値をとるとは限らないことを意味する。具体的には、入力電源１５が２００Ｖ系の商用電源である場合、入力電圧Ｖｉｎは、厳密な意味で２００Ｖであるとは限らず、場所および時間帯等によって２００Ｖから若干ずれることがある。入力電源１５が１００Ｖ系の商用電源である場合についても同様である。負荷２６への供給電圧Ｖｏｕｔの調節をしない場合、このずれにより供給電圧Ｖｏｕｔが想定の値からずれるおそれがある。例えば、入力電圧Ｖｉｎが想定よりも大きいことにより供給電圧Ｖｏｕｔが想定よりも大きくなると、負荷２６における待機電力等の消費電力が大きくなってしまう。入力電圧Ｖｉｎのずれは、入力電源１５が商用電源以外の電源である場合にも生じ得る。

入力電圧Ｖｉｎのずれに由来する上述の問題を、本実施の形態に係る電源装置１は緩和または解消することができる。具体的には、電源装置１は、電圧センサ２７を用いて供給電圧Ｖｏｕｔを検出する。そして、電源装置１は、供給電圧Ｖｏｕｔの検出値が目標値よりも大きい場合には、供給電圧Ｖｏｕｔを低下させる制御を行う。より具体的には、電源装置１は、この場合には、２次巻線１７ｃの他端１７ｃｙに対する一端１７ｃｘの電圧の位相を入力電圧Ｖｉｎの位相と同位相にする。これにより、供給電圧Ｖｏｕｔが入力電圧Ｖｉｎよりも低くなり、供給電圧Ｖｏｕｔを目標値に近づけることができる。具体的には、供給電圧Ｖｏｕｔを目標値に一致させることができる。このように電源装置１が動作することにより、電力消費の不要な増大を回避することができる。つまり、電源装置１は、節電装置として機能し得る。

ただし、電源装置１は、電圧センサ２７による供給電圧Ｖｏｕｔの検出値が目標値よりも小さい場合において、供給電圧Ｖｏｕｔを上昇させる制御を行うこともできる。具体的には、電源装置１は、この場合には、２次巻線１７ｃの他端１７ｃｙに対する一端１７ｃｘの電圧の位相を入力電圧Ｖｉｎの位相と逆位相にすることができる。これにより、供給電圧Ｖｏｕｔが入力電圧Ｖｉｎよりも高くなり、供給電圧Ｖｏｕｔを目標値に近づけることができる。具体的には、供給電圧Ｖｏｕｔを目標値に一致させることができる。

本実施の形態では、供給電圧Ｖｏｕｔの目標値は、入力電圧Ｖｉｎとして想定される値（上述の例では２００Ｖまたは１００Ｖ）と同じである。ただし、供給電圧Ｖｏｕｔの目標値は、負荷側の入力電圧仕様等によっては、入力電圧Ｖｉｎの想定値と異なっていてもよい。例えば、入力電源１５が２００Ｖ系の商用電源である場合、供給電圧Ｖｏｕｔの目標値は、２００Ｖであってもよく、２００Ｖよりも高くてもよく、２００Ｖよりも低くてもよい。入力電源１５が１００Ｖ系の商用電源である場合についても同様である。

［制御器２８］
本実施の形態では、上述の供給電圧Ｖｏｕｔを目標値に近づける（具体的には一致させる）制御は、制御器２８が電圧センサ２７と協働して行う。具体的には、電圧センサ２７は、出力端部３２に負荷２６が接続されたときにおいて負荷２６の電圧を検出する。制御器２８は、第１スイッチング素子２ａ、第２スイッチング素子２ｂ、第３スイッチング素子２ｃ、第４スイッチング素子２ｄ、第５スイッチング素子２ｅ、第６スイッチング素子２ｆ、第７スイッチング素子２ｇおよび第８スイッチング素子２ｈのスイッチングを制御することによって、電圧センサ２７の検出値を目標値に追従させる。

具体的には、制御器２８は、スイッチング素子２ａ〜２ｈを、パルス幅変調に基づいて制御する。以下、スイッチング素子２ａ〜２ｈのスイッチングについて説明する。

まず、第１アーム６および第３アーム１４に存するスイッチング素子２ａ，２ｂおよび２ｅ〜２ｈの制御について説明する。制御器２８は、搬送波と変調率とを比較することによって、スイッチング素子２ａ，２ｂおよび２ｅ〜２ｈのオン・オフのタイミングを定める。制御器２８は、変調率を定めるための要素を有している。具体的に、制御器２８は、図２に示すように、減算部４１と、比例積分制御部（ＰＩ制御部）４２と、減算部４３と、比例積分制御部（ＰＩ制御部）４４と、除算部４５と、変調率設定部４６とを有している。なお、本明細書では、変調率は、変調波と同じ意味で用いられている。

以下、図２に示す各要素の動作を説明する。なお、第１アーム６と第３アーム１４の組み合わせは双方向コンバータとして機能することができるものであるが、以下では、この組み合わせが回生コンバータとして機能する場合について説明する。つまり、供給電圧Ｖｏｕｔを入力電圧Ｖｉｎよりも低くする制御が行われる場合について説明する。以下の制御により、第１コンデンサ２０の端子間電圧Ｖｄｃ１が概ね一定となり、入力電源１５に電力が回生される。

減算部４１は、電圧Ｖｄｃ１と目標電圧値Ｖｄｃ＿ｒｅｆの差分（差分電圧）を演算する。電圧Ｖｄｃ１は、図示しない電圧センサによって検出される。目標電圧値Ｖｄｃ＿ｒｅｆの与え方は特に限定されない。目標電圧値Ｖｄｃ＿ｒｅｆは、一例では、制御器２８の外部から制御器２８に与えられる。

ＰＩ制御部４２は、比例積分制御によって、差分電圧をゼロに近づける（具体的にはゼロに収束させる）指令電流ＩＬｉｎ＿ｒｅｆを演算する。指令電流ＩＬｉｎ＿ｒｅｆは、電流ＩＬｉｎの指令値（目標値）である。

減算部４３は、指令電流ＩＬｉｎ＿ｒｅｆから電流ＩＬｉｎを差し引いた差分（差分電流）を演算する。電流ＩＬｉｎは、図示しない電流センサによって検出される。

ＰＩ制御部４４は、比例積分制御によって、差分電流をゼロに近づける（具体的にはゼロに収束させる）線間電圧指令値Ｖｍ＿ｒｅｆを演算する。線間電圧指令値Ｖｍ＿ｒｅｆは、第１アーム６と第３アーム１４との間の線間電圧の指令値（目標値）である。第１アーム６と第３アーム１４との間の線間電圧は、第１接続点ｐ１の電圧Ｖｃから第５接続点ｐ５の電圧Ｖｎを差し引いた差分である。

除算部４５は、線間電圧指令値Ｖｍ＿ｒｅｆを電圧Ｖｄｃ１の検出値で除することによって、第１アーム６および第３アーム１４の変調率ｍ＿ｒｅｆを演算する。変調率ｍ＿ｒｅｆは、入力電源１５の位相に同期した信号である。

変調率設定部４６は、現在の制御周期における第１アーム６および第３アーム１４の変調率をｍ＿ｒｅｆに設定する。

制御器２８は、図２に示す要素を用いた上述の制御を所定周期で繰り返す。こうして、変調率がｍ＿ｒｅｆが逐次設定される。つまり、変調率がｍ＿ｒｅｆが逐次更新される。設定された変調率ｍ＿ｒｅｆは、図示しない比較部に与えられる。

比較部は、上記のようにして設定された変調率ｍ＿ｒｅｆを搬送波と比較することによって、スイッチング素子２ａ，２ｂおよび２ｅ〜２ｈを制御する。

具体的には、比較部は、図３に示すように、第１搬送波と変調率ｍ＿ｒｅｆを比較することによって、第１スイッチング素子２ａおよび第２スイッチング素子２ｂを制御する。第１搬送波は、ゼロ点から正および負の両方向に延び、変調波ｍ＿ｒｅｆの振幅よりも大きい所望の振幅を有する波である。ゼロ点は、図３における左右に延びる直線に対応する。第１搬送波より変調波が高い期間において、第１スイッチング素子２ａがオンされ、第２スイッチング素子２ｂがオフされる。第１搬送波より変調波が低い期間において、第１スイッチング素子２ａがオフされ、第２スイッチング素子２ｂがオンされる。つまり、第２スイッチング素子２ｂは第１スイッチング素子２ａと相補的にオンされる。なお、図３において、「２ａ」と記載されている段は、第１スイッチング素子２ａのオン・オフのタイミングを表す。「２ｂ」と記載されている段は、第２スイッチング素子２ｂのオン・オフのタイミングを表す。

比較部は、図４に示すように、第２搬送波と変調率ｍ＿ｒｅｆを比較することによって、第５スイッチング素子２ｅおよび第７スイッチング素子２ｇを制御する。第２搬送波は、ゼロ点から負の方向のみに延びる波である。ゼロ点は、図４における左右に延びる直線に対応する。第２搬送波よりも変調波が高い期間において、第５スイッチング素子２ｅがオフされ、第７スイッチング素子２ｇがオンされる。第２搬送波よりも変調波が低い期間において、第５スイッチング素子２ｅがオンされ、第７スイッチング素子２ｇがオフされる。つまり、第７スイッチング素子２ｇは第５スイッチング素子２ｅと相補的にオンされる。なお、図４において、「２ｅ」と記載されている段は、第５スイッチング素子２ｅのオン・オフのタイミングを表す。「２ｇ」と記載されている段は、第７スイッチング素子２ｇのオン・オフのタイミングを表す。

比較部は、図４に示すように、第３搬送波と変調率ｍ＿ｒｅｆを比較することによって、第６スイッチング素子２ｆおよび第８スイッチング素子２ｈを制御する。第３搬送波は、第２搬送波と振幅が同じであり、第２搬送波と位相同期しており、ゼロ点から正方向のみに延びる波である。第３搬送波よりも変調波が高い期間において、第６スイッチング素子２ｆがオフされ、第８スイッチング素子２ｈがオンされる。第３搬送波よりも変調波が低い期間において、第６スイッチング素子２ｆがオンされ、第８スイッチング素子２ｈがオフされる。つまり、第８スイッチング素子２ｈは第６スイッチング素子２ｆと相補的にオンされる。なお、図４において、「２ｆ」と記載されている段は、第６スイッチング素子２ｆのオン・オフのタイミングを表す。「２ｈ」と記載されている段は、第８スイッチング素子２ｈのオン・オフのタイミングを表す。

図４に示すスイッチング素子２ｅ〜２ｈのスイッチングにより、電圧Ｖｎは、０、１／２・Ｖｄｃ１およびＶｄｃ１の３つのレベルをとることができる。つまり、第３アーム１４が、３レベル化したアームとして機能する。

次に、第２アーム９に存するスイッチング素子２ｃおよび２ｄの制御について説明する。

制御器２８は、第２アーム９のスイッチング素子のスイッチングを制御するための制御ブロックを有している。この制御ブロックでは、まず、負荷２６への供給電圧Ｖｏｕｔを、電圧センサ２７により検出する。これにより、供給電圧Ｖｏｕｔの検出値を得る。次に、この検出値を用いて、供給電圧Ｖｏｕｔの実効値Ｖｏｕｔ＿ｒｍｓを演算する。演算された実効値を、電圧実効値指令値Ｖｏｕｔ＿ｒｅｆ＿ｒｍｓから差し引くことにより、差分電圧を得る。電圧実効値指令値Ｖｏｕｔ＿ｒｅｆ＿ｒｍｓは、電圧実効値Ｖｏｕｔ＿ｒｍｓの指令値（目標値）である。得られた差分電圧に、直列変圧器１７の巻数比に由来するゲインを乗じ、さらにｓｉｎｗｔを乗じる。これにより、２次巻線１７ｃの目標電圧、すなわち、第２接続点ｐ２の電圧Ｖｉｎｖと第５接続点ｐ５の電圧Ｖｎとの電圧差の指令値（目標値）を得る。なお、上述のゲインはｍ／２である。また、ｓｉｎｗｔは、入力電源１５の電圧位相から演算された同期信号である。ｓｉｎは正弦関数である。ｗは、入力電源１５の電圧の角速度である。ｔは、時間である。入力電源１５の電圧位相は、図示しないセンサにより検出することができる。

上述の説明から理解されるように、図２を用いて説明した変調率ｍ＿ｒｅｆに基づき、第１接続点ｐ１の電圧Ｖｃから第５接続点ｐ５の電圧Ｖｎを差し引いた差分が指令値（目標値）となるように、第１アーム６および第３アーム１４のスイッチング素子２ａ，２ｂおよび２ｅ〜２ｈのスイッチングの制御が行われる。この制御とともに、第２接続点ｐ２の電圧Ｖｉｎｖから第５接続点ｐ５の電圧Ｖｎを差し引いた差分を上記の指令値に一致させるための第２アーム９のスイッチング素子２ｃおよび２ｄのスイッチングの制御が行われる。こうして、第１接続点ｐ１の電圧Ｖｃおよび第５接続点ｐ５の電圧Ｖｎとともに、第２接続点ｐ２の電圧Ｖｉｎｖが制御されることになる。なお、電圧Ｖｃ、ＶｎおよびＶｉｎｖの振幅は、各アームのデューティに依存するため、個別に可変制御することが可能である。

このようにして、第２接続点ｐ２の電圧Ｖｉｎｖから第５接続点ｐ５の電圧Ｖｎを差し引いた差分が制御される。つまり、第２アーム９と第３アーム１４との間の線間電圧が制御される。この制御により、２次巻線１７ｃの電圧は所望の電圧に制御される。本実施の形態では、２次巻線１７ｃの他端１７ｃｙに対する一端１７ｃｘの電圧の位相が入力電圧Ｖｉｎの位相と同位相となる。そして、第１の１次巻線１７ａの他端１７ａｙに対する一端１７ａｘの電圧の位相が入力電圧Ｖｉｎの位相と同位相となり、第２の１次巻線１７ｂの他端１７ｂｙに対する一端１７ｂｘの電圧の位相が入力電圧Ｖｉｎの位相と逆位相となる。

直列変圧器１７における電圧位相が上述のように設定されることにより、供給電圧Ｖｏｕｔは、低下していき、目標値に近づいていく。電流は、第２リアクトル１６ｂを、その他端１６ｂｙから一端１６ｂｘに向かって流れていく。具体的には、式１の下段の数式から理解されるように、電流ＩＬｏｕｔは電流Ｉｏｕｔの１／ｍ倍の大きさを有している。すなわち、その大きさの電流が、第２リアクトル１６ｂを他端１６ｂｙから一端１６ｂｘに向かって流れていく。このように、本実施の形態によれば、第２アーム９と第３アーム１４との間の線間電圧の制御というシンプルな制御により、供給電圧Ｖｏｕｔが入力電圧Ｖｉｎよりも高い場合において、電源装置１に回生動作を行わせ、回生電流を流し、供給電圧Ｖｏｕｔを低下させることできる。また、供給電圧Ｖｏｕｔが入力電圧Ｖｉｎよりも低い場合においては、この線間電圧の正負を逆転させることにより、電源装置１に力行動作を行わせ、力行電流を流し、供給電圧Ｖｏｕｔを上昇させることもできる。

要するに、本実施の形態の直列変圧器１７では、２次巻線１７ｃの一端１７ｃｘの電位が２次巻線１７ｃの他端１７ｃｙの電位よりも高くなったときに、第１の１次巻線１７ａの一端１７ａｘの電位が第１の１次巻線１７ａの他端１７ａｙの電位よりも高くなり、かつ、第２の１次巻線１７ｂの他端１７ｂｙの電位が第２の１次巻線１７ｂの一端１７ｂｘの電位よりも高くなる。入力端部３１の他端３１ｙに対する入力端部３１の一端３１ｘの電圧を入力電圧Ｖｉｎと定義し、２次巻線１７ｃの他端１７ｃｙに対する２次巻線１７ｃの一端１７ｃｘの電圧を２次巻線電圧と定義したとき、検出値の振幅が入力電圧Ｖｉｎの振幅よりも大きいときは、入力電圧Ｖｉｎの位相と２次巻線電圧の位相とが同位相となり、検出値の振幅が入力電圧Ｖｉｎの振幅よりも小さいときは、入力電圧Ｖｉｎの位相と２次巻線電圧の位相とが逆位相となるようにすることができる。

なお、式１に基づいてＶｉｎｖの指令値（目標値）を算出することもできる。具体的には、式１の中段の数式のうち、ＶｉｎおよびＩＬｏｕｔは、図示しないセンサにより検出することができる。ｍは、既知である。変調率ｍ＿ｒｅｆに基づいて第３アーム１４のスイッチング素子のスイッチングパターンは定まるので、第３アーム１４の中点電圧Ｖｎも分かる。従って、式１のＶｏｕｔにその指令値（目標値）である指令電圧Ｖｏｕｔ＿ｒｅｆを代入することでＶｉｎｖの指令電圧を演算することができる。

制御器２８によるスイッチング素子２ａ〜２ｈのスイッチングの制御により、電源装置１の各部電圧は、図５に示すように時間遷移する。具体的に、図５の１段目は、第１接続点ｐ１の電圧Ｖｃの時間遷移を示す。２段目は、第５接続点ｐ５の電圧Ｖｎの時間遷移を示す。３段目は、第１アーム６と第３アーム１４との間の線間電圧、すなわち、電圧Ｖｃから電圧Ｖｎを差し引いた差分を示す。４段目は、第２接続点ｐ２の電圧Ｖｉｎｖを示す。５段目は、第２アーム９と第３アーム１４との間の線間電圧、すなわち、電圧Ｖｉｎｖから電圧Ｖｎを差し引いた差分を示す。

図５に示すように、第５接続点ｐ５の電圧Ｖｎはマルチレベル化している。具体的には、電圧Ｖｎがとり得る電圧は電圧Ｖｄｃ３刻みの３つであり、電圧Ｖｎはスイッチング素子２ｅ〜２ｈのスイッチングパターンに基づいて定まる。より具体的には、図５に示すように、電圧Ｖｎがとり得る電圧は、ゼロ電圧、Ｖｄｃ／２およびＶｄｃの３つである。本実施の形態では、第１コンデンサ２０の一端２０ｘの電位を第１電位と定義し、第１コンデンサ２０の他端２０ｙの電位を第２電位と定義し、第１電位と第２電位の中間の電位を中間電位と定義したとき、第５接続点ｐ５がとり得る電位は、第１電位、中間電位、第２電位の３つであり、第５接続点ｐ５の電位はステップ状に変化するといえる。

一方、第１接続点ｐ１の電圧Ｖｃがとり得る電圧は、ゼロおよびＶｄｃの２つである。第２接続点ｐ２の電圧Ｖｉｎｖがとり得る電圧も、ゼロおよびＶｄｃの２つである。従って、図５に示すように、電圧Ｖｃから電圧Ｖｎを差し引いた差分である第１アーム６と第３アーム１４との間の線間電圧は、３つのレベルをとり得る。また、電圧Ｖｉｎｖから電圧Ｖｎを差し引いた差分である第２アーム９と第３アーム１４との間の線間電圧も、３つのレベルをとり得る。

以上のとおり、本実施の形態で説明した電源装置１は、第１アーム６と、第２アーム９と、３レベル化した第３アーム１４と、を有している。第１アーム６と第３アーム１４の組み合わせは、電源装置１に、単相３レベルの双方向コンバータの機能をもたらす。回生時においては、第２アーム９と第３アーム１４の組み合わせによって、直列変圧器１７における交流回生電力が第１コンデンサ２０に供給される直流電力に変換される。そして、第１アーム６と第３アーム１４の組み合わせによって、第１コンデンサ２０から入力電源１５への電力回生がなされる。また、このような電力回生がなされつつ、直列変圧器１７の２次巻線１７ｃの電圧が制御される。２次巻線１７ｃの電圧制御を通じて、１次巻線１７ａおよび１７ｂの電圧が制御され、負荷２６への供給電圧Ｖｏｕｔが制御される。

また、第３アーム１４が３レベル化されていることにより、入力電源１５側の線間電圧すなわち第１アーム６と第３アーム１４との間の線間電圧は、３レベル化される。また、直列変圧器１７側の線間電圧すなわち第２アーム９と第３アーム１４との間の線間電圧も、３レベル化される。入力電源１５側および直列変圧器１７側の両線間電圧の３レベル化により、入力電源１５側および負荷２６側の両方において、スイッチング周波数に相当するキャリア成分に由来するリプル電圧が低減する。つまり、ノイズが低減する。このため、リアクトル１６ａおよび１６ｂとして小容量のリアクトルを用いることができる。また、コンデンサ１８ａおよび１８ｂとして小容量のコンデンサを用いることができる。すなわち、小容量のリアクトルおよびコンデンサにより、入力電源１５側および直列変圧器１７の２次巻線１７ｃ側のそれぞれにおいて波形整形フィルタを構成することができる。

なお、第５接続点ｐ５と入力端部３１の他端３１ｙとの間にリアクトルを設けてもよい。同様に、第５接続点ｐ５と直列変圧器１７の２次巻線１７ｃの他端１７ｃｙとの間にリアクトルを設けてもよい。このようにすれば、コモンモード電圧を低減することができる。

また、本実施の形態では、３レベル化された第３アーム１４が、単相３レベルコンバータおよび３レベルインバータによって共用される（この共用がなされない場合、コンバータとインバータとで必要なアームの数は２×２＝４つとなり、必要なスイッチング素子の数も多くなる）。これにより、交流−交流変換に必要なスイッチング素子の数を抑えつつ、入力電源１５側および負荷２６側の両方においてスイッチング周波数に相当するキャリア成分のリプル電圧を低減させることができる。

本実施の形態では、スイッチング素子２ａ〜２ｈは、ＭＯＳＦＥＴである。ただし、スイッチング素子２ａ〜２ｈとして、ＩＧＢＴ（Insulated Gate Bipolar Transistor：絶縁ゲートバイポーラトランジスタ）等の他の素子を用いることもできる。

スイッチング素子２ａ〜２ｈは、ＳｉＣ、ＧａＮ素材等の化合物半導体を用いたものであってもよい。このようなスイッチング素子２ａ〜２ｈは、スイッチング周波数を高めることに適している。スイッチング周波数を高めることにより、入力電源１５側および負荷２６側の両方において、スイッチング周波数に相当するキャリア成分に由来するリプル電圧を低減させることができる。従って、リアクトル１６ａおよび１６ｂならびにコンデンサ１８ａおよび１８ｂの容量を小さくすることができる。また、スイッチング周波数を高めることにより、導通損失を小さくすることができる。また、スイッチング周波数を高めると、スイッチング時間が短くなるため、スイッチング損失を小さくすることができる。導通損失およびスイッチング損失の低減により、冷却フィンをを電源装置１に取り付ける場合であっても、冷却フィンを小型化することができる。

上述のように、制御器２８は、第１アーム６および第３アーム１４のスイッチング素子のスイッチングを制御するための制御ブロックと、第２アーム９のスイッチング素子のスイッチングを制御するための制御ブロックと、を有している。電圧利用率を高めるために、制御器２８におけるこれらの制御ブロックには、各相にコモンモード電圧を重畳する手段を設けてもよい。

上記の実施の形態に係る電源装置は、スイッチング素子数の使用数量が少なく、入出力共にリプルが小さい交流−交流電源装置であり、分散型電源、各種電源装置等として有用である。

１ 電源装置
２ａ，２ｂ，２ｃ，２ｄ，２ｅ，２ｆ，２ｇ，２ｈ，１０１ａ，１０１ｂ，１０１ｃ，１０１ｄ，１０１ｅ，１０１ｆ スイッチング素子
３ａ，３ｂ，３ｃ，３ｄ，３ｅ，３ｆ，３ｇ，３ｈ，１０２ａ，１０２ｂ，１０２ｃ，１０２ｄ，１０２ｅ，１０２ｆ ダイオード
４，５，７，８，１０，１１，１２，１３ 回路
６，９，１４，１０３，１０４，１０５ アーム
１５，１０７ 電源
１６ａ，１６ｂ，１０９ａ，１０９ｂ，１０９ｃ，１０９ｄ リアクトル
１７，１０８ 直列変圧器
１７ａ，１７ｂ，１０８ａ，１０８ｂ １次巻線
１７ｃ，１０８ｃ ２次巻線
１８ａ，１８ｂ，２０，２１，２１ａ，２１ｂ，１０６，１１０ａ，１１０ｂ コンデンサ
２５，２５ａ，２５ｂ クランプダイオード
２６，１１１ 負荷
２７ 電圧センサ
３１ 入力端部
３２ 出力端部
２８ 制御器
４１，４３ 減算部
４２，４４ ＰＩ制御部
４５ 除算部
４６ 変調率設定部
ｐ１，ｐ２，ｐ３，ｐ４，ｐ５，ｐ６，ｐ７，ｑ１，ｑ２，ｑ３ 接続点

Claims (4)

1. 入力端部に入力電源が接続され出力端部に負荷が接続され得る電源装置であって、
   第１スイッチング素子および第１ダイオードを逆並列に接続した第１回路と、第１接続点と、第２スイッチング素子および第２ダイオードを逆並列に接続した第２回路とがこの順に直列接続されている第１アームと、
   第３スイッチング素子および第３ダイオードを逆並列に接続した第３回路と、第２接続点と、第４スイッチング素子および第４ダイオードを逆並列に接続した第４回路とがこの順に直列接続されている第２アームと、
   第５スイッチング素子および第５ダイオードを逆並列に接続した第５回路と、第３接続点と、第６スイッチング素子および第６ダイオードを逆並列に接続した第６回路と、第５接続点と、第７スイッチング素子および第７ダイオードを逆並列に接続した第７回路と、第４接続点と、第８スイッチング素子および第８ダイオードを逆並列に接続した第８回路とがこの順に直列接続されている第３アームと、
   第１の１次巻線、第２の１次巻線および２次巻線を有する直列変圧器と、
   第１リアクトルと、
   第２リアクトルと、
   第１コンデンサと、
   第６接続点を介して直列接続された一対のコンデンサと、
   前記第６接続点に接続された第７接続点を介して直列接続された一対のクランプダイオードと、を備え、
   前記第１アームと、前記第２アームと、前記第３アームと、前記第１コンデンサと、前記一対のコンデンサとは互いに並列接続されており、
   前記第６回路および前記第７回路の直列回路と、前記一対のクランプダイオードとは、前記第３接続点と前記第４接続点の間で並列接続されており、
   前記入力端部、前記第１の１次巻線および前記出力端部を接続する経路において、前記入力端部の一端と、前記第１の１次巻線の一端と、前記第１の１次巻線の他端と、前記出力端部の一端とがこの順に並んでおり、
   前記出力端部、前記第２の１次巻線および前記入力端部を接続する経路において、前記出力端部の他端と、前記第２の１次巻線の他端と、前記第２の１次巻線の一端と、前記入力端部の他端とがこの順に並んでおり、
   前記第１接続点、前記第１リアクトルおよび前記入力端部を接続する経路において、前記第１接続点と、前記第１リアクトルの一端と、前記第１リアクトルの他端と、前記入力端部の前記一端とがこの順に並んでおり、
   前記第２接続点、前記第２リアクトル、前記２次巻線および前記入力端部を接続する経路において、前記第２接続点と、前記第２リアクトルの一端と、前記第２リアクトルの他端と、前記２次巻線の一端と、前記２次巻線の他端と、前記第５接続点と、前記入力端部の他端とがこの順に並んでおり、
   前記第１コンデンサの一端の電位を第１電位と定義し、前記第１コンデンサの他端の電位を第２電位と定義し、前記第１電位と前記第２電位の中間の電位を中間電位と定義したとき、前記第６接続点に前記中間電位が現れる、電源装置。
2. 前記第５接続点がとり得る電位は、前記第１電位、前記中間電位、前記第２電位の３つであり、
   前記第５接続点の電位はステップ状に変化する、請求項１に記載の電源装置。
3. 前記制御装置は、制御器と、電圧センサを備え、
   前記電圧センサは、前記出力端部に前記負荷が接続されたときにおいて前記負荷の電圧を検出し、
   前記制御器は、前記第１スイッチング素子、前記第２スイッチング素子、前記第３スイッチング素子、前記第４スイッチング素子、前記第５スイッチング素子、前記第６スイッチング素子、前記第７スイッチング素子および前記第８スイッチング素子のスイッチングを制御することによって、前記電圧センサの検出値を目標値に追従させる、請求項１または２に記載の電源装置。
4. 前記直列変圧器では、前記２次巻線の前記一端の電位が前記２次巻線の前記他端の電位よりも高くなったときに、前記第１の１次巻線の前記一端の電位が前記第１の１次巻線の前記他端の電位よりも高くなり、かつ、前記第２の１次巻線の前記他端の電位が前記第２の１次巻線の前記一端の電位よりも高くなり、
   前記入力端部の前記他端に対する前記入力端部の前記一端の電圧を入力電圧と定義し、前記２次巻線の前記他端に対する前記２次巻線の前記一端の電圧を２次巻線電圧と定義したとき、前記検出値の振幅が前記入力電圧の振幅よりも大きいときは、前記入力電圧の位相と前記２次巻線電圧の位相とが同位相となり、
   前記検出値の振幅が前記入力電圧の振幅よりも小さいときは、前記入力電圧の位相と前記２次巻線電圧の位相とが逆位相となる、請求項１〜３のいずれか一項に記載の電源装置。

Images