JP2018182021A - 撮像素子、積層型撮像素子及び固体撮像装置 - Google Patents

Abstract

【課題】簡素化された構成、構造を有する撮像素子、斯かる撮像素子から構成された積層型撮像素子を提供する。【解決手段】撮像素子は、少なくとも、光電変換部、第１トランジスタＴＲ1及び第２トランジスタＴＲ2を備えており、光電変換部は、光電変換層１３、第１電極１１及び第２電極１２から成り、更に、第１光電変換層延在部１３Ａ、第３電極５１及び第４電極５１Ｃを備えており、第１トランジスタＴＲ1は、一方のソース／ドレイン部として機能する第２電極１２、ゲート部５１として機能する第３電極、他方のソース／ドレイン部として機能する第１光電変換層延在部１３Ａから成り、第１トランジスタＴＲ1（ＴＲrst）は光電変換部に隣接して設けられている。【選択図】 図１

Description

本開示は、撮像素子、積層型撮像素子及び固体撮像装置に関する。

光電変換層に有機半導体材料を用いる撮像素子は、特定の色（波長帯）を光電変換することが可能である。そして、このような特徴を有するが故に、固体撮像装置における撮像素子として用いる場合、オンチップカラーフィルター（ＯＣＣＦ）と撮像素子との組合せから副画素が成り、副画素が２次元配列されている、従来の固体撮像装置では不可能な、副画素を積層した構造（積層型撮像素子）を得ることが可能である（例えば、特開２０１１−１３８９２７号公報参照）。また、デモザイク処理を必要としないことから、偽色が発生しないといった利点がある。尚、以下の説明において、半導体層（例えば、半導体基板）の上あるいは上方に設けられた光電変換部を備えた撮像素子を、便宜上、『第１タイプの撮像素子』と呼び、第１タイプの撮像素子を構成する光電変換部を、便宜上、『第１タイプの光電変換部』と呼び、半導体層（例えば、半導体基板）内に設けられた撮像素子を、便宜上、『第２タイプの撮像素子』と呼び、第２タイプの撮像素子を構成する光電変換部を、便宜上、『第２タイプの光電変換部』と呼ぶ場合がある。

図６７に従来の積層型撮像素子（積層型固体撮像装置）の構造例を示す。図６７に示す例では、半導体層（具体的には、半導体基板）３７０内に、第２タイプの撮像素子である第３撮像素子３３０及び第２撮像素子３２０を構成する第２タイプの光電変換部である第３光電変換部３３１及び第２光電変換部３２１が積層され、形成されている。また、半導体基板３７０の上方（具体的には、第２撮像素子３２０の上方）には、第１タイプの光電変換部である第１光電変換部３１０’が配置されている。ここで、第１光電変換部３１０’は、第２電極３１２、有機材料から成る光電変換層３１３、第１電極３１１を備えており、第１タイプの撮像素子である第１撮像素子３１０を構成する。第２光電変換部３２１及び第３光電変換部３３１においては、吸収係数の違いにより、それぞれ、例えば、青色光及び赤色光が光電変換される。また、第１光電変換部３１０’においては、例えば、緑色光が光電変換される。

第２光電変換部３２１及び第３光電変換部３３１において光電変換によって生成した電荷は、これらの第２光電変換部３２１及び第３光電変換部３３１に一旦蓄積された後、それぞれ、縦型トランジスタ（ゲート部３２２を図示する）と転送トランジスタ（ゲート部３３２を図示する）によって第２浮遊拡散層（Floating Diffusion）ＦＤ₂及び第３浮遊拡散層ＦＤ₃に転送され、更に、外部の読み出し回路（図示せず）に出力される。これらのトランジスタ及び浮遊拡散層ＦＤ₂，ＦＤ₃も半導体基板３７０に形成されている。

第１光電変換部３１０’において光電変換によって生成した電荷は、コンタクトホール部３６１、配線層３６２を介して、半導体基板３７０に形成された第１浮遊拡散層ＦＤ₁に蓄積される。また、第１光電変換部３１０’は、コンタクトホール部３６１、配線層３６２を介して、電荷量を電圧に変換する増幅トランジスタのゲート部３１８にも接続されている。そして、第１浮遊拡散層ＦＤ₁は、リセット・トランジスタ（ゲート部３１７を図示する）の一部を構成している。尚、参照番号３７１は素子分離領域であり、参照番号３７２は半導体基板３７０の表面に形成された酸化膜であり、参照番号３７６，３８１は層間絶縁層であり、参照番号３８３は保護層であり、参照番号３９０はオンチップ・マイクロ・レンズである。

また、半導体基板の上方に設けられたフォトダイオード（光電変換部）に隣接して読み出しトランジスタが設けられた構造を有する固体撮像装置が、特開２０１１−０４９２４０号公報から周知である。この読み出しトランジスタは、ゲート、フォトダイオードを構成するｎ型拡散層、及び、浮遊拡散層を構成するｎ型拡散層から構成されている。また、半導体基板には、増幅トランジスタ、選択トランジスタ及びリセット・トランジスタが設けられている。そして、浮遊拡散層を構成するｎ型拡散層を半導体基板の上方に設けることで、ｋＴＣ雑音を抑制することができるとされている。

特開２０１１−１３８９２７号公報 特開２０１１−０４９２４０号公報

しかしながら、特開２０１１−０４９２４０号公報に開示された固体撮像装置にあっては、信号走査回路を構成する増幅トランジスタや選択トランジスタ、リセットトランジスタは、光電変換部とは別に配置された半導体基板部に配置している。そのため、読み出し信号を信号走査回路に接続する構造が複雑であるといった問題がある。また、半導体基板部のトランジスタ数が多く、トランジスタの微細化が困難となる。

従って、本開示の目的は、簡素化された構成、構造を有する撮像素子、斯かる撮像素子から構成された積層型撮像素子、斯かる撮像素子あるいは積層型撮像素子を備えた固体撮像装置を提供することにある。

上記の目的を達成するための本開示の第１の態様に係る撮像素子は、
少なくとも、光電変換部、第１トランジスタ及び第２トランジスタを備えた撮像素子であって、
光電変換部は、
第１面、及び、第１面と対向する第２面を有し、第１面側から光が入射する光電変換層、
光電変換層の第１面に接して設けられた第１電極、及び、
光電変換層の第２面に接して設けられた第２電極、
から成り、
更に、
光電変換層から延在する第１光電変換層延在部、
光電変換層の第２面と同じ側の第１光電変換層延在部の第２面に、絶縁膜を介して対向して形成された第３電極、及び、
第１光電変換層延在部の第２面に接して設けられた第４電極、
を備えており、
第１トランジスタは、一方のソース／ドレイン部として機能する第２電極、ゲート部として機能する第３電極、他方のソース／ドレイン部として機能し、電源部に接続された第４電極、及び、チャネル形成領域として機能する第１光電変換層延在部から成り、
第２トランジスタのゲート部は、第２電極に接続されており、
第２トランジスタの一方のソース／ドレイン部は、電源部に接続されている。

尚、本開示の第１の態様に係る撮像素子は、更に、第３トランジスタを備えており、
第３トランジスタの一方のソース／ドレイン部は、第２トランジスタの他方のソース／ドレイン部に接続されており、
第３トランジスタの他方のソース／ドレイン部は、信号線に接続されている形態とすることができる。

上記の目的を達成するための本開示の第２の態様に係る撮像素子は、
少なくとも、光電変換部、第２トランジスタ及び第３トランジスタを備えた撮像素子であって、
光電変換部は、
第１面、及び、第１面と対向する第２面を有し、第１面側から光が入射する光電変換層、
光電変換層の第１面に接して設けられた第１電極、及び、
光電変換層の第２面に接して設けられた第２電極、
から成り、
更に、
光電変換層から延在する第１光電変換層延在部、
光電変換層の第２面と同じ側の第１光電変換層延在部の第２面に、絶縁膜を介して対向して形成された第２電極延在部、並びに、
第１光電変換層延在部の第２面に接して設けられた第３電極及び第４電極、
を備えており、
第２トランジスタは、一方のソース／ドレイン部として機能し、電源部に接続された第３電極、ゲート部として機能する第２電極延在部、他方のソース／ドレイン部として機能する第４電極、及び、チャネル形成領域として機能する第１光電変換層延在部から成り、
第３トランジスタの一方のソース／ドレイン部は、第４電極に接続されており、
第３トランジスタの他方のソース／ドレイン部は、信号線に接続されている。

尚、本開示の第２の態様に係る撮像素子は、更に、第１トランジスタを備えており、
第１トランジスタの一方のソース／ドレイン部は、第２電極に接続されており、
第１トランジスタの他方のソース／ドレイン部は、電源部に接続されている形態とすることができる。

上記の目的を達成するための本開示の第３の態様に係る撮像素子は、
少なくとも、光電変換部、第２トランジスタ及び第３トランジスタを備えた撮像素子であって、
光電変換部は、
第１面、及び、第１面と対向する第２面を有し、第１面側から光が入射する光電変換層、
光電変換層の第１面に接して設けられた第１電極、及び、
光電変換層の第２面に接して設けられた第２電極、
から成り、
更に、
光電変換層と同じ材料から構成され、光電変換層と離間して設けられたチャネル形成領域、
光電変換層の第２面と同じ側のチャネル形成領域の面に、絶縁膜を介して対向して形成された第４電極、並びに、
光電変換層の第２面と同じ側のチャネル形成領域延在部の面に接して設けられた第３電極及び第５電極、
を備えており、
第２トランジスタのゲート部は、第２電極に接続されており、
第２トランジスタの一方のソース／ドレイン部は、電源部に接続されており、
第２トランジスタの他方のソース／ドレイン部は、第３トランジスタの一方のソース／ドレイン部を構成する第３電極に接続されており、
第３トランジスタのゲート部は、第４電極から構成されており、
第３トランジスタの他方のソース／ドレイン部を構成する第５電極は、信号線に接続されている。

尚、本開示の第３の態様に係る撮像素子は、更に、第１トランジスタを備えており、
第１トランジスタの一方のソース／ドレイン部は、第２電極に接続されており、
第１トランジスタの他方のソース／ドレイン部は、電源部に接続されている形態とすることができる。

上記の目的を達成するための本開示の積層型撮像素子は、上記の好ましい形態を含む本開示の第１の態様〜第３の態様に係る撮像素子を少なくとも１つ有する。

上記の目的を達成するための本開示の第１の態様に係る固体撮像装置は、上記の好ましい形態を含む本開示の第１の態様〜第３の態様に係る撮像素子を、複数、備えている。また、上記の目的を達成するための本開示の第２の態様に係る固体撮像装置は、本開示の積層型撮像素子を、複数、備えている。

本開示の第１の態様〜第３の態様に係る撮像素子、本開示の積層型撮像素子を構成する本開示の第１の態様〜第３の態様に係る撮像素子、あるいは又、本開示の第１の態様〜第２の態様に係る固体撮像装置を構成する本開示の第１の態様〜第３の態様に係る撮像素子は、第１トランジスタ、第２トランジスタ及び第３トランジスタの３つのトランジスタの内の少なくとも２つのトランジスタを備えた構成、構造を有するので、撮像素子の構成、構造の簡素化を図ることができるし、少なくとも１つのトランジスタが、光電変換層に隣接して設けられているので、撮像素子の面積縮小化や高解像度化、撮像素子の構成、構造の一層の簡素化を図ることができる。また、撮像素子内の配線の短縮化や簡素化を図ることができるので、画素の電荷電圧変換効率の向上を図ることができ、撮像素子のＳ／Ｎ比の改善を図ることができる。尚、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また、付加的な効果があってもよい。

図１Ａ及び図１Ｂは、実施例１の撮像素子の概念図、及び、本開示の第１の態様〜第３の態様に係る撮像素子の等価回路図である。 図２Ａ及び図２Ｂは、それぞれ、実施例２及び実施例３の撮像素子の概念図である。 図３Ａ及び図３Ｂは、それぞれ、実施例４及び実施例５の撮像素子の概念図である。 図４は、実施例６の撮像素子の概念図である。 図５は、実施例１の撮像素子、積層型撮像素子の、図６の矢印Ｘ−Ｘに沿った模式的な一部断面図である。 図６は、実施例１の撮像素子、積層型撮像素子における第２電極等の模式的な平面図である。 図７Ａ、図７Ｂ、図７Ｃ、図７Ｄ及び図７Ｅは、実施例１の撮像素子、積層型撮像素子の、図６の矢印Ａ−Ａ、矢印Ｂ−Ｂ、矢印Ｃ−Ｃ、矢印Ｄ−Ｄ及び矢印Ｅ−Ｅ（あるいは矢印Ｆ−Ｆ）に沿った模式的な一部断面図である。 図８は、実施例１の撮像素子、積層型撮像素子の等価回路図である。 図９は、実施例１の撮像素子、積層型撮像素子の等価回路図である。 図１０は、実施例１の撮像素子の動作時の各部位における電位の状態を模式的に示す図である。 図１１は、実施例１の固体撮像装置の概念図である。 図１２は、実施例１の撮像素子、積層型撮像素子の変形例の、図６の矢印Ｘ−Ｘに沿った模式的な一部断面図である。 図１３Ａ及び図１３Ｂは、実施例１の撮像素子の別の変形例の概念図である。 図１４は、実施例１の撮像素子の更に別の変形例（本開示の第１の態様に係る固体撮像装置を構成する撮像素子）の、図６の矢印Ｘ−Ｘに沿った模式的な一部断面図である。 図１５は、実施例２の撮像素子、積層型撮像素子の、図１６の矢印Ｘ−Ｘに沿った模式的な一部断面図である。 図１６は、実施例２の撮像素子、積層型撮像素子における第２電極等の模式的な平面図である。 図１７Ａ、図１７Ｂ、図１７Ｃ及び図１７Ｄは、実施例２の撮像素子、積層型撮像素子の、図１６の矢印Ａ−Ａ、矢印Ｂ−Ｂ、矢印Ｃ−Ｃ及び矢印Ｄ−Ｄに沿った模式的な一部断面図である。 図１８は、実施例２の撮像素子の動作時の各部位における電位の状態を模式的に示す図である。 図１９は、実施例３の撮像素子、積層型撮像素子の、図２０の矢印Ｘ−Ｘに沿った模式的な一部断面図である。 図２０は、実施例３の撮像素子、積層型撮像素子における第２電極等の模式的な平面図である。 図２１Ａ、図２１Ｂ、図２１Ｃ及び図２１Ｄは、実施例３の撮像素子、積層型撮像素子の、図２０の矢印Ａ−Ａ、矢印Ｂ−Ｂ、矢印Ｃ−Ｃ及び矢印Ｄ−Ｄに沿った模式的な一部断面図である。 図２２は、実施例３の撮像素子の動作時の各部位における電位の状態を模式的に示す図である。 図２３は、実施例４の撮像素子、積層型撮像素子の、図２４の矢印Ｘ−Ｘに沿った模式的な一部断面図である。 図２４は、実施例４の撮像素子、積層型撮像素子における第２電極等の模式的な平面図である。 図２５は、実施例５の撮像素子、積層型撮像素子の、図２６の矢印Ｘ−Ｘに沿った模式的な一部断面図である。 図２６は、実施例５の撮像素子、積層型撮像素子における第２電極等の模式的な平面図である。 図２７は、実施例６の撮像素子、積層型撮像素子の、図２８の矢印Ｘ−Ｘに沿った模式的な一部断面図である。 図２８は、実施例６の撮像素子、積層型撮像素子における第２電極等の模式的な平面図である。 図２９は、実施例７の撮像素子、積層型撮像素子の模式的な一部断面図である。 図３０は、実施例７の撮像素子、積層型撮像素子の等価回路図である。 図３１は、実施例７の撮像素子、積層型撮像素子の等価回路図である。 図３２Ａ、図３２Ｂ及び図３２Ｃは、それぞれ、実施例７、実施例１０及び実施例１２の撮像素子を構成する第２電極及び電荷蓄積用電極等の模式的な配置図である。 図３３は、実施例７の撮像素子の動作時の各部位における電位の状態を模式的に示す図である。 図３４は、実施例７の撮像素子、積層型撮像素子の変形例の等価回路図である。 図３５は、実施例８の撮像素子、積層型撮像素子の模式的な一部断面図である。 図３６は、実施例９の撮像素子、積層型撮像素子の模式的な一部断面図である。 図３７は、実施例９の撮像素子、積層型撮像素子の変形例の模式的な一部断面図である。 図３８は、実施例９の撮像素子の別の変形例の模式的な一部断面図である。 図３９は、実施例９の撮像素子の更に別の変形例の模式的な一部断面図である。 図４０は、実施例１０の撮像素子、積層型撮像素子の一部分の模式的な一部断面図である。 図４１は、実施例１０の撮像素子、積層型撮像素子の等価回路図である。 図４２は、実施例１０の撮像素子、積層型撮像素子の等価回路図である。 図４３は、実施例１０の撮像素子の動作時の各部位における電位の状態を模式的に示す図である。 図４４は、実施例１０の撮像素子の別の動作時の各部位における電位の状態を模式的に示す図である。 図４５は、実施例１１の撮像素子、積層型撮像素子の一部分の模式的な一部断面図である。 図４６は、実施例１２の撮像素子、積層型撮像素子の一部分の模式的な一部断面図である。 図４７は、実施例１２の撮像素子、積層型撮像素子の等価回路図である。 図４８は、実施例１２の撮像素子、積層型撮像素子の等価回路図である。 図４９は、実施例１２の撮像素子の動作時の各部位における電位の状態を模式的に示す図である。 図５０は、実施例１２の撮像素子の別の動作時（転送時）の各部位における電位の状態を模式的に示す図である。 図５１は、実施例７の撮像素子、積層型撮像素子の別の変形例の模式的な一部断面図である。 図５２は、実施例７の撮像素子、積層型撮像素子の更に別の変形例の模式的な一部断面図である。 図５３Ａ、図５３Ｂ及び図５３Ｃは、実施例７の撮像素子、積層型撮像素子の更に別の変形例の第２電極の部分等の拡大された模式的な一部断面図である。 図５４は、実施例１１の撮像素子、積層型撮像素子の別の変形例の電荷排出電極の部分等の拡大された模式的な一部断面図である。 図５５は、実施例７の撮像素子、積層型撮像素子の更に別の変形例の模式的な一部断面図である。 図５６は、実施例７の撮像素子、積層型撮像素子の更に別の変形例の模式的な一部断面図である。 図５７は、実施例７の撮像素子、積層型撮像素子の更に別の変形例の模式的な一部断面図である。 図５８は、実施例１０の撮像素子、積層型撮像素子の別の変形例の模式的な一部断面図である。 図５９は、実施例７の撮像素子、積層型撮像素子の更に別の変形例の模式的な一部断面図である。 図６０は、実施例７の撮像素子、積層型撮像素子の更に別の変形例の模式的な一部断面図である。 図６１は、実施例１０の撮像素子、積層型撮像素子の更に別の変形例の模式的な一部断面図である。 図６２は、変換効率切り替えトランジスタを備えた本開示の撮像素子の等価回路図である。 図６３は、変換効率切り替えトランジスタを備えた本開示の撮像素子の等価回路図である。 図６４は、本開示の撮像素子、積層型撮像素子から構成された固体撮像装置を電子機器（カメラ）を用いた例の概念図である。 図６５Ａ、図６５Ｂ、図６５Ｃ、図６５Ｄ及び図６５Ｅは、図５に示したリセット・トランジスタＴＲ１_rst（第１トランジスタＴＲ₁）の製造工程を説明するための層間絶縁層等の模式的な一部端面図である。 図６６Ａ、図６６Ｂ、図６６Ｃ及び図６６Ｄは、図１２に示したリセット・トランジスタＴＲ１_rst（第１トランジスタＴＲ₁）の製造工程を説明するための層間絶縁層等の模式的な一部端面図である。 図６７は、従来の積層型撮像素子（積層型固体撮像装置）の概念図である。

以下、図面を参照して、実施例に基づき本開示を説明するが、本開示は実施例に限定されるものではなく、実施例における種々の数値や材料は例示である。尚、説明は、以下の順序で行う。
１．本開示の第１の態様〜第３の態様に係る撮像素子、並びに、本開示の積層型撮像素子及び本開示の第１の態様〜第２の態様に係る固体撮像装置、全般に関する説明
２．実施例１（本開示の第１の態様に係る撮像素子［本開示の第１−Ａの態様に係る撮像素子］、本開示の積層型撮像素子及び本開示の第１の態様〜第２の態様に係る固体撮像装置）
３．実施例２（実施例１の変形［本開示の第１−Ｂの態様に係る撮像素子］）
４．実施例３（実施例２の変形［本開示の第１−Ｃの態様に係る撮像素子］）
５．実施例４（本開示の第２の態様に係る撮像素子［本開示の第２−Ａの態様に係る撮像素子］）
６．実施例５（実施例４の変形［本開示の第２−Ｂの態様に係る撮像素子］）
７．実施例６（本開示の第３の態様に係る撮像素子［本開示の第３−Ａの態様に係る撮像素子］）
８．実施例７（実施例１〜実施例６の変形、電荷蓄積用電極を備えた撮像素子）
９．実施例８（実施例７の変形）
１０．実施例９（実施例７〜実施例８の変形）
１１．実施例１０（実施例７〜実施例９の変形、転送制御用電極を備えた撮像素子）
１２．実施例１１（実施例７〜実施例１０の変形、電荷排出電極を備えた撮像素子）
１３．実施例１２（実施例７〜実施例１１の変形、複数の電荷蓄積用電極セグメントを備えた撮像素子）
１４．その他

〈本開示の第１の態様〜第３の態様に係る撮像素子、並びに、本開示の積層型撮像素子及び本開示の第１の態様〜第２の態様に係る固体撮像装置、全般に関する説明〉
本開示の第１の態様〜第３の態様に係る撮像素子、本開示の積層型撮像素子を構成する本開示の第１の態様〜第３の態様に係る撮像素子、あるいは又、本開示の第１の態様〜第２の態様に係る固体撮像装置を構成する本開示の第１の態様〜第３の態様に係る撮像素子における半導体層の上方に形成されたトランジスタにあっては、以下に説明するように、ソース／ドレイン部は、ソース／ドレイン領域又はソース／ドレイン電極から構成されている。ソース／ドレイン部が電極から構成される場合、ソース／ドレイン部はソース／ドレイン電極に該当し、それ以外の場合、ソース／ドレイン部はソース／ドレイン領域に該当する。

上記の好ましい形態を含む本開示の第１の態様に係る撮像素子において、光電変換層は、有機光電変換材料から成る形態とすることができる。

あるいは又、上記の好ましい形態を含む本開示の第１の態様に係る撮像素子において、少なくとも第１光電変換層延在部は、第２面側から、下層半導体層及び上層光電変換層の積層構造を有する形態とすることができる。そして、この場合、光電変換層及び第１光電変換層延在部は、第２面側から、下層半導体層及び上層光電変換層の積層構造を有する形態とすることができる。更には、これらの形態にあっては、下層半導体層に可視光を吸収させないといった観点から、下層半導体層を構成する半導体材料は、３．０ｅＶ以上のバンドギャップエネルギーを有する形態とすることが好ましい。

更には、以上に説明した各種の好ましい形態を含む本開示の第１の態様に係る撮像素子において、第１光電変換層延在部の一部の厚さは、光電変換層の厚さよりも薄い形態とすることが好ましい。

更には、以上に説明した各種の好ましい形態を含む第３トランジスタを備えた本開示の第１の態様に係る撮像素子は、半導体層を更に備えており、
第２トランジスタ及び第３トランジスタは、半導体層に形成されており、
光電変換部及び第１トランジスタは、半導体層の上方に形成されており、
第２トランジスタのゲート部は、第１コンタクトホール部を介して、第２電極に接続されている構成とすることができる。尚、このような構成の撮像素子を、便宜上、『本開示の第１−Ａの態様に係る撮像素子』と呼ぶ場合がある。

そして、本開示の第１−Ａの態様に係る撮像素子は、
光電変換層から延在する第２光電変換層延在部、
光電変換層の第２面と同じ側の第２光電変換層延在部の第２面に、絶縁膜を介して対向して形成された第２電極延在部、及び、
第２光電変換層延在部の第２面に接して設けられた第５電極及び第６電極、
を更に備えており、
第２トランジスタは、半導体層に形成される代わりに、半導体層の上方に形成されており、
第２トランジスタのゲート部は、第２電極に接続される代わりに、第２電極延在部から構成されており、
第２トランジスタの一方のソース／ドレイン部（ソース／ドレイン電極）は、第５電極から構成されており、
第２トランジスタの他方のソース／ドレイン部（ソース／ドレイン電極）は、第６電極から構成されており、且つ、第２コンタクトホール部を介して、第３トランジスタの一方のソース／ドレイン部に接続されている構成とすることができる。尚、このような構成の撮像素子を、便宜上、『本開示の第１−Ｂの態様に係る撮像素子』と呼ぶ場合がある。

本開示の第１−Ｂの態様に係る撮像素子において、第２光電変換層延在部は、第２面側から、下層半導体層及び上層光電変換層の積層構造を有する構成とすることができる。そして／あるいは又、第２光電変換層延在部の一部の厚さは、光電変換層の厚さよりも薄い構成とすることができる。

そして、本開示の第１−Ｂの態様に係る撮像素子は、
光電変換層から延在する第３光電変換層延在部、
光電変換層の第２面と同じ側の第３光電変換層延在部の第２面に、絶縁膜を介して対向して形成された第７電極、及び、
第３光電変換層延在部の第２面に接して設けられた第８電極、
を更に備えており、
第３トランジスタは、半導体層に形成される代わりに、半導体層の上方に形成されており、
第３トランジスタの一方のソース／ドレイン部（ソース／ドレイン電極）は、第２コンタクトホール部を介して第６電極に接続される代わりに、第６電極と共通であり、
第３トランジスタのゲート部は、第７電極から構成されており、
第３トランジスタの他方のソース／ドレイン部（ソース／ドレイン電極）は、第８電極から構成されており、且つ、第３コンタクトホール部を介して信号線に接続されている構成とすることができる。尚、このような構成の撮像素子を、便宜上、『本開示の第１−Ｃの態様に係る撮像素子』と呼ぶ場合がある。

本開示の第１−Ｃの態様に係る撮像素子において、第３光電変換層延在部は、第２面側から、下層半導体層及び上層光電変換層の積層構造を有する構成とすることができる。そして／あるいは又、第３光電変換層延在部の一部の厚さは、光電変換層の厚さよりも薄い構成とすることができる。

上記の好ましい形態を含む本開示の第２の態様に係る撮像素子においても、少なくとも第１光電変換層延在部は、第２面側から、下層半導体層及び上層光電変換層の積層構造を有する形態とすることができる。そして、この場合、光電変換層及び第１光電変換層延在部は、第２面側から、下層半導体層及び上層光電変換層の積層構造を有する形態とすることができる。更には、これらの形態にあっては、下層半導体層に可視光を吸収させないといった観点から、下層半導体層を構成する半導体材料は、３．０ｅＶ以上のバンドギャップエネルギーを有する形態とすることが好ましい。

更には、以上に説明した各種の好ましい形態を含む本開示の第２の態様に係る撮像素子において、第１光電変換層延在部の一部の厚さは、光電変換層の厚さよりも薄い形態とすることが好ましい。

第１トランジスタを備えた本開示の第２の態様に係る撮像素子は、半導体層を更に備えており、
第１トランジスタ及び第３トランジスタは、半導体層に形成されており、
光電変換部及び第２トランジスタは、半導体層の上方に形成されており、
第１トランジスタの一方のソース／ドレイン部は、第１コンタクトホール部を介して、第２電極に接続されており、
第３トランジスタの一方のソース／ドレイン部は、第２コンタクトホール部を介して、第４電極に接続されている構成とすることができる。尚、このような構成の撮像素子を、便宜上、『本開示の第２−Ａの態様に係る撮像素子』と呼ぶ場合がある。

そして、本開示の第２−Ａの態様に係る撮像素子は、
光電変換層から延在する第２光電変換層延在部、
光電変換層の第２面と同じ側の第２光電変換層延在部の第２面に、絶縁膜を介して対向して形成された第５電極、及び、
第２光電変換層延在部の第２面に接して設けられた第６電極、
を更に備えており、
第３トランジスタは、半導体層に形成される代わりに、半導体層の上方に形成されており、
第３トランジスタの一方のソース／ドレイン部（ソース／ドレイン電極）は、第２コンタクトホール部を介して第４電極に接続される代わりに、第４電極と共通であり、
第３トランジスタのゲート部は、第５電極から構成されており、
第３トランジスタの他方のソース／ドレイン部（ソース／ドレイン電極）は、第６電極から構成されており、且つ、第３コンタクトホール部を介して信号線に接続されている構成とすることができる。尚、このような構成の撮像素子を、便宜上、『本開示の第２−Ｂの態様に係る撮像素子』と呼ぶ場合がある。

本開示の第２−Ｂの態様に係る撮像素子において、第２光電変換層延在部は、第２面側から、下層半導体層及び上層光電変換層の積層構造を有する構成とすることができる。そして／あるいは又、第２光電変換層延在部の一部の厚さは、光電変換層の厚さよりも薄い構成とすることができる。

上記の好ましい形態を含む本開示の第３の態様に係る撮像素子においても、光電変換層並びにチャネル形成領域及びチャネル形成領域延在部は、第２面側から、下層半導体層及び上層光電変換層の積層構造を有する形態とすることができる。更には、このような形態にあっては、下層半導体層に可視光を吸収させないといった観点から、下層半導体層を構成する半導体材料は、３．０ｅＶ以上のバンドギャップエネルギーを有する形態とすることが好ましい。

第１トランジスタを備えた本開示の第３の態様に係る撮像素子は、半導体層を更に備えており、
第１トランジスタ及び第２トランジスタは、半導体層に形成されており、
光電変換部及び第３トランジスタは、半導体層の上方に形成されており、
第１トランジスタの一方のソース／ドレイン部、及び、第２トランジスタのゲート部は、第１コンタクトホール部を介して、第２電極に接続されており、
第２トランジスタの他方のソース／ドレイン部（ソース／ドレイン領域）は、第２コンタクトホール部を介して、第３電極に接続されており、
第３トランジスタの他方のソース／ドレイン部（ソース／ドレイン電極）は、第３コンタクトホール部を介して、信号線に接続されている構成とすることができる。尚、このような構成の撮像素子を、便宜上、『本開示の第３−Ａの態様に係る撮像素子』と呼ぶ場合がある。

以上に説明した各種の好ましい形態、構成を含む本開示の第１の態様〜第３の態様に係る撮像素子を、本開示の積層型撮像素子を構成する撮像素子、本開示の第１の態様〜第２の態様に係る固体撮像装置を構成する撮像素子に適用することができる。尚、これらの撮像素子を総称して、以下、『本開示の撮像素子等』と呼ぶ場合がある。

本開示の撮像素子等において、光入射側に位置する第１電極は、複数の撮像素子において共通化されていてもよい。即ち、第１電極を所謂ベタ電極とすることができる。光電変換層は、複数の撮像素子において共通化されていてもよいし、即ち、複数の撮像素子において１層の光電変換層が形成されていてもよいし、撮像素子毎に設けられていてもよい。

本開示の撮像素子等において、第１電極側から光が入射するが、半導体層の上方に形成された各種トランジスタ（特に、各種トランジスタのチャネル形成領域）に光が入射しないように、遮光層が形成されていることが好ましい。あるいは又、第１電極の上方にはオンチップ・マイクロ・レンズが設けられており、オンチップ・マイクロ・レンズに入射する光は、半導体層の上方に形成された各種トランジスタ（特に、各種トランジスタのチャネル形成領域）には入射しないような構成とすることが好ましい。ここで、遮光層は、第１電極の光入射側の面よりも上方に配設されてもよいし、第１電極の光入射側の面の上に配設されてもよい。場合によっては、第１電極に遮光層が形成されていてもよい。遮光層を構成する材料として、クロム（Ｃｒ）や銅（Ｃｕ）、アルミニウム（Ａｌ）、タングステン（Ｗ）、光を通さない樹脂（例えば、ポリイミド樹脂）を例示することができる。

本開示の撮像素子等として、具体的には、青色光（４２５ｎｍ乃至４９５ｎｍの光）を吸収する光電変換層（便宜上、『第１タイプの青色光電変換層』と呼ぶ）を備えた青色光に感度を有する撮像素子（便宜上、『第１タイプの青色光用撮像素子』と呼ぶ）、緑色光（４９５ｎｍ乃至５７０ｎｍの光）を吸収する光電変換層（便宜上、『第１タイプの緑色光電変換層』と呼ぶ）を備えた緑色光に感度を有する撮像素子（便宜上、『第１タイプの緑色光用撮像素子』と呼ぶ）、赤色光（６２０ｎｍ乃至７５０ｎｍの光）を吸収する光電変換層（便宜上、『第１タイプの赤色光電変換層』と呼ぶ）を備えた赤色光に感度を有する撮像素子（便宜上、『第１タイプの赤色光用撮像素子』と呼ぶ）を挙げることができる。また、従来の撮像素子であって、青色光に感度を有する撮像素子を、便宜上、『第２タイプの青色光用撮像素子』と呼び、緑色光に感度を有する撮像素子を、便宜上、『第２タイプの緑色光用撮像素子』と呼び、赤色光に感度を有する撮像素子を、便宜上、『第２タイプの赤色光用撮像素子』と呼び、第２タイプの青色光用撮像素子を構成する光電変換層を、便宜上、『第２タイプの青色光電変換層』と呼び、第２タイプの緑色光用撮像素子を構成する光電変換層を、便宜上、『第２タイプの緑色光電変換層』と呼び、第２タイプの赤色光用撮像素子を構成する光電変換層を、便宜上、『第２タイプの赤色光電変換層』と呼ぶ。

本開示の積層型撮像素子は、少なくとも本開示の第１の態様〜第３の態様に係る撮像素子（光電変換素子）を１つ有するが、具体的には、例えば、
［Ａ］第１タイプの青色光用光電変換部、第１タイプの緑色光用光電変換部及び第１タイプの赤色光用光電変換部が、垂直方向に積層され、
第１タイプの青色光用撮像素子、第１タイプの緑色光用撮像素子及び第１タイプの赤色光用撮像素子の制御部のそれぞれが、例えば、半導体層に設けられた構成、構造
［Ｂ］第１タイプの青色光用光電変換部及び第１タイプの緑色光用光電変換部が、垂直方向に積層され、
これらの２層の第１タイプの光電変換部の下方に、第２タイプの赤色光用光電変換層が配置され、
第１タイプの青色光用撮像素子、第１タイプの緑色光用撮像素子及び第２タイプの赤色光用撮像素子の制御部のそれぞれが、例えば、半導体層に設けられた構成、構造
［Ｃ］第１タイプの緑色光用光電変換部の下方に、第２タイプの青色光用光電変換部及び第２タイプの赤色光用光電変換部が配置され、
第１タイプの緑色光用撮像素子、第２タイプの青色光用撮像素子及び第２タイプの赤色光用撮像素子の制御部のそれぞれが、例えば、半導体層に設けられた構成、構造
［Ｄ］第１タイプの青色光用光電変換部の下方に、第２タイプの緑色光用光電変換部及び第２タイプの赤色光用光電変換部が配置され、
第１タイプの青色光用撮像素子、第２タイプの緑色光用撮像素子及び第２タイプの赤色光用撮像素子の制御部のそれぞれが、例えば、半導体層に設けられた構成、構造
を挙げることができる。尚、これらの撮像素子の光電変換部の垂直方向における配置順は、光入射方向から青色光用光電変換部、緑色光用光電変換部、赤色光用光電変換部の順、あるいは、光入射方向から緑色光用光電変換部、青色光用光電変換部、赤色光用光電変換部の順であることが好ましい。これは、より短い波長の光がより入射表面側において効率良く吸収されるからである。赤色は３色の中では最も長い波長であるので、光入射面から見て赤色光用光電変換部を最下層に位置させることが好ましい。これらの撮像素子の積層構造によって、１つの画素が構成される。また、第１タイプの赤外線用光電変換部を備えていてもよい。ここで、第１タイプの赤外線用光電変換部の光電変換層は、例えば、有機系材料から構成され、第１タイプの撮像素子の積層構造の最下層であって、第２タイプの撮像素子よりも上に配置することが好ましい。あるいは又、第１タイプの光電変換部の下方に、第２タイプの赤外線用光電変換部を備えていてもよい。

第１タイプの撮像素子にあっては、例えば、第２電極が、半導体層の上に設けられた層間絶縁層上に形成されている。半導体層に形成された撮像素子（第２タイプの撮像素子）は、従来の撮像素子と同じ構成、構造を有し、裏面照射型とすることもできるし、表面照射型とすることもできる。半導体層として、シリコン半導体基板を挙げることができるし、ＳＯＩ基板におけるシリコン層を挙げることもできる。

光電変換層を有機系材料から構成する場合、光電変換層を、
（１）ｐ型有機半導体から構成する。
（２）ｎ型有機半導体から構成する。
（３）ｐ型有機半導体膜／ｎ型有機半導体膜の積層構造から構成する。ｐ型有機半導体膜／ｐ型有機半導体とｎ型有機半導体との混合層（バルクヘテロ構造）／ｎ型有機半導体膜の積層構造から構成する。ｐ型有機半導体膜／ｐ型有機半導体とｎ型有機半導体との混合層（バルクヘテロ構造）の積層構造から構成する。ｎ型有機半導体膜／ｐ型有機半導体とｎ型有機半導体との混合層（バルクヘテロ構造）の積層構造から構成する。
（４）ｐ型有機半導体とｎ型有機半導体の混合（バルクヘテロ構造）から構成する。
の４態様のいずれかとすることができる。但し、積層順は任意に入れ替えた構成とすることができる。

ｐ型有機半導体として、ナフタレン誘導体、アントラセン誘導体、フェナントレン誘導体、ピレン誘導体、ペリレン誘導体、テトラセン誘導体、ペンタセン誘導体、キナクリドン誘導体、チオフェン誘導体、チエノチオフェン誘導体、ベンゾチオフェン誘導体、ベンゾチエノベンゾチオフェン誘導体、トリアリルアミン誘導体、カルバゾール誘導体、ペリレン誘導体、ピセン誘導体、クリセン誘導体、フルオランテン誘導体、フタロシアニン誘導体、サブフタロシアニン誘導体、サブポルフィラジン誘導体、複素環化合物を配位子とする金属錯体、ポリチオフェン誘導体、ポリベンゾチアジアゾール誘導体、ポリフルオレン誘導体等を挙げることができる。ｎ型有機半導体として、フラーレン及びフラーレン誘導体〈例えば、Ｃ６０や、Ｃ７０，Ｃ７４等のフラーレン（高次フラーレン）、内包フラーレン等）又はフラーレン誘導体（例えば、フラーレンフッ化物やＰＣＢＭフラーレン化合物、フラーレン多量体等）〉、ｐ型有機半導体よりもＨＯＭＯ及びＬＵＭＯが大きい（深い）有機半導体、透明な無機金属酸化物を挙げることができる。ｎ型有機半導体として、具体的には、窒素原子、酸素原子、硫黄原子を含有する複素環化合物、例えば、ピリジン誘導体、ピラジン誘導体、ピリミジン誘導体、トリアジン誘導体、キノリン誘導体、キノキサリン誘導体、イソキノリン誘導体、アクリジン誘導体、フェナジン誘導体、フェナントロリン誘導体、テトラゾール誘導体、ピラゾール誘導体、イミダゾール誘導体、チアゾール誘導体、オキサゾール誘導体、イミダゾール誘導体、ベンズイミダゾール誘導体、ベンゾトリアゾール誘導体、ベンズオキサゾール誘導体、ベンズオキサゾール誘導体、カルバゾール誘導体、ベンゾフラン誘導体、ジベンゾフラン誘導体、サブポルフィラジン誘導体、ポリフェニレンビニレン誘導体、ポリベンゾチアジアゾール誘導体、ポリフルオレン誘導体等を分子骨格の一部に有する有機分子、有機金属錯体やサブフタロシアニン誘導体を挙げることができる。フラーレン誘導体に含まれる基等として、ハロゲン原子；直鎖、分岐若しくは環状のアルキル基若しくはフェニル基；直鎖若しくは縮環した芳香族化合物を有する基；ハロゲン化物を有する基；パーシャルフルオロアルキル基；パーフルオロアルキル基；シリルアルキル基；シリルアルコキシ基；アリールシリル基；アリールスルファニル基；アルキルスルファニル基；アリールスルホニル基；アルキルスルホニル基；アリールスルフィド基；アルキルスルフィド基；アミノ基；アルキルアミノ基；アリールアミノ基；ヒドロキシ基；アルコキシ基；アシルアミノ基；アシルオキシ基；カルボニル基；カルボキシ基；カルボキソアミド基；カルボアルコキシ基；アシル基；スルホニル基；シアノ基；ニトロ基；カルコゲン化物を有する基；ホスフィン基；ホスホン基；これらの誘導体を挙げることができる。有機系材料から構成された光電変換層（『有機光電変換層』と呼ぶ場合がある）の厚さは、限定するものではないが、例えば、１×１０^-8ｍ乃至５×１０^-7ｍ、好ましくは２．５×１０^-8ｍ乃至３×１０^-7ｍ、より好ましくは２．５×１０^-8ｍ乃至２×１０^-7ｍ、一層好ましくは１×１０^-7ｍ乃至１．８×１０^-7ｍを例示することができる。尚、有機半導体は、ｐ型、ｎ型と分類されることが多いが、ｐ型とは正孔を輸送し易いという意味であり、ｎ型とは電子を輸送し易いという意味であり、無機半導体のように熱励起の多数キャリアとして正孔又は電子を有しているという解釈に限定されない。

あるいは又、緑色光を光電変換する有機光電変換層を構成する材料として、例えば、ローダミン系色素、メラシアニン系色素、キナクリドン誘導体、サブフタロシアニン系色素（サブフタロシアニン誘導体）等を挙げることができるし、青色光を光電変換する有機光電変換層を構成する材料として、例えば、クマリン酸色素、トリス−８−ヒドリキシキノリアルミニウム（Ａｌｑ３）、メラシアニン系色素等を挙げることができるし、赤色光を光電変換する有機光電変換層を構成する材料として、例えば、フタロシアニン系色素、サブフタロシアニン系色素（サブフタロシアニン誘導体）を挙げることができる。

あるいは又、光電変換層を構成する無機系材料として、結晶シリコン、アモルファスシリコン、微結晶シリコン、結晶セレン、アモルファスセレン、及び、カルコパライト系化合物であるＣＩＧＳ（ＣｕＩｎＧａＳｅ）、ＣＩＳ（ＣｕＩｎＳｅ₂）、ＣｕＩｎＳ₂、ＣｕＡｌＳ₂、ＣｕＡｌＳｅ₂、ＣｕＧａＳ₂、ＣｕＧａＳｅ₂、ＡｇＡｌＳ₂、ＡｇＡｌＳｅ₂、ＡｇＩｎＳ₂、ＡｇＩｎＳｅ₂、あるいは又、ＩＩＩ−Ｖ族化合物であるＧａＡｓ、ＩｎＰ、ＡｌＧａＡｓ、ＩｎＧａＰ、ＡｌＧａＩｎＰ、ＩｎＧａＡｓＰ、更には、ＣｄＳｅ、ＣｄＳ、Ｉｎ₂Ｓｅ₃、Ｉｎ₂Ｓ₃、Ｂｉ₂Ｓｅ₃、Ｂｉ₂Ｓ₃、ＺｎＳｅ、ＺｎＳ、ＰｂＳｅ、ＰｂＳ等の化合物半導体を挙げることができる。加えて、これらの材料から成る量子ドットを光電変換層に使用することも可能である。

前述したとおり、光電変換層を、下層半導体層及び上層光電変換層の積層構造とすることができる。このように下層半導体層を設けることで、電荷蓄積時の再結合を防止することができ、光電変換層に蓄積した電荷の第２電極への転送効率を増加させることができるし、暗電流の生成を抑制することができる。また、半導体層の上方に形成されたトランジスタのチャネル形成領域の最適化を図ることができる。上層光電変換層を構成する材料は、上記の光電変換層を構成する各種材料から、適宜、選択すればよい。一方、下層半導体層を構成する半導体材料として、バンドギャップの値が大きく（例えば、３．０ｅＶ以上のバンドギャップの値）、しかも、光電変換層を構成する材料よりも高い移動度を有する材料を用いることが好ましい。具体的には、ＩＧＺＯ等の酸化物半導体材料；遷移金属ダイカルコゲナイド；シリコンカーバイド；ダイヤモンド；グラフェン；カーボンナノチューブ；ＳｉやＧｅ、ＧａＡｓといった半導体材料；縮合多環炭化水素化合物や縮合複素環化合物等の有機半導体材料を挙げることができる。あるいは又、下層半導体層を構成する半導体材料として、蓄積すべき電荷が正孔である場合、光電変換層を構成する材料のイオン化ポテンシャルよりも小さなイオン化ポテンシャルを有する材料を挙げることができるし、蓄積すべき電荷が電子である場合、光電変換層を構成する材料の電子親和力よりも大きな電子親和力を有する材料を挙げることができる。あるいは又、下層半導体層を構成する半導体材料における不純物濃度は１×１０¹⁸ｃｍ^-3以下であることが好ましい。下層半導体層は、単層構成であってもよいし、多層構成であってもよい。また、半導体層の上方に形成された各種のトランジスタのチャネル形成領域を構成する下層半導体層の部分の材料と、第２電極の上に位置する下層半導体層の部分の材料とを、異ならせてもよい。

本開示の撮像素子等において、光電変換部は、更に、第２電極と離間して配置され、且つ、絶縁層を介して光電変換層と対向して配置された電荷蓄積用電極を備えている形態とすることができる。尚、このような形態の本開示の撮像素子等を、便宜上、『電荷蓄積用電極を備えた撮像素子』と呼ぶ。

このように第２電極と離間して配置され、且つ、絶縁層を介して光電変換層と対向して配置された電荷蓄積用電極を備えることで、光電変換部に光が照射され、光電変換部において光電変換されるとき、光電変換層に蓄えられる電荷の量を蓄積用電極で制御することができる。それ故、露光開始時、電荷蓄積部を完全空乏化し、電荷を消去することを、一層、確実に達成することができる。その結果、ｋＴＣノイズが大きくなり、ランダムノイズが悪化し、撮像画質の低下をもたらすといった現象の発生を一層確実に抑制することができる。

電荷蓄積用電極を備えた撮像素子において、第２電極は、絶縁層に設けられた開口部内を延在し、光電変換層と接続されている形態とすることができる。あるいは又、光電変換層は、絶縁層に設けられた開口部内を延在し、第２電極と接続されている形態とすることができ、この場合、
第２電極の頂面の縁部は絶縁層で覆われており、
開口部の底面には第２電極が露出しており、
第２電極の頂面と接する絶縁層の面を第１面、電荷蓄積用電極と対向する光電変換層の部分と接する絶縁層の面を第２面としたとき、開口部の側面は、第１面から第２面に向かって広がる傾斜を有する形態とすることができ、更には、第１面から第２面に向かって広がる傾斜を有する開口部の側面は、電荷蓄積用電極側に位置する形態とすることができる。尚、光電変換層と第２電極との間に他の層が形成されている形態（例えば、光電変換層と第２電極との間に電荷蓄積に適した材料層が形成されている形態）を包含する。

電荷蓄積用電極を備えた撮像素子は、駆動回路を有する制御部を更に備えており、
第２電極及び電荷蓄積用電極は、駆動回路に接続されており、
電荷蓄積期間において、駆動回路から、第２電極に電位Ｖ₁₁が印加され、電荷蓄積用電極に電位Ｖ₁₂が印加され、光電変換層に電荷が蓄積され、
電荷転送期間において、駆動回路から、第２電極に電位Ｖ₂₁が印加され、電荷蓄積用電極に電位Ｖ₂₂が印加され、光電変換層に蓄積された電荷が第２電極を経由して制御部に読み出される構成とすることができる。但し、第２電極の電位が第１電極の電位よりも高い場合、
Ｖ₁₂≧Ｖ₁₁、且つ、Ｖ₂₂＜Ｖ₂₁
であり、第２電極の電位が第１電極の電位よりも低い場合、
Ｖ₁₂≦Ｖ₁₁、且つ、Ｖ₂₂＞Ｖ₂₁
である。

更には、以上に説明した各種の好ましい形態、構成を含む電荷蓄積用電極を備えた撮像素子にあっては、第２電極と電荷蓄積用電極との間に、第２電極及び電荷蓄積用電極と離間して配置され、且つ、絶縁層を介して光電変換層と対向して配置された転送制御用電極（電荷転送電極）を更に備えている形態とすることができる。尚、このような形態の本開示の撮像素子等を、便宜上、『転送制御用電極を備えた撮像素子』と呼ぶ。

転送制御用電極を備えた撮像素子は、駆動回路を有する制御部を更に備えており、
第２電極、転送制御用電極は、駆動回路に接続されており、
電荷蓄積期間において、駆動回路から、第２電極に電位Ｖ₁₁が印加され、電荷蓄積用電極に電位Ｖ₁₂が印加され、転送制御用電極に電位Ｖ₁₃が印加され、光電変換層に電荷が蓄積され、
電荷転送期間において、駆動回路から、第２電極に電位Ｖ₂₁が印加され、電荷蓄積用電極に電位Ｖ₂₂が印加され、転送制御用電極に電位Ｖ₂₃が印加され、光電変換層に蓄積された電荷が第２電極を介して制御部に読み出される構成とすることができる。但し、第２電極の電位が第１電極の電位よりも高い場合、
Ｖ₁₂＞Ｖ₁₃、且つ、Ｖ₂₂≦Ｖ₂₃≦Ｖ₂₁
であり、第２電極の電位が第１電極の電位よりも低い場合、
Ｖ₁₂＜Ｖ₁₃、且つ、Ｖ₂₂≧Ｖ₂₃≧Ｖ₂₁
である。

更には、以上に説明した各種の好ましい形態、構成を含む電荷蓄積用電極を備えた撮像素子にあっては、光電変換層に接続され、第２電極及び電荷蓄積用電極と離間して配置された電荷排出電極を更に備えている形態とすることができる。尚、このような形態の電荷蓄積用電極を備えた撮像素子を、便宜上、『電荷排出電極を備えた撮像素子』と呼ぶ。そして、電荷排出電極を備えた撮像素子において、電荷排出電極は、半導体層の上方に形成されたトランジスタの全体を取り囲むように（即ち、額縁状に）配置されている形態とすることができる。電荷排出電極は、複数の撮像素子において共有化（共通化）することができる。そして、この場合、
光電変換層は、絶縁層に設けられた第２開口部内を延在し、電荷排出電極と接続されており、
電荷排出電極の頂面の縁部は絶縁層で覆われており、
第２開口部の底面には電荷排出電極が露出しており、
電荷排出電極の頂面と接する絶縁層の面を第３面、電荷蓄積用電極と対向する光電変換層の部分と接する絶縁層の面を第２面としたとき、第２開口部の側面は、第３面から第２面に向かって広がる傾斜を有する形態とすることができる。

更には、電荷排出電極を備えた撮像素子は、駆動回路を有する制御部を更に備えており、
第２電極、電荷蓄積用電極及び電荷排出電極は、駆動回路に接続されており、
電荷蓄積期間において、駆動回路から、第２電極に電位Ｖ₁₁が印加され、電荷蓄積用電極に電位Ｖ₁₂が印加され、電荷排出電極に電位Ｖ₁₄が印加され、光電変換層に電荷が蓄積され、
電荷転送期間において、駆動回路から、第２電極に電位Ｖ₂₁が印加され、電荷蓄積用電極に電位Ｖ₂₂が印加され、電荷排出電極に電位Ｖ₂₄が印加され、光電変換層に蓄積された電荷が第２電極を介して制御部に読み出される構成とすることができる。但し、第２電極の電位が第１電極の電位よりも高い場合、
Ｖ₁₄＞Ｖ₁₁、且つ、Ｖ₂₄＜Ｖ₂₁
であり、第２電極の電位が第１電極の電位よりも低い場合、
Ｖ₁₄＜Ｖ₁₁、且つ、Ｖ₂₄＞Ｖ₂₁
である。

更には、電荷蓄積用電極を備えた撮像素子における以上に説明した各種の好ましい形態、構成において、電荷蓄積用電極は、複数の電荷蓄積用電極セグメントから構成されている形態とすることができる。尚、このような形態の電荷蓄積用電極を備えた撮像素子を、便宜上、『複数の電荷蓄積用電極セグメントを備えた撮像素子』と呼ぶ。電荷蓄積用電極セグメントの数は、２以上であればよい。そして、複数の電荷蓄積用電極セグメントを備えた撮像素子にあっては、
第２電極の電位が第１電極の電位よりも高い場合、電荷転送期間において、第２電極に最も近い所に位置する電荷蓄積用電極セグメントに印加される電位は、第２電極に最も遠い所に位置する電荷蓄積用電極セグメントに印加される電位よりも高く、
第２電極の電位が第１電極の電位よりも低い場合、電荷転送期間において、第２電極に最も近い所に位置する電荷蓄積用電極セグメントに印加される電位は、第２電極に最も遠い所に位置する電荷蓄積用電極セグメントに印加される電位よりも低い形態とすることができる。

更には、以上に説明した各種の好ましい形態、構成を含む電荷蓄積用電極を備えた撮像素子において、電荷蓄積用電極の大きさは第２電極よりも大きい形態とすることができる。電荷蓄積用電極の面積をＳ₁’、第２電極の面積をＳ₁としたとき、限定するものではないが、
４≦Ｓ₁’／Ｓ₁
を満足することが好ましい。

更には、以上に説明した各種の好ましい形態、構成を含む電荷蓄積用電極を備えた撮像素子において、第１電極側から光が入射し、第２電極（場合によっては、第２電極及び転送制御用電極）には光が入射しない形態とすることができ、この場合、第１電極よりの光入射側であって、第２電極（場合によっては、第２電極及び転送制御用電極）の上方には遮光層が形成されている構成とすることができ、あるいは又、電荷蓄積用電極及び第１電極の上方にはオンチップ・マイクロ・レンズが設けられており、オンチップ・マイクロ・レンズに入射する光は、電荷蓄積用電極に集光される構成とすることができる。ここで、遮光層は、第１電極の光入射側の面よりも上方に配設されてもよいし、第１電極の光入射側の面の上に配設されてもよい。場合によっては、第１電極に遮光層が形成されていてもよい。

本開示の第１の態様〜第２の態様に係る固体撮像装置によって、単板式カラー固体撮像装置を構成することができる。

積層型撮像素子を備えた本開示の第２の態様に係る固体撮像装置にあっては、ベイヤ配列の撮像素子を備えた固体撮像装置と異なり（即ち、カラーフィルタを用いて青色、緑色、赤色の分光を行うのではなく）、同一画素内で光の入射方向において、複数種の波長の光に対して感度を有する撮像素子を積層して１つの画素を構成するので、感度の向上及び単位体積当たりの画素密度の向上を図ることができる。また、有機系材料は吸収係数が高いため、有機光電変換層の膜厚を従来のＳｉ系光電変換層と比較して薄くすることができ、隣接画素からの光漏れや、光の入射角の制限が緩和される。更には、従来のＳｉ系撮像素子では３色の画素間で補間処理を行って色信号を作成するために偽色が生じるが、積層型撮像素子を備えた本開示の第２の態様に係る固体撮像装置にあっては、偽色の発生が抑えられる。有機光電変換層それ自体がカラーフィルタとしても機能するので、カラーフィルタを配設しなくとも色分離が可能である。

一方、本開示の第１の態様に係る固体撮像装置にあっては、カラーフィルタを用いることで、青色、緑色、赤色の分光特性への要求を緩和することができるし、また、高い量産性を有する。本開示の第１の態様に係る固体撮像装置における撮像素子の配列として、ベイヤ配列の他、インターライン配列、ＧストライプＲＢ市松配列、ＧストライプＲＢ完全市松配列、市松補色配列、ストライプ配列、斜めストライプ配列、原色色差配列、フィールド色差順次配列、フレーム色差順次配列、ＭＯＳ型配列、改良ＭＯＳ型配列、フレームインターリーブ配列、フィールドインターリーブ配列を挙げることができる。ここで、１つの撮像素子によって１つの画素（あるいは副画素）が構成される。

本開示の撮像素子あるいは本開示の積層型撮像素子が複数配列された画素領域は、２次元アレイ状に規則的に複数配列された画素から構成される。画素領域は、通常、実際に光を受光し光電変換によって生成された信号電荷を増幅して駆動回路に読み出す有効画素領域と、黒レベルの基準になる光学的黒を出力するための黒基準画素領域とから構成されている。黒基準画素領域は、通常は、有効画素領域の外周部に配置されている。

以上に説明した各種の好ましい形態、構成を含む本開示の撮像素子等において、光が照射され、光電変換層で光電変換が生じ、正孔（ホール）と電子がキャリア分離される。そして、正孔が取り出される電極を陽極、電子が取り出される電極を陰極とする。第２電極が陽極を構成し、第１電極が陰極を構成する形態もあるし、逆に、第２電極が陰極を構成し、第１電極が陽極を構成する形態もある。

積層型撮像素子を構成する場合、第１電極、第２電極、第３電極、第４電極、第５電極、第６電極、第７電極、第８電極、電荷蓄積用電極、転送制御用電極及び電荷排出電極は透明導電材料から成る構成とすることができる。尚、第１電極を除く各種電極を総称して、『第２電極等』と呼ぶ場合がある。あるいは又、撮像素子が、例えばベイヤ配列のように平面に配される場合には、第１電極は透明導電材料から成り、第２電極等は金属材料から成る構成とすることができ、この場合、具体的には、光入射側に位置する第１電極は透明導電材料から成り、第２電極等は、例えば、Ａｌ−Ｎｄ（アルミニウム及びネオジウムの合金）又はＡＳＣ（アルミニウム、サマリウム及び銅の合金）から成る構成とすることができる。尚、透明導電材料から成る電極を『透明電極』と呼ぶ場合がある。ここで、ここで、透明導電材料のバンドギャップエネルギーは、２．５ｅＶ以上、好ましくは３．１ｅＶ以上であることが望ましい。透明電極を構成する透明導電材料として、導電性のある金属酸化物を挙げることができ、具体的には、酸化インジウム、インジウム−錫酸化物（ＩＴＯ，Indium Tin Oxide，ＳｎドープのＩｎ₂Ｏ₃、結晶性ＩＴＯ及びアモルファスＩＴＯを含む）、酸化亜鉛にドーパントとしてインジウムを添加したインジウム−亜鉛酸化物（ＩＺＯ，Indium Zinc Oxide）、酸化ガリウムにドーパントとしてインジウムを添加したインジウム−ガリウム酸化物（ＩＧＯ）、酸化亜鉛にドーパントとしてインジウムとガリウムを添加したインジウム−ガリウム−亜鉛酸化物（ＩＧＺＯ，Ｉｎ−ＧａＺｎＯ₄）、酸化亜鉛にドーパントとしてインジウムと錫を添加したインジウム−錫−亜鉛酸化物（ＩＴＺＯ）、ＩＦＯ（ＦドープのＩｎ₂Ｏ₃）、酸化錫（ＳｎＯ₂）、ＡＴＯ（ＳｂドープのＳｎＯ₂）、ＦＴＯ（ＦドープのＳｎＯ₂）、酸化亜鉛（他元素をドープしたＺｎＯを含む）、酸化亜鉛にドーパントとしてアルミニウムを添加したアルミニウム−亜鉛酸化物（ＡＺＯ）、酸化亜鉛にドーパントとしてガリウムを添加したガリウム−亜鉛酸化物（ＧＺＯ）、酸化チタン（ＴｉＯ₂）、酸化チタンにドーパントとしてニオブを添加したニオブ−チタン酸化物(ＴＮＯ)、酸化アンチモン、スピネル型酸化物、ＹｂＦｅ₂Ｏ₄構造を有する酸化物を例示することができる。あるいは又、ガリウム酸化物、チタン酸化物、ニオブ酸化物、ニッケル酸化物等を母層とする透明電極を挙げることができる。透明電極の厚さとして、２×１０^-8ｍ乃至２×１０^-7ｍ、好ましくは３×１０^-8ｍ乃至１×１０^-7ｍを挙げることができる。

あるいは又、透明性が不要である場合、正孔を取り出す電極としての機能を有する陽極を構成する導電材料として、高仕事関数（例えば、φ＝４．５ｅＶ〜５．５ｅＶ）を有する導電材料から構成することが好ましく、具体的には、金（Ａｕ）、銀（Ａｇ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、鉄（Ｆｅ）、イリジウム（Ｉｒ）、ゲルマニウム（Ｇｅ）、オスミウム（Ｏｓ）、レニウム（Ｒｅ）、テルル（Ｔｅ）を例示することができる。一方、電子を取り出す電極としての機能を有する陰極を構成する導電材料として、低仕事関数（例えば、φ＝３．５ｅＶ〜４．５ｅＶ）を有する導電材料から構成することが好ましく、具体的には、アルカリ金属（例えばＬｉ、Ｎａ、Ｋ等）及びそのフッ化物又は酸化物、アルカリ土類金属（例えばＭｇ、Ｃａ等）及びそのフッ化物又は酸化物、アルミニウム（Ａｌ）、亜鉛（Ｚｎ）、錫（Ｓｎ）、タリウム（Ｔｌ）、ナトリウム−カリウム合金、アルミニウム−リチウム合金、マグネシウム−銀合金、インジウム、イッテリビウム等の希土類金属、あるいは、これらの合金を挙げることができる。あるいは又、陽極や陰極を構成する材料として、白金（Ｐｔ）、金（Ａｕ）、パラジウム（Ｐｄ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、アルミニウム（Ａｌ）、銀（Ａｇ）、タンタル（Ｔａ）、タングステン（Ｗ）、銅（Ｃｕ）、チタン（Ｔｉ）、インジウム（Ｉｎ）、錫（Ｓｎ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、モリブデン（Ｍｏ）等の金属、あるいは、これらの金属元素を含む合金、これらの金属から成る導電性粒子、これらの金属を含む合金の導電性粒子、不純物を含有したポリシリコン、炭素系材料、酸化物半導体、カーボン・ナノ・チューブ、グラフェン等の導電性材料を挙げることができるし、これらの元素を含む層の積層構造とすることもできる。更には、陽極や陰極を構成する材料として、ポリ（３，４−エチレンジオキシチオフェン）／ポリスチレンスルホン酸［ＰＥＤＯＴ／ＰＳＳ］といった有機材料（導電性高分子）を挙げることもできる。また、これらの導電性材料をバインダー（高分子）に混合してペースト又はインクとしたものを硬化させ、電極として用いてもよい。

第２電極等や第１電極（陽極や陰極）の成膜方法として、乾式法あるいは湿式法を用いることが可能である。乾式法として、物理的気相成長法（ＰＶＤ法）及び化学的気相成長法（ＣＶＤ法）を挙げることができる。ＰＶＤ法の原理を用いた成膜方法として、抵抗加熱あるいは高周波加熱を用いた真空蒸着法、ＥＢ（電子ビーム）蒸着法、各種スパッタリング法（マグネトロンスパッタリング法、ＲＦ−ＤＣ結合形バイアススパッタリング法、ＥＣＲスパッタリング法、対向ターゲットスパッタリング法、高周波スパッタリング法）、イオンプレーティング法、レーザーアブレーション法、分子線エピタキシー法、レーザー転写法を挙げることができる。また、ＣＶＤ法として、プラズマＣＶＤ法、熱ＣＶＤ法、有機金属（ＭＯ）ＣＶＤ法、光ＣＶＤ法を挙げることができる。一方、湿式法として、電解メッキ法や無電解メッキ法、スピンコート法、インクジェット法、スプレーコート法、スタンプ法、マイクロコンタクトプリント法、フレキソ印刷法、オフセット印刷法、グラビア印刷法、ディップ法等の方法を挙げることができる。パターニング法として、シャドーマスク、レーザー転写、フォトリソグラフィー等の化学的エッチング、紫外線やレーザー等による物理的エッチング等を挙げることができる。第２電極等や第１電極の平坦化技術として、レーザー平坦化法、リフロー法、ＣＭＰ（Chemical Mechanical Polishing）法等を用いることができる。

絶縁膜や絶縁層を構成する材料として、酸化ケイ素系材料；窒化ケイ素（ＳｉＮ_Y）；酸化アルミニウム（Ａｌ₂Ｏ₃）、酸化ハフニウム（ＨｆＯ₂）、酸化ジルコニウム（ＺｒＯ₂等の金属酸化物高誘電絶縁材料に例示される無機系絶縁材料だけでなく、ポリメチルメタクリレート（ＰＭＭＡ）；ポリビニルフェノール（ＰＶＰ）；ポリビニルアルコール（ＰＶＡ）；ポリイミド；ポリカーボネート（ＰＣ）；ポリエチレンテレフタレート（ＰＥＴ）；ポリスチレン；Ｎ−２（アミノエチル）３−アミノプロピルトリメトキシシラン（ＡＥＡＰＴＭＳ）、３−メルカプトプロピルトリメトキシシラン（ＭＰＴＭＳ）、オクタデシルトリクロロシラン（ＯＴＳ）等のシラノール誘導体（シランカップリング剤）；ノボラック型フェノール樹脂;フッ素系樹脂；オクタデカンチオール、ドデシルイソシアネイト等の一端に電極と結合可能な官能基を有する直鎖炭化水素類にて例示される有機系絶縁材料（有機ポリマー）を挙げることができるし、これらの組み合わせを用いることもできる。尚、酸化ケイ素系材料として、酸化シリコン（ＳｉＯ_X）、ＢＰＳＧ、ＰＳＧ、ＢＳＧ、ＡｓＳＧ、ＰｂＳＧ、酸化窒化シリコン（ＳｉＯＮ）、ＳＯＧ（スピンオングラス）、低誘電率材料（例えば、ポリアリールエーテル、シクロパーフルオロカーボンポリマー及びベンゾシクロブテン、環状フッ素樹脂、ポリテトラフルオロエチレン、フッ化アリールエーテル、フッ化ポリイミド、アモルファスカーボン、有機ＳＯＧ）を例示することができる。各種層間絶縁層を構成する材料も、これらの材料から適宜選択すればよい。

各種トランジスタは、必要に応じて、制御部に接続されている。半導体層に形成された各種トランジスタの構成、構造は、従来のトランジスタの構成、構造と同様とすることができる。制御部を構成する駆動回路も周知の構成、構造とすることができる。

コンタクトホール部を構成する材料として、不純物がドーピングされたポリシリコンや、タングステン、Ｔｉ、Ｐｔ、Ｐｄ、Ｃｕ、ＴｉＷ、ＴｉＮ、ＴｉＮＷ、ＷＳｉ₂、ＭｏＳｉ₂等の高融点金属や金属シリサイド、これらの材料から成る層の積層構造（例えば、Ｔｉ／ＴｉＮ／Ｗ）を例示することができる。

有機光電変換層と第１電極との間に、第１キャリアブロッキング層を設けてもよいし、有機光電変換層と第２電極との間に、第２キャリアブロッキング層を設けてもよい。また、第１キャリアブロッキング層と第１電極との間に第１電荷注入層を設けてもよいし、第２キャリアブロッキング層と第２電極との間に第２電荷注入層を設けてもよい。例えば、電子注入層を構成する材料として、例えば、リチウム（Ｌｉ）、ナトリウム（Ｎａ）、カリウム（Ｋ）といったアルカリ金属及びそのフッ化物や酸化物、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）といったアルカリ土類金属及びそのフッ化物や酸化物を挙げることができる。

各種有機層の成膜方法として、乾式成膜法及び湿式成膜法を挙げることができる。乾式成膜法として、抵抗加熱あるいは高周波加熱、電子ビーム加熱を用いた真空蒸着法、フラッシュ蒸着法、プラズマ蒸着法、ＥＢ蒸着法、各種スパッタリング法（２極スパッタリング法、直流スパッタリング法、直流マグネトロンスパッタリング法、高周波スパッタリング法、マグネトロンスパッタリング法、ＲＦ−ＤＣ結合形バイアススパッタリング法、ＥＣＲスパッタリング法、対向ターゲットスパッタリング法、高周波スパッタリング法、イオンビームスパッタリング法）、ＤＣ（Direct Current）法、ＲＦ法、多陰極法、活性化反応法、電界蒸着法、高周波イオンプレーティング法や反応性イオンプレーティング法等の各種イオンプレーティング法、レーザーアブレーション法、分子線エピタキシー法、レーザー転写法、分子線エピタキシー法（ＭＢＥ法）を挙げることができる。また、ＣＶＤ法として、プラズマＣＶＤ法、熱ＣＶＤ法、ＭＯＣＶＤ法、光ＣＶＤ法を挙げることができる。一方、湿式法として、具体的には、スピンコート法；浸漬法；キャスト法；マイクロコンタクトプリント法；ドロップキャスト法；スクリーン印刷法やインクジェット印刷法、オフセット印刷法、グラビア印刷法、フレキソ印刷法といった各種印刷法；スタンプ法；スプレー法；エアドクタコーター法、ブレードコーター法、ロッドコーター法、ナイフコーター法、スクイズコーター法、リバースロールコーター法、トランスファーロールコーター法、グラビアコーター法、キスコーター法、キャストコーター法、スプレーコーター法、スリットオリフィスコーター法、カレンダーコーター法といった各種コーティング法を例示することができる。尚、塗布法においては、溶媒として、トルエン、クロロホルム、ヘキサン、エタノールといった無極性又は極性の低い有機溶媒を例示することができる。パターニング法として、シャドーマスク、レーザー転写、フォトリソグラフィー等の化学的エッチング、紫外線やレーザー等による物理的エッチング等を挙げることができる。各種有機層の平坦化技術として、レーザー平坦化法、リフロー法等を用いることができる。

撮像素子あるいは固体撮像装置には、前述したとおり、必要に応じて、オンチップ・マイクロ・レンズや遮光層を設けてもよいし、撮像素子を駆動するための駆動回路や配線が設けられている。必要に応じて、撮像素子への光の入射を制御するためのシャッターを配設してもよいし、固体撮像装置の目的に応じて光学カットフィルタを具備してもよい。

例えば、固体撮像装置を読出し用集積回路（ＲＯＩＣ）と積層する場合、読出し用集積回路及び銅（Ｃｕ）から成る接続部が形成された駆動用基板と、接続部が形成された撮像素子とを、接続部同士が接するように重ね合わせ、接続部同士を接合することで、積層することができるし、接続部同士をハンダバンプ等を用いて接合することもできる。あるいは又、半導体層の周辺領域に駆動回路チップを配置し、半導体層に設けられた各種トランジスタを駆動する駆動線及び信号線を、駆動回路チップに設けられた駆動回路と電気的に接続する構成とすることもできる。尚、電気的な接続として、半田バンプを用いる方法（チップ・オン・チップ方式に基づく方法）を挙げることができるし、あるいは又、スルーチップビヤ（ＴＣＶ）やスルーシリコンビヤ（ＴＳＶ）を用いる方法を採用すればよい。

実施例１は、本開示の第１の態様に係る撮像素子、具体的には、本開示の第１−Ａの態様に係る撮像素子に関し、また、本開示の積層型撮像素子、本開示の第１の態様〜第２の態様に係る固体撮像装置に関する。実施例１の撮像素子の概念図を図１Ａに示し、本開示の第１の態様〜第３の態様に係る撮像素子の等価回路図を図１Ｂに示す。また、実施例１の撮像素子、積層型撮像素子における第２電極等の模式的な平面図を図６に示し、実施例１の撮像素子、積層型撮像素子の、図６の矢印Ｘ−Ｘに沿った模式的な一部断面図を図５に示し、実施例１の撮像素子、積層型撮像素子の、図６の矢印Ａ−Ａ、矢印Ｂ−Ｂ、矢印Ｃ−Ｃ、矢印Ｄ−Ｄ及び矢印Ｅ−Ｅ（あるいは矢印Ｆ−Ｆ）に沿った模式的な一部断面図を、図７Ａ、図７Ｂ、図７Ｃ、図７Ｄ及び図７Ｅに示す。また、実施例１の撮像素子、積層型撮像素子の等価回路図を図８及び図９に示す。

実施例１の撮像素子（例えば、後述する緑色光用撮像素子）は、少なくとも、光電変換部、第１トランジスタＴＲ₁及び第２トランジスタＴＲ₂を備えている。そして、光電変換部は、
第１面、及び、第１面と対向する第２面を有し、第１面側から光が入射する光電変換層１３、
光電変換層１３の第１面に接して設けられた第１電極１１、及び、
光電変換層１３の第２面に接して設けられた第２電極１２、
から成る。撮像素子は、更に、
光電変換層１３から延在する第１光電変換層延在部１３Ａ、
光電変換層１３の第２面と同じ側の第１光電変換層延在部１３Ａの第２面に、絶縁膜８２を介して対向して形成された第３電極５１、及び、
第１光電変換層延在部１３Ａの第２面に接して設けられた第４電極５１Ｃ、
を備えている。

そして、第１トランジスタＴＲ₁は、一方のソース／ドレイン部（ソース／ドレイン電極）として機能する第２電極１２Ａ（５１Ｂ）、ゲート部として機能する第３電極５１、他方のソース／ドレイン部（ソース／ドレイン電極）として機能し、電源部Ｖ_DDに接続された第４電極５１Ｃ、及び、チャネル形成領域５１Ａとして機能する第１光電変換層延在部１３Ａから成り、
第２トランジスタＴＲ₂のゲート部５２は、第２電極１２に接続されており、
第２トランジスタＴＲ₂の一方のソース／ドレイン部５２Ｂは、電源部Ｖ_DDに接続されている。

また、実施例１の撮像素子は、更に、第３トランジスタＴＲ₃を備えており、
第３トランジスタＴＲ₃の一方のソース／ドレイン部５３Ｂは、第２トランジスタＴＲ₂の他方のソース／ドレイン部５２Ｃに接続されており、
第３トランジスタＴＲ₃の他方のソース／ドレイン部５３Ｃは、信号線（出力信号線）ＶＳＬ₁に接続されている。

ここで、第１トランジスタＴＲ₁はリセット・トランジスタ（ＴＲ１_rst）とも呼ばれ、第２トランジスタＴＲ₂は増幅トランジスタ（ＴＲ１_amp）とも呼ばれ、第３トランジスタＴＲ₃は選択トランジスタ（ＴＲ１_sel）とも呼ばれる。以下の説明においても同様である。また、図１〜図４を除き、図面においては、第１トランジスタＴＲ₁を「ＴＲ１_rst」と表示し、第２トランジスタＴＲ₂を「ＴＲ１_amp」と表示し、第３トランジスタＴＲ₃を「ＴＲ１_sel」と表示する。

また、実施例１の積層型撮像素子は、実施例１の撮像素子を少なくとも１つ、実施例１にあっては実施例１の撮像素子を１つ、有する。

更には、実施例１の固体撮像装置は、実施例１の積層型撮像素子を、複数、備えている。

そして、光電変換層１３は、後述するように、有機光電変換材料から成る。

また、実施例１の撮像素子は、本開示の第１−Ａの態様に係る撮像素子であり、半導体層７０を更に備えており、
第２トランジスタＴＲ₂（ＴＲ１_amp）及び第３トランジスタＴＲ₃（ＴＲ１_sel）は、半導体層７０に形成されており、
光電変換部及び第１トランジスタＴＲ₁（ＴＲ１_rst）は、半導体層７０の上方に形成されており、
第２トランジスタＴＲ₂（ＴＲ１_amp）のゲート部５２は、第１コンタクトホール部６１を介して、第２電極１２に接続されている。

上述したとおり、実施例１の撮像素子は、半導体層、具体的には半導体基板（より具体的には、シリコン半導体層）７０を更に備えており、光電変換部は、半導体基板７０の上方に配置されている。また、半導体基板７０に設けられ、第２電極１２が接続された駆動回路を有する制御部を更に備えている。ここで、半導体基板７０における光入射面を上方とし、半導体基板７０の反対側を下方とする。半導体基板７０の下方には複数の配線から成る配線層６２が設けられている。また、半導体基板７０には、制御部を構成する少なくとも第２トランジスタＴＲ₂（増幅トランジスタＴＲ１_amp）及び第３トランジスタＴＲ₂（選択トランジスタＴＲ１_sel）が設けられており、第２電極１２は、増幅トランジスタＴＲ１_ampのゲート部５２に接続されている。また、増幅トランジスタＴＲ１_ampの他方のソース／ドレイン部（ソース／ドレイン領域）５２Ｃは、選択トランジスタＴＲ１_selの一方のソース／ドレイン部（ソース／ドレイン領域）５３Ｂに接続されており、選択トランジスタＴＲ１_selの他方のソース／ドレイン部５３Ｃは信号線ＶＳＬ₁に接続されている。具体的には、増幅トランジスタＴＲ１_ampの他方のソース／ドレイン部（ソース／ドレイン領域）５２Ｃと、選択トランジスタＴＲ１_selの一方のソース／ドレイン部（ソース／ドレイン領域）５３Ｂとは共有化（共通化）されている。

具体的には、実施例１の撮像素子、積層型撮像素子は、裏面照射型の撮像素子、積層型撮像素子であり、緑色光を吸収する第１タイプの緑色光電変換層を備えた緑色光に感度を有する第１タイプの実施例１の緑色光用撮像素子（以下、『第１撮像素子』と呼ぶ）、青色光を吸収する第２タイプの青色光電変換層を備えた青色光に感度を有する第２タイプの従来の青色光用撮像素子（以下、『第２撮像素子』と呼ぶ）、赤色光を吸収する第２タイプの赤色光電変換層を備えた赤色光に感度を有する第２タイプの従来の赤色光用撮像素子（以下、『第３撮像素子』と呼ぶ）の３つの撮像素子が積層された構造を有する。ここで赤色光用撮像素子（第３撮像素子）及び青色光用撮像素子（第２撮像素子）は、半導体基板７０内に設けられており、第２撮像素子の方が、第３撮像素子よりも光入射側に位置する。また、緑色光用撮像素子（第１撮像素子）は、青色光用撮像素子（第２撮像素子）の上方に設けられている。第１撮像素子、第２撮像素子及び第３撮像素子の積層構造によって、１画素が構成される。カラーフィルタは設けられていない。

第１撮像素子にあっては、層間絶縁層８１上に、第２電極１２が形成されている。第２電極１２上には光電変換層１３が形成され、光電変換層１３上には第１電極１１が形成されている。第１電極１１を含む全面には、保護層８３が形成されており、保護層８３上にオンチップ・マイクロ・レンズ９０が設けられている。第２電極１２及び第１電極１１は、例えば、ＩＴＯから成る透明電極から構成されている。光電変換層１３は、少なくとも緑色光に感度を有する周知の有機光電変換材料（例えば、ローダミン系色素、メラシアニン系色素、キナクリドン等の有機系材料）を含む層から構成されている。また、光電変換層１３は、更に、電荷蓄積に適した材料層を含む構成であってもよい。即ち、光電変換層１３と第２電極１２との間に、更に、電荷蓄積に適した材料層が形成されていてもよい。層間絶縁層８１や絶縁膜８２、保護層８３は、周知の絶縁材料（例えば、ＳｉＯ₂やＳｉＮ）から構成されている。

半導体基板７０の第１面（おもて面）７０Ａの側には素子分離領域７１が形成され、また、半導体基板７０の第１面７０Ａには酸化膜７２が形成されている。更には、半導体基板７０の第１面側には、第１撮像素子の制御部を構成する増幅トランジスタＴＲ１_amp（ＴＲ₂）及び選択トランジスタＴＲ１_sel（ＴＲ₃）が設けられている。

リセット・トランジスタＴＲ１_rst（第１トランジスタＴＲ₁）は、ゲート部５１、チャネル形成領域５１Ａ、ソース／ドレイン部５１Ｂ，５１Ｃ、及び、絶縁膜（ゲート絶縁膜）５１Ｄ（８２）から構成されている。リセット・トランジスタＴＲ１_rstのゲート部５１はリセット線ＲＳＴ₁に接続され、リセット・トランジスタＴＲ１_rstの一方のソース／ドレイン部５１Ｂは、第１浮遊拡散領域としても機能し、他方のソース／ドレイン部５１Ｃは、電源Ｖ_DDに接続されている。また、第２電極１２及び第１コンタクトホール部６１から増幅トランジスタＴＲ１_amp（ＴＲ₂）のゲート部５２までの配線部分も、第１浮遊拡散領域としても機能する。

増幅トランジスタＴＲ１_amp（第２トランジスタＴＲ₂）は、ゲート部５２、チャネル形成領域５２Ａ、ソース／ドレイン部５２Ｂ，５２Ｃ、及び、ゲート絶縁膜７２から構成されている。第２電極１２は、半導体基板７０等及び層間絶縁層７６に形成された第１コンタクトホール部６１、層間絶縁層７６に形成された配線層６２を介して、ゲート部５２に接続されている。また、一方のソース／ドレイン部５２Ｂは、電源Ｖ_DDに接続されている。

選択トランジスタＴＲ１_sel（第３トランジスタＴＲ₃）は、ゲート部５３、チャネル形成領域５３Ａ、ソース／ドレイン部５３Ｂ，５３Ｃ、及び、ゲート絶縁膜７２から構成されている。ゲート部５３は、選択線ＳＥＬ₁に接続されている。また、一方のソース／ドレイン部５３Ｂは、増幅トランジスタＴＲ１_ampを構成する他方のソース／ドレイン部５２Ｃと、領域を共有しており、他方のソース／ドレイン部５３Ｃは、信号線（データ出力線）ＶＳＬ₁（１１７）に接続されている。

第２撮像素子は、半導体基板７０に設けられたｎ型半導体領域４１を光電変換層として備えている。縦型トランジスタから成る転送トランジスタＴＲ２_trsのゲート部４５が、ｎ型半導体領域４１まで延びており、且つ、転送ゲート線ＴＧ₂に接続されている。また、転送トランジスタＴＲ２_trsのゲート部４５の近傍の半導体基板７０の領域４５Ｃには、第２浮遊拡散層ＦＤ₂が設けられている。ｎ型半導体領域４１に蓄積された電荷は、ゲート部４５に沿って形成される転送チャネルを介して第２浮遊拡散層ＦＤ₂に読み出される。

第２撮像素子にあっては、更に、半導体基板７０の第１面側に、第２撮像素子の制御部を構成するリセット・トランジスタＴＲ２_rst、増幅トランジスタＴＲ２_amp及び選択トランジスタＴＲ２_selが設けられている。

リセット・トランジスタＴＲ２_rstは、ゲート部、チャネル形成領域、及び、ソース／ドレイン部から構成されている。リセット・トランジスタＴＲ２_rstのゲート部はリセット線ＲＳＴ₂に接続され、リセット・トランジスタＴＲ２_rstの一方のソース／ドレイン部は電源Ｖ_DDに接続され、他方のソース／ドレイン部は、第２浮遊拡散層ＦＤ₂を兼ねている。

増幅トランジスタＴＲ２_ampは、ゲート部、チャネル形成領域、及び、ソース／ドレイン部から構成されている。ゲート部は、リセット・トランジスタＴＲ２_rstの他方のソース／ドレイン部（第２浮遊拡散層ＦＤ₂）に接続されている。また、一方のソース／ドレイン部は、電源Ｖ_DDに接続されている。

選択トランジスタＴＲ２_selは、ゲート部、チャネル形成領域、及び、ソース／ドレイン部から構成されている。ゲート部は、選択線ＳＥＬ₂に接続されている。また、一方のソース／ドレイン部は、増幅トランジスタＴＲ２_ampを構成する他方のソース／ドレイン部と、領域を共有しており、他方のソース／ドレイン部は、信号線（データ出力線）ＶＳＬ₂に接続されている。

第３撮像素子は、半導体基板７０に設けられたｎ型半導体領域４３を光電変換層として備えている。転送トランジスタＴＲ３_trsのゲート部４６は転送ゲート線ＴＧ₃に接続されている。また、転送トランジスタＴＲ３_trsのゲート部４６の近傍の半導体基板７０の領域４６Ｃには、第３浮遊拡散層ＦＤ₃が設けられている。ｎ型半導体領域４３に蓄積された電荷は、ゲート部４６に沿って形成される転送チャネル４６Ａを介して第３浮遊拡散層ＦＤ₃に読み出される。

第３撮像素子にあっては、更に、半導体基板７０の第１面側に、第３撮像素子の制御部を構成するリセット・トランジスタＴＲ３_rst、増幅トランジスタＴＲ３_amp及び選択トランジスタＴＲ３_selが設けられている。

リセット・トランジスタＴＲ３_rstは、ゲート部、チャネル形成領域、及び、ソース／ドレイン部から構成されている。リセット・トランジスタＴＲ３_rstのゲート部はリセット線ＲＳＴ₃に接続され、リセット・トランジスタＴＲ３_rstの一方のソース／ドレイン部は電源Ｖ_DDに接続され、他方のソース／ドレイン部は、第３浮遊拡散層ＦＤ₃を兼ねている。

増幅トランジスタＴＲ３_ampは、ゲート部、チャネル形成領域、及び、ソース／ドレイン部から構成されている。ゲート部は、リセット・トランジスタＴＲ３_rstの他方のソース／ドレイン部（第３浮遊拡散層ＦＤ₃）に接続されている。また、一方のソース／ドレイン部は、電源Ｖ_DDに接続されている。

選択トランジスタＴＲ３_selは、ゲート部、チャネル形成領域、及び、ソース／ドレイン部から構成されている。ゲート部は、選択線ＳＥＬ₃に接続されている。また、一方のソース／ドレイン部は、増幅トランジスタＴＲ３_ampを構成する他方のソース／ドレイン部と、領域を共有しており、他方のソース／ドレイン部は、信号線（データ出力線）ＶＳＬ₃に接続されている。

リセット線ＲＳＴ₁，ＲＳＴ₂，ＲＳＴ₃、選択線ＳＥＬ₁，ＳＥＬ₂，ＳＥＬ₃、転送ゲート線ＴＧ₂，ＴＧ₃は、駆動回路を構成する垂直駆動回路１１２に接続され、信号線（データ出力線）ＶＳＬ₁，ＶＳＬ₂，ＶＳＬ₃は、駆動回路を構成するカラム信号処理回路１１３に接続されている。

ｎ型半導体領域４３と半導体基板７０の表面７０Ａとの間にはｐ⁺層４４が設けられており、暗電流発生を抑制している。ｎ型半導体領域４１とｎ型半導体領域４３との間には、ｐ⁺層４２が形成されており、更には、ｎ型半導体領域４３の側面の一部はｐ⁺層４２によって囲まれている。半導体基板７０の裏面７０Ｂの側には、ｐ⁺層７３が形成されており、ｐ⁺層７３から半導体基板７０の内部の第１ コンタクトホール部６１を形成すべき部分には、ＨｆＯ₂膜７４及び下層絶縁膜７５が形成されている。層間絶縁層７６には、複数の層に亙り配線が形成されているが、図示は省略した。

ＨｆＯ₂膜７４は、負の固定電荷を有する膜であり、このような膜を設けることによって、暗電流の発生を抑制することができる。尚、ＨｆＯ₂膜の代わりに、酸化アルミニウム（Ａｌ₂Ｏ₃）膜、酸化ジルコニウム（ＺｒＯ₂）膜、酸化タンタル（Ｔａ₂Ｏ₅）膜、酸化チタン（ＴｉＯ₂）膜、酸化ランタン（Ｌａ₂Ｏ₃）膜、酸化プラセオジム（Ｐｒ₂Ｏ₃）膜、酸化セリウム（ＣｅＯ₂）膜、酸化ネオジム（Ｎｄ₂Ｏ₃）膜、酸化プロメチウム（Ｐｍ₂Ｏ₃）膜、酸化サマリウム（Ｓｍ₂Ｏ₃）膜、酸化ユウロピウム（Ｅｕ₂Ｏ₃）膜、酸化ガドリニウム（（Ｇｄ₂Ｏ₃）膜、酸化テルビウム（Ｔｂ₂Ｏ₃）膜、酸化ジスプロシウム（Ｄｙ₂Ｏ₃）膜、酸化ホルミウム（Ｈｏ₂Ｏ₃）膜、酸化ツリウム（Ｔｍ₂Ｏ₃）膜、酸化イッテルビウム（Ｙｂ₂Ｏ₃）膜、酸化ルテチウム（Ｌｕ₂Ｏ₃）膜、酸化イットリウム（Ｙ₂Ｏ₃）膜、窒化ハフニウム膜、窒化アルミニウム膜、酸窒化ハフニウム膜、酸窒化アルミニウム膜を用いることもできる。これらの膜の成膜方法として、例えば、ＣＶＤ法、ＰＶＤ法、ＡＬＤ法が挙げることができる。

以下、実施例１の撮像素子の動作時の各部位における電位の状態を模式的に示す図である図１０、及び、実施例１の撮像素子、積層型撮像素子の等価回路図である図９を参照して、実施例１の撮像素子（第１撮像素子）の動作を説明する。即ち、リセット時、増幅トランジスタＴＲ１_amp及び選択トランジスタＴＲ１_selをオフ状態としておき、第１電極１１を接地状態とする。そして、リセット線ＲＳＴ₁を「Ｈ」状態としてゲート部５１に高電位を印加することで、リセット・トランジスタＴＲ１_rst（第１トランジスタＴＲ₁）をオン状態とする。第１トランジスタＴＲ₁の他方のソース／ドレイン部５１Ｃは、電源部Ｖ_DDに接続されているので、第１トランジスタＴＲ₁のチャネル形成領域５１Ａの電位、第１トランジスタＴＲ₁の一方のソース／ドレイン部５１Ｂの電位、更には、第２電極１２の電位、第２電極１２に隣接した光電変換層１３の部分の電位はＶ_DDとなり、撮像素子のリセットが行われる。リセット動作が完了し、電荷の蓄積を開始する時点で、リセット線ＲＳＴ₁を「Ｌ」状態としてゲート部５１に低電位を印加することで、リセット・トランジスタＴＲ１_rst（第１トランジスタＴＲ₁）をオフ状態とする。光電変換層１３で光電変換された電荷（具体的には、電子）が第２電極１２に蓄積されると、第２電極１２の電位が低下する。そして、信号の読出し時、選択線ＳＥＬ₁を「Ｈ」状態として選択トランジスタＴＲ１_selのゲート部５３に高電位を印加することで、選択トランジスタＴＲ１_sel（第３トランジスタＴＲ₃）をオン状態とする。すると、第２電極１２の電位（即ち、増幅トランジスタＴＲ１_ampのゲート部５２の電位）に基づく電流が増幅トランジスタＴＲ１_amp（第２トランジスタＴＲ₂）の一方のソース／ドレイン部５２Ｂから他方のソース／ドレイン部５２Ｃを流れ、更に、選択トランジスタＴＲ１_sel（第３トランジスタＴＲ₃）の一方のソース／ドレイン部５３Ｂから他方のソース／ドレイン部５３Ｃを流れ、信号線（データ出力線）ＶＳＬ₁に信号（画像信号）として出力される。また、第２撮像素子、第３撮像素子の電荷蓄積、リセット動作、電荷転送といった一連の動作は、従来の電荷蓄積、リセット動作、電荷転送といった一連の動作と同様である。

図１１に、実施例１の固体撮像装置の概念図を示す。実施例１の固体撮像装置１００は、積層型撮像素子１０１が２次元アレイ状に配列された撮像領域１１１、並びに、その駆動回路（周辺回路）としての垂直駆動回路１１２、カラム信号処理回路１１３、水平駆動回路１１４、出力回路１１５及び駆動制御回路１１６等から構成されている。尚、これらの回路は周知の回路から構成することができるし、また、他の回路構成（例えば、従来のＣＣＤ撮像装置やＣＭＯＳ撮像装置にて用いられる各種の回路）を用いて構成することができることは云うまでもない。尚、図１１において、積層型撮像素子１０１における参照番号「１０１」の表示は、１行のみとした。

駆動制御回路１１６は、垂直同期信号、水平同期信号及びマスタクロックに基づいて、垂直駆動回路１１２、カラム信号処理回路１１３及び水平駆動回路１１４の動作の基準となるクロック信号や制御信号を生成する。そして、生成されたクロック信号や制御信号は、垂直駆動回路１１２、カラム信号処理回路１１３及び水平駆動回路１１４に入力される。

垂直駆動回路１１２は、例えば、シフトレジスタによって構成され、撮像領域１１１の各積層型撮像素子１０１を行単位で順次垂直方向に選択走査する。そして、各積層型撮像素子１０１における受光量に応じて生成した電流（信号）に基づく画素信号（画像信号）は、信号線（データ出力線）１１７，ＶＳＬを介してカラム信号処理回路１１３に送られる。

カラム信号処理回路１１３は、例えば、積層型撮像素子１０１の列毎に配置されており、１行分の積層型撮像素子１０１から出力される画像信号を撮像素子毎に黒基準画素（図示しないが、有効画素領域の周囲に形成される）からの信号によって、ノイズ除去や信号増幅の信号処理を行う。カラム信号処理回路１１３の出力段には、水平選択スイッチ（図示せず）が水平信号線１１８との間に接続されて設けられる。

水平駆動回路１１４は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路１１３の各々を順次選択し、カラム信号処理回路１１３の各々から信号を水平信号線１１８に出力する。

出力回路１１５は、カラム信号処理回路１１３の各々から水平信号線１１８を介して順次供給される信号に対して、信号処理を行って出力する。

実施例１の撮像素子、積層型撮像素子は、例えば、以下の方法で作製することができる。即ち、先ず、ＳＯＩ基板を準備する。そして、ＳＯＩ基板の表面に第１シリコン層をエピタキシャル成長法に基づき形成し、この第１シリコン層に、ｐ⁺層７３、ｎ型半導体領域４１を形成する。次いで、第１シリコン層上に第２シリコン層をエピタキシャル成長法に基づき形成し、この第２シリコン層に、素子分離領域７１、酸化膜７２、ｐ⁺層４２、ｎ型半導体領域４３、ｐ⁺層４４を形成する。また、第２シリコン層に、撮像素子の制御部を構成する各種トランジスタ等を形成し、更にその上に、配線層６２や層間絶縁層７６、各種配線を形成した後、層間絶縁層７６と支持基板（図示せず）とを貼り合わせる。その後、ＳＯＩ基板を除去して第１シリコン層を露出させる。尚、第２シリコン層の表面が半導体基板７０の表面７０Ａに該当し、第１シリコン層の表面が半導体基板７０の裏面７０Ｂに該当する。また、第１シリコン層と第２シリコン層を纏めて半導体基板（半導体層）７０と表現している。次いで、半導体基板７０の裏面７０Ｂの側に、第１コンタクトホール部６１を形成するための開口部を形成し、ＨｆＯ₂膜７４、下層絶縁膜７５及び第１コンタクトホール部６１を形成し、更に、層間絶縁層８１、第２電極１２、第３電極５１、第４電極５１Ｃ、絶縁膜８２、光電変換層１３、第１電極１１、保護層８３及びオンチップ・マイクロ・レンズ９０を形成する。以上によって、実施例１の撮像素子、積層型撮像素子を得ることができる。

図５に示したリセット・トランジスタＴＲ１_rst（第１トランジスタＴＲ₁）の具体的な作製工程を、層間絶縁層８１等の模式的な一部端面図である以下、図６５Ａ、図６５Ｂ、図６５Ｃ、図６５Ｄ及び図６５Ｅに基づき説明する。尚、これらの図においては、層間絶縁層８１より下方に位置する種々の構成要素の図示を省略している。

先ず、層間絶縁層８１の上に、第２電極１２の一部、ゲート部５１等を形成するためのＩＴＯ層１２’を形成する（図６５Ａ参照）。その後、フォトリソグラフィ技術及びエッチング技術に基づき、第２電極１２、第２電極延在部１２Ａ、ゲート部５１、ソース／ドレイン部（第４電極）５１Ｃを形成すべき部分のＩＴＯ層１２’を残す。こうして、図６５Ｂに示す構造を得ることができる。その後、全面に絶縁膜８２を形成する（図６５Ｃ参照）。次いで、フォトリソグラフィ技術及びエッチング技術に基づき、第２電極１２、第２電極延在部１２Ａ、ソース／ドレイン部（第４電極）５１Ｃを形成すべき部分の上方の絶縁膜８２を除去する。こうして、図６５Ｄに示す構造を得ることができる。その後、全面にＩＴＯ層を形成し、エッチバック法に基づき不要なＩＴＯ層の部分を除去することで、図６５Ｅに示す構造を得ることができる。次いで、全面に、光電変換層１３、第１電極１１を形成する。こうして、第１トランジスタＴＲ₁（リセット・トランジスタＴＲ１_rst）を得ることができる。

図１２に実施例１の撮像素子の変形例を示すように、第１光電変換層延在部１３Ａの一部１３Ａ’の厚さは、光電変換層１３の厚さよりも薄い形態とすることができる。即ち、ゲート部５１と絶縁膜（ゲート絶縁膜）５１Ｄの厚さの合計は、光電変換層１３の厚さと等しい。

図１２に示したリセット・トランジスタＴＲ１_rst（第１トランジスタＴＲ₁）の具体的な作製工程を、層間絶縁層８１等の模式的な一部端面図である以下、図６６Ａ、図６６Ｂ、図６６Ｃ及び図６６Ｄに基づき説明する。尚、これらの図においては、層間絶縁層８１より下方に位置する種々の構成要素の図示を省略している。

先ず、層間絶縁層８１の上に、第２電極１２の一部、ゲート部５１等を形成するためのＩＴＯ層１２”を形成する（図６６Ａ参照）。その後、フォトリソグラフィ技術及びエッチング技術に基づき、第２電極１２、第２電極延在部１２Ａ、ゲート部５１、ソース／ドレイン部（第４電極）５１Ｃを形成する。こうして、図６６Ｂに示す構造を得ることができる。その後、全面に絶縁膜８２を形成し、絶縁膜８２に平坦化処理を施す。こうして、図６６Ｃに示す構造を得ることができる。次いで、フォトリソグラフィ技術及びエッチング技術に基づき、ゲート部５１の上の絶縁膜８２を残し、第２電極１２、第２電極延在部１２Ａ、ソース／ドレイン部（第４電極）５１Ｃの上などの絶縁膜８２を除去する。こうして、図６６Ｄに示す構造を得ることができる。その後、全面に、光電変換層１３、第１電極１１を形成する。こうして、第１トランジスタＴＲ₁（リセット・トランジスタＴＲ１_rst）を得ることができる。

あるいは又、概念図を図１３Ａ及び図１３Ｂに示すように、実施例１の撮像素子において、少なくとも第１光電変換層延在部１３Ａは、第２面側から、下層半導体層及び上層光電変換層の積層構造を有する形態とすることができる。そして、この場合、光電変換層１３及び第１光電変換層延在部１３Ａは、第２面側から、下層半導体層及び上層光電変換層の積層構造を有する形態とすることができる。更には、これらの形態にあっては、下層半導体層に可視光を吸収させないといった観点から、下層半導体層を構成する半導体材料は、３．０ｅＶ以上のバンドギャップエネルギーを有する形態とすることが好ましい。具体的には、例えば、下層半導体層を透明酸化物半導体材料から構成し、上層光電変換層を、光電変換層１３を構成する材料と同じ材料から構成すればよい。透明酸化物半導体材料として、例えばＩＧＺＯ等を用いることができる。

実施例１の撮像素子を、複数、備えた固体撮像装置とすることもできる。図１４に模式的な一部断面図を示す実施例１の撮像素子の変形例は、裏面照射型の撮像素子であり、第１タイプの実施例１の第１撮像素子から構成されている。ここで、第１撮像素子は、赤色光を吸収する撮像素子、緑色光を吸収する撮像素子、青色光を吸収する撮像素子の３種類の撮像素子から構成されている。更には、これらの撮像素子の複数から、本開示の第１の態様に係る固体撮像装置が構成される。複数のこれらの撮像素子の配置として、ベイヤ配列を挙げることができる。各撮像素子の光入射側には、必要に応じて、青色、緑色、赤色の分光を行うためのカラーフィルタが配設されている。尚、固体撮像装置は、後述する実施例２〜実施例６の撮像素子を、複数、備えていてもよい。

尚、第１タイプの実施例１の撮像素子を１つ、設ける代わりに、２つ、積層する形態（即ち、光電変換部を２つ、積層し、半導体基板に２つの撮像素子の制御部を設ける形態）、あるいは又、３つ、積層する形態（即ち、光電変換部を３つ、積層し、半導体基板に３つの撮像素子の制御部を設ける形態）とすることもできる。第１タイプの撮像素子と第２タイプの撮像素子の積層構造例を、以下の表に例示する。

以上のとおり、実施例１の撮像素子は、第１トランジスタ、第２トランジスタ及び第３トランジスタの３つのトランジスタを備えた構成、構造を有するので、撮像素子の構成、構造の簡素化を図ることができるし、第１トランジスタが光電変換層に隣接して設けられているので、撮像素子の面積縮小化や高解像度化、撮像素子の構成、構造の一層の簡素化を図ることができる。また、第１トランジスタが光電変換層に隣接して設けられているので、撮像素子内の配線の短縮化、簡素化、配線の省略（例えば、第２電極とリセット・トランジスタの一方のソース／ドレイン部を結ぶ配線の省略）を図ることができる。その結果、配線容量の低減を図ることができ、画素の電荷電圧変換効率の向上を達成することができるので、撮像素子のＳ／Ｎ比の改善、出力信号の増大を図ることができ、得られる画像の品質向上を図ることができる。

実施例２は、実施例１の変形であり、本開示の第１−Ｂの態様に係る撮像素子に関する。実施例２の撮像素子の概念図を図２Ａに示し、実施例２の撮像素子、積層型撮像素子における第２電極等の模式的な平面図を図１６に示し、実施例２の撮像素子、積層型撮像素子の、図１６の矢印Ｘ−Ｘに沿った模式的な一部断面図を図１５に示し、実施例２の撮像素子、積層型撮像素子の、図１６の矢印Ａ−Ａ、矢印Ｂ−Ｂ、矢印Ｃ−Ｃ及び矢印Ｄ−Ｄに沿った模式的な一部断面図を図１７Ａ、図１７Ｂ、図１７Ｃ及び図１７Ｄに示す。また実施例２の撮像素子の動作時の各部位における電位の状態を図１８に模式的に示す。

実施例２の撮像素子は、
光電変換層１３から延在する第２光電変換層延在部１３Ｂ、
光電変換層１３の第２面と同じ側の第２光電変換層延在部１３Ｂの第２面に、絶縁膜８２を介して対向して形成された第２電極延在部１２Ｂ、及び、
第２光電変換層延在部１３Ｂの第２面に接して設けられた第５電極及び第６電極、
を更に備えており、
第２トランジスタＴＲ₂は、半導体層７０に形成される代わりに、半導体層７０の上方に形成されており、
第２トランジスタＴＲ₂のゲート部５２は、第２電極１２に接続される代わりに、第２電極延在部１２Ｂから構成されており、
第２トランジスタＴＲ₂の一方のソース／ドレイン部（ソース／ドレイン電極５２Ｂ）は、第５電極から構成されており、
第２トランジスタＴＲ₂の他方のソース／ドレイン部（ソース／ドレイン電極５２Ｃ）は、第６電極から構成されており、且つ、第２コンタクトホール部ＣＨ₂（図２Ａ参照）を介して、第３トランジスタＴＲ₃の一方のソース／ドレイン部５３Ｂに接続されている。尚、参照番号５２Ｄはゲート絶縁膜であり、絶縁膜８２から構成されている。

また、第２光電変換層延在部１３Ｂの一部１３Ｂ’の厚さは、光電変換層１３の厚さよりも薄い。云い換えれば、第２光電変換層延在部１３Ｂの一部１３Ｂ’では、絶縁膜の厚さは、ゲート絶縁膜５２Ｄの厚さよりも厚い。このような構成にすることで、第２光電変換層延在部１３Ｂの一部１３Ｂ’の部位にチャネル領域が形成されることを抑制することができ、増幅トランジスタＴＲ１_amp（第２トランジスタＴＲ₂）のチャネル形成領域５２Ａを流れる電流が光電変換部に侵入することを防止することができる。

以上の点を除き、実施例２の撮像素子の構成、構造は、実施例１において説明した撮像素子の構成、構造と同様とすることができるので、詳細な説明は省略する。

尚、実施例１と同様に、実施例２の撮像素子においても、第２光電変換層延在部１３Ｂは、第２面側から、下層半導体層及び上層光電変換層の積層構造を有する構成とすることができる。

以下、実施例２の撮像素子の動作時の各部位における電位の状態を模式的に示す図である図１８を参照して、実施例２の撮像素子（第１撮像素子）の動作を説明する。即ち、リセット時、増幅トランジスタＴＲ１_amp及び選択トランジスタＴＲ１_selをオフ状態としておき、第１電極１１を接地状態とする。そして、リセット線ＲＳＴ₁を「Ｈ」状態としてゲート部５１に高電位を印加することで、リセット・トランジスタＴＲ１_rst（第１トランジスタＴＲ₁）をオン状態とする。第１トランジスタＴＲ₁の他方のソース／ドレイン部５１Ｃは、電源部Ｖ_DDに接続されているので、第１トランジスタＴＲ₁のチャネル形成領域５１Ａの電位、第１トランジスタＴＲ₁の一方のソース／ドレイン部５１Ｂの電位、更には、第２電極１２の電位、第２電極１２に隣接した光電変換層１３の部分の電位、増幅トランジスタＴＲ１_amp（第２トランジスタＴＲ₂）のゲート部５２Ｄの電位はＶ_DDとなり、撮像素子のリセットが行われる。リセット動作が完了し、電荷の蓄積を開始する時点で、リセット線ＲＳＴ₁を「Ｌ」状態としてゲート部５１に低電位を印加することで、リセット・トランジスタＴＲ１_rst（第１トランジスタＴＲ₁）をオフ状態とする。光電変換層１３で光電変換した電荷（具体的には、電子）が第２電極１２に蓄積されると、第２電極１２の電位が低下し、増幅トランジスタＴＲ１_amp（第２トランジスタＴＲ₂）のゲート部５２Ｄ、チャネル形成領域５２Ａ及び他方のソース／ドレイン部（ソース／ドレイン電極５２Ｃ）の電位も低下する。そして、信号の読出し時、選択線ＳＥＬ₁を「Ｈ」状態として選択トランジスタＴＲ１_selのゲート部５３に高電位を印加することで、選択トランジスタＴＲ１_sel（第３トランジスタＴＲ₃）をオン状態とする。すると、増幅トランジスタＴＲ１_amp（第２トランジスタＴＲ₂）のチャネル形成領域５２Ａの電位に基づく電流が増幅トランジスタＴＲ１_amp（第２トランジスタＴＲ₂）の一方のソース／ドレイン部５２Ｂから他方のソース／ドレイン部５２Ｃを流れ、更に、選択トランジスタＴＲ１_sel（第３トランジスタＴＲ₃）の一方のソース／ドレイン部５３Ｂから他方のソース／ドレイン部５３Ｃを流れ、信号線（データ出力線）ＶＳＬ₁に信号（画像信号）として出力される。

実施例３は、実施例２の変形であり、本開示の第１−Ｃの態様に係る撮像素子に関する。実施例３の撮像素子の概念図を図２Ｂに示し、実施例３の撮像素子、積層型撮像素子における第２電極等の模式的な平面図を図２０に示し、実施例３の撮像素子、積層型撮像素子の、図２０の矢印Ｘ−Ｘに沿った模式的な一部断面図を図１９に示し、実施例３の撮像素子、積層型撮像素子の、図２０の矢印Ａ−Ａ、矢印Ｂ−Ｂ、矢印Ｃ−Ｃ及び矢印Ｄ−Ｄに沿った模式的な一部断面図を図２１Ａ、図２１Ｂ、図２１Ｃ及び図２１Ｄに示す。また、実施例３の撮像素子の動作時の各部位における電位の状態を模式的に図２２に示す。尚、図２０の矢印Ｙ−Ｙに沿った模式的な一部断面図は、図１５に示したと同様である。

実施例３の撮像素子は、
光電変換層１３から延在する第３光電変換層延在部１３Ｃ、
光電変換層１３の第２面と同じ側の第３光電変換層延在部１３Ｃの第２面に、絶縁膜８２を介して対向して形成された第７電極、及び、
第３光電変換層延在部１３Ｃの第２面に接して設けられた第８電極、
を更に備えており、
第３トランジスタＴＲ₃は、半導体層７０に形成される代わりに、半導体層７０の上方に形成されており、
第３トランジスタＴＲ₃の一方のソース／ドレイン部（ソース／ドレイン電極）５３Ｂは、第２コンタクトホール部を介して第６電極に接続される代わりに、第６電極（具体的には、第２トランジスタＴＲ₂の他方のソース／ドレイン部（ソース／ドレイン電極５２Ｃ））と共通であり、
第３トランジスタＴＲ₃のゲート部５３は、第７電極から構成されており、
第３トランジスタＴＲ₃の他方のソース／ドレイン部（ソース／ドレイン電極）５３Ｃは、第８電極から構成されており、且つ、第３コンタクトホール部ＣＨ₃（図２Ｂ参照）を介して信号線（出力信号線）ＶＳＬ₁に接続されている（図２Ｂ参照）。尚、参照番号５３Ｄはゲート絶縁膜であり、絶縁膜８２から構成されている。

また、第３光電変換層延在部１３Ｃの一部の厚さ１３Ｃ’は、光電変換層１３の厚さよりも薄い。云い換えれば、第２光電変換層延在部１３Ｃの一部１３Ｃ’では、絶縁膜の厚さは、ゲート絶縁膜５３Ｄの厚さよりも厚い。このような構成にすることで、第２光電変換層延在部１３Ｃの一部１３Ｃ’の部位にチャネル領域が形成されることを抑制することができ、選択トランジスタＴＲ１_sel（第３トランジスタＴＲ₃）のチャネル形成領域５３Ａを流れる電流が光電変換部に侵入することを防止することができる。

また、実施例３の撮像素子において、実施例１と同様に、第３光電変換層延在部１３Ｃは、第２面側から、下層半導体層及び上層光電変換層の積層構造を有する構成とすることができる。

実施例３の撮像素子（第１撮像素子）の動作は、実質的に実施例２の撮像素子（第１撮像素子）の動作と同様であるので、説明は省略する。また、以上の点を除き、実施例３の撮像素子の構成、構造は、実施例１において説明した撮像素子の構成、構造と同様とすることができるので、詳細な説明は省略する。実施例３の撮像素子においては、光電変換部にコンタクトホール部を設ける必要がなくなり、製造歩留りの向上を図ることができるし、積層型撮像素子における下方に位置する第２タイプの撮像素子の光電変換部の面積拡大を図ることができ、固体撮像装置の感度向上を達成することができる。

実施例４は、本開示の第２の態様に係る撮像素子に関する。実施例４の撮像素子の概念図を図３Ａに示し、実施例４の撮像素子、積層型撮像素子における第２電極等の模式的な平面図を図２４に示し、実施例４の撮像素子、積層型撮像素子の、図２４の矢印Ｘ−Ｘに沿った模式的な一部断面図を図２３に示す。

実施例４の撮像素子は、少なくとも、光電変換部、第２トランジスタＴＲ₂及び第３トランジスタＴＲ₃を備えた撮像素子であって、
光電変換部は、
第１面、及び、第１面と対向する第２面を有し、第１面側から光が入射する光電変換層１３、
光電変換層１３の第１面に接して設けられた第１電極１１、及び、
光電変換層１３の第２面に接して設けられた第２電極１２、
から成り、
更に、
光電変換層１３から延在する第１光電変換層延在部１３Ａ、
光電変換層１３の第２面と同じ側の第１光電変換層延在部１３Ａの第２面に、絶縁膜８２を介して対向して形成された第２電極延在部１２Ａ、並びに、
第１光電変換層延在部１３Ａの第２面に接して設けられた第３電極及び第４電極、
を備えており、
第２トランジスタＴＲ₂は、一方のソース／ドレイン部（ソース／ドレイン電極）５２Ｂとして機能し、電源部Ｖ_DDに接続された第３電極、ゲート部５２として機能する第２電極延在部１２Ａ、他方のソース／ドレイン部（ソース／ドレイン電極）５２Ｃとして機能する第４電極、及び、チャネル形成領域５２Ａとして機能する第１光電変換層延在部１３Ａから成り、
第３トランジスタＴＲ₃の一方のソース／ドレイン部５３Ｂは、他方のソース／ドレイン部（第４電極）５３Ｃに接続されており、
第３トランジスタＴＲ₃の他方のソース／ドレイン部５３Ｃは、信号線（出力信号線）ＶＳＬ₁に接続されている。

また、実施例２の撮像素子は、更に、第１トランジスタＴＲ₁を備えており、
第１トランジスタＴＲ₁の一方のソース／ドレイン部５１Ｂは、第２電極１２に接続されており、
第１トランジスタＴＲ₁の他方のソース／ドレイン部５１Ｃは、電源部Ｖ_DDに接続されている。

そして、実施例４の撮像素子は、半導体層７０を更に備えており、
第１トランジスタＴＲ₁及び第３トランジスタＴＲ₃は、半導体層７０に形成されており、
光電変換部及び第２トランジスタＴＲ₂は、半導体層７０の上方に形成されており、
第１トランジスタＴＲ₁の一方のソース／ドレイン部５１Ｂは、第１コンタクトホール部６１を介して、第２電極１２に接続されており、
第３トランジスタＴＲ₃の一方のソース／ドレイン部５３Ｂは、第２コンタクトホール部ＣＨ₂（図３Ａ参照）を介して、第２トランジスタＴＲ₂の他方のソース／ドレイン部（第４電極）５３Ｃに接続されている。

また、実施例４の積層型撮像素子は、実施例４の撮像素子を少なくとも１つ、実施例４にあっては実施例１の撮像素子を１つ、有する。

更には、実施例４の固体撮像装置は、実施例４の積層型撮像素子を、複数、備えている。

また、第１光電変換層延在部１３Ａの一部１３Ａ’の厚さは、光電変換層１３の厚さよりも薄い。云い換えれば、第１光電変換層延在部１３Ａの一部１３Ａ’では、絶縁膜の厚さは、ゲート絶縁膜５２Ｄの厚さよりも厚い。このような構成にすることで、第１光電変換層延在部１３Ａの一部１３Ａ’の部位にチャネル領域が形成されることを抑制することができ、増幅トランジスタＴＲ１_amp（第２トランジスタＴＲ₂）のチャネル形成領域５２Ａを流れる電流が光電変換部に侵入することを防止することができる。

また、実施例４の撮像素子において、実施例１と同様に、光電変換層１３や第１光電変換層延在部１３Ａは、第２面側から、下層半導体層及び上層光電変換層の積層構造を有する構成とすることができる。

実施例４の撮像素子（第１撮像素子）の動作は、実質的に実施例１の撮像素子（第１撮像素子）の動作と同様であるので、説明は省略する。また、以上の点を除き、実施例４の撮像素子の構成、構造は、実施例１において説明した撮像素子の構成、構造と同様とすることができるので、詳細な説明は省略する。

実施例５は、実施例４の変形であり、本開示の第２−Ｂの態様に係る撮像素子に関する。実施例５の撮像素子の概念図を図３Ｂに示し、実施例５の撮像素子、積層型撮像素子における第２電極等の模式的な平面図を図２６に示し、実施例５の撮像素子、積層型撮像素子の、図２６の矢印Ｘ−Ｘに沿った模式的な一部断面図を図２５に示す。尚、図２６の矢印Ｙ−Ｙに沿った模式的な一部断面図は、図２３に示したと同様である。

実施例５の撮像素子は、
光電変換層１３から延在する第２光電変換層延在部１３Ｂ、
光電変換層１３の第２面と同じ側の第２光電変換層延在部１３Ｂの第２面に、絶縁膜８２を介して対向して形成された第５電極、及び、
第２光電変換層延在部１３Ｂの第２面に接して設けられた第６電極、
を更に備えており、
第３トランジスタＴＲ₃は、半導体層７０に形成される代わりに、半導体層７０の上方に形成されており、
第３トランジスタＴＲ₃の一方のソース／ドレイン部（ソース／ドレイン電極）５３Ｂは、第２コンタクトホール部を介して第４電極に接続される代わりに、第２トランジスタＴＲ₂の他方のソース／ドレイン部（ソース／ドレイン電極、第４電極）５２Ｃと共通であり、
第３トランジスタＴＲ₃のゲート部５３は、第５電極から構成されており、
第３トランジスタＴＲ₃の他方のソース／ドレイン部（ソース／ドレイン電極）５３Ｃは、第６電極から構成されており、且つ、第３コンタクトホール部ＣＨ₃（図３Ｂ参照）を介して信号線（出力信号線）ＶＳＬ₁に接続されている。

また、第２光電変換層延在部１３Ｂの一部１３Ｂの厚さは、光電変換層１３の厚さよりも薄い。云い換えれば、第２光電変換層延在部１３Ｂの一部１３Ｂ’では、絶縁膜の厚さは、ゲート絶縁膜５３Ｄの厚さよりも厚い。このような構成にすることで、第２光電変換層延在部１３Ｂの一部１３Ｂ’の部位にチャネル領域が形成されることを抑制することができ、選択トランジスタＴＲ１_sel（第３トランジスタＴＲ₃）のチャネル形成領域５３Ａを流れる電流が光電変換部に侵入することを防止することができる。

また、実施例５の撮像素子において、実施例１と同様に、光電変換層１３や第１光電変換層延在部１３Ａ、第２光電変換層延在部１３Ｂは、第２面側から、下層半導体層及び上層光電変換層の積層構造を有する構成とすることができる。

実施例５の撮像素子（第１撮像素子）の動作は、実質的に実施例１の撮像素子（第１撮像素子）の動作と同様であるので、説明は省略する。また、以上の点を除き、実施例５の撮像素子の構成、構造は、実施例１において説明した撮像素子の構成、構造と同様とすることができるので、詳細な説明は省略する。

実施例６は、本開示の第３の態様に係る撮像素子に関する。実施例６の撮像素子の概念図を図４に示し、実施例６の撮像素子、積層型撮像素子における第２電極等の模式的な平面図を図２８に示し、実施例６の撮像素子、積層型撮像素子の、図２８の矢印Ｘ−Ｘに沿った模式的な一部断面図を図２７に示す。

実施例６の撮像素子は、少なくとも、光電変換部、第２トランジスタＴＲ₂及び第３トランジスタＴＲ₃を備えた撮像素子であって、
光電変換部は、
第１面、及び、第１面と対向する第２面を有し、第１面側から光が入射する光電変換層１３、
光電変換層１３の第１面に接して設けられた第１電極１１、及び、
光電変換層１３の第２面に接して設けられた第２電極１２、
から成り、
更に、
光電変換層１３と同じ材料から構成され、光電変換層１３と離間して設けられたチャネル形成領域５３Ａ、
光電変換層１３の第２面と同じ側のチャネル形成領域の面に、絶縁膜８２を介して対向して形成された第４電極、並びに、
光電変換層１３の第２面と同じ側のチャネル形成領域延在部の面に接して設けられた第３電極及び第５電極、
を備えており、
第２トランジスタＴＲ₂のゲート部５２は、第２電極１２に接続されており、
第２トランジスタＴＲ₂の一方のソース／ドレイン部５２Ｂは、電源部Ｖ_DDに接続されており、
第２トランジスタＴＲ₂の他方のソース／ドレイン部５２Ｃは、第３トランジスタＴＲ₃の一方のソース／ドレイン部（ソース／ドレイン電極）５３Ｂを構成する第３電極に接続されており、
第３トランジスタＴＲ₃のゲート部５３は、第４電極から構成されており、
第３トランジスタＴＲ₃の他方のソース／ドレイン部（ソース／ドレイン電極）５３Ｃを構成する第５電極は、信号線（出力信号線）ＶＳＬ₁に接続されている。

また、実施例６の撮像素子は、更に、第１トランジスタＴＲ₁を備えており、
第１トランジスタＴＲ₁の一方のソース／ドレイン部５１Ｂは、第２電極１２に接おり、
第１トランジスタＴＲ₁の他方のソース／ドレイン部５１Ｃは、電源部Ｖ_DDに接続されている。

そして、実施例６の撮像素子は、半導体層７０を更に備えており、
第１トランジスタＴＲ₁及び第２トランジスタＴＲ₂は、半導体層７０に形成されており、
光電変換部及び第３トランジスタＴＲ₃は、半導体層７０の上方に形成されており、
第１トランジスタＴＲ₁の一方のソース／ドレイン部５１Ｂ、及び、第２トランジスタＴＲ₂のゲート部５２は、第１コンタクトホール部ＣＨ₁（図４参照）を介して、第２電極１２に接続されており、
第２トランジスタＴＲ₂の他方のソース／ドレイン部５２Ｃは、第２コンタクトホール部ＣＨ₂（図４参照）を介して、第３トランジスタＴＲ₃の一方のソース／ドレイン部（ソース／ドレイン電極、第３電極）５３Ｂに接続されており、
第３トランジスタＴＲ₃の他方のソース／ドレイン部（ソース／ドレイン電極）５３Ｃは、第３コンタクトホール部ＣＨ₃（図４参照）を介して、信号線（出力信号線）ＶＳＬ₁に接続されている。

また、実施例６の積層型撮像素子は、実施例６の撮像素子を少なくとも１つ、実施例６にあっては実施例１の撮像素子を１つ、有する。

更には、実施例６の固体撮像装置は、実施例６の積層型撮像素子を、複数、備えている。

また、実施例６の撮像素子において、実施例１と同様に、光電変換層１３やチャネル形成領域５３Ａ、チャネル形成領域延在部は、第２面側から、下層半導体層及び上層光電変換層の積層構造を有する構成とすることができる。

実施例６の撮像素子（第１撮像素子）の動作は、実質的に実施例１の撮像素子（第１撮像素子）の動作と同様であるので、説明は省略する。また、以上の点を除き、実施例６の撮像素子の構成、構造は、実施例１において説明した撮像素子の構成、構造と同様とすることができるので、詳細な説明は省略する。

実施例７は、実施例１〜実施例６の変形であり、電荷蓄積用電極を備えた撮像素子に関する。

実施例７の撮像素子、積層型撮像素子の模式的な一部断面図を図２９に示し、実施例７の撮像素子、積層型撮像素子の等価回路図を図３０及び図３１に示し、実施例７の撮像素子を構成する第２電極及び電荷蓄積用電極等の模式的な配置図を図３２Ａに示し、実施例７の撮像素子の動作時の各部位における電位の状態を模式的に図３３に示す。尚、以下に説明する図面においては、第１トランジスタＴＲ₁、第２トランジスタＴＲ₂及び第３トランジスタＴＲ₃の図示を省略している。また、以下、基本的に、実施例１の撮像素子の構成、構造に基づき説明を行うが、撮像素子の構成、構造はこれに限定するものではない。

実施例７の撮像素子は、第２電極１２、光電変換層１３及び第１電極１１が積層されて成る光電変換部を備えており、光電変換部は、更に、第２電極１２と離間して配置され、且つ、絶縁膜８２を介して光電変換層１３と対向して配置された電荷蓄積用電極１４を備えている。

電荷蓄積用電極１４は駆動回路に接続されている。具体的には、電荷蓄積用電極１４は、層間絶縁層８１内に設けられた接続孔６６、パッド部６４及び配線Ｖ_OA（図３０、図３２Ａ参照）を介して、駆動回路を構成する垂直駆動回路１１２(図１１参照）に接続されている。また、第２電極１２は、層間絶縁層８１内に設けられた接続孔６５、パッド部６３を介して、半導体基板７０及び層間絶縁層７６に形成されたコンタクトホール部６１に接続されている。光電変換層１３と第２電極１２とは、絶縁膜８２に設けられた接続部６７によって接続されている。接続部６７内には、光電変換層１３が延在している。即ち、光電変換層１３は、絶縁膜８２に設けられた開口部８４内を延在し、第２電極１２と接続されている。

電荷蓄積用電極１４の大きさは第２電極１２よりも大きい。電荷蓄積用電極１４の面積をＳ₁’、第２電極１２の面積をＳ₁としたとき、限定するものではないが、
４≦Ｓ₁’／Ｓ₁
を満足することが好ましく、実施例７にあっては、限定するものではないが、例えば、
Ｓ₁’／Ｓ₁＝８
とした。

以上のように、電荷蓄積用電極１４が設けられている点を除き、実施例７の撮像素子は、実施例１〜実施例６の撮像素子と実質的に同様の構成、構造を有する。

以下、図３３を参照して、実施例７の撮像素子（第１撮像素子）の動作を説明する。ここで、第２電極１２の電位を第１電極の電位よりも高くした。即ち、例えば、第２電極１２を正の電位とし、第１電極を負の電位とし、光電変換層１３において光電変換され、電子が信号として読み出される。他の実施例においても同様とする。尚、第２電極１２を負の電位とし、第１電極を正の電位とし、光電変換層１３において光電変換に基づき生成した正孔が信号として読み出される形態にあっては、以下の述べる電位の高低を逆にすればよい。

図３３、後述する実施例１０における図４３、図４４、実施例１２における図４９、図５０中で使用している符号は、以下のとおりである。
ＰＡ・・・・・・・電荷蓄積用電極１４と対向した光電変換層１３の領域の点ＰＡにおける電位、あるいは、電荷蓄積用電極セグメント１４Ｃと対向した光電変換層１３の領域の点ＰＡにおける電位
ＰＢ・・・・・・・電荷蓄積用電極１４と第２電極１２の中間に位置する領域と対向した光電変換層１３の領域の点ＰＢにおける電位、又は、転送制御用電極（電荷転送電極）１５と対向した光電変換層１３の領域の点ＰＢにおける電位、あるいは、電荷蓄積用電極セグメント１４Ｂと対向した光電変換層１３の領域の点ＰＢにおける電位
ＰＣ・・・・・・・第２電極１２と対向した光電変換層１３の領域の点ＰＣにおける電位、あるいは、電荷蓄積用電極セグメント１４Ａと対向した光電変換層１３の領域の点ＰＣにおける電位
ＰＤ・・・・・・・電荷蓄積用電極セグメント１４Ｃと第２電極１２の中間に位置する領域と対向した光電変換層１３の領域の点ＰＤにおける電位
ＦＤ・・・・・・・第１浮遊拡散領域ＦＤ₁における電位
ＶＯＡ・・・・・・電荷蓄積用電極１４における電位
ＶＯＡ−Ａ・・・・電荷蓄積用電極セグメント１４Ａにおける電位
ＶＯＡ−Ｂ・・・・電荷蓄積用電極セグメント１４Ｂにおける電位
ＶＯＡ−Ｃ・・・・電荷蓄積用電極セグメント１４Ｃにおける電位
ＶＯＴ・・・・・・転送制御用電極（電荷転送電極）１５における電位
ＲＳＴ・・・・・・リセット・トランジスタＴＲ１_rstのゲート部５１における電位
ＶＤＤ・・・・・・電源の電位
ＶＳＬ＿１・・・・信号線（データ出力線）ＶＳＬ₁
ＴＲ１＿ｒｓｔ・・リセット・トランジスタＴＲ１_rst
ＴＲ１＿ａｍｐ・・増幅トランジスタＴＲ１_amp
ＴＲ１＿ｓｅｌ・・選択トランジスタＴＲ１_sel

電荷蓄積期間においては、駆動回路から、第２電極１２に電位Ｖ₁₁が印加され、電荷蓄積用電極１４に電位Ｖ₁₂が印加される。光電変換層１３に入射された光によって光電変換層１３において光電変換が生じる。光電変換によって生成した正孔は、第１電極１１から配線Ｖ_OUを介して駆動回路へと送出される。一方、第２電極１２の電位を第１電極１１の電位よりも高くしたので、即ち、例えば、第２電極１２に正の電位が印加され、第１電極１１に負の電位が印加されるとしたので、Ｖ₁₂≧Ｖ₁₁、好ましくは、Ｖ₁₂＞Ｖ₁₁とする。これによって、光電変換によって生成した電子は、電荷蓄積用電極１４に引き付けられ、電荷蓄積用電極１４と対向した光電変換層１３の領域に止まる。即ち、光電変換層１３に電荷が蓄積される。Ｖ₁₂＞Ｖ₁₁であるが故に、光電変換層１３の内部に生成した電子が、第２電極１２に向かって移動することはない。光電変換の時間経過に伴い、電荷蓄積用電極１４と対向した光電変換層１３の領域における電位は、より負側の値となる。

電荷蓄積期間の後期において、リセット動作がなされる。これによって、第１浮遊拡散領域ＦＤ₁の電位がリセットされ、第１浮遊拡散領域ＦＤ₁の電位は電源の電位Ｖ_DDとなる。

リセット動作の完了後、電荷の読み出しを行う。即ち、電荷転送期間において、駆動回路から、第２電極１２に電位Ｖ₂₁が印加され、電荷蓄積用電極１４に電位Ｖ₂₂が印加される。ここで、Ｖ₂₂＜Ｖ₂₁とする。これによって、電荷蓄積用電極１４と対向した光電変換層１３の領域に止まっていた電子は、第２電極１２、更には、第１浮遊拡散領域ＦＤ₁へと読み出される。即ち、光電変換層１３に蓄積された電荷が制御部に読み出される。

以上で、電荷蓄積、リセット動作、電荷転送といった一連の動作が完了する。

第１浮遊拡散領域ＦＤ₁へ電子が読み出された後の増幅トランジスタＴＲ１_amp、選択トランジスタＴＲ１_selの動作は、従来のこれらのトランジスタの動作と同じである。また、第２撮像素子、第３撮像素子の電荷蓄積、リセット動作、電荷転送といった一連の動作は、従来の電荷蓄積、リセット動作、電荷転送といった一連の動作と同様である。また、第１浮遊拡散領域ＦＤ₁のリセットノイズは、従来と同様に、相関２重サンプリング（ＣＤＳ，Correlated Double Sampling）処理によって除去することができる。

以上のとおり、実施例７にあっては、第２電極と離間して配置され、且つ、絶縁膜を介して光電変換層と対向して配置された電荷蓄積用電極が備えられているので、光電変換部に光が照射され、光電変換部において光電変換されるとき、光電変換層と絶縁膜と電荷蓄積用電極とによって一種のキャパシタが形成され、光電変換層の電荷を蓄えることができる。それ故、露光開始時、電荷蓄積部を完全空乏化し、電荷を消去することが可能となる。その結果、ｋＴＣノイズが大きくなり、ランダムノイズが悪化し、撮像画質の低下をもたらすといった現象の発生を抑制することができる。また、全画素を一斉にリセットすることができるので、所謂グローバルシャッター機能を実現することができる。

実施例７の撮像素子、積層型撮像素子の変形例の等価回路図を図３４に示すように、リセット・トランジスタＴＲ１_rstの他方のソース／ドレイン領域５１Ｃを、電源Ｖ_DDに接続する代わりに、接地してもよい。

実施例８は、実施例７の変形である。図３５に模式的な一部断面図を示す実施例８の撮像素子、積層型撮像素子は、表面照射型の撮像素子、積層型撮像素子であり、緑色光を吸収する第１タイプの緑色光電変換層を備えた緑色光に感度を有する第１タイプの実施例７（実施例１〜実施例６）の緑色光用撮像素子（第１撮像素子）、青色光を吸収する第２タイプの青色光電変換層を備えた青色光に感度を有する第２タイプの従来の青色光用撮像素子（第２撮像素子）、赤色光を吸収する第２タイプの赤色光電変換層を備えた赤色光に感度を有する第２タイプの従来の赤色光用撮像素子（第３撮像素子）の３つの撮像素子が積層された構造を有する。ここで赤色光用撮像素子（第３撮像素子）及び青色光用撮像素子（第２撮像素子）は、半導体基板７０内に設けられており、第２撮像素子の方が、第３撮像素子よりも光入射側に位置する。また、緑色光用撮像素子（第１撮像素子）は、青色光用撮像素子（第２撮像素子）の上方に設けられている。

半導体基板７０の表面７０Ａ側には、実施例７と同様に制御部を構成する各種トランジスタが設けられている。これらのトランジスタは、実質的に実施例７において説明したトランジスタと同様の構成、構造とすることができる。また、半導体基板７０には、第２撮像素子、第３撮像素子が設けられているが、これらの撮像素子も、実質的に実施例７において説明した第２撮像素子、第３撮像素子と同様の構成、構造とすることができる。

半導体基板７０の表面７０Ａの上には、層間絶縁層７７，７８が形成されており、層間絶縁層７８の上に、実施例７の撮像素子を構成する光電変換部（第２電極１２等、光電変換層１３及び第１電極１１）、並びに、電荷蓄積用電極１４等が設けられている。

このように、表面照射型である点を除き、実施例８の撮像素子、積層型撮像素子の構成、構造は、実施例７の撮像素子、積層型撮像素子の構成、構造と同様とすることができるので、詳細な説明は省略する。また、実施例８の撮像素子の構成、構造を、実施例１〜実施例６において説明した撮像素子に適用することができる。

実施例９は、実施例７及び実施例８の変形である。

図３６に模式的な一部断面図を示す実施例９の撮像素子、積層型撮像素子は、裏面照射型の撮像素子、積層型撮像素子であり、第１タイプの実施例７（実施例１〜実施例６）の第１撮像素子、及び、第２タイプの第２撮像素子の２つの撮像素子が積層された構造を有する。また、図３７に模式的な一部断面図を示す実施例９の撮像素子、積層型撮像素子の変形例は、表面照射型の撮像素子、積層型撮像素子であり、第１タイプの実施例７（実施例１〜実施例６）の第１撮像素子、及び、第２タイプの第２撮像素子の２つの撮像素子が積層された構造を有する。ここで、第１撮像素子は原色の光を吸収し、第２撮像素子は補色の光を吸収する。あるいは又、第１撮像素子は白色の光を吸収し、第２撮像素子は赤外線を吸収する。

図３８に模式的な一部断面図を示す実施例９の撮像素子の変形例は、裏面照射型の撮像素子であり、第１タイプの実施例７（実施例１〜実施例６）の第１撮像素子から構成されている。また、図３９に模式的な一部断面図を示す実施例９の撮像素子の変形例は、表面照射型の撮像素子であり、第１タイプの実施例７（実施例１〜実施例６）の第１撮像素子から構成されている。ここで、第１撮像素子は、赤色光を吸収する撮像素子、緑色光を吸収する撮像素子、青色光を吸収する撮像素子の３種類の撮像素子から構成されている。更には、これらの撮像素子の複数から、本開示の第１の態様に係る固体撮像装置が構成される。複数のこれらの撮像素子の配置として、ベイヤ配列を挙げることができる。各撮像素子の光入射側には、必要に応じて、青色、緑色、赤色の分光を行うためのカラーフィルタが配設されている。

実施例９の撮像素子の構成、構造を、実施例１〜実施例６において説明した撮像素子に適用することができる。

実施例１０は、実施例７〜実施例９の変形であり、転送制御用電極（電荷転送電極）を備えた撮像素子に関する。実施例１０の撮像素子、積層型撮像素子の一部分の模式的な一部断面図を図４０に示し、実施例１０の撮像素子、積層型撮像素子の等価回路図を図４１及び図４２に示し、実施例１０の撮像素子の動作時の各部位における電位の状態を模式的に図４３及び図４４に示す。また、実施例１０の撮像素子を構成する第２電極及び電荷蓄積用電極等の模式的な配置図を図３２Ｂに示す。

実施例１０の撮像素子、積層型撮像素子にあっては、第２電極１２と電荷蓄積用電極１４との間に、第２電極１２及び電荷蓄積用電極１４と離間して配置され、且つ、絶縁膜８２を介して光電変換層１３と対向して配置された転送制御用電極（電荷転送電極）１５を更に備えている。転送制御用電極１５は、層間絶縁層８１内に設けられた接続孔６８Ｂ、パッド部６８Ａ及び配線Ｖ_OTを介して、駆動回路を構成する画素駆動回路に接続されている。尚、層間絶縁層８１より下方に位置する各種の撮像素子構成要素を、図面を簡素化するために、便宜上、纏めて、参照番号９１で示す。

以下、図４３、図４４を参照して、実施例１０の撮像素子（第１撮像素子）の動作を説明する。尚、図４３と図４４とでは、特に、電荷蓄積用電極１４に印加される電位及び点ＰＢにおける電位の値が相違している。

電荷蓄積期間において、駆動回路から、第２電極１２に電位Ｖ₁₁が印加され、電荷蓄積用電極１４に電位Ｖ₁₂が印加され、転送制御用電極１５に電位Ｖ₁₃が印加される。光電変換層１３に入射された光によって光電変換層１３において光電変換が生じる。光電変換によって生成した正孔は、第１電極１１から配線Ｖ_OUを介して駆動回路へと送出される。一方、第２電極１２の電位を第１電極１１の電位よりも高くしたので、即ち、例えば、第２電極１２に正の電位が印加され、第１電極１１に負の電位が印加されるとしたので、Ｖ₁₂＞Ｖ₁₃（例えば、Ｖ₁₂＞Ｖ₁₁＞Ｖ₁₃、又は、Ｖ₁₁＞Ｖ₁₂＞Ｖ₁₃）とする。これによって、光電変換によって生成した電子は、電荷蓄積用電極１４に引き付けられ、電荷蓄積用電極１４と対向した光電変換層１３の領域に止まる。即ち、光電変換層１３に電荷が蓄積される。Ｖ₁₂＞Ｖ₁₃であるが故に、光電変換層１３の内部に生成した電子が、第２電極１２に向かって移動することを確実に防止することができる。光電変換の時間経過に伴い、電荷蓄積用電極１４と対向した光電変換層１３の領域における電位は、より負側の値となる。

電荷蓄積期間の後期において、リセット動作がなされる。これによって、第１浮遊拡散領域ＦＤ₁の電位がリセットされ、第１浮遊拡散領域ＦＤ₁の電位は電源の電位Ｖ_DDとなる。

リセット動作の完了後、電荷の読み出しを行う。即ち、電荷転送期間において、駆動回路から、第２電極１２に電位Ｖ₂₁が印加され、電荷蓄積用電極１４に電位Ｖ₂₂が印加され、転送制御用電極１５に電位Ｖ₂₃が印加される。ここで、Ｖ₂₂≦Ｖ₂₃≦Ｖ₂₁とする。これによって、電荷蓄積用電極１４と対向した光電変換層１３の領域に止まっていた電子は、第２電極１２、更には、第１浮遊拡散領域ＦＤ₁へと確実に読み出される。即ち、光電変換層１３に蓄積された電荷が制御部に読み出される。

以上で、電荷蓄積、リセット動作、電荷転送といった一連の動作が完了する。

第１浮遊拡散領域ＦＤ₁へ電子が読み出された後の増幅トランジスタＴＲ１_amp、選択トランジスタＴＲ１_selの動作は、従来のこれらのトランジスタの動作と同じである。また、例えば、第２撮像素子、第３撮像素子の電荷蓄積、リセット動作、電荷転送といった一連の動作は、従来の電荷蓄積、リセット動作、電荷転送といった一連の動作と同様である。

実施例１０の撮像素子の構成、構造を、実施例１〜実施例６において説明した撮像素子に適用することができる。

実施例１１は、実施例７〜実施例１０の変形であり、電荷排出電極を備えた撮像素子に関する。実施例１１の撮像素子、積層型撮像素子の一部分の模式的な一部断面図を図４５に示す。

実施例１１の撮像素子、積層型撮像素子にあっては、接続部６９を介して光電変換層１３に接続され、第２電極１２及び電荷蓄積用電極１４と離間して配置された電荷排出電極１６を更に備えている。ここで、電荷排出電極１６は、第２電極１２及び電荷蓄積用電極１４、更には、半導体層７０の上方に設けられた各種トランジスタを取り囲むように（即ち、額縁状に）配置されている。電荷排出電極１６は、駆動回路を構成する画素駆動回路に接続されている。接続部６９内には、光電変換層１３が延在している。即ち、光電変換層１３は、絶縁膜８２に設けられた第２開口部８４Ａ内を延在し、電荷排出電極１６と接続されている。電荷排出電極１６は、複数の撮像素子において共有化（共通化）されている。

実施例１１にあっては、電荷蓄積期間において、駆動回路から、第２電極１２に電位Ｖ₁₁が印加され、電荷蓄積用電極１４に電位Ｖ₁₂が印加され、電荷排出電極１６に電位Ｖ₁₄が印加され、光電変換層１３に電荷が蓄積される。光電変換層１３に入射された光によって光電変換層１３において光電変換が生じる。光電変換によって生成した正孔は、第１電極１１から配線Ｖ_OUを介して駆動回路へと送出される。一方、第２電極１２の電位を第１電極１１の電位よりも高くしたので、即ち、例えば、第２電極１２に正の電位が印加され、第１電極１１に負の電位が印加されるとしたので、Ｖ₁₄＞Ｖ₁₁（例えば、Ｖ₁₂＞Ｖ₁₄＞Ｖ₁₁）とする。これによって、光電変換によって生成した電子は、電荷蓄積用電極１４に引き付けられ、電荷蓄積用電極１４と対向した光電変換層１３の領域に止まり、第２電極１２に向かって移動することを確実に防止することができる。但し、電荷蓄積用電極１４による引き付けが充分ではなく、あるいは又、光電変換層１３に蓄積しきれなかった電子（所謂オーバーフローした電子）は、電荷排出電極１６を経由して、駆動回路に送出される。

電荷蓄積期間の後期において、リセット動作がなされる。これによって、第１浮遊拡散領域ＦＤ₁の電位がリセットされ、第１浮遊拡散領域ＦＤ₁の電位は電源の電位Ｖ_DDとなる。

リセット動作の完了後、電荷の読み出しを行う。即ち、電荷転送期間において、駆動回路から、第２電極１２に電位Ｖ₂₁が印加され、電荷蓄積用電極１４に電位Ｖ₂₂が印加され、電荷排出電極１６に電位Ｖ₂₄が印加される。ここで、Ｖ₂₄＜Ｖ₂₁（例えば、Ｖ₂₄＜Ｖ₂₂＜Ｖ₂₁）とする。これによって、電荷蓄積用電極１４と対向した光電変換層１３の領域に止まっていた電子は、第２電極１２、更には、第１浮遊拡散領域ＦＤ₁へと確実に読み出される。即ち、光電変換層１３に蓄積された電荷が制御部に読み出される。

以上で、電荷蓄積、リセット動作、電荷転送といった一連の動作が完了する。

第１浮遊拡散領域ＦＤ₁へ電子が読み出された後の増幅トランジスタＴＲ１_amp、選択トランジスタＴＲ１_selの動作は、従来のこれらのトランジスタの動作と同じである。また、例えば、第２撮像素子、第３撮像素子の電荷蓄積、リセット動作、電荷転送といった一連の動作は、従来の電荷蓄積、リセット動作、電荷転送といった一連の動作と同様である。

実施例１１にあっては、所謂オーバーフローした電子は電荷排出電極１６を経由して駆動回路に送出されるので、隣接画素の電荷蓄積部への漏れ込みを抑制することができ、ブルーミングの発生を抑えることができる。そして、これにより、撮像素子の撮像性能を向上させることができる。また、実施例１１の撮像素子の構成、構造を、実施例１〜実施例６において説明した撮像素子に適用することができる。

実施例１２は、実施例７〜実施例１１の変形であり、複数の電荷蓄積用電極セグメントを備えた撮像素子に関する。

実施例１２の撮像素子の一部分の模式的な一部断面図を図４６に示し、実施例１２の撮像素子、積層型撮像素子の等価回路図を図４７及び図４８に示し、実施例１２の撮像素子の動作時の各部位における電位の状態を模式的に図４９、図５０に示す。また、実施例１２の撮像素子を構成する第２電極及び電荷蓄積用電極等の模式的な配置図を図３２Ｃに示す。

実施例１２において、電荷蓄積用電極１４は、複数の電荷蓄積用電極セグメント１４Ａ，１４Ｂ，１４Ｃから構成されている。電荷蓄積用電極セグメントの数は、２以上であればよく、実施例１２においては「３」とした。そして、実施例１２の撮像素子、積層型撮像素子にあっては、第２電極１２の電位が第１電極１１の電位よりも高いので、即ち、例えば、第２電極１２に正の電位が印加され、第１電極１１に負の電位が印加されるので、電荷転送期間において、第２電極１２に最も近い所に位置する電荷蓄積用電極セグメント１４Ａに印加される電位は、第２電極１２に最も遠い所に位置する電荷蓄積用電極セグメント１４Ｃに印加される電位よりも高い。このように、電荷蓄積用電極１４に電位勾配を付与することで、電荷蓄積用電極１４と対向した光電変換層１３の領域に止まっていた電子は、第２電極１２、更には、第１浮遊拡散領域ＦＤ₁へと一層確実に読み出される。即ち、光電変換層１３に蓄積された電荷が制御部に読み出される。

図４９に示す例では、電荷転送期間において、電荷蓄積用電極セグメント１４Ｃの電位＜電荷蓄積用電極セグメント１４Ｂの電位＜電荷蓄積用電極セグメント１４Ａの電位とすることで、光電変換層１３の領域に止まっていた電子を、一斉に、第１浮遊拡散領域ＦＤ₁へと読み出す。一方、図５０に示す例では、電荷転送期間において、電荷蓄積用電極セグメント１４Ｃの電位、電荷蓄積用電極セグメント１４Ｂの電位、電荷蓄積用電極セグメント１４Ａの電位を段々と変化させることで（即ち、階段状あるいはスロープ状に変化させることで）、電荷蓄積用電極セグメント１４Ｃと対向する光電変換層１３の領域に止まっていた電子を、電荷蓄積用電極セグメント１４Ｂと対向する光電変換層１３の領域に移動させ、次いで、電荷蓄積用電極セグメント１４Ｂと対向する光電変換層１３の領域に止まっていた電子を、電荷蓄積用電極セグメント１４Ａと対向する光電変換層１３の領域に移動させ、次いで、電荷蓄積用電極セグメント１４Ａと対向する光電変換層１３の領域に止まっていた電子を、第１浮遊拡散領域ＦＤ₁へと確実に読み出す。

実施例１２の撮像素子の構成、構造を、実施例１〜実施例６において説明した撮像素子に適用することができる。

以上、本開示を好ましい実施例に基づき説明したが、本開示はこれらの実施例に限定されるものではない。実施例にて説明した撮像素子、積層型撮像素子、固体撮像装置の構造や構成、製造条件、製造方法、使用した材料は例示であり、適宜変更することができる。１つの撮像素子に１つの浮遊拡散領域を設ける形態だけでなく、複数の撮像素子に対して１つの浮遊拡散領域を設ける形態とすることもできる。即ち、電荷転送期間のタイミングを適切に制御することで、複数の撮像素子が１つの浮遊拡散領域を共有することが可能となる。そして、この場合、複数の撮像素子が１つのコンタクトホール部を共有することも可能となる。場合によっては、半導体層の上方の形成されるトランジスタのチャネル形成領域を構成する材料を、光電変換層を構成する材料と異ならせてもよい。

図５１に、例えば、実施例７において説明した撮像素子、積層型撮像素子の変形例を示すように、第２電極１２は、絶縁膜８２に設けられた開口部８４Ａ内を延在し、光電変換層１３と接続されている構成とすることもできる。

あるいは又、図５２に、例えば、実施例７において説明した撮像素子、積層型撮像素子の変形例を示し、図５３Ａに第２電極の部分等の拡大された模式的な一部断面図を示すように、第２電極１２の頂面の縁部は絶縁膜８２で覆われており、開口部８４Ｂの底面には第２電極１２が露出しており、第２電極１２の頂面と接する絶縁膜８２の面を第１面８２ａ、電荷蓄積用電極１４と対向する光電変換層１３の部分と接する絶縁膜８２の面を第２面８２ｂとしたとき、開口部８４Ｂの側面は、第１面８２ａから第２面８２ｂに向かって広がる傾斜を有する。このように、開口部８４Ｂの側面に傾斜を付けることで、光電変換層１３から第２電極１２への電荷の移動がより滑らかとなる。尚、図５３Ａに示した例では、開口部８４Ｂの軸線を中心として、開口部８４Ｂの側面は回転対称であるが、図５３Ｂに示すように、第１面８２ａから第２面８２ｂに向かって広がる傾斜を有する開口部８４Ｃの側面が電荷蓄積用電極１４側に位置するように、開口部８４Ｃを設けてもよい。これによって、開口部８４Ｃを挟んで電荷蓄積用電極１４とは反対側の光電変換層１３の部分からの電荷の移動が行われ難くなる。また、開口部８４Ｂの側面は、第１面８２ａから第２面８２ｂに向かって広がる傾斜を有するが、第２面８２ｂにおける開口部８４Ｂの側面の縁部は、図５３Ａに示したように、第２電極１２の縁部よりも外側に位置してもよいし、図５３Ｃに示すように、第２電極１２の縁部よりも内側に位置してもよい。前者の構成を採用することで、電荷の転送が一層容易になるし、後者の構成を採用することで、開口部の形成時の形状バラツキを小さくすることができる。

これらの開口部８４Ｂ，８４Ｃは、絶縁膜に開口部をエッチング法に基づき形成するときに形成するレジスト材料から成るエッチング用マスクをリフローすることで、エッチング用マスクの開口側面に傾斜を付け、このエッチング用マスクを用いて絶縁膜８２をエッチングすることで、形成することができる。

あるいは又、実施例１１において説明した電荷排出電極１６に関して、図５４に示すように、光電変換層１３は、絶縁膜８２に設けられた第２開口部８５Ａ内を延在し、電荷排出電極１６と接続されており、電荷排出電極１６の頂面の縁部は絶縁膜８２で覆われており、第２開口部８５Ａの底面には電荷排出電極１６が露出しており、電荷排出電極１６の頂面と接する絶縁膜８２の面を第３面８２ｃ、電荷蓄積用電極１４と対向する光電変換層１３の部分と接する絶縁膜８２の面を第２面８２ｂとしたとき、第２開口部８５Ａの側面は、第３面８２ｃから第２面８２ｂに向かって広がる傾斜を有する形態とすることができる。

また、図５５に、例えば、実施例７において説明した撮像素子、積層型撮像素子の変形例を示すように、第１電極１１の側から光が入射し、第１電極１１よりの光入射側には遮光層９２が形成されている構成とすることもできる。尚、光電変換層よりも光入射側に設けられた各種配線を遮光層として機能させることもできる。

尚、図５５に示した例では、遮光層９２は、第１電極１１の上方に形成されているが、即ち、第１電極１１よりの光入射側であって、第２電極１２の上方に遮光層９２が形成されているが、図５６に示すように、第１電極１１の光入射側の面の上に配設されてもよい。また、場合によっては、図５７に示すように、第１電極１１に遮光層９２が形成されていてもよい。

あるいは又、第１電極１１側から光が入射し、第２電極１２には光が入射しない構造とすることもできる。具体的には、図５５に示したように、第１電極１１よりの光入射側であって、第２電極１２の上方には遮光層９２が形成されている。あるいは又、図５９に示すように、電荷蓄積用電極１４及び第１電極１１の上方にはオンチップ・マイクロ・レンズ９０が設けられており、オンチップ・マイクロ・レンズ９０に入射する光は、電荷蓄積用電極１４に集光され、第２電極１２には到達しない構造とすることもできる。尚、実施例１０において説明したように、転送制御用電極１５が設けられている場合、第２電極１２及び転送制御用電極１５には光が入射しない形態とすることができ、具体的には、図５８に図示するように、第２電極１２及び転送制御用電極１５の上方には遮光層９２が形成されている構造とすることもできる。あるいは又、オンチップ・マイクロ・レンズ９０に入射する光は、第２電極１２及び転送制御用電極１５には到達しない構造とすることもできる。

これらの構成、構造を採用することで、あるいは又、電荷蓄積用電極１４の上方に位置する光電変換層１３の部分のみに光が入射するように遮光層９２を設け、あるいは又、オンチップ・マイクロ・レンズ９０を設計することで、第２電極１２の上方（あるいは、第２電極１２及び転送制御用電極１５の上方）に位置する光電変換層１３の部分は光電変換に寄与しなくなるので、全画素をより確実に一斉にリセットすることができ、グローバルシャッター機能を一層容易に実現することができる。即ち、これらの構成、構造を有する撮像素子を、複数、備えた固体撮像装置の駆動方法にあっては、
全ての撮像素子において、一斉に、光電変換層１３に電荷を蓄積しながら、第２電極１２における電荷を系外に排出し、その後、
全ての撮像素子において、一斉に、光電変換層１３に蓄積された電荷を第２電極１２に転送し、転送完了後、順次、各撮像素子において第２電極１２に転送された電荷を読み出す、
各工程を繰り返す。

また、このような遮光層９２によって、半導体層の上方に形成された各種トランジスタ（特に、チャネル形成領域）に光が入射しない構造とすることができるし、あるいは又、オンチップ・マイクロ・レンズ９０に入射する光が、半導体層の上方に形成された各種トランジスタ（特に、チャネル形成領域）には到達しない構造とすることもできる。そして、これによって、半導体層の上方に形成された各種のトランジスタの動作の安定化を図ることができる。

光電変換層は１層からの構成に限定されない。例えば、実施例７において説明した撮像素子、積層型撮像素子の変形例を図６０に示すように、光電変換層１３を、例えば、ＩＧＺＯから成る下層半導体層１３ａと、実施例７において説明した光電変換層１３を構成する材料から成る上層光電変換層１３ｂの積層構造とすることもできる。このように下層半導体層１３ａを設けることで、電荷蓄積時の再結合を防止することができ、光電変換層１３に蓄積した電荷の第２電極１２への転送効率を増加させることができるし、暗電流の生成を抑制することができる。また、実施例１０の変形例として、図６１に示すように、第２電極１２に最も近い位置から電荷蓄積用電極１４に向けて、複数の転送制御用電極を設けてもよい。尚、図６１には、２つの転送制御用電極１５Ａ，１５Ｂを設けた例を示した。

図６２及び図６３に等価回路図を示すように、本開示の撮像素子は、変換効率切り替えトランジスタを備えていてもよい。

以上に説明した各種の変形例は、実施例７以外の実施例に対しても適用することができることは云うまでもない。

実施例においては、電子を信号電荷としており、半導体基板に形成された光電変換層の導電型をｎ型としたが、正孔を信号電荷とする固体撮像装置にも適用できる。この場合には、各半導体領域を逆の導電型の半導体領域で構成すればよく、半導体基板に形成された光電変換層の導電型はｐ型とすればよい。

また、実施例にあっては、入射光量に応じた信号電荷を物理量として検知する単位画素が行列状に配置されて成るＣＭＯＳ型固体撮像装置に適用した場合を例に挙げて説明したが、ＣＭＯＳ型固体撮像装置への適用に限られるものではなく、ＣＣＤ型固体撮像装置に適用することもできる。後者の場合、信号電荷は、ＣＣＤ型構造の垂直転送レジスタによって垂直方向に転送され、水平転送レジスタによって水平方向に転送され、増幅されることにより画素信号（画像信号）が出力される。また、画素が２次元マトリックス状に形成され、画素列毎にカラム信号処理回路を配置して成るカラム方式の固体撮像装置全般に限定するものでもない。更には、場合によっては、選択トランジスタを省略することもできる。

更には、本開示の撮像素子、積層型撮像素子は、可視光の入射光量の分布を検知して画像として撮像する固体撮像装置への適用に限らず、赤外線やＸ線、あるいは、粒子等の入射量の分布を画像として撮像する固体撮像装置にも適用可能である。また、広義には、圧力や静電容量等、他の物理量の分布を検知して画像として撮像する指紋検出センサ等の固体撮像装置（物理量分布検知装置）全般に対して適用可能である。

更には、撮像領域の各単位画素を行単位で順に走査して各単位画素から画素信号を読み出す固体撮像装置に限られるものではない。画素単位で任意の画素を選択して、選択画素から画素単位で画素信号を読み出すＸ−Ｙアドレス型の固体撮像装置に対しても適用可能である。固体撮像装置はワンチップとして形成された形態であってもよいし、撮像領域と、駆動回路又は光学系とを纏めてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。

また、固体撮像装置への適用に限られるものではなく、撮像装置にも適用可能である。ここで、撮像装置とは、デジタルスチルカメラやビデオカメラ等のカメラシステムや、携帯電話機等の撮像機能を有する電子機器を指す。電子機器に搭載されるモジュール状の形態、即ち、カメラモジュールを撮像装置とする場合もある。

本開示の撮像素子、積層型撮像素子から構成された固体撮像装置２０１を電子機器（カメラ）２００に用いた例を、図６４に概念図として示す。電子機器２００は、固体撮像装置２０１、光学レンズ２１０、シャッタ装置２１１、駆動回路２１２、及び、信号処理回路２１３を有する。光学レンズ２１０は、被写体からの像光（入射光）を固体撮像装置２０１の撮像面上に結像させる。これにより固体撮像装置２０１内に、一定期間、信号電荷が蓄積される。シャッタ装置２１１は、固体撮像装置２０１への光照射期間及び遮光期間を制御する。駆動回路２１２は、固体撮像装置２０１の転送動作等及びシャッタ装置２１１のシャッタ動作を制御する駆動信号を供給する。駆動回路２１２から供給される駆動信号（タイミング信号）により、固体撮像装置２０１の信号転送を行う。信号処理回路２１３は、各種の信号処理を行う。信号処理が行われた映像信号は、メモリ等の記憶媒体に記憶され、あるいは、モニタに出力される。このような電子機器２００では、固体撮像装置２０１において画素サイズの微細化及び転送効率の向上を達成することができるので、画素特性の向上が図られた電子機器２００を得ることができる。固体撮像装置２０１を適用できる電子機器２００としては、カメラに限られるものではなく、デジタルスチルカメラ、携帯電話機等のモバイル機器向けカメラモジュール等の撮像装置に適用可能である。

尚、本開示は、以下のような構成を取ることもできる。
［Ａ０１］《撮像素子・・・第１の態様》
少なくとも、光電変換部、第１トランジスタ及び第２トランジスタを備えた撮像素子であって、
光電変換部は、
第１面、及び、第１面と対向する第２面を有し、第１面側から光が入射する光電変換層、
光電変換層の第１面に接して設けられた第１電極、及び、
光電変換層の第２面に接して設けられた第２電極、
から成り、
更に、
光電変換層から延在する第１光電変換層延在部、
光電変換層の第２面と同じ側の第１光電変換層延在部の第２面に、絶縁膜を介して対向して形成された第３電極、及び、
第１光電変換層延在部の第２面に接して設けられた第４電極、
を備えており、
第１トランジスタは、一方のソース／ドレイン部として機能する第２電極、ゲート部として機能する第３電極、他方のソース／ドレイン部として機能し、電源部に接続された第４電極、及び、チャネル形成領域として機能する第１光電変換層延在部から成り、
第２トランジスタのゲート部は、第２電極に接続されており、
第２トランジスタの一方のソース／ドレイン部は、電源部に接続されている撮像素子。
［Ａ０２］更に、第３トランジスタを備えており、
第３トランジスタの一方のソース／ドレイン部は、第２トランジスタの他方のソース／ドレイン部に接続されており、
第３トランジスタの他方のソース／ドレイン部は、信号線に接続されている［Ａ０１］に記載の撮像素子。
［Ａ０３］光電変換層は、有機光電変換材料から成る［Ａ０１］又は［Ａ０２］に記載の撮像素子。
［Ａ０４］少なくとも第１光電変換層延在部は、第２面側から、下層半導体層及び上層光電変換層の積層構造を有する［Ａ０１］又は［Ａ０２］に記載の撮像素子。
［Ａ０５］光電変換層及び第１光電変換層延在部は、第２面側から、下層半導体層及び上層光電変換層の積層構造を有する［Ａ０４］に記載の撮像素子。
［Ａ０６］下層半導体層を構成する半導体材料は、３．０ｅＶ以上のバンドギャップエネルギーを有する［Ａ０４］又は［Ａ０５］に記載の撮像素子。
［Ａ０７］第１光電変換層延在部の一部の厚さは、光電変換層の厚さよりも薄い［Ａ０１］乃至［Ａ０６］のいずれか１項に記載の撮像素子。
［Ａ０８］半導体層を更に備えており、
第２トランジスタ及び第３トランジスタは、半導体層に形成されており、
光電変換部及び第１トランジスタは、半導体層の上方に形成されており、
第２トランジスタのゲート部は、第１コンタクトホール部を介して、第２電極に接続されている［Ａ０２］、及び、［Ａ０２］を引用する［Ａ０３］乃至［Ａ０７］のいずれか１項に記載の撮像素子。
［Ａ０９］光電変換層から延在する第２光電変換層延在部、
光電変換層の第２面と同じ側の第２光電変換層延在部の第２面に、絶縁膜を介して対向して形成された第２電極延在部、及び、
第２光電変換層延在部の第２面に接して設けられた第５電極及び第６電極、
を更に備えており、
第２トランジスタは、半導体層に形成される代わりに、半導体層の上方に形成されており、
第２トランジスタのゲート部は、第２電極に接続される代わりに、第２電極延在部から構成されており、
第２トランジスタの一方のソース／ドレイン部は、第５電極から構成されており、
第２トランジスタの他方のソース／ドレイン部は、第６電極から構成されており、且つ、第２コンタクトホール部を介して、第３トランジスタの一方のソース／ドレイン部に接続されている［Ａ０８］に記載の撮像素子。
［Ａ１０］第２光電変換層延在部は、第２面側から、下層半導体層及び上層光電変換層の積層構造を有する［Ａ０９］に記載の撮像素子。
［Ａ１１］光電変換層から延在する第３光電変換層延在部、
光電変換層の第２面と同じ側の第３光電変換層延在部の第２面に、絶縁膜を介して対向して形成された第７電極、及び、
第３光電変換層延在部の第２面に接して設けられた第８電極、
を更に備えており、
第３トランジスタは、半導体層に形成される代わりに、半導体層の上方に形成されており、
第３トランジスタの一方のソース／ドレイン部は、第２コンタクトホール部を介して第６電極に接続される代わりに、第６電極と共通であり、
第３トランジスタのゲート部は、第７電極から構成されており、
第３トランジスタの他方のソース／ドレイン部は、第８電極から構成されており、且つ、第３コンタクトホール部を介して信号線に接続されている［Ａ０９］又は［Ａ１０］に記載の撮像素子。
［Ａ１２］第３光電変換層延在部は、第２面側から、下層半導体層及び上層光電変換層の積層構造を有する［Ａ１１］に記載の撮像素子。
［Ａ１３］《撮像素子・・・第２の態様》
少なくとも、光電変換部、第２トランジスタ及び第３トランジスタを備えた撮像素子であって、
光電変換部は、
第１面、及び、第１面と対向する第２面を有し、第１面側から光が入射する光電変換層、
光電変換層の第１面に接して設けられた第１電極、及び、
光電変換層の第２面に接して設けられた第２電極、
から成り、
更に、
光電変換層から延在する第１光電変換層延在部、
光電変換層の第２面と同じ側の第１光電変換層延在部の第２面に、絶縁膜を介して対向して形成された第２電極延在部、並びに、
第１光電変換層延在部の第２面に接して設けられた第３電極及び第４電極、
を備えており、
第２トランジスタは、一方のソース／ドレイン部として機能し、電源部に接続された第３電極、ゲート部として機能する第２電極延在部、他方のソース／ドレイン部として機能する第４電極、及び、チャネル形成領域として機能する第１光電変換層延在部から成り、
第３トランジスタの一方のソース／ドレイン部は、第４電極に接続されており、
第３トランジスタの他方のソース／ドレイン部は、信号線に接続されている撮像素子。
［Ａ１４］更に、第１トランジスタを備えており、
第１トランジスタの一方のソース／ドレイン部は、第２電極に接続されており、
第１トランジスタの他方のソース／ドレイン部は、電源部に接続されている［Ａ１３］に記載の撮像素子。
［Ａ１５］半導体層を更に備えており、
第１トランジスタ及び第３トランジスタは、半導体層に形成されており、
光電変換部及び第２トランジスタは、半導体層の上方に形成されており、
第１トランジスタの一方のソース／ドレイン部は、第１コンタクトホール部を介して、第２電極に接続されており、
第３トランジスタの一方のソース／ドレイン部は、第２コンタクトホール部を介して、第４電極に接続されている［Ａ１４］に記載の撮像素子。
［Ａ１６］光電変換層から延在する第２光電変換層延在部、
光電変換層の第２面と同じ側の第２光電変換層延在部の第２面に、絶縁膜を介して対向して形成された第５電極、及び、
第２光電変換層延在部の第２面に接して設けられた第６電極、
を更に備えており、
第３トランジスタは、半導体層に形成される代わりに、半導体層の上方に形成されており、
第３トランジスタの一方のソース／ドレイン部は、第２コンタクトホール部を介して第４電極に接続される代わりに、第４電極と共通であり、
第３トランジスタのゲート部は、第５電極から構成されており、
第３トランジスタの他方のソース／ドレイン部は、第６電極から構成されており、且つ、第３コンタクトホール部を介して信号線に接続されている［Ａ１５］に記載の撮像素子。
［Ａ１７］《撮像素子・・・第３の態様》
少なくとも、光電変換部、第２トランジスタ及び第３トランジスタを備えた撮像素子であって、
光電変換部は、
第１面、及び、第１面と対向する第２面を有し、第１面側から光が入射する光電変換層、
光電変換層の第１面に接して設けられた第１電極、及び、
光電変換層の第２面に接して設けられた第２電極、
から成り、
更に、
光電変換層と同じ材料から構成され、光電変換層と離間して設けられたチャネル形成領域、
光電変換層の第２面と同じ側のチャネル形成領域の面に、絶縁膜を介して対向して形成された第４電極、並びに、
光電変換層の第２面と同じ側のチャネル形成領域延在部の面に接して設けられた第３電極及び第５電極、
を備えており、
第２トランジスタのゲート部は、第２電極に接続されており、
第２トランジスタの一方のソース／ドレイン部は、電源部に接続されており、
第２トランジスタの他方のソース／ドレイン部は、第３トランジスタの一方のソース／ドレイン部を構成する第３電極に接続されており、
第３トランジスタのゲート部は、第４電極から構成されており、
第３トランジスタの他方のソース／ドレイン部を構成する第５電極は、信号線に接続されている撮像素子。
［Ａ１８］更に、第１トランジスタを備えており、
第１トランジスタの一方のソース／ドレイン部は、第２電極に接続されており、
第１トランジスタの他方のソース／ドレイン部は、電源部に接続されている［Ａ１７］に記載の撮像素子。
［Ａ１９］半導体層を更に備えており、
第１トランジスタ及び第２トランジスタは、半導体層に形成されており、
光電変換部及び第３トランジスタは、半導体層の上方に形成されており、
第１トランジスタの一方のソース／ドレイン部、及び、第２トランジスタのゲート部は、第１コンタクトホール部を介して、第２電極に接続されており、
第２トランジスタの他方のソース／ドレイン部は、第２コンタクトホール部を介して、第３電極に接続されており、
第３トランジスタの他方のソース／ドレイン部は、第３コンタクトホール部を介して、信号線に接続されている［Ａ１８］に記載の撮像素子。
［Ａ２０］第１電極側から光が入射し、第１電極よりの光入射側には遮光層が形成されている［Ａ０１］乃至［Ａ１９］のいずれか１項に記載の撮像素子。
［Ａ２１］第１電極側から光が入射し、少なくとも、半導体層の上方に形成されたトランジスタのチャネル形成領域には光が入射しない［Ａ２０］に記載の撮像素子。
［Ａ２２］第１電極よりの光入射側であって、少なくとも、半導体層の上方に形成されたトランジスタのチャネル形成領域の上方には遮光層が形成されている［Ａ２１］に記載の撮像素子。
［Ａ２３］第２電極の上方にはオンチップ・マイクロ・レンズが設けられており、
オンチップ・マイクロ・レンズに入射する光は、少なくとも、半導体層の上方に形成されたトランジスタのチャネル形成領域には入射しない［Ａ０１］乃至［Ａ１９］のいずれか１項に記載の撮像素子。
［Ｂ０１］光電変換部は、更に、第２電極と離間して配置され、且つ、絶縁膜を介して光電変換層と対向して配置された電荷蓄積用電極を備えている［Ａ０１］乃至［Ａ２３］のいずれか１項に記載の撮像素子。
［Ｂ０２］第２電極は、絶縁膜に設けられた開口部内を延在し、光電変換層と接続されている［Ｂ０１］に記載の撮像素子。
［Ｂ０３］光電変換層は、絶縁膜に設けられた開口部内を延在し、第２電極と接続されている［Ｂ０１］に記載の撮像素子。
［Ｂ０４］第２電極の頂面の縁部は絶縁膜で覆われており、
開口部の底面には第２電極が露出しており、
第２電極の頂面と接する絶縁膜の面を第１面、電荷蓄積用電極と対向する光電変換層の部分と接する絶縁膜の面を第２面としたとき、開口部の側面は、第１面から第２面に向かって広がる傾斜を有する［Ｂ０３］に記載の撮像素子。
［Ｂ０５］第１面から第２面に向かって広がる傾斜を有する開口部の側面は、電荷蓄積用電極側に位置する［Ｂ０４］に記載の撮像素子。
［Ｂ０６］半導体層に設けられ、駆動回路を有する制御部を更に備えており、
第２電極及び電荷蓄積用電極は、駆動回路に接続されており、
電荷蓄積期間において、駆動回路から、第２電極に電位Ｖ₁₁が印加され、電荷蓄積用電極に電位Ｖ₁₂が印加され、光電変換層に電荷が蓄積され、
電荷転送期間において、駆動回路から、第２電極に電位Ｖ₂₁が印加され、電荷蓄積用電極に電位Ｖ₂₂が印加され、光電変換層に蓄積された電荷が第２電極を経由して制御部に読み出される［Ｂ０１］乃至［Ｂ０５］のいずれか１項に記載の撮像素子。
但し、第２電極の電位が第１電極より高い場合、
Ｖ₁₂≧Ｖ₁₁、且つ、Ｖ₂₂＜Ｖ₂₁
であり、第２電極の電位が第１電極より低い場合、
Ｖ₁₂≦Ｖ₁₁、且つ、Ｖ₂₂＞Ｖ₂₁
である。
［Ｂ０７］第２電極と電荷蓄積用電極との間に、第２電極及び電荷蓄積用電極と離間して配置され、且つ、絶縁膜を介して光電変換層と対向して配置された転送制御用電極を更に備えている［Ｂ０１］乃至［Ｂ０６］に記載の撮像素子。
［Ｂ０８］半導体層に設けられ、駆動回路を有する制御部を更に備えており、
第２電極、電荷蓄積用電極及び転送制御用電極は、駆動回路に接続されており、
電荷蓄積期間において、駆動回路から、第２電極に電位Ｖ₁₁が印加され、電荷蓄積用電極に電位Ｖ₁₂が印加され、転送制御用電極に電位Ｖ₁₃が印加され、光電変換層に電荷が蓄積され、
電荷転送期間において、駆動回路から、第２電極に電位Ｖ₂₁が印加され、電荷蓄積用電極に電位Ｖ₂₂が印加され、転送制御用電極に電位Ｖ₂₃が印加され、光電変換層に蓄積された電荷が第２電極を介して制御部に読み出される［Ｂ０７］に記載の撮像素子。
但し、第２電極の電位が第１電極より高い場合、
Ｖ₁₂＞Ｖ₁₃、且つ、Ｖ₂₂≦Ｖ₂₃≦Ｖ₂₁
であり、第２電極の電位が第１電極より低い場合、
Ｖ₁₂＜Ｖ₁₃、且つ、Ｖ₂₂≧Ｖ₂₃≧Ｖ₂₁
である。
［Ｂ０９］光電変換層に接続され、第２電極及び電荷蓄積用電極と離間して配置された電荷排出電極を更に備えている［Ｂ０１］乃至［Ｂ０８］のいずれか１項に記載の撮像素子。
［Ｂ１０］電荷排出電極は、少なくとも第２電極及び電荷蓄積用電極を取り囲むように配置されている［Ｂ０９］に記載の撮像素子。
［Ｂ１１］光電変換層は、絶縁膜に設けられた第２開口部内を延在し、電荷排出電極と接続されており、
電荷排出電極の頂面の縁部は絶縁膜で覆われており、
第２開口部の底面には電荷排出電極が露出しており、
電荷排出電極の頂面と接する絶縁膜の面を第３面、電荷蓄積用電極と対向する光電変換層の部分と接する絶縁膜の面を第２面としたとき、第２開口部の側面は、第３面から第２面に向かって広がる傾斜を有する［Ｂ０９］又は［Ｂ１０］に記載の撮像素子。
［Ｂ１２］半導体層に設けられ、駆動回路を有する制御部を更に備えており、
第２電極、電荷蓄積用電極及び電荷排出電極は、駆動回路に接続されており、
電荷蓄積期間において、駆動回路から、第２電極に電位Ｖ₁₁が印加され、電荷蓄積用電極に電位Ｖ₁₂が印加され、電荷排出電極に電位Ｖ₁₄が印加され、光電変換層に電荷が蓄積され、
電荷転送期間において、駆動回路から、第２電極に電位Ｖ₂₁が印加され、電荷蓄積用電極に電位Ｖ₂₂が印加され、電荷排出電極に電位Ｖ₂₄が印加され、光電変換層に蓄積された電荷が第２電極を介して制御部に読み出される［Ｂ０９］乃至［Ｂ１１］のいずれか１項に記載の撮像素子。
但し、第２電極の電位が第１電極より高い場合、
Ｖ₁₄＞Ｖ₁₁、且つ、Ｖ₂₄＜Ｖ₂₁
であり、第２電極の電位が第１電極より低い場合、
Ｖ₁₄＜Ｖ₁₁、且つ、Ｖ₂₄＞Ｖ₂₁
である。
［Ｂ１３］電荷蓄積用電極は、複数の電荷蓄積用電極セグメントから構成されている［Ｂ０１］乃至［Ｂ１２］のいずれか１項に記載の撮像素子。
［Ｂ１４］第２電極の電位が第１電極より高い場合、電荷転送期間において、第２電極に最も近い所に位置する電荷蓄積用電極セグメントに印加される電位は、第２電極に最も遠い所に位置する電荷蓄積用電極セグメントに印加される電位よりも高く、
第２電極の電位が第１電極より低い場合、電荷転送期間において、第２電極に最も近い所に位置する電荷蓄積用電極セグメントに印加される電位は、第２電極に最も遠い所に位置する電荷蓄積用電極セグメントに印加される電位よりも低い［Ｂ１３］に記載の撮像素子。
［Ｂ１５］電荷蓄積用電極の大きさは第２電極よりも大きい［Ｂ０１］乃至［Ｂ１４］のいずれか１項に記載の撮像素子。
［Ｂ１６］第１電極側から光が入射し、第１電極よりの光入射側には遮光層が形成されている［Ｂ０１］乃至［Ｂ１５］のいずれか１項に記載の撮像素子。
［Ｂ１７］第１電極側から光が入射し、第２電極には光が入射しない［Ｂ０１］乃至［Ｂ１５］のいずれか１項に記載の撮像素子。
［Ｂ１８］第１電極よりの光入射側であって、第２電極の上方には遮光層が形成されている［Ｂ１７］に記載の撮像素子。
［Ｂ１９］電荷蓄積用電極及び第１電極の上方にはオンチップ・マイクロ・レンズが設けられており、
オンチップ・マイクロ・レンズに入射する光は、電荷蓄積用電極に集光される［Ｂ１７］に記載の撮像素子。
［Ｃ０１］《積層型撮像素子》
［Ａ０１］乃至［Ｂ１９］のいずれか１項に記載の撮像素子を少なくとも１つ有する積層型撮像素子。
［Ｄ０１］《固体撮像装置・・・第１の態様》
［Ａ０１］乃至［Ｂ１９］のいずれか１項に記載の撮像素子を、複数、備えた固体撮像装置。
［Ｄ０２］《固体撮像装置・・・第２の態様》
［Ｃ０１］に記載の積層型撮像素子を、複数、備えた固体撮像装置。
［Ｅ０１］《固体撮像装置の駆動方法》
第２電極、光電変換層及び第１電極が積層されて成る光電変換部を備えており、
光電変換部は、更に、第２電極と離間して配置され、且つ、絶縁膜を介して光電変換層と対向して配置された電荷蓄積用電極を備えており、
第１電極側から光が入射し、第２電極には光が入射しない構造を有する撮像素子を、複数、備えた固体撮像装置の駆動方法であって、
全ての撮像素子において、一斉に、光電変換層に電荷を蓄積しながら、第２電極における電荷を系外に排出し、その後、
全ての撮像素子において、一斉に、光電変換層に蓄積された電荷を第２電極に転送し、転送完了後、順次、各撮像素子において第２電極に転送された電荷を読み出す、
各工程を繰り返す固体撮像装置の駆動方法。

１１・・・第１電極、１２・・・第２電極、１２’，１２”・・・ＩＴＯ層、１３・・・光電変換層、１３ａ・・・下層半導体層、１３ｂ・・・上層光電変換層、１４・・・電荷蓄積用電極、１４Ａ，１４Ｂ，１４Ｃ・・・電荷蓄積用電極セグメント、１５，１５Ａ，１５Ｂ・・・転送制御用電極（電荷転送電極）、１６・・・電荷排出電極、４１・・・第２撮像素子を構成するｎ型半導体領域、４３・・・第３撮像素子を構成するｎ型半導体領域、４２，４４，７３・・・ｐ⁺層、ＦＤ₁，ＦＤ₂₁，ＦＤ₃，４５Ｃ，４６Ｃ・・・浮遊拡散領域（浮遊拡散層）、ＴＲ₁・・・第１トランジスタ（増幅トランジスタ）、ＴＲ₂・・・第２トランジスタ（リセット・トランジスタ）、ＴＲ₃・・・第３トランジスタ（選択トランジスタ）、ＴＲ１_amp・・・増幅トランジスタ、ＴＲ１_rst・・・リセット・トランジスタ、ＴＲ１_sel・・・選択トランジスタ、５１・・・リセット・トランジスタＴＲ１_rstのゲート部（第３電極）、５１Ａ・・・リセット・トランジスタＴＲ１_rstのチャネル形成領域、５１Ｂ・・・リセット・トランジスタＴＲ１_rstのソース／ドレイン部（ソース／ドレイン領域、ソース／ドレイン電極、第２電極）、５１Ｃ・・・リセット・トランジスタＴＲ１_rstのソース／ドレイン部（ソース／ドレイン領域、ソース／ドレイン電極、第４電極）、５１Ｄ・・・リセット・トランジスタＴＲ１_rstのゲート絶縁膜、５２・・・増幅トランジスタＴＲ１_ampのゲート部、５２Ａ・・・増幅トランジスタＴＲ１_ampチャネル形成領域、５２Ｂ・・・増幅トランジスタＴＲ１_ampのソース／ドレイン部（ソース／ドレイン領域、ソース／ドレイン電極、第５電極）、５２Ｃ・・・増幅トランジスタＴＲ１_ampのソース／ドレイン部（ソース／ドレイン領域、ソース／ドレイン電極、第６電極）、５２Ｄ・・・増幅トランジスタＴＲ１_ampのゲート絶縁膜、５３・・・選択トランジスタＴＲ１_selのゲート部、５３Ａ・・・選択トランジスタＴＲ１_selのチャネル形成領域、５３Ｂ，５３Ｃ・・・選択トランジスタＴＲ１_selのソース／ドレイン領域（ソース／５３Ｄ・・・選択トランジスタＴＲ１_selのゲート絶縁膜、ドレイン領域、ソース／ドレイン電極）、ＴＲ２_trs・・・転送トランジスタ、４５・・・転送トランジスタのゲート部、ＴＲ２_rst・・・リセット・トランジスタ、ＴＲ２_amp・・・増幅トランジスタ、ＴＲ２_sel・・・選択トランジスタ、ＴＲ３_trs・・・転送トランジスタ、４６・・・転送トランジスタのゲート部、ＴＲ３_rst・・・リセット・トランジスタ、ＴＲ３_amp・・・増幅トランジスタ、ＴＲ３_sel・・・選択トランジスタ、Ｖ_DD・・・電源、ＲＳＴ₁，ＲＳＴ₂，ＲＳＴ₃・・・リセット線、ＳＥＬ₁，ＳＥＬ₂，ＳＥＬ₃・・・選択線、１１７，ＶＳＬ₁，ＶＳＬ₂，ＶＳＬ₃・・・信号線、ＴＧ₂，ＴＧ₃・・・転送ゲート線、Ｖ_OA，Ｖ_OT，Ｖ_OU・・・配線、６１・・・コンタクトホール部、６２・・・配線層、６３，６４，６８Ａ・・・パッド部、６５，６８Ｂ・・・接続孔、６６，６７，６９・・・接続部、７０・・・半導体層（半導体基板）、７０Ａ・・・半導体基板の第１面（おもて面）、７０Ｂ・・・半導体基板の第２面（裏面）、７１・・・素子分離領域、７２・・・酸化膜、７４・・・ＨｆＯ₂膜、７５・・・下層絶縁膜、７６・・・層間絶縁層、７７，７８，８１・・・層間絶縁層、８２・・・絶縁膜、８２ａ・・・絶縁膜の第１面、８２ｂ・・・絶縁膜の第２面、８２ｃ・・・絶縁膜の第３面、８３・・・保護層、８４，８４Ａ，８４Ｂ，８４Ｃ・・・開口部、８５，８５Ａ・・・第２開口部、９０・・・オンチップ・マイクロ・レンズ、９１・・・層間絶縁層８１より下方に位置する各種の撮像素子構成要素、９２・・・遮光層、１００・・・固体撮像装置、１０１・・・積層型撮像素子、１１１・・・撮像領域、１１２・・・垂直駆動回路、１１３・・・カラム信号処理回路、１１４・・・水平駆動回路、１１５・・・出力回路、１１６・・・駆動制御回路、１１８・・・水平信号線、２００・・・電子機器（カメラ）、２０１・・・固体撮像装置、２１０・・・光学レンズ、２１１・・・シャッタ装置、２１２・・・駆動回路、２１３・・・信号処理回路

Claims (20)

1. 少なくとも、光電変換部、第１トランジスタ及び第２トランジスタを備えた撮像素子であって、
   光電変換部は、
   第１面、及び、第１面と対向する第２面を有し、第１面側から光が入射する光電変換層、
   光電変換層の第１面に接して設けられた第１電極、及び、
   光電変換層の第２面に接して設けられた第２電極、
   から成り、
   更に、
   光電変換層から延在する第１光電変換層延在部、
   光電変換層の第２面と同じ側の第１光電変換層延在部の第２面に、絶縁膜を介して対向して形成された第３電極、及び、
   第１光電変換層延在部の第２面に接して設けられた第４電極、
   を備えており、
   第１トランジスタは、一方のソース／ドレイン部として機能する第２電極、ゲート部として機能する第３電極、他方のソース／ドレイン部として機能し、電源部に接続された第４電極、及び、チャネル形成領域として機能する第１光電変換層延在部から成り、
   第２トランジスタのゲート部は、第２電極に接続されており、
   第２トランジスタの一方のソース／ドレイン部は、電源部に接続されている撮像素子。
2. 更に、第３トランジスタを備えており、
   第３トランジスタの一方のソース／ドレイン部は、第２トランジスタの他方のソース／ドレイン部に接続されており、
   第３トランジスタの他方のソース／ドレイン部は、信号線に接続されている請求項１に記載の撮像素子。
3. 少なくとも第１光電変換層延在部は、第２面側から、下層半導体層及び上層光電変換層の積層構造を有する請求項１に記載の撮像素子。
4. 光電変換層及び第１光電変換層延在部は、第２面側から、下層半導体層及び上層光電変換層の積層構造を有する請求項３に記載の撮像素子。
5. 第１光電変換層延在部の一部の厚さは、光電変換層の厚さよりも薄い請求項１に記載の撮像素子。
6. 半導体層を更に備えており、
   第２トランジスタ及び第３トランジスタは、半導体層に形成されており、
   光電変換部及び第１トランジスタは、半導体層の上方に形成されており、
   第２トランジスタのゲート部は、第１コンタクトホール部を介して、第２電極に接続されている請求項２に記載の撮像素子。
7. 光電変換層から延在する第２光電変換層延在部、
   光電変換層の第２面と同じ側の第２光電変換層延在部の第２面に、絶縁膜を介して対向して形成された第２電極延在部、及び、
   第２光電変換層延在部の第２面に接して設けられた第５電極及び第６電極、
   を更に備えており、
   第２トランジスタは、半導体層に形成される代わりに、半導体層の上方に形成されており、
   第２トランジスタのゲート部は、第２電極に接続される代わりに、第２電極延在部から構成されており、
   第２トランジスタの一方のソース／ドレイン部は、第５電極から構成されており、
   第２トランジスタの他方のソース／ドレイン部は、第６電極から構成されており、且つ、第２コンタクトホール部を介して、第３トランジスタの一方のソース／ドレイン部に接続されている請求項６に記載の撮像素子。
8. 第２光電変換層延在部は、第２面側から、下層半導体層及び上層光電変換層の積層構造を有する請求項７に記載の撮像素子。
9. 光電変換層から延在する第３光電変換層延在部、
   光電変換層の第２面と同じ側の第３光電変換層延在部の第２面に、絶縁膜を介して対向して形成された第７電極、及び、
   第３光電変換層延在部の第２面に接して設けられた第８電極、
   を更に備えており、
   第３トランジスタは、半導体層に形成される代わりに、半導体層の上方に形成されており、
   第３トランジスタの一方のソース／ドレイン部は、第２コンタクトホール部を介して第６電極に接続される代わりに、第６電極と共通であり、
   第３トランジスタのゲート部は、第７電極から構成されており、
   第３トランジスタの他方のソース／ドレイン部は、第８電極から構成されており、且つ、第３コンタクトホール部を介して信号線に接続されている請求項７に記載の撮像素子。
10. 第３光電変換層延在部は、第２面側から、下層半導体層及び上層光電変換層の積層構造を有する請求項９に記載の撮像素子。
11. 少なくとも、光電変換部、第２トランジスタ及び第３トランジスタを備えた撮像素子であって、
    光電変換部は、
    第１面、及び、第１面と対向する第２面を有し、第１面側から光が入射する光電変換層、
    光電変換層の第１面に接して設けられた第１電極、及び、
    光電変換層の第２面に接して設けられた第２電極、
    から成り、
    更に、
    光電変換層から延在する第１光電変換層延在部、
    光電変換層の第２面と同じ側の第１光電変換層延在部の第２面に、絶縁膜を介して対向して形成された第２電極延在部、並びに、
    第１光電変換層延在部の第２面に接して設けられた第３電極及び第４電極、
    を備えており、
    第２トランジスタは、一方のソース／ドレイン部として機能し、電源部に接続された第３電極、ゲート部として機能する第２電極延在部、他方のソース／ドレイン部として機能する第４電極、及び、チャネル形成領域として機能する第１光電変換層延在部から成り、
    第３トランジスタの一方のソース／ドレイン部は、第４電極に接続されており、
    第３トランジスタの他方のソース／ドレイン部は、信号線に接続されている撮像素子。
12. 更に、第１トランジスタを備えており、
    第１トランジスタの一方のソース／ドレイン部は、第２電極に接続されており、
    第１トランジスタの他方のソース／ドレイン部は、電源部に接続されている請求項１１に記載の撮像素子。
13. 半導体層を更に備えており、
    第１トランジスタ及び第３トランジスタは、半導体層に形成されており、
    光電変換部及び第２トランジスタは、半導体層の上方に形成されており、
    第１トランジスタの一方のソース／ドレイン部は、第１コンタクトホール部を介して、第２電極に接続されており、
    第３トランジスタの一方のソース／ドレイン部は、第２コンタクトホール部を介して、第４電極に接続されている請求項１２に記載の撮像素子。
14. 光電変換層から延在する第２光電変換層延在部、
    光電変換層の第２面と同じ側の第２光電変換層延在部の第２面に、絶縁膜を介して対向して形成された第５電極、及び、
    第２光電変換層延在部の第２面に接して設けられた第６電極、
    を更に備えており、
    第３トランジスタは、半導体層に形成される代わりに、半導体層の上方に形成されており、
    第３トランジスタの一方のソース／ドレイン部は、第２コンタクトホール部を介して第４電極に接続される代わりに、第４電極と共通であり、
    第３トランジスタのゲート部は、第５電極から構成されており、
    第３トランジスタの他方のソース／ドレイン部は、第６電極から構成されており、且つ、第３コンタクトホール部を介して信号線に接続されている請求項１３に記載の撮像素子。
15. 少なくとも、光電変換部、第２トランジスタ及び第３トランジスタを備えた撮像素子であって、
    光電変換部は、
    第１面、及び、第１面と対向する第２面を有し、第１面側から光が入射する光電変換層、
    光電変換層の第１面に接して設けられた第１電極、及び、
    光電変換層の第２面に接して設けられた第２電極、
    から成り、
    更に、
    光電変換層と同じ材料から構成され、光電変換層と離間して設けられたチャネル形成領域、
    光電変換層の第２面と同じ側のチャネル形成領域の面に、絶縁膜を介して対向して形成された第４電極、並びに、
    光電変換層の第２面と同じ側のチャネル形成領域延在部の面に接して設けられた第３電極及び第５電極、
    を備えており、
    第２トランジスタのゲート部は、第２電極に接続されており、
    第２トランジスタの一方のソース／ドレイン部は、電源部に接続されており、
    第２トランジスタの他方のソース／ドレイン部は、第３トランジスタの一方のソース／ドレイン部を構成する第３電極に接続されており、
    第３トランジスタのゲート部は、第４電極から構成されており、
    第３トランジスタの他方のソース／ドレイン部を構成する第５電極は、信号線に接続されている撮像素子。
16. 更に、第１トランジスタを備えており、
    第１トランジスタの一方のソース／ドレイン部は、第２電極に接続されており、
    第１トランジスタの他方のソース／ドレイン部は、電源部に接続されている請求項１５に記載の撮像素子。
17. 半導体層を更に備えており、
    第１トランジスタ及び第２トランジスタは、半導体層に形成されており、
    光電変換部及び第３トランジスタは、半導体層の上方に形成されており、
    第１トランジスタの一方のソース／ドレイン部、及び、第２トランジスタのゲート部は、第１コンタクトホール部を介して、第２電極に接続されており、
    第２トランジスタの他方のソース／ドレイン部は、第２コンタクトホール部を介して、第３電極に接続されており、
    第３トランジスタの他方のソース／ドレイン部は、第３コンタクトホール部を介して、信号線に接続されている請求項１６に記載の撮像素子。
18. 請求項１乃至請求項１７のいずれか１項に記載の撮像素子を少なくとも１つ有する積層型撮像素子。
19. 請求項１乃至請求項１７のいずれか１項に記載の撮像素子を、複数、備えた固体撮像装置。
20. 請求項１８に記載の積層型撮像素子を、複数、備えた固体撮像装置。