[go: up one dir, main page]

JP2018182014A - 表示装置、及び表示装置の製造方法 - Google Patents

表示装置、及び表示装置の製造方法 Download PDF

Info

Publication number
JP2018182014A
JP2018182014A JP2017078020A JP2017078020A JP2018182014A JP 2018182014 A JP2018182014 A JP 2018182014A JP 2017078020 A JP2017078020 A JP 2017078020A JP 2017078020 A JP2017078020 A JP 2017078020A JP 2018182014 A JP2018182014 A JP 2018182014A
Authority
JP
Japan
Prior art keywords
hole transport
layer
transport layer
pixels
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017078020A
Other languages
English (en)
Inventor
裕訓 豊田
Hirokuni Toyoda
裕訓 豊田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2017078020A priority Critical patent/JP2018182014A/ja
Priority to US15/938,045 priority patent/US10454055B2/en
Publication of JP2018182014A publication Critical patent/JP2018182014A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/10OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14Carrier transporting layers
    • H10K50/15Hole transporting layers
    • H10K50/156Hole transporting layers comprising a multilayered structure
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/10OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14Carrier transporting layers
    • H10K50/15Hole transporting layers
    • H10K50/155Hole transporting layers comprising dopants
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/30Doping active layers, e.g. electron transporting layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/1201Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/122Pixel-defining structures or layers, e.g. banks
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30Devices specially adapted for multicolour light emission
    • H10K59/35Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】隣接画素に電荷が漏れることによる表示品質の低下を抑制することを目的とする。
【解決手段】表示装置100において、複数の画素Pと、複数の画素Pを跨って設けられる発光素子層14と、前記複数の画素Pのうち互いに隣接する画素を区画するように設けられるバンク13と、を有し、発光素子層14は、pドープ材料を含有するpドープ正孔輸送層14bを含み、pドープ正孔輸送層14bは、バンク13上で分離して複数の画素Pそれぞれに設けられる。
【選択図】図2

Description

本発明は、表示装置、及び表示装置の製造方法に関する。
表示装置としては、下部電極(アノード電極)と、下部電極上に設けられる発光層と、発光層上に設けられる上部電極(カソード電極)とを有する発光素子層を備えるものがある。発光素子層としては、複数の画素を跨って設けられるものが知られている。また、発光素子層としては、正孔を下部電極から発光層へ輸送するための正孔輸送層を含むものが知られている。正孔輸送層としては、有機物質を含むpドープ材料が添加されたものが知られている(例えば、特許文献1)。
特表2004−537149号公報
pドープ材料が添加された正孔輸送層は、正孔輸送性能が高い。そのため、pドープ材料が添加された正孔輸送層を画素間を跨って設けた場合、隣接画素に電荷が漏れ、意図せず隣接画素が発光してしまうおそれがある。その結果、混色(電気混色)が生じることにより表示品質が低下するおそれがある。
本発明は、隣接画素に電荷が漏れることによる表示品質の低下を抑制することを目的とする。
本発明の一態様の表示装置は、複数の画素と、前記複数の画素を跨って設けられる発光素子層と、前記複数の画素のうち互いに隣接する画素を区画するように設けられる絶縁層と、を有し、前記発光素子層は、pドープ材料を含有するpドープ正孔輸送層を含み、前記pドープ正孔輸送層は、前記絶縁層上で分離して前記複数の画素それぞれに設けられることを特徴とする。
本発明の一態様の表示装置の製造方法は、複数の画素のうち互いに隣接する画素を区画するように絶縁層を設ける工程と、前記複数の画素を跨って正孔輸送層を設ける工程と、前記正孔輸送層にpドープ材料を添加することで、前記絶縁層上で分離するように前記複数の画素それぞれにpドープ正孔輸送層を形成する工程と、を含むことを特徴とする。
本実施形態に係る表示装置の全体構成の概略を示す斜視図である。 本実施形態の回路基板の概略を示す概略断面図である。 本実施形態に係る表示装置の積層構造を模式的に示す模式図である。 図4は、正孔輸送のメカニズムを説明するための概念図である。 pドープ正孔輸送層の配置を示す平面図である。 本実施形態に係る表示装置の製造方法を説明するフローチャートである。
以下、本発明の実施形態(以下、本実施形態という)について図面を参照して説明する。但し、本発明は、その要旨を逸脱しない範囲において様々な態様で実施することができ、以下に例示する実施形態の記載内容に限定して解釈されるものではない。
図面は、説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。本明細書と各図において、既出の図に関して説明したものと同様の機能を備えた要素には、同一の符号を付して、重複する説明を省略することがある。
さらに、本発明の実施形態の詳細な説明において、ある構成物と他の構成物の位置関係を規定する際、「上に」「下に」とは、ある構成物の直上あるいは直下に位置する場合のみでなく、特に断りの無い限りは、間にさらに他の構成物を介在する場合を含むものとする。
図1は、本実施形態に係る表示装置の全体構成の概略を示す斜視図である。表示装置として、有機エレクトロルミネッセンス表示装置を例に挙げる。表示装置100は、例えば、赤色、緑色、青色からなる複数色の画素Pを組み合わせて、フルカラー画像を表示するようになっている。
図1に示すように、表示装置100は、回路基板10と、対向基板20とを有する。対向基板20は、充填層30(図2、図3参照)を介して、回路基板10に対向して配置される。
回路基板10は、表示領域Aと、表示領域M周辺の額縁領域Nと、端子領域Tとを有する。表示領域Mには、複数の画素Pがマトリクス状に配置される。なお、図1においては、1の画素Pのみを図示するが、画素Pは表示領域Mの略全域に設けられる。端子領域Tには、画像を表示するための素子を駆動するための集積回路チップが搭載される。なお、図示しないが、端子領域Tには外部との電気的接続のためにフレキシブル配線基板等を接続してもよい。
図2は、本実施形態の回路基板の概略を示す概略断面図である。回路基板10は、基板11と、絶縁性の平坦化層12と、絶縁性のバンク(絶縁層)13と、発光素子層14と、封止層15とを含む。発光素子層14は、少なくとも、アノード電極(下部電極)14aと、pドープ正孔輸送層(pドープHTL(Hole Transport Layer))14bと、正孔輸送層(HTL)14cと、発光層(EML、EMissive Layer)14dと、カソード電極(上部電極)14eとを含む。
詳細な構成の図示は省略するが、基板11としては、薄膜トランジスタを備え、その下層にガラス基板や樹脂基板を含むものを用いるとよい。平坦化層12は、基板11上に設けられ、アノード電極14a及びアノード電極14aの下層に設けられる反射メタル14fを平坦に形成する役割を担う。平坦化層12としては、感光性アクリル樹脂等の有機材料を用いるとよい。バンク13は、各画素Pを区画するように設けられる。バンク13は、アノード電極14aと発光素子層14(pドープ正孔輸送層14b)の一部を隔離させるように設けられる。また、バンク13には、アノード電極14aの一部を露出するよう開口が設けられている。
発光層14dは、例えば、蒸着により形成される。発光層14dは、アノード電極14aとpドープ正孔輸送層14bが接する領域において発光し、アノード電極14aとpドープ正孔輸送層14bが隔離された領域においては発光しない。封止層15は、水分が外部から発光層14dに侵入するのを防ぐために設けられる層であり、窒化ケイ素(SiN)などからなる少なくとも一層の無機絶縁層を含み、複数の絶縁層による積層構造であってもよい。なお、カソード電極14e、及び封止層15等は、複数の画素Pを跨って、表示領域Mの略全面に成膜される。アノード電極14aは、複数の画素P(赤色画素PR、緑色画素PG、青色画素PB)のそれぞれに対応するように設けられる。また、アノード電極14aは、平坦化層12を貫通して設けられるコンタクトホールを通じて、配線層と導通する構造となっている。
アノード電極14aとしては、例えば、酸化インジウムスズ(ITO、Indium Tin Oxide)などの透明な材料を用いるとよい。また、アノード電極14aの下層には、銀やアルミニウムなどの光を反射する反射メタル14fを配置するとよい。カソード電極14eとしては、アノード電極14eと同様に、酸化インジウムスズ(ITO、Indium Tin Oxide)などの透明な材料を用いるとよい。
図3は、本実施形態に係る表示装置の積層構造を模式的に示す模式図である。発光素子層14は、上述したアノード電極14a、pドープ正孔輸送層14b、正孔輸送層14c、発光層14d、カソード電極14e、反射メタル14fに加えて、さらに、図3に示すように、電子障壁層(EBL、Electron Blocking Layer)と、正孔障壁層(HBL、Hole Blocking Layer)と、電子輸送層(ETL、Electron Transport Layer)と、電子注入層(EIL、Electron Injection Layer)とを含んでもよい。これら各層は、図3に示すように、反射メタル14f、アノード電極14a、pドープ正孔輸送層14b、正孔輸送層14c、電子障壁層、発光層14d、正孔障壁層、電子輸送層、電子注入層、カソード電極14eの順に下層から積層されるとよい。
ここで、表示装置100における発光原理について説明する。発光層14dの両端に設けられるアノード電極14a及びカソード電極14eに電圧を印加すると、正の電荷を持った正孔(ホール)が、アノード電極14aからpドープ正孔輸送層14b、正孔輸送層14cを通って発光層14dに流れ込み、負の電荷を持った電子が、カソード電極14eから電子注入層、電子輸送層を通って発光層14dに流れ込む。なお、発光層14dの上層に、正孔障壁層が設けられるため、アノード電極14aから発光層14dに流れ込んできた正孔は、発光層14dよりもカソード電極14e側へは移動しない。また、発光層14dの下層に、電子障壁層が設けられるため、カソード電極14eから発光層14dに流れ込んできた電子は、発光層14dよりもアノード電極14a側へは移動しない。
発光層14dにおいて、電子と正孔が結合し、結合によって生じたエネルギーで周りの分子が励起される。そして、励起状態から再び基底状態に戻る。その際に、放出されるエネルギーによって光を発する。すなわち、発光層14dにおいて電子と正孔が再結合し、発光層14dを形成する有機材料が励起され、高エネルギー準位から低エネルギー準位に遷移することにより発光する。
図3に示すように、発光層14dから発せられた光の一部は、表示面側(対向基板20側)に進む。表示面側に進む光L1は、表示面側から表示装置100の外部に取り出される。一方、発光層14dから発せられた光の他の一部は、表示面側の反対側に進む。表示面の反対側に進む光L2は、反射メタル14fで反射された後、表示面側から表示装置100の外部に取り出される。なお、反射メタル14fを省略して、アノード電極14aを光を反射する材料で形成し、光L2をアノード電極14aの表面で反射させる構成としても構わない。
発光層14dとしては、白色発光する材料を用いるとよい。そして、例えば、対向基板20に各画素P(PR、PG、PB)に対応するようにカラーフィルタを配置するとよい。カラーフィルタとしては、赤色の光を透過するカラーフィルタ、緑色の光を透過するカラーフィルタ、青色の光を透過するカラーフィルタを用いることにより、フルカラー画像を表示できるようにするとよい。または、カラーフィルタを用いることなく、発光層14dとして赤色、緑色、青色の発光をする材料を用い、それら発光層14dを各画素Pにそれぞれ塗り分けて設ける構成であってもよい。
次に、図4を参照して、従来例と比較しつつ、本実施形態における正孔輸送のメカニズムについて説明する。図4(a)は、従来例における正孔輸送のメカニズムを説明するための概念図である。図4(b)は、本実施形態における正孔輸送のメカニズムを説明するための概念図である。図4(a)、図4(b)において、Y方向はエネルギー(eV)の大きさを示すものであり、各層のY方向の正方向側がLUMO(Lowest Unoccupied Molecular Orbital)であり、Y方向の負方向側がHOMO(Highest Occupied Molecular Orbital)である。また、図4(a)、図4(b)において、X方向の正方向がカソード電極14e側であり、X方向の負方向がアノード電極14a側である。
従来例においては、正孔輸送層14cの下層には、正孔注入層(HIL、Hole Injection Layer)が設けられている。正孔注入層は、隣接する正孔輸送層との界面において、電荷分離により正孔及び電子を発生させる機能を有する。正孔注入層は、正孔注入材料である2,3,6,7,10,11−ヘキサシアノ(Hexacyano)−1,4,5,8,9,12−ヘキサアザトリフェニレン(hexaazatriphenylene)(HAT−CN)、ヘキサデカフルオロ銅フタロシアニン(F16CuPc)等により構成される。これら正孔注入材料のLUMOは、正孔輸送層を構成する正孔輸送材料のHOMOと比較的近い値である。
一方、本実施形態においては、上記正孔注入材料からなる正孔注入層の代わりに、正孔輸送層14cの下層には、正孔輸送層に有機物質を含むpドープ材料が添加されてなるpドープ正孔輸送層14bが設けられている。正孔輸送層14cは、発光層14dへ正孔を輸送する機能を有する。一方、pドープ材料が添加されてなるpドープ正孔輸送層14bは、正孔輸送層とpドープのバルクにおいて、電荷分離により正孔及び電子を発生させ、発光層14dへ正孔を輸送する機能を有する。
正孔輸送層を構成する正孔輸送材料としては、例えば、1−ビス−ジ−4−トリルアミノ−フェニル−シクロヘキサン(TAPC)、N,N′−ビス(3−メチルフェニル)−N,N′−ジフェニルベンジジン(TPD)、ビス(N−((1−ナフチル)−N−フェニル)ベンジジン(α−NPD)、4,4′,4″−トリス(3−メチルフェニルフェニルアミノ)トリフェニルアミン(m−MTDATA)、Triphenylamine−tetramer(TPTE)、2,2’,7,7’−テトラキス(N,N−ジフェニルアミノ)−9,9’−スピロビフルオレン(spiro−TAD)などを用いるとよい。pドープ材料としては、酸化モリブデン(MoO)、酸化レニウム(Re)、フッ素化テトラシアノキノジメタン(F−TCNQ)などを用いるとよい。正孔輸送材料のHOMOのエネルギー準位の値はおよそ5.0〜5.5(eV)であり、pドープ材料のLUMOと比較的近い値である。
アノード電極14a及びカソード電極14eに電圧を印加すると、電荷分離により、正(+)の電荷を持つ正孔と、負(−)の電荷を持つ電子が発生する。図4(a)に示すように、従来例においては、正孔輸送層14cと正孔注入層との界面において、電荷分離が生じることにより正孔と電子が発生し、正孔はカソード電極14e側(X方向の正方向)に移動する。一方、本実施形態においては、pドープ正孔輸送層14bにおける、正孔輸送層と、正孔輸送層に添加されたpドープ材料とのバルクにおいて、電荷分離が生じることにより正孔と電子が発生し、正孔はカソード電極14e側(X方向の正方向)に移動する。
従来例の構成においては、正孔輸送層14cと正孔注入層との界面のみにおいて電荷分離が生じるのに対して、本実施形態においては、pドープ正孔輸送層14bにおける、正孔輸送層と、その正孔輸送層に添加されたpドープ材料とのバルクにおいて電荷分離が生じるため、電荷分離の発生箇所が多くなる。そのため、本実施形態の構成においては、従来例の構成よりも、正孔の発生数が多く、正孔輸送性能(正孔注入性能)が高い。したがって、本実施形態においては、より低電圧で、正孔を発光層14dへ移動させることができる。なお、添加されるpドープ材料の量が多いほど、pドープ正孔輸送層14bの正孔輸送性能は高くなる。
また、正孔注入層としては、フッ素を含む有機材料が用いられることがあるが、フッ素系分子は表面張力が低く、十分な密着性が得られなかった。すなわち、正孔注入層とアノード電極14aとが剥がれやすいという問題があった。また、正孔注入層として、金属や酸化物を使用した場合においては、十分な透過率が得られず発光効率が低下するという問題があった。本実施形態のように、正孔注入層の代わりに、フッ素を含まないpドープ正孔輸送層14bを用いることで、密着性や透過率の問題点を解消することができる。
次に、図2及び図5を参照して、本実施形態におけるpドープ正孔輸送層の構成の詳細について説明する。図5は、pドープ正孔輸送層の配置を示す平面図である。本実施形態においては、図2、図5に示すように、緑色画素PGが、赤色画素PR及び青色画素PBに隣接するように配置した。なお、画素の配置はこれに限られるものではない。また、各画素それぞれにpドープ正孔輸送層14bを、隣接画素間で分離するように配置した。
pドープ正孔輸送層14bは、図2に示すように、バンク13から露出するアノード電極14a上及びバンク13の開口端部付近に設けられる。なお、図5においては、複数の画素P(PR、PG、PB)を跨ってpドープ正孔輸送層14b上に配置される正孔輸送層14c、発光層14d、カソード電極14e、封止層15等の図示は省略し、画素Pの配置と、pドープ正孔輸送層14bの配置のみを示す。
上述したように、pドープ正孔輸送層14cを採用する本実施形態の構成は、正孔注入層を採用する従来例の構成と比較して、正孔輸送性能が高い。そのため、複数の画素Pを跨ってpドープ正孔輸送層を設けた場合、隣接する画素に電荷が漏れてしまい、隣接する画素が意図せず発光してしまうおそれがある。それにより、混色が生じ、色純度、コントラストが低下するおそれがある。その結果、表示品質が低下するおそれがある。特に、隣接する画素の色が互いに異なる場合、表示品質の低下が顕著となってしまう。
そこで、本実施形態においては、pドープ正孔輸送層14bをバンク13上で分離して複数の画素Pそれぞれに設ける構成を採用した。このような構成を採用するため、pドープ正孔輸送層14bが分離した領域においては、正孔が移動することができない。図2中の矢印は、緑色画素PGで発生した正(+)の電荷を持った正孔の移動方向を示す。緑色画素PGで発生した正孔の一部は、pドープ正孔輸送層14bを通って、隣接する赤色画素PR及び青色画素PBへ向かう方向に移動する。しかしながら、pドープ正孔輸送層14bは、バンク13上において、緑色画素PGと赤色画素PRの間、及び緑色画素PGと青色画素PBの間で分離されているため、正孔は、pドープ正孔輸送層14bを通って隣接する画素へ到達できない。本実施形態においては、このような構成を採用するため、隣接する画素Pに電荷が漏れるのを抑制できる。そのため、混色(電気混色)が生じにくく、表示品質の向上を図ることができる。
次に、図6を参照して、表示装置100の製造方法について説明する。図6は、本実施形態に係る表示装置の製造方法を説明するフローチャートである。
まず、基板11を用意する(ステップS1)。基板11上に平坦化層12を設け(ステップS2)、平坦化層12上にアノード電極14aを設ける(ステップS3)。平坦化層12及びアノード電極14a上に、複数の画素Pのうち互いに隣接する画素を区画し、アノード電極14aの一部を露出するようにバンク13を設ける(ステップS4)。複数の画素Pを跨って正孔輸送層を設ける(ステップS5)
正孔輸送層にpドープ材料を添加することにより、pドープ材料を含有するpドープ正孔輸送層14bを形成する。この際、バンク13上で分離するようにpドープ正孔輸送層14bを形成する(ステップS6)。バンク13上で分離するように正孔輸送層を設ける工程は、例えば、隣接する画素Pを跨って、正孔輸送層をアノード14a及びバンク13上に蒸着し(ベタ成膜)、メタルマスク等をバンク13上に配置した状態で、蒸着された正孔輸送層にpドープ材料を添加し、アノード電極14a上及びバンク13の開口端部上にのみpドープ正孔輸送層14bを形成することにより行うとよい。または、隣接する画素Pを跨って、正孔輸送層をアノード電極14a及びバンク13上に蒸着し(ベタ成膜)、蒸着された正孔輸送層の全域にpドープ材料を添加し、その後、レーザアブレ−ションにより、バンク13上のpドープ材料を除去することにより行うとよい。または、pドープ正孔輸送層14bを複数の画素Pを跨って設けた後、バンク13上のpドープ正孔輸送層14bの厚さを無視できる程度に薄くなるように、鋳型などでpドープ正孔輸送層14bを押し潰す方法を採用してもよい。
その後、pドープ正孔輸送層14b上に、複数の画素Pを跨って正孔輸送層14cを設ける(ステップS7)。さらに、下層から順に、電子障壁層、発光層14d、正孔障壁層、電子輸送層、電子注入層を積層し(ステップS8)、その上に、カソード電極14e、封止層15を順に設ける(ステップS9、S10)。その後、充填層30を介して、封止層15上に対向基板20を設ける(ステップS11)。
10 回路基板、11 基板、12 平坦化層、13 バンク、14 発光素子層、14a アノード電極、14b pドープ正孔輸送層、14c 正孔輸送層、14d 発光層、14e カソード電極、14f 反射メタル、15 封止層、20 対向基板、30 充填層、100 表示装置、P 画素、PR 赤色画素、PG 緑色画素、PB 青色画素、M 表示領域、N 額縁領域、T 端子領域。

Claims (9)

  1. 複数の画素と、
    前記複数の画素を跨って設けられる発光素子層と、
    前記複数の画素のうち互いに隣接する画素を区画するように設けられる絶縁層と、
    を有し、
    前記発光素子層は、pドープ材料を含有するpドープ正孔輸送層を含み、
    前記pドープ正孔輸送層は、前記絶縁層上で分離して前記複数の画素それぞれに設けられることを特徴とする表示装置。
  2. 前記発光素子層は、前記発光層と、前記発光層の下部に配置される下部電極と、前記発光層の上部に配置される上部電極とを含み、
    前記絶縁層は、前記下部電極の一部を露出するように設けられ、
    前記pドープ正孔輸送層は、前記絶縁層から露出した前記下部電極上に設けられることを特徴とする請求項1に記載の表示装置。
  3. 前記互いに隣接する画素は、互いに色の異なる画素であることを特徴とする請求項1又は2に記載の表示装置。
  4. 前記pドープ正孔輸送層上に、前記複数の画素を跨って設けられる正孔輸送層をさらに有することを特徴とする請求項1〜3のいずれか1項に記載の表示装置。
  5. 複数の画素のうち互いに隣接する画素を区画するように絶縁層を設ける工程と、
    前記複数の画素を跨って正孔輸送層を設ける工程と、
    前記正孔輸送層にpドープ材料を添加することで、前記絶縁層上で分離するように前記複数の画素それぞれにpドープ正孔輸送層を形成する工程と、
    を含むことを特徴とする表示装置の製造方法。
  6. 前記絶縁層を設ける工程の前に、下部電極を設ける工程を含み、
    前記絶縁層を設ける工程において、前記下部電極の一部を露出するように前記絶縁層を設け、
    前記pドープ正孔輸送層を形成する工程において、前記絶縁層から露出した前記下部電極上に前記pドープ正孔輸送層を形成することを特徴とする請求項5に記載の表示装置の製造方法。
  7. 前記pドープ正孔輸送層を形成する工程において、前記絶縁層上にマスクを配置した状態で、前記正孔輸送層に前記pドープ材料を添加することを特徴とする請求項5又は6に記載の表示装置の製造方法。
  8. 前記pドープ正孔輸送層を形成する工程において、前記複数の画素を跨って前記pドープ正孔輸送層が形成されるように前記pドープ材料を添加し、その後、前記絶縁層上において前記正孔輸送層に添加されたpドープ材料を除去することを特徴とする請求項5又は6に記載の表示装置の製造方法。
  9. 前記pドープ正孔輸送層上に、前記複数の画素を跨って正孔輸送層をさらに設ける工程を含むことを特徴とする請求項5〜8のいずれか1項に記載の表示装置の製造方法。
JP2017078020A 2017-04-11 2017-04-11 表示装置、及び表示装置の製造方法 Pending JP2018182014A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017078020A JP2018182014A (ja) 2017-04-11 2017-04-11 表示装置、及び表示装置の製造方法
US15/938,045 US10454055B2 (en) 2017-04-11 2018-03-28 Display device and method for manufacturing display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017078020A JP2018182014A (ja) 2017-04-11 2017-04-11 表示装置、及び表示装置の製造方法

Publications (1)

Publication Number Publication Date
JP2018182014A true JP2018182014A (ja) 2018-11-15

Family

ID=63711864

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017078020A Pending JP2018182014A (ja) 2017-04-11 2017-04-11 表示装置、及び表示装置の製造方法

Country Status (2)

Country Link
US (1) US10454055B2 (ja)
JP (1) JP2018182014A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4020608B1 (en) * 2019-08-23 2026-01-28 Boe Technology Group Co., Ltd. Display substrate and fabrication method therefor
JP7432353B2 (ja) * 2019-12-19 2024-02-16 株式会社ジャパンディスプレイ 表示装置
CN113066934B (zh) * 2021-03-12 2023-05-09 武汉华星光电半导体显示技术有限公司 显示面板以及移动终端

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10135513B4 (de) 2001-07-20 2005-02-24 Novaled Gmbh Lichtemittierendes Bauelement mit organischen Schichten
KR102000292B1 (ko) * 2012-09-07 2019-07-16 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
US11502219B2 (en) * 2013-03-14 2022-11-15 The Royal Institution For The Advancement Of Learning/Mcgill University Methods and devices for solid state nanowire devices
US10186676B2 (en) * 2017-03-13 2019-01-22 Intel Corporation Emissive devices for displays

Also Published As

Publication number Publication date
US10454055B2 (en) 2019-10-22
US20180294424A1 (en) 2018-10-11

Similar Documents

Publication Publication Date Title
CN108550608B (zh) 发光面板、显示装置以及发光面板的制造方法
JP6124584B2 (ja) 発光装置及びその製造方法
JP6076683B2 (ja) 発光装置
US9893128B2 (en) Organic light emitting display device including a tandem structure and method of manufacturing the organic light emitting display device including the tandem structure
CN107665952B (zh) 有机发光装置以及使用其的有机发光显示器
KR20160066234A (ko) 유기 발광 표시 장치 및 이의 제조 방법
US11839125B2 (en) Organic light emitting display apparatus
KR20190029353A (ko) 유기 발광 소자 및 이를 포함하는 유기 발광 표시 장치
CN107689422A (zh) 有机发光二极管及包括其的显示装置
JP2019216011A (ja) 表示装置、電気装置および車両
JP5858689B2 (ja) 表示装置
WO2017149985A1 (ja) 有機電界発光素子、および有機電界発光素子の製造方法
US10454055B2 (en) Display device and method for manufacturing display device
JP5854706B2 (ja) 表示装置
US11088340B2 (en) Display device and method for manufacturing display device
US20190363138A1 (en) Organic el display device
JP7108478B2 (ja) 表示装置
WO2015190550A1 (ja) 有機素子
JP2013051161A (ja) 表示装置
KR20230140134A (ko) 표시 장치
JP2013051159A (ja) 表示装置