[go: up one dir, main page]

JP2018181915A - 絶縁ゲートバイポーラトランジスタ - Google Patents

絶縁ゲートバイポーラトランジスタ Download PDF

Info

Publication number
JP2018181915A
JP2018181915A JP2017074549A JP2017074549A JP2018181915A JP 2018181915 A JP2018181915 A JP 2018181915A JP 2017074549 A JP2017074549 A JP 2017074549A JP 2017074549 A JP2017074549 A JP 2017074549A JP 2018181915 A JP2018181915 A JP 2018181915A
Authority
JP
Japan
Prior art keywords
region
contact
emitter
trench
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017074549A
Other languages
English (en)
Other versions
JP6816615B2 (ja
Inventor
隆行 村松
Takayuki Muramatsu
隆行 村松
信也 山崎
Shinya Yamazaki
信也 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2017074549A priority Critical patent/JP6816615B2/ja
Publication of JP2018181915A publication Critical patent/JP2018181915A/ja
Application granted granted Critical
Publication of JP6816615B2 publication Critical patent/JP6816615B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】 トレンチ間範囲に一方のゲート絶縁膜に接する位置から他方のゲート絶縁膜に接する位置まで伸びるエミッタ領域が間隔を開けて複数個配置されているIGBTにおいて、ラッチアップを抑制する。【解決手段】 絶縁ゲートバイポーラトランジスタであって、トレンチ間範囲に第1ゲート絶縁膜に接する位置から第2ゲート絶縁膜に接する位置まで伸びるn型のエミッタ領域が、間隔を開けて複数個配置されている。間隔を開けて隣り合うエミッタ領域の間の各範囲において、p型のボディコンタクト領域がエミッタ電極に接している。p型不純物濃度が高い高濃度ボディ領域が、複数のエミッタ領域と複数のボディコンタクト領域に対して下側から接するように伸びている。p型不純物濃度が低い低濃度ボディ領域が、エミッタ領域の下側でゲート絶縁膜に接している。【選択図】図6

Description

本明細書に開示の技術は、絶縁ゲートバイポーラトランジスタに関する。なお、以下では、絶縁ゲートバイポーラトランジスタを、IGBT(insulated gate bipolar transistor)という。
特許文献1に記載のIGBTは、複数のトレンチを有している。各トレンチ内に、ゲート絶縁膜とゲート電極が配置されている。また、間隔を開けて隣り合う2つのトレンチの間の各範囲(以下、トレンチ間範囲という)には、n型のエミッタ領域が配置されている。各トレンチ間範囲に、複数のエミッタ領域が配置されている。各エミッタ領域は、エミッタ電極に接する範囲において、一方のゲート絶縁膜に接する位置から他方のゲート絶縁膜に接する位置まで伸びている。各トレンチ間範囲において、複数のエミッタ領域が、トレンチの長手方向に間隔を開けて配置されている。間隔を開けて隣り合う2つのエミッタ領域の間の各範囲では、p型のボディ領域がエミッタ電極に接している。ボディ領域は、各エミッタ領域の下側まで伸びており、各エミッタ領域を互いから分離している。ボディ領域の下側には、n型のドリフト領域と、p型のコレクタ領域が配置されている。
特開2015−176891号公報
ゲート電極に閾値以上の電位を印加すると、IGBTがオンする。すなわち、エミッタ領域から、チャネル(ボディ領域に形成された反転層)とドリフト領域を経由してコレクタ領域へ電子が流れる。また、コレクタ領域からドリフト領域へホールが流入する。ホールは、ドリフト領域からボディ領域を介してエミッタ電極へ流れる。コレクタ領域からドリフト領域にホールが流入することによって、ドリフト領域におけるホールの濃度が上昇し、ドリフト領域の抵抗が低下する。したがって、電子が、低損失でドリフト領域を通過する。
ゲート電極の電位を閾値よりも低い電位に低下させると、チャネルが消失し、電子の流れが停止する。また、ドリフト領域内に存在しているホールが、ボディ領域を介してエミッタ電極へ排出される。このため、ゲート電極の電位を引き下げた直後の短時間の間は、IGBTにホールの排出に起因する電流が流れる。
また、IGBTの製造工程において、半導体基板の表面の一部に微小な異物が付着する場合がある。異物によって、ボディ領域とエミッタ電極の間の界面の抵抗が高くなる場合がある。
特許文献1のように、トレンチ間範囲に一方のゲート絶縁膜に接する位置から他方のゲート絶縁膜に接する位置まで伸びるエミッタ領域が間隔を開けて複数個配置されているIGBTにおいては、異物の付着によってラッチアップが生じやすくなるという問題がある。図14は、この種のIGBTに異物120が付着した状態を例として示している。なお、図14には、エミッタ領域102a〜102c、ボディ領域104、ドリフト領域106、コレクタ領域108、エミッタ電極110及びコレクタ電極112が示されている。図14は、x方向に間隔を開けて配置されている図示しない2つのトレンチの間のトレンチ間範囲を、各トレンチの長手方向(y方向)に沿って切断した断面を表している。図14では、エミッタ領域102aとエミッタ領域102bの間の範囲130においてボディ領域104の表面が異物120によって覆われている。異物120が存在する範囲130では、ボディ領域104とエミッタ電極110の界面の抵抗が極めて高く、ボディ領域104がエミッタ電極110から実質的に絶縁されている。図14のIGBTがオフするときに、ドリフト領域106内に存在しているホールが、ボディ領域104を介してエミッタ電極110へ排出される。このとき、ドリフト領域106から異物120の直下のボディ領域104に流入したホールは、範囲130内ではエミッタ電極110へ向かって流れることができない。したがって、このようなホールは、ボディ領域104内を横方向に流れてエミッタ領域102bの下側を通り、範囲130の隣の範囲132においてエミッタ電極110へ排出される。ホールがボディ領域104内を横方向に流れる経路では、電位差が生じる。このため、異物120の直下のボディ領域104では、その周囲のボディ領域104のよりも電位が高くなる。異物120の直下のボディ領域104の電位が高くなると、異物120の直下のボディ領域104とエミッタ領域102a(または、エミッタ領域102b)の界面のpn接合に順方向に電圧が印加される。この電圧によってボディ領域104からエミッタ領域102bにホールが流入し易い。ボディ領域104からエミッタ領域102bにホールが流入すると、IGBTがラッチアップし、ゲート電位によってIGBTを制御することができなくなる。
したがって、本明細書では、上述したようにエミッタ領域が配置されているIGBTにおいて、ラッチアップを抑制する技術を提供する。
本明細書が開示するIGBTは、半導体基板と、前記半導体基板の表面に設けられている第1トレンチと、前記第1トレンチ内に配置されているとともに第1ゲート絶縁膜によって前記半導体基板から絶縁されている第1ゲート電極と、前記半導体基板の表面に前記第1トレンチに沿って設けられているとともに前記第1トレンチから間隔を開けて配置されている第2トレンチと、前記第2トレンチ内に配置されているとともに第2ゲート絶縁膜によって前記半導体基板から絶縁されている第2ゲート電極と、前記表面上に配置されているとともに前記第1ゲート電極及び前記第2ゲート電極から絶縁されているエミッタ電極を有する。前記半導体基板が、複数のエミッタ領域と、複数のボディコンタクト領域と、高濃度ボディ領域と、低濃度ボディ領域と、ドリフト領域を有する。前記複数のエミッタ領域は、前記第1トレンチと前記第2トレンチの間に配置されており、前記エミッタ電極に接する範囲において前記第1ゲート絶縁膜に接する位置から前記第2ゲート絶縁膜に接する位置まで伸びており、前記第1トレンチの長手方向に間隔を開けて配置されている。前記複数のボディコンタクト領域は、間隔を開けて隣り合う前記エミッタ領域の間の各範囲において前記エミッタ電極に接しているp型領域である。前記高濃度ボディ領域は、複数の前記エミッタ領域と複数の前記ボディコンタクト領域に対して下側から接するように前記長手方向に沿って伸びており、前記ボディコンタクト領域よりもp型不純物濃度が高いp型領域である。前記低濃度ボディ領域は、複数の前記エミッタ領域の下側で前記第1ゲート絶縁膜及び前記第2ゲート絶縁膜に接しており、前記ボディコンタクト領域よりもp型不純物濃度が低いp型領域である。前記ドリフト領域は、前記低濃度ボディ領域の下側で前記第1ゲート絶縁膜及び前記第2ゲート絶縁膜に接しているn型領域である。
このIGBTでは、ボディ領域が、ボディコンタクト領域、低濃度ボディ領域及び高濃度ボディ領域を有している。半導体基板の表面に付着した異物によって、いずれかのボディコンタクト領域が覆われる場合がある。この場合、IGBTがオフするときに異物の直下のボディ領域に流入したホールは、異物に覆われたボディコンタクト領域からエミッタ電極へ流れることができないので、隣のボディコンタクト領域へ向かってボディ領域内を横方向へ流れ、隣のボディコンタクト領域からエミッタ電極へ排出される。このとき、ホールは、複数のエミッタ領域と複数のボディコンタクト領域に対して下側から接するようにトレンチの長手方向に沿って伸びている高濃度ボディ領域内を通って隣のボディコンタクト領域へ流れる。高濃度ボディ領域のp型不純物濃度が高いので、高濃度ボディ領域の抵抗は低濃度ボディ領域の抵抗よりも低い。このため、高濃度ボディ領域内をホールが横方向に流れても、高濃度ボディ領域内にほとんど電位差が生じない。このため、異物の直下のボディ領域の電位がそれほど高くならない。したがって、異物の直下のボディ領域からエミッタ領域へホールが流入し難い。このため、このIGBTでは、ラッチアップが生じ難い。
実施形態のIGBTの平面図。 実施形態のIGBTの断面図(図1のII−II線での断面図)。 実施形態のIGBTの断面図(図1のIII−III線での断面図)。 実施形態のIGBTの断面図(図1のIV−IV線での断面図)。 実施形態のIGBTの断面図(図1のV−V線での断面図)。 異物が付着したときの実施形態のIGBTの断面図。 実施形態のIGBTの等価回路図。 実施形態のIGBTの製造方法の説明図。 実施形態のIGBTの製造方法の説明図。 実施形態のIGBTの製造方法の説明図。 実施形態のIGBTの製造方法の説明図。 実施形態のIGBTの製造方法の説明図。 実施形態のIGBTの製造方法の説明図。 比較例のIGBTの断面図。 比較例のIGBTの等価回路図。
図1〜5は、実施形態の半導体装置10を示している。図2〜5に示すように、半導体装置10は、半導体基板12と、エミッタ電極60と、コレクタ電極62を有している。エミッタ電極60は、半導体基板12の上面12aを覆っている。コレクタ電極62は、半導体基板12の下面12bを覆っている。なお、図1では、エミッタ電極60の図示が省略されており、半導体基板12の上面12aの構造が示されている。また、以下の説明では、半導体基板12の上面12aに平行な一方向をx方向といい、上面12aに平行でx方向に直交する方向をy方向といい、半導体基板12の厚み方向をz方向という。
図1〜3に示すように、半導体基板12の上面12aには、複数のトレンチ40が設けられている。図1に示すように、各トレンチ40は、上面12aにおいてy方向に長く伸びている。トレンチ40は、互いに平行であり、x方向に間隔を開けて配置されている。なお、以下では、半導体基板12のうち、間隔を開けて隣り合う2つのトレンチ40に挟まれた範囲を、トレンチ間範囲18という。各トレンチ40の内面は、ゲート絶縁膜42によって覆われている。各トレンチ40内に、ゲート電極44が配置されている。ゲート電極44は、ゲート絶縁膜42によって半導体基板12から絶縁されている。図2、3に示すように、ゲート電極44の上面は、層間絶縁膜46によって覆われている。層間絶縁膜46は、エミッタ電極60によって覆われている。ゲート電極44は、層間絶縁膜46によってエミッタ電極60から絶縁されている。
図1〜5に示すように、半導体基板12は、エミッタ領域20、ボディ領域22、ドリフト領域26、バッファ領域30及びコレクタ領域32を有している。
エミッタ領域20は、n型領域である。図1、2、4、5に示すように、各トレンチ間範囲18に、複数のエミッタ領域20が設けられている。各エミッタ領域20は、半導体基板12の上面12aに露出しており、エミッタ電極60にオーミック接触している。図1、2に示すように、各エミッタ領域20は、エミッタ電極60に接する位置において、トレンチ間範囲18を挟んでいる2つのトレンチ40のうちの一方から他方まで伸びている。すなわち、各エミッタ領域20は、一方のトレンチ40内のゲート絶縁膜42に接する位置から他方のトレンチ40内のゲート絶縁膜42に接する位置まで伸びている。図1、4、5に示すように、各トレンチ間範囲18において、複数のエミッタ領域20が、y方向(すなわち、トレンチ40の長手方向)に間隔を開けて配置されている。
ボディ領域22は、p型領域である。ボディ領域22は、ボディコンタクト領域22aと、低濃度ボディ領域22bと、高濃度ボディ領域22cを有している。
図1、3、4に示すように、各トレンチ間範囲18に、複数のボディコンタクト領域22aが設けられている。各ボディコンタクト領域22aは、半導体基板12の上面12aに露出しており、エミッタ電極60にオーミック接触している。図1、2に示すように、各ボディコンタクト領域22aは、トレンチ間範囲18のx方向における中央部に設けられており、各トレンチ40には接していない。図1、4に示すように、各ボディコンタクト領域22aは、y方向において間隔を開けて隣り合うエミッタ領域20の間の範囲に配置されている。すなわち、図1に示すように、トレンチ間範囲18のx方向における中央部では、y方向に沿ってボディコンタクト領域22aとエミッタ領域20が交互に繰り返し出現するように配置されている。
図2〜4に示すように、各トレンチ間範囲18に、高濃度ボディ領域22cが設けられている。各トレンチ間範囲18に、1つの高濃度ボディ領域22cが設けられている。高濃度ボディ領域22cは、ボディコンタクト領域22aよりも高いp型不純物濃度を有している。したがって、高濃度ボディ領域22cの抵抗は、ボディコンタクト領域22aの抵抗よりも低い。各高濃度ボディ領域22cは、エミッタ領域20とボディコンタクト領域22aの下部に配置されている。図2、3に示すように、各高濃度ボディ領域22cは、トレンチ間範囲18のx方向における中央部に設けられており、各トレンチ40には接していない。図4に示すように、各高濃度ボディ領域22cは、y方向に長く伸びている。高濃度ボディ領域22cは、y方向に沿って交互に繰り返し配置されているエミッタ領域20とボディコンタクト領域22aの各々に対して下側から接している。
図1〜5に示すように、各トレンチ間範囲18に、低濃度ボディ領域22bが設けられている。低濃度ボディ領域22bは、ボディコンタクト領域22aよりも低いp型不純物濃度を有している。したがって、低濃度ボディ領域22bの抵抗は、ボディコンタクト領域22aの抵抗よりも高い。図1、3に示すように、低濃度ボディ領域22bは、エミッタ領域20とボディコンタクト領域22aが存在しない範囲で、半導体基板12の上面12aに露出している。低濃度ボディ領域22bは、トレンチ40に隣接する範囲で、半導体基板12の上面12aに露出している。低濃度ボディ領域22bは、エミッタ電極60に接している。図2に示すように、低濃度ボディ領域22bは、エミッタ領域20及び高濃度ボディ領域22cの下側まで分布している。低濃度ボディ領域22bは、エミッタ領域20及び高濃度ボディ領域22cに対して下側から接している。低濃度ボディ領域22bは、エミッタ領域20の下側で、トレンチ間範囲18の両側のゲート絶縁膜42に接している。また、図3に示すように、低濃度ボディ領域22bは、エミッタ領域20が存在しない位置では、低濃度ボディ領域22bの深さ範囲の全体でゲート絶縁膜42に接している。
ドリフト領域26は、エミッタ領域20よりもn型不純物濃度が低いn型領域である。図2〜5に示すように、ドリフト領域26は、低濃度ボディ領域22bの下側に配置されている。ドリフト領域26は、複数のトレンチ間範囲18の下部に跨って分布している。ドリフト領域26は、各低濃度ボディ領域22bの下側で、各ゲート絶縁膜42に接している。ドリフト領域26は、低濃度ボディ領域22bによって、エミッタ領域20、ボディコンタクト領域22a及び高濃度ボディ領域22cから分離されている。
バッファ領域30は、ドリフト領域26よりもn型不純物濃度が高いn型領域である。図2〜5に示すように、バッファ領域30は、ドリフト領域26の下側に配置されている。
コレクタ領域32は、p型領域である。図2〜5に示すように、コレクタ領域32は、バッファ領域30の下側に配置されている。コレクタ領域32は、半導体基板12の下面12bに露出しており、コレクタ電極62にオーミック接触している。
IGBT10の使用時には、コレクタ電極62にエミッタ電極60よりも高い電位が印加される。ゲート電極44に閾値以上の電位を印加すると、ゲート絶縁膜42に接する範囲の低濃度ボディ領域22bにチャネルが形成され、チャネルによってエミッタ領域20とドリフト領域26が接続される。すると、電子が、エミッタ電極60から、エミッタ領域20、チャネル、ドリフト領域26、バッファ領域30及びコレクタ領域32を介してコレクタ電極62へ流れる。また、コレクタ電極62から、コレクタ領域32とバッファ領域30を介してドリフト領域26へホールが流入する。ドリフト領域26へ流入したホールは、ボディ領域22を介してエミッタ電極60へ流れる。コレクタ領域32からドリフト領域26へホールが流入することで、ドリフト領域26におけるホールの濃度が上昇し、ドリフト領域26の抵抗が低下する。このため、電子が、ドリフト領域26を低損失で通り抜けることができる。このようにして、IGBT10がオンする。
ゲート電極44の電位を閾値より低い電位まで低下させると、チャネルが消失し、電子の流れが停止する。すなわち、IGBT10がオフする。このとき、ドリフト領域26に存在しているホールが、図4の矢印に示すように、低濃度ボディ領域22b、高濃度ボディ領域22c及びボディコンタクト領域22aを介してエミッタ電極60へ排出される。
図6は、実施形態のIGBT10において、半導体基板12の上面12aに異物90が付着した状態を示している。異物90は、IGBT10の製造工程中に半導体基板12の上面12aに付着したものである。異物90の表面は、エミッタ電極60に覆われている。図6の例では、トレンチ40とエミッタ領域20に囲まれた1つの範囲(ボディコンタクト領域22aと低濃度ボディ領域22bが上面12aに露出している1つの範囲)が異物90によって覆われている。
図6のように異物90が付着していると、異物90に覆われた範囲では、ボディコンタクト領域22aがエミッタ電極60から絶縁されている。このため、IGBT10がオフするときに、異物90の直下のボディ領域22に流入したホールは、その上部のボディコンタクト領域22aからエミッタ電極60へ流れることができない。したがって、図6の矢印に示すように、ホールは、ボディ領域22内をy方向に沿って流れて、隣のボディコンタクト領域22aからエミッタ電極60へ排出される。このとき、高濃度ボディ領域22cの抵抗が低く、かつ、高濃度ボディ領域22cが異物90に覆われているボディコンタクト領域22aの下部からその隣のボディコンタクト領域22aの下部まで伸びているので、ホールが高濃度ボディ領域22c内を通ってy方向に沿って流れる。高濃度ボディ領域22cの抵抗が低いので、ホールが高濃度ボディ領域22c内を流れるときに、高濃度ボディ領域22c内で電位差がほとんど生じない。このため、異物90の下部のボディ領域22の電位がほとんど上昇せず、異物90の下部のボディ領域22がエミッタ領域20に接する界面のpn接合に印加される順方向電圧が極めて小さい。したがって、異物90の下部のボディ領域22からエミッタ領域20にホールが流入し難い。このため、IGBT10では、ラッチアップが生じ難い。
図7と図15の回路図に基づいて、上述したラッチアップの抑制について説明する。図7は実施形態のIGBT10の等価回路を示しており、図15は図14のIGBT(比較例のIGBT)の等価回路を示している。図7において、MOSFET(metal oxide semiconductor field effect transistor)202は、エミッタ領域20、ボディ領域22、ドリフト領域26及びゲート電極44によって構成されるMOSFETを表している。すなわち、MOSFET202は、IGBT10のゲート構造に相当する。図7において、トランジスタ204は、エミッタ領域20、ボディ領域22及びドリフト領域26によって構成されているnpn型のトランジスタを表している。MOSFET202のソースとトランジスタ204のエミッタは、共通のエミッタ領域20で構成されており、エミッタ領域20はエミッタ電極60に接続されている。MOSFET202のドレインとトランジスタ204のコレクタは、共通のドリフト領域26で構成されている。図7において、トランジスタ206は、ボディ領域22、ドリフト領域26及びコレクタ領域32によって構成されるpnp型のトランジスタを表している。トランジスタ204のベースとトランジスタ206のコレクタは共通のボディ領域22で構成されている。トランジスタ204のコレクタとトランジスタ206のベースは、共通のドリフト領域26によって構成されている。トランジスタ206のエミッタは、コレクタ領域32によって構成されており、コレクタ領域32はコレクタ電極62に接続されている。図7において、抵抗素子208は、IGBTがオフするときにホールが流れる経路(図4、6の矢印参照)の抵抗を表している。抵抗素子208の抵抗は、ボディ領域22の抵抗に相当する。また、図15の等価回路も、図7と略同様に、図14のIGBTを表している。なお、図15において、ゲート電極GはMOSFET202のゲート電極(すなわち、IGBTのゲート電極)を表している。
図14、15のIGBTは、ボディ領域104が高濃度ボディ領域を有しておらず、ボディ領域104が高い抵抗を有している。このため、図14、15のIGBTでは、異物120の付着によりホールが流れるときの経路(図14の矢印参照)が長くなると、抵抗素子208の抵抗が高くなる。このため、異物120の直下でボディ領域104(トランジスタ204のベース)の電位が高くなり、トランジスタ204にベース電流が流れ易い。トランジスタ204にベース電流が流れると、トランジスタ204がオンする。すると、トランジスタ206にもベース電流が流れ、トランジスタ206がオンする。トランジスタ204、206がオンすると、コレクタ電極112とエミッタ電極110の間の電位差が小さくなるまでトランジスタ204、206に流れ続ける。つまり、ゲート電極Gの電位で電流を制御できなくなる。すなわち、ラッチアップが生じる。このように、図14、15のIGBTでは、ラッチアップが生じやすい。
これに対し、実施形態のIGBT10では、図6のように異物90が付着すると、ホールが高濃度ボディ領域22c内を流れる。高濃度ボディ領域22cの抵抗が低いので、異物90が付着した場合でも、図7の抵抗素子208の抵抗がそれほど高くならない。このため、トランジスタ204にベース電流が流れ難く、ラッチアップが生じ難い。このように、本実施形態のIGBT10によれば、ラッチアップを抑制することができる。
図8〜図13は、実施形態のIGBT10の製造工程において、ボディコンタクト領域22aと高濃度ボディ領域22cを形成する工程を示している。図8、10、12が図4に相当する断面を示しており、図9、11、13が図3に相当する断面を示している。まず、図8、9に示すようにエミッタ領域20と低濃度ボディ領域22bを形成した後に、ボディコンタクト領域22aを形成すべき範囲に開口302を有するマスク300を形成する。次に、マスク300を介して、半導体基板12の上面12aにp型不純物を注入する。ここでは、半導体基板12の上面12a近傍の深さ範囲(ボディコンタクト領域22aを形成すべき深さ範囲)にp型不純物を注入する。次に、マスク300を除去する。次に、図10、11に示すp型不純物の注入を実施する。ここでは、図11に示すように、マスク310を形成する。マスク310は、高濃度ボディ領域22cを形成すべき範囲に開口312を有している。なお、図10に示す断面は、開口312内に位置しており、マスク310に覆われていない。次に、マスク310を介して、半導体基板12の上面12aにp型不純物を注入する。ここでは、図8、9でp型不純物を注入した深さ範囲よりも深い範囲(高濃度ボディ領域22cを形成すべき深さ範囲)にp型不純物を注入する。また、ここでは、図8、9のp型不純物注入工程よりも高濃度にp型不純物を注入する。次に、マスク310を除去し、半導体基板12を加熱する。これによって、半導体基板12に注入されたp型不純物を活性化させる。その結果、図12、13に示すように、ボディコンタクト領域22aと高濃度ボディ領域22cが形成される。
以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの1つの目的を達成すること自体で技術有用性を持つものである。
10:半導体装置
12:半導体基板
18:トレンチ間範囲
20:エミッタ領域
22:ボディ領域
22a:ボディコンタクト領域
22b:低濃度ボディ領域
22c:高濃度ボディ領域
26:ドリフト領域
30:バッファ領域
32:コレクタ領域
40:トレンチ
42:ゲート絶縁膜
44:ゲート電極
46:層間絶縁膜
60:エミッタ電極
62:コレクタ電極

Claims (1)

  1. 絶縁ゲートバイポーラトランジスタであって、
    半導体基板と、
    前記半導体基板の表面に設けられている第1トレンチと、
    前記第1トレンチ内に配置されており、第1ゲート絶縁膜によって前記半導体基板から絶縁されている第1ゲート電極と、
    前記半導体基板の表面に前記第1トレンチに沿って設けられており、前記第1トレンチから間隔を開けて配置されている第2トレンチと、
    前記第2トレンチ内に配置されており、第2ゲート絶縁膜によって前記半導体基板から絶縁されている第2ゲート電極と、
    前記表面上に配置されており、前記第1ゲート電極及び前記第2ゲート電極から絶縁されているエミッタ電極、
    を有し、
    前記半導体基板が、
    前記第1トレンチと前記第2トレンチの間に配置されており、前記エミッタ電極に接する範囲において前記第1ゲート絶縁膜に接する位置から前記第2ゲート絶縁膜に接する位置まで伸びており、前記第1トレンチの長手方向に間隔を開けて配置されている複数のn型のエミッタ領域と、
    間隔を開けて隣り合う前記エミッタ領域の間の各範囲において前記エミッタ電極に接している複数のp型のボディコンタクト領域と、
    複数の前記エミッタ領域と複数の前記ボディコンタクト領域に対して下側から接するように前記長手方向に沿って伸びており、前記ボディコンタクト領域よりもp型不純物濃度が高いp型の高濃度ボディ領域と、
    複数の前記エミッタ領域の下側で前記第1ゲート絶縁膜及び前記第2ゲート絶縁膜に接しており、前記ボディコンタクト領域よりもp型不純物濃度が低いp型の低濃度ボディ領域と、
    前記低濃度ボディ領域の下側で前記第1ゲート絶縁膜及び前記第2ゲート絶縁膜に接しているn型のドリフト領域、
    を有する、絶縁ゲートバイポーラトランジスタ。
JP2017074549A 2017-04-04 2017-04-04 絶縁ゲートバイポーラトランジスタ Active JP6816615B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017074549A JP6816615B2 (ja) 2017-04-04 2017-04-04 絶縁ゲートバイポーラトランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017074549A JP6816615B2 (ja) 2017-04-04 2017-04-04 絶縁ゲートバイポーラトランジスタ

Publications (2)

Publication Number Publication Date
JP2018181915A true JP2018181915A (ja) 2018-11-15
JP6816615B2 JP6816615B2 (ja) 2021-01-20

Family

ID=64277078

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017074549A Active JP6816615B2 (ja) 2017-04-04 2017-04-04 絶縁ゲートバイポーラトランジスタ

Country Status (1)

Country Link
JP (1) JP6816615B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63224260A (ja) * 1987-03-12 1988-09-19 Nippon Denso Co Ltd 導電変調型mosfet
WO2012124784A1 (ja) * 2011-03-16 2012-09-20 富士電機株式会社 半導体装置およびその製造方法
WO2015093190A1 (ja) * 2013-12-16 2015-06-25 富士電機株式会社 半導体装置および半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63224260A (ja) * 1987-03-12 1988-09-19 Nippon Denso Co Ltd 導電変調型mosfet
WO2012124784A1 (ja) * 2011-03-16 2012-09-20 富士電機株式会社 半導体装置およびその製造方法
WO2015093190A1 (ja) * 2013-12-16 2015-06-25 富士電機株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
JP6816615B2 (ja) 2021-01-20

Similar Documents

Publication Publication Date Title
JP6589817B2 (ja) 半導体装置
JP6844147B2 (ja) 半導体装置
TWI575737B (zh) 半導體裝置
CN104054179B (zh) 半导体装置
CN107210299B (zh) 半导体装置
JP5900698B2 (ja) 半導体装置
JP6606007B2 (ja) スイッチング素子
CN109509789B (zh) 半导体装置
CN107180862B (zh) 开关元件
JP2019087611A (ja) スイッチング素子とその製造方法
US20160079369A1 (en) Semiconductor device
JP5480084B2 (ja) 半導体装置
JP2016082097A (ja) 半導体装置
JP7127389B2 (ja) 炭化珪素半導体装置
US9899374B2 (en) Semiconductor device
JP6179538B2 (ja) 半導体装置
CN110034185A (zh) 半导体装置
JP2017191817A (ja) スイッチング素子の製造方法
JP2018125486A (ja) 半導体装置
JP2022139077A (ja) 電界効果トランジスタ
JP2019161112A (ja) 半導体装置
JP6299658B2 (ja) 絶縁ゲート型スイッチング素子
JP6852541B2 (ja) 半導体装置
JP7147510B2 (ja) スイッチング素子
JP5292157B2 (ja) 横型絶縁ゲートバイポーラトランジスタおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190724

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200401

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200818

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201012

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201207

R151 Written notification of patent or utility model registration

Ref document number: 6816615

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250