[go: up one dir, main page]

JP2018174045A - Battery pack, secondary battery protection integrated circuit, battery monitoring module and data reading method - Google Patents

Battery pack, secondary battery protection integrated circuit, battery monitoring module and data reading method Download PDF

Info

Publication number
JP2018174045A
JP2018174045A JP2017070238A JP2017070238A JP2018174045A JP 2018174045 A JP2018174045 A JP 2018174045A JP 2017070238 A JP2017070238 A JP 2017070238A JP 2017070238 A JP2017070238 A JP 2017070238A JP 2018174045 A JP2018174045 A JP 2018174045A
Authority
JP
Japan
Prior art keywords
circuit
secondary battery
battery pack
abnormality
counter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017070238A
Other languages
Japanese (ja)
Other versions
JP6659968B2 (en
Inventor
剛史 山口
Takashi Yamaguchi
剛史 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Priority to JP2017070238A priority Critical patent/JP6659968B2/en
Priority to KR1020180013791A priority patent/KR102462197B1/en
Priority to US15/911,308 priority patent/US11159030B2/en
Priority to TW107109058A priority patent/TWI760455B/en
Priority to CN201810283892.9A priority patent/CN108695919B/en
Publication of JP2018174045A publication Critical patent/JP2018174045A/en
Priority to JP2020013563A priority patent/JP6802509B2/en
Application granted granted Critical
Publication of JP6659968B2 publication Critical patent/JP6659968B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H02J7/663—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/425—Structural combination with electronic components, e.g. electronic circuits integrated to the outside of the casing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/48—Accumulators combined with arrangements for measuring, testing or indicating the condition of cells, e.g. the level or density of the electrolyte
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/48—Accumulators combined with arrangements for measuring, testing or indicating the condition of cells, e.g. the level or density of the electrolyte
    • H01M10/488—Cells or batteries combined with indicating means for external visualization of the condition, e.g. by change of colour or of light density
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M50/00—Constructional details or processes of manufacture of the non-active parts of electrochemical cells other than fuel cells, e.g. hybrid cells
    • H01M50/20—Mountings; Secondary casings or frames; Racks, modules or packs; Suspension devices; Shock absorbers; Transport or carrying devices; Holders
    • H01M50/202—Casings or frames around the primary casing of a single cell or a single battery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M50/00—Constructional details or processes of manufacture of the non-active parts of electrochemical cells other than fuel cells, e.g. hybrid cells
    • H01M50/20—Mountings; Secondary casings or frames; Racks, modules or packs; Suspension devices; Shock absorbers; Transport or carrying devices; Holders
    • H01M50/204—Racks, modules or packs for multiple batteries or multiple cells
    • H01M50/207—Racks, modules or packs for multiple batteries or multiple cells characterised by their shape
    • H01M50/209—Racks, modules or packs for multiple batteries or multiple cells characterised by their shape adapted for prismatic or rectangular cells
    • H02J7/60—
    • H02J7/685—
    • H02J7/80—
    • H02J7/61—
    • H02J7/62—
    • H02J7/63—
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Landscapes

  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Secondary Cells (AREA)
  • Power Engineering (AREA)
  • Protection Of Static Devices (AREA)
  • Battery Mounting, Suspending (AREA)

Abstract

【課題】異常検出の履歴を記憶する回路規模の増大を抑制できる電池パックを提供すること。【解決手段】二次電池と、前記二次電池を保護する二次電池保護集積回路とを備えた電池パックであって、前記電池パック又は前記電池パックを搭載する電子機器の異常を検知したことを表す異常信号を出力する少なくとも一つのセンサと、前記異常信号を検出したことを表す異常検出信号を出力する検出回路と、前記異常検出信号に対して遅延したパルスを出力する遅延回路と、前記パルスが生成された回数をカウントするＮビット（Ｎは１よりも大きな整数）以上のカウンタとを備え、前記カウンタは、２（Ｎ−１）のカウントまでに動作を停止する、電池パック。例えば、電池パックは、前記カウンタから出力されるキャリーに基づいて、前記カウンタによる前記パルスのカウントを停止させる停止回路を備える。【選択図】図４A battery pack capable of suppressing an increase in circuit scale for storing a history of abnormality detection is provided. A battery pack comprising a secondary battery and a secondary battery protection integrated circuit for protecting the secondary battery, wherein an abnormality of the battery pack or an electronic device mounting the battery pack is detected. At least one sensor that outputs an abnormal signal representing the abnormality signal, a detection circuit that outputs an abnormality detection signal that indicates that the abnormal signal has been detected, a delay circuit that outputs a pulse delayed with respect to the abnormality detection signal, and A battery pack, comprising: a counter having N bits (N is an integer greater than 1) or more that counts the number of times a pulse has been generated, and the counter stops operating by 2 (N-1) counts. For example, the battery pack includes a stop circuit that stops the counting of the pulses by the counter based on a carry output from the counter. [Selection] Figure 4

Description

本発明は、電池パック、二次電池保護集積回路、電池監視モジュール及びデータ読み出し方法に関する。   The present invention relates to a battery pack, a secondary battery protection integrated circuit, a battery monitoring module, and a data reading method.

従来、電池を収納するケースがユーザにより分解されたことを検知する技術が知られている。例えば、電池を収納しているケースが分解されると、分解を検出する分解検出スイッチから出力される分解検出信号をメモリに記憶させる技術が存在する（例えば、特許文献１を参照）。また、電池パックが分解されたとき、光センサが外光を感知することにより、分解信号を不揮発性メモリに記憶させる技術が存在する（例えば、特許文献２を参照）。   2. Description of the Related Art Conventionally, a technique for detecting that a case storing a battery has been disassembled by a user is known. For example, there is a technique for storing in a memory a disassembly detection signal output from a disassembly detection switch that detects disassembly when a case housing a battery is disassembled (see, for example, Patent Document 1). In addition, there is a technique in which when a battery pack is disassembled, a disassembly signal is stored in a non-volatile memory when an optical sensor senses external light (see, for example, Patent Document 2).

特開２００７−２７３３１５号公報JP 2007-273315 A 特開２０１０−２１８７０４号公報JP 2010-218704 A

しかしながら、従来の技術では、異常検出の履歴を不揮発性メモリに記憶させるため、回路規模が増大しやすい。   However, in the conventional technique, since the abnormality detection history is stored in the nonvolatile memory, the circuit scale tends to increase.

そこで、本開示では、異常検出の履歴を記憶する回路規模の増大を抑制できる電池パック、二次電池保護集積回路及び電池監視モジュールが提供される。また、本開示では、異常検出の履歴を簡単に読み出すことができるデータ読み出し方法が提供される。   Therefore, the present disclosure provides a battery pack, a secondary battery protection integrated circuit, and a battery monitoring module that can suppress an increase in circuit scale for storing an abnormality detection history. In addition, the present disclosure provides a data reading method that can easily read an abnormality detection history.

本開示の一態様では、
二次電池と、前記二次電池を保護する二次電池保護集積回路とを備えた電池パックであって、
前記電池パック又は前記電池パックを搭載する電子機器の異常を検知したことを表す異常信号を出力する少なくとも一つのセンサと、
前記異常信号を検出したことを表す異常検出信号を出力する検出回路と、
前記異常検出信号に対して遅延したパルスを出力する遅延回路と、
前記パルスが生成された回数をカウントするＮビット（Ｎは１よりも大きな整数）以上のカウンタとを備え、
前記カウンタは、２（Ｎ−１）のカウントまでに動作を停止する、電池パックが提供される。 In one aspect of the present disclosure,
A battery pack comprising a secondary battery and a secondary battery protection integrated circuit for protecting the secondary battery,
At least one sensor that outputs an abnormality signal indicating that an abnormality of the battery pack or an electronic device including the battery pack is detected;
A detection circuit that outputs an abnormality detection signal indicating that the abnormality signal has been detected;
A delay circuit that outputs a pulse delayed with respect to the abnormality detection signal;
A counter of N bits (N is an integer greater than 1) or more that counts the number of times the pulse has been generated,
The counter is provided with a battery pack that stops operation by 2 (N-1) counts.

また、本開示の一態様では、
二次電池を保護する二次電池保護集積回路であって、
前記二次電池を内蔵する電池パック又は前記電池パックを搭載する電子機器の異常を検知したことを表す異常信号を検出し、前記異常信号を検出したことを表す異常検出信号を出力する検出回路と、
前記異常検出信号に対して遅延したパルスを出力する遅延回路と、
前記パルスが生成された回数をカウントするＮビット（Ｎは１よりも大きな整数）以上のカウンタとを備え、
前記カウンタは、２（Ｎ−１）のカウントまでに動作を停止する、二次電池保護集積回路が提供される。 In one embodiment of the present disclosure,
A secondary battery protection integrated circuit for protecting a secondary battery,
A detection circuit that detects an abnormality signal indicating that an abnormality of a battery pack including the secondary battery or an electronic device including the battery pack is detected, and outputs an abnormality detection signal indicating that the abnormality signal is detected; ,
A delay circuit that outputs a pulse delayed with respect to the abnormality detection signal;
A counter of N bits (N is an integer greater than 1) or more that counts the number of times the pulse has been generated,
The counter is provided with a secondary battery protection integrated circuit which stops operation by 2 (N-1) counts.

また、本開示の一態様では、
二次電池に接続されるスイッチ回路と、前記スイッチ回路を制御することによって前記二次電池を保護する二次電池保護集積回路とを備えた電池監視モジュールであって、
前記二次電池保護集積回路は、
前記二次電池を内蔵する電池パック又は前記電池パックを搭載する電子機器の異常を検知したことを表す異常信号を検出し、前記異常信号を検出したことを表す異常検出信号を出力する検出回路と、
前記異常検出信号に対して遅延したパルスを出力する遅延回路と、
前記パルスが生成された回数をカウントするＮビット（Ｎは１よりも大きな整数）以上のカウンタとを備え、
前記カウンタは、２（Ｎ−１）のカウントまでに動作を停止する、が提供される。 In one embodiment of the present disclosure,
A battery monitoring module comprising: a switch circuit connected to a secondary battery; and a secondary battery protection integrated circuit that protects the secondary battery by controlling the switch circuit,
The secondary battery protection integrated circuit is:
A detection circuit that detects an abnormality signal indicating that an abnormality of a battery pack including the secondary battery or an electronic device including the battery pack is detected, and outputs an abnormality detection signal indicating that the abnormality signal is detected; ,
A delay circuit that outputs a pulse delayed with respect to the abnormality detection signal;
A counter of N bits (N is an integer greater than 1) or more that counts the number of times the pulse has been generated,
The counter is provided to stop operating by 2 (N-1) counts.

また、本開示の一態様では、
二次電池を保護する二次電池保護集積回路からデータを読み出すデータ読み出し方法であって、
前記二次電池保護集積回路は、
前記二次電池を内蔵する電池パック又は前記電池パックを搭載する電子機器の異常を検知したことを表す異常信号が入力される入力端子と、
前記入力端子に入力された前記異常信号を検出したことを表す異常検出信号を出力する検出回路と、
前記異常検出信号に対して遅延したパルスを出力する遅延回路と、
前記パルスが生成された回数をカウントするＮビット（Ｎは１よりも大きな整数）以上のカウンタとを備え、
前記カウンタは、２（Ｎ−１）のカウントまでに動作を停止し、
前記入力端子にチェックパルスを入力し、前記カウンタからキャリーが出力されるまでの前記チェックパルスをカウントする、データ読み出し方法が提供される。 In one embodiment of the present disclosure,
A data reading method for reading data from a secondary battery protection integrated circuit for protecting a secondary battery,
The secondary battery protection integrated circuit is:
An input terminal to which an abnormality signal indicating that an abnormality of a battery pack incorporating the secondary battery or an electronic device including the battery pack is detected is input;
A detection circuit that outputs an abnormality detection signal indicating that the abnormality signal input to the input terminal is detected;
A delay circuit that outputs a pulse delayed with respect to the abnormality detection signal;
A counter of N bits (N is an integer greater than 1) or more that counts the number of times the pulse has been generated,
The counter stops operating by 2 (N-1) counts,
A data reading method is provided in which a check pulse is input to the input terminal and the check pulse is counted until a carry is output from the counter.

本開示に係る二次電池保護集積回路、二次電池保護装置又は電池監視モジュールによれば、異常検出の履歴を記憶する回路規模の増大を抑制することができる。また、本開示に係るデータ読み出し方法によれば、異常検出の履歴を簡単に読み出すことができる。   According to the secondary battery protection integrated circuit, the secondary battery protection device, or the battery monitoring module according to the present disclosure, it is possible to suppress an increase in the circuit scale for storing the abnormality detection history. Further, according to the data reading method according to the present disclosure, it is possible to easily read the abnormality detection history.

電池パックの構成の一例を示す図である。It is a figure which shows an example of a structure of a battery pack. 電池パック内の回路構成の一例を示す図である。It is a figure which shows an example of the circuit structure in a battery pack. 電池パックを覆うパッケージが開封された状態の一例を示す図である。It is a figure which shows an example of the state by which the package which covers a battery pack was opened. 二次電池保護集積回路の一部の第１の構成例を示す図である。It is a figure which shows the 1st structural example of a part of secondary battery protection integrated circuit. 二次電池保護集積回路の一部の第２の構成例を示す図である。It is a figure which shows the 2nd structural example of a part of secondary battery protection integrated circuit. 二次電池保護集積回路の一部の第３の構成例を示す図である。It is a figure which shows the 3rd structural example of a part of secondary battery protection integrated circuit. 電気的特性の一つである検出特性の設定変更の一例を示す図である。It is a figure which shows an example of the setting change of the detection characteristic which is one of the electrical characteristics. 電気的特性の一つである遅延時間の設定変更の一例を示す図である。It is a figure which shows an example of the setting change of the delay time which is one of the electrical characteristics. 二次電池保護集積回路の一部の一具体例を示す図である。It is a figure which shows one specific example of a part of secondary battery protection integrated circuit. 二次電池保護集積回路の動作の一例を示すタイミングチャートである。It is a timing chart which shows an example of operation of a rechargeable battery protection integrated circuit.

以下、本開示の実施形態を図面に従って説明する。   Hereinafter, embodiments of the present disclosure will be described with reference to the drawings.

図１は、電池パックの構成の一例を示す図である。電池パック１は、例えば、携帯用電子機器の電源として用いられる。電池パック１を搭載する携帯用電子機器の具体例として、携帯電話、スマートフォンなどが挙げられる。電池パック１は、二次電池２と、電池監視モジュール３とを備える。なお、電池パックの外観形状は、図示の形態に限られない。   FIG. 1 is a diagram illustrating an example of a configuration of a battery pack. The battery pack 1 is used as a power source for portable electronic devices, for example. Specific examples of the portable electronic device on which the battery pack 1 is mounted include a mobile phone and a smartphone. The battery pack 1 includes a secondary battery 2 and a battery monitoring module 3. The external shape of the battery pack is not limited to the illustrated form.

二次電池２は、正極２ａと負極２ｂとを有する二次電池の一例である。二次電池２の具体例として、リチウムイオン電池などが挙げられる。   The secondary battery 2 is an example of a secondary battery having a positive electrode 2a and a negative electrode 2b. Specific examples of the secondary battery 2 include a lithium ion battery.

電池監視モジュール３は、二次電池２の状態を監視する。電池監視モジュール３は、スイッチ回路１４と、保護ＩＣ（Integrated Circuit）５と、スイッチ回路１４及び保護ＩＣ５が実装される基板４とを備える。基板４は、例えば、プリント基板である。   The battery monitoring module 3 monitors the state of the secondary battery 2. The battery monitoring module 3 includes a switch circuit 14, a protection IC (Integrated Circuit) 5, and a substrate 4 on which the switch circuit 14 and the protection IC 5 are mounted. The substrate 4 is, for example, a printed board.

基板４の裏面には、二次電池２の側面に設けられた正極２ａに接続される正側電極部と、二次電池２の側面に設けられた負極２ｂに接続される負側電極部とが設けられている。基板４の主面の一方の側（図上、右側）には、携帯電話などの携帯用電子機器や二次電池２を充電する充電器などが接続される負荷接続端子４ａ，４ｂが設けられている。   On the back surface of the substrate 4, a positive electrode portion connected to the positive electrode 2 a provided on the side surface of the secondary battery 2, and a negative electrode portion connected to the negative electrode 2 b provided on the side surface of the secondary battery 2, Is provided. On one side (right side in the figure) of the main surface of the substrate 4, load connection terminals 4a and 4b to which a portable electronic device such as a mobile phone and a charger for charging the secondary battery 2 are connected are provided. ing.

負荷接続端子４ａは、基板４の配線を介して正極２ａに接続され、負荷接続端子４ｂは、基板４の配線を介して負極２ｂに接続される。基板４の主面の中央部には、二次電池２を保護する保護ＩＣ５が実装されている。   The load connection terminal 4 a is connected to the positive electrode 2 a through the wiring of the substrate 4, and the load connection terminal 4 b is connected to the negative electrode 2 b through the wiring of the substrate 4. A protection IC 5 that protects the secondary battery 2 is mounted on the central portion of the main surface of the substrate 4.

保護ＩＣ５は、二次電池２に接続されるスイッチ回路１４を制御することによって二次電池２を保護する二次電池保護集積回路の一例である。保護ＩＣ５は、例えば、二次電池２における過充電、過放電及び過電流などの監視を行い、その監視結果に基づいて二次電池２を過充電等から保護する動作を行う半導体チップである。基板４の主面の他方の側（図上、左側）には、スイッチ部６，７を含むスイッチ回路１４が実装されている。   The protection IC 5 is an example of a secondary battery protection integrated circuit that protects the secondary battery 2 by controlling the switch circuit 14 connected to the secondary battery 2. The protection IC 5 is a semiconductor chip that monitors, for example, overcharge, overdischarge and overcurrent in the secondary battery 2 and performs an operation of protecting the secondary battery 2 from overcharge based on the monitoring result. A switch circuit 14 including switch units 6 and 7 is mounted on the other side (left side in the drawing) of the main surface of the substrate 4.

図２は、電池パック内の回路構成の一例を示す図である。   FIG. 2 is a diagram illustrating an example of a circuit configuration in the battery pack.

保護ＩＣ５には、電源端子ＶＤＤ、グランド端子ＶＳＳ、放電制御端子ＤＯＵＴ、充電制御端子ＣＯＵＴ、電流検出端子ＶＭ及びセンサ入力端子ＳＴが設けられている。二次電池２の正極２ａには抵抗素子９を介して電源端子ＶＤＤが接続されている。二次電池２の負極２ｂ（基準グランド電位）には、グランド端子ＶＳＳが接続されている。電源端子ＶＤＤとグランド端子ＶＳＳとの間にはキャパシタ１０が接続されている。   The protection IC 5 is provided with a power supply terminal VDD, a ground terminal VSS, a discharge control terminal DOUT, a charge control terminal COUT, a current detection terminal VM, and a sensor input terminal ST. A power supply terminal VDD is connected to the positive electrode 2 a of the secondary battery 2 through a resistance element 9. A ground terminal VSS is connected to the negative electrode 2 b (reference ground potential) of the secondary battery 2. A capacitor 10 is connected between the power supply terminal VDD and the ground terminal VSS.

保護ＩＣ５は、二次電池２を常時保護する。そのため、保護ＩＣ５には、電源電圧ＶＢが二次電池２の電池電圧に応じて常時供給されている。   The protection IC 5 always protects the secondary battery 2. Therefore, the power supply voltage VB is always supplied to the protection IC 5 according to the battery voltage of the secondary battery 2.

二次電池２の負極２ｂには、スイッチ部６の一方の接続部が接続されており、スイッチ部６の他方の接続部には、スイッチ部７の一方の接続部が接続されている。   One connection part of the switch part 6 is connected to the negative electrode 2 b of the secondary battery 2, and one connection part of the switch part 7 is connected to the other connection part of the switch part 6.

スイッチ部７の他方の接続部には、抵抗素子１１を介して電流検出端子ＶＭが接続されている。スイッチ部７の他方の接続部と二次電池２の正極２ａとの間には、負荷８（例えば、携帯電話などの携帯用電子機器、二次電池２を充電する充電器など）が接続される。   A current detection terminal VM is connected to the other connection portion of the switch portion 7 via a resistance element 11. A load 8 (for example, a portable electronic device such as a mobile phone or a charger for charging the secondary battery 2) is connected between the other connection portion of the switch unit 7 and the positive electrode 2a of the secondary battery 2. The

スイッチ部６の制御端子には、放電制御端子ＤＯＵＴが接続されており、スイッチ部７の制御端子には、充電制御端子ＣＯＵＴが接続されている。スイッチ部６は、放電制御端子ＤＯＵＴから出力される放電制御信号に基づいて、オン（導通）又はオフ（非導通）となる。スイッチ部７は、充電制御端子ＣＯＵＴから出力される充電制御信号に基づいて、オン（導通）又はオフ（非導通）となる。スイッチ部６，７は、例えば、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）等のトランジスタである。   A discharge control terminal DOUT is connected to the control terminal of the switch unit 6, and a charge control terminal COUT is connected to the control terminal of the switch unit 7. The switch unit 6 is turned on (conductive) or turned off (non-conductive) based on the discharge control signal output from the discharge control terminal DOUT. The switch unit 7 is turned on (conductive) or turned off (non-conductive) based on a charge control signal output from the charge control terminal COUT. The switch units 6 and 7 are transistors such as MOSFETs (Metal Oxide Semiconductor Field Effect Transistors), for example.

保護ＩＣ５は、検出部１５と、制御回路１８とを備える。制御回路１８は、検出部１５による検出結果に応じて、少なくとも一つの制御端子から制御信号を出力する。検出部１５は、アナログ回路によって形成されている。制御回路１８は、ロジック回路によって形成されている。   The protection IC 5 includes a detection unit 15 and a control circuit 18. The control circuit 18 outputs a control signal from at least one control terminal according to the detection result by the detection unit 15. The detection unit 15 is formed by an analog circuit. The control circuit 18 is formed by a logic circuit.

検出部１５は、例えば、二次電池２を過充電から保護するため、電源端子ＶＤＤとグランド端子ＶＳＳとの間の電源電圧ＶＢを監視する過充電検出回路を備える。電源電圧ＶＢが所定の過充電検出閾値Ｖｄｅｔ１以上になることが過充電検出回路により検出された場合、制御回路１８は、スイッチ部７をオフさせる充電制御信号を充電制御端子ＣＯＵＴから出力する（過充電保護動作）。スイッチ部７がオフされることにより、二次電池２の充電方向の電流が遮断されるため、二次電池２が過充電されることを防止することができる。   The detection unit 15 includes, for example, an overcharge detection circuit that monitors the power supply voltage VB between the power supply terminal VDD and the ground terminal VSS in order to protect the secondary battery 2 from overcharge. When the overcharge detection circuit detects that the power supply voltage VB is equal to or higher than a predetermined overcharge detection threshold Vdet1, the control circuit 18 outputs a charge control signal for turning off the switch unit 7 from the charge control terminal COUT (overvoltage). Charge protection operation). Since the current in the charging direction of the secondary battery 2 is cut off when the switch unit 7 is turned off, the secondary battery 2 can be prevented from being overcharged.

制御回路１８は、電源電圧ＶＢが所定の過充電検出閾値Ｖｄｅｔ１以上になることが過充電検出回路により検出されてから所定の過充電検出遅延時間ｔＶｄｅｔ１の経過後に、スイッチ部７をオフさせる充電制御信号を出力してもよい。過充電検出遅延時間ｔＶｄｅｔ１の経過を待つことにより、過充電の誤検出によるスイッチ部７のオフを防止することができる。   The control circuit 18 turns off the switch unit 7 after a predetermined overcharge detection delay time tVdet1 has elapsed since the overcharge detection circuit detects that the power supply voltage VB is equal to or higher than a predetermined overcharge detection threshold Vdet1. A signal may be output. By waiting for the overcharge detection delay time tVdet1 to elapse, it is possible to prevent the switch unit 7 from being turned off due to erroneous detection of overcharge.

検出部１５は、例えば、二次電池２を過放電から保護するため、電源端子ＶＤＤとグランド端子ＶＳＳとの間の電源電圧ＶＢを監視する過放電検出回路を備える。電源電圧ＶＢが所定の過放電検出閾値Ｖｄｅｔ２以下になることが過放電検出回路により検出された場合、制御回路１８は、スイッチ部６をオフさせる放電制御信号を放電制御端子ＤＯＵＴから出力する（過放電保護動作）。スイッチ部６がオフされることにより、二次電池２の放電方向の電流が遮断されるため、二次電池２が過放電されることを防止することができる。   For example, the detection unit 15 includes an overdischarge detection circuit that monitors the power supply voltage VB between the power supply terminal VDD and the ground terminal VSS in order to protect the secondary battery 2 from overdischarge. When the overdischarge detection circuit detects that the power supply voltage VB is equal to or lower than a predetermined overdischarge detection threshold Vdet2, the control circuit 18 outputs a discharge control signal for turning off the switch unit 6 from the discharge control terminal DOUT (overvoltage). Discharge protection operation). Since the current in the discharge direction of the secondary battery 2 is interrupted by turning off the switch unit 6, it is possible to prevent the secondary battery 2 from being overdischarged.

制御回路１８は、電源電圧ＶＢが所定の過放電検出閾値Ｖｄｅｔ２以下になることが過放電検出回路により検出されてから所定の過放電検出遅延時間ｔＶｄｅｔ２の経過後に、スイッチ部６をオフさせる放電制御信号を出力してもよい。過放電検出遅延時間ｔＶｄｅｔ２の経過を待つことにより、過放電の誤検出によるスイッチ部６のオフを防止することができる。   The control circuit 18 performs discharge control to turn off the switch unit 6 after a predetermined overdischarge detection delay time tVdet2 has elapsed since the overdischarge detection circuit detects that the power supply voltage VB is equal to or lower than a predetermined overdischarge detection threshold Vdet2. A signal may be output. By waiting for the overdischarge detection delay time tVdet2 to elapse, the switch unit 6 can be prevented from being turned off due to erroneous detection of overdischarge.

検出部１５は、例えば、二次電池２を放電過電流から保護するため、電流検出端子ＶＭとグランド端子ＶＳＳとの間の電流検出電圧ＶＩを監視する放電過電流検出回路を備える。電流検出電圧ＶＩが所定の放電過電流検出閾値Ｖｄｅｔ３以上になることが放電過電流検出回路により検出された場合、制御回路１８は、スイッチ部６をオフさせる放電制御信号を放電制御端子ＤＯＵＴから出力する（放電過電流保護動作）。スイッチ部６がオフされることにより、二次電池２の放電方向の電流が遮断されるため、二次電池２を放電する方向に過電流が流れることを防止することができる。   The detection unit 15 includes, for example, a discharge overcurrent detection circuit that monitors a current detection voltage VI between the current detection terminal VM and the ground terminal VSS in order to protect the secondary battery 2 from discharge overcurrent. When the discharge overcurrent detection circuit detects that the current detection voltage VI is equal to or higher than a predetermined discharge overcurrent detection threshold Vdet3, the control circuit 18 outputs a discharge control signal for turning off the switch unit 6 from the discharge control terminal DOUT. (Discharge overcurrent protection operation). Since the current in the discharging direction of the secondary battery 2 is interrupted by turning off the switch unit 6, it is possible to prevent an overcurrent from flowing in the direction in which the secondary battery 2 is discharged.

制御回路１８は、電流検出電圧ＶＩが所定の放電過電流検出閾値Ｖｄｅｔ３以上になることが放電過電流検出回路により検出されてから所定の放電過電流検出遅延時間ｔＶｄｅｔ３の経過後に、スイッチ部６をオフさせる放電制御信号を出力してもよい。放電過電流検出遅延時間ｔＶｄｅｔ３の経過を待つことにより、放電過電流の誤検出によるスイッチ部６のオフを防止することができる。   The control circuit 18 switches the switch unit 6 after a predetermined discharge overcurrent detection delay time tVdet3 has elapsed after the discharge overcurrent detection circuit detects that the current detection voltage VI is equal to or higher than a predetermined discharge overcurrent detection threshold Vdet3. A discharge control signal for turning off may be output. By waiting for the discharge overcurrent detection delay time tVdet3 to elapse, it is possible to prevent the switch unit 6 from being turned off due to erroneous detection of the discharge overcurrent.

検出部１５は、例えば、二次電池２を充電過電流から保護するため、電流検出端子ＶＭとグランド端子ＶＳＳとの間の電流検出電圧ＶＩを監視する充電過電流検出回路を備える。電流検出電圧ＶＩが所定の充電過電流検出閾値Ｖｄｅｔ４以下になることが充電過電流検出回路により検出された場合、制御回路１８は、スイッチ部７をオフさせる充電制御信号を充電制御端子ＣＯＵＴから出力する（充電過電流保護動作）。スイッチ部７がオフされることにより、二次電池２の充電方向の電流が遮断されるため、二次電池２を充電する方向に過電流が流れることを防止することができる。   The detection unit 15 includes a charge overcurrent detection circuit that monitors a current detection voltage VI between the current detection terminal VM and the ground terminal VSS, for example, in order to protect the secondary battery 2 from a charge overcurrent. When the charge overcurrent detection circuit detects that the current detection voltage VI is equal to or lower than a predetermined charge overcurrent detection threshold Vdet4, the control circuit 18 outputs a charge control signal for turning off the switch unit 7 from the charge control terminal COUT. (Charge overcurrent protection operation). Since the current in the charging direction of the secondary battery 2 is cut off when the switch unit 7 is turned off, it is possible to prevent an overcurrent from flowing in the direction in which the secondary battery 2 is charged.

制御回路１８は、電流検出電圧ＶＩが所定の充電過電流検出閾値Ｖｄｅｔ４以下になることが充電過電流検出回路により検出されてから所定の充電過電流検出遅延時間ｔＶｄｅｔ４の経過後に、スイッチ部７をオフさせる充電制御信号を出力してもよい。充電過電流検出遅延時間ｔＶｄｅｔ４の経過を待つことにより、充電過電流の誤検出によるスイッチ部７のオフを防止することができる。   The control circuit 18 switches the switch unit 7 after a predetermined charge overcurrent detection delay time tVdet4 has elapsed since the charge overcurrent detection circuit detected that the current detection voltage VI is equal to or lower than a predetermined charge overcurrent detection threshold Vdet4. A charge control signal for turning off may be output. By waiting for the charging overcurrent detection delay time tVdet4 to elapse, it is possible to prevent the switch unit 7 from being turned off due to erroneous detection of the charging overcurrent.

センサ入力端子ＳＴは、入力端子の一例である。センサ入力端子ＳＴには、チェック端子１３及びセンサ１２が接続されている。チェック端子１３は、上述の基板４に設けられている。チェック端子１３には、検査装置又は電子機器等の外部装置２３（図４等参照）が接続される。チェック端子１３が設けられていることにより、外部装置２３が、保護ＩＣ５が基板４に実装されている状態でセンサ入力端子ＳＴにアクセスすることが容易になる。チェック端子１３の具体例として、電極、ランド、コネクタなどが挙げられる。   The sensor input terminal ST is an example of an input terminal. A check terminal 13 and a sensor 12 are connected to the sensor input terminal ST. The check terminal 13 is provided on the substrate 4 described above. An external device 23 (see FIG. 4 and the like) such as an inspection device or an electronic device is connected to the check terminal 13. Since the check terminal 13 is provided, the external device 23 can easily access the sensor input terminal ST in a state where the protection IC 5 is mounted on the substrate 4. Specific examples of the check terminal 13 include an electrode, a land, and a connector.

図２において、センサ１２は、電池パック１又は電池パック１を搭載する電子機器の異常を検知し、その異常を検知したことを表す異常信号を出力する。センサ１２から出力された異常信号は、センサ入力端子ＳＴに入力される。センサ１２は、二次電池２の正極２ａに接続されており、二次電池２から常時給電されている。センサ１２は、例えば、電池パック１又は電池パック１を覆うカバーの開封を検知し、その開封を検知したことを表す異常信号を出力する。   In FIG. 2, the sensor 12 detects an abnormality in the battery pack 1 or an electronic device in which the battery pack 1 is mounted, and outputs an abnormality signal indicating that the abnormality has been detected. The abnormal signal output from the sensor 12 is input to the sensor input terminal ST. The sensor 12 is connected to the positive electrode 2 a of the secondary battery 2 and is constantly supplied with power from the secondary battery 2. For example, the sensor 12 detects the opening of the battery pack 1 or the cover that covers the battery pack 1 and outputs an abnormal signal indicating that the opening has been detected.

なお、「電池パックを覆うカバーの開封」には、ケースが電池パックを覆う形態の場合、そのケースが開封されることの意味が含まれる。   “Opening the cover that covers the battery pack” includes meaning that the case is opened when the case covers the battery pack.

図３は、電池パックを覆うカバーが開封された状態の一例を示す図である。電池パック１は、電子機器２０の電源として使用されている。電子機器２０は、例えば、スマートフォン等の携帯用電子機器である。   FIG. 3 is a diagram illustrating an example of a state where a cover covering the battery pack is opened. The battery pack 1 is used as a power source for the electronic device 20. The electronic device 20 is a portable electronic device such as a smartphone, for example.

電子機器２０は、電池パック１を収容する筐体２１と、筐体２１に収容された電池パック１を覆うカバー２２とを有する。カバー２２は、電子機器２０の通常の使用形態では、筐体２１に収容された電池パック１を覆うように筐体２１に組み合わされている。   The electronic device 20 includes a housing 21 that houses the battery pack 1 and a cover 22 that covers the battery pack 1 housed in the housing 21. The cover 22 is combined with the housing 21 so as to cover the battery pack 1 accommodated in the housing 21 in a normal usage form of the electronic device 20.

カバー２２が開封されることにより、センサ１２は、その開封を検知したことを表す異常信号を出力する。センサ１２の搭載場所は、電池パック１でもよいし、筐体２１でもよい。センサ１２が電池パック１に搭載される形態では、センサ１２は電池パック１の外表面に設置されても、電池パック１の内部（例えば、上述の基板４）に設置されてもよい。   When the cover 22 is opened, the sensor 12 outputs an abnormal signal indicating that the opening has been detected. The mounting location of the sensor 12 may be the battery pack 1 or the housing 21. In the form in which the sensor 12 is mounted on the battery pack 1, the sensor 12 may be installed on the outer surface of the battery pack 1 or may be installed inside the battery pack 1 (for example, the above-described substrate 4).

センサ１２は、例えば、カバー２２の開封を検知する受光センサである。受光センサは、カバー２２が開封されることにより入射する外光を感知することによって、カバー２２が開封されたことを検知する。受光センサが電池パック１の内部に設置された形態では、受光センサは、例えば、電池パック１の外表面に形成された窓を介して入射する外光を感知する。   The sensor 12 is, for example, a light receiving sensor that detects opening of the cover 22. The light receiving sensor detects that the cover 22 has been opened by sensing external light incident upon the cover 22 being opened. In the form in which the light receiving sensor is installed inside the battery pack 1, the light receiving sensor senses external light incident through a window formed on the outer surface of the battery pack 1, for example.

なお、図３は、電子機器２０の一部品であるカバー２２の開封をセンサ１２が検知する形態の一例を示す。しかしながら、センサ１２は、電池パック１自体の開封を検知して、その開封を検知したことを表す異常信号を出力するデバイスでもよい。この場合、センサ１２は、電池パック１に内蔵される。   FIG. 3 shows an example of a form in which the sensor 12 detects opening of the cover 22 that is one component of the electronic device 20. However, the sensor 12 may be a device that detects opening of the battery pack 1 itself and outputs an abnormal signal indicating that the opening has been detected. In this case, the sensor 12 is built in the battery pack 1.

図４は、二次電池保護集積回路の一部の第１の構成例を示す図である。図４に示した二次電池保護集積回路の一例である保護ＩＣ５は、検出回路５０、遅延回路６０、カウンタ７０及び停止回路８０を備える。   FIG. 4 is a diagram illustrating a first configuration example of a part of the secondary battery protection integrated circuit. The protection IC 5 as an example of the secondary battery protection integrated circuit shown in FIG. 4 includes a detection circuit 50, a delay circuit 60, a counter 70, and a stop circuit 80.

検出回路５０は、センサ１２からセンサ入力端子ＳＴを介して入力された異常信号を検出し、当該異常信号を検出したことを表す異常検出信号（以下、「異常検出信号Ｓｄ」と称する）を出力する。   The detection circuit 50 detects an abnormality signal input from the sensor 12 via the sensor input terminal ST, and outputs an abnormality detection signal (hereinafter referred to as “abnormality detection signal Sd”) indicating that the abnormality signal has been detected. To do.

遅延回路６０は、異常検出信号Ｓｄに対して遅延したパルスＣＫを出力する。遅延回路６０は、異常検出信号Ｓｄが遅延回路６０に入力されたタイミングから所定の遅延時間の経過時に１ショットのパルスＣＫを出力する。遅延回路６０は、異常検出信号Ｓｄが遅延回路６０に入力されたタイミングから所定の遅延時間の経過するまでにその異常検出信号Ｓｄの入力が無くなった場合には、１ショットのパルスＣＫを出力しない。遅延回路６０は、例えば、遅延時間をタイマにより生成する。   The delay circuit 60 outputs a pulse CK delayed with respect to the abnormality detection signal Sd. The delay circuit 60 outputs a one-shot pulse CK when a predetermined delay time elapses from the timing at which the abnormality detection signal Sd is input to the delay circuit 60. The delay circuit 60 does not output a one-shot pulse CK when the input of the abnormality detection signal Sd disappears from the timing when the abnormality detection signal Sd is input to the delay circuit 60 until a predetermined delay time elapses. . For example, the delay circuit 60 generates a delay time by a timer.

カウンタ７０は、パルスＣＫが遅延回路６０により生成された回数をカウントし、２（Ｎ−１）のカウントまでに動作を停止するカウンタの一例である（Ｎは１よりも大きな整数）。カウンタ７０は、パルスＣＫをカウントした値（カウント値）を表す値（例えば、２進数、あるいは２進化１０進数（ＢＣＤ（Binary Coded Decimal）など）を出力する。カウンタ７０は、例えば、縦続接続された複数のフリップフロップを含んで構成されている。これらのフリップフロップは、Ｔフリップフロップ（トグルフリップフロップ）でもよいし、計数回路を有する他の方式のフリップフロップでもよい。カウンタ７０の形式は、同期式でも非同期式でもよい。カウンタ７０は、ロジック回路によって形成されている。 The counter 70 is an example of a counter that counts the number of times that the pulse CK is generated by the delay circuit 60 and stops the operation until the count of 2 (N−1) (N is an integer larger than 1). The counter 70 outputs a value (for example, a binary number or a binary-coded decimal number (BCD (Binary Coded Decimal), etc.) representing a value (count value) obtained by counting the pulse CK. These flip-flops may be T flip-flops (toggle flip-flops), or may be other types of flip-flops having a counting circuit. The counter 70 is formed of a logic circuit.

したがって、本実施形態によれば、検出回路５０が異常信号を検出した回数（異常検出回数）をカウンタ７０にカウント値として記録することができる。カウンタ７０は汎用のロジック回路によって構成することが可能であるため、異常検出回数を不揮発性メモリに記憶する形態に比べて、異常検出回数を記憶する回路規模の増大を抑制することができる。このように、本実施形態によれば、異常検出の履歴を記憶する回路規模の増大を抑制することができる。回路規模の増大が抑えられるので、例えば、保護ＩＣ５のコストダウンや小型化が可能となる。   Therefore, according to the present embodiment, the number of times that the detection circuit 50 detects an abnormal signal (the number of abnormal detections) can be recorded in the counter 70 as a count value. Since the counter 70 can be configured by a general-purpose logic circuit, an increase in the circuit scale for storing the number of abnormality detections can be suppressed as compared with a mode in which the number of abnormality detections is stored in a nonvolatile memory. Thus, according to the present embodiment, an increase in the circuit scale for storing the history of abnormality detection can be suppressed. Since the increase in circuit scale can be suppressed, for example, the cost and size of the protection IC 5 can be reduced.

また、保護ＩＣ５は、二次電池２から常時給電されている。そのため、不揮発性メモリを使用しなくても、カウンタ７０に異常検出の履歴を残すことが可能である。   The protection IC 5 is always supplied with power from the secondary battery 2. Therefore, it is possible to leave an abnormality detection history in the counter 70 without using a non-volatile memory.

また、センサ１２による異常信号又は検出回路５０による異常検出信号Ｓｄがノイズ等によって誤って発生しても、パルスＣＫが遅延回路６０から出力されないため、異常検出回数がカウンタ７０に誤って記録されることを防止することができる。   In addition, even if an abnormality signal from the sensor 12 or an abnormality detection signal Sd from the detection circuit 50 is erroneously generated due to noise or the like, the pulse CK is not output from the delay circuit 60, so the number of abnormality detections is erroneously recorded in the counter 70. This can be prevented.

また、保護ＩＣ５は、カウンタ７０から出力されるキャリーに基づいて、カウンタ７０によるパルスＣＫのカウントを停止させる停止回路８０を備えてもよい。カウンタ７０内のフリップフロップの縦続接続数をｎとする。カウンタ７０にカウント値として記憶される異常検出回数が２（ｎ−１）回（ｎ＝４のとき８回）に達すると、カウンタ７０の（ｎ−１）段目のフリップフロップのオーバーフローを示すキャリーが出力される。しかしながら、パルスＣＫのカウント数が２ｎ回（ｎ＝４のとき１６回）以上になると、カウンタ７０に記憶されるカウント値は零に戻ってしまう。そこで、停止回路８０を備えることによって、カウンタ７０にカウント値として記憶される異常検出回数が２（ｎ−１）回に達すると、パルスＣＫのカウントを止めることができる。その結果、カウンタ７０がパルスＣＫを必要以上にカウントすることにより異常検出回数が零になってしまうことを防ぐことができる。 In addition, the protection IC 5 may include a stop circuit 80 that stops the counting of the pulse CK by the counter 70 based on the carry output from the counter 70. Let n be the number of cascaded flip-flops in the counter 70. When the number of abnormality detections stored as a count value in the counter 70 reaches 2 (n−1) times (8 times when n = 4), an overflow of the (n−1) stage flip-flop of the counter 70 is indicated. Carry is output. However, when the count number of the pulse CK becomes 2 n times (16 times when n = 4), the count value stored in the counter 70 returns to zero. Therefore, by providing the stop circuit 80, the count of the pulse CK can be stopped when the number of abnormality detections stored as a count value in the counter 70 reaches 2 (n-1) times. As a result, it is possible to prevent the number of abnormality detections from becoming zero due to the counter 70 counting the pulse CK more than necessary.

図５は、二次電池保護集積回路の一部の第２の構成例の一例である。図５に示した二次電池保護集積回路の一例である保護ＩＣ５は、設定回路９０と、バッファ９１，９２と、スイッチ９３とを有する。設定回路９０は、カウンタ７０に保持されたカウント値に応じて、保護ＩＣ５の電気的特性を設定する。設定回路９０は、ロジック回路によって形成されている。設定回路９０は、例えば、カウンタ７０に保持されたカウント値に応じて、スイッチ９３をオンさせるか否かのスイッチ信号を出力するデコード回路を含む。   FIG. 5 is an example of a second configuration example of a part of the secondary battery protection integrated circuit. A protection IC 5 which is an example of the secondary battery protection integrated circuit shown in FIG. 5 includes a setting circuit 90, buffers 91 and 92, and a switch 93. The setting circuit 90 sets the electrical characteristics of the protection IC 5 according to the count value held in the counter 70. The setting circuit 90 is formed by a logic circuit. The setting circuit 90 includes, for example, a decoding circuit that outputs a switch signal indicating whether to turn on the switch 93 according to the count value held in the counter 70.

図示の形態では、設定回路９０は、カウンタ７０のカウント値に応じて、保護ＩＣ５の充電制御端子ＣＯＵＴの出力インピーダンスを変更する。出力インピーダンスは、保護ＩＣ５の電気的特性の一例である。設定回路９０は、例えば、カウント値が０のとき、スイッチ９３をオフとし、カウント値が１以上のとき、スイッチ９３をオンとする。スイッチ９３のオンにより、抵抗分を有するバッファ９１，９２が並列に接続されるので、充電制御端子ＣＯＵＴの出力インピーダンスが低下する。   In the illustrated form, the setting circuit 90 changes the output impedance of the charge control terminal COUT of the protection IC 5 according to the count value of the counter 70. The output impedance is an example of electrical characteristics of the protection IC 5. For example, the setting circuit 90 turns off the switch 93 when the count value is 0, and turns on the switch 93 when the count value is 1 or more. When the switch 93 is turned on, the buffers 91 and 92 having resistance are connected in parallel, so that the output impedance of the charge control terminal COUT is lowered.

したがって、検査装置等の外部装置２３は、充電制御端子ＣＯＵＴの出力インピーダンスの違いに応じて、カウンタ７０に記憶された異常検出回数を読み出すことができる。例えば、外部装置２３は、充電制御端子ＣＯＵＴの出力インピーダンスのモニタ値が第１の抵抗値である場合、異常検出回数は０回と認識でき、当該モニタ値が第１の抵抗値よりも低い第２の抵抗値である場合、異常検出回数は１回以上と認識できる。ただし、出力インピーダンスが変化しても、充電制御端子ＣＯＵＴから出力される電圧レベルは変化しないので、充電制御端子ＣＯＵＴの外部に接続されるスイッチ部７の動作に影響を及ぼさない。   Therefore, the external device 23 such as an inspection device can read the number of times of abnormality detection stored in the counter 70 according to the difference in output impedance of the charging control terminal COUT. For example, when the monitor value of the output impedance of the charge control terminal COUT is the first resistance value, the external device 23 can recognize that the number of abnormality detections is 0, and the monitor value is lower than the first resistance value. When the resistance value is 2, it can be recognized that the number of times of abnormality detection is one or more. However, even if the output impedance changes, the voltage level output from the charging control terminal COUT does not change, so that the operation of the switch unit 7 connected to the outside of the charging control terminal COUT is not affected.

なお、設定回路９０は、カウンタ７０のカウント値に応じて、保護ＩＣ５の放電制御端子ＤＯＵＴの出力インピーダンスを変更してもよい。この場合でも、外部装置２３は、放電制御端子ＤＯＵＴの出力インピーダンスのモニタ値の違いによって、カウンタ７０に記憶された異常検出回数を取得できる。   Note that the setting circuit 90 may change the output impedance of the discharge control terminal DOUT of the protection IC 5 according to the count value of the counter 70. Even in this case, the external device 23 can obtain the number of times of abnormality detection stored in the counter 70 based on the difference in the monitor value of the output impedance of the discharge control terminal DOUT.

図６は、二次電池保護集積回路の一部の第３の構成例の一例である。図６に示した設定回路９０は、カウンタ７０のカウント値に応じて、検出部１５の電気的特性と制御回路１８の電気的特性の少なくとも一方を変更する。検出部１５の電気的特性と制御回路１８の電気的特性は、いずれも、保護ＩＣ５の電気的特性の一例である。   FIG. 6 is an example of a third configuration example of part of the secondary battery protection integrated circuit. The setting circuit 90 illustrated in FIG. 6 changes at least one of the electrical characteristics of the detection unit 15 and the electrical characteristics of the control circuit 18 according to the count value of the counter 70. The electrical characteristics of the detection unit 15 and the electrical characteristics of the control circuit 18 are both examples of the electrical characteristics of the protection IC 5.

検出部１５は、電源端子ＶＤＤとグランド端子ＶＳＳとの間の電源電圧ＶＢを監視する。検出部１５は、例えば、上述の過充電検出回路又は過放電検出回路である。検出部１５は、電源電圧ＶＢを検出抵抗１６により分圧することによって電源電圧ＶＢを監視する。検出部１５は、電源電圧ＶＢを検出抵抗１６により分圧した電圧（分圧電圧ｂ）と基準電圧ＶＲＥＦとを比較する比較器１７を有し、比較器１７による比較結果信号ｃを制御回路１８に出力する。つまり、基準電圧ＶＲＥＦは、上述の過充電検出閾値Ｖｄｅｔ１に対応する電圧である。   The detection unit 15 monitors the power supply voltage VB between the power supply terminal VDD and the ground terminal VSS. The detection unit 15 is, for example, the above-described overcharge detection circuit or overdischarge detection circuit. The detection unit 15 monitors the power supply voltage VB by dividing the power supply voltage VB by the detection resistor 16. The detection unit 15 includes a comparator 17 that compares a voltage (divided voltage b) obtained by dividing the power supply voltage VB by the detection resistor 16 with a reference voltage VREF, and a control circuit 18 receives a comparison result signal c from the comparator 17. Output to. That is, the reference voltage VREF is a voltage corresponding to the above-described overcharge detection threshold Vdet1.

なお、検出部１５において、比較器１７が電流検出端子ＶＭとグランド端子ＶＳＳとの間の電流検出電圧ＶＩを監視する構成であれば、上述の放電過電流検出回路又は充電過電流検出回路を実現することができる。   If the detector 17 is configured to monitor the current detection voltage VI between the current detection terminal VM and the ground terminal VSS in the detection unit 15, the above-described discharge overcurrent detection circuit or charge overcurrent detection circuit is realized. can do.

制御回路１８は、比較器１７の比較結果信号ｃに基づいて、スイッチ部６又はスイッチ部７をオフさせることによって、過充電、過放電、放電過電流、充電過電流の少なくとも一つから二次電池２を保護する。   Based on the comparison result signal c of the comparator 17, the control circuit 18 turns off the switch unit 6 or the switch unit 7, so that at least one of overcharge, overdischarge, discharge overcurrent, and charge overcurrent is secondary. The battery 2 is protected.

設定回路９０は、カウンタ７０に保持されたカウント値を用いてトリミングを行うことによって、検出部１５の電気的特性の一つである検出特性を設定する。設定回路９０は、例えば、カウンタ７０に保持されたカウント値をデコードして出力するデコード回路を有する。設定回路９０は、このデコード回路の出力信号に応じて検出抵抗１６の抵抗値を選択することによって、電源端子ＶＤＤとグランド端子ＶＳＳとの間の電源電圧ＶＢの分圧比をトリミングする。これにより、検出部１５の過充電等の検出特性が設定変更される。   The setting circuit 90 sets a detection characteristic that is one of the electrical characteristics of the detection unit 15 by performing trimming using the count value held in the counter 70. The setting circuit 90 includes, for example, a decoding circuit that decodes and outputs a count value held in the counter 70. The setting circuit 90 trims the voltage dividing ratio of the power supply voltage VB between the power supply terminal VDD and the ground terminal VSS by selecting the resistance value of the detection resistor 16 according to the output signal of the decoding circuit. Thereby, the detection characteristics such as overcharge of the detection unit 15 are set and changed.

図７は、電気的特性の一つである検出特性の設定変更の一例を示す図である。設定回路９０は、カウント値が例えば１以上の所定値を超えた場合、過充電検出閾値Ｖｄｅｔ１の設定値を低下させ、過放電検出閾値Ｖｄｅｔ２の設定値を上昇させる。これにより、異常検出回数が当該所定値を超えた場合、電池パックの使用範囲を狭めることができる。その結果、ユーザの継続使用を制限することができる。なお、設定回路９０は、カウンタ７０に保持されたカウント値に応じて、放電過電流検出閾値Ｖｄｅｔ３と充電過電流検出閾値Ｖｄｅｔ４の少なくとも一方を変更してもよい。   FIG. 7 is a diagram illustrating an example of a change in setting of a detection characteristic that is one of electrical characteristics. For example, when the count value exceeds a predetermined value of 1 or more, the setting circuit 90 decreases the setting value of the overcharge detection threshold Vdet1 and increases the setting value of the overdischarge detection threshold Vdet2. Thereby, when the frequency | count of abnormality detection exceeds the said predetermined value, the use range of a battery pack can be narrowed. As a result, continuous use by the user can be restricted. Note that the setting circuit 90 may change at least one of the discharge overcurrent detection threshold Vdet3 and the charge overcurrent detection threshold Vdet4 according to the count value held in the counter 70.

図６において、設定回路９０は、カウンタ７０に保持されたカウント値に応じて、制御回路１８が信号を遅延させる遅延時間を設定してもよい。制御回路１８が信号を遅延させる遅延時間の具体例として、上述の、過充電検出遅延時間ｔＶｄｅｔ１、過放電検出遅延時間ｔＶｄｅｔ２、放電過電流検出遅延時間ｔＶｄｅｔ３、充電過電流検出遅延時間ｔＶｄｅｔ４などが挙げられる。   In FIG. 6, the setting circuit 90 may set a delay time for the control circuit 18 to delay the signal according to the count value held in the counter 70. Specific examples of the delay time that the control circuit 18 delays the signal include the above-described overcharge detection delay time tVdet1, overdischarge detection delay time tVdet2, discharge overcurrent detection delay time tVdet3, charge overcurrent detection delay time tVdet4, and the like. It is done.

図８は、電気的特性の一つである遅延時間の設定変更の一例を示す図である。設定回路９０は、カウント値が所定値を超えた場合、過充電検出遅延時間ｔＶｄｅｔ１の設定値を減少させる。これにより、電池パックの使用範囲を狭めることができる。これにより、異常検出回数が当該所定値を超えた場合、電池パックの使用範囲を狭めることができる。その結果、ユーザの継続使用を制限することができる。なお、設定回路９０は、カウンタ７０に保持されたカウント値に応じて、過放電検出遅延時間ｔＶｄｅｔ２、放電過電流検出遅延時間ｔＶｄｅｔ３、充電過電流検出遅延時間ｔＶｄｅｔ４の少なくとも一方を変更してもよい。   FIG. 8 is a diagram illustrating an example of setting change of delay time which is one of electrical characteristics. When the count value exceeds a predetermined value, the setting circuit 90 decreases the set value of the overcharge detection delay time tVdet1. Thereby, the use range of a battery pack can be narrowed. Thereby, when the frequency | count of abnormality detection exceeds the said predetermined value, the use range of a battery pack can be narrowed. As a result, continuous use by the user can be restricted. The setting circuit 90 may change at least one of the overdischarge detection delay time tVdet2, the discharge overcurrent detection delay time tVdet3, and the charge overcurrent detection delay time tVdet4 according to the count value held in the counter 70. .

図９は、二次電池保護集積回路の一部の一具体例を示す図である。図１０は、図９が示す二次電池保護集積回路の動作の一例を示すタイミングチャートである。図９は、センサ１２が受光センサの場合の一例を示す。   FIG. 9 is a diagram showing a specific example of a part of the secondary battery protection integrated circuit. FIG. 10 is a timing chart showing an example of the operation of the secondary battery protection integrated circuit shown in FIG. FIG. 9 shows an example when the sensor 12 is a light receiving sensor.

図９が示すセンサ１２は、フォトトランジスタ１２ａと抵抗素子１２ｂとが直列に接続された直列回路を有する。フォトトランジスタ１２ａは、外光を感知していない状態ではオフとなり、外光を感知している状態でオンとなる。   The sensor 12 shown in FIG. 9 has a series circuit in which a phototransistor 12a and a resistance element 12b are connected in series. The phototransistor 12a is turned off when no external light is sensed, and is turned on when the external light is sensed.

検出回路５０は、抵抗素子５３，５９と、センサ１２からの異常信号を検出する異常検出部５１と、外部装置２３からの初期化信号を検出する初期化検出部５２とを有する。   The detection circuit 50 includes resistance elements 53 and 59, an abnormality detection unit 51 that detects an abnormality signal from the sensor 12, and an initialization detection unit 52 that detects an initialization signal from the external device 23.

抵抗素子５３，５９は、電源端子ＶＤＤとグランド端子ＶＳＳとの間の中間電圧（例えば、電源電圧ＶＢを０．５倍した電圧）を生成する分圧回路の一例である。   The resistance elements 53 and 59 are an example of a voltage dividing circuit that generates an intermediate voltage (for example, a voltage obtained by multiplying the power supply voltage VB by 0.5) between the power supply terminal VDD and the ground terminal VSS.

異常検出部５１は、異常信号を検出したことを表す異常検出信号Ｓｄを出力する。異常検出部５１は、ＰＭＯＳ５６と、定電流源５７と、インバータ５８とを有する。ＰＭＯＳは、Ｐチャネル型ＭＯＳＦＥＴの略語を表す。   The abnormality detection unit 51 outputs an abnormality detection signal Sd indicating that an abnormality signal has been detected. The abnormality detection unit 51 includes a PMOS 56, a constant current source 57, and an inverter 58. PMOS represents an abbreviation for P-channel MOSFET.

異常検出部５１は、センサ１２が開封を検知すると、フォトトランジスタ１２ａがオフからオンに切り替わることにより、センサ入力端子ＳＴの論理レベルは、中間電圧レベルからハイレベルとなる。その結果、ＰＭＯＳ５６はオンからオフに切り替わるので、インバータ５８から出力される信号のレベルはローレベルからハイレベルに切り替わる。つまり、ハイレベルの異常検出信号Ｓｄがインバータ５８から出力される。   When the sensor 12 detects opening of the sensor 12, the abnormality detection unit 51 switches the phototransistor 12a from off to on, so that the logic level of the sensor input terminal ST changes from the intermediate voltage level to the high level. As a result, the PMOS 56 is switched from on to off, and the level of the signal output from the inverter 58 is switched from the low level to the high level. That is, the high level abnormality detection signal Sd is output from the inverter 58.

一方、初期化検出部５２は、初期化信号が検出されたことを表す初期化検出信号を出力する。初期化検出部５２は、ＮＭＯＳ５５と、定電流源５４とを有する。ＮＭＯＳは、Ｎチャネル型ＭＯＳＦＥＴの略語を表す。ＮＭＯＳ５５は、電源端子ＶＤＤとグランド端子ＶＳＳとの間の中間電圧が入力されることにより、オンしている。   On the other hand, the initialization detection unit 52 outputs an initialization detection signal indicating that the initialization signal has been detected. The initialization detection unit 52 includes an NMOS 55 and a constant current source 54. NMOS represents an abbreviation for N-channel MOSFET. The NMOS 55 is turned on when an intermediate voltage between the power supply terminal VDD and the ground terminal VSS is input.

初期化検出部５２は、外部装置２３の入出力ポートからチェック端子１３にローレベルの初期化信号が入力されると、センサ入力端子ＳＴの論理レベルは、中間電圧レベルからローレベルとなる。その結果、ＮＭＯＳ５５はオンからオフに切り替わるので、ＮＭＯＳ５５から出力される信号のレベルはローレベルからハイレベルに切り替わる。つまり、ハイレベルの初期化検出信号がＮＭＯＳ５５から出力される。   When a low-level initialization signal is input to the check terminal 13 from the input / output port of the external device 23, the initialization detection unit 52 changes the logic level of the sensor input terminal ST from the intermediate voltage level to the low level. As a result, the NMOS 55 is switched from on to off, and the level of the signal output from the NMOS 55 is switched from the low level to the high level. That is, a high level initialization detection signal is output from the NMOS 55.

遅延回路６０は、異常検出信号Ｓｄに対して遅延したパルスＣＫを出力するタイマ６１を有する。タイマ６１は、異常検出信号Ｓｄを遅延時間ｔ１以上検出した場合、１ショットのパルスＣＫを出力する。   The delay circuit 60 includes a timer 61 that outputs a pulse CK delayed with respect to the abnormality detection signal Sd. The timer 61 outputs a one-shot pulse CK when the abnormality detection signal Sd is detected for a delay time t1 or longer.

遅延回路６０は、初期化検出信号に対して遅延したパルスＣＫを出力するタイマ６２を有する。タイマ６２は、初期化検出信号を遅延時間ｔＲ以上検出した場合、ハイレベルのリセット信号ＲＳを出力する（図１０参照）。   The delay circuit 60 includes a timer 62 that outputs a pulse CK delayed with respect to the initialization detection signal. The timer 62 outputs a high level reset signal RS when the initialization detection signal is detected for a delay time tR or longer (see FIG. 10).

カウンタ７０は、複数（図示の場合、４つ）の縦続接続されたＴフリップフロップ７１，７２，７３，７４を有する。Ｔフリップフロップ７１，７２，７３，７４は、それぞれ、入力端子Ｔ、出力端子Ｑ及びクリア端子Ｃを有し、入力端子Ｔに与えられる論理が１周期変化するたびに出力端子Ｑのレベルが反転するように動作する。カウンタ７０は、異常検出回数が８（＝２（４−１））回に達すると、最後段のフリップフロップ７４からキャリー（ハイレベルのキャリオーバー信号）を出力する。 The counter 70 has a plurality (four in the illustrated case) of cascaded T flip-flops 71, 72, 73, 74. The T flip-flops 71, 72, 73, and 74 each have an input terminal T, an output terminal Q, and a clear terminal C, and the level of the output terminal Q is inverted every time the logic applied to the input terminal T changes by one cycle. To work. When the number of abnormality detection reaches 8 (= 2 (4-1) ) times, the counter 70 outputs a carry (high-level carryover signal) from the flip-flop 74 at the last stage.

図９には、カウント禁止回路８７が示されている。カウント禁止回路８７は、カウンタ７０から出力されるキャリーに基づいて、カウンタ７０によるパルスＣＫのカウントを停止させる上述の停止回路８０（図４等参照）の一つである。カウント禁止回路８７は、カウンタ７０から出力されるキャリーに基づいて、カウンタ７０がパルスＣＫをカウントすることを禁止する。これにより、キャリーの出力後にパルスＣＫがノイズ等により入力されても、カウンタ７０がそのパルスＣＫをカウントすることを防止することができる。   FIG. 9 shows a count prohibiting circuit 87. The count prohibition circuit 87 is one of the above-described stop circuits 80 (see FIG. 4 and the like) that stops the counting of the pulse CK by the counter 70 based on the carry output from the counter 70. The count prohibition circuit 87 prohibits the counter 70 from counting the pulse CK based on the carry output from the counter 70. Thus, even if the pulse CK is input due to noise or the like after the carry is output, the counter 70 can be prevented from counting the pulse CK.

カウント禁止回路８７は、例えば、カウンタ７０がパルスＣＫをカウントすることを禁止するため、カウンタ７０にパルスＣＫが入力される経路（具体的には、初段のフリップフロップ７１の入力部）の電位を固定する。図９の形態では、カウント禁止回路８７は、論理和回路７９を有する。論理和回路７９は、パルスＣＫとカウンタ７０の最後段のフリップフロップ７４からの出力信号との論理和を演算する。これにより、キャリーの出力後、カウンタ７０の入力レベルはハイレベルに固定される。   For example, the count prohibition circuit 87 prohibits the counter 70 from counting the pulse CK, so that the potential of the path through which the pulse CK is input to the counter 70 (specifically, the input part of the flip-flop 71 at the first stage) is set. Fix it. In the form of FIG. 9, the count prohibition circuit 87 has an OR circuit 79. The OR circuit 79 calculates the OR of the pulse CK and the output signal from the flip-flop 74 at the last stage of the counter 70. Thereby, after the carry is output, the input level of the counter 70 is fixed to the high level.

図９には、検出禁止回路８６が示されている。検出禁止回路８６は、カウンタ７０から出力されるキャリーに基づいて、検出回路５０が異常信号を検出することを禁止する。これにより、キャリーの出力後にセンサ１２から異常信号が新たに入力されても、異常検出信号Ｓｄが検出回路５０から新たに出力されることを防止することができる。   FIG. 9 shows a detection prohibition circuit 86. The detection prohibition circuit 86 prohibits the detection circuit 50 from detecting an abnormal signal based on the carry output from the counter 70. Thereby, even if an abnormal signal is newly input from the sensor 12 after the carry is output, it is possible to prevent the abnormal detection signal Sd from being newly output from the detection circuit 50.

検出禁止回路８６は、例えば、検出回路５０が異常信号を検出することを禁止するため、検出回路５０に異常信号が入力される経路（具体的には、センサ入力端子ＳＴ）の電位を固定する。図９の形態では、検出禁止回路８６は、インバータ８５と、ＰＭＯＳ８４とを有する。インバータ８５は、カウンタ７０の出力信号を反転させる。検出禁止回路８６は、キャリーが検出されると（ハイレベルのキャリーオーバー信号がインバータ８５に入力されると）、ＰＭＯＳ８４をオンさせる。これにより、センサ入力端子ＳＴがハイレベルにプルアップされる。よって、キャリーの出力後、検出回路５０の入力レベルはハイレベルに固定される。   For example, the detection prohibition circuit 86 fixes the potential of the path (specifically, the sensor input terminal ST) through which the abnormal signal is input to the detection circuit 50 in order to prohibit the detection circuit 50 from detecting the abnormal signal. . In the form of FIG. 9, the detection prohibition circuit 86 includes an inverter 85 and a PMOS 84. Inverter 85 inverts the output signal of counter 70. When a carry is detected (when a high-level carry-over signal is input to the inverter 85), the detection prohibiting circuit 86 turns on the PMOS 84. As a result, the sensor input terminal ST is pulled up to a high level. Therefore, after the carry is output, the input level of the detection circuit 50 is fixed to the high level.

次に、カウンタ７０に記録されている異常検出回数のデータ読み出し方法について説明する。   Next, a method for reading the data of the number of abnormality detections recorded in the counter 70 will be described.

カウンタ７０は、桁上がり時にキャリーを出力する。外部装置２３は、チェック端子１３に入力するチェックパルスｅの数を、カウンタ７０からキャリーが出力されるまでカウントする。外部装置２３は、センサ入力端子ＳＴがハイレベルに固定されたことを入出力ポートによって検知することによって、カウンタ７０からキャリーが出力されたことを検出できる。   The counter 70 outputs a carry when carrying. The external device 23 counts the number of check pulses e input to the check terminal 13 until a carry is output from the counter 70. The external device 23 can detect that the carry is output from the counter 70 by detecting that the sensor input terminal ST is fixed at the high level by the input / output port.

ここで、カウンタ７０のキャリーが検出されるまでにカウンタ７０に入力するチェックパルスｅの数をＸとする。また、カウンタ７０に保持されているカウント値をＹとする。また、カウンタ７０のフリップフロップの縦続接続数をｎとする。この場合、『Ｙ＝２（ｎ−１）−Ｘ』という関係が成立する。外部装置２３は、関係式『Ｙ＝２（ｎ−１）−Ｘ』に従って、チェックパルスｅを入力される前の状態でカウンタ７０に保持されているカウント値Ｙを算出できる。つまり、外部装置２３は、カウント値Ｙを外部から読み出すことができる。 Here, let X be the number of check pulses e input to the counter 70 before the carry of the counter 70 is detected. In addition, the count value held in the counter 70 is assumed to be Y. The number of cascaded flip-flops of the counter 70 is n. In this case, the relationship “Y = 2 (n−1) −X” is established. The external device 23 can calculate the count value Y held in the counter 70 in a state before the check pulse e is input according to the relational expression “Y = 2 (n−1) −X”. That is, the external device 23 can read the count value Y from the outside.

例えば図１０は、チェックパルスｅを入力される前の状態Ｔａでカウンタ７０に保持されているカウント値Ｙが３の場合を示す。外部装置２３は、５個のチェックパルスｅを入力した段階でセンサ入力端子ＳＴがハイレベルに固定された場合、異常検出回数を表すカウント値Ｙが３であると検出できる。   For example, FIG. 10 shows a case where the count value Y held in the counter 70 is 3 in the state Ta before the check pulse e is input. The external device 23 can detect that the count value Y representing the number of times of abnormality detection is 3 when the sensor input terminal ST is fixed at a high level when five check pulses e are input.

以上、電池パック、二次電池保護集積回路、二次電池保護装置及びデータ読み出し方法を実施形態により説明したが、本発明は上記実施形態に限定されるものではない。他の実施形態の一部又は全部との組み合わせや置換などの種々の変形及び改良が、本発明の範囲内で可能である。   As described above, the battery pack, the secondary battery protection integrated circuit, the secondary battery protection device, and the data reading method have been described according to the embodiments. However, the present invention is not limited to the above embodiments. Various modifications and improvements such as combinations and substitutions with some or all of the other embodiments are possible within the scope of the present invention.

例えば、カバーの開封を検知するセンサは、受光センサに限られない。センサは、例えば、ケースの開封によって接点が物理的に切り替わる機械的スイッチでもよい。例えば、リミットスイッチ、マイクロスイッチなどが挙げられる。   For example, a sensor that detects opening of a cover is not limited to a light receiving sensor. The sensor may be, for example, a mechanical switch whose contact is physically switched by opening the case. For example, a limit switch, a micro switch, etc. are mentioned.

センサ１２の個数は、一つでも複数でもよい。複数のセンサ１２が、一つのセンサ入力端子ＳＴに共通に接続されてもよいし、複数のセンサ１２が、それぞれ、異なる複数のセンサ入力端子ＳＴに接続されてもよい。   The number of sensors 12 may be one or more. The plurality of sensors 12 may be commonly connected to one sensor input terminal ST, or the plurality of sensors 12 may be respectively connected to different sensor input terminals ST.

また、例えば、充電制御トランジスタと放電制御トランジスタの配置位置は、図示の位置に対して互いに置換されてもよい。また、スイッチ回路は、保護ＩＣに内蔵されてもよい。   Further, for example, the arrangement positions of the charge control transistor and the discharge control transistor may be mutually replaced with respect to the illustrated position. The switch circuit may be built in the protection IC.

１ 電池パック
２ 二次電池
３ 電池監視モジュール
４ 基板
５ 保護ＩＣ
６，７ スイッチ部
８ 負荷
１２ センサ
１３ チェック端子
１４ スイッチ回路
１５ 検出部
１８ 制御回路
２０ 電子機器
２１ 筐体
２２ カバー
２３ 外部装置
５０ 検出回路
６０ 遅延回路
７０ カウンタ
８０ 停止回路
８６ 検出禁止回路
８７ カウント禁止回路 1 Battery Pack 2 Secondary Battery 3 Battery Monitoring Module 4 Board 5 Protection IC
6, 7 Switch unit 8 Load 12 Sensor 13 Check terminal 14 Switch circuit 15 Detection unit 18 Control circuit 20 Electronic device 21 Housing 22 Cover 23 External device 50 Detection circuit 60 Delay circuit 70 Counter 80 Stop circuit 86 Detection prohibition circuit 87 Count prohibition circuit

Claims (11)

二次電池と、前記二次電池を保護する二次電池保護集積回路とを備えた電池パックであって、
前記電池パック又は前記電池パックを搭載する電子機器の異常を検知したことを表す異常信号を出力する少なくとも一つのセンサと、
前記異常信号を検出したことを表す異常検出信号を出力する検出回路と、
前記異常検出信号に対して遅延したパルスを出力する遅延回路と、
前記パルスが生成された回数をカウントするＮビット（Ｎは１よりも大きな整数）以上のカウンタとを備え、
前記カウンタは、２（Ｎ−１）のカウントまでに動作を停止する、電池パック。 A battery pack comprising a secondary battery and a secondary battery protection integrated circuit for protecting the secondary battery,
At least one sensor that outputs an abnormality signal indicating that an abnormality of the battery pack or an electronic device including the battery pack is detected;
A detection circuit that outputs an abnormality detection signal indicating that the abnormality signal has been detected;
A delay circuit that outputs a pulse delayed with respect to the abnormality detection signal;
A counter of N bits (N is an integer greater than 1) or more that counts the number of times the pulse has been generated,
The counter is a battery pack that stops operation by 2 (N-1) counts. 前記カウンタから出力されるキャリーに基づいて、前記カウンタによる前記パルスのカウントを停止させる停止回路を備える、請求項１に記載の電池パック。   The battery pack according to claim 1, further comprising: a stop circuit that stops counting of the pulses by the counter based on a carry output from the counter. 前記停止回路は、前記検出回路に前記異常信号を入力する経路と前記カウンタに前記パルスを入力する経路の少なくとも一方の電位を固定する、請求項２に記載の電池パック。   The battery pack according to claim 2, wherein the stop circuit fixes a potential of at least one of a path for inputting the abnormal signal to the detection circuit and a path for inputting the pulse to the counter. 前記カウンタに保持されたカウント値に応じて、前記二次電池保護集積回路の電気的特性を設定する設定回路を備える、請求項１から３のいずれか一項に記載の電池パック。   4. The battery pack according to claim 1, further comprising a setting circuit that sets electrical characteristics of the secondary battery protection integrated circuit according to a count value held in the counter. 5. 前記二次電池保護集積回路は、前記二次電池の過充電、過放電、放電過電流、充電過電流の少なくとも一つを検出する検出部と、前記検出部による検出結果に応じて、少なくとも一つの制御端子から制御信号を出力する制御回路とを有し、
前記電気的特性は、前記検出部の電気的特性、前記制御回路の電気的特性、前記制御端子の出力インピーダンスの少なくとも一つである、請求項４に記載の電池パック。 The secondary battery protection integrated circuit includes at least one detection unit that detects at least one of overcharge, overdischarge, discharge overcurrent, and charge overcurrent of the secondary battery, and at least one of the detection results by the detection unit. A control circuit that outputs a control signal from one control terminal,
The battery pack according to claim 4, wherein the electrical characteristic is at least one of an electrical characteristic of the detection unit, an electrical characteristic of the control circuit, and an output impedance of the control terminal. 前記センサは、前記電池パック又は前記電池パックを覆うカバーの開封を検知した場合、前記異常信号を出力する、請求項１から５のいずれか一項に記載の電池パック。   The battery pack according to any one of claims 1 to 5, wherein the sensor outputs the abnormality signal when detecting the opening of the battery pack or a cover covering the battery pack. 前記センサは、前記開封を検知する受光センサである、請求項６に記載の電池パック。   The battery pack according to claim 6, wherein the sensor is a light receiving sensor that detects the opening. 前記センサは、前記開封を検知する機械的スイッチである、請求項６に記載の電池パック。   The battery pack according to claim 6, wherein the sensor is a mechanical switch that detects the opening. 二次電池を保護する二次電池保護集積回路であって、
前記二次電池を内蔵する電池パック又は前記電池パックを搭載する電子機器の異常を検知したことを表す異常信号を検出し、前記異常信号を検出したことを表す異常検出信号を出力する検出回路と、
前記異常検出信号に対して遅延したパルスを出力する遅延回路と、
前記パルスが生成された回数をカウントするＮビット（Ｎは１よりも大きな整数）以上のカウンタとを備え、
前記カウンタは、２（Ｎ−１）のカウントまでに動作を停止する、二次電池保護集積回路。 A secondary battery protection integrated circuit for protecting a secondary battery,
A detection circuit that detects an abnormality signal indicating that an abnormality of a battery pack including the secondary battery or an electronic device including the battery pack is detected, and outputs an abnormality detection signal indicating that the abnormality signal is detected; ,
A delay circuit that outputs a pulse delayed with respect to the abnormality detection signal;
A counter of N bits (N is an integer greater than 1) or more that counts the number of times the pulse has been generated,
The counter is a secondary battery protection integrated circuit that stops operation by 2 (N-1) counts. 二次電池に接続されるスイッチ回路と、前記スイッチ回路を制御することによって前記二次電池を保護する二次電池保護集積回路とを備えた電池監視モジュールであって、
前記二次電池保護集積回路は、
前記二次電池を内蔵する電池パック又は前記電池パックを搭載する電子機器の異常を検知したことを表す異常信号を検出し、前記異常信号を検出したことを表す異常検出信号を出力する検出回路と、
前記異常検出信号に対して遅延したパルスを出力する遅延回路と、
前記パルスが生成された回数をカウントするＮビット（Ｎは１よりも大きな整数）以上のカウンタとを備え、
前記カウンタは、２（Ｎ−１）のカウントまでに動作を停止する、電池監視モジュール。 A battery monitoring module comprising: a switch circuit connected to a secondary battery; and a secondary battery protection integrated circuit that protects the secondary battery by controlling the switch circuit,
The secondary battery protection integrated circuit is:
A detection circuit that detects an abnormality signal indicating that an abnormality of a battery pack including the secondary battery or an electronic device including the battery pack is detected, and outputs an abnormality detection signal indicating that the abnormality signal is detected; ,
A delay circuit that outputs a pulse delayed with respect to the abnormality detection signal;
A counter of N bits (N is an integer greater than 1) or more that counts the number of times the pulse has been generated,
The battery monitoring module, wherein the counter stops operation by 2 (N-1) counts. 二次電池を保護する二次電池保護集積回路からデータを読み出すデータ読み出し方法であって、
前記二次電池保護集積回路は、
前記二次電池を内蔵する電池パック又は前記電池パックを搭載する電子機器の異常を検知したことを表す異常信号が入力される入力端子と、
前記入力端子に入力された前記異常信号を検出したことを表す異常検出信号を出力する検出回路と、
前記異常検出信号に対して遅延したパルスを出力する遅延回路と、
前記パルスが生成された回数をカウントするＮビット（Ｎは１よりも大きな整数）以上のカウンタとを備え、
前記カウンタは、２（Ｎ−１）のカウントまでに動作を停止し、
前記入力端子にチェックパルスを入力し、前記カウンタからキャリーが出力されるまでの前記チェックパルスをカウントする、データ読み出し方法。 A data reading method for reading data from a secondary battery protection integrated circuit for protecting a secondary battery,
The secondary battery protection integrated circuit is:
An input terminal to which an abnormality signal indicating that an abnormality of a battery pack incorporating the secondary battery or an electronic device including the battery pack is detected is input;
A detection circuit that outputs an abnormality detection signal indicating that the abnormality signal input to the input terminal is detected;
A delay circuit that outputs a pulse delayed with respect to the abnormality detection signal;
A counter of N bits (N is an integer greater than 1) or more that counts the number of times the pulse has been generated,
The counter stops operating by 2 (N-1) counts,
A data reading method in which a check pulse is input to the input terminal and the check pulse is counted until a carry is output from the counter.
JP2017070238A 2017-03-31 2017-03-31 Battery pack, secondary battery protection integrated circuit, battery monitoring module, and data reading method Active JP6659968B2 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2017070238A JP6659968B2 (en) 2017-03-31 2017-03-31 Battery pack, secondary battery protection integrated circuit, battery monitoring module, and data reading method
KR1020180013791A KR102462197B1 (en) 2017-03-31 2018-02-05 Battery pack, secondary battery protection integrated circuit, battery monitoring module and data reading method
US15/911,308 US11159030B2 (en) 2017-03-31 2018-03-05 Battery pack, secondary battery protecting integrated circuit, battery monitoring module, and data reading method
TW107109058A TWI760455B (en) 2017-03-31 2018-03-16 Battery set, secondary battery protecting integrated circuit, battery monitoring module, and information readout method
CN201810283892.9A CN108695919B (en) 2017-03-31 2018-04-02 Battery pack, secondary battery protection integrated circuit, battery monitoring module and data reading method
JP2020013563A JP6802509B2 (en) 2017-03-31 2020-01-30 Semiconductor integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017070238A JP6659968B2 (en) 2017-03-31 2017-03-31 Battery pack, secondary battery protection integrated circuit, battery monitoring module, and data reading method

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2020013563A Division JP6802509B2 (en) 2017-03-31 2020-01-30 Semiconductor integrated circuit

Publications (2)

Publication Number Publication Date
JP2018174045A true JP2018174045A (en) 2018-11-08
JP6659968B2 JP6659968B2 (en) 2020-03-04

Family

ID=63672482

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2017070238A Active JP6659968B2 (en) 2017-03-31 2017-03-31 Battery pack, secondary battery protection integrated circuit, battery monitoring module, and data reading method
JP2020013563A Active JP6802509B2 (en) 2017-03-31 2020-01-30 Semiconductor integrated circuit

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2020013563A Active JP6802509B2 (en) 2017-03-31 2020-01-30 Semiconductor integrated circuit

Country Status (5)

Country Link
US (1) US11159030B2 (en)
JP (2) JP6659968B2 (en)
KR (1) KR102462197B1 (en)
CN (1) CN108695919B (en)
TW (1) TWI760455B (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022529852A (en) * 2019-04-26 2022-06-24 ザ・ノコ・カンパニー Lithium-ion battery management system (BMS) with tilted arrangement
US12040457B2 (en) 2019-04-26 2024-07-16 The Noco Company Lithium-ion battery management system (BMS) having diagonal arrangement
JP2025503343A (en) * 2022-01-18 2025-02-04 イノサイエンス （スーチョウ） セミコンダクター カンパニー リミテッド Nitride-based bidirectional switching device for battery management and method of manufacture thereof

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111130057A (en) * 2018-11-01 2020-05-08 华润微电子（重庆）有限公司 A bidirectional overcurrent protection circuit and a bidirectional overcurrent protection method
TWI764440B (en) * 2020-12-15 2022-05-11 國家中山科學研究院 Battery testing system safety protection device and method
JP7423573B2 (en) * 2021-04-28 2024-01-29 富士フイルムヘルスケア株式会社 Ultrasonic probe and ultrasound diagnostic equipment

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0552945U (en) * 1991-12-18 1993-07-13 日本電気ホームエレクトロニクス株式会社 Runaway monitoring device
JP2000259125A (en) * 1999-03-04 2000-09-22 Pioneer Electronic Corp Capacitive light emitting element display device and its driving method
JP2005018009A (en) * 2003-06-06 2005-01-20 Hachiken Denshi:Kk Enclosure sealing device
JP2008204878A (en) * 2007-02-22 2008-09-04 Sony Corp Battery pack and detection method
JP2009303364A (en) * 2008-06-12 2009-12-24 Toyota Motor Corp Electric vehicle
JP2011023317A (en) * 2009-07-21 2011-02-03 Lenovo Singapore Pte Ltd Protection element and protection system for storage battery
JP2011055647A (en) * 2009-09-02 2011-03-17 Nec Saitama Ltd Battery pack, and device, system and method for monitoring battery pack
JP2011188606A (en) * 2010-03-08 2011-09-22 Ryobi Ltd Control circuit of battery pack
JPWO2010035567A1 (en) * 2008-09-29 2012-02-23 ミツミ電機株式会社 Mobile device, battery pack, display control method, display control program
WO2013179345A1 (en) * 2012-05-31 2013-12-05 三洋電機株式会社 Control apparatus
WO2017043248A1 (en) * 2015-09-11 2017-03-16 日立工機株式会社 Battery diagnosis device and battery pack

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0137694B1 (en) * 1994-12-31 1998-06-15 김주용 Pulse signal transmission circuit
KR20000052087A (en) * 1999-01-29 2000-08-16 에릭 발리베 Apparatus for prevention over discharge of battery
JP3657191B2 (en) * 2000-12-07 2005-06-08 シャープ株式会社 Up / down gray code counter and solid-state imaging device having the same
JP2003174720A (en) * 2001-09-28 2003-06-20 Mitsumi Electric Co Ltd Protection circuit for secondary battery and protection circuit IC
JP4098279B2 (en) * 2004-07-05 2008-06-11 セイコーインスツル株式会社 Battery protection circuit
US7557540B2 (en) * 2006-01-23 2009-07-07 O2Micro International Ltd. Capacity measurement system for a battery with open circuit voltage detection
JP2007273315A (en) 2006-03-31 2007-10-18 Sanyo Electric Co Ltd Pack battery
TWI381570B (en) 2006-03-31 2013-01-01 三洋電機股份有限公司 Clam battery
JP5064746B2 (en) * 2006-09-13 2012-10-31 株式会社リコー SECONDARY BATTERY PROTECTION SEMICONDUCTOR DEVICE, BATTERY PACK AND ELECTRONIC DEVICE CONTAINING THE SECONDARY BATTERY PROTECTION SEMICONDUCTOR
JP4546445B2 (en) * 2006-12-21 2010-09-15 セイコーインスツル株式会社 Rechargeable power supply device and semiconductor device
JP4398489B2 (en) * 2007-05-29 2010-01-13 レノボ・シンガポール・プライベート・リミテッド Battery pack, device, and charge control method
JP5006138B2 (en) * 2007-08-29 2012-08-22 セイコーインスツル株式会社 Charge / discharge control circuit and rechargeable power supply
JP5396825B2 (en) * 2008-11-14 2014-01-22 ミツミ電機株式会社 Protection circuit
KR101691051B1 (en) * 2009-01-14 2016-12-29 미쓰미덴기가부시기가이샤 Protection/monitor circuit and battery pack
JP2010218704A (en) 2009-03-13 2010-09-30 Panasonic Corp Battery pack
TWI376869B (en) * 2009-04-13 2012-11-11 Anpec Electronics Corp Direct current converter
CN201654915U (en) * 2009-11-27 2010-11-24 重庆工商大学 An Economical and Practical Alarm Signal Recorder
US9140761B2 (en) * 2009-12-25 2015-09-22 Toyota Jidosha Kabushiki Kaisha Battery pack failure detection device
JP2015535334A (en) * 2012-08-10 2015-12-10 バテル・メモリアル・インスティテュートＢａｔｔｅｌｌｅ Ｍｅｍｏｒｉａｌ Ｉｎｓｔｉｔｕｔｅ Optical monitoring of battery health
KR20140066279A (en) * 2012-11-22 2014-06-02 미쓰미덴기가부시기가이샤 Battery protection circuit and battery protection apparatus and battery pack
CN103033228B (en) * 2012-12-14 2016-06-01 中国电子科技集团公司第四十七研究所 A kind of two-line flow detection electronic device
JP6251147B2 (en) * 2014-09-29 2017-12-20 富士フイルム株式会社 Electronic cassette and method of operating electronic cassette

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0552945U (en) * 1991-12-18 1993-07-13 日本電気ホームエレクトロニクス株式会社 Runaway monitoring device
JP2000259125A (en) * 1999-03-04 2000-09-22 Pioneer Electronic Corp Capacitive light emitting element display device and its driving method
JP2005018009A (en) * 2003-06-06 2005-01-20 Hachiken Denshi:Kk Enclosure sealing device
JP2008204878A (en) * 2007-02-22 2008-09-04 Sony Corp Battery pack and detection method
JP2009303364A (en) * 2008-06-12 2009-12-24 Toyota Motor Corp Electric vehicle
JPWO2010035567A1 (en) * 2008-09-29 2012-02-23 ミツミ電機株式会社 Mobile device, battery pack, display control method, display control program
JP2011023317A (en) * 2009-07-21 2011-02-03 Lenovo Singapore Pte Ltd Protection element and protection system for storage battery
JP2011055647A (en) * 2009-09-02 2011-03-17 Nec Saitama Ltd Battery pack, and device, system and method for monitoring battery pack
JP2011188606A (en) * 2010-03-08 2011-09-22 Ryobi Ltd Control circuit of battery pack
WO2013179345A1 (en) * 2012-05-31 2013-12-05 三洋電機株式会社 Control apparatus
WO2017043248A1 (en) * 2015-09-11 2017-03-16 日立工機株式会社 Battery diagnosis device and battery pack

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022529852A (en) * 2019-04-26 2022-06-24 ザ・ノコ・カンパニー Lithium-ion battery management system (BMS) with tilted arrangement
JP7308289B2 (en) 2019-04-26 2023-07-13 ザ・ノコ・カンパニー Lithium-ion battery management system (BMS) with tilted arrangement
US12040457B2 (en) 2019-04-26 2024-07-16 The Noco Company Lithium-ion battery management system (BMS) having diagonal arrangement
JP2025503343A (en) * 2022-01-18 2025-02-04 イノサイエンス （スーチョウ） セミコンダクター カンパニー リミテッド Nitride-based bidirectional switching device for battery management and method of manufacture thereof

Also Published As

Publication number Publication date
TWI760455B (en) 2022-04-11
CN108695919B (en) 2024-03-12
JP6802509B2 (en) 2020-12-16
CN108695919A (en) 2018-10-23
TW201838280A (en) 2018-10-16
JP2020074321A (en) 2020-05-14
KR20180111498A (en) 2018-10-11
JP6659968B2 (en) 2020-03-04
US20180287399A1 (en) 2018-10-04
US11159030B2 (en) 2021-10-26
KR102462197B1 (en) 2022-11-02

Similar Documents

Publication Publication Date Title
JP6802509B2 (en) Semiconductor integrated circuit
US6501248B2 (en) Charge/discharge protection apparatus having a charge-state overcurrent detector, and battery pack including the same
JP4667157B2 (en) Secondary battery protection semiconductor device
US7816890B2 (en) Semiconductor unit for protecting secondary battery, battery pack having the semiconductor unit built-in and electronic apparatus using it
JP5900598B1 (en) Secondary battery protection circuit, secondary battery protection device, battery pack, and data writing method
US10749358B2 (en) Rechargeable battery protection integrated circuit, rechargeable battery protection device, and battery pack
JP5428675B2 (en) Secondary battery protection circuit, battery pack and electronic equipment
JP5396825B2 (en) Protection circuit
JP2023138541A (en) Secondary battery protection device, battery pack, and secondary battery protection device control method
JP2016082832A (en) Battery protection circuit, battery protection device, and battery pack
US20250141243A1 (en) Temperature detection circuit, chip, and system
JP2002176730A (en) Charge / discharge protection circuit, battery pack incorporating the charge / discharge protection circuit, and electronic device using the battery pack
JP3948435B2 (en) Secondary battery protection IC and battery pack and electronic device using the same
JP6492740B2 (en) Battery protection circuit, battery protection device, and battery pack
JP3794547B2 (en) Semiconductor device having test function, charge / discharge protection circuit, battery pack incorporating the charge / discharge protection circuit, and electronic apparatus using the battery pack
JP4535910B2 (en) Secondary battery protection circuit, battery pack and electronic device
JP2014011733A (en) Delay circuit and semiconductor device
CN107872082A (en) Semiconductor integrated circuit
JP4049184B2 (en) Charge / discharge protection circuit, battery pack incorporating the charge / discharge protection circuit, and electronic device using the battery pack
JP2024099973A (en) Temperature sensor sharing system, secondary battery protection integrated circuit, battery device, and temperature detection method
WO2025169735A1 (en) Battery monitoring module and power supply system

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181016

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190730

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200120

R150 Certificate of patent or registration of utility model

Ref document number: 6659968

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150