[go: up one dir, main page]

JP2018170458A - 高出力素子 - Google Patents

高出力素子 Download PDF

Info

Publication number
JP2018170458A
JP2018170458A JP2017068192A JP2017068192A JP2018170458A JP 2018170458 A JP2018170458 A JP 2018170458A JP 2017068192 A JP2017068192 A JP 2017068192A JP 2017068192 A JP2017068192 A JP 2017068192A JP 2018170458 A JP2018170458 A JP 2018170458A
Authority
JP
Japan
Prior art keywords
layer
gallium nitride
nitride layer
semiconductor layer
nitride semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017068192A
Other languages
English (en)
Inventor
憲一 杉田
Kenichi Sugita
憲一 杉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Infrastructure Systems and Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Infrastructure Systems and Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Infrastructure Systems and Solutions Corp filed Critical Toshiba Corp
Priority to JP2017068192A priority Critical patent/JP2018170458A/ja
Priority to US15/873,102 priority patent/US20180286973A1/en
Publication of JP2018170458A publication Critical patent/JP2018170458A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/473—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT
    • H10D30/4732—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT using Group III-V semiconductor material
    • H10W44/20—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H10P14/24—
    • H10P14/2903—
    • H10P14/2904—
    • H10P14/2905—
    • H10P14/2908—
    • H10P14/2914—
    • H10P14/2921—
    • H10P14/3216—
    • H10P14/3416—

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

【課題】結晶性の良いチャネル層を有し、キャリアである電子の移動度が高移動度であり、高密度の２次元電子ガス（２ＤＥＧ）を有する、高出力素子を提供する。【解決手段】高出力素子は、窒化Ｇａ層である第１の窒化物半導体層２０と、第１の窒化物半導体層２０上に、Ｉｎ元素を含有し、膜厚が０．２６〜１００ｎｍの範囲内に形成された第２の窒化物半導体層３０と、第２の窒化物半導体層３０上に形成され、Ａｌ元素を含有した第３の窒化物半導体層４０と、を具備している。【選択図】図１

Description

本発明の実施形態は、高出力素子に関する。
従来、高出力素子（一例としてＨＥＭＴ（High Electron Mobility Transistor））には窒化物半導体層のＧａＮ層と窒化物半導体層ＡｌＧａＮ層との間に窒化物半導体層のＩｎＧａＮを厚く形成した構造の物がある。
しかし、ＩｎＧａＮ層を厚く形成すると、ＧａＮ層とＩｎＧａＮ層との格子間の接続が切断され、ＩｎＧａＮ層が緩和される。ＩｎＧａＮ層が緩和されると、格子間の欠陥の発生など結晶構造に乱れが生じ、キャリアである電子の散乱が発生する。このため、ＩｎＧａＮ層とＡｌＧａＮ層との界面における２次元電子ガス（2 Dimensional Electron Gas、２ＤＥＧ）の電子移動度が低下する、電子密度が低下する、という問題があった。
特表２００４−５１５９０９号公報
本発明が解決しようとする課題は、結晶性の良いチャネル層を有し、高移動度で高密度の２次元電子ガスを有する、高出力素子を提供する。
上記課題を解決するため、実施形態の高出力素子は、第１の窒化物半導体層と、前記第１の窒化物半導体層上に、Ｉｎ元素を含有し、膜厚が０．２６〜１００ｎｍの範囲内に形成された第２の窒化物半導体層と、前記第２の窒化物半導体層上に形成された第３の窒化物半導体層と、を具備している。
実施形態である高出力素子の断面図。 実施形態の伝導帯のバンド図。 実施形態の格子間距離とバンドギャップの相関図。 実施形態の窒化物半導体層の格子結合の図。 実施形態の変形例の断面図。 実施形態の変形例の格子間距離とバンドギャップの相関図。
以下、高出力素子の実施形態を図面に基づき説明する。
（実施形態）
図１は実施形態である高出力素子１００の断面図である。図１（ａ）は本実施形態の基板１０上に積層された各窒化物半導体層の構造であり、図１（ｂ）は窒化物半導体層上に電極を接続した、高出力素子１００の図である。
実施形態は基板１０の上に窒化ガリウム層（ＧａＮ層、第１の窒化物半導体層）２０が形成されている。窒化ガリウム層２０の上にチャネル層として、窒化インジウムガリウム層（ＩｎＧａＮ層、第２の窒化物半導体層）３０が形成されている。さらに窒化インジウムガリウム層３０の上に窒化アルミニウムガリウム層（ＡｌＧａＮ層、第３の窒化物半導体層）４０が形成されている。
基板１０の部材には珪素（Ｓｉ）、炭化珪素（ＳｉＣ）、サファイア（α-Ａｌ２Ｏ３）、窒化ガリウム（ＧａＮ）、酸化亜鉛（ＺｎＯ）、ダイヤモンド等がある。ただし、本実施形態において、基板１０の部材についてはこれらに限定されるものではない。
窒化アルミニウムガリウム層４０の上にはソース電極５０とゲート電極５１とドレイン電極５２とが設けられている。ソース電極５０とゲート電極５１とドレイン電極５２とはそれぞれ離間して設けられている。ソース電極５０とドレイン電極５２とはゲート電極５１を挟むように設けられている。
窒化アルミニウムガリウム層４０とソース電極５０とゲート電極５１とドレイン電極５２との上には保護層を設けても良い。保護層は一例として窒化珪素（ＳｉＮ）などがある。
窒化ガリウム層２０と窒化インジウムガリウム層３０と窒化アルミニウムガリウム層４０とは窒化物半導体である。本実施形態において、これらの層はアルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）等のＩＩＩ族の元素と、窒素（Ｎ）のＶ族の元素とを組み合わせたＩＩＩ‐Ｖ族半導体である。
図２は実施形態の伝導帯のバンド図である。窒化インジウムガリウム層３０と窒化アルミニウムガリウム層４０とはそれぞれのバンドギャップが異なる。窒化インジウムガリウム層３０と窒化アルミニウムガリウム層４０とが接合されると、接合面（ヘテロ界面）の近傍にてエネルギー準位の量子井戸が形成され、量子井戸に電子が高密度で蓄積され、２次元電子ガス３１が形成される。
図３は窒化物半導体の格子間距離とバンドギャップの相関図であり、ＧａＮ、ＡｌＮ、ＩｎＮそれぞれの格子間距離の値とバンドギャップの値とをプロットし、各プロットを線で結んだものである。
ＧａＮとＡｌＮを結ぶ線はＡｌｙＧａ１−ｙＮの特性となる。ｙはアルミニウム元素（Ａｌ）の組成比であり、０≦ｙ≦１となる。即ちアルミニウム元素（Ａｌ）の組成比を大きくし、ガリウム元素（Ｇａ）の組成比を小さくすると、ＡｌＮに近づいていき、バンドギャップが大きくなっていく。
ＧａＮとＩｎＮを結ぶ線はＩｎｘＧａ１−ｘＮの特性となる。ｘはインジウム元素（Ｉｎ）の組成比であり、０≦ｘ≦１となる。即ちインジウム元素（Ｉｎ）の組成比を大きくし、ガリウム元素（Ｇａ）の組成比を小さくすると、ＩｎＮに近づいていき、バンドギャップが小さくなっていく。
窒化インジウムガリウム層３０のバンドギャップは窒化ガリウム層２０のバンドギャップよりも小さいため、窒化ガリウム層２０と窒化アルミニウムガリウム層４０との間に、窒化インジウムガリウム層３０を挟むことで量子井戸を深くすることができ、２次元電子ガス３１の電子密度を高くすることができる。また、インジウム元素を含有した窒化物半導体は電子の有効質量が小さいため、高速、高周波の特性を有する。
本実施形態の半導体装置１００は窒化インジウムガリウム層３０の膜厚を０．２６〜１００ｎｍとしている。０．２６ｎｍは窒化インジウムガリウム層３０を構成する上での最少単位である。
図４は本実施形態の窒化物半導体層の格子結合の図である。図４（ａ）は窒化ガリウム層２０と窒化インジウムガリウム層３０のそれぞれの格子間距離の概略図である。１格子を四角形で表している。図３より、窒化インジウムガリウム層３０の格子間距離は窒化ガリウム層２０の格子間距離よりも大きいことから、図４（ａ）のような関係となる。また、本実施形態では、窒化インジウムガリウム層３０の膜厚は０．２６〜１００ｎｍであり、窒化ガリウム層２０よりも薄い。
図４（ｂ）は窒化インジウムガリウム層３０の上に窒化ガリウム層２０を積層したときの格子結合の図である。窒化インジウムガリウム層３０を薄い範囲（０．２６〜１００ｎｍ）で形成すると、窒化ガリウム層２０より応力を受けるため、窒化ガリウム層２０の格子間距離に合わせて結晶が形成される。
ここで、窒化インジウムガリウム層３０を厚く積層し臨界膜厚を超えた場合は、窒化ガリウム層２０からの応力に耐え切れず、窒化インジウムガリウム層３０で結晶欠陥を発生させて緩和する。このため、窒化インジウムガリウム層３０の結晶性が劣化する。
図４（ｃ）は窒化ガリウム層２０と窒化インジウムガリウム層３０との結合について、横に連続した場合の格子結合の図である。窒化インジウムガリウム層３０にて緩和をさせずに積層することで、高出力素子のチャネル層（窒化インジウムガリウム層３０）の結晶性を高くし、移動度を高くすることが可能となる。
また、窒化インジウムガリウム層３０の上に積層される、窒化アルミニウムガリウム層４０についても同様に、窒化ガリウム層２０の格子間距離と合わせて積層することで、緩和しない層を形成しても良い。緩和させないことで結晶性の良い高出力素子を形成し、トラップ準位などの形成を抑制することが可能となる。
以下、本実施形態の半導体装置１００の製造方法について以下に説明する。半導体装置１００は、基板１０にＧａＮをＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法等により結晶成長させ、窒化ガリウム層２０を積層させる。ＭＯＣＶＤ法とは基板１０の上に有機金属とキャリアガスを基板上に供給し、加熱した基板上で気相による化学反応をすることによって、エピタキシャル成長をする方法である。
基板１０の上に窒化ガリウム層２０を積層させた後、有機金属原料のトリメチルインジウム（TMI）、トリメチルガリウム（TMG）、トリエチルガリウム（TEG）、トリエチルインジウム(TEI)およびアンモニアガスをキャリアガス（窒素や水素）とともに供給し、反応させることによって窒化ガリウム層２０の上に窒化インジウムガリウム層３０が積層される。
窒化ガリウム層２０の上に窒化インジウムガリウム層３０を積層させた後、同様にトリメチルガリウム、トリエチルガリウム、トリメチルアルミニウム（TMA）とアンモニアガス、キャリアガスを供給し、反応させることによって窒化インジウムガリウム層３０の上に窒化アルミニウムガリウム層４０が積層される。
ただし、ＭＯＣＶＤ法によるこれらの積層方法は一例であり、本実施形態において、ＭＯＣＶＤ法に限定されるものではない。
窒化アルミニウムガリウム層４０を積層した後、ソース電極５０とゲート電極５１とドレイン電極５２とを窒化アルミニウムガリウム層４０の上に形成する。
以上により、本実施形態の半導体装置１００は、窒化ガリウム層２０と、膜厚が０．２６〜１００ｎｍである窒化インジウムガリウム層３０と、窒化アルミニウムガリウム層４０とを有し、窒化インジウムガリウム層３０は緩和しないため、高移動度、高密度の２次元電子ガスを有する。
（実施形態の変形例１）
図５は実施形態の変形例である。当該変形例は基板１０と窒化ガリウム層２０との間にバッファ層６０を積層させている。基板１０と窒化ガリウム層２０との結晶構造の差異により、窒化ガリウム層２０の結晶構造に欠陥が発生し、窒化インジウムガリウム層３０の積層に影響することがあるため、バッファ層６０を挿入することで窒化ガリウム層２０の結晶性を向上させている。バッファ層６０は例えば、窒化インジウムアルミニウムガリウム層（ＩｎａＡｌｂＧａ１−ａ−ｂＮ、１≧ａ≧０、１≧ｂ≧０、）である。
（実施形態の変形例２）
図６は本変形例の格子間距離とバンドギャップの相関図である。図６の破線は窒化ガリウムのバンドギャップの値（約３．４ｅＶ）のラインである。図中のＡｌＮ、ＧａＮ、ＩｎＮのプロットを結んだ三角形の内、破線よりも上の領域をＡ領域とし、破線よりも下の領域をＢ領域とする。即ち、バンドギャップが窒化ガリウムよりも大きい値の領域をＡ領域とし、小さい値の領域をＢ領域とする。
変形例２において、第２の窒化物半導体層は窒化インジウムガリウム層３０の代わりに、バンドギャップが窒化ガリウムよりも小さい、Ｂ領域にある素材を用いても良い。即ち、第２の窒化物半導体層は、窒化インジウム層（ＩｎＮ）、または窒化ガリウム（ＧａＮ）のバンドギャップよりも低い値を有する窒化インジウムアルミニウムガリウム層（ＩｎＡｌＧａＮ）若しくは窒化インジウムアルミニウム層（ＩｎＡｌＮ）、のいずれかとしても良い。
また、変形例２において、第３の窒化物半導体層は窒化アルミニウムガリウム層４０の代わりに、バンドギャップが窒化ガリウムよりも大きい、Ａ領域にある素材を用いても良い。即ち、前記第３の窒化物半導体層は、窒化アルミニウム層（ＡｌＮ）、または窒化ガリウム（ＧａＮ）のバンドギャップよりも高い値を有する窒化インジウムアルミニウムガリウム層（ＩｎＡｌＧａＮ）若しくは窒化インジウムアルミニウム層（ＩｎＡｌＮ）いずれかとしても良い。
変形例２においても変形例１と同様にバッファ層６０を設けていても良い。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、そのほかの様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０‥‥基板、
２０‥‥窒化ガリウム層（ＧａＮ層、第１の窒化物半導体層）、
３０‥‥窒化インジウムガリウム層（ＩｎＧａＮ層、第２の窒化物半導体層）、
３１‥‥２次元電子層（２ＤＥＧ）、
４０‥‥窒化アルミニウムガリウム層（ＡｌＧａＮ層、第３の窒化物半導体層）、
５０‥‥ソース電極、
５１‥‥ゲート電極、
５２‥‥ドレイン電極、
６０‥‥バッファ層。

Claims (5)

  1. 第１の窒化物半導体層と、
    前記第１の窒化物半導体層上に、Ｉｎ元素を含有し、膜厚が０．２６〜１００ｎｍの範囲内に形成された第２の窒化物半導体層と、
    前記第２の窒化物半導体層上に形成され、Ａｌ元素を含有した第３の窒化物半導体層と、
    を具備する高出力素子。
  2. 前記第２の窒化物半導体層は、緩和していない、
    請求項１に記載の高出力素子。
  3. 前記第１の窒化物半導体層は、窒化ガリウム層であり、
    前記第２の窒化物半導体層は、窒化インジウムガリウム層、窒化インジウム層、または窒化ガリウムのバンドギャップよりも低い値を有する窒化インジウムアルミニウムガリウム層若しくは窒化インジウムアルミニウム層、のいずれかであり、
    前記第３の窒化物半導体層は、窒化アルミニウムガリウム層、窒化アルミニウム層、または窒化ガリウムのバンドギャップよりも高い値を有する窒化インジウムアルミニウムガリウム層若しくは窒化インジウムアルミニウム層、のいずれかである、
    請求項１または請求項２に記載の高出力素子。
  4. 前記第１の窒化物半導体層は基板上に設けられたバッファ層の上に形成されており、
    前記バッファ層は窒化インジウムアルミニウムガリウム層である、請求項１乃至請求項３のいずれか１項に記載の高出力素子。
  5. 前記基板はＳｉ、ＳｉＣ、α-Ａｌ２Ｏ３、ＧａＮ、ＺｎＯ、ダイヤモンドのいずれかである、請求項４に記載の高出力素子。
JP2017068192A 2017-03-30 2017-03-30 高出力素子 Pending JP2018170458A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017068192A JP2018170458A (ja) 2017-03-30 2017-03-30 高出力素子
US15/873,102 US20180286973A1 (en) 2017-03-30 2018-01-17 High frequency device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017068192A JP2018170458A (ja) 2017-03-30 2017-03-30 高出力素子

Publications (1)

Publication Number Publication Date
JP2018170458A true JP2018170458A (ja) 2018-11-01

Family

ID=63669979

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017068192A Pending JP2018170458A (ja) 2017-03-30 2017-03-30 高出力素子

Country Status (2)

Country Link
US (1) US20180286973A1 (ja)
JP (1) JP2018170458A (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001102564A (ja) * 1999-09-29 2001-04-13 Hitachi Cable Ltd 窒化物半導体装置
JP2004006461A (ja) * 2002-05-31 2004-01-08 Nec Corp 半導体装置
JP2006032524A (ja) * 2004-07-14 2006-02-02 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体ヘテロ構造電界効果トランジスタ構造とその作製法
JP2006093400A (ja) * 2004-09-24 2006-04-06 Ngk Insulators Ltd 半導体積層構造およびｈｅｍｔ素子
JP2008527802A (ja) * 2004-12-31 2008-07-24 クリー インコーポレイテッド 高効率スイッチモード電力増幅器
JP2010182812A (ja) * 2009-02-04 2010-08-19 Fujitsu Ltd 化合物半導体装置及びその製造方法
WO2011118098A1 (ja) * 2010-03-26 2011-09-29 日本電気株式会社 電界効果トランジスタ、電界効果トランジスタの製造方法、および電子装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7045404B2 (en) * 2004-01-16 2006-05-16 Cree, Inc. Nitride-based transistors with a protective layer and a low-damage recess and methods of fabrication thereof
JP4867137B2 (ja) * 2004-05-31 2012-02-01 住友化学株式会社 化合物半導体エピタキシャル基板
US20070018198A1 (en) * 2005-07-20 2007-01-25 Brandes George R High electron mobility electronic device structures comprising native substrates and methods for making the same
WO2008127469A2 (en) * 2006-12-15 2008-10-23 University Of South Carolina A novel fabrication technique for high frequency, high power group iii nitride electronic devices
US20120153356A1 (en) * 2010-12-20 2012-06-21 Triquint Semiconductor, Inc. High electron mobility transistor with indium gallium nitride layer
US20130105817A1 (en) * 2011-10-26 2013-05-02 Triquint Semiconductor, Inc. High electron mobility transistor structure and method
US20130341635A1 (en) * 2012-06-07 2013-12-26 Iqe, Kc, Llc Double aluminum nitride spacers for nitride high electron-mobility transistors
US9685345B2 (en) * 2013-11-19 2017-06-20 Nxp Usa, Inc. Semiconductor devices with integrated Schottky diodes and methods of fabrication
CN104377283B (zh) * 2014-11-27 2018-01-12 天津三安光电有限公司 一种发光二极管外延片结构
US20160380045A1 (en) * 2015-06-25 2016-12-29 Tivra Corporation Crystalline semiconductor growth on amorphous and poly-crystalline substrates

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001102564A (ja) * 1999-09-29 2001-04-13 Hitachi Cable Ltd 窒化物半導体装置
JP2004006461A (ja) * 2002-05-31 2004-01-08 Nec Corp 半導体装置
JP2006032524A (ja) * 2004-07-14 2006-02-02 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体ヘテロ構造電界効果トランジスタ構造とその作製法
JP2006093400A (ja) * 2004-09-24 2006-04-06 Ngk Insulators Ltd 半導体積層構造およびｈｅｍｔ素子
JP2008527802A (ja) * 2004-12-31 2008-07-24 クリー インコーポレイテッド 高効率スイッチモード電力増幅器
JP2010182812A (ja) * 2009-02-04 2010-08-19 Fujitsu Ltd 化合物半導体装置及びその製造方法
WO2011118098A1 (ja) * 2010-03-26 2011-09-29 日本電気株式会社 電界効果トランジスタ、電界効果トランジスタの製造方法、および電子装置

Also Published As

Publication number Publication date
US20180286973A1 (en) 2018-10-04

Similar Documents

Publication Publication Date Title
JP4525894B2 (ja) 半導体素子形成用板状基体及びこの製造方法及びこれを使用した半導体素子
US8530935B2 (en) Semiconductor device with buffer layer for mitigating stress exerted on compound semiconductor layer
US9954087B2 (en) Field effect transistor, and multilayered epitaxial film for use in preparation of field effect transistor
JP5552923B2 (ja) 半導体装置およびその製造方法
US8878248B2 (en) Semiconductor device and fabrication method
US20150028457A1 (en) Epitaxial substrate, semiconductor device, and method for manufacturing semiconductor device
US20100243989A1 (en) Semiconductor device
US20090001384A1 (en) Group III Nitride semiconductor HFET and method for producing the same
JP7069584B2 (ja) 基板生産物の製造方法
US8502270B2 (en) Compound semiconductor device and method for manufacturing the same
US20170323960A1 (en) Epitaxial wafer, semiconductor device, method for producing epitaxial wafer, and method for producing semiconductor device
JP5660373B2 (ja) 半導体ウエーハ及び半導体素子
US20120168771A1 (en) Semiconductor element, hemt element, and method of manufacturing semiconductor element
US8598626B2 (en) Epitaxial substrate for semiconductor device, schottky junction structure, and leakage current suppression method for schottky junction structure
US20240170565A1 (en) Semiconductor device and wireless communication device
US9437725B2 (en) Semiconductor device and semiconductor substrate
TWI535060B (zh) A method for manufacturing a nitride semiconductor device
JP2022076302A (ja) 半導体装置、半導体装置の製造方法及び電子装置
JP2015070252A (ja) 半導体装置、半導体装置の製造方法及びウェハ
JP2013038157A (ja) 化合物半導体基板
JP2019067786A (ja) 高出力素子
JP6084254B2 (ja) 化合物半導体基板
TW201937730A (zh) 半導體裝置
JP2018170458A (ja) 高出力素子
JP2017157702A (ja) 半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20170921

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170921

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20180831

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180910

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20190125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190704

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190712

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200107