JP2018170344A - Semiconductor device and manufacturing method of semiconductor device - Google Patents
Semiconductor device and manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP2018170344A JP2018170344A JP2017065246A JP2017065246A JP2018170344A JP 2018170344 A JP2018170344 A JP 2018170344A JP 2017065246 A JP2017065246 A JP 2017065246A JP 2017065246 A JP2017065246 A JP 2017065246A JP 2018170344 A JP2018170344 A JP 2018170344A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- electrode terminal
- conductor pattern
- ultrasonic bonding
- ultrasonic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Pressure Welding/Diffusion-Bonding (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
【課題】半導体装置において、超音波接合時に十分な接合面積を確保することが可能な技術を提供することを目的とする。【解決手段】半導体装置10は、絶縁基板1と、半導体素子と、電極端子2とを備えている。絶縁基板1には導体パターン1aが形成されている。半導体素子は導体パターン1a上に配置されている。電極端子2は、導体パターン1aの上面に対面して接合される接合部2aを有している。電極端子2の接合部2aにおける対面の面方向の端部の厚みは、中央部の厚みよりも厚い。【選択図】図1PROBLEM TO BE SOLVED: To provide a technique capable of securing a sufficient bonding area at the time of ultrasonic bonding in a semiconductor device. A semiconductor device (10) includes an insulating substrate (1), a semiconductor element, and an electrode terminal (2). A conductor pattern 1a is formed on the insulating substrate 1. The semiconductor element is arranged on the conductor pattern 1a. The electrode terminal 2 has a joint portion 2a that is joined so as to face the upper surface of the conductor pattern 1a. The thickness of the end portion of the joint portion 2a of the electrode terminal 2 in the facing surface direction is thicker than the thickness of the central portion. [Selection diagram] Fig. 1
Description
本発明は、絶縁基板に形成された導体パターンに電極端子を超音波接合し電力用半導体装置を製造する技術に関するものである。 The present invention relates to a technique for manufacturing a power semiconductor device by ultrasonically bonding electrode terminals to a conductor pattern formed on an insulating substrate.
電力用半導体素子を用いたパワーモジュールに代表される電力用半導体装置では、高温動作に対応するために絶縁基板に形成された導体パターンと電極端子とを接合する際、はんだ接合に代えて超音波接合が用いられることがある。ここで、超音波接合とは、超音波接合ツールを接合物に押し付けながら水平方向に超音波振動させることで、接合物同士を金属接合させることをいう。 In a power semiconductor device represented by a power module using a power semiconductor element, an ultrasonic wave is used instead of solder bonding when bonding a conductor pattern formed on an insulating substrate and an electrode terminal to cope with a high temperature operation. Bonding may be used. Here, the ultrasonic bonding means that the bonded objects are metal-bonded by ultrasonically vibrating in the horizontal direction while pressing the ultrasonic bonding tool against the bonded object.
例えば特許文献1には、超音波接合を行うための装置として、接合時に接合材と被接合材を押圧する加圧面と、加圧面に形成された複数の突起とを備えた超音波接合ツールを備えた超音波振動接合装置が開示されている。
For example, in
しかしながら、超音波接合を行う場合、超音波接合ツールの先端部における中央部と端部とでは、端部の方が中央部よりも超音波振動が弱くなるため、超音波接合ツールによる振動方向は厳密には水平方向ではない。そのため、電極端子の接合部における振動方向の端部、すなわち、電極端子の接合部における端部が接合されにくいという問題があった。 However, when performing ultrasonic bonding, the ultrasonic vibration at the end of the ultrasonic bonding tool is weaker at the end than at the center, so the vibration direction of the ultrasonic bonding tool is Strictly not horizontally. Therefore, there is a problem that the end portion in the vibration direction at the joint portion of the electrode terminal, that is, the end portion at the joint portion of the electrode terminal is difficult to be joined.
特許文献1に記載の超音波振動接合装置では、超音波接合ツールの加圧面の中央部における突起の先端は、加圧面の端部における突起の先端よりも下方に位置しており、複数の突起の先端を結ぶ面は凸形状である。そのため、超音波接合ツールによる振動方向の端部に超音波振動が伝わりにくい。さらに、電極端子の接合部における端部が上方に反っており接合部の端部の下面が回路パターンに接していないため、電極端子の接合部における端部が接合されにくい。そのため、特許文献1に記載の超音波振動接合装置では、上記の問題を解決することができなかった。
In the ultrasonic vibration bonding apparatus described in
そこで、本発明は、半導体装置において、超音波接合時に十分な接合面積を確保することが可能な技術を提供することを目的とする。 Accordingly, an object of the present invention is to provide a technique capable of ensuring a sufficient bonding area at the time of ultrasonic bonding in a semiconductor device.
本発明に係る半導体装置は、導体パターンが形成された絶縁基板と、前記導体パターン上に配置された半導体素子と、前記導体パターンの上面に対面して接合される接合部を有する電極端子とを備え、前記電極端子の前記接合部における前記対面の面方向の端部の厚みは中央部の厚みよりも厚いものである。 A semiconductor device according to the present invention includes an insulating substrate on which a conductor pattern is formed, a semiconductor element disposed on the conductor pattern, and an electrode terminal having a bonding portion that is bonded to the upper surface of the conductor pattern. The thickness of the edge part of the surface direction of the said opposing surface in the said junction part of the said electrode terminal is thicker than the thickness of a center part.
本発明によれば、電極端子の接合部における対面の面方向の端部の厚みは中央部の厚みよりも厚いため、導体パターンに電極端子を超音波接合する際に、超音波接合ツールによる振動方向の端部にも超音波振動が伝わりやすくなり接合性が向上する。これにより、超音波接合時に十分な接合面積を確保することができる。 According to the present invention, since the thickness of the end portion in the surface direction of the facing portion at the joint portion of the electrode terminal is thicker than the thickness of the center portion, when the electrode terminal is ultrasonically joined to the conductor pattern, vibration by the ultrasonic joining tool is performed. Ultrasonic vibration is easily transmitted to the end portion in the direction, and the bondability is improved. Thereby, a sufficient bonding area can be ensured at the time of ultrasonic bonding.
<実施の形態1>
本発明の実施の形態1について、図面を用いて以下に説明する。図1は、実施の形態1に係る半導体装置における電極端子2の接合部2aおよびその周辺部の断面模式図である。図2は、超音波接合ツール4による理想の振動方向を示す図である。図3は、超音波接合ツール4による実際の振動方向を示す図である。なお、図中の矢印は、超音波接合ツール4による振動方向を示している。
<
図1に示すように、半導体装置は、絶縁基板1、半導体素子(図示省略)、および電極端子2を備えている。絶縁基板1はセラミックなどで構成され、絶縁基板1の上面に導電性の導体パターン1aが複数設けられている。絶縁基板1の導体パターン1aの上面に、電極端子2が超音波接合により接合されている。なお、絶縁基板1は、セラミックに限定されることなく、例えば樹脂により絶縁された基板であってもよい。
As shown in FIG. 1, the semiconductor device includes an
絶縁基板1の導体パターン1aの上面には、IGBT(Insulated Gate Bipolar Transistor)およびFWDI(Free Wheeling Diode)などの半導体素子がはんだ付けされており、導体パターン1aと導体パターン1aとの間はアルミワイヤで接続されている。また、絶縁基板1、半導体素子および電極端子2はケース(図示省略)、およびゲルなどの封止材(図示省略)で保護されている。
Semiconductor elements such as IGBTs (Insulated Gate Bipolar Transistors) and FWDIs (Free Wheeling Diodes) are soldered to the upper surface of the
なお、IGBTに代えて、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)が配置されてもよい。また、FWDIに代えて、SBD(Schottky diode)が配置されてもよい。 In place of the IGBT, a MOSFET (Metal Oxide Semiconductor Field Effect Transistor) may be arranged. Further, an SBD (Schottky diode) may be arranged instead of the FWDI.
また、ダイボンド材ははんだに限定されず、焼結性のAgまたはCu粒子を含む接合材であってもよく、焼結性の接合材を用いることではんだ接合の場合よりも、導体パターン1aと半導体素子との接合箇所の寿命を向上させることが可能となる。
The die bonding material is not limited to solder, and may be a bonding material containing sinterable Ag or Cu particles. By using a sinterable bonding material, the
電極端子2は、電極端子2の一端部に設けられる接合部2aを備えている。接合部2aは、電極端子2における導体パターン1aの上面に対面して接合される部分であり、電極端子2の一端部が絶縁基板1の上面に対して平行に折り曲げられた部分である。接合部2aの下面は平面状であり、全面に渡って導体パターン1aに接触している。
The
次に、接合部2aの上面の形状について説明する。接合部2aにおける対面の面方向の端部の厚みは中央部の厚みよりも厚い。より具体的には、接合部2aの上面には湾曲部2bが設けられている。湾曲部2bは、接合部2aの幅方向に渡って接合部2aの長手方向の中央部から端部へ行く程高さ位置が高くなる湾曲形状である。なお、接合部2aの上面とは、接合部2aの導体パターン1aとの接合面の反対面である。また、接合部2aの長手方向とは、図1の紙面に対して左右方向であり、接合部2aの幅方向とは、図1の紙面に対して奥行き方向である。
Next, the shape of the upper surface of the
電極端子2の接合部2aの上面に湾曲部2bを設けた理由について説明する。図2に示すように、超音波接合ツール4は、電極端子2に対面する先端部の加圧面4aと、加圧面4aに設けられた複数の突起4bとを備えている。なお、実施の形態1では、複数の突起4bの先端を結ぶ面が平面である超音波接合ツール4を使用することを想定している。
The reason why the
図2に示すように、超音波接合ツール4による振動方向は水平方向であることが理想であるが、実際には、超音波接合ツール4の先端部における中央部と端部とでは、端部の方が中央部よりも超音波振動が弱くなるため、超音波接合ツール4による実際の振動方向は図3に示す方向となる。接合部2aにおける対面の面方向の端部の厚みを中央部の厚みよりも厚くすることで、超音波接合ツールによる振動方向の端部にも超音波振動が伝わりやすくなる。なお、接合部2aの湾曲部2bの半径は、超音波振動の大きさに応じて選定することが望ましい。
As shown in FIG. 2, it is ideal that the vibration direction by the
以上のように、実施の形態1に係る半導体装置では、電極端子2の接合部2aにおける対面の面方向の端部の厚みは中央部の厚みよりも厚い。より具体的には、接合部2aの導体パターン1aとの接合面の反対面である上面は、湾曲形状である。したがって、導体パターン1aに電極端子2を超音波接合する際に、超音波接合ツール4による振動方向の端部にも超音波振動が伝わりやすくなり接合性が向上する。これにより、超音波接合時に十分な接合面積を確保することができる。よって、半導体装置の歩留りの向上を図ることができる。
As described above, in the semiconductor device according to the first embodiment, the thickness of the end portion in the surface direction of the facing surface of the
また、接合性が向上することで接合時間を短縮することが可能となる。接合時間を短縮できることで、超音波接合ツール4における電極端子2と接触する先端部の磨耗および劣化も抑制でき、かつ、導体パターン1aおよび絶縁基板1へのダメージも抑制できる。これにより、絶縁基板1におけるセラミック割れによる絶縁不良の防止も可能となり、半導体装置の耐久性の向上を図ることができる。
Moreover, it becomes possible to shorten joining time by improving joining property. By shortening the joining time, it is possible to suppress wear and deterioration of the tip portion of the ultrasonic joining
さらに、電極端子2の超音波接合は高温動作環境化において有効な技術であり、SiC(Silicon Carbide)材を用いて半導体素子を構成し、電極端子2の面積の縮小化を図ることでパッケージの小型化も可能となる。
Furthermore, ultrasonic bonding of the
次に、実施の形態1の変形例について説明する。図4は、実施の形態1の変形例1に係る半導体装置における電極端子12の接合部12aおよびその周辺部の断面模式図である。図5は、実施の形態1の変形例2に係る半導体装置における電極端子22の接合部22aおよびその周辺部の断面模式図である。図6は、実施の形態1の変形例2に係る半導体装置における電極端子22の接合部22aおよびその周辺部の斜視図である。
Next, a modification of the first embodiment will be described. FIG. 4 is a schematic cross-sectional view of the bonding portion 12a of the electrode terminal 12 and its peripheral portion in the semiconductor device according to the first modification of the first embodiment. FIG. 5 is a schematic cross-sectional view of the
図4に示すように、電極端子22の接合部22aの上面に、接合部22aの幅方向に渡って接合部22aの長手方向の中央部が凹む凹形状に形成された凹部22bが設けられていてもよい。この場合にも、実施の形態1の場合と同様の効果が得られる。
As shown in FIG. 4, a
また、図5と図6に示すように、電極端子32の接合部32aの上面に、すり鉢形状部32bが設けられていてもよい。すり鉢形状部32bは、接合部32aにおける対面の面方向の中央部から端部へ行く程高さ位置が高くなる湾曲形状である。すなわち、電極端子32の接合部32aにおける対面の面方向の端部の厚みは中央部の厚みよりも厚い。
As shown in FIGS. 5 and 6, a mortar-shaped
超音波接合ツール4による振動方向に沿って超音波接合ツール4を稼働させるが、この稼働域上にケースなどの障壁がある場合、超音波接合ツール4が障壁に干渉する。超音波接合ツール4による振動方向は一方向であるため、図1に示した電極端子2の接合部2aの湾曲部2bのように、接合部2aの長手方向の端部、すなわち一方向の端部の厚みを増した場合、超音波接合ツール4の稼働域と障壁との関係で超音波接合ツール4を90°回転させての振動しか行えないときは、超音波接合ツール4による振動方向の端部にも超音波振動が伝わりやすくなり接合性が向上するという効果は得られない。
The
しかし、図5と図6に示すように、電極端子22の接合部22aの上面にすり鉢形状部22bを設けたことで、対面の面方向における全方向の端部の厚みを増しているため、振動方向に関係なく実施の形態1の場合と同様の効果が得られる。
However, as shown in FIGS. 5 and 6, by providing the mortar-shaped
また、超音波接合ツール4の稼働域と障壁との関係で超音波接合ツール4と障壁との間に所定の距離をあける必要があるため、半導体装置のパッケージ設計に制限があった。しかし、図5と図6に示すように、電極端子22の接合部22aの上面にすり鉢形状部22bを設けることで、振動方向に関係なく実施の形態1の場合と同様の効果が得られるため、半導体装置のパッケージ設計の自由度が向上する。
In addition, since it is necessary to provide a predetermined distance between the
<実施の形態2>
次に、実施の形態2に係る半導体装置の製造方法について説明する。図7は、実施の形態2に係る半導体装置の製造方法を説明するための説明図である。図8は、実施の形態2に係る半導体装置の製造方法で用いられる超音波接合ツール4の側面模式図である。図9は、実施の形態2に係る半導体装置の製造方法で用いられる超音波接合ツール4を下方から視た模式図である。なお、実施の形態2において、実施の形態1で説明したものと同一の構成要素については同一符号を付して説明は省略する。
<
Next, a method for manufacturing the semiconductor device according to the second embodiment will be described. FIG. 7 is an explanatory diagram for explaining the method for manufacturing the semiconductor device according to the second embodiment. FIG. 8 is a schematic side view of the
図7に示すように、超音波接合装置は、電極端子42を超音波接合ツール44で荷重を加えながら超音波振動させることで、電極端子42を絶縁基板1の導体パターン1aに超音波接合する。なお、図7では、超音波接合ツール44の先端部の形状と、電極端子42の接合部42aの上面の形状は簡略化している。
As shown in FIG. 7, the ultrasonic bonding apparatus ultrasonically bonds the
図8と図9に示すように、超音波接合ツール44は、電極端子42に対面する先端部の加圧面44aに設けられた複数の突起44bを備えている。加圧面44aの面方向の端部における突起44bの先端は、加圧面44aの面方向の中央部における突起44bの先端よりも電極端子42側に位置している。より具体的には、複数の突起44bの先端を結ぶ面は、電極端子42の接合部42aの幅方向に渡って接合部42aの長手方向の端部に対面する部分から中央部に対面する部分へ行く程高さ位置が高くなる湾曲形状である。このように、超音波接合ツール44の先端部における接合部42aの対面の面方向の端部に対面する部分の厚みを厚くすることで、超音波接合ツール44による振動方向の端部にも超音波振動が伝わりやすくなる。
As shown in FIGS. 8 and 9, the
また、電極端子42の接合部42aの上面の形状は、複数の突起44bの先端を結ぶ面の形状に合わせて、電極端子42の接合部42aの幅方向に渡って接合部42aの長手方向の端部から中央部へ行く程高さ位置が高くなる湾曲形状である。
In addition, the shape of the upper surface of the
以上のように、実施の形態2に係る半導体装置の製造方法では、超音波接合ツール44は、電極端子42に対面する先端部の加圧面44aに設けられた複数の突起44bを備え、加圧面44aの面方向の端部における突起44bの先端は、加圧面44aの面方向の中央部における突起44bの先端よりも電極端子42側に位置する。より具体的には、複数の突起44bの先端を結ぶ面は、湾曲形状である。したがって、実施の形態1の場合と同様の効果が得られる。
As described above, in the method for manufacturing a semiconductor device according to the second embodiment, the
次に、実施の形態2の変形例について説明する。図10は、実施の形態2の変形例1に係る半導体装置の製造方法で用いられる超音波接合ツール54の側面模式図である。図11は、実施の形態2の変形例1に係る半導体装置の製造方法で用いられる超音波接合ツール54を下方から視た模式図である。図12は、実施の形態2の変形例2に係る半導体装置の製造方法で用いられる超音波接合ツール64の側面模式図である。図13は、実施の形態2の変形例2に係る半導体装置の製造方法で用いられる超音波接合ツール64を下方から視た模式図である。
Next, a modification of the second embodiment will be described. FIG. 10 is a schematic side view of an
図10と図11に示すように、複数の突起54bの先端を結ぶ面は、電極端子52の接合部52aの幅方向に渡って接合部52aの長手方向の中央部に対面する部分が凹む凹形状であってもよい。この場合、電極端子52の接合部52aの上面の形状は、複数の突起54bの先端を結ぶ面の形状に合わせて、接合部52aの幅方向に渡って接合部52aの長手方向の中央部が突出する形状とする。これにより、実施の形態2の場合と同様の効果が得られる。
As shown in FIGS. 10 and 11, the surface connecting the tips of the plurality of
また、図12と図13に示すように、複数の突起64bの先端を結ぶ面は、接合部62aにおける対面の面方向の端部に対面する部分から中央部に対面する部分へ行く程高さ位置が高くなるすり鉢形状であってもよい。この場合、電極端子62の接合部62aの上面の形状は、複数の突起64bの先端を結ぶ面の形状に合わせて、接合部62aにおける対面の面方向の端部から中央部へ行く程高さ位置が高くなる形状とする。これにより、実施の形態1の変形例2の場合と同様の効果が得られる。
Also, as shown in FIGS. 12 and 13, the surface connecting the tips of the plurality of
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。 It should be noted that the present invention can be freely combined with each other within the scope of the invention, and each embodiment can be appropriately modified or omitted.
1 絶縁基板、1a 導体パターン、2 電極端子、2a 接合部、22 電極端子、22a 接合部、32 電極端子、32a 接合部、44 超音波接合ツール、44a 加圧面、44b 突起、54 超音波接合ツール、54a 加圧面、54b 突起、64 超音波接合ツール、64a 加圧面、64b 突起。
DESCRIPTION OF
Claims (6)
前記導体パターン上に配置された半導体素子と、
前記導体パターンの上面に対面して接合される接合部を有する電極端子と、
を備え、
前記電極端子の前記接合部における前記対面の面方向の端部の厚みは中央部の厚みよりも厚い、半導体装置。 An insulating substrate on which a conductor pattern is formed;
A semiconductor element disposed on the conductor pattern;
An electrode terminal having a joint portion that is joined facing the upper surface of the conductor pattern;
With
The thickness of the edge part of the surface direction of the said opposing surface in the said junction part of the said electrode terminal is a semiconductor device thicker than the thickness of a center part.
前記超音波接合ツールは、前記電極端子に対面する先端部の加圧面に設けられた複数の突起を備え、
前記加圧面の面方向の端部における前記突起の先端は、前記加圧面の面方向の中央部における前記突起の先端よりも前記電極端子側に位置する、半導体装置の製造方法。 A method of manufacturing a semiconductor device by ultrasonically bonding an electrode terminal to a conductor pattern formed on an insulating substrate while applying a load with an ultrasonic bonding tool,
The ultrasonic bonding tool includes a plurality of protrusions provided on a pressure surface of a tip portion facing the electrode terminal,
The method of manufacturing a semiconductor device, wherein the tip of the protrusion at the end portion in the surface direction of the pressure surface is positioned closer to the electrode terminal than the tip of the protrusion in the center portion in the surface direction of the pressure surface.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017065246A JP6707052B2 (en) | 2017-03-29 | 2017-03-29 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017065246A JP6707052B2 (en) | 2017-03-29 | 2017-03-29 | Method of manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018170344A true JP2018170344A (en) | 2018-11-01 |
| JP6707052B2 JP6707052B2 (en) | 2020-06-10 |
Family
ID=64020591
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017065246A Active JP6707052B2 (en) | 2017-03-29 | 2017-03-29 | Method of manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6707052B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111435647A (en) * | 2019-01-15 | 2020-07-21 | 三菱电机株式会社 | Manufacturing method of semiconductor device |
| JP2023091901A (en) * | 2021-12-21 | 2023-07-03 | 三菱電機株式会社 | Semiconductor manufacturing equipment and semiconductor device manufacturing method |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007144449A (en) * | 2005-11-25 | 2007-06-14 | Tokyo Electron Ltd | Joining device and joining method |
| JP2009241120A (en) * | 2008-03-31 | 2009-10-22 | Calsonic Kansei Corp | Ultrasonic metal bonding machine, metal sheet bonding method using the same, and bonded metal sheet obtained by using the ultrasonic metal bonding machine or the metal sheet bonding method |
| JP2013051366A (en) * | 2011-08-31 | 2013-03-14 | Hitachi Ltd | Power module and manufacturing method of the same |
| JP2013226580A (en) * | 2012-04-26 | 2013-11-07 | Mitsubishi Electric Corp | Ultrasonic vibration joining apparatus |
| WO2016031020A1 (en) * | 2014-08-28 | 2016-03-03 | 三菱電機株式会社 | Semiconductor device |
-
2017
- 2017-03-29 JP JP2017065246A patent/JP6707052B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007144449A (en) * | 2005-11-25 | 2007-06-14 | Tokyo Electron Ltd | Joining device and joining method |
| JP2009241120A (en) * | 2008-03-31 | 2009-10-22 | Calsonic Kansei Corp | Ultrasonic metal bonding machine, metal sheet bonding method using the same, and bonded metal sheet obtained by using the ultrasonic metal bonding machine or the metal sheet bonding method |
| JP2013051366A (en) * | 2011-08-31 | 2013-03-14 | Hitachi Ltd | Power module and manufacturing method of the same |
| JP2013226580A (en) * | 2012-04-26 | 2013-11-07 | Mitsubishi Electric Corp | Ultrasonic vibration joining apparatus |
| WO2016031020A1 (en) * | 2014-08-28 | 2016-03-03 | 三菱電機株式会社 | Semiconductor device |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111435647A (en) * | 2019-01-15 | 2020-07-21 | 三菱电机株式会社 | Manufacturing method of semiconductor device |
| JP2020113683A (en) * | 2019-01-15 | 2020-07-27 | 三菱電機株式会社 | Method of manufacturing semiconductor device |
| JP7036045B2 (en) | 2019-01-15 | 2022-03-15 | 三菱電機株式会社 | Manufacturing method of semiconductor device |
| CN111435647B (en) * | 2019-01-15 | 2023-10-10 | 三菱电机株式会社 | Semiconductor device manufacturing method |
| JP2023091901A (en) * | 2021-12-21 | 2023-07-03 | 三菱電機株式会社 | Semiconductor manufacturing equipment and semiconductor device manufacturing method |
| JP7595559B2 (en) | 2021-12-21 | 2024-12-06 | 三菱電機株式会社 | Semiconductor manufacturing apparatus and method for manufacturing semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6707052B2 (en) | 2020-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6433590B2 (en) | Power semiconductor device manufacturing method and power semiconductor device | |
| JP6305302B2 (en) | Semiconductor device and manufacturing method thereof | |
| CN106952877B (en) | Semiconductor device with a plurality of semiconductor chips | |
| JP5414644B2 (en) | Semiconductor device | |
| CN111799235B (en) | semiconductor devices | |
| JP6366723B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPWO2020071185A1 (en) | Semiconductor devices and manufacturing methods for semiconductor devices | |
| CN110233135A (en) | Semiconductor device | |
| JP5218009B2 (en) | Semiconductor device | |
| JP2022063488A (en) | Semiconductor device | |
| JP2021145082A (en) | Semiconductor module and wire bonding method | |
| JP2016139635A (en) | Power semiconductor device | |
| JP6091443B2 (en) | Semiconductor module | |
| US10497586B2 (en) | Semiconductor device and a method of manufacturing the same | |
| JP6707052B2 (en) | Method of manufacturing semiconductor device | |
| CN116913904A (en) | Semiconductor module | |
| KR101644913B1 (en) | Semiconductor package by using ultrasonic welding and methods of fabricating the same | |
| JP4586508B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP6702431B2 (en) | Semiconductor device | |
| TW202238888A (en) | Semiconductor device | |
| JP2022079287A (en) | Semiconductor device and method for manufacturing the same | |
| CN116137262A (en) | Semiconductor device and manufacturing method thereof | |
| JP2013102233A (en) | Semiconductor device | |
| KR101561920B1 (en) | Semiconductor package | |
| WO2022070741A1 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190523 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200213 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200218 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200401 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200421 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200519 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6707052 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |