[go: up one dir, main page]

JP2018166150A - 半導体装置の製造方法及び半導体装置の終端構造 - Google Patents

半導体装置の製造方法及び半導体装置の終端構造 Download PDF

Info

Publication number
JP2018166150A
JP2018166150A JP2017062678A JP2017062678A JP2018166150A JP 2018166150 A JP2018166150 A JP 2018166150A JP 2017062678 A JP2017062678 A JP 2017062678A JP 2017062678 A JP2017062678 A JP 2017062678A JP 2018166150 A JP2018166150 A JP 2018166150A
Authority
JP
Japan
Prior art keywords
semiconductor layer
type semiconductor
type
type impurity
ion implantation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017062678A
Other languages
English (en)
Other versions
JP6809330B2 (ja
Inventor
岡　徹
Toru Oka
徹 岡
田中　成明
Shigeaki Tanaka
成明 田中
潤弥 西井
Junya Nishii
潤弥 西井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2017062678A priority Critical patent/JP6809330B2/ja
Priority to US15/920,246 priority patent/US10879349B2/en
Publication of JP2018166150A publication Critical patent/JP2018166150A/ja
Application granted granted Critical
Publication of JP6809330B2 publication Critical patent/JP6809330B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/108—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having localised breakdown regions, e.g. built-in avalanching regions 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/104—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices having particular shapes of the bodies at or near reverse-biased junctions, e.g. having bevels or moats
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H10D62/107—Buried supplementary regions, e.g. buried guard rings 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/854—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs further characterised by the dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/232—Emitter electrodes for IGBTs
    • H10P30/206—
    • H10P30/21—
    • H10P30/22—
    • H10P32/14—
    • H10P32/174—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
    • H10D12/038—Manufacture or treatment of IGBTs of vertical IGBTs having a recessed gate, e.g. trench-gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/665—Vertical DMOS [VDMOS] FETs having edge termination structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】ｎ型半導体層へのｐ型不純物のイオン注入を行わずに、終端部に位置するｎ型半導体層にｐ型不純物含有領域を形成する技術を提供する。【解決手段】終端部を有する半導体装置の製造方法は、ｎ型不純物を含むｎ型半導体層の上に、ｐ型不純物を含むｐ型半導体層を積層する積層工程と、前記終端部に位置するｐ型半導体層に、ｎ型不純物とｐ型不純物との少なくとも一方をイオン注入するイオン注入工程と、前記イオン注入した不純物を活性化させるための熱処理を行う熱処理工程と、を備え、前記イオン注入工程及び前記熱処理工程を経ることにより、前記イオン注入がされたｐ型半導体層の領域の下方であって、前記ｎ型半導体層の少なくとも一部に、前記ｐ型半導体層に含まれるｐ型不純物が拡散するｐ型不純物含有領域が形成される。【選択図】図２

Description

本発明は、半導体装置の製造方法及び半導体装置の終端構造に関する。
従来から、電力制御用の半導体装置（パワーデバイス）では、耐圧向上又は電界集中を緩和するために、素子領域（アクティブ領域）の周囲にガードリングなどの終端構造を設けることが知られている。特許文献１では、イオン注入によって、ｎ型半導体層の中にｐ型不純物含有領域を形成することにより終端構造を形成する方法が記載されている。
特開２００８−１３５５２２号公報
しかし、イオン注入によって、ｎ型半導体層の中にｐ型不純物含有領域を形成した場合、イオン注入により半導体内に結晶の欠陥が生じる場合や、この欠陥を熱処理によっても回復が困難な場合がある。このため、終端構造において、ｎ型半導体層の中へのｐ型不純物のイオン注入を行わずに、ｎ型半導体層の中にｐ型不純物含有領域を形成する技術が望まれていた。
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態として実現することが可能である。
（１）本発明の一形態によれば、終端部を有する半導体装置の製造方法が提供される。この半導体装置の製造方法は、ｎ型不純物を含むｎ型半導体層の上に、ｐ型不純物を含むｐ型半導体層を積層する積層工程と、前記終端部に位置するｐ型半導体層に、ｎ型不純物とｐ型不純物との少なくとも一方をイオン注入するイオン注入工程と、前記イオン注入した不純物を活性化させるための熱処理を行う熱処理工程と、を備え、前記イオン注入工程及び前記熱処理工程を経ることにより、前記イオン注入がされたｐ型半導体層の領域の下方であって、前記ｎ型半導体層の少なくとも一部に、前記ｐ型半導体層に含まれるｐ型不純物が拡散するｐ型不純物含有領域が形成される。この形態の半導体装置の製造方法によれば、ｎ型半導体層へのｐ型不純物のイオン注入を行わずに、終端部に位置するｎ型半導体層にｐ型不純物含有領域を形成することができる。
（２）上述の半導体装置の製造方法において、さらに、前記ｐ型半導体層を貫通して、前記ｎ型半導体層に至るまで落ち込んだトレンチを形成するトレンチ形成工程を備え、前記ｎ型半導体層と前記ｐ型半導体層との積層の方向において、前記ｐ型不純物含有領域の底面は、前記トレンチの底面と同じか、もしくは前記トレンチの底面より下に位置してもよい。この形態の半導体装置の製造方法によれば、トレンチ付近の電界集中によってトレンチが破壊される前に、終端構造においてアバランシェ降伏を生じさせることができるため、半導体装置の破壊耐量を向上させることができる。
（３）上述の半導体装置において、前記ｎ型半導体層及び前記ｐ型半導体層は、ＩＩＩ族窒化物により形成されていてもよい。この形態の半導体装置の製造方法によれば、窒化ガリウム（ＧａＮ）などのＩＩＩ族窒化物のように、ｐ型不純物をイオン注入することでｐ型化させることが困難な場合においても、型半導体層へのｐ型不純物のイオン注入を行わずに、終端部に位置するｎ型半導体層にｐ型不純物含有領域を形成することができる。
（４）本発明の他の形態によれば、半導体装置の終端構造が提供される。この半導体装置の終端構造は、ｎ型不純物を含むｎ型半導体層と、前記ｎ型半導体層の上に形成され、ｐ型不純物を含むｐ型半導体層と、前記ｐ型半導体層の中に、その他の前記ｐ型半導体層の領域と比較して、ｎ型不純物とｐ型不純物との少なくとも一方が多い第１の領域を備え、前記第１の領域の下方であって、前記ｎ型半導体層の中に、前記ｐ型不純物を含むｐ型不純物含有領域を備える。この形態の半導体装置の終端構造によれば、ｐ型不純物含有領域を備えることにより、半導体装置の耐圧を向上できる。
本発明は、終端部を有する半導体装置の製造方法や半導体装置の終端構造以外の種々の形態で実現することも可能である。例えば、上述の製造方法を用いて半導体装置を製造する装置などの形態で実現することができる。
本願発明の半導体装置の製造方法によれば、ｎ型半導体層へのｐ型不純物のイオン注入を行わずに、終端部に位置するｎ型半導体層にｐ型不純物含有領域を形成することができる。また、本願発明の半導体装置の終端構造によれば、ｐ型不純物含有領域を備えることにより、半導体装置の耐圧を向上できる。
第１実施形態における半導体装置の構成を模式的に示す断面図。 第１実施形態における半導体装置の製造方法を示す工程図。 イオン注入がされている状態を模式的に示す断面図。 第２実施形態においてイオン注入がされている状態を模式的に示す断面図。 第３実施形態においてイオン注入がされている状態を模式的に示す断面図。 第４実施形態においてイオン注入がされている状態を模式的に示す断面図。 第４実施形態からｎ型半導体層などを取り除いた状態を示す模式図。 第５実施形態においてイオン注入がされている状態を模式的に示す断面図。 第６実施形態における半導体装置の構成を模式的に示す断面図。 第７実施形態における半導体装置の構成を模式的に示す断面図。 第８実施形態における半導体装置の構成を模式的に示す断面図。
Ａ．第１実施形態
Ａ−１．半導体装置の構成
図１は、第１実施形態における半導体装置１００の終端構造付近の構成を模式的に示す断面図である。半導体装置１００は、窒化ガリウム（ＧａＮ）を用いて形成されたＧａＮ系の半導体装置である。
図１には、相互に直交するＸＹＺ軸が図示されている。図１のＸＹＺ軸のうち、Ｘ軸は、図１の紙面左から紙面右に向かう軸である。＋Ｘ軸方向は、紙面右に向かう方向であり、−Ｘ軸方向は、紙面左に向かう方向である。図１のＸＹＺ軸のうち、Ｙ軸は、図１の紙面手前から紙面奥に向かう軸である。＋Ｙ軸方向は、紙面奥に向かう方向であり、−Ｙ軸方向は、紙面手前に向かう方向である。図１のＸＹＺ軸のうち、Ｚ軸は、図１の紙面下から紙面上に向かう軸である。＋Ｚ軸方向は、紙面上に向かう方向であり、−Ｚ軸方向は、紙面下に向かう方向である。
半導体装置１００は、基板１１０と、ｎ型半導体層１１２と、ｐ型不純物含有領域１１８と、ｐ型半導体層１１４と、イオン注入領域１１６と、を備える。本実施形態では、半導体装置１００の終端部を図示している。ここで、終端部とは、半導体チップの外周部分を言い、アクティブ領域の外周部分を言う。
半導体装置１００の基板１１０は、Ｘ軸およびＹ軸に沿って広がる板状の半導体である。本実施形態では、基板１１０、ｎ型半導体層１１２、及びｐ型半導体層１１４は、ＩＩＩ族窒化物半導体である。ＩＩＩ族窒化物半導体としては、例えば、窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、窒化インジウムアルミニウムガリウム（ＩｎＡｌＧａＮ）などが例示できる。なお、電力制御用の半導体装置に用いる観点から、ＩＩＩ族窒化物半導体としては、窒化ガリウム（ＧａＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）が好ましい。本実施形態では、ＩＩＩ族窒化物半導体として、窒化ガリウム（ＧａＮ）を用いる。なお、本実施形態の効果を奏する範囲において、窒化ガリウム（ＧａＮ）の一部をアルミニウム（Ａｌ）やインジウム（Ｉｎ）などの他のＩＩＩ族元素に置換してもよく、他の不純物を含んでいてもよい。
本実施形態では、基板１１０は、ケイ素（Ｓｉ）をｎ型不純物として含むｎ型半導体層である。本実施形態では、基板１１０に含まれるケイ素（Ｓｉ）濃度の平均値は、１．０×１０１８ｃｍ−３である。
半導体装置１００のｎ型半導体層１１２は、基板１１０の＋Ｚ軸方向側に位置し、Ｘ軸およびＹ軸に沿って広がる半導体層である。本実施形態では、ｎ型半導体層１１２は、ケイ素（Ｓｉ）をｎ型不純物として含むｎ型半導体層である。ｎ型半導体層１１２に含まれるケイ素（Ｓｉ）濃度の平均値は、１．０×１０１５ｃｍ−３以上１．０×１０１７ｃｍ−３以下が好ましい。本実施形態では、ｎ型半導体層１１２に含まれるケイ素（Ｓｉ）濃度の平均値は、基板１１０に含まれるケイ素（Ｓｉ）濃度の平均値よりも小さく、１．０×１０１６ｃｍ−３である。ｎ型半導体層１１２の厚み（Ｚ軸方向の長さ）は、３μｍ以上３０μｍ以下が好ましく、本実施形態では、１０μｍである。
半導体装置１００のｐ型不純物含有領域１１８は、ｎ型半導体層１１２の＋Ｚ軸方向側の一部の領域であり、本実施形態では、ｐ型不純物を２．０×１０１７ｃｍ−３以上、かつ、ｐ型半導体層１１４のｐ型不純物濃度以下含む領域である。ｐ型不純物含有領域１１８は、Ｘ軸およびＹ軸に沿って広がる半導体領域である。本実施形態では、ｐ型不純物含有領域１１８におけるｐ型不純物濃度は、ｐ型半導体層１１４におけるｐ型不純物濃度よりも小さい。本実施形態では、ｐ型不純物含有領域１１８は、ｎ型不純物としてケイ素（Ｓｉ）を含有するとともに、ｐ型不純物としてマグネシウム（Ｍｇ）についても含有する。
ｐ型不純物含有領域１１８は、ｐ型半導体層１１４と上面（＋Ｚ軸方向側の面）で接する。また、ｐ型不純物含有領域１１８は、イオン注入領域１１６の下方に位置し、後述するイオン注入領域形成工程において形成される領域である。ここで、「下方」とは、ｎ型半導体層１１２とｐ型半導体層１１４との積層の方向（Ｚ軸方向）において、ｐ型半導体層１１４よりもｎ型半導体層１１２側（−Ｚ軸方向側）に位置し、かつ、積層の方向（Ｚ軸方向）から見たときに、少なくとも一部が重なる位置にあることを示す。ｐ型不純物含有領域１１８の厚み（Ｚ軸方向の長さ）は、イオン注入領域１１６の厚み及び濃度と関連を有する。本実施形態では、ｐ型不純物含有領域１１８の厚みは１．０μｍ以下である。
半導体装置１００のｐ型半導体層１１４は、ｎ型半導体層１１２の上（＋Ｚ軸方向側）に位置し、Ｘ軸およびＹ軸に沿って広がる半導体層である。本実施形態では、ｐ型半導体層１１４は、ｐ型不純物を含むｐ型半導体層である。ｐ型不純物としては、例えば、マグネシウム（Ｍｇ）と、亜鉛（Ｚｎ）と、ベリリウム（Ｂｅ）と、炭素（Ｃ）との少なくとも一つを用いることができる。本実施形態では、ｐ型半導体層１１４は、ｐ型不純物としてマグネシウム（Ｍｇ）を含む。
ｐ型半導体層１１４に含まれるマグネシウム（Ｍｇ）濃度の平均値は、４．０×１０１８ｃｍ−３である。本実施形態では、ｐ型半導体層１１４の厚み（Ｚ軸方向の長さ）は、１．０μｍ以下である。本実施形態では、ｎ型半導体層１１２とｐ型半導体層１１４との積層方向から見たときに、ｐ型不純物含有領域１１８と重なる位置のｐ型半導体層１１４におけるｐ型不純物の平均濃度は、ｐ型不純物含有領域１１８と重ならない位置のｐ型半導体層１１４におけるｐ型不純物の平均濃度よりも小さい。
半導体装置１００のイオン注入領域１１６は、ｐ型半導体層１１４の＋Ｚ軸方向側の一部の領域である。イオン注入領域１１６は、Ｘ軸およびＹ軸に沿って広がる半導体領域である。イオン注入領域１１６は、その他のｐ型半導体層１１４の領域と比較して、ｎ型不純物とｐ型不純物との少なくとも一方が多い領域である。イオン注入領域１１６は、第１の領域とも呼ぶ。本実施形態では、イオン注入領域１１６は、その他のｐ型半導体層１１４の領域と比較して、ｐ型不純物が多い領域である。なお、イオン注入領域１１６は、ｐ型半導体層１１４のその他の領域と比較して、ｎ型不純物が多い領域であってもよい。
本実施形態では、イオン注入領域１１６は、ｐ型半導体層１１４の＋Ｚ軸方向側の一部に対してマグネシウム（Ｍｇ）のイオン注入が行われたことにより形成された領域である。なお、イオン注入に用いるｐ型不純物は、例えば、マグネシウム（Ｍｇ）と、亜鉛（Ｚｎ）と、炭素（Ｃ）との少なくとも一つを用いることができる。本実施形態では、イオン注入に用いるｐ型不純物としてマグネシウム（Ｍｇ）を用いる。本実施形態において、イオン注入領域１１６におけるｐ型不純物濃度は４．０×１０１８ｃｍ−３以上である。また、本実施形態において、イオン注入領域１１６の厚み（Ｚ軸方向の長さ）は、０．３μｍ以下である。なお、イオン注入領域１１６は、ｎ型不純物であるケイ素（Ｓｉ）のイオン注入が行われることにより形成されていてもよい。
Ａ−２．半導体装置の製造方法
図２は、第１実施形態における半導体装置１００の製造方法を示す工程図である。まず、製造者は、基板１１０を準備する（工程Ｐ１００）。本実施形態では、基板１１０は、窒化ガリウム（ＧａＮ）から形成されている。
次に、製造者は、結晶成長を行う（工程Ｐ１０５）。具体的には、製造者は、（ｉ）基板１１０の上にｎ型半導体層１１２を積層し、（ｉｉ）ｎ型半導体層１１２の上にｐ型半導体層１１４を積層する。本実施形態では、製造者は、結晶成長の手法として有機金属気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）を用いる。工程Ｐ１０５を、積層工程とも呼ぶ。
本実施形態において、基板１１０及びｎ型半導体層１１２は、ケイ素（Ｓｉ）をドナー元素として含むｎ型半導体である。また、ｐ型半導体層１１４は、マグネシウム（Ｍｇ）をアクセプタ元素として含むｐ型半導体である。
積層工程（工程Ｐ１０５）の後、製造者は、ｐ型半導体層１１４の一部にイオン注入領域１１６を形成する（工程Ｐ１１０）。工程Ｐ１１０は、イオン注入領域形成工程とも呼ぶ。イオン注入領域形成工程（工程Ｐ１１０）は、（ｉ）終端部に位置するｐ型半導体層１１４に、ｎ型不純物とｐ型不純物との少なくとも一方をイオン注入するイオン注入工程（工程Ｐ１２０）と、（ｉｉ）イオン注入した不純物を活性化させるための熱処理を行う熱処理工程（工程Ｐ１３０）とを備える。工程Ｐ１２０を、イオン注入工程とも呼び、工程Ｐ１３０を熱処理工程とも呼ぶ。
本実施形態において、製造者は、ｐ型半導体層１１４にｐ型不純物をイオン注入する（工程Ｐ１２０）。本実施形態では、製造者は、ｐ型不純物としてマグネシウム（Ｍｇ）をｐ型半導体層１１４の中にイオン注入する。なお、ｐ型不純物のイオン注入に変えて、ｎ型不純物のイオン注入を行ってもよく、ｐ型不純物のイオン注入とｎ型不純物のイオン注入との両方を行ってもよい。
具体的には、まず、製造者は、ｐ型半導体層１１４の上に膜２１０を形成する。膜２１０は、イオン注入にて注入される不純物のｐ型半導体層１１４における深さ方向の分布を調整するために用いる。つまり、膜２１０は、ｐ型半導体層１１４に注入される元素をｐ型半導体層１１４の表面近傍に集めるために用いる。また、膜２１０は、イオン注入に伴うｐ型半導体層１１４における表面の損傷を防止する機能も有する。本実施形態において、膜２１０は、ｐ型半導体層１１４に入った場合にドナーとならない材料を用いることが好ましい。膜２１０の材料として、例えば、窒化アルミニウム（ＡｌＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化ホウ素（ＢＮ）などのＩＩＩ族窒化物半導体が挙げられる。本実施形態では、製造者は、有機金属気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）によって膜２１０を形成する。
次に、製造者は、膜２１０上の一部にマスク２２０を形成する。マスク２２０は、ｐ型半導体層１１４の上であって、イオン注入を行わない領域の上に形成される。本実施形態では、製造者は、フォトレジスト（Photoresist）によってマスク２２０を形成する。本実施形態では、マスク２２０の膜厚は、約２μｍである。
その後、製造者は、ｐ型半導体層１１４の上からイオン注入を行う。本実施形態では、製造者は、ｐ型半導体層１１４に対してマグネシウム（Ｍｇ）をイオン注入する。イオン注入時のドーズ量は、２．０×１０１４ｃｍ−２以上３．０×１０１５ｃｍ−２以下が好ましく、１．０×１０１５ｃｍ−２以上３．０×１０１５ｃｍ−２以下がより好ましい。イオン注入領域の厚みが０より大きく０．４μｍ以下となるように、製造者は、イオン注入時の加速電圧を調整することが好ましい。イオン注入の回数は、１回であっても、複数回であってもよい。イオン注入時のチャネリング効果を防止する観点から、イオン注入角度は、Ｚ軸方向に対して５°以上１５°以下であることが好ましい。本実施形態では、イオン注入角度は、９°とする。イオン注入時における基板１１０の温度は、２０℃以上８００℃以下が好ましい。本実施形態では、イオン注入時における基板１１０の温度は、２５℃とする。
図３は、イオン注入がされている状態を模式的に示す断面図である。イオン注入により、膜２１０のうちマスク２２０に覆われていない部分の下において、ｐ型半導体層１１４に元素が注入された領域としてイオン注入領域１１６Ｎが形成される。イオン注入領域１１６Ｎにおけるｐ型不純物濃度は、膜２１０の材質や膜厚、イオン注入の加速電圧やドーズ量を調整することにより所望の濃度に調整することができる。なお、イオン注入領域１１６Ｎは、注入されたｐ型不純物がアクセプタ元素として機能するように活性化されていない。このため、イオン注入直後のイオン注入領域１１６Ｎは、抵抗が高い領域である。また、イオン注入工程においては、未だｐ型不純物含有領域１１８は形成されないが、イオン注入領域１１６Ｎとｐ型不純物含有領域１１８との位置関係を説明するため、図３にｐ型不純物含有領域１１８を図示している。
次に、製造者は、膜２１０及びマスク２２０を除去する。本実施形態では、製造者は、ウェットエッチングによって膜２１０及びマスク２２０を除去する。以上により、イオン注入工程（工程Ｐ１２０（図２参照））が完了する。
イオン注入工程（工程Ｐ１２０）を行った後、製造者は、イオン注入領域１１６Ｎにおけるｐ型不純物を活性化させるための熱処理工程（工程Ｐ１３０）を行う。熱処理工程（工程Ｐ１３０）において、製造者は、イオン注入領域１１６Ｎを加熱することによって、ｐ型の導電性を有するイオン注入領域１１６を形成する。
まず、製造者は、ｐ型半導体層１１４及びイオン注入領域１１６Ｎの上にキャップ膜を形成する。キャップ膜は、加熱に伴うｐ型半導体層１１４及びイオン注入領域１１６Ｎにおける表面の損傷を防止する機能を有するとともに、ｐ型半導体層１１４からガリウム（Ｇａ）や窒素（Ｎ）が抜けることを抑制する機能を有する。キャップ膜の材料としては、窒化物が好ましく、窒化ケイ素（ＳｉＮｘ）、窒化アルミニウム（ＡｌＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化ガリウム（ＧａＮ）、窒化ホウ素（ＢＮ）などが挙げられ、スパッタ法や有機金属気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）によって形成することができる。本実施形態では、製造者は、キャップ膜として、窒化アルミニウム（ＡｌＮ）を有機金属気相成長法により形成する。
次に、製造者は、ｐ型半導体層１１４及びイオン注入領域１１６Ｎを加熱する。ｐ型半導体層１１４及びイオン注入領域１１６Ｎを加熱する温度は、９００℃以上１４００℃以下が好ましく、１０００℃以上１２００℃以下であることがより好ましい。また、加熱時間は、１０秒以上１０分以下が好ましく、１０秒以上５分以下が好ましい。熱処理時の雰囲気ガスとして、窒素（Ｎ）と、アンモニア（ＮＨ３）と、アルゴン（Ａｒ）との少なくとも一つを用いることが好ましい。
熱処理工程により、イオン注入領域１１６Ｎが、ｐ型の導電性を有するイオン注入領域１１６となる。また、イオン注入工程（工程Ｐ１２０）と熱処理工程（工程Ｐ１３０）とを経ることにより、イオン注入領域１１６の下方に位置する領域であって、ｎ型半導体層１１２の＋Ｚ軸方向側の領域に、ｐ型不純物含有領域１１８が形成される。つまり、ｎ型半導体層１１２の一部に、ｐ型不純物含有領域１１８が形成される。ｐ型不純物含有領域１１８は、ｐ型半導体層１１４に含まれるｐ型不純物がｎ型半導体層１１２に拡散することによって形成された領域である。本実施形態では、積層方向（Ｚ軸方向）から見たとき、ｐ型不純物含有領域１１８は、イオン注入領域１１６と重なる位置となる。
ｐ型不純物含有領域１１８に含まれるｐ型不純物濃度は、イオン注入（工程Ｐ１２０）時の加速電圧やドーズ量、熱処理（工程Ｐ１３０）の加熱温度や加熱時間を調整することにより調整できる。例えば、イオン注入（工程Ｐ１２０）時の加速電圧を大きくする、もしくはドーズ量を多くすることにより、ｐ型不純物含有領域１１８に拡散するｐ型不純物濃度を大きくすることができる。
熱処理の後、製造者は、ｐ型半導体層１１４及びイオン注入領域１１６の上からキャップ膜を除去する。本実施形態では、製造者は、ウェットエッチングによってキャップ膜を除去する。以上により、熱処理工程（工程Ｐ１３０（図２参照））が完了し、同時に、イオン注入領域形成工程（工程Ｐ１１０）が完了する。これらの工程を経て、半導体装置１００が完成する。
Ａ−３．効果
第１実施形態の半導体装置１００の製造方法によれば、ｎ型半導体層１１２へのｐ型不純物のイオン注入を行わずに、イオン注入領域形成工程（工程Ｐ１１０）において、終端部に位置するｎ型半導体層１１２にｐ型不純物含有領域１１８を形成することができる。この結果として、第１実施形態の半導体装置１００の製造方法によれば、半導体装置１００の耐圧を向上できる。換言すると、第１実施形態の半導体装置１００の終端構造によれば、ｐ型不純物含有領域１１８を備えることにより、半導体装置１００の耐圧を向上できる。
また、第１実施形態の半導体装置１００の製造方法によれば、ｎ型半導体層１１２へのｐ型不純物のイオン注入を行わないため、ｐ型不純物のイオン注入を行うことに起因したｎ型半導体層１１２の結晶構造の乱れを抑制できる。
第１実施形態の半導体装置１００において、ｐ型不純物含有領域１１８は、ｐ型半導体層１１４と接している。このため、ｐ型半導体層１１４中のｐ型不純物であるマグネシウム（Ｍｇ）を活性化させるために行う熱処理工程において、ｐ型不純物含有領域１１８中のｐ型不純物であるマグネシウム（Ｍｇ）についても活性化される。つまり、この工程において、ｐ型不純物含有領域１１８中の水素がｐ型半導体層１１４を経由して外部に排出される。このため、第１実施形態の半導体装置１００は、ｐ型半導体層１１４及びｐ型不純物含有領域１１８の中のｐ型不純物を一度に活性化できるため、製造が容易である。
Ｂ．第２実施形態
図４は、第２実施形態においてイオン注入がされている状態を模式的に示す断面図である。第２実施形態の半導体装置は、第１実施形態の半導体装置１００と比較して、さらに、（ｉ）基板１１０とｎ型半導体層１１２との間に、ｎ型半導体層１１２よりもｎ型不純物濃度が高いｎ型半導体層１１１と、（ｉｉ）ｎ型半導体層１１２の中に、ｐ型不純物含有領域１１８と交わるように配置されており、ｎ型半導体層１１２よりもｎ型不純物濃度が高いｎ型半導体層１１３と、（ｉｉｉ）ｐ型半導体層１１４の上に、ｎ型半導体層１１２よりもｎ型不純物濃度が高いｎ型半導体層１１５とを備える点で異なるが、それ以外は同じである。なお、ｎ型半導体層１１３は、ｐ型不純物含有領域１１８と交わるように図示されているが、ｐ型不純物含有領域１１８よりも下に配置されていてもよい。また、ｎ型半導体層１１１と、ｎ型半導体層１１３と、ｎ型半導体層１１５との少なくとも一つを備えなくてもよい。ｎ型半導体層１１１とｎ型半導体層１１３とｎ型半導体層１１５との不純物濃度は、いずれも１．０×１０１７ｃｍ−３以上であり、厚みは、０．１μｍから１μｍである。ここで、ｎ型半導体層１１１は、基板１１０への電極形成が困難な場合にドレイン電極を形成するためのコンタクト層として利用できる。ｎ型半導体層１１５は、ソース電極を形成するためのコンタクト層として利用できる。ｎ型半導体層１１３は、ｐ型不純物含有領域１１８からの内蔵電位によりｎ型半導体層１１２が空乏化して電子が流れにくくなることを抑制できる。
第２実施形態の半導体装置の製造方法においても、ｎ型半導体層１１２へのｐ型不純物のイオン注入を行わずに、終端部に位置するｎ型半導体層１１２にｐ型不純物含有領域１１８を形成することができる。
Ｃ．第３実施形態
図５は、第３実施形態においてイオン注入がされている状態を模式的に示す断面図である。第３実施形態において、ｐ型不純物含有領域１１８は、終端部に設けられている。第３実施形態では、ｐ型不純物含有領域１１８は、トランジスタやダイオードが形成されたアクティブ領域の周りを囲うように多重の環状に設けられおり、本実施形態では、５重の環状に設けられている。なお、５重の環状ではなく、４重以下の環状でもよく、６重以上の環状でもよい。また、ｐ型不純物含有領域１１８は、環状でなくてもよく、途中に途切れた部分があってもよい。このように多重にすることで、ｐ型不純物含有領域１１８の数、幅、間隔を変えることができ、所望の特性に応じた終端部を形成することができる。
Ｄ．第４実施形態
図６は、第４実施形態においてイオン注入がされている状態を模式的に示す断面図である。第４実施形態は、第３実施形態（図４参照）と比較して、（ｉ）ｎ型半導体層１１３及びｎ型半導体層１１５を備えない点、（ｉｉ）マグネシウム（Ｍｇ）の変わりにケイ素（Ｓｉ）がイオン注入されることにより、イオン注入領域１１６Ｎの変わりにイオン注入領域１１６Ａを備える点が異なるが、それ以外は同じである。
第４実施形態では、ｐ型半導体層１１４の中にｎ型不純物であるケイ素（Ｓｉ）を含有するイオン注入領域１１６Ａが形成される。この様な形態においても、ｎ型半導体層１１２へのｐ型不純物のイオン注入を行わずに、終端部に位置するｎ型半導体層１１２にｐ型不純物含有領域１１８を形成することができる。なお、第４実施形態は、イオン注入領域１１６Ａ及びｐ型不純物含有領域１１８をそれぞれ複数備えているが、それぞれ１つずつでもよい。
図７は、第４実施形態からｐ型半導体層１１４とそれよりも上の層を、ドライエッチングなどにより取り除いた状態を示す模式図である。このような形態として用いてもよい。
Ｅ．第５実施形態
図８は、第５実施形態においてイオン注入がされている状態を模式的に示す断面図である。第５実施形態は、第４実施形態（図６参照）と比較して、ｎ型半導体層１１２の間にｎ型半導体層１１２よりもｎ型不純物濃度が大きいｎ型半導体層１１３を備える点が異なるが、それ以外は同じである。
第５実施形態の半導体装置の製造方法においても、ｎ型半導体層１１２へのｐ型不純物のイオン注入を行わずに、終端部に位置するｎ型半導体層１１２にｐ型不純物含有領域１１８を形成することができる。なお、第５実施形態において、ｎ型半導体層１１３はｐ型不純物含有領域１１８と交わっているが、ｎ型半導体層１１３は、ｐ型不純物含有領域１１８よりも下に設けられていてもよい。
Ｆ．第６実施形態
図９は、第６実施形態における半導体装置２００の構成を模式的に示す断面図である。第６実施形態における半導体装置２００は、トレンチゲート構造を有する縦型トレンチＭＩＳＦＥＴ（Metal-Insulator-Semiconductor Field-Effect Transistor）である。なお、「トレンチゲート構造」とは、半導体層にトレンチを形成し、その中にゲート電極の少なくとも一部が埋め込まれている構造を言う。本実施形態の半導体装置２００は、電力制御に用いられ、パワーデバイスとも呼ばれる。図９及びそれ以降の図において、素子領域であるアクティブ部Ｒ１と、アクティブ部Ｒ１の周囲の終端部Ｒ２を図示する。
第６実施形態における半導体装置２００の製造方法では、イオン注入が２度行われている。つまり、第１のイオン注入領域形成工程として、ｐ型半導体層１１４へケイ素（Ｓｉ）のイオン注入を行う。この第１のイオン注入と熱処理により、イオン注入領域１１６Ｂとｐ型不純物含有領域１１８Ｂが形成される。また、第２のイオン注入領域形成工程として、ｐ型半導体層１１４へケイ素（Ｓｉ）のイオン注入を行う。この第２のイオン注入と熱処理により、イオン注入領域１１６Ｃとｐ型不純物含有領域１１８Ｃが形成される。
また、イオン注入工程の後、ｐ型半導体層１１４を貫通して、ｎ型半導体層１１２に至るまで落ち込んだトレンチ１２２を形成するトレンチ形成工程を備える。ｎ型半導体層１１２とｐ型半導体層１１４との積層の方向（Ｚ軸方向）において、ｐ型不純物含有領域１１８Ｂの底面ＢＳ１は、トレンチ１２２の底面ＢＳ２と同じか、もしくはトレンチ１２２の底面ＢＳ２より下（−Ｚ軸方向側）に位置する。第６実施形態では、ｎ型半導体層１１２とｐ型半導体層１１４との積層の方向（Ｚ軸方向）において、ｐ型不純物含有領域１１８Ｂの底面ＢＳ１は、トレンチ１２２の底面ＢＳ２より下（−Ｚ軸方向側）に位置する。ここで、「底面」とは、その領域もしくは層のうち、最も−Ｚ軸方向側の面を言う。このため、アクティブ部Ｒ１における底面ＢＳ１が底面ＢＳ２より下に位置することで、トレンチ１２２の底面ＢＳ２の外周付近に電界が集中することを抑制できる。さらに、終端部Ｒ２の底面ＢＳ１が、アクティブ部Ｒ１の底面ＢＳ２より下に位置するため、トレンチ１２２付近への電界集中によってトレンチ１２２が破壊されてしまう前に、終端部Ｒ２にてアバランシェ降伏を生じさせることができ、半導体装置２００の破壊耐量を向上させることができる。
また、トレンチ形成工程において、ｐ型不純物含有領域１１８Ｂの少なくとも一部と重なる位置にトレンチ１２２が形成されることにより、トレンチの底面ＢＳ２の少なくとも一部が、ｐ型不純物含有領域１１８Ｂにより形成される。第６実施形態では、トレンチ形成工程において、ｐ型不純物含有領域１１８Ｂの一部と重なる位置にトレンチ１２２が形成されることにより、トレンチの底面ＢＳ２の一部が、ｐ型不純物含有領域１１８Ｂにより形成される。このため、第６実施形態の半導体装置によれば、トレンチ１２２の底面ＢＳ２の外周付近に電界が集中することをより効果的に抑制できる。
第６実施形態における半導体装置２００の製造方法では、さらに、（ｉ）トレンチ１２２の内側に絶縁膜１３０を形成する工程と、（ｉｉ）ｐ型半導体層１１４のイオン注入領域１１６Ｂと接するソース電極１４１（第１の電極とも呼ぶ）及びボディ電極１４４を形成する工程と、（ｉｉｉ）基板１１０であるｎ型半導体層と接するドレイン電極１４３（第２の電極とも呼ぶ）を形成する工程と、（ｉｖ）絶縁膜１３０の上に、第１の電極と第２の電極との間の電流の流れを制御するゲート電極１４２（制御電極とも呼ぶ）を形成する工程と、を備える。
第６実施形態の半導体装置の製造方法においても、ｎ型半導体層１１２へのｐ型不純物のイオン注入を行わずに、終端部Ｒ２に位置するｎ型半導体層１１２にｐ型不純物含有領域１１８Ｂを形成することができる。また、終端部Ｒ２のｐ型不純物含有領域１１８Ｂを形成するのと同時に、アクティブ部Ｒ１のｐ型不純物含有領域１１８Ｂをも効率的に形成できる。
Ｇ．第７実施形態
図１０は、第７実施形態における半導体装置３００の構成を模式的に示す断面図である。第７実施形態の半導体装置３００は、第６実施形態の半導体装置２００と比較して、終端部において、（ｉ）ｐ型不純物含有領域１１８Ｂの変わりにｐ型不純物含有領域１１８Ｄを備え、（ｉｉ）イオン注入領域１１６Ｂの変わりにイオン注入領域１１６Ｄを備える点が異なるが、それ以外は同じである。
第７実施形態の終端部Ｒ２におけるｐ型不純物含有領域１１８Ｄの底面ＢＳ３は、第６実施形態の終端部Ｒ２におけるｐ型不純物含有領域１１８Ｂの底面よりも下（−Ｚ軸方向側）に位置する。また、終端部Ｒ２のｐ型不純物含有領域１１８Ｄの底面ＢＳ３は、トレンチ１２２の底面ＢＳ２より下（−Ｚ軸方向側）に位置する。さらに、終端部Ｒ２のｐ型不純物含有領域１１８Ｄの底面ＢＳ３は、アクティブ部Ｒ１に形成されたｐ型不純物含有領域１１８Ｂの底面ＢＳ１より下（−Ｚ軸方向側）に位置する。第７実施形態の半導体装置３００によれば、半導体装置３００の破壊耐量を、より効果的に向上できる。このような半導体装置３００のｐ型不純物含有領域１１８Ｄは、イオン注入深さを調整することで形成できる。より具体的には、アクティブ部Ｒ１へイオン注入する際の加速電圧よりも高い加速電圧とすることで、より深く、下方に位置するｐ型不純物含有領域１１８Ｄを終端部Ｒ２に形成できる。
第７実施形態の半導体装置３００の製造方法においても、ｎ型半導体層１１２へのｐ型不純物のイオン注入を行わずに、終端部Ｒ２に位置するｎ型半導体層１１２にｐ型不純物含有領域１１８Ｄを形成することができる。
Ｈ．第８実施形態
図１１は、第８実施形態における半導体装置４００の構成を模式的に示す断面図である。第８実施形態の半導体装置４００は、第６実施形態の半導体装置２００と比較して、終端部Ｒ２において凹部１２８を備える点が異なるが、それ以外は同じである。
第８実施形態の半導体装置４００の製造方法においても、ｎ型半導体層１１２へのｐ型不純物のイオン注入を行わずに、終端部Ｒ２に位置するｎ型半導体層１１２にｐ型不純物含有領域１１８Ｅを形成することができる。なお、凹部１２８を形成後にイオン注入領域１１６Ｂを形成するため、凹部１２８を形成すること以外は第６実施形態と同じ製造方法で、アクティブ部Ｒ１のｐ型不純物含有領域１１８Ｂの底面ＢＳ１よりも深い位置に、終端部Ｒ２のｐ型不純物含有領域１１８Ｅの底面ＢＳ４が位置することになり、破壊耐量を向上させることができる。
Ｉ．他の実施形態
本発明は、上述の実施形態や実施例に限られるものではなく、その趣旨を逸脱しない範囲において種々の構成で実現することができる。例えば、発明の概要の欄に記載した各形態中の技術的特徴に対応する実施形態、実施例中の技術的特徴は、上述の課題の一部または全部を解決するために、あるいは、上述の効果の一部または全部を達成するために、適宜、差し替えや、組み合わせを行うことが可能である。また、その技術的特徴が本明細書中に必須なものとして説明されていなければ、適宜、削除することが可能である。
第１実施形態において、基板１１０とｎ型半導体層１１２との間には、他の層が存在しないが、他の層が存在してもよい。他の層として、例えば、（ｉ）ｎ型半導体層１１２よりもｎ型不純物濃度が高いｎ型半導体層（ｎ型不純物濃度：５．０×１０１８ｃｍ−３、厚み：０．５μｍから１μｍ）や、（ｉｉ）基板１１０と接する層から順に、窒化アルミニウム（ＡｌＮ）層と窒化ガリウム（ＧａＮ）層とを備える格子不整合を緩和する層や、（ｉｉｉ）低温堆積バッファ層が挙げられる。基板１１０とｎ型半導体層１１２との間に、ｎ型半導体層１１２よりもｎ型不純物濃度が高いｎ型半導体層１１１を備え、基板１１０を絶縁体とした場合、ｎ型半導体層１１２よりもｎ型不純物濃度が高いｎ型半導体層１１１は、ドレインコンタクト層として機能し、ドレイン電極はドレインコンタクト層と接するように形成される。
第１実施形態において、ｎ型半導体層１１２とｐ型半導体層１１４の間には、他の層が存在しないが、他の層が存在してもよい。他の層として、例えば、ｎ型半導体層１１２よりもｎ型不純物濃度が高いｎ型半導体層１１３（ｎ型不純物濃度：５．０×１０１７ｃｍ−３以下、厚み：１μｍ以下）が挙げられる。このようなｎ型半導体層１１３は、ｐ型不純物含有領域１１８の内蔵電位によりｎ型半導体層１１２が空乏層化して、電子が流れにくくなることを抑制できる。
第１実施形態において、ｐ型半導体層１１４の上には半導体層が存在しないが、他の層が存在してもよい。他の層として、例えば、ｎ型不純物濃度が高いｎ型半導体層１１５（ｎ型不純物濃度：５．０×１０１８ｃｍ−３、厚み：０．５μｍ以下）が挙げられる。この層は、ソースコンタクト層として機能する。
第６実施形態から第８実施形態では、本発明が適用される半導体装置は、上述の実施形態で説明した縦型トレンチＭＩＳＦＥＴに限られない。本発明が適用される半導体装置は、例えば、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）などのトレンチゲート構造を有し、制御電極で反転層を形成する原理を用いて電流を制御する半導体装置であってもよい。
上述の実施形態において、ｎ型不純物としてケイ素（Ｓｉ）を用いている。しかし、本発明はこれに限らない。ｎ型不純物として、例えば、酸素（Ｏ）や、ゲルマニウム（Ｇｅ）を用いてもよい。
１００…半導体装置
１１０…基板
１１１…ｎ型半導体層
１１２…ｎ型半導体層
１１３…ｎ型半導体層
１１４…ｐ型半導体層
１１５…ｎ型半導体層
１１６…イオン注入領域
１１６Ａ…イオン注入領域
１１６Ｂ…イオン注入領域
１１６Ｃ…イオン注入領域
１１６Ｄ…イオン注入領域
１１６Ｎ…イオン注入領域
１１８…ｐ型不純物含有領域
１１８Ｂ…ｐ型不純物含有領域
１１８Ｃ…ｐ型不純物含有領域
１１８Ｄ…ｐ型不純物含有領域
１１８Ｅ…ｐ型不純物含有領域
１２２…トレンチ
１２８…凹部
１３０…絶縁膜
１４１…ソース電極
１４４…ボディ電極
２００…半導体装置
２１０…膜
２２０…マスク
３００…半導体装置
４００…半導体装置
ＢＳ１…底面
ＢＳ２…底面
ＢＳ３…底面
ＢＳ４…底面
Ｒ１…アクティブ部
Ｒ２…終端部

Claims (4)

  1. 終端部を有する半導体装置の製造方法であって、
    ｎ型不純物を含むｎ型半導体層の上に、ｐ型不純物を含むｐ型半導体層を積層する積層工程と、
    前記終端部に位置するｐ型半導体層に、ｎ型不純物とｐ型不純物との少なくとも一方をイオン注入するイオン注入工程と、
    前記イオン注入した不純物を活性化させるための熱処理を行う熱処理工程と、を備え、
    前記イオン注入工程及び前記熱処理工程を経ることにより、前記イオン注入がされたｐ型半導体層の領域の下方であって、前記ｎ型半導体層の少なくとも一部に、前記ｐ型半導体層に含まれるｐ型不純物が拡散するｐ型不純物含有領域が形成される、半導体装置の製造方法。
  2. 請求項１に記載の半導体装置の製造方法であって、さらに、
    前記ｐ型半導体層を貫通して、前記ｎ型半導体層に至るまで落ち込んだトレンチを形成するトレンチ形成工程を備え、
    前記ｎ型半導体層と前記ｐ型半導体層との積層の方向において、前記ｐ型不純物含有領域の底面は、前記トレンチの底面と同じか、もしくは前記トレンチの底面より下に位置する、半導体装置の製造方法。
  3. 請求項１又は請求項２に記載の半導体装置の製造方法であって、
    前記ｎ型半導体層及び前記ｐ型半導体層は、ＩＩＩ族窒化物により形成されている、半導体装置の製造方法。
  4. 半導体装置の終端構造であって、
    ｎ型不純物を含むｎ型半導体層と、
    前記ｎ型半導体層の上に形成され、ｐ型不純物を含むｐ型半導体層と、
    前記ｐ型半導体層の中に、その他の前記ｐ型半導体層の領域と比較して、ｎ型不純物とｐ型不純物との少なくとも一方が多い第１の領域を備え、
    前記第１の領域の下方であって、前記ｎ型半導体層の中に、前記ｐ型不純物を含むｐ型不純物含有領域を備える、半導体装置の終端構造。
JP2017062678A 2017-03-28 2017-03-28 半導体装置の製造方法 Active JP6809330B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017062678A JP6809330B2 (ja) 2017-03-28 2017-03-28 半導体装置の製造方法
US15/920,246 US10879349B2 (en) 2017-03-28 2018-03-13 Method for manufacturing semiconductor device and edge termination structure of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017062678A JP6809330B2 (ja) 2017-03-28 2017-03-28 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2018166150A true JP2018166150A (ja) 2018-10-25
JP6809330B2 JP6809330B2 (ja) 2021-01-06

Family

ID=63670989

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017062678A Active JP6809330B2 (ja) 2017-03-28 2017-03-28 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US10879349B2 (ja)
JP (1) JP6809330B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2021095609A1 (ja) * 2019-11-11 2021-05-20
JP2021129057A (ja) * 2020-02-14 2021-09-02 豊田合成株式会社 半導体素子の製造方法
JP2023000188A (ja) * 2021-06-17 2023-01-04 株式会社デンソー 窒化物半導体装置の製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11646357B2 (en) * 2017-08-25 2023-05-09 Enkris Semiconductor, Inc. Method for preparing a p-type semiconductor structure, enhancement mode device and method for manufacturing the same
CN111033752B (zh) * 2017-08-25 2024-02-09 苏州晶湛半导体有限公司 p型半导体的制造方法、增强型器件及其制造方法
JP6716517B2 (ja) * 2017-09-20 2020-07-01 株式会社東芝 半導体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007060716A1 (ja) * 2005-11-22 2007-05-31 Shindengen Electric Manufacturing Co., Ltd. トレンチゲートパワー半導体装置
JP2009141185A (ja) * 2007-12-07 2009-06-25 Toshiba Corp 半導体装置及びその製造方法
JP2009289904A (ja) * 2008-05-28 2009-12-10 Toshiba Corp 半導体装置
WO2016002963A1 (ja) * 2014-07-04 2016-01-07 富士電機株式会社 半導体装置
JP2016021460A (ja) * 2014-07-14 2016-02-04 豊田合成株式会社 半導体装置およびその製造方法
JP2016225455A (ja) * 2015-05-29 2016-12-28 株式会社デンソー 半導体装置およびその製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3793088A (en) * 1972-11-15 1974-02-19 Bell Telephone Labor Inc Compatible pnp and npn devices in an integrated circuit
US5910669A (en) 1992-07-24 1999-06-08 Siliconix Incorporated Field effect Trench transistor having lightly doped epitaxial region on the surface portion thereof
JP4738562B2 (ja) 2000-03-15 2011-08-03 三菱電機株式会社 半導体装置の製造方法
US20080116512A1 (en) * 2006-11-21 2008-05-22 Kabushiki Kaisha Toshiba Semiconductor device and method of making the same
JP4915221B2 (ja) 2006-11-28 2012-04-11 トヨタ自動車株式会社 半導体装置
JP4798119B2 (ja) 2007-11-06 2011-10-19 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP2009224495A (ja) * 2008-03-14 2009-10-01 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置およびその製造方法
WO2011024367A1 (ja) 2009-08-27 2011-03-03 パナソニック株式会社 窒化物半導体装置
US8981434B2 (en) 2009-08-31 2015-03-17 Renesas Electronics Corporation Semiconductor device and field effect transistor
JP5671867B2 (ja) * 2010-08-04 2015-02-18 富士電機株式会社 半導体装置およびその製造方法
US9224860B2 (en) 2010-12-10 2015-12-29 Mitsubishi Electric Corporation Trench-gate type semiconductor device and manufacturing method therefor
JP5751213B2 (ja) * 2012-06-14 2015-07-22 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP2015008235A (ja) 2013-06-25 2015-01-15 富士電機株式会社 半導体装置の製造方法
US10347489B2 (en) * 2013-07-02 2019-07-09 General Electric Company Semiconductor devices and methods of manufacture
JP6402773B2 (ja) 2014-09-08 2018-10-10 富士電機株式会社 半導体装置及びその製造方法
JP6341077B2 (ja) 2014-12-09 2018-06-13 豊田合成株式会社 半導体装置の製造方法
JP6270706B2 (ja) * 2014-12-11 2018-01-31 トヨタ自動車株式会社 半導体装置とその製造方法
JP6656897B2 (ja) * 2015-11-20 2020-03-04 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6520785B2 (ja) * 2016-03-24 2019-05-29 豊田合成株式会社 半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007060716A1 (ja) * 2005-11-22 2007-05-31 Shindengen Electric Manufacturing Co., Ltd. トレンチゲートパワー半導体装置
JP2009141185A (ja) * 2007-12-07 2009-06-25 Toshiba Corp 半導体装置及びその製造方法
JP2009289904A (ja) * 2008-05-28 2009-12-10 Toshiba Corp 半導体装置
WO2016002963A1 (ja) * 2014-07-04 2016-01-07 富士電機株式会社 半導体装置
JP2016021460A (ja) * 2014-07-14 2016-02-04 豊田合成株式会社 半導体装置およびその製造方法
JP2016225455A (ja) * 2015-05-29 2016-12-28 株式会社デンソー 半導体装置およびその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2021095609A1 (ja) * 2019-11-11 2021-05-20
WO2021095609A1 (ja) * 2019-11-11 2021-05-20 住友電気工業株式会社 炭化珪素半導体装置
US12159905B2 (en) 2019-11-11 2024-12-03 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device
JP7635716B2 (ja) 2019-11-11 2025-02-26 住友電気工業株式会社 炭化珪素半導体装置
JP2021129057A (ja) * 2020-02-14 2021-09-02 豊田合成株式会社 半導体素子の製造方法
JP7238828B2 (ja) 2020-02-14 2023-03-14 豊田合成株式会社 半導体素子の製造方法
JP2023000188A (ja) * 2021-06-17 2023-01-04 株式会社デンソー 窒化物半導体装置の製造方法
JP7572309B2 (ja) 2021-06-17 2024-10-23 株式会社デンソー 窒化物半導体装置の製造方法

Also Published As

Publication number Publication date
JP6809330B2 (ja) 2021-01-06
US20180286945A1 (en) 2018-10-04
US10879349B2 (en) 2020-12-29

Similar Documents

Publication Publication Date Title
JP6809330B2 (ja) 半導体装置の製造方法
JP7404703B2 (ja) 窒化物半導体装置の製造方法及び窒化物半導体装置
US10153356B2 (en) Method of manufacturing semiconductor device, and semiconductor device
JP2014146748A (ja) 半導体装置及びその製造方法並びに半導体基板
JP2017079287A (ja) 半導体装置及び半導体装置の製造方法
US10256323B2 (en) Method of manufacturing semiconductor device including an n type semiconductor region formed in a p type semiconductor layer
JP2019062140A (ja) 半導体装置の製造方法
JP2013168549A (ja) 半導体装置およびその製造方法
US10854454B2 (en) Semiconductor device and method for manufacturing the same
CN108574001B (zh) 半导体装置
JP7443853B2 (ja) 炭化珪素半導体装置
JP6693020B2 (ja) 半導体装置の製造方法
TW201310546A (zh) 半導體裝置之製造方法
US9852925B2 (en) Method of manufacturing semiconductor device
JP7644921B2 (ja) 窒化物半導体装置の製造方法及び窒化物半導体装置
US10749003B2 (en) Manufacturing method of semiconductor device and semiconductor device
JP7024319B2 (ja) ＧａＮ系半導体装置の製造方法およびＧａＮ系半導体装置
JP2016225426A (ja) 半導体装置およびその製造方法
JP7120886B2 (ja) スイッチング素子の製造方法
JP2020077828A (ja) スイッチング素子の製造方法
JP6757678B2 (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190426

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200507

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200630

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200824

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201123

R150 Certificate of patent or registration of utility model

Ref document number: 6809330

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150