[go: up one dir, main page]

JP2018157168A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2018157168A
JP2018157168A JP2017055128A JP2017055128A JP2018157168A JP 2018157168 A JP2018157168 A JP 2018157168A JP 2017055128 A JP2017055128 A JP 2017055128A JP 2017055128 A JP2017055128 A JP 2017055128A JP 2018157168 A JP2018157168 A JP 2018157168A
Authority
JP
Japan
Prior art keywords
semiconductor device
wafer
substrate
semiconductor element
modified zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017055128A
Other languages
English (en)
Inventor
努 藤田
Tsutomu Fujita
努 藤田
天頌 大野
Takanobu Ono
天頌 大野
理 南中
Osamu Minaminaka
理 南中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Priority to JP2017055128A priority Critical patent/JP2018157168A/ja
Priority to TW106124838A priority patent/TWI729174B/zh
Priority to CN201710728631.9A priority patent/CN108630743B/zh
Priority to US15/694,934 priority patent/US10741650B2/en
Publication of JP2018157168A publication Critical patent/JP2018157168A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/50Physical imperfections
    • H10D62/57Physical imperfections the imperfections being on the surface of the semiconductor body, e.g. the body having a roughened surface
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117Shapes of semiconductor bodies
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50Working by transmitting the laser beam through or within the workpiece
    • B23K26/53Working by transmitting the laser beam through or within the workpiece for modifying or reforming the material inside the workpiece, e.g. for producing break initiation cracks
    • H10P34/42
    • H10P54/00
    • H10P72/7402
    • H10P95/906
    • H10W72/019
    • H10W72/07523
    • H10W72/07554
    • H10W72/541
    • H10W72/5449
    • H10W72/59
    • H10W72/90
    • H10W74/127

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Dicing (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Laser Beam Processing (AREA)

Abstract

【課題】密着性及び強度を向上した半導体装置及びその製造方法を提供する。【解決手段】実施形態に係る半導体装置は、半導体素子を備える。前記半導体素子は、基板の側面に、前記基板に設けられた改質帯に沿って形成された屈曲部を少なくとも二つ有する。前記二つの屈曲部は、前記基板表面に対して垂直な方向および平行な方向に互いにずれて形成される。前記側面のうち前記二つの屈曲部に接する面のいずれかの一部はへき開面である。前記二つの屈曲部のうち前記基板の裏面側の屈曲部から前記基板の裏面に到る前記基板の側面は前記基板表面に対して概ね垂直である。【選択図】図1

Description

本発明の実施形態は、半導体装置及びその製造方法に関する。
半導体装置は、半導体素子の外形に沿ってウェハの内部にレーザを集光し、複数の半導体素子に分割して個片化することで形成される。そして、半導体素子上に封止材を設けて半導体素子及び封止材を密着固定している。このような半導体装置では、半導体素子及び封止材の密着性と共に、半導体素子の強度を高めることが求められている。
特開2016−157872号公報
実施形態の目的は、密着性及び強度を向上した半導体装置及びその製造方法を提供することである。
実施形態に係る半導体装置は、半導体素子を備える。前記半導体素子は、基板の側面に、前記基板に設けられた改質帯に沿って形成された屈曲部を少なくとも二つ有する。前記二つの屈曲部は、前記基板表面に対して垂直な方向および平行な方向に互いにずれて形成される。前記側面のうち前記二つの屈曲部に接する面のいずれかの一部はへき開面である。前記二つの屈曲部のうち前記基板の裏面側の屈曲部から前記基板の裏面に到る前記基板の側面は前記基板表面に対して概ね垂直である。
第1実施形態に係る半導体装置を示す上面図である。 第1実施形態に係る半導体装置を示す正面図である。 第1実施形態に係る半導体装置を示す側面図である。 第1実施形態の第1変形例に係る半導体装置を示す上面図である。 第1実施形態の第1変形例に係る半導体装置を示す正面図である。 第1実施形態の第1変形例に係る半導体装置を示す側面図である。 第1実施形態の第2変形例に係る半導体装置を示す上面図である。 第1実施形態の第2変形例に係る半導体装置を示す正面図である。 第1実施形態の第2変形例に係る半導体装置を示す側面図である。 第1実施形態の第3変形例に係る半導体装置を示す上面図である。 第1実施形態の第3変形例に係る半導体装置を示す正面図である。 第1実施形態の第3変形例に係る半導体装置を示す側面図である。 第1実施形態に係る半導体装置の製造方法を示すフロー図である。 第1実施形態に係る半導体装置の製造方法の一部を示す斜視図である。 第1実施形態に係る半導体装置の製造方法の一部を示す断面図である。 図16(a)及び図16(b)は、半導体装置における位置決めを説明する上面図及び正面図である。 図17(a)及び図17(b)は、半導体装置におけるワイヤボンディングを説明する上面図及び正面図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
(実施形態)
図1〜図3は、半導体装置1において、上面図、正面図及び側面図をそれぞれ示している。
図1〜図3に示すように、半導体装置1には、ウェハ3及び半導体層4を有する半導体素子2が設けられている。例えば、半導体素子2はチップであって、ウェハ3はシリコン(Si)を含む。半導体層4は、ウェハ3の表面上に設けられて配線層等を有する。
図2に示すように、ウェハ3の側面には屈曲点3cが設けられている。屈曲点3cが設けられることで段差が形成され、ウェハ3の表面に対して概ね垂直な面3f1と、傾斜面3f2とが形成される。
屈曲点3cによる段差は、例えば、鉛直方向の幅を32マイクロメートル以上であって80マイクロメートル以下にし、水平方向の幅を4マイクロメートル以上であって30マイクロメートル以下になるように形成することが望ましい。これにより、半導体素子2上に、樹脂等を含む封止材を形成する場合、封止材に対する半導体素子2の密着力を向上させることができる。
図3に示すように、ウェハ3において、屈曲点3cは、例えば、面3f1及び傾斜面3f2の境界部分である。屈曲点3cの近傍に位置する面3f1の一部、及び、傾斜面3f2の一部は、粗い面に相当する。屈曲点3cに離れて位置する面3f1の一部、及び、傾斜面3f2の一部は、平滑な面に相当する。つまり、ウェハ3の側面は、粗い面及び平滑な面の組み合わせで構成されている。
ここで、粗い面とは、残留応力が所定の範囲である面であり、例えば、−300MPa以下である、もしくは、300Mpa以上である面を指す。つまり、粗い面は、改質帯により形成される。
平滑な面とは、残留応力が所定の範囲である面であり、例えば、−100MPa以上であって、100Mpa以下である面を指す。つまり、平滑な面は、へき開面(結晶に沿って割れる面)である。
例えば、粗い面及び平滑な面の残留応力(Pa)は、ラマン分光法を用いて測定される。
粗い面及び平滑な面は、粗い面の粗さ(Rz)を、1マイクロメートル以上であって10マイクロメートル以下にし、平滑な面の粗さ(Rz)を、0.01マイクロメートル以上であって0.5マイクロメートル以下になるように形成することが望ましい。これにより、半導体素子2の強度を高めて、半導体素子2及び封止材の密着力を向上させることができる。
以下において、本実施形態の変形例について説明する。
図4〜図6は、半導体装置1Aにおいて、上面図、正面図及び側面図をそれぞれ示している。
図7〜図9は、半導体装置1Bにおいて、上面図、正面図及び側面図をそれぞれ示している。
図10〜図12は、半導体装置1Cにおいて、上面図、正面図及び側面図をそれぞれ示している。
まず、本実施形態の第1変形例について説明する。
図4〜図6に示すように、半導体装置1Aには、ウェハ3及び半導体層4を有する半導体素子2が設けられている。第1実施形態では、半導体素子2のウェハ3の4つの側面の内の1側面に、屈曲点3cによる段差が設けられていた。一方、本変形例では、半導体素子2のウェハ3の4つの側面の内の複数の面に、屈曲点3cによる段差が設けられている。
次に、本実施形態の第2変形例について説明する。
図7〜図9に示すように、半導体装置1Bには、ウェハ3及び半導体層4を有する半導体素子2が設けられている。第1実施形態では、半導体素子2のウェハ3の側面に、屈曲点3cによる2つの段差が設けられていた。一方、本変形例では、半導体素子2のウェハ3の側面に、屈曲点3cによる3つ以上の段差が設けられている。
次に、本実施形態の第3変形例について説明する。
図10〜図12に示すように、半導体装置1Cには、ウェハ3及び半導体層4を有する半導体素子2が設けられている。本変形例では、屈曲点3cによる段差が形成されていない場合であっても、面3f1内の一部に粗い面が形成されても良い。
以下において、本実施形態に係る半導体装置の製造方法について説明する。
図13は、半導体装置1の製造方法を示すフロー図である。
本実施形態の半導体装置の製造方法では、ウェハ3上のダイシングラインに沿ってダイシングすることで複数の半導体素子2に個片化する。
まず、複数の半導体素子2に個片化するダイシング技術の一例として、ステルスダイシング技術について簡単に説明する。
図13に示すように、まず、ウェハ3の表面に保護テープを貼り付ける(S110)。例えば、ウェハ3の表面には半導体層4が設けられている。
次に、ウェハ3の裏面からレーザを照射し、レーザをシリコン内部で集光して改質帯を形成する(S120)。改質帯が膨張することで、上下に亀裂が進展し、ウェハ3の表面にハーフカットが形成される。レーザは、例えば、赤外領域の透過レーザである。例えば、レーザの出力は、0.1Wである。
次に、研削砥石でウェハの裏面を削り、薄く加工する(S130)。薄く研削していくと、ハーフカット部分が表出し、チップが個片化される。
次に、接着剤によってテープをウェハ3の裏面に貼り合わせ、ウェハ3の周囲を支持体で固定する(S140)。ここで、接着剤は、例えば、DAF(Die Attach Film)である。テープは、例えば、基材及び粘着剤によって構成されている。支持体は、例えば、ウェハ3の周囲を固定するリングである。
次に、押圧体でテープ及びウェハ3を下から突き上げる(S150)。これにより、チップ間の距離を広げて接着剤部分を分割する。ここで、押圧体は、例えば、エキスパンドリングである。
このようなS110〜S150で示されたダイシング工程によって複数の半導体素子2に個片化する。
以下において、ダイシング工程において、半導体素子2のウェハ3に屈曲点3cを形成することで段差を形成する工程について説明する。
図14及び図15は、ダイシング工程における改質帯の形成を示す斜視図及び断面図である。
ここで、本明細書において、ウェハ3の表面に対して平行な方向であって、相互に直交する2方向をX方向及びY方向とする。X方向及びY方向の双方に対して直交する方向をZ方向とする。
図14及び図15に示すように、改質帯10A、10Bは、ダイシングラインに沿って形成されている。例えば、改質帯10A、10Bは、ビームヘッド20の進行方向(X方向)にレーザを照射することで連続的に形成される。
改質帯10Aは、改質帯10Bと比較して、鉛直方向(Z方向)においてウェハ3の表面に近い位置に形成される。改質帯10Aによって、ビームヘッド20の進行方向にパスP1が形成される。
改質帯10Bは、改質帯10Aと比較して、鉛直方向においてウェハ3の裏面に近い位置に形成される。また、改質帯10Bは、改質帯10Aに対して、ビームヘッド20の進行方向に交差する方向(例えば、Y方向)に所定の間隔ずれて形成される。改質帯10Bによって、ビームヘッド20の進行方向にパスP2が形成される。ビームヘッド20の進行方向(X方向)は、パスP1、P2の形成方向である。
例えば、パスP1及びパスP2(つまり、改質帯10A及び改質帯10B)は、鉛直方向から見て相互に重ならないように形成される。例えば、パスP1及びパスP2の鉛直方向の間隔(パス間隔D)は、4マイクロメートル程度である。例えば、パスP1の改質帯10A間の間隔、及び、パスP2の改質帯10B間の間隔(パルスピッチPi)は、1マイクロメートル程度である。
このように、ダイシング工程の改質帯の形成工程(図13のS120)において、パスP1と、パスP1に対してY方向に所定の間隔ずれたパスP2と、を形成することで、パスP1及びパスP2(つまり、改質帯10A及び改質帯10B)のそれぞれにおいて、鉛直方向(Z方向)、及び、鉛直方向に傾斜した方向にへき開が進行する。これにより、ダイシング工程後に、図1〜図3に示すような、半導体素子2のウェハ3に屈曲点3cが形成される。つまり、ウェハ3に段差が形成され、X−Y平面に対して概ね垂直な面3f1と、傾斜面3f2とが形成される。
以下において、本実施形態の効果について説明する。
図16(a)及び図16(b)は、半導体装置1における位置決めを説明する図である。
図17(a)及び図17(b)は、半導体装置1におけるワイヤボンディングを説明する図である。
本実施形態では、半導体素子2のウェハ3に屈曲点3cが設けられている。これにより、ウェハ3に段差が形成され、X−Y平面に対して概ね垂直な面3f1と、傾斜面3f2とが形成される。したがって、屈曲点3cの近傍に位置する面3f1の一部、及び、傾斜面3f2の一部を粗い面にすることで、半導体素子2上に封止材を形成する場合、半導体素子2及び封止材の密着力を向上できる。一方、ウェハ3において、粗い面を除いた部分は、平滑な面が形成されているので、半導体素子2の強度の低下を抑制する。
さらに、図4〜図9の変形例で示したように、屈曲点3cによる段差の数を増やすことで、半導体素子2及び封止材の密着力をさらに向上させることができる。
また、本実施形態では、図16(a)及び図16(b)に示すように、半導体素子2上にボンディングパッド30を形成する時の位置精度を向上できる。ボンディング時には半導体素子2の位置をカメラ40で認識しており、図16(b)の矢印で示すように、半導体素子2のウェハ3の側面の段差形状によって、半導体素子2の端部を強調することができる。これにより、カメラ40の視認性が向上して、ボンディングパッド30の形成時の位置精度が向上する。
また、本実施形態では、図17(a)及び図17(b)に示すように、半導体素子2上にボンディングパッド30を形成し、ボンディングパッド30に接続するワイヤ50を形成する時、ボンディングパッド30と半導体素子2の端部との距離が短くなるため、ワイヤ50と半導体素子2の端部とが接触する不良を抑制できる。
本実施形態によれば、密着性及び強度を向上した半導体装置及びその製造方法を提供することができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1、1A、1B、1C:半導体装置、 2:半導体素子、 3:ウェハ、 3c:屈曲点、 3f1:面、 3f2:傾斜面、 4:半導体層、 10A、10B:改質帯、 20:ビームヘッド、 30:ボンディングパッド、 40:カメラ、 50:ワイヤ、 D:パス間隔、 P1、P2:パス、 Pi:パルスピッチ

Claims (5)

  1. 基板の側面に、前記基板に設けられた改質帯に沿って形成された屈曲部を少なくとも二つ有する半導体素子を備え、
    前記二つの屈曲部は、前記基板表面に対して垂直な方向および平行な方向に互いにずれて形成され、
    前記側面のうち前記二つの屈曲部に接する面のいずれかの一部はへき開面であり、
    前記二つの屈曲部のうち前記基板の裏面側の屈曲部から前記基板の裏面に到る前記基板の側面は前記基板表面に対して概ね垂直である半導体装置。
  2. 前記二つの屈曲部間の面の一部はへき開面である請求項1記載の半導体装置。
  3. 前記基板の改質帯の残留応力が、−300MPa以下、もしくは、300Mpa以上である請求項1または2に記載の半導体装置。
  4. ウェハに対して透過性を有するレーザを前記ウェハに照射して第1改質帯を形成する工程と、
    前記ウェハに前記レーザを照射して第2改質帯を形成する工程と、
    を備え、
    前記第1改質帯及び前記第2改質帯は、前記ウェハの表面に平行な第1方向に沿ってそれぞれ形成され、
    前記第1改質帯及び前記第2改質帯は、前記ウェハの表面に平行な方向であって、前記第1方向に交差する第2方向と、前記ウェハの上面の方向に対して直交する第3方向とにおいて、互いに離れている半導体装置の製造方法。
  5. 前記複数の第1改質帯は、前記第3方向からみたとき、前記複数の第2改質帯と重ならない請求項4記載の半導体装置の製造方法。
JP2017055128A 2017-03-21 2017-03-21 半導体装置及びその製造方法 Pending JP2018157168A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017055128A JP2018157168A (ja) 2017-03-21 2017-03-21 半導体装置及びその製造方法
TW106124838A TWI729174B (zh) 2017-03-21 2017-07-25 半導體裝置及其製造方法
CN201710728631.9A CN108630743B (zh) 2017-03-21 2017-08-23 半导体装置及其制造方法
US15/694,934 US10741650B2 (en) 2017-03-21 2017-09-04 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017055128A JP2018157168A (ja) 2017-03-21 2017-03-21 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2018157168A true JP2018157168A (ja) 2018-10-04

Family

ID=63581204

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017055128A Pending JP2018157168A (ja) 2017-03-21 2017-03-21 半導体装置及びその製造方法

Country Status (4)

Country Link
US (1) US10741650B2 (ja)
JP (1) JP2018157168A (ja)
CN (1) CN108630743B (ja)
TW (1) TWI729174B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022108406A (ja) * 2021-01-13 2022-07-26 三菱電機株式会社 半導体チップ、半導体装置、および半導体装置の製造方法
WO2023176370A1 (ja) * 2022-03-17 2023-09-21 ローム株式会社 半導体素子および半導体装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11784050B2 (en) * 2021-04-27 2023-10-10 Micron Technology, Inc. Method of fabricating microelectronic devices and related microelectronic devices, tools, and apparatus

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005051007A (ja) * 2003-07-28 2005-02-24 Tokyo Electron Ltd 半導体チップの製造方法
JP2006140356A (ja) * 2004-11-12 2006-06-01 Hamamatsu Photonics Kk レーザ加工方法及びレーザ加工装置
JP4471852B2 (ja) * 2005-01-21 2010-06-02 パナソニック株式会社 半導体ウェハ及びそれを用いた製造方法ならびに半導体装置
JP2007134454A (ja) * 2005-11-09 2007-05-31 Toshiba Corp 半導体装置の製造方法
JP4923874B2 (ja) * 2005-11-16 2012-04-25 株式会社デンソー 半導体ウェハ
JP5446325B2 (ja) 2009-03-03 2014-03-19 豊田合成株式会社 レーザ加工方法および化合物半導体発光素子の製造方法
JP5585267B2 (ja) * 2009-08-26 2014-09-10 コニカミノルタ株式会社 ガスバリア性フィルム、その製造方法、及びそれを用いた有機光電変換素子
WO2012153839A1 (ja) 2011-05-12 2012-11-15 株式会社フジクラ 貫通配線基板、電子デバイスパッケージ、及び電子部品
WO2015010706A1 (de) 2013-07-23 2015-01-29 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren und vorrichtung zur trennung eines flachen werkstücks in mehrere teilstücke
JP6452490B2 (ja) 2015-02-25 2019-01-16 キヤノン株式会社 半導体チップの生成方法
TW201705528A (zh) * 2015-03-19 2017-02-01 晶元光電股份有限公司 發光元件及其製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022108406A (ja) * 2021-01-13 2022-07-26 三菱電機株式会社 半導体チップ、半導体装置、および半導体装置の製造方法
WO2023176370A1 (ja) * 2022-03-17 2023-09-21 ローム株式会社 半導体素子および半導体装置

Also Published As

Publication number Publication date
US10741650B2 (en) 2020-08-11
CN108630743A (zh) 2018-10-09
TW201843713A (zh) 2018-12-16
US20180277640A1 (en) 2018-09-27
TWI729174B (zh) 2021-06-01
CN108630743B (zh) 2022-04-01

Similar Documents

Publication Publication Date Title
CN108630601B (zh) 半导体装置的制造方法
US9293291B2 (en) Flexible display device manufacturing method and carrier substrate for the method
CN110890324B (zh) 半导体装置的制造方法
US9823419B1 (en) Optical coupling surface fabrication
JP2018157168A (ja) 半導体装置及びその製造方法
JP2009124077A (ja) 半導体チップ及びその製造方法
TWI684222B (zh) 半導體裝置之製造方法
CN105935842B (zh) 器件芯片的制造方法
CN113646149B (zh) 氮化物陶瓷基板的制造方法及氮化物陶瓷基材
US11145515B2 (en) Manufacturing method of semiconductor device with attached film
US20140094019A1 (en) Wafer processing method
US20180261506A1 (en) Method for Separating Chips from a Wafer
JP2018098274A (ja) テンプレート及び半導体装置の製造方法
JP2016201533A (ja) 半導体装置の製造方法
JP6712746B2 (ja) 内部加工層形成単結晶部材およびその製造方法
JP2005302985A (ja) 半導体ウェーハおよび半導体チップ
US7638872B2 (en) Power semiconductor module
US10050173B2 (en) Light emitting device comprising micro-structures
JP6288293B2 (ja) 脆性基板の分断方法
JP2016115694A (ja) 光モジュールの実装構造および製造方法
US20160293555A1 (en) Mold package
CN107871717B (zh) 半导体装置及其制造方法
KR20200049527A (ko) 접합기판의 분단방법
JP2016106237A (ja) 光モジュール及び光モジュール製造方法
TWM545048U (zh) 無膠膠帶

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170620

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180905