[go: up one dir, main page]

JP2018157023A - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
JP2018157023A
JP2018157023A JP2017051488A JP2017051488A JP2018157023A JP 2018157023 A JP2018157023 A JP 2018157023A JP 2017051488 A JP2017051488 A JP 2017051488A JP 2017051488 A JP2017051488 A JP 2017051488A JP 2018157023 A JP2018157023 A JP 2018157023A
Authority
JP
Japan
Prior art keywords
wire
lead
region
electronic component
shunt resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017051488A
Other languages
Japanese (ja)
Other versions
JP6733585B2 (en
Inventor
孝充 坂井
Takamitsu Sakai
孝充 坂井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2017051488A priority Critical patent/JP6733585B2/en
Publication of JP2018157023A publication Critical patent/JP2018157023A/en
Application granted granted Critical
Publication of JP6733585B2 publication Critical patent/JP6733585B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H10W72/07554
    • H10W72/871
    • H10W72/884
    • H10W72/926
    • H10W74/00
    • H10W90/736
    • H10W90/756
    • H10W90/766

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】ワイヤが接合された接合部を備え、該接合部がモールド樹脂で封止された半導体装置であって、該接合部をモールド樹脂以外の被膜で覆わずとも、ワイヤの断線が抑制された半導体装置およびその製造方法を実現する。【解決手段】リード部101を有するリードフレーム10と、ワイヤ13と、該リード部のうち該ワイヤと接合された接合部を含む一部の領域と該ワイヤとを封止するモールド樹脂20と、を備え、該リード部に該接合部から離れつつ、該接合部を囲む領域にマイクロオーダーの凹凸を有する粗化領域1011が形成された半導体装置とする。該半導体装置の製造方法は、ワイヤ13をリード部101に接合する前に、リード部101にレーザー照射により粗化領域1011を形成することを含む。これにより、ワイヤ13の接合部がモールド樹脂20との密着性が高い領域に囲まれ、応力に起因するワイヤ13の断線が抑制された半導体装置となる。【選択図】図4Disclosed is a semiconductor device including a bonding portion to which a wire is bonded, and the bonding portion is sealed with a mold resin, and the disconnection of the wire is suppressed without covering the bonding portion with a film other than the mold resin. A semiconductor device and a manufacturing method thereof are realized. A lead frame having a lead portion, a wire, a part of the lead portion including a joint portion joined to the wire, and a mold resin for sealing the wire, And a roughened region 1011 having micro-order irregularities formed in a region surrounding the joint portion while being separated from the joint portion in the lead portion. The manufacturing method of the semiconductor device includes forming a roughened region 1011 on the lead portion 101 by laser irradiation before bonding the wire 13 to the lead portion 101. As a result, the bonding portion of the wire 13 is surrounded by a region having high adhesion to the mold resin 20, and a semiconductor device in which disconnection of the wire 13 due to stress is suppressed is obtained. [Selection] Figure 4

Description

本発明は、ワイヤが接合されたワイヤ接合部を備えた半導体装置およびその製造方法に関する。   The present invention relates to a semiconductor device including a wire bonding portion to which wires are bonded and a method for manufacturing the same.

従来より、リードフレームと、リードフレーム上に搭載された半導体チップと、電極間の電流を測定するためのシャント抵抗器と、これらを封止するモールド樹脂とを備える半導体装置が知られている。このような構成において、シャント抵抗器は、所定の抵抗値を有する抵抗体を備え、2つの電極間を架橋するように配置されると共に、抵抗体を跨いだ2カ所に合計2本のワイヤが接続されている。そして、シャント抵抗器を構成する抵抗体の抵抗値と、シャント抵抗器の両端の電位差とに基づいて、2つの電極間の電流値が検出される。   2. Description of the Related Art Conventionally, there has been known a semiconductor device including a lead frame, a semiconductor chip mounted on the lead frame, a shunt resistor for measuring a current between electrodes, and a mold resin for sealing them. In such a configuration, the shunt resistor includes a resistor having a predetermined resistance value, is arranged so as to bridge between the two electrodes, and a total of two wires are provided at two locations across the resistor. It is connected. Then, the current value between the two electrodes is detected based on the resistance value of the resistor constituting the shunt resistor and the potential difference between both ends of the shunt resistor.

この種の半導体装置では、金属によりなるリードフレームとモールド樹脂との線膨張係数の違いによる応力の発生によりモールド樹脂の剥離やこの剥離によるワイヤの断線が生じ得る。   In this type of semiconductor device, peeling of the mold resin and wire breakage due to this peeling may occur due to the generation of stress due to the difference in the linear expansion coefficient between the lead frame made of metal and the mold resin.

このような課題を解決する半導体装置としては、例えば特許文献1に記載の半導体装置が挙げられる。特許文献1に記載の半導体装置は、上記のような構成に加えて、ワイヤの接合部を覆うポリアミド樹脂によりなる被膜が形成されている。これにより、熱などのストレスによって、リードフレームとモールド樹脂との間、特にワイヤの接合部に応力がかかっても、当該接合部を覆うポリアミド樹脂がこの応力による変形を吸収し、ワイヤの断線が抑制された半導体装置となる。   As a semiconductor device that solves such a problem, for example, a semiconductor device described in Patent Document 1 can be cited. In addition to the above-described configuration, the semiconductor device described in Patent Document 1 is formed with a film made of a polyamide resin that covers a wire joint. As a result, even if stress is applied between the lead frame and the mold resin due to stress such as heat, especially the joint of the wire, the polyamide resin covering the joint absorbs the deformation caused by the stress, and the wire breakage occurs. The semiconductor device is suppressed.

特開2006−351737号公報JP 2006-351737 A

しかしながら、特許文献1に記載の半導体装置では、ポリアミド樹脂を有機溶剤に溶かした塗液をボンディングワイヤの接合部に塗布してポリアミド樹脂被膜を形成するため、製造工程の増加やポリアミド樹脂材料の使用によりその製造コストが高くなる。   However, in the semiconductor device described in Patent Literature 1, since a polyamide resin film is formed by applying a coating solution in which a polyamide resin is dissolved in an organic solvent to a bonding portion of a bonding wire, an increase in manufacturing process and use of a polyamide resin material are required. This increases the manufacturing cost.

本発明は、上記の点に鑑みてなされたものであり、ワイヤが接続されたシャント抵抗等を備える構成とされていても、ポリアミド樹脂による被膜をすることなく、応力によるワイヤの断線が抑制された半導体装置およびその製造方法を提供することを目的とする。   The present invention has been made in view of the above points, and even if a configuration including a shunt resistor or the like to which a wire is connected is provided, wire breakage due to stress is suppressed without coating with a polyamide resin. Another object of the present invention is to provide a semiconductor device and a method for manufacturing the same.

上記目的を達成するため、請求項1に記載の半導体装置は、複数のリード部(101)を有するリードフレーム(10)と、複数のリード部のうちの一部と電気的に接続されたワイヤ(13)と、ワイヤとリード部のうちワイヤと接合された接合部を含む一部の領域を封止するモールド樹脂(20)と、を備える。このような構成において、リード部のうち、モールド樹脂に封止される領域、かつ接合部と異なる領域であって、接合部から離れつつ、当該接合部を囲む領域にマイクロオーダーの凹凸を有する粗化領域(1011)が形成されている。   In order to achieve the above object, a semiconductor device according to claim 1 includes a lead frame (10) having a plurality of lead portions (101) and a wire electrically connected to a part of the plurality of lead portions. (13) and a mold resin (20) for sealing a part of the wire and the lead portion including a joint portion joined to the wire. In such a configuration, the lead portion is a region that is sealed with the mold resin and is a region different from the joint portion, and has a micro-order unevenness in the region surrounding the joint portion while being separated from the joint portion. The formation region (1011) is formed.

これにより、リードフレームのうちワイヤが接合された接合部が粗化領域により囲まれ、かつ当該接合部が粗化領域と共にモールド樹脂により封止され、接合部周囲の粗化領域がアンカー効果によって密着性が向上した領域とされた半導体装置となる。そのため、当該粗化領域において、熱等のストレスに起因する応力によるモールド樹脂とリードフレームとの剥離が生じることが抑制され、接合部をポリアミド樹脂等で被膜せずとも、当該応力に起因するワイヤの断線が抑制された安価な半導体装置となる。   As a result, the joint portion of the lead frame where the wire is joined is surrounded by the roughened region, and the joint portion is sealed together with the roughened region by the mold resin, and the roughened region around the joint portion is adhered by the anchor effect. Thus, a semiconductor device having improved properties is obtained. Therefore, in the roughened region, the occurrence of peeling between the mold resin and the lead frame due to the stress caused by the stress such as heat is suppressed, and the wire caused by the stress is not coated with the polyamide resin or the like. Thus, an inexpensive semiconductor device in which disconnection is suppressed.

請求項7に記載の半導体装置の製造方法は、複数のリード部(101)を有するリードフレーム(10)を用意することと、複数のリード部のうちの一部にワイヤ(13)を接合することと、ワイヤとリード部のうちワイヤと接合された接合部を含む一部の領域を封止するモールド樹脂(20)を形成することと、を含む。そして、ワイヤを接合する前に、リード部のうちワイヤを接合する部分から離れつつ、当該部分を囲む領域に、レーザー照射によりマイクロオーダーの凹凸を有する粗化領域(1011)を形成する。   The method of manufacturing a semiconductor device according to claim 7, wherein a lead frame (10) having a plurality of lead portions (101) is prepared, and a wire (13) is joined to a part of the plurality of lead portions. And forming a mold resin (20) that seals a portion of the wire and the lead portion including a joint portion joined to the wire. Then, before bonding the wire, a roughened region (1011) having micro-order unevenness is formed by laser irradiation in a region surrounding the portion while leaving the portion of the lead portion where the wire is bonded.

これにより、リードフレームのうちワイヤが接合された接合部が粗化領域により囲まれ、かつ当該接合部が粗化領域と共にモールド樹脂により封止され、接合部の周囲がアンカー効果によって密着性が向上した領域とされた半導体装置を製造できる。つまり、レーザー照射により接合部を囲む粗化領域を形成し、接合部および粗化領域を封止するモールド樹脂を形成することで、接合部周囲での応力によるモールド樹脂とリードフレームとの剥離が抑制された半導体装置を製造できる。そのため、ポリアミド樹脂で接合部を被膜しなくても、応力に起因するワイヤの断線が抑制された半導体装置を安価に製造することができる。   As a result, the joint portion of the lead frame where the wire is joined is surrounded by the roughened region, and the joint portion is sealed together with the roughened region by the mold resin, and the adhesion around the joint portion is improved by the anchor effect. Thus, a semiconductor device that has been defined as a region can be manufactured. That is, by forming a roughened region surrounding the joint by laser irradiation and forming a mold resin that seals the joint and the roughened region, the mold resin and the lead frame can be separated from each other by stress around the joint. A suppressed semiconductor device can be manufactured. Therefore, a semiconductor device in which wire breakage due to stress is suppressed can be manufactured at low cost without coating the joint with a polyamide resin.

なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係の一例を示すものである。   In addition, the code | symbol in the bracket | parenthesis of each said means shows an example of a corresponding relationship with the specific means as described in embodiment mentioned later.

第1実施形態の半導体装置を示す上面レイアウト図である。1 is a top layout view illustrating a semiconductor device according to a first embodiment; 図1中のII−II間における第1実施形態の半導体装置の断面図である。It is sectional drawing of the semiconductor device of 1st Embodiment between II-II in FIG. 図1中のIII−III間における第1実施形態の半導体装置の断面図である。It is sectional drawing of the semiconductor device of 1st Embodiment between III-III in FIG. 第1実施形態の半導体装置においてリードフレームのうち粗化領域とされた部分を示す上面レイアウト図である。FIG. 3 is a top layout view showing a portion of the lead frame that is a roughened region in the semiconductor device of the first embodiment. 図4中のVで示す第1リード部付近の領域における粗化領域について示す拡大図である。FIG. 5 is an enlarged view showing a roughened region in a region near the first lead portion indicated by V in FIG. 4. 図4中のVIを示すシャント抵抗の一部領域における粗化領域について示す拡大図である。It is an enlarged view shown about the roughening area | region in the partial area | region of shunt resistance which shows VI in FIG. シャント抵抗のうちはんだ接合側の面に粗化領域が形成されていない場合と粗化領域が形成されている場合におけるはんだの濡れ広がりについて示す図である。It is a figure which shows about the wetting spread of the solder in the case where the roughening area | region is not formed in the surface of the solder joint side among shunt resistance, and the case where the roughening area | region is formed. 他の実施形態の半導体装置を示す上面レイアウト図である。It is a top surface layout view showing a semiconductor device of other embodiments. 他の実施形態において、ワイヤの接合とワイヤが接合された第1リード部の接合部を囲む粗化領域の例について示す図である。In other embodiment, it is a figure shown about the example of the roughening area | region surrounding the junction part of the 1st lead part to which the joining of the wire and the wire was joined. 他の実施形態において、レーザー照射によりボンディング認識用マークが形成された第1リード部の例について示す図である。In other embodiment, it is a figure shown about the example of the 1st lead part in which the mark for bonding recognition was formed by laser irradiation.

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, parts that are the same or equivalent to each other will be described with the same reference numerals.

(第1実施形態)
第1実施形態の半導体装置について、図1〜図6を参照して述べる。図1では、後述するモールド樹脂20を透明化した上面レイアウトを示しており、モールド樹脂20の外郭線を一点鎖線で示している。また、図1では、分かり易くするために簡略化しており、後述する粗化領域1011、1012、1021、1022、1031、1032、1041、16bについては省略している。図2では、図1中に示すII−II間の断面と異なる断面における構成要素については、破線で示している。また、図1、図4〜図6については、断面図ではないが、構成を分かり易くするため、ハッチングを施している。
(First embodiment)
The semiconductor device according to the first embodiment will be described with reference to FIGS. In FIG. 1, the upper surface layout which transparentized the mold resin 20 mentioned later is shown, and the outline of the mold resin 20 is shown with the dashed-dotted line. Further, in FIG. 1, it is simplified for easy understanding, and roughening regions 1011, 1012, 1021, 1022, 1031, 1032, 1041, and 16b described later are omitted. In FIG. 2, constituent elements in a cross section different from the cross section between II and II shown in FIG. 1 and 4 to 6 are not cross-sectional views, but are hatched for easy understanding of the configuration.

本実施形態の半導体装置は、図1に示すように、リードフレーム10と、リードフレーム10上に搭載された電子部品11、12およびシャント抵抗16と、ワイヤ13〜15と、モールド樹脂20と、電気接続部材30と、を備える。   As shown in FIG. 1, the semiconductor device of this embodiment includes a lead frame 10, electronic components 11 and 12 and a shunt resistor 16 mounted on the lead frame 10, wires 13 to 15, a mold resin 20, An electrical connection member 30.

このような構成において、リードフレーム10は、図1に示すように、複数の第1リード部101と、第1電子部品11が搭載された第2リード部102と、第2電子部品12が搭載された第3リード部103と、第4リード部104とを有してなる。複数の第1リード部101は、第1電子部品11、第2電子部品12もしくはシャント抵抗16のいずれか1つとワイヤ13〜15のいずれか1つを介して電気的に接続されている。第3リード部103は、第2リード部102上に搭載された第1電子部品11と電気接続部材30を介して電気的に接続されている。第4リード部104は、シャント抵抗16が接続され、シャント抵抗16が第4リード部104と第3リード部103上に搭載された第2電子部品12とを架橋した配置とされることにより、第2電子部品12と電気的に接続されている。モールド樹脂20は、リードフレーム10の一部、電子部品11、12、ワイヤ13〜15、シャント抵抗16および電気接続部材30を覆っており、これらの部材を封止している。   In such a configuration, as shown in FIG. 1, the lead frame 10 has a plurality of first lead portions 101, a second lead portion 102 on which the first electronic component 11 is mounted, and a second electronic component 12. The third lead portion 103 and the fourth lead portion 104 are provided. The plurality of first lead portions 101 are electrically connected to any one of the first electronic component 11, the second electronic component 12, or the shunt resistor 16 via any one of the wires 13 to 15. The third lead portion 103 is electrically connected to the first electronic component 11 mounted on the second lead portion 102 via the electrical connection member 30. The fourth lead portion 104 is connected to the shunt resistor 16, and the shunt resistor 16 is disposed by bridging the fourth lead portion 104 and the second electronic component 12 mounted on the third lead portion 103. The second electronic component 12 is electrically connected. The mold resin 20 covers a part of the lead frame 10, the electronic components 11 and 12, the wires 13 to 15, the shunt resistor 16, and the electrical connection member 30, and seals these members.

本実施形態の半導体装置は、図2に示すように、例えばリードフレーム10のうちモールド樹脂20の外郭領域の外側の部分を除く部分および他の構成部材がすべてモールド樹脂20により封止された構造、いわゆるフルモールド構造とされている。   As shown in FIG. 2, the semiconductor device according to the present embodiment has a structure in which, for example, a portion of the lead frame 10 excluding a portion outside the outer region of the mold resin 20 and other constituent members are all sealed with the mold resin 20. , So-called full mold structure.

なお、本実施形態では、フルモールド構造の半導体装置とされているが、リードフレーム10のうち電子部品11、12、シャント抵抗16等が搭載された面の反対側の面がモールド樹脂20から露出したいわゆるハーフモールド構造の半導体装置とされてもよい。   In the present embodiment, the semiconductor device has a full mold structure, but the surface of the lead frame 10 opposite to the surface on which the electronic components 11 and 12, the shunt resistor 16 and the like are mounted is exposed from the mold resin 20. The so-called half-molded semiconductor device may be used.

リードフレーム10は、例えばCu、Feやその合金等の金属材料等の導電性材料によりなる基材である。リードフレーム10は、例えば導電材料になる板をプレス加工等により打ち抜いて形成されることにより、第1リード部101、第2リード部102、第3リード部103および第4リード部104を有する構成となる。リードフレーム10は、ワイヤボンディングの接合性を向上させたり、耐久性を向上させたりするために、必要に応じて貴金属等によりなるメッキが表面に形成されていてもよい。   The lead frame 10 is a base material made of a conductive material such as a metal material such as Cu, Fe or an alloy thereof. The lead frame 10 includes a first lead portion 101, a second lead portion 102, a third lead portion 103, and a fourth lead portion 104, for example, by punching a plate that becomes a conductive material by pressing or the like. It becomes. The lead frame 10 may be provided with a plating made of a noble metal or the like on the surface as necessary in order to improve the bonding property of wire bonding or improve the durability.

なお、リードフレーム10は、複数のリード部により構成されているが、リード部の数等については適宜変更されてもよい。   In addition, although the lead frame 10 is comprised by the some lead part, about the number of lead parts etc., you may change suitably.

第1リード部101、第2リード部102、第3リード部103および第4リード部104のうち、それぞれの一部の領域には、後述するモールド樹脂20との密着性を向上させるための粗化領域が形成されている。当該粗化領域の詳細については、後ほど詳しく説明する。   Of the first lead portion 101, the second lead portion 102, the third lead portion 103, and the fourth lead portion 104, a rough area for improving the adhesion with the mold resin 20 described later is provided in a part of each region. The formation region is formed. Details of the roughened region will be described later in detail.

電子部品11、12は、例えばIGBT(Insulated Gate Bipolar Transistorの略)やMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistorの略)等を構成する半導体チップやコンデンサ等の電気により駆動する部品である。なお、本実施形態では、第1電子部品11については、パワー半導体モジュールとしてIGBTを備える半導体チップとされ、第2電子部品12については、スイッチング素子としてのMOSFETを備える半導体チップとされている。電子部品11、12は、任意の半導体チップ等が用いられ、任意の製造工程により製造される。   The electronic components 11 and 12 are components that are driven by electricity such as semiconductor chips and capacitors that constitute, for example, IGBT (abbreviation of Insulated Gate Bipolar Transistor), MOSFET (abbreviation of Metal-Oxide-Semiconductor Field-Effect Transistor), and the like. In the present embodiment, the first electronic component 11 is a semiconductor chip including an IGBT as a power semiconductor module, and the second electronic component 12 is a semiconductor chip including a MOSFET as a switching element. As the electronic components 11 and 12, any semiconductor chip or the like is used and is manufactured by an arbitrary manufacturing process.

第1電子部品11は、図1もしくは図2に示すように、図示しないはんだ等の導電性接合材を介して第2リード部102上に搭載され、第2リード部102と電気的に接続されると共に、第1のワイヤ13を介して第1リード部101と電気的に接続されている。また、第1電子部品11は、Cu等によりなる金属クリップもしくは金属箔、Al等の導電性材料によりなるワイヤ等によりなる電気接続部材30を介して第2リード部102と電気的に接続されている。なお、電気接続部材30は、本実施形態では、Cuによりなるクリップとされ、図示しないはんだにより第1電子部品11および第2リード部102と接続されている。   As shown in FIG. 1 or FIG. 2, the first electronic component 11 is mounted on the second lead portion 102 via a conductive bonding material such as solder (not shown), and is electrically connected to the second lead portion 102. In addition, the first lead portion 101 is electrically connected through the first wire 13. The first electronic component 11 is electrically connected to the second lead portion 102 via an electrical connection member 30 made of a metal clip or metal foil made of Cu or the like, a wire made of a conductive material such as Al, or the like. Yes. In this embodiment, the electrical connection member 30 is a clip made of Cu, and is connected to the first electronic component 11 and the second lead portion 102 by solder (not shown).

第2電子部品12は、図1もしくは図3に示すように、はんだ等の導電性接合材40を介して第3リード部103上に搭載され、第3リード部103と電気的に接続されると共に、第2のワイヤ14を介して第1リード部101と電気的に接続されている。また、第2電子部品12は、図3に示すように、はんだ等の導電性接合材40により接続されたシャント抵抗16を介して第4リード部104と電気的に接続されている。   As shown in FIG. 1 or FIG. 3, the second electronic component 12 is mounted on the third lead portion 103 via a conductive bonding material 40 such as solder and is electrically connected to the third lead portion 103. At the same time, it is electrically connected to the first lead portion 101 via the second wire 14. Further, as shown in FIG. 3, the second electronic component 12 is electrically connected to the fourth lead portion 104 via a shunt resistor 16 connected by a conductive bonding material 40 such as solder.

シャント抵抗16は、図1もしくは図3に示すように、所定の抵抗値を有する抵抗体162を備え、2つの部材を架橋するように配置され、当該2つの部材間の電流値を検出するために用いられる部材である。   As shown in FIG. 1 or FIG. 3, the shunt resistor 16 includes a resistor 162 having a predetermined resistance value, is arranged so as to bridge two members, and detects a current value between the two members. It is a member used for.

シャント抵抗16は、本実施形態では、図3に示すように、第4リード部104もしくは第2電子部品12に導電性接合材40を介して接続される2つの脚部161と、抵抗体162とを備える。シャント抵抗16は、図3に示すように、第2電子部品12のうちシャント抵抗16と向き合う面に対する法線方向Z(以下、単に「法線方向Z」という)において第2電子部品12よりも高い位置にて、抵抗体162が2つの脚部161を繋いだ構成とされている。   In the present embodiment, as shown in FIG. 3, the shunt resistor 16 includes two legs 161 connected to the fourth lead portion 104 or the second electronic component 12 via the conductive bonding material 40, and a resistor 162. With. As shown in FIG. 3, the shunt resistor 16 has a normal direction Z (hereinafter, simply referred to as “normal direction Z”) with respect to the surface of the second electronic component 12 that faces the shunt resistor 16, as compared with the second electronic component 12. The resistor 162 connects the two leg portions 161 at a high position.

シャント抵抗16のうち抵抗体162の表面を含む一面16a上であって、抵抗体162を跨いだ二カ所は、図1に示すように、第3のワイヤ15が接合されており、当該第3のワイヤ15を介して第1リード部101と電気的に接続されている。シャント抵抗16のうち第3のワイヤ15が接合された接合部の周囲には、当該接合部から離れつつ、当該接合部を囲む粗化領域16bが形成されている。当該粗化領域の詳細については、リードフレーム10に形成された粗化領域と共に、後ほど詳しく説明する。   On the one surface 16a including the surface of the resistor 162 in the shunt resistor 16, the third wire 15 is joined to the two places straddling the resistor 162, as shown in FIG. The first lead portion 101 is electrically connected via the wire 15. A roughened region 16b surrounding the joint is formed around the joint where the third wire 15 is joined in the shunt resistor 16 while leaving the joint. Details of the roughened area will be described later in detail along with the roughened areas formed on the lead frame 10.

ワイヤ13〜15は、Al、Auなどの導電性材料によりなり、上記のように各種部材を電気的に接続する部材である。なお、便宜上、用いられる場所によってワイヤを区別するために、第1のワイヤ13、第2のワイヤ14、第3のワイヤ15としているが、これらのワイヤは、すべて同じ材料により構成されていてもよい。   The wires 13 to 15 are made of a conductive material such as Al or Au, and are members that electrically connect various members as described above. For convenience, the first wire 13, the second wire 14, and the third wire 15 are used to distinguish the wires depending on the place where they are used, but these wires may all be made of the same material. Good.

モールド樹脂20は、第1リード部101、第2リード部102、第3リード部103および第4リード部104のそれぞれの一部と、電子部品11、12と、シャント抵抗16と、ワイヤ13〜15と、電気接続部材30とを封止する部材である。モールド樹脂20は、例えばエポキシ樹脂等の熱硬化性樹脂などにより構成される。   The mold resin 20 includes a part of each of the first lead part 101, the second lead part 102, the third lead part 103, and the fourth lead part 104, the electronic components 11 and 12, the shunt resistor 16, and the wires 13 to 15 and a member for sealing the electrical connection member 30. The mold resin 20 is made of, for example, a thermosetting resin such as an epoxy resin.

以上が、本実施形態の半導体装置の基本的な構成である。このような構成とされた本実施形態の半導体装置では、第1電子部品11を駆動させた際に、第2電子部品12を介して接続されたシャント抵抗16に生じる電位差を測定することより、当該第1電子部品11に流れる電流値を検出することができる。   The above is the basic configuration of the semiconductor device of this embodiment. In the semiconductor device of the present embodiment configured as described above, by measuring the potential difference generated in the shunt resistor 16 connected through the second electronic component 12 when the first electronic component 11 is driven, The value of the current flowing through the first electronic component 11 can be detected.

なお、本実施形態の半導体装置は、電子部品11、12のほかに他の電子部品が搭載されていてもよく、当該他の電子部品等を搭載する場合には、他のリード部を有するリードフレームが用いられた構成とされてもよい。   In the semiconductor device of the present embodiment, other electronic components may be mounted in addition to the electronic components 11 and 12, and when the other electronic components are mounted, the leads having other lead portions. A configuration in which a frame is used may be employed.

次に、本実施形態の半導体装置のうちリードフレーム10およびシャント抵抗16に形成される粗化領域1011、1012、1021、1022、1031、1032、1041、16bについて、図3〜図5を参照して説明する。なお、以下の説明においては、粗化領域1011、1012、1021、1022、1031、1032、1041、16bを総称して、単に「粗化領域」という。   Next, regarding the roughened regions 1011, 1012, 1021, 1022, 1031, 1032, 1041, and 16b formed in the lead frame 10 and the shunt resistor 16 in the semiconductor device of the present embodiment, refer to FIGS. I will explain. In the following description, the roughened regions 1011, 1012, 1021, 1022, 1031, 1032, 1041, and 16b are collectively referred to simply as “roughened regions”.

まず、粗化領域の形状およびその形成について説明する。   First, the shape of the roughened region and the formation thereof will be described.

図4に示すように、本実施形態の半導体装置では、リードフレーム10およびシャント抵抗16にマイクロオーダーの凹凸を有する粗化領域が形成されている。   As shown in FIG. 4, in the semiconductor device of this embodiment, a roughened region having micro-order irregularities is formed in the lead frame 10 and the shunt resistor 16.

具体的には、粗化領域とは、例えば、日本工業規格(JIS規格)において規定する算術平均粗さである表面粗さRaがミクロンオーダー(例えば1〜10μm)とされた凹凸(以下「マイクロ凹凸」という)が形成された領域である。粗化領域は、例えば、マイクロ凹凸の表面に、さらに表面粗さRaがナノオーダー(例えば10〜500nm)とされた微細凹凸(以下「ナノ凹凸」という)が形成されていてもよい。   Specifically, the roughened region is, for example, an unevenness (hereinafter referred to as “micrometer”) in which the surface roughness Ra, which is the arithmetic average roughness specified in the Japanese Industrial Standard (JIS standard), is in the micron order (for example, 1 to 10 μm). This is a region where unevenness) is formed. In the roughened region, for example, fine unevenness (hereinafter referred to as “nano unevenness”) having a surface roughness Ra of nano order (for example, 10 to 500 nm) may be formed on the surface of the micro unevenness.

粗化領域は、モールド樹脂20により被覆する際に当該樹脂の材料が入り込みやすい形状とされ、アンカー効果を発揮することにより、リードフレーム10のうち粗化領域が形成されていない領域に比べてモールド樹脂20との密着性が高くされた領域である。粗化領域のマイクロ凹凸やナノ凹凸については、レーザー照射により形成される。   The roughened region is shaped so that the resin material can easily enter when it is coated with the mold resin 20, and exhibits an anchor effect, so that the mold is compared with the region of the lead frame 10 where the roughened region is not formed. This is a region where the adhesiveness with the resin 20 is increased. The micro unevenness and the nano unevenness in the roughened region are formed by laser irradiation.

具体的には、例えば、所定のエネルギー密度を有するレーザー光をリードフレーム10の表面もしくはシャント抵抗16の表面に照射し、当該表面付近の金属材料を部分的に溶融もしくは蒸発させることにより、マイクロ凹凸を形成することができる。また、例えば、レーザー照射により蒸発した金属材料をマイクロ凹凸上や他の領域に堆積させ、これを固化させることによりナノ凹凸を形成することができる。   Specifically, for example, by irradiating the surface of the lead frame 10 or the surface of the shunt resistor 16 with a laser beam having a predetermined energy density, the metal material in the vicinity of the surface is partially melted or evaporated, thereby causing micro unevenness. Can be formed. Further, for example, the metal material evaporated by laser irradiation can be deposited on the micro unevenness or other regions, and the nano unevenness can be formed by solidifying the metal material.

次に、粗化領域が形成される領域について説明する。   Next, the region where the roughened region is formed will be described.

第1リード部101のうち、ワイヤ13〜15が接合された接合部と異なる領域であって、当該接合部から離れつつ、当該接合部を囲む領域には、図4もしくは図5に示すように、粗化領域1011が形成されている。つまり、ワイヤ13〜15と第1リード部101とのそれぞれの接合部は、モールド樹脂20との密着性が高い領域に囲まれた構造となる。   As shown in FIG. 4 or FIG. 5, in the first lead portion 101, a region that is different from the bonding portion to which the wires 13 to 15 are bonded and that is separated from the bonding portion and surrounds the bonding portion. A roughened region 1011 is formed. That is, each joint portion between the wires 13 to 15 and the first lead portion 101 has a structure surrounded by a region having high adhesion to the mold resin 20.

これにより、ワイヤ13〜15と第1リード部101とのそれぞれの接合部においては、熱等のストレスによる応力が生じてもモールド樹脂20と第1リード部101との剥離が抑制され、当該応力によるワイヤ13〜15の断線が抑制される。   Thereby, in each joint part of the wires 13-15 and the 1st lead part 101, even if the stress by stress, such as heat, arises, peeling with the mold resin 20 and the 1st lead part 101 is suppressed, and the said stress The disconnection of the wires 13 to 15 due to is suppressed.

図3もしくは図4に示すように、シャント抵抗16のうち抵抗体162の表面を含む一面16a上であって、第3のワイヤ15が接合された接合部から離れつつ、当該接合部を囲む領域には、粗化領域16bが形成されている。   As shown in FIG. 3 or FIG. 4, a region on the one surface 16 a including the surface of the resistor 162 in the shunt resistor 16 and surrounding the joint portion while being separated from the joint portion to which the third wire 15 is joined. A roughened region 16b is formed.

これにより、粗化領域1011と同様に、シャント抵抗16のうち第3のワイヤ15が接合された接合部を囲む粗化領域16bは、アンカー効果によりモールド樹脂20との密着性が向上し、当該部分に剥離が生じることが抑制される。その結果、熱等のストレスによる応力に起因する第3のワイヤ15の断線が抑制される。   As a result, as in the roughened region 1011, the roughened region 16 b surrounding the joint portion of the shunt resistor 16 to which the third wire 15 is joined has improved adhesion with the mold resin 20 due to the anchor effect. It is suppressed that peeling occurs in the portion. As a result, disconnection of the third wire 15 caused by stress due to stress such as heat is suppressed.

第2リード部102のうち第1電子部品11が搭載された部分を囲む領域には、粗化領域1021が形成され、第3リード部103のうち第2電子部品12が搭載された部分を囲む領域には、粗化領域1031が形成されることが好ましい。第1電子部品11および第2電子部品12がモールド樹脂20との密着性の高い粗化領域1021もしくは粗化領域1031に囲まれ、応力に起因するモールド樹脂20の剥離がこれらの電子部品11、12に進行することが抑制されるためである。また、はんだにより電子部品11、12を接合する際に、はんだが粗化領域1021、1031により過剰に濡れ広がることが抑制される結果、安定してはんだ接合をすることができる。   A roughened region 1021 is formed in a region surrounding the portion where the first electronic component 11 is mounted in the second lead portion 102, and surrounds a portion where the second electronic component 12 is mounted in the third lead portion 103. A roughened region 1031 is preferably formed in the region. The first electronic component 11 and the second electronic component 12 are surrounded by a roughened region 1021 or a roughened region 1031 having high adhesion to the mold resin 20, and peeling of the mold resin 20 due to stress is caused by these electronic components 11, This is because the progress to 12 is suppressed. Further, when the electronic components 11 and 12 are joined by solder, the solder is suppressed from being excessively wet and spread by the roughened regions 1021 and 1031, so that the solder can be stably joined.

図3に示すように、第1リード部101ないし第4リード部104のうち法線方向Zから見てモールド樹脂20の外郭線と接する一部領域には、粗化領域1012、1022、1032、1041が形成されることが好ましい。リードフレーム10のうちモールド樹脂20に封止された領域の最も外側に位置する領域を粗化領域とすることにより、当該粗化領域における応力によるモールド樹脂20とリードフレーム10との剥離が抑制される。これにより、最も応力が大きくなりやすいモールド樹脂20の外郭領域に近い領域におけるモールド樹脂20とリードフレーム10との剥離が抑制され、剥離の起点が生じにくく、信頼性の高い半導体装置となるためである。   As shown in FIG. 3, in the first lead portion 101 to the fourth lead portion 104, roughened regions 1012, 1022, 1032, in a partial region that is in contact with the contour line of the mold resin 20 when viewed from the normal direction Z, 1041 is preferably formed. By making a region located on the outermost side of the region sealed with the mold resin 20 in the lead frame 10 into a roughened region, peeling between the mold resin 20 and the lead frame 10 due to stress in the roughened region is suppressed. The As a result, peeling between the mold resin 20 and the lead frame 10 in a region close to the outer region of the mold resin 20 where stress is most likely to be suppressed is suppressed, and a starting point of peeling hardly occurs, resulting in a highly reliable semiconductor device. is there.

本実施形態では、リードフレーム10のうち電子部品11、12、ワイヤ13〜15、シャント抵抗16もしくは電気接続部材30が搭載された領域と異なる領域であって、上記の粗化領域が形成されていない領域は、粗化されていない平坦な非粗化領域である。 リードフレーム10およびシャント抵抗16のうちモールド樹脂20と接することとなる領域のすべてが粗化された領域とされた構成、すなわち全面粗化構成とされてもよいが、粗化領域が最小限とされた構成とされることが好ましい。粗化領域が少ないほどレーザー照射により蒸発する金属が少なくなり、蒸発した金属が意図しない箇所に再付着することによる異物が生じる可能性が低くなる。つまり、粗化領域を最小限に留めた構成とされることで、異物による不具合を少なくしつつ、ワイヤ断線が抑制された半導体装置となるためである。   In the present embodiment, the lead frame 10 is a region different from the region where the electronic components 11 and 12, the wires 13 to 15, the shunt resistor 16 or the electrical connection member 30 are mounted, and the roughened region is formed. The non-roughened region is a flat non-roughened region that is not roughened. The lead frame 10 and the shunt resistor 16 may be configured to have a roughened region in which all of the regions that are in contact with the mold resin 20 are roughened, that is, the entire roughened configuration. It is preferable that it is set as the structure comprised. The smaller the roughened area, the less metal that evaporates by laser irradiation, and the lower the possibility that foreign matter will be generated by reattaching the evaporated metal to unintended locations. In other words, the configuration is such that the roughened region is kept to a minimum, so that a semiconductor device in which wire breakage is suppressed while reducing defects due to foreign matter is reduced.

なお、本実施形態でいう「粗化領域が最小限とされた構成」とは、図3に示す粗化領域1011、1012、1021、1022、1031、1032、1041、16bが形成された構成をいう。最小限の粗化領域は、半導体装置の構成要素により適宜変更されるが、少なくともリードフレーム10のうちリードフレーム10とワイヤとの接合部から離れつつ、当該接合部を囲む領域を含む。また、各粗化領域の面積については、任意であり、適宜変更される。   The “configuration in which the roughened region is minimized” in the present embodiment refers to a configuration in which the roughened regions 1011, 1012, 1021, 1022, 1031, 1032, 1041, and 16b shown in FIG. 3 are formed. Say. The minimum roughened region is appropriately changed depending on the components of the semiconductor device, but includes at least a region of the lead frame 10 that surrounds the joint portion while being separated from the joint portion of the lead frame 10 and the wire. Moreover, about the area of each roughening area | region, it is arbitrary and it changes suitably.

次に、ワイヤ13〜15が接合された部分を囲む粗化領域1011、16bの好ましい形成領域について図5、6を参照して説明する。なお、粗化領域1011および粗化領域16bの好ましい形成領域について同様であるため、ここでは、シャント抵抗16に形成された粗化領域16bを主に説明する。図5、図6では、分かり易くするため、図4中の領域V、VI以外の要素およびモールド樹脂20については、省略している。   Next, a preferable formation region of the roughened regions 1011 and 16b surrounding the portion where the wires 13 to 15 are joined will be described with reference to FIGS. In addition, since it is the same about the preferable formation area | region of the roughening area | region 1011 and the roughening area | region 16b, here, the roughening area | region 16b formed in the shunt resistance 16 is mainly demonstrated. In FIG. 5 and FIG. 6, elements other than the regions V and VI in FIG. 4 and the mold resin 20 are omitted for easy understanding.

図1もしくは図5に示すように、粗化領域1011は、法線方向Zから見て、第1リード部101のうちワイヤ13〜15が接合された接合部から離れつつ、当該接合部を囲む枠体状の領域に形成されている。図1もしくは図6に示すように、粗化領域16bは、シャント抵抗16のうち第3のワイヤ15が接合された接合部から離れつつ、当該接合部を囲む枠体状の領域に形成されている。なお、図5もしくは図6に示すように、粗化領域1011に囲まれた領域および粗化領域16bに囲まれた領域は、リードフレーム10のうち他の粗化領域が形成されていない領域と同様に、いずれも平坦な領域とされている。   As shown in FIG. 1 or FIG. 5, the roughened region 1011 surrounds the joint portion while being separated from the joint portion where the wires 13 to 15 are joined in the first lead portion 101 when viewed from the normal direction Z. It is formed in a frame-like region. As shown in FIG. 1 or FIG. 6, the roughened region 16 b is formed in a frame-like region surrounding the joint portion while leaving the joint portion of the shunt resistor 16 where the third wire 15 is joined. Yes. As shown in FIG. 5 or FIG. 6, the region surrounded by the roughened region 1011 and the region surrounded by the roughened region 16 b are the regions of the lead frame 10 where no other roughened regions are formed. Similarly, all are flat areas.

図6に示すように、粗化領域16bを外郭形状が四角形としつつ、内郭形状が円形状の枠体となるように形成する場合には、剥離抑制の観点から、外郭形状の角部がモールド樹脂20の剥離の進行方向に沿って配置されるようにすることが好ましい。ここでいう「剥離の進行方向」とは、リードフレーム10とモールド樹脂20とを剥離する応力が作用する方向を意味する。本実施形態では、図6に示す左右方向をX方向とし、図6の紙面上にてX方向と直交する方向をY方向として、シャント抵抗16の一面16aの外郭線と粗化領域16bの外郭線とがX方向およびY方向において平行となるように粗化領域16bが形成されている。   As shown in FIG. 6, in the case where the roughened region 16b is formed so that the outer shape is a quadrangle and the inner shape is a circular frame, the corners of the outer shape are formed from the viewpoint of suppressing peeling. It is preferable to arrange the mold resin 20 along the direction of peeling. Here, the “peeling direction” means a direction in which a stress that peels the lead frame 10 and the mold resin 20 acts. In the present embodiment, the left-right direction shown in FIG. 6 is the X direction, and the direction orthogonal to the X direction on the paper surface of FIG. 6 is the Y direction, and the outline of the one surface 16a of the shunt resistor 16 and the outline of the roughened region 16b. The roughened region 16b is formed so that the line is parallel to the X direction and the Y direction.

なお、粗化領域16bは、ワイヤ接合部への剥離の進行抑制の観点から、連続的な枠体状とされることが好ましい。粗化領域16bのうち剥離の進行方向と異なる位置においては、途切れずに連続的に形成されていればよく、例えばレーザー照射による加工限界以上の寸法(0.1mm以上など)とされていれば足りる。これは、粗化領域1011についても同様である。   In addition, it is preferable that the roughening area | region 16b is made into a continuous frame shape from a viewpoint of progress suppression of peeling to a wire junction part. It is sufficient that the roughened region 16b is continuously formed without being interrupted at a position different from the peeling progress direction. For example, if the size is larger than the processing limit by laser irradiation (0.1 mm or more). It ’s enough. The same applies to the roughened region 1011.

また、図6に示すように、枠体状とされた粗化領域16bに囲まれた領域、すなわち粗化領域とされていない円領域の半径をA1とした場合、A1は0.6mm以上とすることが好ましい。これにより、第3のワイヤ15をワイヤボンディング位置の寸法公差により、第3のワイヤ15とシャント抵抗16との接合部が当該円領域の中心位置から多少ずれたとしても、当該接合部が粗化領域16bと重なることを防ぐことができる。すなわち、シャント抵抗16と第3のワイヤ15との接合が粗化領域16bに囲まれた非粗化領域で行われることになり、これらの接合が安定するためである。   Further, as shown in FIG. 6, when the radius of a region surrounded by the roughened region 16b having a frame shape, that is, a circular region that is not a roughened region is A1, A1 is 0.6 mm or more. It is preferable to do. As a result, even if the joint portion between the third wire 15 and the shunt resistor 16 is slightly deviated from the center position of the circular region due to the dimensional tolerance of the third wire 15, the joint portion is roughened. It is possible to prevent overlapping with the region 16b. That is, the junction between the shunt resistor 16 and the third wire 15 is performed in the non-roughened region surrounded by the roughened region 16b, and these junctions are stabilized.

なお、粗化領域16bの内郭形状が円形と異なる形状、例えば四角形状、楕円形状やその他の形状とされた場合であっても、ボンディング位置の寸法公差を考慮した上で、内部の寸法を適宜調整すれば、第3のワイヤ15の接合を安定して行うことができる。これは、粗化領域1011についても同様である。   Even if the inner shape of the roughened region 16b is different from a circular shape, for example, a square shape, an elliptical shape, or other shapes, the internal dimensions should be set in consideration of the dimensional tolerance of the bonding position. If it adjusts suitably, the joining of the 3rd wire 15 can be performed stably. The same applies to the roughened region 1011.

次に、本実施形態の半導体装置の製造方法について説明する。本実施形態の半導体装置は、特定の領域にあらかじめ粗化領域を形成する点を除いて、一般的な半導体装置の製造工程と同様であるため、ここでは簡単に説明する。   Next, a method for manufacturing the semiconductor device of this embodiment will be described. Since the semiconductor device of this embodiment is the same as a general semiconductor device manufacturing process except that a roughened region is formed in a specific region in advance, it will be briefly described here.

Cuによりなる金属板をプレス加工等で打ち抜くことにより、第1リード部101、第2リード部102、第3リード部103および第4リード部104を備えるリードフレーム10を用意する。   A lead frame 10 including a first lead portion 101, a second lead portion 102, a third lead portion 103, and a fourth lead portion 104 is prepared by punching a metal plate made of Cu by press working or the like.

リードフレーム10のうち電子部品11、12を搭載する領域を囲む領域、ワイヤ13〜15を接合する領域を囲む領域およびモールド樹脂20で封止する領域の外郭領域に、レーザー照射により粗化領域を形成する。また、シャント抵抗16のうち第3のワイヤ15を接合する領域を囲む領域に、レーザー照射により粗化領域を形成する。   A roughened region is formed by laser irradiation in the outer region of the region surrounding the region where the electronic components 11 and 12 are mounted in the lead frame 10, the region surrounding the region where the wires 13 to 15 are joined, and the region sealed with the mold resin 20. Form. Further, a roughened region is formed by laser irradiation in a region surrounding the region where the third wire 15 is joined in the shunt resistor 16.

そして、第1電子部品11を第2リード部102のうち粗化領域1021に囲まれた領域上に、第2電子部品12を第3リード部103のうち粗化領域1031に囲まれた領域上に導電性接合材40を介して搭載する。続けて、第2電子部品12と第3リード部103とを架橋するように、導電性接合材40を介してシャント抵抗16を搭載する。また、第1電子部品11と第2リード部102とを導電性接合材40を介して電気接続部材30で接続する。   Then, the first electronic component 11 is placed on the region surrounded by the roughened region 1021 in the second lead portion 102, and the second electronic component 12 is placed on the region surrounded by the roughened region 1031 in the third lead portion 103. It is mounted via a conductive bonding material 40. Subsequently, the shunt resistor 16 is mounted via the conductive bonding material 40 so as to bridge the second electronic component 12 and the third lead portion 103. Further, the first electronic component 11 and the second lead portion 102 are connected by the electrical connection member 30 via the conductive bonding material 40.

その後、第1電子部品11、第2電子部品12およびシャント抵抗16と第1リード部101とをワイヤボンディングにより接続し、これらの部材をワイヤ13〜15を介して電気的に接続する。   Thereafter, the first electronic component 11, the second electronic component 12, the shunt resistor 16 and the first lead portion 101 are connected by wire bonding, and these members are electrically connected via the wires 13-15.

ワイヤ接続後に、図示しない金型を用いて、エポキシ樹脂等の熱硬化性樹脂材料等により、リードフレーム10の一部、電子部品11、12、ワイヤ13〜15、シャント抵抗16および電気接続部材30を封止するモールド樹脂20を形成する。このようにして、本実施形態の半導体装置を製造することができる。   After wire connection, a part of the lead frame 10, the electronic components 11 and 12, the wires 13 to 15, the shunt resistor 16, and the electrical connection member 30 are made of a thermosetting resin material such as epoxy resin using a mold (not shown). A mold resin 20 for sealing is formed. In this way, the semiconductor device of this embodiment can be manufactured.

なお、上記の製造方法は、一例に過ぎず、上記の製造工程が前後してもよい。具体的には、必要に応じて、リードフレーム10にシャント抵抗16を搭載した後に、レーザー照射による粗化領域16bの形成を行ってもよい。   In addition, said manufacturing method is only an example and said manufacturing process may be mixed. Specifically, if necessary, after the shunt resistor 16 is mounted on the lead frame 10, the roughened region 16b may be formed by laser irradiation.

具体的には、上記の製造方法の例では、シャント抵抗16をリードフレーム10に搭載する前に、シャント抵抗16にレーザー照射で粗化領域16bを形成する例について説明した。しかし、シャント抵抗16は、リードフレーム10に比べて小型かつ立体的な形状であって、平らな部分が少なく、抵抗体162のように粗化してはならない部位も存在するため、リードフレーム10に比べて高いレーザー加工精度が要求される部材である。そこで、リードフレーム10に搭載した後に、シャント抵抗16に粗化領域16bを形成してもよい。上記の理由により、シャント抵抗16に対する粗化領域形成がなされることは一般的でないが、本実施形態では、敢えてシャント抵抗16への粗化領域16bの形成を行うことより、シャント抵抗16に接続される第3のワイヤ15の断線を抑制している。   Specifically, in the example of the manufacturing method described above, the example in which the roughened region 16b is formed on the shunt resistor 16 by laser irradiation before the shunt resistor 16 is mounted on the lead frame 10 has been described. However, the shunt resistor 16 has a smaller and three-dimensional shape than the lead frame 10, has few flat portions, and there is a portion that should not be roughened like the resistor 162. It is a member that requires higher laser processing accuracy. Therefore, the roughened region 16 b may be formed in the shunt resistor 16 after being mounted on the lead frame 10. For the above reason, it is not common to form a roughened region for the shunt resistor 16, but in this embodiment, the roughened region 16 b is intentionally formed on the shunt resistor 16, thereby connecting to the shunt resistor 16. The disconnection of the third wire 15 is suppressed.

本実施形態によれば、ワイヤ13〜15とリードフレーム10もしくはシャント抵抗16との接合部がモールド樹脂20との密着性の高い粗化領域に囲まれており、モールド樹脂20とリードフレーム10との剥離が生じても、当該剥離が当該接合部へ進行しない。その結果、応力によるモールド樹脂20とリードフレーム10との剥離に起因するワイヤ13〜15の断線が抑制された半導体装置となる。   According to this embodiment, the joint between the wires 13 to 15 and the lead frame 10 or the shunt resistor 16 is surrounded by a roughened region having high adhesion to the mold resin 20. Even if peeling occurs, the peeling does not proceed to the joint. As a result, a semiconductor device in which disconnection of the wires 13 to 15 due to the peeling between the mold resin 20 and the lead frame 10 due to stress is suppressed is obtained.

また、電子部品11、12についても同様に、モールド樹脂20との密着性が高い粗化領域に囲まれているため、応力によるモールド樹脂20とリードフレーム10との剥離が電子部品11、12の搭載部分に進行することが抑制される。さらに、リードフレーム10のうちモールド樹脂20の外郭領域と接する一部の領域が、モールド樹脂20との密着性が高い粗化領域とされているため、応力によるリードフレーム10とモールド樹脂20との剥離が抑制される。そのため、最も応力が高くなりやすいモールド樹脂20の外郭領域付近における剥離が抑制され、ワイヤ13〜15の断線が抑制されると共に、剥離の起点が生じにくい半導体装置となる。   Similarly, since the electronic components 11 and 12 are surrounded by a roughened region having high adhesion to the mold resin 20, peeling of the mold resin 20 and the lead frame 10 due to stress is caused by the stress of the electronic components 11 and 12. Proceeding to the mounting portion is suppressed. Furthermore, since a part of the lead frame 10 that is in contact with the outer region of the mold resin 20 is a roughened region having high adhesion to the mold resin 20, the stress between the lead frame 10 and the mold resin 20 due to stress is increased. Peeling is suppressed. For this reason, peeling in the vicinity of the outer region of the mold resin 20 where stress is most likely to be suppressed is suppressed, disconnection of the wires 13 to 15 is suppressed, and a starting point of peeling is unlikely to occur.

リードフレーム10の一部およびシャント抵抗16の一部にレーザー照射により粗化領域を形成した上で、ワイヤ接続をし、モールド樹脂20を形成することで、ワイヤ13〜15の断線およびモールド樹脂20の剥離が抑制された半導体装置を製造できる。また、レーザー照射によりモールド樹脂20との密着性の高い粗化領域をリードフレーム10上に形成し、リードフレーム10とワイヤ13〜15との接合部を粗化領域で囲むことで、ポリアミド樹脂を塗布する必要がなくなる。これにより、リードフレーム10とモールド樹脂20との剥離が、リードフレーム10もしくはシャント抵抗16とワイヤ13〜15との接合部に進行することが抑制され、ワイヤの断線が抑制された半導体装置を安価に製造できる。   After forming a roughened region by laser irradiation on a part of the lead frame 10 and a part of the shunt resistor 16, wire connection is performed to form the mold resin 20, thereby disconnecting the wires 13 to 15 and the mold resin 20. A semiconductor device in which peeling of the metal is suppressed can be manufactured. Further, a roughened region having high adhesion with the mold resin 20 is formed on the lead frame 10 by laser irradiation, and the joint portion between the lead frame 10 and the wires 13 to 15 is surrounded by the roughened region, so that the polyamide resin is No need to apply. Thereby, the peeling of the lead frame 10 and the mold resin 20 is suppressed from proceeding to the joint portion between the lead frame 10 or the shunt resistor 16 and the wires 13 to 15, and the semiconductor device in which the disconnection of the wire is suppressed is inexpensive. Can be manufactured.

(第2実施形態)
第2実施形態の半導体装置について、図7を参照して述べる。図7では、分かり易くするため、シャント抵抗16の周囲以外の構成要素について省略している。
(Second Embodiment)
A semiconductor device according to the second embodiment will be described with reference to FIG. In FIG. 7, components other than the periphery of the shunt resistor 16 are omitted for easy understanding.

本実施形態の半導体装置は、図7(b)に示すように、シャント抵抗16のうち一面16aの反対側の面であって、抵抗体162を隔てた2カ所に粗化領域16cが形成されている点が上記第1実施形態と相違する。本実施形態では、この相違点について主に説明する。   In the semiconductor device of this embodiment, as shown in FIG. 7B, roughened regions 16 c are formed at two locations on the opposite side of the one surface 16 a of the shunt resistor 16 and separating the resistor 162. This is different from the first embodiment. In the present embodiment, this difference will be mainly described.

シャント抵抗16は、図7(a)もしくは図7(b)に示すように、例えばはんだによりなる導電性接合材40を介して第3リード部103および第2電子部品12に接合される。このとき、融解したはんだの一部40aがシャント抵抗16の脚部161に沿って這い上がることがあり、図7(a)に示すように、這い上がったはんだの一部40aが抵抗体162に接触すると、抵抗体162を介した2つの脚部の電位差が変動してしまう。このようなはんだと抵抗体162との接触が生じると、シャント抵抗16を用いた電流値の正確な検出が妨げられる。   As shown in FIG. 7A or 7B, the shunt resistor 16 is bonded to the third lead portion 103 and the second electronic component 12 via a conductive bonding material 40 made of, for example, solder. At this time, a part 40a of the melted solder may crawl up along the leg portion 161 of the shunt resistor 16, and the part 40a of the crazed solder rises to the resistor 162 as shown in FIG. When contacted, the potential difference between the two legs via the resistor 162 will fluctuate. When such contact between the solder and the resistor 162 occurs, accurate detection of the current value using the shunt resistor 16 is hindered.

このような不具合を防ぐため、本実施形態の半導体装置は、図7(b)に示すように、シャント抵抗16に2つの粗化領域16cが形成された構成とされている。粗化領域16cが形成されることにより、融解したはんだの濡れ広がりが粗化領域16cによって阻害され、はんだの過剰な濡れ広がりが抑制される。これにより、融解したはんだと抵抗体162との接触が防止された半導体装置となる。   In order to prevent such a problem, the semiconductor device of this embodiment is configured such that two roughened regions 16c are formed in the shunt resistor 16, as shown in FIG. 7B. By forming the roughened region 16c, the wetted spread of the melted solder is inhibited by the roughened region 16c, and the excessive wetted spread of the solder is suppressed. Thereby, a semiconductor device in which contact between the melted solder and the resistor 162 is prevented is obtained.

本実施形態によれば、はんだの過剰な濡れ広がりによるシャント抵抗16における不具合が防止されると共に、モールド樹脂20の剥離の進行やワイヤ13〜15の断線が抑制された半導体装置となる。   According to the present embodiment, it is possible to prevent a problem in the shunt resistor 16 due to excessive wetting and spreading of the solder, and to suppress the progress of the peeling of the mold resin 20 and the disconnection of the wires 13 to 15.

また、本実施形態の半導体装置は、シャント抵抗16を第3リード部103および第2電子部品12に搭載する前に、粗化領域16bと同様にレーザー照射により、粗化領域16cをあらかじめ形成することで製造することができる。   Further, in the semiconductor device of this embodiment, the roughened region 16c is formed in advance by laser irradiation in the same manner as the roughened region 16b before the shunt resistor 16 is mounted on the third lead portion 103 and the second electronic component 12. Can be manufactured.

(他の実施形態)
なお、上記した各実施形態に示した半導体装置は、本発明の半導体装置の一例を示したものであり、上記の各実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。例えば、図8〜図10を参照して、他の実施形態の例を以下に説明するが、図9、10では、第1リード部101のうち図4中の領域Vに相当する部分を示しており、他の領域の構成要素については省略している。また、図8〜図10については、断面図ではないが、構成を分かり易くするため、ハッチングを施している。
(Other embodiments)
The semiconductor device described in each of the above embodiments is an example of the semiconductor device of the present invention, and is not limited to each of the above embodiments, but within the scope described in the claims. Can be changed as appropriate. For example, examples of other embodiments will be described below with reference to FIGS. 8 to 10, and FIGS. 9 and 10 show a portion corresponding to the region V in FIG. 4 in the first lead portion 101. The components of other areas are omitted. 8 to 10 are not cross-sectional views, but are hatched for easy understanding of the configuration.

(1)例えば、上記各実施形態では、2つの電子部品11、12と1つのシャント抵抗16とを備える構成とされていたが、このような構成に限定されるものではなく、適宜搭載される電子部品11、12やシャント抵抗16の数が変更された構成とされてもよい。   (1) For example, in each said embodiment, although it was set as the structure provided with the two electronic components 11 and 12 and the one shunt resistor 16, it is not limited to such a structure, It mounts suitably. The number of the electronic components 11 and 12 and the shunt resistor 16 may be changed.

具体的には、図8に示すように、第1リード部101と第2リード部102とを有するリードフレーム10と、第1電子部品11と、第1のワイヤ13と、モールド樹脂20とを備え、シャント抵抗16を備えない構成とされていてもよい。このような構成の場合、第1電子部品11と第1リード部101とが第1のワイヤ13を介して電気的に接続されると共に、リードフレーム10に少なくとも粗化領域1011が形成されていれば、樹脂剥離に伴うワイヤの断線が抑制された半導体装置となる。   Specifically, as shown in FIG. 8, a lead frame 10 having a first lead portion 101 and a second lead portion 102, a first electronic component 11, a first wire 13, and a mold resin 20 are provided. The shunt resistor 16 may not be provided. In such a configuration, the first electronic component 11 and the first lead portion 101 are electrically connected via the first wire 13 and at least the roughened region 1011 is formed in the lead frame 10. For example, it becomes a semiconductor device in which disconnection of the wire accompanying the resin peeling is suppressed.

逆に、電子部品11、12やシャント抵抗16の数を増やした構成とされる場合、リードフレーム10のうち少なくともワイヤ13〜15の接合された部分から離れつつ、当該部分を囲む粗化領域が形成されていれば、ワイヤの断線が抑制された半導体装置となる。このように、リードフレーム10もしくはシャント抵抗16のうちワイヤとの接合部から離れて、当該接合部を囲む領域に粗化領域が形成された構成とされていれば、他の電子部品11、12やシャント抵抗16の数やその配置等については適宜変更されてもよい。   On the contrary, when it is set as the structure which increased the number of the electronic components 11 and 12 and the shunt resistance 16, the roughening area | region surrounding the said part is separated from at least the part to which the wires 13-15 were joined among the lead frames 10. If it is formed, a semiconductor device in which disconnection of the wire is suppressed is obtained. As described above, if the lead frame 10 or the shunt resistor 16 is separated from the bonding portion with the wire and the roughening region is formed in the region surrounding the bonding portion, the other electronic components 11 and 12 are used. The number of shunt resistors 16 and their arrangement may be changed as appropriate.

(2)図9(a)ないし図9(c)に示すように、第1のワイヤ13がツイストボンディングされている場合には、これに併せて粗化領域1011の形成領域を適宜変更してもよい。例えば、図9(a)に示すように、粗化領域1011は、外郭形状が長方形状とされ、内郭形状が楕円形状とされてもよいし、図9(b)に示すように、外郭形状と内郭形状とが共に楕円形状とされてもよい。また、図9(c)に示すように、第1のワイヤ13との接合部を複数の粗化領域で囲んだ構成とされてもよい。また、粗化領域1011の形成領域については、図9(a)ないし図9(c)に示した例に限られず、適宜、他のパターンに変更されてもよい。上記の点については、シャント抵抗16に形成する粗化領域16bについても同様である。   (2) As shown in FIGS. 9A to 9C, when the first wire 13 is twist-bonded, the formation region of the roughened region 1011 is appropriately changed accordingly. Also good. For example, as shown in FIG. 9A, the roughened region 1011 may have a rectangular outer shape, an elliptical inner shape, or an outer shape as shown in FIG. 9B. Both the shape and the inner shape may be elliptical. Moreover, as shown in FIG.9 (c), you may be set as the structure which enclosed the junction part with the 1st wire 13 in the some roughening area | region. Further, the formation region of the roughened region 1011 is not limited to the example illustrated in FIGS. 9A to 9C, and may be changed to another pattern as appropriate. The same applies to the roughened region 16 b formed in the shunt resistor 16.

(3)図10(a)、(b)に示すように、粗化領域1011と別に、ワイヤボンディングの際の位置決めをする際に用いるボンディング用認識マーク50を、レーザー照射によりこれらの粗化領域の近くに形成してもよい。これにより、別途、プレス加工などにより形成されていたボンディング用認識マーク50を粗化領域の形成と共に行うことができ、製造工程を簡素化できる。   (3) As shown in FIGS. 10A and 10B, apart from the roughened region 1011, a bonding recognition mark 50 used for positioning in wire bonding is applied to these roughened regions by laser irradiation. You may form near. Accordingly, the bonding recognition mark 50 that has been separately formed by pressing or the like can be performed together with the formation of the roughened region, and the manufacturing process can be simplified.

なお、ボンディング用認識マーク50は、図10(a)に示すように、粗化領域1011に非粗化領域を隔てて囲まれるように設けられてもよいし、図10(b)に示すように、粗化領域1011の外側に設けられてもよい。ボンディング用認識マーク50の平面形状については、任意であり、適宜決定される。また、ボンディング用認識マーク50は、粗化領域16bの近くに形成されてもよく、この場合についても上記と同様である。   As shown in FIG. 10A, the bonding recognition mark 50 may be provided so as to be surrounded by the roughened region 1011 with the non-roughened region interposed therebetween, or as shown in FIG. 10B. In addition, it may be provided outside the roughened region 1011. The planar shape of the bonding recognition mark 50 is arbitrary and appropriately determined. Also, the bonding recognition mark 50 may be formed near the roughened region 16b, and in this case, the same as described above.

(4)上記各実施形態では、シャント抵抗16が抵抗体162の表面を含む一面16aにおいて第3のワイヤ15が接合された例について説明したが、これに限られず、脚部161のうち他の部位に第3のワイヤ15が接合されていてもよい。例えば、法線方向Zから見て、一の脚部161のうち第3リード部103上の位置および他の脚部161のうち第2電子部品12上の位置の2カ所に第3のワイヤ15が接合されていてもよいし、他の位置に第3のワイヤ15が接合されていてもよい。この際、シャント抵抗16における電流値の検出精度を上げるために、法線方向Zから見て、2カ所の第3のワイヤ15の接合部と抵抗体162との距離が等しくなるセンスボンディングとされることが好ましい。   (4) In each of the above-described embodiments, the example in which the third wire 15 is joined to the one surface 16a including the surface of the resistor 162 as the shunt resistor 16 has been described. The 3rd wire 15 may be joined to the part. For example, when viewed from the normal direction Z, the third wire 15 is located at two positions, one leg 161 on the third lead 103 and the other leg 161 on the second electronic component 12. May be bonded, or the third wire 15 may be bonded to another position. At this time, in order to increase the detection accuracy of the current value in the shunt resistor 16, the sense bonding is performed in which the distances between the joint portions of the two third wires 15 and the resistor 162 are equal when viewed from the normal direction Z. It is preferable.

(5)ここで、上記各実施形態の粗化領域を区別するため、便宜的に、粗化領域1011を第1粗化領域とし、粗化領域16bを第2粗化領域とし、粗化領域16cを第3粗化領域とし、粗化領域1021、1031を第4粗化領域とする。また、便宜的に、粗化領域1012、1022、1032、1041を第5粗化領域として、上記第2実施形態では、第1粗化領域ないし第5粗化領域が形成された例について説明した。   (5) Here, in order to distinguish the roughened regions of the above embodiments, for convenience, the roughened region 1011 is the first roughened region, the roughened region 16b is the second roughened region, and the roughened region. 16c is a third roughened region, and roughened regions 1021 and 1031 are fourth roughened regions. For convenience, the roughened regions 1012, 1022, 1022, and 1041 are used as the fifth roughened region, and the second embodiment described the example in which the first roughened region to the fifth roughened region are formed. .

しかし、半導体装置の構成要素によっては、第1粗化領域ないし第5粗化領域のうちの一部だけが形成されたものであればよい。例えば、シャント抵抗16を搭載しない半導体装置においては、少なくとも第1粗化領域が形成された構成とされていれば、ワイヤの断線が抑制された半導体装置となる。   However, depending on the components of the semiconductor device, only a part of the first roughened region to the fifth roughened region may be formed. For example, a semiconductor device in which the shunt resistor 16 is not mounted is a semiconductor device in which wire breakage is suppressed as long as at least the first roughened region is formed.

10 リードフレーム
1011 粗化領域
11、12 電子部品
13〜15 ワイヤ
16 シャント抵抗
162 抵抗体
16b 粗化領域
20 モールド樹脂
DESCRIPTION OF SYMBOLS 10 Lead frame 1011 Roughening area | region 11, 12 Electronic components 13-15 Wire 16 Shunt resistance 162 Resistor 16b Roughening area | region 20 Mold resin

Claims (10)

複数のリード部(101)を有するリードフレーム(10)と、
前記複数のリード部のうちの一部と電気的に接続されたワイヤ(13)と、
前記ワイヤと前記リード部のうち前記ワイヤと接合された接合部を含む一部の領域を封止するモールド樹脂(20)と、を備え、
前記リード部のうち、前記モールド樹脂に封止される領域、かつ前記接合部と異なる領域であって、前記接合部から離れつつ、当該接合部を囲む領域にマイクロオーダーの凹凸を有する粗化領域(1011)が形成されている半導体装置。
A lead frame (10) having a plurality of lead portions (101);
A wire (13) electrically connected to a part of the plurality of lead portions;
A mold resin (20) for sealing a portion of the wire and the lead portion including a joint portion joined to the wire;
Of the lead portion, a region that is sealed with the mold resin and is different from the joint portion, and is a roughened region that has micro-order irregularities in a region surrounding the joint portion while being separated from the joint portion. A semiconductor device in which (1011) is formed.
電子部品(11)を備え、
前記リードフレームは、前記複数のリード部を複数の第1リード部として、前記複数の第1リード部と異なる部位であって、前記電子部品が搭載された第2リード部(102)を有し、
前記電子部品および前記第2リード部の一部は、前記モールド樹脂に封止されている請求項1に記載の半導体装置。
An electronic component (11),
The lead frame includes a second lead portion (102) on which the plurality of lead portions are used as a plurality of first lead portions and is different from the plurality of first lead portions and on which the electronic component is mounted. ,
The semiconductor device according to claim 1, wherein a part of the electronic component and the second lead portion is sealed with the mold resin.
前記電子部品を第1電子部品として、前記第1電子部品と異なる第2電子部品(12)と、
前記ワイヤを第1のワイヤとして、前記第1のワイヤと異なる第2のワイヤ(14)および第3のワイヤ(15)と、
シャント抵抗(16)と、
電気接続部材(30)と、を備え、
前記リードフレームは、前記第2電子部品が搭載されると共に、前記電気接続部材を介して前記第1電子部品と電気的に接続された第3リード部(103)と、前記シャント抵抗と接続された第4リード部(104)と、を有しており、
前記シャント抵抗は、前記第2電子部品と前記第4リード部とを架橋して、これらを電気的に接続しており、
前記第2のワイヤは、前記複数の第1リード部のうち前記第1のワイヤが接続されている前記第1リード部と異なるものと、前記第2電子部品と、を電気的に接続しており、
前記第3のワイヤは、前記複数の第1リード部のうち前記第1のワイヤもしくは前記第2のワイヤが接続されている前記第1リード部と異なるものと、前記シャント抵抗と、を電気的に接続しており、
前記第2電子部品、前記電気接続部材、前記シャント抵抗、前記第3リード部の一部および前記第4リード部の一部は、前記モールド樹脂に封止されており、
前記粗化領域を第1粗化領域として、前記第1粗化領域は、前記第1リード部のうち前記第2のワイヤが接続された部分を囲む領域と、前記第1リード部のうち前記第3のワイヤが接続された部分を囲む領域と、を含み、
前記シャント抵抗のうち前記第3のワイヤが接続された部分を囲む領域は、マイクロオーダーの凹凸を有する第2粗化領域(16b)とされている請求項2に記載の半導体装置。
A second electronic component (12) different from the first electronic component, wherein the electronic component is a first electronic component;
A second wire (14) and a third wire (15) different from the first wire, wherein the wire is a first wire;
A shunt resistor (16),
An electrical connection member (30),
The lead frame has the second electronic component mounted thereon, and is connected to the third lead portion (103) electrically connected to the first electronic component via the electrical connection member and the shunt resistor. And a fourth lead portion (104).
The shunt resistor bridges the second electronic component and the fourth lead portion and electrically connects them,
The second wire is configured to electrically connect the second electronic component to a different one of the plurality of first lead portions from the first lead portion to which the first wire is connected. And
The third wire electrically connects the shunt resistor to a different one of the plurality of first lead portions from the first lead portion to which the first wire or the second wire is connected. Connected to
The second electronic component, the electrical connection member, the shunt resistor, a part of the third lead part and a part of the fourth lead part are sealed with the mold resin,
The roughened region is defined as a first roughened region, and the first roughened region includes a region surrounding a portion of the first lead portion to which the second wire is connected, and the first lead portion of the first lead portion. Surrounding a portion to which the third wire is connected,
3. The semiconductor device according to claim 2, wherein a region surrounding the portion to which the third wire is connected in the shunt resistor is a second roughened region having a micro-order unevenness.
前記シャント抵抗のうち前記第2電子部品と対向する側の面であって、抵抗体(161)が配置された抵抗体部位と前記第2電子部品に接合された部分との間、および前記抵抗体部位と前記第4リード部に接合された部分との間には、マイクロオーダーの凹凸を有する第3粗化領域(16c)が形成されている請求項3に記載の半導体装置。   The surface of the shunt resistor that faces the second electronic component, between the resistor portion where the resistor (161) is disposed, and the portion joined to the second electronic component, and the resistance The semiconductor device according to claim 3, wherein a third roughened region (16c) having micro-order irregularities is formed between a body part and a portion joined to the fourth lead portion. 前記リードフレームのうち前記モールド樹脂に封止された領域であって、前記第2リード部のうち前記電子部品が搭載された面に対する法線方向から見て、前記電子部品が搭載された領域を囲む領域は、マイクロオーダーの凹凸を有する第4粗化領域(1021、1031)とされている請求項2ないし4のいずれか1つに記載の半導体装置。   A region of the lead frame that is sealed with the mold resin, and a region in which the electronic component is mounted as viewed from a normal direction to a surface of the second lead portion on which the electronic component is mounted. 5. The semiconductor device according to claim 2, wherein the surrounding region is a fourth roughened region (1021, 1031) having micro-order unevenness. 前記リードフレームのうち前記モールド樹脂に封止された領域であって、前記第2リード部のうち前記電子部品が搭載された面に対する法線方向から見て、前記モールド樹脂の外郭線に接する領域を含む領域を囲む領域は、マイクロオーダーの凹凸を有する第5粗化領域(1012、1022、1032、1041)とされている請求項2ないし5のいずれか1つに記載の半導体装置。   A region of the lead frame that is sealed with the mold resin and is in contact with an outline of the mold resin when viewed from a normal direction to a surface of the second lead portion on which the electronic component is mounted. 6. The semiconductor device according to claim 2, wherein a region surrounding the region including the fifth region is a fifth roughened region (1012, 1022, 1032, 1041) having micro-order unevenness. 複数のリード部(101)を有するリードフレーム(10)を用意することと、
前記複数のリード部のうちの一部にワイヤ(13)を接合することと、
前記ワイヤと前記リード部のうち前記ワイヤと接合された接合部を含む一部の領域を封止するモールド樹脂(20)を形成することと、を含み、
前記ワイヤを接合する前に、前記リード部のうち前記ワイヤを接合する部分から離れつつ、当該部分を囲む領域に、レーザー照射によりマイクロオーダーの凹凸を有する粗化領域(1011)を形成することと、を含む半導体装置の製造方法。
Providing a lead frame (10) having a plurality of lead portions (101);
Bonding a wire (13) to a part of the plurality of lead portions;
Forming a mold resin (20) that seals a portion of the wire and the lead portion including a joint portion joined to the wire, and
Before bonding the wire, forming a roughened region (1011) having micro-order irregularities by laser irradiation in a region surrounding the portion while leaving the portion of the lead portion where the wire is bonded; A method for manufacturing a semiconductor device including:
電子部品(11)を用意することと、
前記電子部品を前記リードフレームに搭載することと、を含み、
前記リードフレームを用意することにおいては、前記リードフレームは、前記複数のリード部を第1リード部として、前記第1リード部に加えて、前記電子部品を搭載するための第2リード部(102)を有するものであり、
前記モールド樹脂を形成することにおいては、前記電子部品および前記第2リード部の一部を封止する請求項7に記載の半導体装置の製造方法。
Preparing an electronic component (11);
Mounting the electronic component on the lead frame,
In preparing the lead frame, the lead frame uses the plurality of lead portions as first lead portions, and in addition to the first lead portion, a second lead portion (102 for mounting the electronic component) )
The method for manufacturing a semiconductor device according to claim 7, wherein in forming the mold resin, the electronic component and a part of the second lead portion are sealed.
前記電子部品を第1電子部品として、第2電子部品(12)を用意して前記リードフレームに搭載することと、
シャント抵抗(16)を前記リードフレーム上の2カ所を架橋して電気的に接続するように搭載することと、
前記ワイヤを第1のワイヤとして、前記第2電子部品と前記第1リード部とを第2のワイヤ(14)を介して接合することと、
前記シャント抵抗と前記第1リード部とを第3のワイヤ(15)を介して接合することと、
前記第1のワイヤないし前記第3のワイヤを接続する前に、前記第1リード部のうち当該これらのワイヤを接合する部分から離れつつ、当該部分を囲む領域にレーザー照射によりマイクロオーダーの凹凸を有する第1粗化領域(101a)を形成すると共に、前記シャント抵抗のうち前記第3のワイヤを接合する部分から離れつつ、当該部分を囲む領域に、レーザー照射によりマイクロオーダーの凹凸を有する第2粗化領域(16b)を形成することと、を含み、
前記リードフレームを用意することにおいては、前記リードフレームとして、前記第2電子部品を搭載するための第3リード部(103)と、前記シャント抵抗を搭載するための第4リード部(104)とを有するものを用意し、
前記シャント抵抗を搭載することにおいては、前記第2電子部品と前記第4リード部とを架橋してこれらを電気的に接続するように前記シャント抵抗を搭載し、
前記モールド樹脂を形成することにおいては、前記第2電子部品、前記第2のワイヤ、前記第3のワイヤ、前記第3リード部の一部および前記第4リード部の一部を封止する請求項8に記載の半導体装置の製造方法。
Preparing the second electronic component (12) as the first electronic component and mounting it on the lead frame;
Mounting a shunt resistor (16) to bridge and electrically connect two locations on the lead frame;
Bonding the second electronic component and the first lead portion via a second wire (14), using the wire as a first wire;
Joining the shunt resistor and the first lead portion via a third wire (15);
Before connecting the first wire to the third wire, the microscopic irregularities are formed by laser irradiation on the region surrounding the portion while leaving the portion of the first lead portion where the wires are joined. A second roughened region (101a) having a micro-order unevenness by laser irradiation in a region surrounding the portion while being apart from a portion where the third wire is joined in the shunt resistor. Forming a roughened region (16b),
In preparing the lead frame, as the lead frame, a third lead portion (103) for mounting the second electronic component, and a fourth lead portion (104) for mounting the shunt resistor, Prepare what has
In mounting the shunt resistor, the shunt resistor is mounted so as to bridge and electrically connect the second electronic component and the fourth lead portion,
In forming the mold resin, the second electronic component, the second wire, the third wire, a part of the third lead part, and a part of the fourth lead part are sealed. Item 9. A method for manufacturing a semiconductor device according to Item 8.
前記シャント抵抗を搭載することにおいては、あらかじめ、前記シャント抵抗のうち前記第2電子部品に搭載する側の面であって、抵抗体(161)が形成された抵抗体部位を挟んだ二カ所以上の領域にレーザー照射によりマイクロオーダーの凹凸を有する粗化領域(16c)を形成する請求項9に記載の半導体装置の製造方法。   In mounting the shunt resistor, at least two locations on the surface of the shunt resistor on the side to be mounted on the second electronic component and sandwiching the resistor portion where the resistor (161) is formed. 10. The method of manufacturing a semiconductor device according to claim 9, wherein a roughened region (16c) having micro-order irregularities is formed in the region by laser irradiation.
JP2017051488A 2017-03-16 2017-03-16 Semiconductor device and manufacturing method thereof Active JP6733585B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017051488A JP6733585B2 (en) 2017-03-16 2017-03-16 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017051488A JP6733585B2 (en) 2017-03-16 2017-03-16 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2018157023A true JP2018157023A (en) 2018-10-04
JP6733585B2 JP6733585B2 (en) 2020-08-05

Family

ID=63716857

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017051488A Active JP6733585B2 (en) 2017-03-16 2017-03-16 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP6733585B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021182047A1 (en) * 2020-03-11 2021-09-16 ローム株式会社 Semiconductor device
WO2023024700A1 (en) * 2021-08-26 2023-03-02 上海凯虹科技电子有限公司 Package, and lead frame and roughening method therefor
WO2024188644A1 (en) * 2023-03-15 2024-09-19 Ams-Osram International Gmbh Lead frame, component having a lead frame, and method for producing a lead frame
US12490500B2 (en) 2021-11-04 2025-12-02 Diodes Incorporated Semiconductor device and processes for making same

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01315167A (en) * 1988-03-01 1989-12-20 Oki Electric Ind Co Ltd Semiconductor device
JP2002203745A (en) * 2000-12-28 2002-07-19 Elna Co Ltd Chip type solid-state electrolytic capacitor
JP2007287765A (en) * 2006-04-13 2007-11-01 Denso Corp Resin-sealed semiconductor device
JP2010161098A (en) * 2009-01-06 2010-07-22 Nichiden Seimitsu Kogyo Kk Method of manufacturing lead frame, lead frame, method of manufacturing heat sink, and heat sink
JP2012199340A (en) * 2011-03-19 2012-10-18 Fujitsu Ltd Lead terminal for electronic component, electronic component, manufacturing method of lead terminal for electronic component, and manufacturing apparatus of lead terminal for electronic component
JP2012248737A (en) * 2011-05-30 2012-12-13 Denso Corp Semiconductor device and drive device using the same
JP2013153032A (en) * 2012-01-25 2013-08-08 Panasonic Corp Manufacturing method of led package
WO2015151273A1 (en) * 2014-04-04 2015-10-08 三菱電機株式会社 Semiconductor device
JP2016020001A (en) * 2013-12-09 2016-02-04 株式会社デンソー Metallic member, metallic member surface treatment method, semiconductor device, semiconductor device manufacturing method, and composite compact
JP2017045875A (en) * 2015-08-27 2017-03-02 日本精工株式会社 Semiconductor module and manufacturing method thereof

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01315167A (en) * 1988-03-01 1989-12-20 Oki Electric Ind Co Ltd Semiconductor device
JP2002203745A (en) * 2000-12-28 2002-07-19 Elna Co Ltd Chip type solid-state electrolytic capacitor
JP2007287765A (en) * 2006-04-13 2007-11-01 Denso Corp Resin-sealed semiconductor device
JP2010161098A (en) * 2009-01-06 2010-07-22 Nichiden Seimitsu Kogyo Kk Method of manufacturing lead frame, lead frame, method of manufacturing heat sink, and heat sink
JP2012199340A (en) * 2011-03-19 2012-10-18 Fujitsu Ltd Lead terminal for electronic component, electronic component, manufacturing method of lead terminal for electronic component, and manufacturing apparatus of lead terminal for electronic component
JP2012248737A (en) * 2011-05-30 2012-12-13 Denso Corp Semiconductor device and drive device using the same
JP2013153032A (en) * 2012-01-25 2013-08-08 Panasonic Corp Manufacturing method of led package
JP2016020001A (en) * 2013-12-09 2016-02-04 株式会社デンソー Metallic member, metallic member surface treatment method, semiconductor device, semiconductor device manufacturing method, and composite compact
WO2015151273A1 (en) * 2014-04-04 2015-10-08 三菱電機株式会社 Semiconductor device
JP2017045875A (en) * 2015-08-27 2017-03-02 日本精工株式会社 Semiconductor module and manufacturing method thereof

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021182047A1 (en) * 2020-03-11 2021-09-16 ローム株式会社 Semiconductor device
JPWO2021182047A1 (en) * 2020-03-11 2021-09-16
CN115244684A (en) * 2020-03-11 2022-10-25 罗姆股份有限公司 Semiconductor device with a plurality of transistors
JP7603656B2 (en) 2020-03-11 2024-12-20 ローム株式会社 Semiconductor Device
US12476169B2 (en) 2020-03-11 2025-11-18 Rohm Co., Ltd. Semiconductor device
CN115244684B (en) * 2020-03-11 2026-01-16 罗姆股份有限公司 Semiconductor device with a semiconductor layer having a plurality of semiconductor layers
WO2023024700A1 (en) * 2021-08-26 2023-03-02 上海凯虹科技电子有限公司 Package, and lead frame and roughening method therefor
US12490500B2 (en) 2021-11-04 2025-12-02 Diodes Incorporated Semiconductor device and processes for making same
WO2024188644A1 (en) * 2023-03-15 2024-09-19 Ams-Osram International Gmbh Lead frame, component having a lead frame, and method for producing a lead frame

Also Published As

Publication number Publication date
JP6733585B2 (en) 2020-08-05

Similar Documents

Publication Publication Date Title
US9966327B2 (en) Lead frame, semiconductor device, method for manufacturing lead frame, and method for manufacturing semiconductor device
US10943859B2 (en) Semiconductor device
JP2018157023A (en) Semiconductor device and manufacturing method thereof
KR20090052688A (en) Power device package and manufacturing method thereof
JP6413201B2 (en) Shunt resistor mounting structure and manufacturing method of shunt resistor mounting structure
KR20070098572A (en) Electronic component connection element
JP7769088B2 (en) Semiconductor Devices
JP2009054690A (en) Lead frame structure
CN108496249B (en) Semiconductor device with a plurality of semiconductor chips
JP2012235010A (en) Electronic apparatus
KR100457029B1 (en) Land grid array type semiconductor device and method of mounting the same
JP2009164240A (en) Semiconductor device
US11517982B2 (en) Electronic device and method for manufacturing the same
KR101271283B1 (en) Power Semiconductor Module
JP2009272476A (en) Chip resistor and method of manufacturing the same
JP2011003818A (en) Mold package
JP6179003B2 (en) Semiconductor device
JP2014220329A (en) Semiconductor device manufacturing method
JP2021002570A (en) Semiconductor device
JP7188915B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP2009038126A (en) Semiconductor apparatus and method of manufacturing the same
JPH056714Y2 (en)
WO2025084247A1 (en) Semiconductor device
CN115579346A (en) Connecting structure, packaging structure and manufacturing process of power module
JP2009231743A (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190606

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200310

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200317

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200513

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200609

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200622

R151 Written notification of patent or utility model registration

Ref document number: 6733585

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250